JP3461063B2 - 文字表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テレビ画面等にＲ
ＧＢ処理された文字表示を行うのに好適な文字表示装置
に関する。

【０００２】

【従来の技術】一般的に、テレビ画面等に文字表示を行
う場合、所定文字フォントのドットパターンが記憶され
たキャラクタＲＯＭと、該キャラクタＲＯＭのアドレス
をアクセスするビデオＲＡＭとを設ける。該ビデオＲＡ
Ｍのアドレスは、前記テレビ画面上に於ける文字表示位
置に対応している。さて、前記テレビ画面上にＲＧＢ処
理された文字表示を行う場合、具体的には、表示文字に
対して文字自体の着色、背景色等を付す場合、前記ビデ
オＲＡＭに、前記キャラクタＲＯＭのキャラクタコード
の他に前記キャラクタＲＯＭから読み出されるキャラク
タ情報に対する文字修飾の為のアトリビュートコードを
も記憶させなければならない。その具体的な記憶例につ
いて以下に説明する。 （例１）ビデオＲＡＭの各アドレスにキャラクタコード
とアトリビュートコードとを一緒に記憶させる方法があ
る。この時、前記アトリビュートコードは、表示文字の
文字色を直接指定する情報であると共に表示文字の背景
色を直接指定する情報でもあるものとする。例えば、文
字色を指定するアトリビュートコードをＲＧＢに１対１
に対応させて３ビットとし、且つ、背景色を指定するア
トリビュートコードもＲＧＢに１対１に対応させて３ビ
ットとし、更にキャラクタコードを８ビットとすると、
ビデオＲＡＭの各アドレスのビット長は１４ビットとな
る。即ち、３ビットの２種類の合計６ビットのアトリビ
ュートコードと８ビットのキャラクタコードとが、ビデ
オＲＡＭの各アドレスにシリアルの１４ビットの状態で
記憶されている。この場合、文字色及び背景色は各々８
種類ずつの指定が可能となる。 （例２）ビデオＲＡＭの各アドレスにキャラクタコード
とアトリビュートコートとを一緒に記憶する方法ではあ
るが、例１と異なる点は、アトリビュートコードが、文
字色及び背景色を直接指定する情報ではなく、外部に設
けた文字色又は背景色のＲＧＢ値が格納された外部デー
タテーブルのアドレス値となっている点である。具体的
には、アトリビュートコードを４ビットとし、その内訳
は、上位１ビットが文字色及び背景色の識別ビット
（「０」ならば文字色、「１」ならば背景色）、残り３
ビットが外部データテーブルを選択するアドレス指定ビ
ットに割り振られる。更に、キャラクタコードを例１と
同様に８ビットとすると、ビデオＲＡＭの各アドレスの
ビット長は１２ビットとなる。この場合、文字色で８種
類且つ背景色で８種類の指定が可能となる。 （例３）上記例１及び例２とは別に、ビデオＲＡＭの各
アドレスにアトリビュートコード及びキャラクタコード
を一緒に記憶させないで、前記ビデオＲＡＭの各アドレ
スにアトリビュートコード又はキャラクタコードの何れ
か一方を記憶させる方法がある。例えば、キャラクタコ
ード及びアトリビュートコードを各々８ビットとする
と、両コードの識別に更に１ビットを使用し（「０」の
時にキャラクタコード、「１」の時にアトリビュートコ
ードと識別）、これよりビデオＲＡＭの各アドレスのビ
ット長は９ビットとなる。アトリビュートコードが記憶
される９ビットの内訳の一例は、最上位ビットがアトリ
ビュートコードであることの識別ビット即ち「１」であ
り、残りの所定３ビットが各々文字色及び背景色の識別
ビット、文字色を着色するか否かのオンオフビット、更
に背景色を着色するか否かのオンオフビットに割り振ら
れ、更に残りの所定３ビットが文字色又は背景色を直接
指定するＲＧＢ情報を記憶するビットに割り振られてい
る。この場合、文字色及び背景色が各々８種類ずつ指定
可能となる。

【０００３】

【発明が解決しようとする課題】上記した従来の技術に
於いる問題点を以下に述べる。 （例１）ビデオＲＡＭを１度アクセスすることにより、
キャラクタコードの読み出しと同時に、該キャラクタコ
ードに対応する表示文字を修飾する文字色及び背景色を
得られる利点がある。しかしながら、文字色及び背景色
の階調度（色の変化の度合）を上げる為には、ＲＧＢ値
を直接指定するアトリビュートコードに割り振られるビ
ット数を増やす必要があり、その結果、ビデオＲＡＭが
大型化する問題がある。 （例２）アトリビュートコードには、外部データテーブ
ルを指定するアドレス情報が記憶される。その為、文字
色及び背景色の階調度を上げる場合、外部データテーブ
ルの各アドレスに記憶されているＲＧＢ値のデータビッ
ト数を増やすだけでよく、前記アトリビュートコードの
ビット数に変更はなく、ビデオＲＡＭの各アドレスのビ
ット長はそのままである。しかしながら、文字色及び背
景色の種類を増やす場合、外部データテーブルのアドレ
ス数を増やす必要がある。この場合、アドレス情報の増
加に伴い前記アトリビュートコードのビット数が増えて
しまい、ビデオＲＡＭの大型化を招く問題がある。特
に、外部データテーブルを必要とすることは、周辺回路
の大型化を招く問題も重ねて有している。 （例３）アトリビュートコード及びキャラクタコードを
各々ビデオＲＡＭの別々のアドレスに記憶させる為、各
アドレスのビット長は例１及び２に比べて短くて済む。
前記アトリビュートコードの内訳は上記した様に、文字
色及び背景色を直接指定するＲＧＢ値の他に、これらの
文字修飾の為の各種修飾情報を付加することができる。
しかしながら、文字色及び背景色の階調度を上げるに
は、ＲＧＢ値の為のビット長を増やさなければならな
い。この結果、ビデオＲＡＭの各アドレスのビット長が
増えてしまい、ビデオＲＡＭの大型化を招く問題があっ
た。反対に、ビデオＲＡＭの各アドレスのビット長を固
定してしまうと、前記アトリビュートコード自体に各種
修飾情報の一部を付加できなくなり、正しい文字修飾を
実現できなくなる問題がある。

【０００４】本発明は、例３に示す問題の解決を図るも
のであり、多種類の文字修飾を行う場合でも、ビデオＲ
ＡＭの周辺回路の大型化及びビデオＲＡＭ自体の大型化
を防止することのできる文字表示装置を提供することを
目的とする。

【０００５】

【課題を解決するための手段】本発明は、前記問題点を
解決する為に成されたものであり、その特徴とするとこ
ろは、所定の記憶番地にキャラクタＲＯＭをアクセスす
る為のキャラクタコード又は前記キャラクタＲＯＭから
読み出されるキャラクタ情報に対して所定の修飾を施す
為のアトリビュートコードが記憶されるビデオＲＡＭを
備え、前記ビデオＲＡＭから読み出されたアトリビュー
トコード及び前記キャラクタＲＯＭから読み出されたキ
ャラクタ情報に基づいて所定修飾を有する文字表示を行
う文字表示装置に於いて、前記アトリビュートコードに
対応する修飾データを前記ビデオＲＡＭの特定の記憶領
域に記憶させ、前記ビデオＲＡＭの特定の記憶領域から
読み出された修飾データと前記キャラクタＲＯＭから読
み出されたキャラクタ情報とを信号処理することによ
り、所定修飾を施された文字表示を行う点である。

【０００６】

【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。図１は本発明の文字表示装置を示す回路
ブロック図である。尚、図１は、マイクロコンピュータ
により実現される。図１に於いて、（１）はビデオＲＡ
Ｍであり、表示文字に対応するキャラクタコードがテレ
ビ画面の表示部分に対応するアドレスに記憶され、表示
文字の色及び背景色等の修飾情報を示すアトリビュート
コードが、修飾変更を施す必要のある先頭の表示文字に
対応するキャラクタコードが記憶されたアドレスの直前
のアドレスに記憶されるものである。特に、テレビ画面
の中で、表示文字の一部又は全部を同じ修飾状態にして
連続表示する場合、ビデオＲＡＭ（１）は、修飾状態が
変更される１文字目のキャラクタコードが記憶された直
前のアドレスに、アトリビュートコードが記憶されるだ
けで済む様になっている。

【０００７】また、本実施例では、ビデオＲＡＭ（１）
の各アドレスは９ビットで構成されるものとし、その最
上位ビットＭＳＢが文字コード又はアトリビュートコー
ドの判別の為に割り振られ、残りの８ビットが文字コー
ド又はアトリビュートコードの内容として割り振られて
いる。例えば、最上位ビットＭＳＢが「０」の場合、こ
れはキャラクタコードの判別を意味し、且つ、最上位ビ
ットＭＳＢが「１」の場合、これはアトリビュートコー
ドの判別を意味する様に取り決めたとすると、「０００
〜０ＦＦ」Ｈ（Ｈはヘキサデシマル）の２５６種類のキ
ャラクタコードがビデオＲＡＭ（１）の所定のアドレス
に記憶可能となり、また、「１００〜１ＦＦ」Ｈの２５
６種類のアトリビュートコードがビデオＲＡＭ（１）の
残りの所定アドレスに記憶可能となる。そして、ビデオ
ＲＡＭ（１）から記憶済コードを読み出すと同時にそれ
らの最上位ビットＭＳＢを検出することにより、当該コ
ードが如何なるコードであるのかが判別される。

【０００８】また、ビデオＲＡＭ（１）内部に於いて、
破線で区切られた下部の記憶領域は、表示文字に色又は
背景色を付す為の修飾データが記憶された記憶領域（以
下パレットデータ記憶領域と称する）であり、ビデオＲ
ＡＭ（１）から読み出されたアトリビュートコードをア
ドレスデータとしてアクセスされる領域である。つま
り、ビデオＲＡＭ（１）は、本発明の特徴である修飾デ
ータ自体を内部の特定アドレスに記憶する構成となって
いる。

【０００９】ビデオＲＡＭ（１）の具体的マップ例を図
３に示す。該ビデオＲＡＭ（１）は、縦方向が「００〜
１０」Ｈの１７種類のローアドレスデータ、及び、横方
向が「００〜２Ｆ」Ｈの４８種類のカラムアドレスデー
タの何れか１つずつの交差位置が１つのアクセスされる
アドレスとなる。具体的には、ローアドレスデータ「０
０〜０Ｆ」Ｈ及びカラムアドレスデータ「００〜０８」
で指定される右上がり斜線を引いたアドレスには、テレ
ビ画面上での文字表示開始位置、テレビ画面に初めて表
示を行う文字の為の修飾情報等を表す初期設定データが
書き込まれる。また、ローアドレスデータ「００〜０
Ｆ」Ｈ及びカラムアドレスデータ「０９〜２Ｆ」Ｈで指
定されたアドレスには、テレビ画面への文字表示位置に
対応してキャラクタコード及びアトリビュートコードが
書き込まれる。更に、ローアドレスデータ「１０」Ｈ及
びカラムアドレスデータ「００〜２Ｆ」Ｈで指定される
左上がり斜線を引いたアドレス（パレットデータ領域）
には、前記修飾データが書き込まれる。更に詳細する
と、ローアドレスデータ「１０」Ｈ及びカラムアドレス
データ「００〜１７」Ｈで指定されるアドレスには文字
の色自体を表す修飾データが書き込まれ、ローアドレス
データ「１０」Ｈ及びカラムアドレスデータ「１８〜２
Ｆ」Ｈで指定されるアドレスには文字の背景色を表す修
飾データが書き込まれるものとする。

【００１０】前記アトリビュートコードのビット配列の
一例について説明すると、前記アトリビュートコードは
上記した如く９ビット構成であり、最上位ビットがアト
リビュートコード及びキャラクタコードの識別ビット、
上位８ビット目が文字色及び背景色の識別ビット、上位
７ビット目が文字色を着色するか否かのオンオフビッ
ト、上位６ビット目が背景色を着色するか否かのオンオ
フビット、残りの５ビットが前記パレットデータ領域の
カラムアドレス「００〜１７」Ｈを指定するビットに割
り振られている。

【００１１】ここで、前記パレットデータ領域の各アド
レスは上記した如く９ビット構成であり、９ビット全て
がＲＧＢ値の情報として使用できる。本実施例では、Ｒ
ＧＢに各々２ビットを割り当て、６４種類の色指定が可
能であるものとする（残り３ビット不使用）。さて、上
記したマイクロコンピュータの１マシンサイクルは、プ
ログラムの解読結果に基づき、ビデオＲＡＭ（１）の書
き込み読み出し動作を行うＣＰＵタイミングと、ＣＰＵ
（図示せず）の動作とは無関係にビデオＲＡＭ（１）の
読み出し動作を行うＯＳＤ（ＯＮ ＳＣＲＥＥＮ ＤＩ
ＳＰＬＡＹ）タイミングとから成る。具体的には、１マ
シンサイクルは、３期間のＣＰＵタイミング（ローレベ
ル）及び３期間のＯＳＤタイミング（ハイレベル）を交
互に繰り返す６ステートから成っている（図２のＯ／Ｃ
参照）。ビデオＲＡＭ（１）は、ＣＰＵタイミング及び
ＯＳＤタイミングで独立にアクセスされる為、構成が簡
単なシングルポートで事足りることになる。

【００１２】ビデオＲＡＭ（１）は、データバス（２）
と接続されている。ビデオＲＡＭ（１）は、前記ＣＰＵ
からの指示に従い、キャラクタコード又はアトリビュー
トコードの書き込みモード、又は両コードの読み出しモ
ードに切り換えられる。例えば、ビデオＲＡＭ（１）が
書き込みモードになっている時、アドレスデータ、キャ
ラクタコード、及びアトリビュートコードがデータバス
（２）を介してビデオＲＡＭ（１）に取り込まれる。一
方、ビデオＲＡＭ（１）に既に書き込まれている内容を
確認する目的で該ビデオＲＡＭ（１）が読み出しモード
になっている場合、アドレスデータがデータバス（２）
を介してビデオＲＡＭ（１）に取り込まれてアドレッシ
ングされ、該ビデオＲＡＭ（１）の指定アドレスからキ
ャラクタコード又はアトリビュートコードが読み出され
てデータバス（２）へ重畳される。

【００１３】（３）はローアドレスレジスタであり、各
マシンサイクルの前記ＣＰＵタイミング中、ビデオＲＡ
Ｍ（１）のローアドレスは該ローアドレスレジスタ
（３）によりアドレッシングされる。該ローアドレスレ
ジスタ（３）は、前記ＣＰＵからデータバス（２）を介
してローアドレスデータがセットされる。同様に、
（４）はカラムアドレスレジスタであり、各マシンサイ
クルの前記ＣＰＵタイミング中、ビデオＲＡＭ（１）の
カラムアドレスは該カラムアドレスレジスタ（４）によ
りアドレッシングされる。該カラムアドレスレジスタ
（４）は、前記ＣＰＵからデータバス（２）を介してカ
ラムアドレスデータがセットされる。

【００１４】（５）は表示文字の垂直方向の開始位置を
検出する垂直位置制御回路であり、各マシンサイクルの
ＯＳＤタイミング中、ビデオＲＡＭ（１）は垂直位置制
御回路（５）によりアドレッシングされる。ところで、
テレビ画面に最初に表示される文字の垂直方向開始位置
を表す初期設定データは、ローアドレスデータ「００〜
０Ｆ」Ｈ及びカラムアドレスデータ「００」Ｈで指定さ
れるアドレスに書き込まれている。垂直位置制御回路
（５）は、タイミング切換信号Ｏ／Ｃ、水平同期信号Ｈ
ｓ、及び垂直同期信号Ｖｓが印加されて動作するもので
あり、垂直位置制御回路（５）内部には、最初の表示文
字の垂直方向の開始位置を検出する手段として、水平同
期信号Ｈｓの立ち上がりでリセットされ且つ該水平同期
信号Ｈｓの立ち下がり期間中（次の水平同期信号Ｈｓが
発生する迄の間）にカラムアドレスを「００」Ｈに固定
した状態でローアドレスを「００」Ｈから「０Ｆ」Ｈま
で変更させることのできる周波数を有するクロック信号
が印加される第１カウンタ（図示せず）と、垂直同期信
号Ｖｓでリセットされ且つ水平同期信号Ｈｓを計数する
第２カウンタ（図示せず）と、前記第１カウンタでアク
セスされた「００〜０Ｆ」Ｈの何れか１つのローアドレ
スに書き込まれたバイナリデータと前記第２カウンタで
計数された水平同期信号Ｈｓのバイナリデータとの一致
検出を行う一致検出回路（図示せず）が設けられてい
る。従って、現在の水平走査中に現れる水平同期信号Ｈ
ｓの位置を表すデータが「００〜０Ｆ」Ｈの何れか１つ
のローアドレスに書かれていると、その位置が最初の表
示文字の垂直方向の表示開始位置と認識され、対応する
ローアドレスデータが出力されて表示が開始される。

【００１５】更に、垂直位置制御回路（５）内部には、
前記一致検出回路から出力される一致信号でイネーブル
状態にされ、水平同期信号Ｈｓの立ち上がりをバイナリ
で計数する第３カウンタ（図示せず）が設けられてい
る。ここで、テレビ画面に表示される文字のフォントは
縦ｍドット×横ｎドットであるものとする。垂直位置制
御回路（５）に於ける前記第３カウンタは、前記一致検
出回路から一致信号が出力されると、計数を開始し、水
平同期信号Ｈｓの立ち上がりをｍ回計数してリセットさ
れる。以後、上記した垂直表示開始位置の検出動作以降
を繰り返す。尚、後述するキャラクタＲＯＭは、縦ｍド
ット×横ｎドットの表示の為のドットパターンが予め記
憶されている為、垂直位置制御回路（５）は、前記一致
検出回路で一致が検出された以降、ｍ個の水平同期信号
Ｈｓの立ち上がりをバイナリで計数した値を、前記キャ
ラクタＲＯＭに印加し、該キャラクタＲＯＭのアドレス
制御を行える様にしている。

【００１６】（６）は、ビデオＲＡＭ（１）の前記パレ
ットデータ領域のローアドレスを指定する為に「１０」
Ｈのローアドレスデータが予めセットされたパレットロ
ーアドレスレジスタである。（７）はローアドレス切換
回路であり、ローアドレスレジスタ（３）、垂直位置制
御回路（５）、及びパレットローアドレスレジスタ
（６）から出力されるローアドレスデータを切換出力す
るものである。具体的には、ローアドレス切換回路
（７）には、タイミング切換信号Ｏ／Ｃ及びパレットリ
ード信号ＰＲが印加されており、両信号Ｏ／Ｃ及びＰＲ
のハイレベル及びローレベルの組合せにより何れか１つ
のローアドレスデータを切換出力できる。尚、両信号Ｏ
／Ｃ及びＰＲの発生タイミングは図２のタイムチャート
に示す通りである。即ち、タイミング切換信号Ｏ／Ｃが
ローレベル且つパレットリード信号ＰＲがローレベルの
時は、ローアドレスレジスタ（３）にセットされている
ローアドレスデータがローアドレス切換回路（７）から
切換出力されてビデオＲＡＭ（１）に印加され、また、
タイミング切換信号Ｏ／Ｃがハイレベル且つパレットリ
ード信号ＰＲがローレベルの時は、垂直位置制御回路
（５）から水平走査に応じて発生するローアドレスデー
タがローアドレス切換回路（７）から切換出力されてビ
デオＲＡＭ（１）に印加され、更に、タイミング切換信
号Ｏ／Ｃ及びパレットリード信号ＰＲが共にハイレベル
の時は、パレットローアドレスレジスタ（６）にセット
されたローアドレスデータがローアドレス切換回路
（７）を介してビデオＲＡＭ（１）に印加される。

【００１７】（８）は表示文字の水平方向の開始位置を
検出する水平位置制御回路であり、各マシンサイクルの
ＯＳＤタイミング中、ビデオＲＡＭ（１）は該水平位置
制御回路（８）の出力に基づきアドレッシングされる。
該水平位置制御回路（８）内部には、水平同期信号Ｈｓ
の立ち上がりでリセットされた後にドットクロックＤＣ
ＬＫの立ち上がりをバイナリで計数するカウンタ機能、
及び、ドットクロックＤＣＬＫが表示文字の水平方向の
開始位置まで行われた時のドットクロックＤＣＬＫ数が
予めバイナリでセットされるレジスタ機能を有してい
る。尚、ドットクロックＤＣＬＫは、文字データの横方
向の各ドット毎が１周期となる周波数を有するものであ
る。そして、水平位置制御回路（８）に於けるカウンタ
機能は、実際のドットクロックＤＣＬＫがレジスタ機能
にセットされた値に達するまでは計数動作を禁止され、
その後、計数を開始すると同時にパルスＰＰＣを発生
し、その後、ドットクロックＤＣＬＫをｎ回計数する毎
にパルスＰＰＣを繰り返し発生する。（９）はカラムカ
ウンタであり、ＯＲゲート（１０）を介して水平位置制
御回路（８）からのパルスＰＰＣが印加される毎にイン
クリメントされるカラムアドレスデータを発生する。上
記説明から明らかな様に、パルスＰＰＣは、水平方向の
文字表示か変更される時点で発生する。

【００１８】（１１）はカラムアドレス切換回路であ
り、ローアドレス切換回路（７）と同様に、タイミング
切換信号Ｏ／Ｃ及びパレットリード信号ＰＲが印加さ
れ、両信号Ｏ／Ｃ及びＰＲのレベルに応じて、カラムア
ドレスレジスタ（４）、カラムカウンタ（９）及び後述
するラッチ回路の出力を切換出力してビデオＲＡＭ
（１）に印加させるものである。具体的には、タイミン
グ切換信号Ｏ／Ｃ及びパレットリード信号ＰＲが共にロ
ーレベルの時、カラムアドレスレジスタ（４）にセット
されたカラムアドレスデータがカラムアドレス切換回路
（１１）を介してビデオＲＡＭ（１）に印加される。ま
た、タイミング切換信号Ｏ／Ｃがハイレベル且つパレッ
トリード信号ＰＲがローレベルの時、カラムカウンタ
（９）で計数されたカラムアドレスデータがカラムアド
レス切換回路（１１）を介してビデオＲＡＭ（１）に印
加される。更に、タイミング切換信号Ｏ／Ｃ及びパレッ
トリード信号ＰＲが共にハイレベルの時、前記ラッチ回
路のラッチ出力がカラムアドレス切換回路（１１）を介
してビデオＲＡＭ（１）に印加される。この様にして、
ビデオＲＡＭ（１）は、ローアドレスデータ及びカラム
アドレスデータで指定されるアドレスをアクセスされて
当該アドレスに書き込まれているデータ（キャラクタコ
ード又はアトリビュートコード）を読み出せることにな
る。尚、垂直位置制御回路（５）では、垂直方向の文字
表示開始位置を検出する為に、ローアドレス「００〜０
Ｆ」Ｈ及びカラムアドレス「００」Ｈで指定されるアド
レスに書き込まれたデータの取り込みが必要となる。そ
こで、タイミング切換信号Ｏ／Ｃの立ち下がりで読み出
されたビデオＲＡＭ（１）の全９ビットデータＶＤＡＴ
Ａは垂直位置制御回路（５）に印加される構成となって
いる。

【００１９】（１２）は８ビット構成のキャラクタコー
ドラッチ回路であり、ビデオＲＡＭ（１）の読み出し出
力ＶＤＡＴＡのうちキャラクタコードのみをパルスＰＰ
Ｃの立ち上がりに同期してラッチするものである。（１
３）はアトリビュートコードラッチ回路であり、ビデオ
ＲＡＭ（１）の読み出し出力の最上位ビットＭＳＢが論
理「１」となり且つ水平位置制御回路（８）からアトリ
ビュートクロックＡＴＲＣＫが発生した時、ＡＮＤゲー
ト（１４）から出力される前記ＡＴＲＣＫと同一出力の
立ち下がりに同期して、ビデオＲＡＭ（１）の読み出し
出力ＶＤＡＴＡのうちアトリビュートコードのみをラッ
チするものである。同時に、ＡＮＤゲート（１４）の出
力はＯＲゲート（１０）の他方の入力にも印加され、即
ち、アトリビュートコードラッチ回路（１３）がアトリ
ビュートコードをラッチする直前にカラムカウンタ
（９）の値は前記クロックＡＴＲＣＫの立ち上がりに同
期して＋１インクリメントされる。

【００２０】（１５）は前述したラッチ回路であり、ア
トリビュートコードラッチ回路（１３）にラッチされた
アトリビュートコードを、パレットデータ領域のカラム
アドレスに解読し、パルスＰＰＣの立ち上がりに同期し
てラッチするものである。これにより、ラッチ回路（１
５）は、文字色か背景色かを識別するデータ（アトリビ
ュートコードの上位８ビット目）と、文字色のオンオフ
データ（アトリビュートコードの上位７ビット目）と、
背景色のオンオフデータ（アトリビュートコードの上位
６ビット目）と、パレット領域のカラムアドレスデータ
とを保持する。

【００２１】（１６）は修飾データラッチ回路であり、
パレットローアドレスレジスタ（６）から出力された
「１０」Ｈの固定されたローアドレスデータと、ラッチ
回路（１５）から出力された「００〜２Ｆ」Ｈのカラム
アドレスデータで指定されたビデオＲＡＭ（１）のパレ
ットデータ領域の任意のアドレスから読み出された修飾
データを、水平位置制御回路（８）から出力される修飾
データクロックＰＬＤＣＫの立ち上がりに同期してラッ
チするものである。

【００２２】（１７）は前述したキャラクタＲＯＭであ
り、縦ｍドット×横ｎドットの文字フォントを有する所
定のドットパターンが各アドレスに記憶されている。
（１８）はｎビットのシフトレジスタであり、パルスＰ
ＰＣの立ち上がりに同期してキャラクタＲＯＭ（１７）
から読み出されているｎビットデータを保持し、ドット
クロックＤＣＬＫに同期してｎビットデータをシリアル
出力するものである。

【００２３】（１９）（２０）は各々レジスタＡ及びＢ
であり、レジスタＡ（１９）は、修飾データラッチ回路
（１６）でラッチしているデータが表示文字自体の色指
定を行う修飾データの場合、該データをパルスＰＰＣの
立ち上がりに同期して保持するものであり、同様に、レ
ジスタＢ（２０）は、表示文字に背景色を付す修飾デー
タの場合、該データをパルスＰＰＣの立ち上がりに同期
して保持するものである。（２１）は、レジスタＡ（１
９）及びレジスタＢ（２０）の何れか一方へ修飾データ
ラッチ回路（１６）のデータを選択入力させる為の選択
ラッチ回路であり、インバータ（２２）を介して印加さ
れるパルスＰＰＣの立ち下がりに同期して、ラッチ回路
（１５）にラッチされている文字色指定か背景色指定か
のデータをラッチする。例えば、選択ラッチ回路（２
１）は、「０」をラッチした時にレジスタＡ（１９）へ
の入力を許可し、また、「１」をラッチした時にレジス
タＢ（２０）への入力を許可する。（２３）は出力処理
回路であり、色出力制御ラッチ回路（２４）からの出力
に基づいて、シフトレジスタ（１８）から出力されるド
ットデータと、レジスタＡ（１９）又はレジスタＢ（２
０）から出力される修飾データとに対して信号処理を施
し、テレビ画面上にＲＧＢの信号処理を施された文字を
表示する為の信号を出力するものである。

【００２４】色出力制御ラッチ回路（２４）は、ラッチ
回路（１５）にラッチされている文字色のオンオフデー
タと背景色のオンオフデータとを、パルスＰＰＣの立ち
上がりに同期してラッチするものである。このラッチ出
力を出力処理回路（２３）に出力することにより、文字
色及び背景色のオンオフを制御することができる。以
下、図１の動作、特にビデオＲＡＭ（１）の記憶コード
を表示の目的で読み出してテレビ画面上に１水平走査分
だけ表示する場合につき（ローアドレスは固定）、図２
のタイムチャートを基に説明する。尚、図２は、表示文
字の初期の開始位置を認識できた後の動作を表してい
る。また、タイミング切換信号Ｏ／ＣとパルスＰＰＣと
は同期させる必要はないが、説明の都合上、同期した状
態で説明する。

【００２５】時刻ｔ０に於いて、パルスＰＰＣが立ち上
がると、該パルスＰＰＣの立ち上がりに同期してカラム
カウンタ（９）がインクリメントされ、該カラムカウン
タ（９）の値がｎ−１からｎになったとする。同時に、
ビデオＲＡＭ（１）から読み出されているのがカラムア
ドレスデータｎ−１に対応するキャラクタコードＮ−１
であるとすると、パルスＰＰＣの立ち上がりに同期して
該キャラクタコードＮ−１がキャラクタコードラッチ回
路（１２）にラッチされる。この時、タイミング切換信
号Ｏ／Ｃはローレベルからハイレベルに立ち上がった状
態であり、その後のハイレベル期間にカラムカウンタ
（９）のカラムアドレスデータｎがカラムアドレス切換
回路（１１）を介してビデオＲＡＭ（１）に印加され、
該ビデオＲＡＭ（１）のカラムアドレスｎ（ローアドレ
スは任意のアドレスで固定されている）で指定されるア
ドレスがアクセスされる。すると、タイミング切換信号
Ｏ／Ｃの立ち下がりに同期して、ビデオＲＡＭ（１）か
ら読み出されるコードがＮ−１からＮに変更される。
尚、カラムアドレスｎに対応するビデオＲＡＭ（１）の
読み出しコードは大文字のＮで表すものとする。ここ
で、読み出しコードＮがアトリビュートコードである
と、最上位ビットＭＳＢが「１」であることから、アト
リビュートクロックＡＴＲＣＫの立ち上がりに同期し
て、カラムカウンタ（９）の値がｎからｎ＋１へ変更さ
れ、また、アトリビュートクロックＡＴＲＣＫの立ち下
がりに同期して、該アトリビュートコードＮがアトリビ
ュートコードラッチ回路（１３）にラッチされる。尚、
アトリビュートクロックＡＴＲＣＫが発生している期間
はパレットリード信号ＰＲがハイレベルとなっている
為、カラムカウンタ（９）の出力がカラムアドレス切換
回路（１１）から出力される動作は禁止され、その代わ
りにラッチ回路（１５）に既にラッチされている前アト
リビュートコードがビデオＲＡＭ（１）に印加され、タ
イミング切換信号Ｏ／Ｃの立ち下がりに同期して、ビデ
オＲＡＭ（１）からは当該前アトリビュートコードに対
応する修飾データが読み出される。その後、タイミング
切換信号Ｏ／Ｃの立ち上がりと同時に修飾データクロッ
クＰＬＤＣＫが発生すると、該修飾データクロックＰＬ
ＤＣＫの立ち上がりに同期して修飾データラッチ回路
（１６）に前記修飾データがラッチされる。尚、カラム
カウンタ（９）の値ｎ＋１で指定されるアドレスから読
み出されるコードはキャラクタコードであるものとす
る。

【００２６】その後１文字分の文字フォントの横方向の
ドット表示が終了し、時刻ｔ１に於いて、パルスＰＰＣ
が再び立ち上がると、該パルスＰＰＣの立ち上がりに同
期してカラムカウンタ（９）がインクリメントされ、該
カラムカウンタ（９）の値はｎ＋１からｎ＋２になる。
同時に、ビデオＲＡＭ（１）から読み出されているのが
カラムアドレスデータｎ＋１に対応するキャラクタコー
ドＮ＋１となり、パルスＰＰＣの立ち上がりに同期して
該キャラクタコードＮ＋１がキャラクタコードラッチ回
路（１２）にラッチされる。更にパルスＰＰＣの立ち上
がりに同期して、アトリビュートコードラッチ回路（１
３）に既にラッチされているアトリビュートコードＮが
ラッチ回路（１５）にラッチされ、且つ、キャラクタコ
ードＮ−１でアクセスされるキャラクタＲＯＭ（１７）
から読み出される出力（Ｎ−１）’がシフトレジスタ
（１８）にセットされ、また、パルスＰＰＣの立ち下が
りに同期して、ラッチ回路（１５）に既にラッチされて
いる文字色指定か背景色指定かを指定するデータに応じ
て、修飾データラッチ回路（１６）にラッチされている
前修飾データがレジスタＡ（１９）又はレジスタＢ（２
０）の何れか一方にセットされる。この時、タイミング
切換信号Ｏ／Ｃはローレベルからハイレベルに立ち上が
った状態であり、その後のハイレベル期間にカラムカウ
ンタ（９）のカラムアドレスデータｎ＋２がカラムアド
レス切換回路（１１）を介してビデオＲＡＭ（１）に印
加され、該ビデオＲＡＭ（１）のカラムアドレスｎ＋２
（ローアドレスは任意のアドレスで固定されている）で
指定されるアドレスがアクセスされる。すると、タイミ
ング切換信号Ｏ／Ｃの立ち下がりに同期して、ビデオＲ
ＡＭ（１）から読み出されるコードがＮ＋１からＮ＋２
に変更される。ここで、読み出しコードＮ＋２がキャラ
クタコードであると、該キャラクタコードの最上位ビッ
トＭＳＢが「０」であることから、アトリビュートクロ
ックＡＴＲＣＫが発生しても、カラムカウンタ（９）の
値は変更されることなくｎ＋２のままであり、また、Ａ
ＮＤゲート（１４）からアトリビュートコードラッチ回
路（１３）の為のクロックも発生しない為、キャラクタ
コードＮ＋２がアトリビュートコードラッチ回路（１
３）にラッチされる動作も禁止される。尚、アトリビュ
ートクロックＡＴＲＣＫが発生している期間はパレット
リード信号ＰＲがハイレベルとなっている為、カラムカ
ウンタ（９）の出力がカラムアドレス切換回路（１１）
から出力される動作は禁止され、その代わりにラッチ回
路（１５）に既にラッチされているアトリビュートコー
ドＮがビデオＲＡＭ（１）に印加され、タイミング切換
信号Ｏ／Ｃの立ち下がりに同期して、ビデオＲＡＭ
（１）からは当該アトリビュートコードＮに対応する修
飾データＮが読み出される。その後、タイミング切換信
号Ｏ／Ｃの立ち上がりと同時に修飾データクロックＰＬ
ＤＣＫが発生すると、該修飾データクロックＰＬＤＣＫ
の立ち上がりに同期して修飾データラッチ回路（１６）
に前記修飾データＮがラッチされる。

【００２７】その後更に１文字分の文字フォントの横方
向のドット表示が終了し、時刻ｔ２に於いて、パルスＰ
ＰＣが再び立ち上がると、該パルスＰＰＣの立ち上がり
に同期してカラムカウンタ（９）がインクリメントさ
れ、該カラムカウンタ（９）の値はｎ＋２からｎ＋３に
なる。同時に、ビデオＲＡＭ（１）から読み出されてい
るのがカラムアドレスデータｎ＋２に対応するキャラク
タコードＮ＋２となり、パルスＰＰＣの立ち上がりに同
期して該キャラクタコードＮ＋２がキャラクタコードラ
ッチ回路（１２）にラッチされる。更にパルスＰＰＣの
立ち上がりに同期して、アトリビュートコードラッチ回
路（１３）に既にラッチされているアトリビュートコー
ドＮがラッチ回路（１５）に再びラッチされ、且つ、キ
ャラクタコードＮ＋１でアクセスされるキャラクタＲＯ
Ｍ（１７）から読み出される出力（Ｎ＋１）’がシフト
レジスタ（１８）にセットされ、また、パルスＰＰＣの
立ち下がりに同期して、ラッチ回路（１５）に既にラッ
チされている文字色又は背景色を指定するデータに応じ
て、修飾データラッチ回路（１６）にラッチされている
修飾データＮがレジスタＡ（１９）又はレジスタＢ（２
０）の何れか一方にセットされる。この時、タイミング
切換信号Ｏ／Ｃはローレベルからハイレベルに立ち上が
った状態であり、その後のハイレベル期間にカラムカウ
ンタ（９）のカラムアドレスデータｎ＋３がカラムアド
レス切換回路（１１）を介してビデオＲＡＭ（１）に印
加され、該ビデオＲＡＭ（１）のカラムアドレスｎ＋３
（ローアドレスは任意のアドレスで固定されている）で
指定されるアドレスがアクセスされる。すると、タイミ
ング切換信号Ｏ／Ｃの立ち下がりに同期して、ビデオＲ
ＡＭ（１）から読み出されるコードがＮ＋２からＮ＋３
に変更される。ここで、読み出しコードＮ＋３がアトリ
ビュートコードであると、該アトリビュートコードの最
上位ビットＭＳＢが「１」であることから、アトリビュ
ートクロックＡＴＲＣＫの立ち上がりに同期してカラム
カウンタ（９）の値がｎ＋３からｎ＋４に＋１インクリ
メントされる。また、アトリビュートクロックＡＴＲＣ
Ｋの立ち下がりに同期してアトリビュートコードＮ＋３
がアトリビュートコードラッチ回路（１３）にラッチさ
れる。尚、アトリビュートクロックＡＴＲＣＫが発生し
ている期間はパレットリード信号ＰＲがハイレベルとな
っている為、カラムカウンタ（９）の出力がカラムアド
レス切換回路（１１）から出力される動作は禁止され、
その代わりにラッチ回路（１５）に既にラッチされてい
るアトリビュートコードＮがビデオＲＡＭ（１）に再び
印加され、タイミング切換信号Ｏ／Ｃの立ち下がりに同
期して、ビデオＲＡＭ（１）からは当該アトリビュート
コードＮに対応する修飾データＮが読み出される。その
後、タイミング切換信号Ｏ／Ｃの立ち上がりと同時に修
飾データクロックＰＬＤＣＫが発生すると、該修飾デー
タクロックＰＬＤＣＫの立ち上がりに同期して修飾デー
タラッチ回路（１６）に前記修飾データＮがラッチされ
る。以後、上記した動作を繰り返す。

【００２８】そして、時刻ｔ１からｔ２の間に於いて、
シフトレジスタ（１８）の値が（Ｎ−１）’、レジスタ
Ａ（１９）又はレジスタＢ（２０）の値が前修飾データ
となっている時、これらの値が出力処理回路（２３）に
印加され、所定のＲＧＢ信号が出力されることになる。
同様に、時刻ｔ２からｔ３の間に於いて、シフトレジス
タ（１８）の値が（Ｎ＋１）’、レジスタＡ（１９）又
はレジスタＢ（２０）の値が修飾データＮとなっている
時、これらの値が出力処理回路（２３）に印加され、所
定のＲＧＢ信号が出力されることになる。

【００２９】以上より、本発明によれば、ビデオＲＡＭ
（１）から読み出されるアトリビュートコードに対応す
る、表示文字に修飾を施す為の修飾データを、ビデオＲ
ＡＭ（１）自体の特定アドレスに記憶させ、ビデオＲＡ
Ｍ（１）からアトリビュートコードが読み出された時の
み対応する修飾データを読み出せる構成とした。これに
より、ビデオＲＡＭ（１）のアドレスの一部に修飾デー
タを記憶させる為、周辺回路の増大を防止でき、更に１
アドレスにつきアトリビュートコードのみを記憶できる
為、多種類の色指定も可能となる。

【００３０】尚、前述した実施例は、本発明の例示に過
ぎず、必要に応じて種々の変更が可能であり、特許請求
の範囲に記載された本発明は、それらの変更を全て包含
するものである。

【００３１】

【発明の効果】本発明によれば、ビデオＲＡＭから読み
出されるアトリビュートコードに対応する、表示文字に
修飾を施す為の修飾データを、ビデオＲＡＭ自体の特定
アドレスに記憶させ、ビデオＲＡＭからアトリビュート
コードが読み出された時のみ対応する修飾データを読み
出せる構成とした。これにより、ビデオＲＡＭのアドレ
スの一部に修飾データを記憶させる為、周辺回路の増大
を防止でき、更に１アドレスにつきアトリビュートコー
ドのみを記憶できる為、多種類の色指定も可能となる利
点が得られる。

【図面の簡単な説明】

【図１】本発明の文字表示装置を示す回路ブロック図で
ある。

【図２】図１の動作を示すタイムチャートである。

【図３】ビデオＲＡＭのエリアマップを示す図である。

【符号の説明】

（１） ビデオＲＡＭ （１７） キャラクタＲＯＭ （２３） 出力処理回路

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−303361（ＪＰ，Ａ) 特開 昭62−123492（ＪＰ，Ａ) 特開 昭62−170998（ＪＰ，Ａ) 特開 昭62−172389（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/00 - 5/40 H04N 5/445

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 キャラクタＲＯＭをアクセスする為のキ
   ャラクタコード及びキャラクタＲＯＭから読み出される
   キャラクタ情報に対して所定の修飾を施す為のアトリビ
   ュートコードが記憶されるビデオＲＡＭを備え、前記ビ
   デオＲＡＭから読み出されたアトリビュートコード及び
   前記キャラクタＲＯＭから読み出されたキャラクタ情報
   に基づいて所定修飾を有する文字表示を行う文字表示装
   置に於いて、前記キャラクタコード及び前記アトリビュートコードを
   前記ビデオＲＡＭ内の別々のアドレスに記憶させるとと
   もに、 前記アトリビュートコードに対応する修飾データをアト
   リビュートコードをアドレスデータとしてアクセスされ
   る前記ビデオＲＡＭの特定の記憶領域に記憶させ、前記
   ビデオＲＡＭの特定の記憶領域から読み出された修飾デ
   ータと前記キャラクタＲＯＭから読み出されたキャラク
   タ情報とを信号処理することにより、所定修飾を施され
   た文字表示を行うことを特徴とする文字表示装置。
2. 【請求項２】 前記ビデオＲＡＭの特定の記憶領域は、
   ローアドレスを或る一のアドレスに固定した記憶領域で
   あることを特徴とする請求項１記載の文字表示装置。