JP3460873B2 - 多値レベル整形波形生成回路 - Google Patents
多値レベル整形波形生成回路Info
- Publication number
- JP3460873B2 JP3460873B2 JP27180394A JP27180394A JP3460873B2 JP 3460873 B2 JP3460873 B2 JP 3460873B2 JP 27180394 A JP27180394 A JP 27180394A JP 27180394 A JP27180394 A JP 27180394A JP 3460873 B2 JP3460873 B2 JP 3460873B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- symbol
- register
- phase
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル通信システ
ムの送信機に用いられるディジタル変調回路に関し、特
に、１６ＱＡＭ（Quadrature Amplitude Modulation ）
や６４ＱＡＭ，２５６ＱＡＭ等のディジタル変調回路に
用いられ、互いに隣接するレベルの差が一定のピッチを
有する４値又は８値，１６値等、４×２n （ｎ＝０，
１，２……）の多値方形波の系列のシンボルデータを入
力し、その方形波の系列に帯域制限を施した整形波形を
生成する多値レベル整形波形生成回路の改良に関するも
のである。
ムの送信機に用いられるディジタル変調回路に関し、特
に、１６ＱＡＭ（Quadrature Amplitude Modulation ）
や６４ＱＡＭ，２５６ＱＡＭ等のディジタル変調回路に
用いられ、互いに隣接するレベルの差が一定のピッチを
有する４値又は８値，１６値等、４×２n （ｎ＝０，
１，２……）の多値方形波の系列のシンボルデータを入
力し、その方形波の系列に帯域制限を施した整形波形を
生成する多値レベル整形波形生成回路の改良に関するも
のである。
【０００２】
【従来の技術】図１は、ディジタル変調方式の１つであ
る１６ＱＡＭの変調シンボルの配列図である。図中、横
軸及び縦軸は、それぞれ２つの直交変調波形のうちの同
相成分Ｉ及び直交成分Ｑであって、図に示したとおり、
各軸上で±３ａ，±ａの４値の値を示す縦横の直線の交
点（○印の１６点）が変調シンボルである。図１の場
合、各軸上の互いに隣接する変調シンボルのレベル差は
２ａで一定である。図２は帯域制限前の４値方形波系列
を示す説明図である。前述のＩ相又はＱ相の帯域制限前
のデータレベルの時間変化は、図２に示すように、１シ
ンボル時間長Ｔを変化周期とする４値（±３ａ，±ａ）
の方形波系列となる。
る１６ＱＡＭの変調シンボルの配列図である。図中、横
軸及び縦軸は、それぞれ２つの直交変調波形のうちの同
相成分Ｉ及び直交成分Ｑであって、図に示したとおり、
各軸上で±３ａ，±ａの４値の値を示す縦横の直線の交
点（○印の１６点）が変調シンボルである。図１の場
合、各軸上の互いに隣接する変調シンボルのレベル差は
２ａで一定である。図２は帯域制限前の４値方形波系列
を示す説明図である。前述のＩ相又はＱ相の帯域制限前
のデータレベルの時間変化は、図２に示すように、１シ
ンボル時間長Ｔを変化周期とする４値（±３ａ，±ａ）
の方形波系列となる。
【０００３】上述の４値方形波系列に所定の帯域制限を
施した４値レベル整形波形を生成する方法として、従来
は図２の４値方形波信号を生成し、帯域制限用低域ろ波
器で整形するというアナログ処理による方法や、帯域制
限によるシンボル間干渉シンボル長（ｋシンボルと置
く）の上記４値方形波系列の全ての組合せに対し、その
帯域制限のｋ番目のシンボルの波形出力を予め算出して
ＲＯＭに記憶させておき、これを読み出して、Ｄ／Ａ変
換を行うというディジタル処理による方法がある。
施した４値レベル整形波形を生成する方法として、従来
は図２の４値方形波信号を生成し、帯域制限用低域ろ波
器で整形するというアナログ処理による方法や、帯域制
限によるシンボル間干渉シンボル長（ｋシンボルと置
く）の上記４値方形波系列の全ての組合せに対し、その
帯域制限のｋ番目のシンボルの波形出力を予め算出して
ＲＯＭに記憶させておき、これを読み出して、Ｄ／Ａ変
換を行うというディジタル処理による方法がある。
【０００４】
【発明が解決しようとする課題】しかし、アナログ処理
による方法では、帯域制限用の低域ろ波器が高次である
ため、回路規模が大きくなるとともに、アナログ素子を
用いた場合、環境変化や経年変化に対する補償や微調整
を要する上、ＩＣ化に適さないなど小形化，経済化及び
安定化に問題がある。また、ディジタル処理による方法
では、小形化，経済化，安定化に優れるが、１シンボル
当りのＤ／Ａ変換のサンプル数をＳとおくと、使用する
ＲＯＭの容量（Ｄ／Ａ変換用のワード数）がＳ×４k ワ
ードとなる。このように帯域制限によるシンボル間干渉
シンボル長ｋが増大するに従って容量が膨大となるた
め、実現が困難になる。
による方法では、帯域制限用の低域ろ波器が高次である
ため、回路規模が大きくなるとともに、アナログ素子を
用いた場合、環境変化や経年変化に対する補償や微調整
を要する上、ＩＣ化に適さないなど小形化，経済化及び
安定化に問題がある。また、ディジタル処理による方法
では、小形化，経済化，安定化に優れるが、１シンボル
当りのＤ／Ａ変換のサンプル数をＳとおくと、使用する
ＲＯＭの容量（Ｄ／Ａ変換用のワード数）がＳ×４k ワ
ードとなる。このように帯域制限によるシンボル間干渉
シンボル長ｋが増大するに従って容量が膨大となるた
め、実現が困難になる。
【０００５】本発明の目的は、１６ＱＡＭや６４ＱＡＭ
において必要となる帯域制限を施した４値，８値，１６
値等、４×２n （ｎ＝０，１，２……）の多値レベル整
形波形をディジタル処理による方法で生成するもので、
前記のアナログ処理において生じる小形化，経済化，安
定化の問題を取り除くと共に、従来のディジタル処理に
よる方法において発生するメモリ容量の指数的増大の障
害を解消した多値レベル整形波形生成回路を提供するこ
とにある。
において必要となる帯域制限を施した４値，８値，１６
値等、４×２n （ｎ＝０，１，２……）の多値レベル整
形波形をディジタル処理による方法で生成するもので、
前記のアナログ処理において生じる小形化，経済化，安
定化の問題を取り除くと共に、従来のディジタル処理に
よる方法において発生するメモリ容量の指数的増大の障
害を解消した多値レベル整形波形生成回路を提供するこ
とにある。
【０００６】
【課題を解決するための手段】本発明は、帯域制限前の
変調波を２元の２値方形波系列に分離し、それぞれに対
応する予め記憶させた所定の帯域制限を施した成分波形
出力を成分波形生成記憶部から読み出して加算合成する
ことにより所望の４×２ｎ値レベル整形波形を生成する
ものである。即ち、Ｉ，Ｑ相のそれぞれの４×２ｎ値方
形波の各シンボルのレベルを示すシンボルデータ（４＋
２×ｎビット）をシンボルタイミングごとに入力して順
次シフトさせ、ｋビット（ｋは帯域制限によるシンボル
間干渉シンボル長）の２値系列である並列データを出力
するシフトレジスタ部と、前記ｋビットの２値系列の並
列データをシンボルタイミング×サンプル数×シンボル
データのタイミングで時分割に順次切替え出力するアド
レス切替回路と、１シンボル区間を１周期としてサンプ
リングするためのスキャンアドレスを発生するサンプル
カウンタと、１シンボル区間の帯域制限を施した２値方
形波系列を予め記憶させておき、前記アドレス切替回路
からの出力をアドレスとし、前記サンプルカウンタの出
力に従って対応する２値方形波系列を出力する成分波形
生成記憶部と、該成分波形生成記憶部からの出力を一時
保持する第１の保持手段と、前記成分波形生成記憶部の
出力と、前記第１の保持手段の出力もしくは後段の第２
の保持手段からの他の出力とを加算合成する加算器と、
該加算器の加算結果のうちＩ相成分、及びＱ相成分の各
々の加算結果を一時保持するとともに当該一時保持され
たＱ相成分を前記加算器に加える前記他の出力とする第
２の保持手段と、前記第２の保持手段のＩ，Ｑ成分の前
記一時保持された出力をそれぞれのアナログ値に同時に
変換してＩ相及びＱ相の多値レベル整形波形出力を得る
Ｄ／Ａ変換器とを備えたことを特徴とするものである。
さらに、前記加算器はＩ相とＱ相の加算結果を交互に出
力し、前記第２の保持手段は、前記加算器の加算結果の
うちＩ相成分の加算結果を一時保持する第１のレジスタ
と、前記加算器の加算結果のうちＱ相成分の加算結果を
一時保持する第２のレジスタと、前記第１及び第２のレ
ジスタの出力をそれぞれ一時保持して同時に出力する第
３及び第４のレジスタと、より構成され、前記第１のレ
ジスタ若しくは第２のレジスタの何れかの加算結果を前
記加算器に加えて前記他の出力とするように構成するこ
とができる。
変調波を２元の２値方形波系列に分離し、それぞれに対
応する予め記憶させた所定の帯域制限を施した成分波形
出力を成分波形生成記憶部から読み出して加算合成する
ことにより所望の４×２ｎ値レベル整形波形を生成する
ものである。即ち、Ｉ，Ｑ相のそれぞれの４×２ｎ値方
形波の各シンボルのレベルを示すシンボルデータ（４＋
２×ｎビット）をシンボルタイミングごとに入力して順
次シフトさせ、ｋビット（ｋは帯域制限によるシンボル
間干渉シンボル長）の２値系列である並列データを出力
するシフトレジスタ部と、前記ｋビットの２値系列の並
列データをシンボルタイミング×サンプル数×シンボル
データのタイミングで時分割に順次切替え出力するアド
レス切替回路と、１シンボル区間を１周期としてサンプ
リングするためのスキャンアドレスを発生するサンプル
カウンタと、１シンボル区間の帯域制限を施した２値方
形波系列を予め記憶させておき、前記アドレス切替回路
からの出力をアドレスとし、前記サンプルカウンタの出
力に従って対応する２値方形波系列を出力する成分波形
生成記憶部と、該成分波形生成記憶部からの出力を一時
保持する第１の保持手段と、前記成分波形生成記憶部の
出力と、前記第１の保持手段の出力もしくは後段の第２
の保持手段からの他の出力とを加算合成する加算器と、
該加算器の加算結果のうちＩ相成分、及びＱ相成分の各
々の加算結果を一時保持するとともに当該一時保持され
たＱ相成分を前記加算器に加える前記他の出力とする第
２の保持手段と、前記第２の保持手段のＩ，Ｑ成分の前
記一時保持された出力をそれぞれのアナログ値に同時に
変換してＩ相及びＱ相の多値レベル整形波形出力を得る
Ｄ／Ａ変換器とを備えたことを特徴とするものである。
さらに、前記加算器はＩ相とＱ相の加算結果を交互に出
力し、前記第２の保持手段は、前記加算器の加算結果の
うちＩ相成分の加算結果を一時保持する第１のレジスタ
と、前記加算器の加算結果のうちＱ相成分の加算結果を
一時保持する第２のレジスタと、前記第１及び第２のレ
ジスタの出力をそれぞれ一時保持して同時に出力する第
３及び第４のレジスタと、より構成され、前記第１のレ
ジスタ若しくは第２のレジスタの何れかの加算結果を前
記加算器に加えて前記他の出力とするように構成するこ
とができる。
【０００７】
【実施例】図３は本発明の実施例を示すブロック図であ
る。図において、１は複数のシフトレジスタを備えたシ
フトレジスタ部であり、帯域制限前のＩ，Ｑ２相のそれ
ぞれの４×２n 値方形波の各シンボルのレベルを示すシ
ンボルデータ（４＋２×ｎビット）をシンボルタイミン
グごとに入力して順次シフトさせ、ｋビット（ｋは帯域
制限によるシンボル間干渉シンボル長）の２値系列であ
る並列データを出力する。このシフトレジスタ部１のシ
フトレジスタの数は、入力のシンボルデータの種類に対
応し、４値（１６ＱＡＭ）のときはシンボルデータが４
種類なので４個、８値（６４ＱＡＭ）のときはシンボル
データが６種類なので６個、１６値（２５６ＱＡＭ）の
ときはシンボルデータが８種類なので８個となる。２は
アドレス切替回路であり、シフトレジスタ部１から入力
される上記ｋビットの２値系列の並列データを、シンボ
ルタイミング×サンプル数×（４＋２×ｎビット）のタ
イミングで時分割で順次切替え出力する。
る。図において、１は複数のシフトレジスタを備えたシ
フトレジスタ部であり、帯域制限前のＩ，Ｑ２相のそれ
ぞれの４×２n 値方形波の各シンボルのレベルを示すシ
ンボルデータ（４＋２×ｎビット）をシンボルタイミン
グごとに入力して順次シフトさせ、ｋビット（ｋは帯域
制限によるシンボル間干渉シンボル長）の２値系列であ
る並列データを出力する。このシフトレジスタ部１のシ
フトレジスタの数は、入力のシンボルデータの種類に対
応し、４値（１６ＱＡＭ）のときはシンボルデータが４
種類なので４個、８値（６４ＱＡＭ）のときはシンボル
データが６種類なので６個、１６値（２５６ＱＡＭ）の
ときはシンボルデータが８種類なので８個となる。２は
アドレス切替回路であり、シフトレジスタ部１から入力
される上記ｋビットの２値系列の並列データを、シンボ
ルタイミング×サンプル数×（４＋２×ｎビット）のタ
イミングで時分割で順次切替え出力する。
【０００８】３はサンプルカウンタであり、サンプリン
グクロックｓｃｌｋ入力から、１シンボル区間を１周期
としてサンプリングするためのスキャンアドレスを発生
して出力する。４は、１シンボル区間の帯域制限を施し
た２値方形波系列を予め記憶させておく成分波形生成Ｒ
ＯＭである。５は成分波形生成ＲＯＭ４からの出力を一
時保持しておくレジスタである。６は成分波形生成ＲＯ
Ｍ４の出力と、レジスタ５もしくはレジスタ８からの出
力とを加算合成してＩ相とＱ相の加算結果を交互に出力
する加算器である。７は加算器６のＩ相の加算結果を一
時保持しておくレジスタである。８は加算器６のＱ相の
加算結果を一時保持するレジスタである。９，１０はレ
ジスタであり、Ｄ／Ａ変換器１１，１２に入力するＩ
相，Ｑ相データが同時になるようにする。
グクロックｓｃｌｋ入力から、１シンボル区間を１周期
としてサンプリングするためのスキャンアドレスを発生
して出力する。４は、１シンボル区間の帯域制限を施し
た２値方形波系列を予め記憶させておく成分波形生成Ｒ
ＯＭである。５は成分波形生成ＲＯＭ４からの出力を一
時保持しておくレジスタである。６は成分波形生成ＲＯ
Ｍ４の出力と、レジスタ５もしくはレジスタ８からの出
力とを加算合成してＩ相とＱ相の加算結果を交互に出力
する加算器である。７は加算器６のＩ相の加算結果を一
時保持しておくレジスタである。８は加算器６のＱ相の
加算結果を一時保持するレジスタである。９，１０はレ
ジスタであり、Ｄ／Ａ変換器１１，１２に入力するＩ
相，Ｑ相データが同時になるようにする。
【０００９】次に本発明の作用を説明する。はじめに、
１６ＱＡＭ（４値方形波系列）の生成について説明す
る。１６ＱＡＭのシンボルは、Ｉ相，Ｑ相それぞれ２ビ
ット、合計４ビットで表され、その４ビットをＩＨ，Ｉ
Ｌ，ＱＨ，ＱＬとする。この４ビットのシンボルデータ
を、シフトレジスタ部１の４つのシフトレジスタにシン
ボルタイミングごとに入力し、そしてシンボルタイミン
グで順次シフトしてｋビットのデータを出力させる。ｋ
ビットのデータは、アドレス切替回路２で１サンプルク
ロックの間にＩＨ，ＩＬ，ＱＨ，ＱＬの順に時分割で切
替え出力される。成分波形生成ＲＯＭ４は、ｋビットの
データに対応する帯域制限された２値方形波系列（レベ
ルを±ａとする）を出力する。レジスタ５は、ＩＨ，Ｑ
Ｈのｋビットのデータに対応する成分波形生成ＲＯＭ４
からの出力を保持する。なぜなら、次の加算器６でＩＨ
とＩＬ、ＱＨとＱＬの加算を行わなければならないの
で、一度レジスタ５にＩＨ（ＱＨ）を保持しておいて、
次に出力されるＩＬ（ＱＬ）と加算を行うためである。
１６ＱＡＭ（４値方形波系列）の生成について説明す
る。１６ＱＡＭのシンボルは、Ｉ相，Ｑ相それぞれ２ビ
ット、合計４ビットで表され、その４ビットをＩＨ，Ｉ
Ｌ，ＱＨ，ＱＬとする。この４ビットのシンボルデータ
を、シフトレジスタ部１の４つのシフトレジスタにシン
ボルタイミングごとに入力し、そしてシンボルタイミン
グで順次シフトしてｋビットのデータを出力させる。ｋ
ビットのデータは、アドレス切替回路２で１サンプルク
ロックの間にＩＨ，ＩＬ，ＱＨ，ＱＬの順に時分割で切
替え出力される。成分波形生成ＲＯＭ４は、ｋビットの
データに対応する帯域制限された２値方形波系列（レベ
ルを±ａとする）を出力する。レジスタ５は、ＩＨ，Ｑ
Ｈのｋビットのデータに対応する成分波形生成ＲＯＭ４
からの出力を保持する。なぜなら、次の加算器６でＩＨ
とＩＬ、ＱＨとＱＬの加算を行わなければならないの
で、一度レジスタ５にＩＨ（ＱＨ）を保持しておいて、
次に出力されるＩＬ（ＱＬ）と加算を行うためである。
【００１０】４値方形波系列（レベル±３ａ，±ａ）を
生成するには、図４に示したように、±ａのレベルだっ
たＩＨとＱＨを２倍して±２ａのレベルに変換し、±ａ
のレベルのＩＬとＱＬに加算することにより、±３ａ，
±ａのレベルを生成できる。もしくは、±ａのレベルの
ＩＬとＩＱを±（１／２）ａのレベルに変換して、±ａ
のレベルのＩＨとＱＨに加算することにより、±（３／
２）ａ，±（１／２）ａのレベルを生成でき、これを比
率にすると±３ａ，±ａのレベルと等しくなる。つま
り、２値方形波系列を１：２の比率に変換して（図３の
レジスタ５の出力）加算合成することにより、±３ａ，
±ａの４値が生成される。ここで、±ａを±２ａ、又は
±（１／２）ａに変換するには、レジスタ５からの出力
をＭＳＢ（最上位ビット）側、又はＬＳＢ（最下位ビッ
ト）側へ１ビットシフトすれば簡単に変換できる。これ
はレジスタ５から加算器６への配線を１ビットシフトす
ることでできる。例えば、レジスタの出力を０１０１０
（１０進数では１０）とすると、２進数を１ビットシフ
トして加算器６へ接続すると、加算器の入力は１０１０
０（１０進数では２０）となり入力値は２倍となる。
生成するには、図４に示したように、±ａのレベルだっ
たＩＨとＱＨを２倍して±２ａのレベルに変換し、±ａ
のレベルのＩＬとＱＬに加算することにより、±３ａ，
±ａのレベルを生成できる。もしくは、±ａのレベルの
ＩＬとＩＱを±（１／２）ａのレベルに変換して、±ａ
のレベルのＩＨとＱＨに加算することにより、±（３／
２）ａ，±（１／２）ａのレベルを生成でき、これを比
率にすると±３ａ，±ａのレベルと等しくなる。つま
り、２値方形波系列を１：２の比率に変換して（図３の
レジスタ５の出力）加算合成することにより、±３ａ，
±ａの４値が生成される。ここで、±ａを±２ａ、又は
±（１／２）ａに変換するには、レジスタ５からの出力
をＭＳＢ（最上位ビット）側、又はＬＳＢ（最下位ビッ
ト）側へ１ビットシフトすれば簡単に変換できる。これ
はレジスタ５から加算器６への配線を１ビットシフトす
ることでできる。例えば、レジスタの出力を０１０１０
（１０進数では１０）とすると、２進数を１ビットシフ
トして加算器６へ接続すると、加算器の入力は１０１０
０（１０進数では２０）となり入力値は２倍となる。
【００１１】加算器６の加算結果は、Ｉ相，Ｑ相の順に
交互に出力されるので、Ｉ相の加算結果をレジスタ７で
ラッチし、次にＱ相の加算結果をレジスタ８でラッチす
る。そして、レジスタ９，１０に同時にラッチすること
によってＩ相，Ｑ相のデータを同時にＤ／Ａ変換器１
１，１２にそれぞれ入力する。レジスタ５とレジスタ８
は、レジスタ５が出力している時は、レジスタ８は出力
されないようになっており、逆にレジスタ８が出力され
る時は、レジスタ５が出力できないようになっている。
このようにして、Ｄ／Ａ変換器１１，１２から、±３
ａ，±ａの４値整形波形が出力される。
交互に出力されるので、Ｉ相の加算結果をレジスタ７で
ラッチし、次にＱ相の加算結果をレジスタ８でラッチす
る。そして、レジスタ９，１０に同時にラッチすること
によってＩ相，Ｑ相のデータを同時にＤ／Ａ変換器１
１，１２にそれぞれ入力する。レジスタ５とレジスタ８
は、レジスタ５が出力している時は、レジスタ８は出力
されないようになっており、逆にレジスタ８が出力され
る時は、レジスタ５が出力できないようになっている。
このようにして、Ｄ／Ａ変換器１１，１２から、±３
ａ，±ａの４値整形波形が出力される。
【００１２】次に、６４ＱＡＭ（８値方形波系列）の生
成について説明する。６４ＱＡＭのシンボルは、６ビッ
ト、すなわちＩ相，Ｑ相それぞれ３ビット（ＩＨ，Ｉ
Ｍ，ＩＬ，ＱＨ，ＱＭ，ＱＬとする）で表されるので、
図３のシフトレジスタ部１のシフトレジスタの数は６個
となる。８値方形波は、±７ａ，±５ａ，±３ａ，±ａ
のレベルが必要となる。シフトレジスタ部１からのｋビ
ットのデータは、アドレス切替回路２でＩＨ，ＩＭ，Ｉ
Ｌ，ＱＨ，ＱＭ，ＱＬの順序で出力されｋビットのアド
レスとして入力される。成分波形生成ＲＯＭ４からはそ
れぞれ対応する帯域制限された２値の方形波系列が出力
される。
成について説明する。６４ＱＡＭのシンボルは、６ビッ
ト、すなわちＩ相，Ｑ相それぞれ３ビット（ＩＨ，Ｉ
Ｍ，ＩＬ，ＱＨ，ＱＭ，ＱＬとする）で表されるので、
図３のシフトレジスタ部１のシフトレジスタの数は６個
となる。８値方形波は、±７ａ，±５ａ，±３ａ，±ａ
のレベルが必要となる。シフトレジスタ部１からのｋビ
ットのデータは、アドレス切替回路２でＩＨ，ＩＭ，Ｉ
Ｌ，ＱＨ，ＱＭ，ＱＬの順序で出力されｋビットのアド
レスとして入力される。成分波形生成ＲＯＭ４からはそ
れぞれ対応する帯域制限された２値の方形波系列が出力
される。
【００１３】次に、前述の１６ＱＡＭの生成の場合と同
じようにＩ相，Ｑ相それぞれについて順に加算器６で加
算していく。ＩＨ（ＱＨ）をレジスタ５にラッチしてか
ら、ＩＭ（ＱＭ）を加算すると±３ａ，±ａのレベル値
が得られるので、これをレジスタ８にラッチする。この
結果を１ビットシフトして加算器６へフィードバックし
て２倍することにより±６ａ，±２ａとなる。レジスタ
８の出力と±ａのレベル値であるＲＯＭ４の出力ＩＬ
（ＱＬ）とを加算合成することにより図５のように、所
望のレベル（±７ａ，±５ａ，±３ａ，±ａ）が生成で
きる。レジスタ８の出力とＩＬ（ＱＬ）を加算する時、
レジスタ５の出力はイネーブル信号により出力されない
状態になっている。ＲＯＭ４の出力とレジスタ５の出力
を加算するときは、レジスタ８はイネーブルされてい
る。最終的に加算した結果がＩ相のデータであればレジ
スタ７に、Ｑ相のデータであればレジスタ８にラッチさ
れてから、同時にレジスタ９，１０にラッチされ、Ｄ／
Ａ変換器１１，１２に入力される。
じようにＩ相，Ｑ相それぞれについて順に加算器６で加
算していく。ＩＨ（ＱＨ）をレジスタ５にラッチしてか
ら、ＩＭ（ＱＭ）を加算すると±３ａ，±ａのレベル値
が得られるので、これをレジスタ８にラッチする。この
結果を１ビットシフトして加算器６へフィードバックし
て２倍することにより±６ａ，±２ａとなる。レジスタ
８の出力と±ａのレベル値であるＲＯＭ４の出力ＩＬ
（ＱＬ）とを加算合成することにより図５のように、所
望のレベル（±７ａ，±５ａ，±３ａ，±ａ）が生成で
きる。レジスタ８の出力とＩＬ（ＱＬ）を加算する時、
レジスタ５の出力はイネーブル信号により出力されない
状態になっている。ＲＯＭ４の出力とレジスタ５の出力
を加算するときは、レジスタ８はイネーブルされてい
る。最終的に加算した結果がＩ相のデータであればレジ
スタ７に、Ｑ相のデータであればレジスタ８にラッチさ
れてから、同時にレジスタ９，１０にラッチされ、Ｄ／
Ａ変換器１１，１２に入力される。
【００１４】次に、２５６ＱＡＭ（１６値方形波系列）
の生成について説明する。２５６ＱＡＭのシンボルは、
８ビット、Ｉ相，Ｑ相それぞれ４ビットで表され、その
８ビットをＩＨ，ＩＭＨ，ＩＭＬ、ＩＬ，ＱＨ，ＱＭ
Ｈ，ＱＭＬ，ＱＬとする。そのためシフトレジスタ部１
のシフトレジスタの数は８個となる。この場合も１６Ｑ
ＡＭ，６４ＱＡＭの場合と同じように成分波形生成ＲＯ
Ｍ４の出力は、ＩＨ，ＩＭＨ，ＩＭＬ，ＩＬ，ＱＨ，Ｑ
ＭＨ，ＱＭＬ，ＱＬの順に出力される。そしてこれを順
に加算していく。初めにＩＨをレジスタ５にラッチす
る。次にＲＯＭ４からのＩＭＨとレジスタ５のＩＨを加
算する。その結果をレジスタ８にラッチする。次にＲＯ
Ｍ４からのＩＭＬとレジスタ８の出力を加算する。この
時、レジスタ８から加算器６への接続は１ビットシフト
して接続されており、レジスタ５は出力されないように
なっている。その加算結果をまたレジスタ８にラッチす
る。次にＲＯＭ４からのＩＬとレジスタ８の出力を加算
する。この結果はＩ相のデータなのでレジスタ７にラッ
チされる。Ｑ相についても同じように計算され、結果は
レジスタ８にラッチされる。そして同時にレジスタ９，
１０にラッチされ、Ｄ／Ａ変換器１１，１２に入力され
る。
の生成について説明する。２５６ＱＡＭのシンボルは、
８ビット、Ｉ相，Ｑ相それぞれ４ビットで表され、その
８ビットをＩＨ，ＩＭＨ，ＩＭＬ、ＩＬ，ＱＨ，ＱＭ
Ｈ，ＱＭＬ，ＱＬとする。そのためシフトレジスタ部１
のシフトレジスタの数は８個となる。この場合も１６Ｑ
ＡＭ，６４ＱＡＭの場合と同じように成分波形生成ＲＯ
Ｍ４の出力は、ＩＨ，ＩＭＨ，ＩＭＬ，ＩＬ，ＱＨ，Ｑ
ＭＨ，ＱＭＬ，ＱＬの順に出力される。そしてこれを順
に加算していく。初めにＩＨをレジスタ５にラッチす
る。次にＲＯＭ４からのＩＭＨとレジスタ５のＩＨを加
算する。その結果をレジスタ８にラッチする。次にＲＯ
Ｍ４からのＩＭＬとレジスタ８の出力を加算する。この
時、レジスタ８から加算器６への接続は１ビットシフト
して接続されており、レジスタ５は出力されないように
なっている。その加算結果をまたレジスタ８にラッチす
る。次にＲＯＭ４からのＩＬとレジスタ８の出力を加算
する。この結果はＩ相のデータなのでレジスタ７にラッ
チされる。Ｑ相についても同じように計算され、結果は
レジスタ８にラッチされる。そして同時にレジスタ９，
１０にラッチされ、Ｄ／Ａ変換器１１，１２に入力され
る。
【００１５】このように４×２n 値方形波系列の生成で
は、成分波形生成ＲＯＭ４の出力を１度加算してから、
加算結果を１ビットシフトしてフィードバックして加算
することを繰り返すことにより生成できる。
は、成分波形生成ＲＯＭ４の出力を１度加算してから、
加算結果を１ビットシフトしてフィードバックして加算
することを繰り返すことにより生成できる。
【００１６】以上の動作を行うＲＯＭのメモリ容量は、
１シンボル当りのサンプル数をＳとおくと、１シンボル
を決定する入力系列はｋビットの２値系列であるため、
Ｓ×２k となる。この値は、従来の方法の場合のＳ×４
k ワードに比べて１／ｋ倍に圧縮されており、メモリ容
量が著しく縮小されていることを示す。
１シンボル当りのサンプル数をＳとおくと、１シンボル
を決定する入力系列はｋビットの２値系列であるため、
Ｓ×２k となる。この値は、従来の方法の場合のＳ×４
k ワードに比べて１／ｋ倍に圧縮されており、メモリ容
量が著しく縮小されていることを示す。
【００１７】
【発明の効果】本発明を実施することにより、４×２n
値レベル整形波形の生成は、２元の成分波形のディジタ
ル処理に基づく生成と加算合成により実現できるので、
従来のアナログ処理において生じる小形化，経済化，安
定化の問題が解消し、また、従来のディジタル処理の方
法において障害となるメモリ容量の指数的増大を回避し
ているので、実現が容易である。また、フィードバック
して加算することにより、回路規模を大きくすることな
く、４×２n 値レベル整形波形を生成することができ
る。
値レベル整形波形の生成は、２元の成分波形のディジタ
ル処理に基づく生成と加算合成により実現できるので、
従来のアナログ処理において生じる小形化，経済化，安
定化の問題が解消し、また、従来のディジタル処理の方
法において障害となるメモリ容量の指数的増大を回避し
ているので、実現が容易である。また、フィードバック
して加算することにより、回路規模を大きくすることな
く、４×２n 値レベル整形波形を生成することができ
る。
【図１】１６ＱＡＭのシンボル点配置図である。
【図２】帯域制限前の４値方形波系列説明図である。
【図３】本発明の構成例図である。
【図４】本発明の４値方形波系列の生成説明図である。
【図５】本発明の８値方形波系列の生成説明図である。
１ シフトレジスタ部
２ アドレス切替回路
３ サンプルカウンタ
４ 成分波形生成ＲＯＭ
５ レジスタ
６ 加算器
７，８，９，１０ レジスタ
１１，１２， Ｄ／Ａ変換器
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平３−132132（ＪＰ，Ａ)
特開 平８−88659（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 27/00 - 27/38
Claims (2)
- 【請求項１】 Ｉ，Ｑ相のそれぞれの４×２ｎ値方形波
の各シンボルのレベルを示すシンボルデータ（４＋２×
ｎビット）をシンボルタイミングごとに入力して順次シ
フトさせ、ｋビット（ｋは帯域制限によるシンボル間干
渉シンボル長）の２値系列である並列データを出力する
シフトレジスタ部と、 前記ｋビットの２値系列の並列データをシンボルタイミ
ング×サンプル数×シンボルデータのタイミングで時分
割に順次切替え出力するアドレス切替回路と、 １シンボル区間を１周期としてサンプリングするための
スキャンアドレスを発生するサンプルカウンタと、 １シンボル区間の帯域制限を施した２値方形波系列を予
め記憶させておき、前記アドレス切替回路からの出力を
アドレスとし、前記サンプルカウンタの出力に従って対
応する２値方形波系列を出力する成分波形生成記憶部
と、 該成分波形生成記憶部からの出力を一時保持する第１の
保持手段と、 前記成分波形生成記憶部の出力と、前記第１の保持手段
の出力もしくは後段の第２の保持手段からの他の出力と
を加算合成する加算器と、 該加算器の加算結果のうちＩ相成分、及びＱ相成分の各
々の加算結果を一時保持するとともに当該一時保持され
たＱ相成分を前記加算器に加える前記他の出力とする第
２の保持手段と、 前記第２の保持手段のＩ，Ｑ成分の前記一時保持された
出力をそれぞれのアナログ値に同時に変換してＩ相及び
Ｑ相の多値レベル整形波形出力を得るＤ／Ａ変換器と を備えた多値レベル整形波形生成回路。 - 【請求項２】 前記加算器はＩ相とＱ相の加算結果を交
互に出力し、 前記第２の保持手段は、 前記加算器の加算結果のうちＩ相成分の加算結果を一時
保持する第１のレジスタと、 前記加算器の加算結果のうちＱ相成分の加算結果を一時
保持する第２のレジスタと、 前記第１及び第２のレジスタの出力をそれぞれ一時保持
して同時に出力する第３及び第４のレジスタと、より構
成され、 前記第２のレジスタの出力を前記加算器に加える前記他
の出力とする ことを特徴とする請求項１記載の多値レベル整形波形生
成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27180394A JP3460873B2 (ja) | 1994-10-12 | 1994-10-12 | 多値レベル整形波形生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27180394A JP3460873B2 (ja) | 1994-10-12 | 1994-10-12 | 多値レベル整形波形生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111697A JPH08111697A (ja) | 1996-04-30 |
| JP3460873B2 true JP3460873B2 (ja) | 2003-10-27 |
Family
ID=17505074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27180394A Expired - Fee Related JP3460873B2 (ja) | 1994-10-12 | 1994-10-12 | 多値レベル整形波形生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3460873B2 (ja) |
-
1994
- 1994-10-12 JP JP27180394A patent/JP3460873B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08111697A (ja) | 1996-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6243422B1 (en) | Waveform shaping method and equipment | |
| US6430228B1 (en) | Digital QAM modulator using post filtering carrier recombination | |
| EP0584872B1 (en) | Phase modulator using look-up tables | |
| EP0776110B1 (en) | Quadrature modulation circuit | |
| US5369378A (en) | Digital DQPSK modulator | |
| JPH07114345B2 (ja) | 変調装置 | |
| US4442530A (en) | Digital transmitter with vector component addressing | |
| US7046738B1 (en) | 8-PSK transmit filtering using reduced look up tables | |
| JPH0472425B2 (ja) | ||
| JP3460873B2 (ja) | 多値レベル整形波形生成回路 | |
| JP3191895B2 (ja) | Ｓｓｂ変調器 | |
| US5185710A (en) | Quaternary-level waveform generator | |
| JP3119167B2 (ja) | 多値直交振幅変調方法及びその装置 | |
| JP2001237907A (ja) | 多値ｑａｍ生成回路 | |
| JPH03132132A (ja) | ４値レベル整形波形生成方式 | |
| JP2740373B2 (ja) | π／４シフトＱＰＳＫ直交変調器用ベースバンド信号生成器 | |
| JP3250612B2 (ja) | ディジタル振幅制限増幅回路と方法およびデジタル復調器 | |
| CA2305706C (en) | Waveform shaping method and equipment | |
| JP3240375B2 (ja) | 変調回路 | |
| JPH06112981A (ja) | ディジタル変調回路 | |
| US6891445B2 (en) | Phase modulator | |
| JPH0897876A (ja) | スター型１６ｑａｍ波形発生回路 | |
| JPH05300179A (ja) | ディジタル変調用ナイキストフィルタ | |
| JPH0669975A (ja) | 多値ｑａｍ変調器 | |
| JPH04152736A (ja) | 直交信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |