JP3458809B2 - プリント配線板及びその製造方法 - Google Patents
プリント配線板及びその製造方法Info
- Publication number
- JP3458809B2 JP3458809B2 JP2000030262A JP2000030262A JP3458809B2 JP 3458809 B2 JP3458809 B2 JP 3458809B2 JP 2000030262 A JP2000030262 A JP 2000030262A JP 2000030262 A JP2000030262 A JP 2000030262A JP 3458809 B2 JP3458809 B2 JP 3458809B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor circuit
- circuit portion
- printed wiring
- wiring board
- solder resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
リント配線板とその製造方法に関する。
あるが、このプリント配線板には、例えば、ガラスエポ
キシ樹脂の表面に銅皮膜を形成した、いわゆる銅張りガ
ラスエポキシ樹脂基板を用いて製造されるものがあり、
多用されている。ところで、このような銅張りガラスエ
ポキシ樹脂基板は、ガラスクロスにエポキシ樹脂を含浸
させて成形した、いわゆるガラスエポキシ樹脂板に対
し、予め接合面に接着剤を塗布した銅箔を張り合わせる
方法、或いはガラスエポキシ樹脂プリプレグと銅箔とを
熱圧着する方法などによって得られている。この際に用
いられる銅箔としては、厚みに応じて電解銅箔や圧延銅
箔が用いられ、一般にその厚みは9μm〜35μm程度
のものが主流となっている。
などの民生用機器類、コンピューターなどの多種の産業
用機器類に幅広く使用されるにつれて、高密度な配線が
要求されるようになってきた。その結果、微細な回路を
精度よく形成することが必要となり、このため、銅被膜
層の薄肉化が求められてきた。これに応えるべく従来種
々の検討が成されているが、有力な技術の一つとして銅
張りガラスエポキシ樹脂基板の表面に無電解メッキ法に
より薄い銅被膜層薄膜を形成し、これにセミアディティ
ブ法やサブトラクティブ法などを適用してプリント配線
板を得ることが検討されている。
ガラスエポキシ樹脂基板上の銅被膜層に更にメッキによ
り導体回路を形成する方法である。これを詳細に説明す
ると、まず銅張りガラスエポキシ樹脂基板上に形成され
た金属皮膜を第1の金属層とし、その上に所定のパター
ンでメッキレジスト層を形成する。この場合、メッキレ
ジスト層の厚さを、所望の回路の厚さ以上とする。次い
で、露出している第1の金属層の上に電気メッキ法によ
り銅を析出させてメッキ被膜(第2の金属層)を形成す
る。その後、前記メッキレジスト層を剥離して、第1の
金属層を露出させ、第2の金属層をマスクしてエッチン
グし、露出する第1の金属層を除去して導体回路を形成
する方法である。またサブトラクティブ法とは、銅張り
ガラスエポキシ樹脂基板から銅被膜層を溶解除去して導
体回路を形成する方法である。これを詳細に説明する
と、銅張りガラスエポキシ樹脂基板の銅皮膜上に、電気
メッキ法で所望の厚さに銅を析出させ、その上に所定パ
ターンでメッキレジスト層を形成する。次いで、露出し
た銅皮膜領域を溶解除去して、導体回路パターンを形成
し、その後前記レジスト層を剥離することによりプリン
ト配線板を製造する方法である。上記のようなセミアデ
ィティブ法やサブトラクティブ法により得られたプリン
ト配線板は、用いる銅皮膜層が従来の電解銅箔や圧延銅
箔より格段に薄く出来るため、電解銅箔や圧延銅箔を用
いた銅張りガラスエポキシ樹脂基板で作製されたプリン
ト配線板に比べ、高密度な配線を形成することが可能で
ある。
ト配線板は、通常シート状であり、半導体チップを搭載
するための導体回路部分が中央領域に複数個配列されて
いる。即ち、該プリント配線板は、導体回路部と、該導
体回路部を囲むように設けられていて、実装工程で除去
される周辺領域とから構成される。そして、このような
プリント配線板は、その後、以下のような処理が施され
る。即ち、基板回路全体を、後に実施するソルダレジス
トとの密着性を向上させるために粗面化した後、ソルダ
レジストを導体回路部分と周辺領域との表面を覆うよう
にコーティング、或いはラミネートし、このソルダレジ
スト層に所定のマスクを用いて露光・現像し、バンプパ
ッド部を露出させ、不要部を除去した後、ソルダレジス
ト層を熱硬化させ、前記バンプパット部に電気メッキが
施される。このようにして得たシート状のプリント配線
板上に半導体素子を搭載するに際しては、該プリント配
線板を搬送することが必要となる。この際に上記端部、
特にシート長手方向の周辺領域が用いられる。よって、
この周辺領域は強度が必要とされるため、通常銅被膜層
を除去することなく、その上からソルダレジスト層が設
けられる。
しい。このため、用いるプリント配線板の厚みの均一性
が求められ、周辺領域の厚みも可能な限り導体回路部の
厚みに近づけることが望まれるようになってきた。しか
しながら、導体回路部では銅被覆層がない部分があり、
周辺領域では銅被覆層が全面に存在することから、周辺
領域の厚みは導体回路部の厚みより厚くならざるを得な
いという問題がある。こうしたプリント配線板を用いて
高速実装を行った場合、必ずしも十分な加工精度が得ら
れない。
べく検討されているものに、周辺領域の銅被覆層を、格
子状に銅被覆層が残るようにエッチングし、その上にソ
ルダレジスト層を設けることが試みられ、一部実施され
ている。この方法は、こうすることにより、周辺領域の
厚みを薄くし、導体回路部の厚みに近づけようとするも
のである。この方法は確かに周辺領域の厚みを導体回路
部の厚みに近づけることを可能にした。しかしながら、
前記したソルダレジストをコーティング或いはラミネー
トする際に、周辺領域に設けられた開口部分の基板樹脂
表面とソルダレジストとが密着せず、ソルダレジストと
基板樹脂表面との間に気泡を巻き込むという事態が発生
した。このように気泡を巻き込んだ場合、該プリント配
線板は不良品として廃棄せざるを得ない。この結果、製
品歩留まりを悪化させることとなり、改善が望まれてい
た。
題点に鑑みてなされたものであり、その目的とするとこ
ろは、導体回路部と、該導体回路部の周囲に設けられた
周辺領域と、所定部分のみ開口されて該導体回路部と周
辺領域とを覆うように設けられたソルダレジスト層とか
ら主として構成されるプリント配線板において、周辺領
域の表面とソルダレジスト層との間に気泡が存在し得な
いようにしたプリント配線板とその製造方法を提供しよ
うとするものである。
め、本発明によるプリント配線板は、導体回路部を設け
た中央領域と前記導体回路部を取り囲んでいて一辺の長
さが100乃至330μmの何れかである方形をなす同
じ大きさの所定の間隔を置いて格子状に配列された多数
の開口を設けた金属皮膜で被覆された周辺領域とを有す
る絶縁基板と、少なくとも前記導体回路部のバンプパッ
ド部が露出するように前記中央領域と周辺領域を被覆し
たソルダレジスト層とを含んでいる。本発明によれば、
前記絶縁基板は好ましくはガラスエポキシ樹脂から成っ
ており、また、金属皮膜は好ましくは銅から成ってい
る。
リント配線板の製造方法は、一側表面に金属皮膜を設け
た絶縁基板を準備するステップと、前記金属皮膜を用い
て前記絶縁基板の中央領域に導体回路部を形成するステ
ップと、前記導体回路部を含む前記金属皮膜全体を粗面
化するステップと、前記中央領域を取り囲む周辺領域の
前記金属皮膜に一辺の長さが100乃至330μmの何
れかである方形をなす同じ大きさの互いに所定の隔を置
いて配置された多数の開口を形成するステップと、前記
中央領域と前記周辺領域の表面全体にソルダレジスト層
を形成した後所定のマスクを用いて露光し現像するステ
ップと、少なくとも前記導体回路部のバンプパッド部の
ソルダレジストを除去した後前記ソルダレジスト層を硬
化させるステップと、露出した前記金属皮膜表面に電気
メッキを施すステップとを含んでいる。また、本発明の
製造方法によれば、前記導体回路部は、セミアディティ
ブ法又はサブトラクティブ法により形成される。
及び実施例に基づき説明する。図1は製造過程にある本
発明に係るプリント配線板の一実施例を示す平面図、図
2は図1に示したプリント配線板の導体回路部周辺領域
の一部拡大平面図である。図1に示す如く、本発明に係
るプリント配線板は、両側部に搬送用の孔1aが穿設さ
れたサイドレール部1bを有する帯状の例えばガラスエ
ポキシ樹脂等から成る絶縁基板1上に例えば12駒所定
の間隔を置いて連設された方形のユニットとして形成さ
れ、製造の最終工程で個々に切り離されて製品とされ
る。各ユニットの中央領域1Aには所定の導体回路部が
形成され、前記サイドレール部1bを含むその周辺領域
1Bには後述する多数の開口2が形成されている。
キシ樹脂基板等を用いて形成され得るが、前述のセミア
ディティブ法、サブトラクティブ法、フルアディティブ
法の何れを用いても形成することが出来る。無電解メッ
キ法を用いてガラスエポキシ樹脂基板の如き絶縁基板1
の表面上に導体回路部を形成する場合は、該絶縁基板1
の表面にメッキ触媒としてパラジウム或いはそれを含む
合金が付与された後、無電解メッキ法により金属皮膜が
形成される。また、フルアディティブ法を用いて導体回
路部を形成する場合は、絶縁基板表面に上記触媒を付着
させた後、その上面にレジスト層を設け、所望のマスク
を用いてパターニングし、露出した触媒付きの絶縁基板
表面に金属皮膜を形成して導体回路部を作成する。この
際、導体回路部即ち各ユニットの中央領域1Aを取り囲
む周辺領域1Bにも、図2に示した如く、格子状に多数
の開口2を有する金属皮膜を形成する。
た導体回路部を、例えば化学研磨,バフ研磨或いはジェ
ットスクラブ(砥石吹き付け)などによって粗面化して
ソルダレジストとの密着性を良くした後、絶縁基板表面
全体にソルダレジストを塗布またはラミネートして該表
面全体を被覆し、導体回路部中央部に存在するバンプパ
ッド部上のソルダレジスト層を露光・現像することによ
り除去して該バンプパッド部を露出させ、熱処理してソ
ルダレジスト層を紫外線照射して硬化させ、その後、露
出したバンプパッド部にニッケル−金メッキ或いは金メ
ッキを施して、プリント配線基板を完成する。
ける理由について説明する。一般に、ソルダレジスト層
の形成には膜厚精度を保持するためにスクリーン印刷法
が使用されるが、導体回路部の配線形状(密度)によ
り、同一条件で塗布しても、周辺領域1Bが金属皮膜で
完全に被覆されている場合には、導体回路部に比べて周
辺領域におけるソルダレジストの膜厚が著しく厚くな
り、製品として不都合が生じる。この不都合をなくすた
めに、周辺領域1Bの金属皮膜に格子状に多数の開口2
を設けて、導体回路部即ち中央領域1Aと周辺領域1B
に形成されるソルダレジスト層の厚さを可能な限り近づ
けるようにしている。この場合、多数の開口2を格子状
に配置したのは、周辺領域1Bに適度の強度を付与する
ためで、特にサイドレール部1bの強度を適当に保持さ
せて、製造時における絶縁基板1の搬送時にジャミング
等支障を来すことのないようにするためである。
に、隣接する各開口間の距離即ち開口2の配列ピッチを
適当に選択する必要があることは云うまでもないが、開
口2内にソルダレジストが十分に入り込むようにするた
めには、開口2の一辺の長さLが或る値以上であること
が必要である。ソルダレジストが開口2内に十分に入り
込まないと、ソルダレジストの塗布時絶縁基板表面上の
導体層とソルダレジスト層との間に気泡が巻き込まれ、
不良品を生む結果となる。また、開口2の一辺の長さL
(図2参照)は、用いられる金属皮膜の厚さと関連し、
金属皮膜が厚くなればなる程長くなければならない。実
験によれば、金属皮膜の厚さを一般的に回路形成に用い
られる20μm前後とした場合、上記諸条件を考慮し
て、開口2の一辺の長さLは、100乃至300μmで
あることが好ましく、140乃至330μmとするとよ
り好ましいことが分かった。開口2の形状は図2に示す
ように正方形であることが好ましいが、長方形又は三角
形であってもよい。
に基づき説明する。検討例 この検討例は、中央領域1Aに形成される導体回路部の
周辺領域1Bに形成される開口2の配列ピッチと大きさ
の条件を求めるために行われた実験結果を示すものであ
る。先ず、検討片として用意した厚さ18μmの銅箔を
張った厚さ200μmのガラスエポキシ樹脂基板の表面
に、旭化成工業(株)製のドライフィルム型フォトレジ
スト(商品名「AQ2559」)を厚さ25μmとなる
ように均一にラミネートした。その後、図2に示したよ
うに、各検討片のフォトレジスト層上に、開口2の配列
ピッチが400μmであり、開口2の一辺の長さLが、
20μm,30μm,40μm,50μm,60μm,
70μm,80μm,90μm,100μm,120μ
m,140μm,160μm,180μm,200μ
m,250μm,300μmとなるように夫々パターニ
ングされたフォトマスクを載置し、60mJ/cm2 の
紫外線を照射した後、現像し、露出した銅箔部をエッチ
ング法により除去し、各400ケの開口2が格子状に形
成された基板を得た。次にこの基板上に残存するフォト
レジスト層を除去し、粒径100μmの砥粒を吹き付け
て粗面化した後、太陽インキ(株)製のソルダレジスト
(商品名「PSR4000AUS」)を厚さ25〜30
μmとなるように塗布した。その後、これを乾燥し、紫
外線を照射して硬化させた。その後、各開口2に気泡が
存在するかどうかを倍率40倍の光学顕微鏡にて400
個繰り返し観察し、気泡が存在する開口の数を数え、そ
の平均値をレジスト欠損数とした。その結果が下表に示
されている。その後、ソルダレジストを剥離し、開口2
の一辺の実際の長さL(以下、開口寸法という)を測定
した。その平均値が下表に合せて示されている。 A(μm) レジスト欠損数 設計値 実際値 個/400 20 43 258 30 51 173 40 61 101 50 70 35 60 83 7 70 95 9 80 107 0 90 115 0 100 127 0 120 147 0 140 172 0 160 190 0 180 207 0 200 230 0 250 277 0 300 330 0 350 382 0 この表から明らかなように、開口2の一辺の長さLが1
00μm以上の場合は、気泡が全く存在せず、プリント
配線板として問題のない合格品が得られることが分か
る。
ポキシ樹脂基板の表面に、旭化成工業(株)製のドライ
フィルム型フォトレジスト(商品名「AQ2559」)
を厚さ25μmで均一にラミネートした。その後、所定
のマスクを用いて60mJ/cm2 の紫外線を照射した
後、現像し、露出した銅箔部をエッチングして除去し、
図1に示す如く、中央部に所定の配線回路とバンプパッ
ド部を有する導体回路部を作成し、その両側に、開口の
配列ピッチ400μm、実質開口寸法120μmで格子
状に配列された多数の開口を有する導体回路部周辺部を
作成した。次にこの基板表面に粒径100μmの砥粒を
吹き付けて粗面化した後、太陽インキ(株)製のソルダ
レジスト(商品名「PSR4000AUS」)を厚さ2
5〜30μmとなるように塗布した。その後、所定のマ
スクを載置して露光、現像してバンプパッド部を露出さ
せ、次いで紫外線を照射してソルダレジストを硬化させ
た。その後、バンプパッド部にニッケルメッキを施し、
引き続き金メッキを施し、外形を整えた。このようにし
て1シートに12ユニットの導体回路部と、シート長手
方向で導体回路部の両脇に導体回路部周辺部とを有する
プリント配線板1を50枚作成し、導体回路部とその両
脇の導体回路部周辺部の厚さを全数測定し、その平均値
を測定した。その結果、導体回路部の平均厚さは264
μmであり、導体回路部周辺部の平均厚さは275μm
であった。また、導体回路部周辺部でのソルダレジスト
の密着状態を調査したが、気泡の巻き込みによる不良は
なかった。
実質開口寸法を140μmとした以外は実施例1と同様
にしてプリント配線板1を50枚作成し、導体回路部と
その両脇の導体回路部周辺部の厚さを全数測定し、その
平均値を測定した。その結果、導体回路部の平均厚さは
263μmであり、導体回路部周辺部の平均厚さは27
3μmであった。また、導体回路部周辺部でのソルダレ
ジストの密着状態を調査したが、気泡の巻き込みによる
不良はなかった。
施例1と同様にしてプリント配線板1を50枚作成し、
導体回路部とその両脇の導体回路部周辺部の厚さを全数
測定し、その平均値を測定した。その結果、導体回路部
の平均厚さは264μmであり、導体回路部周辺部1B
の平均厚さは274μmであった。また、導体回路部周
辺部でのソルダレジストの密着状態を調査したが、気泡
の巻き込みによる不良はなく、実施例1と同様に良好で
あった。
実質開口寸法を350μmとした以外は実施例1と同様
にしてプリント配線板1を50枚作成し、導体回路部と
その両脇の導体回路部周辺部の厚さを全数測定し、その
平均値を測定した。その結果、導体回路部の平均厚さは
264μmであり、導体回路部周辺部の平均厚さは26
6μmであった。また、導体回路部周辺部でのソルダレ
ジストの密着状態を調査したが、気泡の巻き込みによる
不良はなかった。導体回路部周辺部の強度が弱く、実装
工程で用いることができなかった。
実質開口寸法を90μmとした以外は実施例1と同様に
してプリント配線板1を50枚作成し、導体回路部とそ
の両脇の導体回路部周辺部の厚さを全数測定し、その平
均値を測定した。その結果、導体回路部の平均厚さは2
64μmであり、導体回路部周辺部の平均厚さは278
μmであった。導体回路部周辺部でのソルダレジストの
密着状態を調査したところ、気泡の巻き込みによる不良
が多発し実用に耐えるものとならなかった。
導体回路部の周辺領域に設けた格子状に配列された多数
の開口の一辺の長さを100〜330μmとすることに
より、当該領域の厚みを導体回路部の厚みに近づけ得る
ばかりでなく、ソルダレジストと絶縁基板の表面とを、
気泡を巻き込むことなく、確実に接合できる。よって、
本発明の方法で作成されたプリント配線板を用いれば、
信頼性の高い半導体装置を組み立てることが可能とな
る。
一実施例を示す平面図である。
領域の一部拡大平面図である。
Claims (5)
- 【請求項1】導体回路部を設けた中央領域と前記導体回
路部を取り囲んでいて一辺の長さが100乃至330μ
mの何れかである方形をなす同じ大きさの所定の間隔を
置いて格子状に配列された多数の開口を設けた金属皮膜
で被覆された周辺領域とを有する絶縁基板と、少なくと
も前記導体回路部のバンプパッド部が露出するように前
記中央領域と周辺領域を被覆したソルダレジスト層とを
含むプリント配線板。 - 【請求項2】前記絶縁基板はガラスエポキシ樹脂から成
っている請求項1に記載のプリント配線板。 - 【請求項3】前記金属皮膜は銅から成っている請求項1
又は2に記載のプリント配線板。 - 【請求項4】一側表面に金属皮膜を設けた絶縁基板を準
備するステップと、前記金属皮膜を用いて前記絶縁基板
の中央領域に導体回路部を形成するステップと、前記導
体回路部を含む前記金属皮膜全体を粗面化するステップ
と、前記中央領域を取り囲む周辺領域の前記金属皮膜に
一辺の長さが100乃至330μmの何れかである方形
をなす同じ大きさの互いに所定の隔を置いて配置された
多数の開口を形成するステップと、前記中央領域と前記
周辺領域の表面全体にソルダレジスト層を形成した後所
定のマスクを用いて露光し現像するステップと、少なく
とも前記導体回路部のバンプパッド部のソルダレジスト
を除去した後前記ソルダレジスト層を硬化させるステッ
プと、露出した前記金属皮膜表面に電気メッキを施すス
テップとを含むプリント配線板の製造方法。 - 【請求項5】前記導体回路部は、セミアディティブ法又
はサブトラクティブ法により形成される請求項4に記載
のプリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000030262A JP3458809B2 (ja) | 2000-02-02 | 2000-02-02 | プリント配線板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000030262A JP3458809B2 (ja) | 2000-02-02 | 2000-02-02 | プリント配線板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001217507A JP2001217507A (ja) | 2001-08-10 |
JP3458809B2 true JP3458809B2 (ja) | 2003-10-20 |
Family
ID=18555300
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000030262A Expired - Fee Related JP3458809B2 (ja) | 2000-02-02 | 2000-02-02 | プリント配線板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3458809B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200704323A (en) * | 2005-07-01 | 2007-01-16 | Lite On It Corp | Printed circuit board |
KR101175886B1 (ko) | 2010-11-25 | 2012-08-21 | 삼성전기주식회사 | 인쇄 회로 기판 및 그 제조방법 |
JP5382010B2 (ja) * | 2011-01-24 | 2014-01-08 | ブラザー工業株式会社 | 配線基板、及び、配線基板の製造方法 |
JP6678249B2 (ja) * | 2016-03-11 | 2020-04-08 | ハンジュウ エイチピーウィナー オプト コーポレイションHangzhou Hpwinner Opto Corporation | 発光ダイオードモジュール及びその製造方法並びに灯具 |
CN117995689A (zh) * | 2024-04-03 | 2024-05-07 | 淄博芯材集成电路有限责任公司 | 玻璃基材ic载板的制造方法 |
-
2000
- 2000-02-02 JP JP2000030262A patent/JP3458809B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001217507A (ja) | 2001-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7462555B2 (en) | Ball grid array substrate having window and method of fabricating same | |
JP5290455B2 (ja) | 積層体の製造方法 | |
JP3666955B2 (ja) | 可撓性回路基板の製造法 | |
US9763332B2 (en) | Support body, method of manufacturing support body, method of manufacturing wiring board, method of manufacturing electronic component, and wiring structure | |
EP1705972A1 (en) | Multilayer printed wiring board | |
KR20120047826A (ko) | 다층 배선기판 | |
US7169313B2 (en) | Plating method for circuitized substrates | |
JP3458809B2 (ja) | プリント配線板及びその製造方法 | |
JP5175779B2 (ja) | 配線回路基板の製造方法 | |
US6671950B2 (en) | Multi-layer circuit assembly and process for preparing the same | |
JPH0799391A (ja) | 電子部品搭載用多層基板の製造方法 | |
US20020127494A1 (en) | Process for preparing a multi-layer circuit assembly | |
JP3575783B2 (ja) | プリント配線板およびその製造方法 | |
JPH1117315A (ja) | 可撓性回路基板の製造法 | |
KR100651320B1 (ko) | 보드 온 칩 볼 그리드 어레이 기판 및 그 제조방법 | |
JP3593351B2 (ja) | 多層配線基板の製造方法 | |
US20020124398A1 (en) | Multi-layer circuit assembly and process for preparing the same | |
JP2004111544A (ja) | 多層配線基板 | |
JPH06314859A (ja) | 電子部品搭載用基板及びその製造方法 | |
JP2002208779A (ja) | 柱状金属体の形成方法及び導電構造体 | |
JPH1117331A (ja) | 可撓性回路基板の製造法 | |
JPH04369252A (ja) | 半導体素子搭載用装置の製造法 | |
KR20060064315A (ko) | 구리 패턴이 형성된 더미 영역을 구비한 반도체 패키지 기판 | |
JPH0645760A (ja) | 多層基板およびその製造方法 | |
JPH04122086A (ja) | Emi対策配線板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090808 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100808 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |