JP3449795B2 - Absolute encoder - Google Patents
Absolute encoderInfo
- Publication number
- JP3449795B2 JP3449795B2 JP21432194A JP21432194A JP3449795B2 JP 3449795 B2 JP3449795 B2 JP 3449795B2 JP 21432194 A JP21432194 A JP 21432194A JP 21432194 A JP21432194 A JP 21432194A JP 3449795 B2 JP3449795 B2 JP 3449795B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- track
- binary
- detector
- divided
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、0、1の2値符号で表
された直列符号(本明細書中においては、単に2進直列
符号という)を用いた絶対値エンコーダに関する。
【従来の技術】
【0002】従来絶対値エンコーダは、M系列乱数符号
を用い、単一のトラックに2進直列符号を配置した符号
板を設けた絶対値エンコーダが提案されている。この種
の絶対値エンコーダは、所望の分解能に相当する分割数
2n 個の2進直列符号をスリット等の形で符号板に刻し
ておき、n個の検出素子でその符号列を読み取って絶対
位置データを得る構成であるため、その2進直列符号の
分割値(最小読取単位)の境界領域(不安定領域)での
検出値に読み誤りが生じるという問題を生じる。
【0003】この問題を解決するため、n個の検出素子
をA群及びB群に分けて2組用意し、A群の検出素子と
B群の検出素子とを位相差をもって配置するか、また
は、A群とB群の検出素子に位相差をもたせずに2進直
列符号のトラックをAトラック及びBトラックに分けて
符号板に2組用意し、AトラックとBトラックのスリッ
トに位相差をもたせて配置すると共に、境界領域(不安
定領域)判別の目的でこの2進直列符号の2倍すなわち
2×2n 個に分割されたインクリメンタル符号トラック
を符号板に別途設け、このインクリメンタル符号を別の
検出素子で検出し、この検出結果を用いてA群又はB群
の検出素子による検出値の安定領域を選択し、読み誤り
のない検出値を得る構成が公知である。
【0004】
【発明が解決しようとする課題】このように、2進直列
符号を配置した符号板を設けた従来の絶対値エンコーダ
にあっては、読み誤りのない絶対位置データを得るた
め、A群とB群の検出素子の検出値は、位相差をもった
同一符号により得ていた。
【0005】本発明の目的は、2進直列符号のほかにイ
ンクリメンタル符号を用いることにより絶対値データの
読み取りを確実にする上に、2進直列符号のトラックを
2組用意し2組のトラックの2進直列符号の符号が反転
論理の関係になっており、A群とB群の検出素子の検出
値が位相差をもった反転論理の符号でも絶対位置データ
が得られるようにしたことにある。
【0006】
【課題を解決するための手段】上記課題を解決するため
の本発明の特徴は、2進直列符号を用いた絶対値エンコ
ーダにおいて、N分割の2進直列符号であって連続する
K+1個(ここでKは2K-1 <N≦2K を満足する2以
上の整数値)を読み取った絶対値データが全て異なると
共に任意の2つの読み取り2進値の和が2K+1 −1にな
らないという条件の下に作成された2進直列符号が形成
されている第1トラックと、該2進直列符号の論理反転
直列符号が形成されている第2トラックと、2N分割の
インクリメンタル符号が形成されている第3トラックと
が設けられている符号板と、第1トラックから絶対位置
情報を読み出すためのK+1個の検出素子を有する第1
検出器と、第2トラックから絶対位置情報を読み出すた
めのK+1個の検出素子を有する第2検出器と、第3ト
ラックからインクリメンタル符号を読み出すための検出
素子を有する第3検出器と、第3検出器からの出力の論
理により第1検出器出力又は第2検出器出力のいずれか
を出力データとして取り出す選択手段とを具備して成る
点にある。
【0007】第1トラックに形成すべき2進直列符号
は、N分割の直列符号であって連続するK+1個(Kは
2K-1 <N≦2K を満足する2以上の整数値)を読み取
った絶対位置データが全て異なると共に任意の2つの読
み取り2進値の和が2K+1 −1にならないという条件の
下に作成されたものをそのまま使用するほか、この2進
直列符号の論理反転2進直列符号と組合せたものを使用
することができる。
【0008】この組合せは、任意の位置における検出値
とこの任意の位置の前後どちらかの検出値とが全ての位
置において常に反転論理の関係になるよう1個おきに交
互に配列された2N分割の2進直列符号となるようにす
ることが要求される。第2トラックには、上述の2N分
割2進直列符号の論理反転2進直列符号を形成し、第3
トラックには4N分割のインクリメンタル符号を形成す
る必要がある。
【0009】なお、N分割の2進直列符号は、「前記検
出器によって読み取られた絶対位置データが全て異なる
内容となると共に、任意の2つの読み取り2進値の和が
2K+1 −1にならない」という条件のもとに作成するほ
か、分解能がN=2K 個の場合、2K −1個のM系列符
号を用意し「1」の符号がK個連続している部分に
「1」の符号を追加してもよい。
【0010】さらに、上記で作成した「前記検出器によ
って読み取られた絶対位置データが全て異なる内容とな
ると共に、任意の2つの読み取り2進値の和が2K+1 −
1にならない」という条件のもとに作成したN分割の2
進直列符号あるいは、2K −1個のM系列符号の「1」
の符号がK個連続している部分に「1」の符号を追加し
て作成した2K 分割の2進直列符号と同じ分割数のイン
クリメンタル符号との排他的論理和を求めることにより
作成できる。
【0011】
【作用】第1及び第2検出器からは、前者の構成の場合
N分割の絶対位置データがそれぞれ出力され、第3検出
器により検出されるインクリメンタル符号の論理にした
がって、いずれか一方の絶対位置データが選択手段から
出力される。これにより読み誤りのない符号検出が実現
できる。また、検出された絶対位置データにインクリメ
ンタル符号の読み出し結果を考慮することにより、2N
分割の絶対位置データとなり、インクリメンタル符号
は、読み誤りの防止と分割数の倍増の2つの働きを兼ね
る。
【0012】後者の符号板構成を採ると、4N分割の絶
対位置データが同様にして得られる。この場合、第1ト
ラックに形成すべき符号は、N分割の2進直列符号を基
にして容易に作成することができる。
【0013】
【実施例】以下、図面を参照して本発明の一実施例につ
き詳細に説明する。
【0014】図1は本発明によるロータリ式の絶対値エ
ンコーダ1の構成を示す概略構成図である。この絶対値
エンコーダ1は、図示しない被検出体の回転軸等に固定
される符号板2と、符号板2の一方の側に配置された光
源3と、符号板2に絶対位置データ読み取りのため後述
の如くして形成されている2進直列符号を表すスリット
を介して光源3からの光を受け取ることにより符号板2
の符号を光学的に読み取るための検出素子SA1乃至S
A4、SB1乃至SB4、及びSC1を有する読取装置
4とを備えている。
【0015】図2に示されているように、本実施例で
は、符号板2には第1トラックT1、第2トラックT
2、第3トラックT3が設けられており、トラックの分
割された各セグメントは白い部分(透光部)が「1」黒
い部分(遮光部)が「0」として光学的に2進直列符号
を表示するように構成されている。また本実施例は、ロ
ータリ式の絶対値エンコーダのため第1トラックT1及
び第2トラックT2の各2進直列符号は循環する要素が
必要である(以下、本実施例では、2進循環直列符号と
いう)。
【0016】第1トラックT1及び第2トラックT2は
それぞれ8分割されており、以下に述べるようにして作
成された2進循環直列符号がそれぞれ設けられている。
一方、第3トラックT3には、その2倍の16分割のイ
ンクリメンタル符号が設けられている。
【0017】第1トラックT1から符号を読み取るた
め、第1検出器SAを構成する検出素子SA1〜SA4
がそれに沿って図示の如く配設されている。一方、第2
トラックT2から符号を読み取るため、第2検出器SB
を構成する検出素子SB1〜SB4がそれに沿って図示
の如く配設されている。検出素子SC1は第3トラック
T3に形成されたインクリメンタル符号を読み取るため
の第3検出器を構成している。
【0018】次に、符号板2の分割数Nとそのとき必要
な検出素子の数Qとの間の関係について説明する。
【0019】K個の検出器によって読み取られた絶対位
置データをKビットの2進値で表した場合、2進値が重
複しない絶対位置データを得るための2進直列符号の個
数は2K 個以下となる。この場合N(2K-1 <N≦
2K )個の2進直列符号と前記2進直列符号を論理反転
した論理反転2進直列符号を検出器によって読み取った
絶対位置データの2進値が全て重複しないとするために
は全ての2進直列符号の個数は2N(2K <2N≦2
K+1 )個となり、検出素子の数QはK+1個必要とな
る。よって本実施例では前述の通り8分割の例であるか
ら、23-1 <8≦23 となりK=3となるため、検出素
子の数QはK+1個から4個であり従って読取装置4に
は4個の検出素子SA1乃至SA4及びSB1乃至SB
4が用意されているのである。
【0020】一方、符号板2の第1トラックT1に付さ
れている8分割の2進循環直列符号は、「4個の検出器
によって読み取られた絶対位置データが全て異なる内容
となると共に、任意の2つの読み取り2進値の和が2
3+1 −1にならない。」という条件のもとに作成されて
いる。本実施例では、〔11110100〕であり、こ
の2進直列符号が絶対値エンコーダ1の符号板2の第1
トラックT1に白い部分(透光部)を「1」黒い部分
(遮光部)を「0」としてスリットが形成されている
(図2参照)。この2進循環直列符号は、連続する4個
の符号をどの位置で検出しても、検出値が全て異なると
共に、任意の2つの検出値の2進数の和が2K+1 −1に
ならないように定められている。この結果、この2進循
環直列符号の連続する4個の符号を読み取った8個の値
と、この8個の値を論理反転した値とは全て異なる値と
なる。
【0021】第2トラックT2には、その論理反転2進
循環直列符号〔00001011〕が、各ビット毎に対
応するよう図2に示すように形成されている。
【0022】図3の(A)には、各検出位置(番地)1
〜8における第1トラックT1からの第1の絶対位置デ
ータP1の値が示され、図3の(B)には、各検出位置
(番地)1〜8における第2トラックT2からの第2の
絶対位置データP2の値が示されている。図3から同一
の番地に対して異なる内容の絶対位置データが2つずつ
割り当てられていると共に、このようにして得られる1
6種の絶対位置データの内容は全く重複していないこと
が判る。
【0023】第1及び第2トラックの最小読取単位をλ
としたとき、第1及び第2検出器SA、SBの各検出素
子SA1〜SA4、SB1〜SB4はそれぞれピッチλ
で配列されており、第1検出器SAと第2検出器SBと
は、同時に不安定領域を読むことがないように、位相差
θp1(0<θp1<λ)をもって配設されている。本
実施例ではθp1=λ/2に設定されている。なお、こ
の位相差θp1は、第1トラックT1と第2トラックT
2のスリットにもたせてもよい。
【0024】検出素子SC1は、第1及び第2検出器S
A、SBの検出安定領域が判別できるよう、第1検出器
SAに対して位相差mλ/2+θp2(mは整数、0<
θp2<θp1)をもって配置されている。図示の実施
例では、m=0、θp2=λ/4となっている。
【0025】各検出素子SA1〜SA4、SB1〜SB
4、SC1からの出力は波形整形回路5において波形整
形され、検出出力信号DA1〜DA4、DB1〜DB
4、DC1として出力される(図1)。
【0026】図2に示す構成において符号板2を1回転
させた場合の図1の各部の信号の波形が図4に示されて
いる。
【0027】図1に戻ると、検出出力信号DA1〜DA
4、又はDB1〜DB4のいずれか一方をインクリメン
タル符号の検出出力信号DC1のレベルで選択するた
め、セクレタ6が設けられている。
【0028】セクレタ6は、第1群の入力端子A1〜A
4と、第2群の入力端子B1〜B4とを有しており、各
検出出力信号はこれらの入力端子に図1に示されるよう
にそれぞれ入力されている。
【0029】セクレタ6は、そこに示されている、一般
に2つの入力An、Bnのうち、端子Gに印加される検
出出力信号DC1のレベルが「H」の場合の入力Anを
出力Ynとして取り出し、「L」の場合には入力Bnを
出力Ynとして取り出す選択回路が、4組設けられてい
る構成である。
【0030】以上の説明から、検出出力信号DC1のレ
ベルが「H」の場合には、各選択回路において、第1群
の入力端子A1〜A4に入力されている検出出力信号D
A1、DA2、DA3、DA4が出力端子Y1、Y2、
Y3、Y4から絶対位置データDO1、DO2、DO
3、DO4として出力される。一方、検出出力信号DC
1のレベルが「L」の場合には、各選択回路において第
2群の入力端子B1〜B4に入力されている検出出力信
号DB1、DB2、DB3、DB4が出力端子Y1、Y
2、Y3、Y4から絶対位置データDO1、DO2、D
O3、DO4として出力される。
【0031】ここで、検出出力信号DA1〜DA4及び
DB1〜DB4とDC1との関係は図4に示される通り
であるから、各検出出力出力を安定領域で読み取ること
ができるのが判る。この結果、図5に示すように、出力
データDO1〜DO4から成る16分割の絶対位置デー
タが得られる。
【0032】図6には、符号板の他の構成及びこれに相
応する検出素子の配列が示されている。図6に示される
符号板2’は、第1トラックT1及び第2トラックT2
が16分割されており、第3トラックT3には32分割
のインクリメンタル符号が設けられている点で図2の構
成と異なっている。
【0033】第1トラックT1に設けられている直列符
号は、図2に示した構成における第1トラックT1の符
号〔11110100〕とこれを論理反転した第2トラ
ックT2の符号〔00001011〕とを交互に配列し
て成る、合成直列符号〔10101010011001
01〕である。
【0034】すでに説明したところか明らかなように、
この合成直列符号は2組の2進循環直列符号の各符号を
交互に配列したものであるから、第1トラックT1に設
けられるこの合成直列符号を1つおきに4個を順次読み
出すと、読み出された16組のデータは、全て異なる値
となる。すなわち、合成直列符号は、1つおきに4個読
み出すようにすれば、実質的に、16分割の2進循環直
列符号となっているのである。
【0035】符号板2’の第2トラックT2には、合成
直列符号を論理反転した論理反転合成直列符号〔010
1010110011010〕が、第1トラックT1の
各符号と対応するようにして図6に示される如く形成さ
れている。
【0036】以上の説明から判るように、第1検出器S
A及び第2検出器SBの各検出素子は、図6の各トラッ
クT1、T2の最小読取単位λの2倍の2λ間隔で配置
されている。第1検出器SA〜第3検出器SCの配置位
相差は図6中に詳細に示した通り、図2の構成の場合と
同様である。
【0037】図6の構成による場合の符号板2’を1回
転させたときの図1の各部の信号の波形は図7に示す通
りであり、そのときDO1、DO2、DO3、DO4、
DC1から得られる絶対位置データが図8に示されてい
る。
【0038】上記実施例では符号板が円形状の光学式ロ
ータリーエンコーダを例示して説明したが、符号板が直
線状のリエヤエンコーダ、或いは、符号の検出を磁気的
に行う磁気式エンコーダ等においても本発明を同様にし
て適用することができることは勿論である。
【0039】
【発明の効果】本発明によれば、特別な条件を有する2
進直列符号を用いて符号板を構成したので、インクリメ
ンタル符号トラックからの信号によって2進直列符号を
読み誤りなく確実に読み取ることができるのは勿論、さ
らに、それを2倍の分割数で読み取ることができ、N分
割の2進直列符号を作成することにより2N分割の絶対
値エンコーダを得ることができ、符号の作成コストを低
減させることができる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a serial code represented by binary codes of 0 and 1 (hereinafter, simply referred to as a binary serial code). It relates to the absolute encoder used. 2. Description of the Related Art Conventionally, as an absolute value encoder, an absolute value encoder using an M-sequence random number code and having a code plate in which a binary serial code is arranged on a single track has been proposed. This type of absolute encoder engraves a binary serial code having a division number of 2 n corresponding to a desired resolution on a code plate in the form of a slit or the like, and reads the code string with n detection elements. Since the absolute position data is obtained, a reading error occurs in a detection value in a boundary region (unstable region) of the divided value (minimum reading unit) of the binary serial code. [0003] In order to solve this problem, two sets of n detecting elements are prepared for group A and group B, and the detecting elements of group A and the detecting elements of group B are arranged with a phase difference, or , A binary serial code track is divided into an A track and a B track and two sets are prepared on a code plate without giving a phase difference between the detection elements of the A group and the B group, and a phase difference is provided between slits of the A track and the B track. At the same time, an incremental code track that is twice as large as this binary serial code, that is, divided into 2 × 2 n pieces, is separately provided on a code plate for the purpose of discriminating a boundary area (unstable area). There is known a configuration in which the detection value is detected by the detection element and the stable region of the detection value by the detection element of the group A or the group B is selected using the detection result to obtain a detection value without reading error. As described above, in a conventional absolute value encoder provided with a code plate on which a binary serial code is arranged, in order to obtain absolute position data without reading errors, A The detection values of the detection elements of the group and the group B were obtained by the same sign having a phase difference. [0005] It is an object of the present invention to ensure that absolute value data is read by using an incremental code in addition to a binary serial code. The sign of the binary serial code has an inverted logic relationship, and the absolute position data can be obtained even if the detected values of the detection elements of the group A and the group B have a phase difference. . A feature of the present invention for solving the above-mentioned problem is that in an absolute value encoder using a binary serial code, an N-divided binary serial code and a continuous K + 1 (Where K is an integer value of 2 or more that satisfies 2 K -1 <N ≦ 2 K ), all of which have different absolute value data, and the sum of any two read binary values is 2 K + 1 − A first track on which a binary serial code created under the condition that it does not become 1, a second track on which a logically inverted serial code of the binary serial code is formed, and a 2N-divided incremental code And a code plate provided with a third track on which is formed a first track having K + 1 detection elements for reading absolute position information from the first track.
A second detector having K + 1 detection elements for reading absolute position information from the second track, a third detector having detection elements for reading an incremental code from the third track, and a third detector. Selecting means for extracting either the first detector output or the second detector output as output data according to the logic of the output from the detector. The binary serial code to be formed on the first track is an N-divided serial code, and is K + 1 consecutive codes (K is an integer value of 2 or more satisfying 2 K -1 <N ≦ 2 K ). In addition to using the absolute position data which are read under the condition that all the read absolute position data are different and the sum of any two read binary values does not become 2 K + 1 −1, the binary serial code logic Combinations with inverted binary serial codes can be used. [0008] This combination is a 2N divisional arrangement in which every other position is alternately arranged so that the detection value at an arbitrary position and the detection value before or after this arbitrary position always have an inverted logic relationship at all positions. Is required to be a binary serial code. On the second track, a logically inverted binary serial code of the above-described 2N-divided binary serial code is formed, and a third track is formed.
It is necessary to form 4N-divided incremental codes on tracks. The N-ary binary serial code is described as follows: "Absolute position data read by the detector all have different contents, and the sum of any two read binary values is 2 K + 1 -1. If addition to creating, resolution of N = 2 K pieces to the original condition that become not "in the portion where the sign is the K series of prepared 2 K -1 pieces of M-sequence code" 1 "and" The symbol “1” may be added. Further, the absolute position data read by the detector described above has different contents, and the sum of any two read binary values is 2 K + 1 −
2 divided into N created under the condition that it does not become 1
Hex serial code or 2 K -1 M-sequence code "1"
Code can be created by obtaining the exclusive OR of the K pieces continuously to portions are "1" the same division number of the incremental code and binary serial code with a code added to 2 K divided created by in. In the former configuration, the first and second detectors output N-position absolute position data, respectively, and either one of them is output in accordance with the logic of the incremental code detected by the third detector. Is output from the selection means. Thus, code detection without reading errors can be realized. In addition, by considering the readout result of the incremental code in the detected absolute position data, 2N
The data becomes the absolute position data of the division, and the incremental code has two functions of preventing a reading error and doubling the number of divisions. When the latter code plate configuration is adopted, 4N-divided absolute position data can be obtained in the same manner. In this case, the code to be formed on the first track can be easily created based on the N-ary binary serial code. An embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a schematic configuration diagram showing the configuration of a rotary type absolute value encoder 1 according to the present invention. The absolute value encoder 1 includes a code plate 2 fixed to a rotating shaft of a detection object (not shown), a light source 3 disposed on one side of the code plate 2, and an absolute position data read by the code plate 2. The code plate 2 receives light from the light source 3 through a slit representing a binary serial code formed as described later.
Detection elements SA1 to S for optically reading the sign of
A4, a reading device 4 having SB1 to SB4, and SC1. As shown in FIG. 2, in the present embodiment, a first track T1, a second track T
2. A third track T3 is provided, and each of the divided segments of the track is optically represented by a binary serial code with white portions (light-transmitting portions) being "1" and black portions (light-shielding portions) being "0". It is configured to display. Further, in this embodiment, since the binary serial code of the first track T1 and the second track T2 is a rotary absolute encoder, a cyclic element is required (hereinafter, in this embodiment, a binary cyclic serial code is used). ). The first track T1 and the second track T2 are each divided into eight, and provided with a binary cyclic serial code created as described below.
On the other hand, the third track T3 is provided with a 16-fold incremental code that is twice as large. To read a code from the first track T1, detection elements SA1 to SA4 constituting the first detector SA are used.
Are arranged along the direction as shown. On the other hand, the second
To read the code from the track T2, the second detector SB
Are arranged along the detection elements SB1 to SB4 as shown in FIG. The detection element SC1 constitutes a third detector for reading an incremental code formed on the third track T3. Next, the relationship between the number N of divisions of the code plate 2 and the number Q of detection elements required at that time will be described. When the absolute position data read by the K detectors is represented by a K-bit binary value, the number of binary serial codes for obtaining absolute position data in which the binary values do not overlap is 2 K It is as follows. In this case, N (2 K-1 <N ≦
2 K ) binary serial codes and a logically inverted binary serial code obtained by logically inverting the binary serial code, in order to prevent all the binary values of the absolute position data read by the detector from overlapping, all 2 The number of binary serial codes is 2N (2 K <2N ≦ 2
K + 1 ), and the number Q of the detection elements requires K + 1. Therefore, in the present embodiment, as described above, the division into eight is performed. Since 2 3-1 <8 ≦ 2 3 and K = 3, the number Q of the detection elements is from K + 1 to 4, so that the reading device 4 Has four detection elements SA1 to SA4 and SB1 to SB
4 are prepared. On the other hand, the eight-divided binary cyclic serial code attached to the first track T1 of the code plate 2 states that the absolute position data read by the four detectors all have different contents, and that The sum of the two read binary values of
It does not become 3 + 1 -1. Created under the condition " In this embodiment, it is [11110100], and this binary serial code is the first code of the code plate 2 of the absolute value encoder 1.
A slit is formed in the track T1 with a white portion (light-transmitting portion) being “1” and a black portion (light-shielding portion) being “0” (see FIG. 2). In this binary cyclic serial code, no matter where the four consecutive codes are detected, the detected values are all different, and the sum of the binary numbers of any two detected values is not 2 K + 1 -1. It is determined as follows. As a result, the eight values obtained by reading the four consecutive codes of the binary cyclic serial code are all different from the values obtained by logically inverting the eight values. On the second track T2, a logically inverted binary cyclic serial code [00001011] is formed as shown in FIG. 2 so as to correspond to each bit. FIG. 3A shows each detection position (address) 1.
8 show the values of the first absolute position data P1 from the first track T1 in the first to third tracks. FIG. 3B shows the second absolute position data P1 from the second track T2 in each of the detection positions (addresses) 1 to 8. The value of the absolute position data P2 is shown. FIG. 3 shows that two pieces of absolute position data having different contents are assigned to the same address, and that 1
It can be seen that the contents of the six types of absolute position data do not overlap at all. The minimum reading unit of the first and second tracks is λ
, The detection elements SA1 to SA4 and SB1 to SB4 of the first and second detectors SA and SB have a pitch λ, respectively.
And the first detector SA and the second detector SB are arranged with a phase difference θp1 (0 <θp1 <λ) so as not to read the unstable region at the same time. In the present embodiment, θp1 = λ / 2 is set. Note that this phase difference θp1 is different from the first track T1 and the second track T1.
The second slit may be provided. The detecting element SC1 includes the first and second detectors S
A phase difference mλ / 2 + θp2 (m is an integer and 0 <0) with respect to the first detector SA so that the detection stable regions of A and SB can be determined.
θp2 <θp1). In the illustrated embodiment, m = 0 and θp2 = λ / 4. Each detection element SA1 to SA4, SB1 to SB
4. The output from SC1 is waveform-shaped by a waveform shaping circuit 5, and the detection output signals DA1 to DA4, DB1 to DB
4. Output as DC1 (FIG. 1). FIG. 4 shows signal waveforms at various points in FIG. 1 when the code plate 2 is rotated once in the configuration shown in FIG. Returning to FIG. 1, the detection output signals DA1 to DA
A secretor 6 is provided for selecting one of DB4 and DB1 to DB4 at the level of the detection output signal DC1 of the incremental code. The secretor 6 comprises a first group of input terminals A1 to A
4 and a second group of input terminals B1 to B4, and the respective detection output signals are input to these input terminals as shown in FIG. The secretor 6 takes out, as an output Yn, an input An of the two inputs An and Bn shown in the figure, when the level of the detection output signal DC1 applied to the terminal G is "H". , "L", four sets of selection circuits for taking out the input Bn as the output Yn are provided. From the above description, when the level of the detection output signal DC1 is "H", in each selection circuit, the detection output signal D1 input to the first group of input terminals A1 to A4 is output.
A1, DA2, DA3, and DA4 are output terminals Y1, Y2,
From Y3, Y4, absolute position data DO1, DO2, DO
3, output as DO4. On the other hand, the detection output signal DC
1 is "L", the detection output signals DB1, DB2, DB3, DB4 input to the second group of input terminals B1 to B4 in each selection circuit are output terminals Y1, Y4.
2, Y3, Y4 to absolute position data DO1, DO2, D
Output as O3 and DO4. Here, since the relationship between the detection output signals DA1 to DA4 and DB1 to DB4 and DC1 is as shown in FIG. 4, it can be seen that each detection output can be read in the stable region. As a result, as shown in FIG. 5, absolute position data of 16 divisions composed of output data DO1 to DO4 is obtained. FIG. 6 shows another configuration of the code plate and the arrangement of the corresponding detection elements. The code plate 2 'shown in FIG. 6 includes a first track T1 and a second track T2.
Is divided into 16, and the third track T3 is provided with a 32-part incremental code, which is different from the configuration in FIG. The serial code provided on the first track T1 alternates between the code [11110100] of the first track T1 in the configuration shown in FIG. 2 and the code [00001011] of the second track T2 obtained by logically inverting the code. A composite serial code [1010101011001]
01]. As is clear from the description above,
Since this composite serial code is obtained by alternately arranging two codes of two sets of binary cyclic serial codes, if every four of the composite serial codes provided on the first track T1 are sequentially read out, the readout becomes The 16 sets of data output all have different values. That is, if every other four of the combined serial codes are read out, they become a 16-part binary cyclic serial code. On the second track T2 of the code plate 2 ', a logically inverted composite serial code [010
1010110011010] is formed as shown in FIG. 6 so as to correspond to each code of the first track T1. As can be seen from the above description, the first detector S
The detection elements of A and the second detector SB are arranged at an interval of 2λ, which is twice the minimum reading unit λ of each track T1, T2 in FIG. The arrangement phase difference between the first detector SA to the third detector SC is the same as that in the configuration of FIG. 2 as shown in detail in FIG. When the code plate 2 'is rotated once by the configuration shown in FIG. 6, the signal waveforms of the respective parts in FIG. 1 are as shown in FIG. 7, and at that time DO1, DO2, DO3, DO4,
The absolute position data obtained from DC1 is shown in FIG. In the above embodiment, an optical rotary encoder having a circular code plate has been described as an example. However, a linear encoder having a linear code plate, a magnetic encoder that magnetically detects a code, or the like is used. Needless to say, the present invention can be similarly applied. According to the present invention, 2 having special conditions can be used.
Since the code plate is formed by using the binary serial code, the binary serial code can be reliably read without errors by reading the signal from the incremental code track. By creating an N-divided binary serial code, a 2N-divided absolute value encoder can be obtained, and the code creation cost can be reduced.
【図面の簡単な説明】
【図1】本発明による絶対値エンコーダの一実施例の構
成の要部を示すブロック図。
【図2】図1の絶対値エンコーダの符号板の構成と検出
素子の配列を説明するための説明図。
【図3】図2に示す符号板のトラックに形成された2進
循環直列符号を読み出す事によって得られる絶対位置デ
ータの内容を示す図。
【図4】図2に示す符号板及び検出素子の構成の場合に
符号板を1回転したときの、図1の各部の信号の波形を
示すタイムチャート。
【図5】図1に示した絶対値エンコーダの出力から得ら
れる絶対位置データの内容を示す図。
【図6】図2に示す符号板とは別の符号板の構成及びこ
れに従う検出素子の配列を説明するための説明図。
【図7】図6に示す符号板及び検出素子の構成の場合に
符号板を1回転したときの、図1の各部の信号の波形を
示すタイムチャート。
【図8】図6に示した符号板の構成及びこれに従う検出
素子の配列としたときの、図1に示した絶対値エンコー
ダの出力から得られる絶対位置データの内容を示す図。
【符号の説明】
1 絶対値エンコーダ
2、2’符号板
4 読取装置
6 セレクタ
SA1〜SA4、SB1〜SB4、SC1 検出素子
SA(SA1〜SA4) 第1検出器
SB(SB1〜SB4) 第2検出器
SC(SC1) 第3検出器
T1 第1トラック
T2 第2トラック
T3 第3トラック
λ 最小読取単位BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a main part of a configuration of an embodiment of an absolute value encoder according to the present invention. FIG. 2 is an explanatory diagram for explaining a configuration of a code plate and an arrangement of detection elements of the absolute value encoder of FIG. 1; FIG. 3 is a view showing contents of absolute position data obtained by reading a binary cyclic serial code formed on a track of the code plate shown in FIG. 2; FIG. 4 is a time chart showing waveforms of signals of respective parts in FIG. 1 when the code plate is rotated once in the case of the configuration of the code plate and the detection element shown in FIG. 2; FIG. 5 is a diagram showing contents of absolute position data obtained from the output of the absolute value encoder shown in FIG. FIG. 6 is an explanatory diagram for explaining a configuration of a code plate different from the code plate shown in FIG. 2 and an arrangement of detection elements according to the configuration. 7 is a time chart showing waveforms of signals of respective parts in FIG. 1 when the code plate is rotated once in the case of the configuration of the code plate and the detection element shown in FIG. 6; 8 is a diagram showing contents of absolute position data obtained from the output of the absolute value encoder shown in FIG. 1 when the configuration of the code plate shown in FIG. 6 and the arrangement of detection elements according to the configuration are used. [Description of Codes] 1 Absolute value encoder 2, 2 'code plate 4 Reading device 6 Selectors SA1 to SA4, SB1 to SB4, SC1 Detecting element SA (SA1 to SA4) First detector SB (SB1 to SB4) Second detection Detector SC (SC1) Third detector T1 First track T2 Second track T3 Third track λ Minimum reading unit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G01D 5/00 - 5/62 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G01D 5/00-5/62
Claims (1)
において、 2N分割の場合、N分割の2進直列符号であって連続す
るK+1個(Kは2K-1 <N≦2K を満足する2以上の
整数値)を読み取った絶対位置データが全て異なる内容
となると共に前記絶対位置データと前記2進直列符号の
各符号を論理反転して成る論理反転2進直列符号を連続
するK+1個で読み取った絶対位置データとが全て異な
る内容となるように定められた2進直列符号が形成され
ている第1トラックと、該2進直列符号の論理反転2進
直列符号が形成されている第2トラックと、2N分割の
インクリメンタル符号が形成されている第3トラックと
が設けられている符号板と、 4N分割の場合、N分割の前記2進直列符号と前記論理
反転2進直列符号とが、ある任意の位置における符号
と、この任意の位置の前後どちらかの符号が全ての位置
において、常に反転論理の関係になるように1個おきに
交互に配列された2N分割の2進直列符号が形成されて
いる第1トラックと、該2N分割の2進直列符号の論理
反転2進直列符号が形成されている第2トラックと、4
N分割のインクリメンタル符号が形成されている第3ト
ラックとが設けられている符号板と、 第1トラックから絶対位置情報を読み出すためのK+1
個の検出素子を有する第1検出器と、 第2トラックから絶対位置情報を読み出すためのK+1
個の検出素子を有する第2検出器と、 第3トラックからインクリメンタル符号を読み出すため
の検出素子を有する第3検出器と、 第3検出器からの検出値の論理により第1検出器出力又
は第2検出器出力のいずれかを絶対位置データとして取
り出す選択手段とを具備して成ることを特徴とする絶対
値エンコーダ。(57) [Claims 1] In an absolute value encoder using a binary serial code, in the case of 2N division, an N-divided binary serial code and continuous K + 1 (K is 2 K -1 <N ≦ 2 2 or more integer values that satisfy the K) to read said with absolute position data are all different content absolute position data and said binary logic inversion comprising the respective codes of serial symbol logically inverts A first track on which a binary serial code is formed such that the absolute position data read by K + 1 consecutive binary serial codes have different contents, and a logical inversion 2 of the binary serial code. A code plate provided with a second track on which a binary serial code is formed and a third track on which a 2N-divided incremental code is formed; and, in the case of a 4N-divided, N-divided binary serial code. The logical inversion binary direct The code is a 2N-divided 2N code that is alternately arranged every other so that the code at a given position and the code before or after the given position are always in an inverted logic relationship at all positions. A first track on which a binary serial code is formed; a second track on which a logically inverted binary serial code of the 2N-divided binary serial code is formed;
A code plate provided with a third track on which an N-divided incremental code is formed; and K + 1 for reading absolute position information from the first track
A first detector having a plurality of detecting elements, and K + 1 for reading absolute position information from a second track.
A second detector having a plurality of detection elements, a third detector having a detection element for reading an incremental code from the third track, and a first detector output or a second detector output based on a logic of a detection value from the third detector. Selecting means for extracting one of the two detector outputs as absolute position data.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21432194A JP3449795B2 (en) | 1994-08-17 | 1994-08-17 | Absolute encoder |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21432194A JP3449795B2 (en) | 1994-08-17 | 1994-08-17 | Absolute encoder |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0861986A JPH0861986A (en) | 1996-03-08 |
JP3449795B2 true JP3449795B2 (en) | 2003-09-22 |
Family
ID=16653829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21432194A Expired - Fee Related JP3449795B2 (en) | 1994-08-17 | 1994-08-17 | Absolute encoder |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3449795B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6487246B2 (en) * | 2015-03-26 | 2019-03-20 | 三菱重工工作機械株式会社 | Electromagnetic induction position detector and position detection method using the same |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0552590A (en) * | 1991-08-22 | 1993-03-02 | Nikon Corp | Detection element for absolute encoder |
JPH05272988A (en) * | 1992-03-30 | 1993-10-22 | Nikon Corp | Absolute encoder |
JPH06213682A (en) * | 1993-01-19 | 1994-08-05 | Nikon Corp | Absolute encoder |
-
1994
- 1994-08-17 JP JP21432194A patent/JP3449795B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0861986A (en) | 1996-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1232045A (en) | Position sensor | |
JP3179493B2 (en) | Absolute encoder | |
JP3883035B2 (en) | Multi-turn encoder | |
JP2754422B2 (en) | Absolute encoder | |
JP3136317B2 (en) | Absolute encoder | |
EP0230287A2 (en) | A magnetic rotary sensor | |
US4410798A (en) | Incremental optical encoder system with addressable index | |
KR950010385B1 (en) | Absolute valve encoder | |
JPS6148088B2 (en) | ||
JP3449795B2 (en) | Absolute encoder | |
US4311987A (en) | Validity check process for data supplied by digital displacement detectors and detectors using this process | |
US3725904A (en) | Encoder with a redundant optical system | |
JP3449793B2 (en) | Absolute encoder | |
JP3347182B2 (en) | Optical displacement detector | |
JP3506778B2 (en) | Absolute encoder | |
JP3431695B2 (en) | Absolute encoder | |
JP3111546B2 (en) | Absolute encoder | |
JP3449775B2 (en) | Absolute encoder | |
JP3474938B2 (en) | Absolute encoder | |
JP3449794B2 (en) | Absolute encoder | |
JPH01152314A (en) | Absolute encoder | |
JP3454907B2 (en) | Absolute encoder | |
JP3001149B2 (en) | Encoder | |
JP3171485B2 (en) | Creating a high-resolution absolute signal | |
JPH02284025A (en) | One-track type absolute encoder |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080711 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090711 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100711 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |