JP3442619B2 - 高周波ミキサおよび高周波ミキサ集積回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、移動体通信機
器、マイクロ波通信機器、衛星通信機器などにおいて高
周波信号の周波数を変換するために使用される高周波ミ
キサおよび高周波ミキサ集積回路に係り、詳しくは、高
周波信号とローカル信号とが入力されて、上記高周波信
号を当該ローカル信号で周波数変換して中間周波数信号
を生成して出力する高周波ミキサおよび高周波ミキサ集
積回路に関するものである。

【０００２】

【従来の技術】図９は、「１．０Ｖ ガリ砒素 レシー
バ フロントエンド アイシー フォー モバイル コ
ミュニケーション イクイップメント（"A 1.0V GaAs R
eceiver Front-end IC for Mobile Communication Equi
pment"）」（アイ・イー・イー・イー１９９６マイクロ
波およびミリメータ波用モノリシック集積回路シンポジ
ウム会報（IEEE 1996 Microwave and Millimeter-Wave
Monolithic Circuits Symposium Proceeding ）、第７
７頁）に開示された従来の高周波ミキサを示す回路図で
ある。

【０００３】図において、４０は上記高周波信号の高周
波ミキサへの入力端子であり、４１は上記ローカル信号
の高周波ミキサへの入力端子であり、４２は上記中間周
波数信号の出力端子であり、この出力端子４２に図示外
の電源の高圧端子が接続される。１０２はドレイン端子
が上記出力端子に接続された高圧側の電界効果トランジ
スタ（以下、高圧側ＦＥＴと略記する）であり、１０１
は当該高圧側ＦＥＴ１０２のソース端子にドレイン端子
が接続された低圧側の電界効果トランジスタ（以下、低
圧側ＦＥＴと略記する）であり、９は当該低圧側ＦＥＴ
１０１のソース端子と電源の低圧端子（グランドプレー
ン）とを接続する自己バイアス用の抵抗９であり、１０
は当該自己バイアス用抵抗９と並列に配設されたバイパ
スキャパシタである。

【０００４】そして、上記文献の高周波ミキサでは、上
記高圧側ＦＥＴ１０２のゲート端子に対しては、高抵抗
４を介して上記グランドプレーンに接地するとともに上
記高周波信号端子４０を接続し、上記低圧側ＦＥＴ１０
１のゲート端子に対しては、高抵抗３を介して上記グラ
ンドプレーンに接地するとともに上記ローカル信号端子
４１を接続している。

【０００５】次に動作について説明する。まず、各電界
効果トランジスタのバイアス状態について述べると、高
圧側ＦＥＴ１０２のゲート端子および低圧側ＦＥＴ１０
１のゲート端子はそれぞれ高抵抗３，４を介して０Ｖに
接地されている。従って、上記高周波信号もローカル信
号も入力されない状態では、上記低圧側ＦＥＴ１０１は
ゲート端子およびソース端子が共に接地された状態とな
り、上記高圧側ＦＥＴ１０２はゲート端子が接地された
状態となる。また、上記高圧側ＦＥＴ１０２のドレイン
端子には上記電源から電圧が印加されているので、上記
２つのＦＥＴ１０１，１０２のドレイン−ソース間には
上記２つのＦＥＴの特性に応じた一定のバイアス電流
（Ｉｄｓ＝Ｉｄｓ１＝Ｉｄｓ２）が流れる。

【０００６】そして、このようなバイアス状態の下で上
記各入力端子４０，４１から上記高周波信号および上記
ローカル信号を入力する。すると、各ＦＥＴ１０１，１
０２のゲート端子はそれぞれ高抵抗３，４を介して接地
されているので、上記各入力信号に応じて電位が変動す
る。そして、各ＦＥＴ１０１，１０２はゲート電圧が変
動すると、それに応じたチャネルをソース端子とドレイ
ン端子との間に形成し、これにより上記バイアス電流
（Ｉｄｓ＝Ｉｄｓ１＝Ｉｄｓ２）の大きさが変動する。

【０００７】このようにして上記中間周波数信号の出力
端子に流れる電流は、高周波信号の電圧変動に応じた成
分と、ローカル信号の電圧変動に応じた成分とが含まれ
た交流電流となる。そして、上記高周波ミキサでは、例
えば上記電源と当該出力端子との間に所定の抵抗を挿入
することによって、当該交流電流を所定の電圧変動を有
する中間周波数信号として出力することができる。

【０００８】

【発明が解決しようとする課題】従来の高周波ミキサは
以上のように構成されているので、ローカル信号によっ
て高周波信号を効率よく周波数変換することができない
という課題があった。

【０００９】以下、上記文献に記載された高周波ミキサ
を例として詳細に説明する。当該高周波ミキサにおい
て、上記低圧側ＦＥＴ１０１の特性は、スレッショルド
電圧Ｖｔｈ１が−１．０Ｖと深いデプレッションモード
であるとともに、ニー電圧Ｖｋｎｅｅ１が０．２５Ｖに
設定されている。上記高圧側ＦＥＴ１０２の特性は、ス
レッショルド電圧Ｖｔｈ２が−０．１５Ｖと浅いエンハ
ンスメントモードであるとともに、ニー電圧Ｖｋｎｅｅ
２が０．３Ｖに設定されている。

【００１０】従って、上記高周波ミキサにおける２つの
電界効果トランジスタの特性の組み合わせは図１０に示
すようになる。図において、横軸は低圧側ＦＥＴ１０１
のドレイン端子と高圧側ＦＥＴ１０２のソース端子との
間の段間電圧ＶＦであり、縦軸はドレイン−ソース間に
流れる電流Ｉｄｓである。１０３（実線）はそれぞれ低
圧側ＦＥＴ１０１のゲート−ソース間電圧を一定電圧に
制御した状態で上記段間電圧ＶＦ（つまりソース−ドレ
イン間電圧Ｖｄｓ１）を増加させた時の特性線であり、
当該段間電圧ＶＦを大きくしていった場合、所定のニー
電圧まではほぼリニアにドレイン−ソース間電流Ｉｄｓ
が増加し、当該ニー電圧以上においてはほぼ一定のドレ
イン−ソース間電流Ｉｄｓとなる特性を示す。また、上
記ドレイン−ソース間電流Ｉｄｓは上記ゲート−ソース
間電圧Ｖｇｓ１の大きさにも応じて変化し、当該ゲート
−ソース間電圧Ｖｇｓ１を大きくすると上記ドレイン−
ソース間電流Ｉｄｓも増加する傾向にある。１０４（点
線）は高圧側ＦＥＴ１０２のバイアス状態における特性
線であり、上記段間電圧ＶＦが０Ｖから増加すると上記
ドレイン−ソース間電流Ｉｄｓが飽和電流Ｉｄｓｓ２か
ら急激に減少する特性を示し、当該段間電圧ＶＦが上記
スレッショルド電圧Ｖｔｈ２となった時点で電流が全く
流れなくなる。なお、同図に示す特性は、電源の電圧が
上記２つのＦＥＴ１０１，１０２のスレッショルド電圧
Ｖｔｈやニー電圧Ｖｋｎｅｅに比べ充分高い場合のもの
である。

【００１１】そして、当該特性図から明らかなように、
従来の高周波ミキサでは、低圧側ＦＥＴ１０１のニー電
圧Ｖｋｎｅｅ１よりも高圧側のスレッショルド電圧Ｖｔ
ｈ２が小さくなるように２つのＦＥＴ１０１，１０２の
特性が設定されており、そのため、これら２つのＦＥＴ
のバイアス状態における動作点１０５は、当該低圧側Ｆ
ＥＴ１０１のニー電圧Ｖｋｎｅｅ１よりもずっと低い電
圧となってしまう。従って、従来の高周波ミキサでは、
ローカル信号が低圧側ＦＥＴ１０１のゲート端子に入力
された場合、それによる上記動作点の移動範囲は、同図
１０６の矢線に示す範囲となり、低圧側ＦＥＴ１０１の
ニー電圧Ｖｋｎｅｅ１よりもずっと低い狭い範囲内で移
動することになる。

【００１２】その結果、従来の高周波ミキサでは、上記
段間電圧ＶＦが当該動作点の移動範囲内となる振幅でし
かローカル信号を入力させることができない。その一方
で、その動作点の移動範囲内は低圧側ＦＥＴ１０１のニ
ー電圧Ｖｋｎｅｅ１よりも低く、上記動作点が移動して
もドレイン−ソース間電流Ｉｄｓは大きく変動すること
もない。従って、従来の高周波ミキサでは、小さな振幅
のローカル信号を入力しなければならず、しかも、当該
ローカル信号で効率良くドレイン−ソース間電流Ｉｄｓ
を変化させることができないので、当該ローカル信号に
よって高周波信号を効率よく周波数変換することができ
ない。

【００１３】なお、このような周波数変換効率を改善す
るために、低圧側ＦＥＴ１０１のニー電圧Ｖｋｎｅｅ１
を小さくするように設計することが考えられるが、一般
的にＦＥＴのニー電圧を非常に小さくすることは困難で
あり、効率良く変換させるに至らない。また、十分なド
レイン−ソース間電圧Ｖｄｓ２が加わっている高圧側Ｆ
ＥＴ１０２にローカル信号を入力するとともに、低圧側
ＦＥＴ１０１に高周波信号を入力することも考えられる
が、このようにした場合には、低圧側のＦＥＴの動作電
圧が低いため、高周波信号に対する相互変調歪み（３次
歪み）特性が悪化してしまうという別の問題が生じてし
まう。

【００１４】この発明は上記のような課題を解決するた
めになされたものであり、ローカル信号によって高周波
信号を効率よく周波数変換することができ、しかも、高
周波信号に対する相互変調歪み（３次歪み）特性が良好
な高周波ミキサを実現することを目的とする。

【００１５】

【課題を解決するための手段】請求項１記載の発明に係
る高周波ミキサは、高圧側ＦＥＴのスレッショルド電圧
の絶対値が、少なくとも上記低圧側ＦＥＴのニー電圧以
上となるように当該２つのＦＥＴの特性を設定するとと
もに、当該高圧側ＦＥＴのゲート端子に高周波信号を入
力し、上記低圧側ＦＥＴのゲート端子にローカル信号を
入力するものである。

【００１６】請求項２記載の発明に係る高周波ミキサ
は、高圧側のＦＥＴのゲート端子に対しては、バイアス
回路により０Ｖよりも大きい直流バイアス電圧を印加す
るとともに、高周波信号を入力し、上記低圧側の電界効
果トランジスタのゲート端子は接地するとともに、ロー
カル信号を入力するものである。

【００１７】請求項３記載の発明に係る高周波ミキサ
は、低圧側ＦＥＴのドレイン端子と高圧側ＦＥＴのソー
ス端子との間の段間電圧の設定値を出力する設定回路
と、当該段間電圧を検出するとともに上記段間電圧の設
定値と比較して、それら段間電圧の検出値と設定値との
電圧差が無くなるように、高圧側ＦＥＴのゲート端子へ
０Ｖよりも大きい直流バイアス電圧を出力する出力調整
回路とからなるバイアス回路を設けたものである。

【００１８】請求項４記載の発明に係る高周波ミキサ
は、高圧側のＦＥＴと同一の半導体プロセスで同時に作
成され、ソース端子およびゲート端子が電源の低圧端子
に接続された設定用ＦＥＴと、当該電源の高圧端子と当
該設定用ＦＥＴのドレイン端子との間に接続された設定
用抵抗とを有し、当該設定用ＦＥＴのドレイン端子と上
記設定用抵抗との接続点の電圧を高圧側ＦＥＴのゲート
端子への直流バイアス電圧として出力するバイアス回路
を設けたものである。

【００１９】請求項５記載の発明に係る高周波ミキサ
は、高圧側ＦＥＴのゲート端子および／または低圧側Ｆ
ＥＴのゲート端子に、ハイパスフィルタ特性を有する整
合回路を接続し、高周波信号および／またはローカル信
号はこのハイパスフィルタを介して所定のゲート端子に
入力されるものである。

【００２０】請求項６記載の発明に係る高周波ミキサ集
積回路は、整合回路が整合用インダクタを用いて構成さ
れるとともに、当該整合用インダクタの全部あるいは一
部がボンディングワイヤおよび／またはリードで構成さ
れているものである。

【００２１】請求項７記載の発明に係る高周波ミキサ
は、高圧側ＦＥＴのドレイン端子にローパスフィルタ特
性を有する安定化回路を設けたものである。

【００２２】請求項８記載の発明に係る高周波ミキサ集
積回路は、安定化回路が、高圧側ＦＥＴのドレイン端子
に一端が接続された安定化抵抗と、当該安定化抵抗の他
端と電源の低圧端子あるいはグランドブレーンとの間に
接続された安定化コンデンサと、上記安定化抵抗と当該
安定化コンデンサとの接続点に一端が接続されるととも
に他端から中間周波数信号を出力する安定化インダクタ
とからなり、当該安定化インダクタの全部あるいは一部
がボンディングワイヤおよび／またはリードで構成され
ているものである。

【００２３】請求項９記載の発明に係る高周波ミキサ集
積回路は、ローカル信号を入力するためのローカル信号
用リードと高周波信号を入力するための高周波信号用リ
ードとが、パッケージの相反する向きのリードに割り付
けられているものである。

【００２４】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１に係る高
周波ミキサの構成を示す回路図である。図において、４
０は上記高周波信号の高周波ミキサへの入力端子であ
り、４１は上記ローカル信号の高周波ミキサへの入力端
子であり、４２は上記中間周波数信号の出力端子であ
る。２はドレイン端子が上記出力端子に接続された高圧
側ＦＥＴであり、１は当該高圧側ＦＥＴ２のソース端子
にドレイン端子が接続された低圧側ＦＥＴであり、９は
当該低圧側ＦＥＴ１のソース端子とグランドプレーンと
を接続する自己バイアス用の抵抗９であり、１０は当該
自己バイアス用抵抗９と並列に配設されてローカル信
号、高周波信号、中間周波数信号をバイパスするバイパ
スキャパシタである。

【００２５】また、３は一端が上記低圧側ＦＥＴ１のゲ
ート端子に接続されるとともに他端が電源の低圧端子
（グランドプレーン）に接地された高抵抗であり、４は
一端が上記高圧側ＦＥＴ２のゲート端子に接続されると
ともに他端がグランドプレーンに接地された高抵抗であ
り、５は上記ローカル信号の入力端子４１と上記低圧側
ＦＥＴ１のゲート端子との間に設けられてハイパスフィ
ルタ特性を有するローカル信号用整合回路（整合回路）
であり、６は上記高周波信号の入力端子４０と上記高圧
側ＦＥＴ２のゲート端子との間に設けられてハイパスフ
ィルタ特性を有する高周波信号用整合回路（整合回路）
である。他方、７は上記高圧側ＦＥＴ２のドレイン端子
と上記中間周波数信号の出力端子との間に設けられた中
間周波数帯における中間周波数信号用整合回路であり、
８は当該中間周波数信号用整合回路を介して上記高圧側
ＦＥＴ２のドレイン端子に電源の高圧端子の電圧を印加
するとともに低圧端子がグランドプレーンに接続された
電源装置である。なお、当該高周波ミキサは当該電源装
置８の電力のみで動作している。

【００２６】そして、本実施の形態１では特に、高圧側
ＦＥＴ２のスレッショルド電圧Ｖｔｈ２は、低圧側ＦＥ
Ｔ１のニー電圧Ｖｋｎｅｅ１よりも大きな値となるよう
に、これら２つのＦＥＴ１，２の特性を設計した。従っ
て、この特性は図２に示すようになる。図において、１
０７は高圧側ＦＥＴ２のＩ−Ｖ特性であり、１０３は低
圧側ＦＥＴ１のＩ−Ｖ特性である。なお、上記ニー電圧
は、ゲート−ソース間電圧を一定にしてソース−ドレイ
ン間電圧を変化させた時に生じるドレイン−ソース間電
流Ｉｄｓの特性図において、電圧に応じて電流がリニア
に増加する電圧線を延長し、電圧に拘らず一定の電流と
なる電圧変化線を延長し、それらの交点に対応する電圧
とする。

【００２７】また、高圧側ＦＥＴ２のゲート端子および
低圧側ＦＥＴ１のゲート端子はそれぞれ高抵抗３，４を
介して０Ｖに接地されている。従って、上記高周波信号
もローカル信号も入力されないバイアス状態では、上記
低圧側ＦＥＴ１はゲート端子およびソース端子が共に接
地された状態となり、上記高圧側ＦＥＴ２はゲート端子
が接地された状態となって、上記２つのＦＥＴ１，２の
ドレイン−ソース間Ｉｄｓには上記２つのＦＥＴの特性
に応じた一定のバイアス電流（Ｉｄｓ＝Ｉｄｓ１＝Ｉｄ
ｓ２）が流れる。このときの動作点を図２の１０８に示
す。

【００２８】次に動作について説明する。このようなバ
イアス状態にある高周波ミキサに対して上記各入力端子
４０，４１から上記高周波信号および上記ローカル信号
を入力する。すると、各ＦＥＴ１，２のゲート端子はそ
れぞれ高抵抗３，４を介して接地されているので、上記
各入力信号に応じて電位が変動する。そして、各ＦＥＴ
１，２はゲート電圧が変動すると、それに応じたチャネ
ルをソース端子とドレイン端子との間に形成し、これに
より上記バイアス電流Ｉｄｓの大きさが変動する。

【００２９】このようにして上記中間周波数信号の出力
端子に流れる電流は、高周波信号の電圧変動に応じた成
分と、ローカル信号の電圧変動に応じた成分とが含まれ
た交流電流となる。そして、上記高周波ミキサは、例え
ば電源と当該出力端子との間に所定の抵抗が挿入される
ことによって、当該交流電流を所定の電圧変動を有する
中間周波数信号として出力することができる。例えば、
ローカル信号を入力した場合の動作点の変動を上記図２
の１０９に示す。

【００３０】以上のように、この実施の形態１によれ
ば、図２からも明らかなように、低圧側ＦＥＴ１に入力
するローカル信号は、段間電圧ＶＦが低圧側ＦＥＴ１の
ニー電圧Ｖｋｎｅｅ１よりも大きくなるような大きな振
幅で入力することができる。しかも、上記バイアス時の
動作点がニー電圧と同程度の電圧とすることができ、こ
のローカル信号の変動に追従してドレイン−ソース間電
流Ｉｄｓは大きく変動する。従って、本実施の形態１で
は、大きな振幅のローカル信号を入力することができ、
しかも、当該ローカル信号で効率良くドレイン−ソース
間電流Ｉｄｓを変化させることができるので、当該ロー
カル信号によって高周波信号を効率よく周波数変換する
ことができ、ミキサとしての変換利得は格段に改善され
る。

【００３１】また、高周波信号は高圧側ＦＥＴ２に入力
しているので、十分なドレイン−ソース電圧が加わった
ＦＥＴにて増幅変調を行なうことができるので、相互変
調歪は良好なものとなる。

【００３２】実施の形態２．図３はこの発明の実施の形
態２に係る高周波ミキサの構成を示す回路図である。図
において、１４は高圧側ＦＥＴ２のゲート端子に正のバ
イアス電圧を印加するバイアス回路であり、１１は高周
波信号の当該バイアス回路１４への流入を防止するキャ
パシタであり、８は所定の電圧を発生する電源装置、１
２および１３は当該電源装置の電圧を所定の分割比で分
割して上記正のバイアス電圧を発生する２つの分圧用抵
抗である。そして、本実施の形態２では、上記実施の形
態１の図２に示す動作状態となるように、上記正のバイ
アス電圧を調整した。これ以外の構成については実施の
形態１と同様なので説明を省略する。

【００３３】そして、本実施の形態２では、２つのＦＥ
Ｔ１，２の設計を変更する換わりに高圧側ＦＥＴ２に正
のバイアス電圧を印加し、２つのＦＥＴ１，２による動
作点を実施の形態１と同様となるようにしている。その
結果、実施の形態１と同様に、ローカル信号によって高
周波信号を効率よく周波数変換してミキサとしての変換
利得を格段に改善しつつ、十分なドレイン−ソース電圧
が加わったＦＥＴにて高周波信号を増幅変調して相互変
調歪を良好なものとすることができる。

【００３４】実施の形態３．図４はこの発明の実施の形
態３に係る高周波ミキサの構成を示す回路図である。図
において、１８は低圧側ＦＥＴ１のドレイン端子と高圧
側ＦＥＴ２のソース端子との間の段間電圧ＶＦの設定値
を出力する設定回路であり、１６および１７は電源装置
の電圧を分割して所定の段間電圧ＶＦの設定値を生成す
るための分割抵抗であり、１５はオペアンプなどからな
り、当該段間電圧ＶＦを検出するとともに上記段間電圧
ＶＦの設定値と比較して、それら段間電圧ＶＦの検出値
と設定値との電圧差が無くなるように、高圧側ＦＥＴ２
のゲート端子へ０Ｖよりも大きい直流バイアス電圧を出
力する出力調整回路である。これ以外の構成については
実施の形態２と同様なので説明を省略する。

【００３５】そして、本実施の形態３では、高圧側ＦＥ
Ｔ２に正のバイアス電圧を印加しているので実施の形態
２と同様の作用効果を奏する。また、本実施の形態３で
は、高圧側ＦＥＴ２などのプロセスばらつきや、高圧側
ＦＥＴ２などの温度変化などによって段間電圧ＶＦが所
定の設定値から変動したり、ずれて設定されてしまった
場合には、上記出力調整回路がその変化を抑制するよう
に出力電圧を変動させる。従って、実施の形態２では半
導体プロセスのばらつきなどで高圧側ＦＥＴ２のスレッ
ショルド電圧Ｖｔｈ２が小さくなると、低圧側ＦＥＴ１
に加わる電圧ＶＦが小さくなり、ローカル信号に頼って
高周波信号の変換を行わなければならなくなるが、本実
施の形態４ではそのような場合であっても一定の変換効
率を維持し、効率よく変換を行なうことができる。な
お、以上の説明では実施の形態２との組み合わせで説明
したが実施の形態１との組み合わせでも同様の作用効果
を奏する。

【００３６】実施の形態４．図５はこの発明の実施の形
態４に係る高周波ミキサの構成を示す回路図である。図
において、２１は高圧側ＦＥＴ２のゲート端子に正のバ
イアス電圧を印加するバイアス回路であり、８は所定の
電圧を発生する電源装置、１９は高圧側ＦＥＴ２と同一
のプロセスで同時に成形された高圧側ＦＥＴと同一の半
導体プロセスで同時に作成された設定用ＦＥＴであり、
２０は電流の大きさに応じた電圧を発生する抵抗（電圧
発生部材）である。また、上記設定用ＦＥＴ１９はその
ソース端子およびゲート端子が接地されており、これに
より上記抵抗に所定の電流が流れる。これ以外の構成に
ついては実施の形態２と同様なので説明を省略する。こ
のバイアス回路２１による消費電流は、低圧側ＦＥＴ１
と高圧側ＦＥＴ２に流れるドレイン電流Ｉｄｓとは異な
るはるかに小さい電流を流している。

【００３７】従って、本実施の形態４では、高圧側ＦＥ
Ｔ２に正のバイアス電圧を印加しているので実施の形態
２と同様の作用効果を奏する。また、本実施の形態４で
は、高圧側ＦＥＴ２などのプロセスばらつきや、高圧側
ＦＥＴ２などの温度変化などによって段間電圧ＶＦが所
定の設定値から変動したり、ずれて設定されてしまった
場合には、同一プロセスで成形された設定用ＦＥＴ１９
も同様に変化するので、段間電圧ＶＦを所定の設定値に
安定させることができる。従って、実施の形態２では半
導体プロセスのばらつきなどで高圧側ＦＥＴ２のスレッ
ショルド電圧Ｖｔｈ２が小さくなると、低圧側ＦＥＴ１
に加わる電圧ＶＦが小さくなり、ローカル信号に頼って
高周波信号の変換を行わなければならなくなるが、本実
施の形態４ではそのような場合であっても一定の変換効
率を維持し、効率よく変換を行なうことができる。更
に、バイアス電圧を生成するにあたって特定の設定用Ｆ
ＥＴ１９を使用するようにしたので、実施の形態３に示
す回路構成よりもより小規模な回路で同等の機能を実現
することができている。なお、以上の説明では実施の形
態２との組み合わせで説明したが実施の形態１との組み
合わせでも同様の作用効果を奏する。

【００３８】実施の形態５．図６はこの発明の実施の形
態５に係る高周波ミキサの構成を示す回路図である。図
において、２３および２５は高周波信号に含まれる低周
波成分をカットする整合用インダクタであり、これらに
より高周波信号用の整合回路６は構成されている。ま
た、２２および２４はローカル信号に含まれる低周波成
分をカットする整合用インダクタであり、これらにより
ローカル信号用の整合回路５は構成されている。これ以
外の構成については実施の形態１と同様なので説明を省
略する。

【００３９】従って、これらの入力信号（高周波信号、
ローカル信号）に中間周波数信号に近い比較的低い周波
数成分の雑音が含まれていたとしても、それらは整合回
路５，６により減衰されて各ＦＥＴ１，２に入力されて
しまうことはない。それ故、本実施の形態５では、実施
の形態１の作用効果と共に、上記ローカル端子４１に接
続される図示外のローカル信号源や、上記高周波信号端
子４０に接続される図示外の高周波信号源から中間周波
数帯の雑音信号が出力されてしまったとしても、当該中
間周波数帯の雑音が中間周波数信号に混ざってしまうこ
とはく、低雑音なミキサとなる。なお、以上の説明では
実施の形態１との組み合わせで説明したが実施の形態２
との組み合わせでも同様の作用効果を奏する。

【００４０】実施の形態６．図７はこの発明の実施の形
態６に係る高周波ミキサの構成を示す回路図である。図
において、２６は高圧側ＦＥＴ２のドレイン端子に接続
された安定化抵抗であり、２７はこの安定化抵抗２６の
他端とグランドプレーンとの間に接続された安定化コン
デンサ２７であり、２８はこの安定化抵抗２６と安定化
コンデンサ２７との接続点と中間周波数整合回路７との
間に接続された安定化インダクタであり、これらにより
ローパスフィルタ特性を有する安定化回路４４は構成さ
れている。また、上記安定化キャパシタ２７は、ローカ
ル周波数、高周波信号周波数ならびに中間周波数におい
て、インピーダンスが十分に高く無視しうる容量値に設
定され、上記安定化インダクタ２８は、中間周波数より
高い周波数では、インピーダンスが高い値を持つように
設定されている。

【００４１】そのため、高周波信号周波数あるいはロー
カル周波数より高い周波数の雑音や不用信号などは、安
定化抵抗２６と安定化キャパシタ２７によって減衰され
て、発振などの不安定性が防止される。また、この安定
化回路４４は、ローカル周波数、高周波信号周波数、中
間周波数における損失は小さいので、この回路による変
換利得の低下は必要最小限に抑えられている。なお、中
間周波数整合回路７に直列に接続されたインダクタ２８
は中間周波数整合回路７の入力部として兼用してもよ
い。

【００４２】以上のように、本実施の形態６では、実施
の形態１の作用効果と共に、高圧側ＦＥＴ２のドレイン
端子と中間周波数整合回路７との間に安定化回路を設け
たので、出力が発振してしまったりするということがな
く、安定した動作をする。なお、以上の説明では実施の
形態１との組み合わせで説明したが実施の形態２との組
み合わせでも同様の作用効果を奏する。

【００４３】実施の形態７．図８はこの発明の実施の形
態７に係る高周波ミキサ集積回路の構成を示す回路図で
ある。図において、５はローカル信号用整合回路であ
り、６は高周波信号用整合回路であり、７は中間周波数
信号用整合回路であり、３４は高周波ミキサ集積回路で
ある。また、この高周波ミキサ集積回路３４は、ミキサ
本体回路２９および信号接続用の複数のパッド３１，３
２，３３が成形された半導体チップ３０と、この半導体
チップ３０を被覆するパッケージ４３と、このパッケー
ジの周囲に配列された複数のリード３５，３６，３７
と、各リード３５，３６，３７と上記各パッド３１，３
２，３３とを接続するボンディングワイヤ３８とからな
る。

【００４４】そして、本実施の形態７では、上記ボンデ
ィングワイヤ３８とリード３５，３６，３７のみで実施
の形態５の整合用インダクタ２３、２２および実施の形
態６の安定化インダクタ２８を構成した。

【００４５】従って、本実施の形態７の高周波ミキサ集
積回路では、半導体チップ３０の上や集積回路３４の外
側に上記インダクタ２３、２２、２８を構成するための
素子を別途設ける必要がなく、その分小型化を図ること
ができた。なお、以上の説明では実施の形態１との組み
合わせで説明したが実施の形態２との組み合わせでも同
様の作用効果を奏する。

【００４６】実施の形態８．図８はこの発明の実施の形
態８に係る高周波ミキサ集積回路の構成を示す回路図で
ある。各番号は実施の形態７において説明したので省略
する。そして、本実施の形態８では、ローカル信号用リ
ード３５を、高周波信号用リード３６および中間周波数
信号用リード３７とはパッケージ４３の反対側に配設
し、これらが相反する向きに割り付けた。

【００４７】従って、本実施の形態８では、高周波ミキ
サで問題となるローカル信号の高周波信号系の回路や中
間周波数信号系の回路へのもれ込みを低減することがで
きる。

【００４８】なお、上記半導体チップ上のミキサ本体回
路２９は、実施の形態１から実施の形態６までのいずれ
の回路構成であってもかまわない。

【００４９】

【発明の効果】以上のように、この発明によれば、高圧
側ＦＥＴのスレッショルド電圧の絶対値が、少なくとも
低圧側ＦＥＴのニー電圧以上となるように当該２つのＦ
ＥＴの特性を設定しているので、バイアス状態における
動作点をほぼ低圧側ＦＥＴのニー電圧Ｖｋｎｅｅ１の近
傍に設定することができる。従って、当該動作点を広い
電圧範囲で変動させる振幅のローカル信号を入力させる
ことができ、しかも、当該ローカル信号で効率良くドレ
イン−ソース間電流Ｉｄｓを変化させることができ、そ
の結果、当該ローカル信号によって高周波信号を効率よ
く周波数変換することができる。また、高周波信号は高
圧側ＦＥＴに入力しているので、十分な動作電圧を確保
して相互変調歪み（３次歪み）特性を良好なものとする
ことができる効果がある。

【００５０】この発明によれば、高圧側ＦＥＴのゲート
端子には０Ｖよりも大きい直流バイアス電圧を印加して
いるので、当該高圧側ＦＥＴのスレッショルド電圧Ｖｔ
ｈ２が高くなり、バイアス状態における動作点をほぼ低
圧側ＦＥＴのニー電圧Ｖｋｎｅｅ１の近傍に設定するこ
とができる。従って、当該動作点を広い電圧範囲で変動
させる振幅のローカル信号を入力させることができ、し
かも、当該ローカル信号で効率良くドレイン−ソース間
電流Ｉｄｓを変化させることができ、その結果、当該ロ
ーカル信号によって高周波信号を効率よく周波数変換す
ることができる。また、高周波信号は高圧側ＦＥＴに入
力しているので、十分な動作電圧を確保して相互変調歪
み（３次歪み）特性を良好なものとすることができる。
更に、高圧側ＦＥＴおよび低圧側ＦＥＴのスレッショル
ド電圧などに対して何の制限も加えていないのでＦＥＴ
の選択自由度が広がり、雑音特性などの他の特性を重視
したＦＥＴを用いて高周波ミキサを構成することがで
き、結果的に高性能化や多機能化を図ることができる効
果がある。

【００５１】この発明によれば、低圧側ＦＥＴのドレイ
ン端子と高圧側ＦＥＴのソース端子との間の段間電圧の
設定値を出力する設定回路と、当該段間電圧を検出する
とともに上記段間電圧の設定値と比較して、それら段間
電圧の検出値と設定値との電圧差が無くなるように、高
圧側のＦＥＴのゲート端子へ０Ｖよりも大きい直流バイ
アス電圧を出力する出力調整回路とからなるバイアス回
路を設けたので、プロセスのばらつきや温度変化などに
よって段間電圧ＶＦが低圧側ＦＥＴのニー電圧Ｖｋｎｅ
ｅ１よりも小さくなってしまうことを防止することがで
き、プロセスのばらつきや温度変化によらず安定した動
作点とすることができる効果がある。

【００５２】この発明によれば、高圧側のＦＥＴと同一
の半導体プロセスで同時に作成され、ソース端子および
ゲート端子が電源の低圧端子に接続された設定用ＦＥＴ
と、当該電源の高圧端子と当該設定用ＦＥＴのドレイン
端子との間に接続された設定用抵抗とを有し、当該設定
用ＦＥＴのドレイン端子と上記設定用抵抗との接続点の
電圧を高圧側ＦＥＴのゲート端子への直流バイアス電圧
として出力するバイアス回路を設けたので、プロセスの
ばらつきなどによって段間電圧ＶＦが低圧側ＦＥＴのニ
ー電圧よりも小さくなったバイアス状態となることを防
止することができ、プロセスのばらつきによらず安定し
た動作をすることができる。また、設定回路と出力調整
回路とでバイアス回路を構成した場合に比べて小規模な
回路で実現することができるという効果を有する。

【００５３】この発明によれば、高圧側ＦＥＴのゲート
端子および／または低圧側ＦＥＴのゲート端子に、ハイ
パスフィルタ特性を有する整合回路を接続し、高周波信
号および／またはローカル信号はこのハイパスフィルタ
を介して所定のゲート端子に入力されるので、ローカル
信号用入力端子ならびに高周波信号用入力端子から入力
された中間周波数に近い周波数を有する雑音信号は当該
ハイパスフィルタにより減衰されてしまうので、当該雑
音信号がそのまま中間周波数信号に畳重されて出力端子
から出力されてしまうことはない。従って、高周波信号
やローカル信号から中間周波数信号を生成する動作を妨
げることなく、低雑音な高周波ミキサとなる効果があ
る。

【００５４】この発明によれば、整合回路は整合用イン
ダクタを用いて構成されるとともに、当該整合用インダ
クタの全部あるいは一部がボンディングワイヤおよび／
またはリードで構成されているので、チップやパッケー
ジ外部における当該インダクタ（の大きさ）を削減する
ことができ、その分高性能化あるいは小型化することが
できる効果がある。

【００５５】この発明によれば、高圧側ＦＥＴのドレイ
ン端子にローパスフィルタ特性を有する安定化回路を設
けたので、中間周波数信号よりも高周波であるローカル
信号や高周波信号を減衰させつつ、当該中間周波数信号
を効率良く出力させることができる。従って、高い周波
数の信号などにより出力が発振してしまうことはなく、
安定した動作をさせることができる。

【００５６】この発明によれば、安定化回路は、高圧側
ＦＥＴのドレイン端子に一端が接続された安定化抵抗
と、当該安定化抵抗の他端と電源の低圧端子あるいはグ
ランドブレーンとの間に接続された安定化コンデンサ
と、上記安定化抵抗と当該安定化コンデンサとの接続点
に一端が接続されるとともに他端から中間周波数信号を
出力する安定化インダクタとからなり、当該安定化イン
ダクタの全部あるいは一部がボンディングワイヤおよび
／またはリードで構成したので、チップやパッケージ外
部における当該インダクタ（の大きさ）を削減すること
ができ、その分高性能化あるいは小型化することができ
る効果がある。

【００５７】この発明によれば、ローカル信号を入力す
るためのローカル信号用リードと高周波信号を入力する
ための高周波信号用リードとが、パッケージの相反する
向きのリードに割り付けられているので、所謂クロスト
ークなどにより一方の信号が他方の信号と混信したりす
ることはなく、ローカル信号が高周波信号回路や中間周
波数回路に対してもれ込みを低減することができる効果
がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による高周波ミキサ
の回路図である。

【図２】 図１の高周波ミキサの特性図である。

【図３】 この発明の実施の形態２による高周波ミキサ
の回路図である。

【図４】 この発明の実施の形態３による高周波ミキサ
の回路図である。

【図５】 この発明の実施の形態４による高周波ミキサ
の回路図である。

【図６】 この発明の実施の形態５による高周波ミキサ
の回路図である。

【図７】 この発明の実施の形態６による高周波ミキサ
の回路図である。

【図８】 この発明の実施の形態７および実施の形態８
による高周波ミキサ集積回路の回路図である。

【図９】 従来の高周波ミキサの回路図である。

【図１０】 図９の高周波ミキサの特性図である。

【符号の説明】

１ 低圧側の電界効果トランジスタ、２ 高圧側の電界
効果トランジスタ、５，６ 整合回路、８ 電源、１４
バイアス回路、１５ 出力調整回路、１８設定回路、
１９ 設定用電界効果トランジスタ、２０ 設定用抵
抗、２２，２３，２４，２５ 整合用インダクタ、２６
安定化抵抗、２７ 安定化コンデンサ、２８ 安定化
インダクタ、３５，３６，３７ リード、３８ ボンデ
ィングワイヤ、４４ 安定化回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 小方 規子 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 小野 政好 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 伊山 義忠 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 吉井 泰 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 宮崎 行雄 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 昭59−17708（ＪＰ，Ａ) 特開 平１−289304（ＪＰ，Ａ) 特開 平８−222977（ＪＰ，Ａ) 特開 平７−336149（ＪＰ，Ａ) 特開 平８−162852（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03D 7/00 H03D 7/12

Claims (9)

(57)【特許請求の範囲】
1. 【請求項１】 電源の高圧端子と低圧端子との間にカス
   ケード接続にて接続される２つの電界効果トランジスタ
   を有し、高周波信号をローカル信号にて周波数変換して
   上記高圧側の電界効果トランジスタのドレイン端子から
   中間周波数信号を出力する高周波ミキサにおいて、 上記高圧側の電界効果トランジスタのスレッショルド電
   圧の絶対値が、少なくとも上記低圧側の電界効果トラン
   ジスタのニー電圧以上となるように当該２つの電界効果
   トランジスタの特性を設定するとともに、当該高圧側の
   電界効果トランジスタのゲート端子に高周波信号を入力
   し、上記低圧側の電界効果トランジスタのゲート端子に
   ローカル信号を入力することを特徴とする高周波ミキ
   サ。
2. 【請求項２】 電源の高圧端子と低圧端子との間にカス
   ケード接続にて接続される２つの電界効果トランジスタ
   を有し、高周波信号をローカル信号にて周波数変換して
   上記高圧側の電界効果トランジスタのドレイン端子から
   中間周波数信号を出力する高周波ミキサにおいて、 上記高圧側の電界効果トランジスタのゲート端子に対し
   ては、バイアス回路により０Ｖよりも大きい直流バイア
   ス電圧を印加するとともに、高周波信号を入力し、上記
   低圧側の電界効果トランジスタのゲート端子は接地する
   とともに、ローカル信号を入力することを特徴とする高
   周波ミキサ。
3. 【請求項３】 低圧側の電界効果トランジスタのドレイ
   ン端子と高圧側の電界効果トランジスタのソース端子と
   の間の段間電圧の設定値を出力する設定回路と、当該段
   間電圧を検出するとともに上記段間電圧の設定値と比較
   して、それら段間電圧の検出値と設定値との電圧差が無
   くなるように、高圧側の電界効果トランジスタのゲート
   端子へ０Ｖよりも大きい直流バイアス電圧を出力する出
   力調整回路とからなるバイアス回路を設けたことを特徴
   とする請求項１または請求項２記載の高周波ミキサ。
4. 【請求項４】 高圧側の電界効果トランジスタと同一の
   半導体プロセスで同時に作成され、ソース端子およびゲ
   ート端子が電源の低圧端子に接続された設定用電界効果
   トランジスタと、当該電源の高圧端子と当該設定用電界
   効果トランジスタのドレイン端子との間に接続された設
   定用抵抗とを有し、当該設定用電界効果トランジスタの
   ドレイン端子と上記設定用抵抗との接続点の電圧を高圧
   側の電界効果トランジスタのゲート端子への直流バイア
   ス電圧として出力するバイアス回路を設けたことを特徴
   とする請求項１または請求項２記載の高周波ミキサ。
5. 【請求項５】 高圧側の電界効果トランジスタのゲート
   端子および／または低圧側電界効果トランジスタのゲー
   ト端子に、ハイパスフィルタ特性を有する整合回路を接
   続し、高周波信号および／またはローカル信号はこのハ
   イパスフィルタを介して所定のゲート端子に入力される
   ことを特徴とする請求項１または請求項２記載の高周波
   ミキサ。
6. 【請求項６】 整合回路が整合用インダクタを用いて構
   成された請求項５記載の高周波ミキサと、当該高周波ミ
   キサを被覆するパッゲージと、当該パッケージの周囲に
   配設された複数のリードと、各リードを上記高周波ミキ
   サに接続するボンディングワイヤとを有し、上記整合用
   インダクタはその全部あるいは一部がボンディングワイ
   ヤおよび／またはリードで構成されていることを特徴と
   する高周波ミキサ集積回路。
7. 【請求項７】 高圧側電界効果トランジスタのドレイン
   端子にローパスフィルタ特性を有する安定化回路を設け
   たことを特徴とする請求項１または請求項２記載の高周
   波ミキサ。
8. 【請求項８】 安定化回路が、高圧側の電界効果トラン
   ジスタのドレイン端子に一端が接続された安定化抵抗、
   当該安定化抵抗の他端と電源の低圧端子あるいはグラン
   ドプレーンとの間に接続された安定化コンデンサおよび
   上記安定化抵抗と当該安定化コンデンサとの接続点に一
   端が接続されるとともに他端から中間周波数信号を出力
   する安定化インダクタからなる請求項７記載の高周波ミ
   キサと、当該高周波ミキサを被覆するパッゲージと、当
   該パッケージの周囲に配設された複数のリードと、各リ
   ードを上記高周波ミキサに接続するボンディングワイヤ
   とを有し、上記安定化インダクタはその全部あるいは一
   部がボンディングワイヤおよび／またはリードで構成さ
   れていることを特徴とする高周波ミキサ集積回路。
9. 【請求項９】 請求項１または請求項２記載の高周波ミ
   キサと、当該高周波ミキサを被覆するパッゲージと、当
   該パッケージの周囲に配設されて上記高周波ミキサへの
   ローカル信号が入力されるローカル信号用リードと、当
   該ローカル信号用リードとは相反する向きに上記パッケ
   ージの周囲に配設されて上記高周波ミキサへの高周波信
   号が入力される高周波信号用リードとを有することを特
   徴とする高周波ミキサ集積回路。