JP3325720B2 - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JP3325720B2 JP3325720B2 JP22576394A JP22576394A JP3325720B2 JP 3325720 B2 JP3325720 B2 JP 3325720B2 JP 22576394 A JP22576394 A JP 22576394A JP 22576394 A JP22576394 A JP 22576394A JP 3325720 B2 JP3325720 B2 JP 3325720B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- titanium
- nitrogen
- main component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/915—Active solid-state devices, e.g. transistors, solid-state diodes with titanium nitride portion or region
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特にそのメタル配線に特徴をもつ半導体集積回路装
置に関するものである。
し、特にそのメタル配線に特徴をもつ半導体集積回路装
置に関するものである。
【０００２】
【従来の技術】半導体集積回路装置のメタル配線として
はアルミニウム配線が用いられている。アルミニウム配
線としては、純Ａｌの他、ＡｌにＳｉやＣｕを僅かに含
んだＡｌ合金が用いられる。ここでは、アルミニウム又
はＡｌの語は純Ａｌの他にＡｌ合金も含んだ意味で用い
る。
はアルミニウム配線が用いられている。アルミニウム配
線としては、純Ａｌの他、ＡｌにＳｉやＣｕを僅かに含
んだＡｌ合金が用いられる。ここでは、アルミニウム又
はＡｌの語は純Ａｌの他にＡｌ合金も含んだ意味で用い
る。
【０００３】Ａｌ配線を形成するには、半導体素子が形
成された下地基板上にＡｌ薄膜を堆積し、その上にレジ
スト膜を形成し、リソグラフィーにより配線用のレジス
トパターンを形成する。そのレジストパターンをマスク
としてＡｌ膜をエッチングして配線を形成する。
成された下地基板上にＡｌ薄膜を堆積し、その上にレジ
スト膜を形成し、リソグラフィーにより配線用のレジス
トパターンを形成する。そのレジストパターンをマスク
としてＡｌ膜をエッチングして配線を形成する。
【０００４】リソグラフィー工程において、Ａｌ膜上に
形成されたレジスト膜を露光する際、露光に用いる光に
対して配線材料のＡｌ膜の反射率が高い場合には、光の
多重反射効果（ハレーション）により微細なパターンの
露光ができないという問題が生じる。
形成されたレジスト膜を露光する際、露光に用いる光に
対して配線材料のＡｌ膜の反射率が高い場合には、光の
多重反射効果（ハレーション）により微細なパターンの
露光ができないという問題が生じる。
【０００５】そこで、この露光の際の光の多重反射を防
止する方法として、配線材料膜のＡｌ膜上に、露光する
光に対して反射率の低いメタル材料であるＴｉＮ膜を積
層する方法が採られている（Proceeding 10th, VMIC(19
93) 248ページのFig.1(d)参照）。反射防止膜に用いら
れているＴｉＮ膜としては、通常の反応性ＤＣスパッタ
リング法で形成された、ＴｉとＮの比率が原子数比で
１：１の化学量論的組成のＴｉＮ膜が用いられている
（Thin Solid Films, 97(1982) 73ページのFig.5,FIg.6
参照）。
止する方法として、配線材料膜のＡｌ膜上に、露光する
光に対して反射率の低いメタル材料であるＴｉＮ膜を積
層する方法が採られている（Proceeding 10th, VMIC(19
93) 248ページのFig.1(d)参照）。反射防止膜に用いら
れているＴｉＮ膜としては、通常の反応性ＤＣスパッタ
リング法で形成された、ＴｉとＮの比率が原子数比で
１：１の化学量論的組成のＴｉＮ膜が用いられている
（Thin Solid Films, 97(1982) 73ページのFig.5,FIg.6
参照）。
【０００６】
【発明が解決しようとする課題】ＴｉＮ膜はＡｌに比べ
れば反射率は低いが、化学量論的組成のＴｉＮよりもさ
らに反射率の低い材料があれば、より微細なパターン化
が可能になる。化学量論的組成が１：１のＴｉＮ膜の成
膜にはスパッタリング法が通常用いられるが、そのＴｉ
Ｎ膜の成膜速度は１：１の組成比においては低く（Thin
SolidFilms, 153(1987) 292ページのFig.2(a)参照）、
スループットの低下を招き、量産性に劣る問題がある。
れば反射率は低いが、化学量論的組成のＴｉＮよりもさ
らに反射率の低い材料があれば、より微細なパターン化
が可能になる。化学量論的組成が１：１のＴｉＮ膜の成
膜にはスパッタリング法が通常用いられるが、そのＴｉ
Ｎ膜の成膜速度は１：１の組成比においては低く（Thin
SolidFilms, 153(1987) 292ページのFig.2(a)参照）、
スループットの低下を招き、量産性に劣る問題がある。
【０００７】本発明の第１の目的は、リソグラフィーに
用いられる光に対してより反射率の低い配線材料を用
い、より微細なパターン化を可能にすることを目的とす
る。本発明の第２の目的は、成膜速度が化学量論的組成
が１：１のＴｉＮ膜よりも速く、量産性に優れ、かつ反
射率の低い配線材料を提供することである。本発明の第
３の目的は、エレクトロマイグレーション耐性に優れ、
かつリソグラフィーで用いる配線材料に対して反射率が
低く、量産性に優れた配線構造を提供することである。
用いられる光に対してより反射率の低い配線材料を用
い、より微細なパターン化を可能にすることを目的とす
る。本発明の第２の目的は、成膜速度が化学量論的組成
が１：１のＴｉＮ膜よりも速く、量産性に優れ、かつ反
射率の低い配線材料を提供することである。本発明の第
３の目的は、エレクトロマイグレーション耐性に優れ、
かつリソグラフィーで用いる配線材料に対して反射率が
低く、量産性に優れた配線構造を提供することである。
【０００８】
【課題を解決するための手段】本発明に用いるメタル配
線の一態様は、Ａｌを主成分とするＡ層と、Ａ層上の最
外層に形成され、ＴｉとＮとを主成分とし、ＮとＴｉと
の原子数比が０．５≦Ｎ／Ｔｉ≦０．６であるＤ層とか
らなる積層構造である。本発明に用いるメタル配線の他
の態様は、Ａｌを主成分とするＡ層と、Ａ層上に形成さ
れ、ＡｌとＴｉとの化合物を主成分とするＢ層と、Ｂ層
上の最外層に形成され、ＴｉとＮとを主成分とし、Ｎと
Ｔｉとの原子数比がＮ／Ｔｉ≦０．６であるＤ層とから
なる積層構造である。
線の一態様は、Ａｌを主成分とするＡ層と、Ａ層上の最
外層に形成され、ＴｉとＮとを主成分とし、ＮとＴｉと
の原子数比が０．５≦Ｎ／Ｔｉ≦０．６であるＤ層とか
らなる積層構造である。本発明に用いるメタル配線の他
の態様は、Ａｌを主成分とするＡ層と、Ａ層上に形成さ
れ、ＡｌとＴｉとの化合物を主成分とするＢ層と、Ｂ層
上の最外層に形成され、ＴｉとＮとを主成分とし、Ｎと
Ｔｉとの原子数比がＮ／Ｔｉ≦０．６であるＤ層とから
なる積層構造である。
【０００９】本発明に用いるメタル配線のさらに他の態
様は、Ａｌを主成分とするＡ層と、Ａ層上に形成され、
ＡｌとＴｉとの化合物を主成分とするＢ層と、Ｂ層上に
形成され、Ｔｉを主成分としＡｌを含まないＣ層と、Ｃ
層上の最外層に形成され、ＴｉとＮとを主成分とし、Ｎ
とＴｉとの原子数比が０．５≦Ｎ／Ｔｉ≦０．６である
Ｄ層とからなる積層構造である。
様は、Ａｌを主成分とするＡ層と、Ａ層上に形成され、
ＡｌとＴｉとの化合物を主成分とするＢ層と、Ｂ層上に
形成され、Ｔｉを主成分としＡｌを含まないＣ層と、Ｃ
層上の最外層に形成され、ＴｉとＮとを主成分とし、Ｎ
とＴｉとの原子数比が０．５≦Ｎ／Ｔｉ≦０．６である
Ｄ層とからなる積層構造である。
【００１０】図１から図３は本発明を表わしたものであ
る。Ａ層はＡｌを主成分とする配線材料膜であり、Ａｌ
−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｓｉなどを用いるこ
とができ、その膜厚は１０００〜２００００Åの範囲で
ある。Ｂ層はＡｌとＴｉとの化合物を主成分とする配線
材料膜であり、その膜厚は５〜２０００Åの範囲であ
る。Ｃ層はＴｉを主成分としＡｌを含まない配線材料膜
であり、例えばＴｉ膜、又はＮを僅かに含んだＴｉＮ膜
で、その膜厚は１００〜２０００Åの範囲である。Ｄ層
はＴｉとＮとを主成分とする配線材料膜であり、Ｔｉと
Ｎとの割合は、原子数比で０＜Ｎ／Ｔｉ＜１であり、よ
り好ましくは０.５≦Ｎ／Ｔｉ＜１である。Ｄ層の膜厚
は２０〜２０００Åの範囲である。
る。Ａ層はＡｌを主成分とする配線材料膜であり、Ａｌ
−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｓｉなどを用いるこ
とができ、その膜厚は１０００〜２００００Åの範囲で
ある。Ｂ層はＡｌとＴｉとの化合物を主成分とする配線
材料膜であり、その膜厚は５〜２０００Åの範囲であ
る。Ｃ層はＴｉを主成分としＡｌを含まない配線材料膜
であり、例えばＴｉ膜、又はＮを僅かに含んだＴｉＮ膜
で、その膜厚は１００〜２０００Åの範囲である。Ｄ層
はＴｉとＮとを主成分とする配線材料膜であり、Ｔｉと
Ｎとの割合は、原子数比で０＜Ｎ／Ｔｉ＜１であり、よ
り好ましくは０.５≦Ｎ／Ｔｉ＜１である。Ｄ層の膜厚
は２０〜２０００Åの範囲である。
【００１１】現在リソグラフィーで用いられているｉ線
（波長λ＝３６５ｎｍ）に対し、Ｎ／Ｔｉ比が１よりも
小さい領域で、Ｎ／Ｔｉ＝１での反射率よりも低い反射
率となる組成領域が存在することが分かった。図４はＮ
／Ｔｉ比（原子数比、以下同じ）に対するｉ線の光に対
する反射率を示したものである。また、図５はＮ／Ｔｉ
比を異ならせたＴｉ膜又はＴｉＮ膜の反射率が、リソグ
ラフィの光源の波長によってどのように変化するかを示
した図であり、Ｎ／Ｔｉ比が小さくなるほど、反射率が
最小になる波長が短くなっている。将来のリソグラフィ
用光源として有望視されているＫｒＦエキシマレーザや
ＡｒＦエキシマレーザの波長については、Ｎ／Ｔｉ比が
０.５のＴｉＮ膜で反射率が最小になっている。図４及
び図５の結果から、Ｎ／Ｔｉ比が０．５≦Ｎ／Ｔｉ＜１
が好ましい。
（波長λ＝３６５ｎｍ）に対し、Ｎ／Ｔｉ比が１よりも
小さい領域で、Ｎ／Ｔｉ＝１での反射率よりも低い反射
率となる組成領域が存在することが分かった。図４はＮ
／Ｔｉ比（原子数比、以下同じ）に対するｉ線の光に対
する反射率を示したものである。また、図５はＮ／Ｔｉ
比を異ならせたＴｉ膜又はＴｉＮ膜の反射率が、リソグ
ラフィの光源の波長によってどのように変化するかを示
した図であり、Ｎ／Ｔｉ比が小さくなるほど、反射率が
最小になる波長が短くなっている。将来のリソグラフィ
用光源として有望視されているＫｒＦエキシマレーザや
ＡｒＦエキシマレーザの波長については、Ｎ／Ｔｉ比が
０.５のＴｉＮ膜で反射率が最小になっている。図４及
び図５の結果から、Ｎ／Ｔｉ比が０．５≦Ｎ／Ｔｉ＜１
が好ましい。
【００１２】Ｔｉ膜やＴｉＮ膜を成膜する場合、スパッ
タリング法におけるターゲットとしてはＴｉターゲット
を用いる。スパッタリングガスとしてはＴｉ成膜の場合
には純Ａｒを用い、ＴｉＮ膜成膜の場合にはＡｒとＮ2
の混合ガスを用いるが、ＴｉとＮ2は反応しやすいた
め、Ｎ2ガス量が十分に多い場合にはターゲット表面が
Ｎ2ガスにより十分窒化されており、ＴｉＮのスパッタ
リングレートが低くなる。
タリング法におけるターゲットとしてはＴｉターゲット
を用いる。スパッタリングガスとしてはＴｉ成膜の場合
には純Ａｒを用い、ＴｉＮ膜成膜の場合にはＡｒとＮ2
の混合ガスを用いるが、ＴｉとＮ2は反応しやすいた
め、Ｎ2ガス量が十分に多い場合にはターゲット表面が
Ｎ2ガスにより十分窒化されており、ＴｉＮのスパッタ
リングレートが低くなる。
【００１３】図６はＮ／Ｔｉ比に対するＴｉターゲット
を用いたスパッタリングの成膜速度を示したものであ
る。Ｎ／Ｔｉが１の近くでは成膜速度が遅く、Ｎ／Ｔｉ
比が１より小さくなるとＮ2ガスによりターゲット表面
が窒化されるよりもスパッタリングによりターゲット表
面物質が飛ばされる方が優先し、ターゲット表面には常
にＴｉが出ている状態となる。したがって図６から明ら
かなように、Ｎ／Ｔｉ比が小さい領域では成膜速度が速
くなっている。
を用いたスパッタリングの成膜速度を示したものであ
る。Ｎ／Ｔｉが１の近くでは成膜速度が遅く、Ｎ／Ｔｉ
比が１より小さくなるとＮ2ガスによりターゲット表面
が窒化されるよりもスパッタリングによりターゲット表
面物質が飛ばされる方が優先し、ターゲット表面には常
にＴｉが出ている状態となる。したがって図６から明ら
かなように、Ｎ／Ｔｉ比が小さい領域では成膜速度が速
くなっている。
【００１４】Ａｌ膜上にＴｉ膜を積層すると、後工程の
熱処理によりＡｌ−Ｔｉ界面にＡｌとＴｉの化合物が形
成され、それがＡｌのエレクトロマイグレーション耐性
を向上させる。本発明の製造方法では、Ａｌ膜の上に純
Ｔｉ膜を積層してＡｌＴｉ化合物層を形成する場合は、
Ａｌ膜の上に初めに成膜する際のスパッタリングガスを
ＡｒとＮ2の混合ガスではなく純Ａｒガスとする。そし
てスパッタリングの途中からスパッタリングガスをＡｒ
とＮ2の混合ガスに切り換えれば図２又は図３の構成の
積層膜を得ることができる。
熱処理によりＡｌ−Ｔｉ界面にＡｌとＴｉの化合物が形
成され、それがＡｌのエレクトロマイグレーション耐性
を向上させる。本発明の製造方法では、Ａｌ膜の上に純
Ｔｉ膜を積層してＡｌＴｉ化合物層を形成する場合は、
Ａｌ膜の上に初めに成膜する際のスパッタリングガスを
ＡｒとＮ2の混合ガスではなく純Ａｒガスとする。そし
てスパッタリングの途中からスパッタリングガスをＡｒ
とＮ2の混合ガスに切り換えれば図２又は図３の構成の
積層膜を得ることができる。
【００１５】一方、反射防止膜としてＮ／Ｔｉが１以上
の膜を形成する場合は、Ｔｉターゲット表面がＴｉＮに
なっているため、Ａｌ層の上にＴｉ層を積層する場合に
はターゲットをＡｒで予めスパッタクリーニングを行な
い、ターゲット表面をＴｉにする必要がある。したがっ
て本発明のようにガスの切換えだけで連続成膜を行なう
ということができないため、スループットの低下を招
き、量産性が低下する。
の膜を形成する場合は、Ｔｉターゲット表面がＴｉＮに
なっているため、Ａｌ層の上にＴｉ層を積層する場合に
はターゲットをＡｒで予めスパッタクリーニングを行な
い、ターゲット表面をＴｉにする必要がある。したがっ
て本発明のようにガスの切換えだけで連続成膜を行なう
ということができないため、スループットの低下を招
き、量産性が低下する。
【００１６】本発明において配線が形成される下地基板
は、半導体素子が形成されたシリコンウエハで、その表
面が熱酸化膜で被われ、コンタクトホールがあけられた
もの、又は２層目以上のメタル配線に適用する場合には
層間絶縁膜が形成され、スルーホールがあけられたもの
である。Ａｌ配線の場合、その下層にエレクトロマイグ
レーション耐性を上げる目的で、Ｗ膜やＴｉＮ膜、Ｔｉ
膜を設けることが知られている。本発明でも下地基板は
その表面にエレクトロマイグレーション耐性を上げるた
めのＷ膜、ＴｉＮ膜、Ｔｉ膜などを設けたものも含んで
いる。
は、半導体素子が形成されたシリコンウエハで、その表
面が熱酸化膜で被われ、コンタクトホールがあけられた
もの、又は２層目以上のメタル配線に適用する場合には
層間絶縁膜が形成され、スルーホールがあけられたもの
である。Ａｌ配線の場合、その下層にエレクトロマイグ
レーション耐性を上げる目的で、Ｗ膜やＴｉＮ膜、Ｔｉ
膜を設けることが知られている。本発明でも下地基板は
その表面にエレクトロマイグレーション耐性を上げるた
めのＷ膜、ＴｉＮ膜、Ｔｉ膜などを設けたものも含んで
いる。
【００１７】本発明の製造方法は、次の工程（Ａ）から
（Ｄ）を含み、半導体素子が形成された下地基板上にメ
タル配線を形成する。（Ａ）下地基板上にＡｌを主成分
とする膜を堆積する工程、（Ｂ）そのＡｌを主成分とす
る膜上に、Ｔｉをターゲットとし、アルゴンをスパッタ
リングガスとしてスパッタリング法によりＴｉを堆積す
る工程、（Ｃ）工程（Ｂ）と同じスパッタリング装置
で、スパッタリングガスをアルゴンとＮの混合ガスとし
て、前記Ｔｉ膜上にＴｉとＮとを主成分とする膜を堆積
する工程、（Ｄ）この積層膜を配線にパターン化する工
程。
（Ｄ）を含み、半導体素子が形成された下地基板上にメ
タル配線を形成する。（Ａ）下地基板上にＡｌを主成分
とする膜を堆積する工程、（Ｂ）そのＡｌを主成分とす
る膜上に、Ｔｉをターゲットとし、アルゴンをスパッタ
リングガスとしてスパッタリング法によりＴｉを堆積す
る工程、（Ｃ）工程（Ｂ）と同じスパッタリング装置
で、スパッタリングガスをアルゴンとＮの混合ガスとし
て、前記Ｔｉ膜上にＴｉとＮとを主成分とする膜を堆積
する工程、（Ｄ）この積層膜を配線にパターン化する工
程。
【００１８】上記の製造方法は、配線のエレクトロマイ
グレーション耐性を向上させた配線構造として、Ａｌを
主成分とする膜上にＡｌとＴｉの合金膜を設けた配線を
前提とし、その上にＮ／Ｔｉ組成比が１未満のＴｉＮ膜
を設けるようにしている。しかし、前述のように、Ａｌ
を主成分とした膜の下にＷ膜やＴｉＮ膜、Ｔｉ膜を設け
ることによってもエレクトロマイグレーション耐性を向
上させることができるので、Ａｌを主成分とする膜上に
ＡｌとＴｉの合金膜を設けなくてもエレクトロマイグレ
ーション耐性に問題が生じない場合もある。そのため、
図１のようにＡｌを主成分とする膜上に、Ｎ／Ｔｉ組成
比が１未満のＴｉＮ膜を直接設けることも本発明に含ま
れている。その場合の製造方法は、以下の工程（Ａ）か
ら（Ｃ）を含み、半導体素子が形成された下地基板上に
メタル配線を形成する。（Ａ）下地基板上にアルミニウ
ムを主成分とする膜を堆積する工程、（Ｂ）そのアルミ
ニウムを主成分とする膜上に、チタンをターゲットと
し、スパッタリングガスをアルゴンと窒素の混合ガスと
して、チタンと窒素とを主成分とする膜を堆積する工
程、（Ｃ）この積層膜を配線にパターン化する工程。
グレーション耐性を向上させた配線構造として、Ａｌを
主成分とする膜上にＡｌとＴｉの合金膜を設けた配線を
前提とし、その上にＮ／Ｔｉ組成比が１未満のＴｉＮ膜
を設けるようにしている。しかし、前述のように、Ａｌ
を主成分とした膜の下にＷ膜やＴｉＮ膜、Ｔｉ膜を設け
ることによってもエレクトロマイグレーション耐性を向
上させることができるので、Ａｌを主成分とする膜上に
ＡｌとＴｉの合金膜を設けなくてもエレクトロマイグレ
ーション耐性に問題が生じない場合もある。そのため、
図１のようにＡｌを主成分とする膜上に、Ｎ／Ｔｉ組成
比が１未満のＴｉＮ膜を直接設けることも本発明に含ま
れている。その場合の製造方法は、以下の工程（Ａ）か
ら（Ｃ）を含み、半導体素子が形成された下地基板上に
メタル配線を形成する。（Ａ）下地基板上にアルミニウ
ムを主成分とする膜を堆積する工程、（Ｂ）そのアルミ
ニウムを主成分とする膜上に、チタンをターゲットと
し、スパッタリングガスをアルゴンと窒素の混合ガスと
して、チタンと窒素とを主成分とする膜を堆積する工
程、（Ｃ）この積層膜を配線にパターン化する工程。
【００１９】
（実施例１）実施例１は図２に示される積層構造のＡｌ
配線の製造方法に適用した例である。基板として６イン
チのシリコンウエハを用い、半導体素子を形成した後、
そのシリコンウエハ上に、大気圧下の酸素雰囲気中で、
９００℃で３０分間の熱処理によって熱酸化膜を形成す
る。その上にスパッタリング法によりＡｒガス圧５ミリ
Torr、ＤＣパワー２０Ｗ／ｃｍ2、基板温度を１５０℃
としてＡｌ−Ｓｉ−Ｃｕ膜（原子数比で、Ａｌが９８.
５％、Ｓｉが１％、Ｃｕが０.５％）を６０００Åの厚
さに成膜する。
配線の製造方法に適用した例である。基板として６イン
チのシリコンウエハを用い、半導体素子を形成した後、
そのシリコンウエハ上に、大気圧下の酸素雰囲気中で、
９００℃で３０分間の熱処理によって熱酸化膜を形成す
る。その上にスパッタリング法によりＡｒガス圧５ミリ
Torr、ＤＣパワー２０Ｗ／ｃｍ2、基板温度を１５０℃
としてＡｌ−Ｓｉ−Ｃｕ膜（原子数比で、Ａｌが９８.
５％、Ｓｉが１％、Ｃｕが０.５％）を６０００Åの厚
さに成膜する。
【００２０】そのＡｌ膜上にスパッタリング法によりＴ
ｉ膜を５０Å堆積する。成膜時のスパッタリングガスと
してはＡｒガスを用い、Ａｒガス圧３ミリTorr、ＤＣパ
ワー２Ｗ／ｃｍ2、基板温度１００℃であった。
ｉ膜を５０Å堆積する。成膜時のスパッタリングガスと
してはＡｒガスを用い、Ａｒガス圧３ミリTorr、ＤＣパ
ワー２Ｗ／ｃｍ2、基板温度１００℃であった。
【００２１】次に、ＡｒガスにＮ2ガスを加えてＴｉス
パッタリングを連続して行ない、ＴｉＮ膜を形成した。
このときのＡｒガス分圧は３ミリTorrで固定しておき、
新たに加えるＮ2ガス分圧を０ミリTorr、０.３ミリTor
r、０.６ミリTorr、１ミリTorr、３ミリTorrの５種類に
変化させ、それぞれ膜厚１０００ÅのＴｉＮ膜を形成し
た。これらのサンプルをＮ2ガス分圧の低い方から順番
にＮｏ．１〜Ｎｏ．５とする。これらのサンプルのｉ線
（３６５ｎｍ）の光に対する反射率を測定した測定結果
を表１に示す。
パッタリングを連続して行ない、ＴｉＮ膜を形成した。
このときのＡｒガス分圧は３ミリTorrで固定しておき、
新たに加えるＮ2ガス分圧を０ミリTorr、０.３ミリTor
r、０.６ミリTorr、１ミリTorr、３ミリTorrの５種類に
変化させ、それぞれ膜厚１０００ÅのＴｉＮ膜を形成し
た。これらのサンプルをＮ2ガス分圧の低い方から順番
にＮｏ．１〜Ｎｏ．５とする。これらのサンプルのｉ線
（３６５ｎｍ）の光に対する反射率を測定した測定結果
を表１に示す。
【００２２】
【表１】
【００２３】通常のリソグラフィーにおいては５０％以
下の反射率であればハレーションの問題は少ない。また
これらのサンプルと同じ条件で作成した試料のＴｉＮ膜
のＴｉとＮの組成比（原子数比）をラザフォード・バッ
クスキャッタリング法を用いて測定した結果を表２に示
す。
下の反射率であればハレーションの問題は少ない。また
これらのサンプルと同じ条件で作成した試料のＴｉＮ膜
のＴｉとＮの組成比（原子数比）をラザフォード・バッ
クスキャッタリング法を用いて測定した結果を表２に示
す。
【００２４】
【表２】
【００２５】また、ＴｉＮ成膜時の成膜速度を表３に示
す。Ｎｏ．５のサンプルだけ成膜速度が遅く、Ｔｉター
ゲットの表面が窒化され、ＴｉＮ表面になっているもの
と考えられる。
す。Ｎｏ．５のサンプルだけ成膜速度が遅く、Ｔｉター
ゲットの表面が窒化され、ＴｉＮ表面になっているもの
と考えられる。
【００２６】
【表３】
【００２７】次に、このように形成したＴｉＮ／Ｔｉ／
Ａｌ積層メタル膜を、幅が１０μｍで長さ１０ｍｍにパ
ターン化した後、プラズマＳｉＮ膜をその上に成膜し
た。成膜条件はＳｉＨ4ガスが１０ｓｃｃｍ、Ｎ2ガスが
１００ｓｃｃｍ、基板温度３００℃、全ガス圧１Torr、
ＲＦパワー２Ｗ／ｃｍ2とした。膜厚は１μｍとした。
Ａｌ積層メタル膜を、幅が１０μｍで長さ１０ｍｍにパ
ターン化した後、プラズマＳｉＮ膜をその上に成膜し
た。成膜条件はＳｉＨ4ガスが１０ｓｃｃｍ、Ｎ2ガスが
１００ｓｃｃｍ、基板温度３００℃、全ガス圧１Torr、
ＲＦパワー２Ｗ／ｃｍ2とした。膜厚は１μｍとした。
【００２８】次に、このＳｉＮ膜で被覆したサンプルを
大気圧下でＮ2雰囲気中、４２０℃で３０分間アニール
を行なった後、ｉ線の許容電流測定を行なった。測定条
件は電流密度１×１０6Ａ／ｃｍ2、温度２００℃で行な
い、断線するまでの時間を測定した。測定結果を表４に
示す。断線するまでの時間が１００時間以上であれば良
好であると判断することができる。
大気圧下でＮ2雰囲気中、４２０℃で３０分間アニール
を行なった後、ｉ線の許容電流測定を行なった。測定条
件は電流密度１×１０6Ａ／ｃｍ2、温度２００℃で行な
い、断線するまでの時間を測定した。測定結果を表４に
示す。断線するまでの時間が１００時間以上であれば良
好であると判断することができる。
【００２９】
【表４】
【００３０】（実施例２）実施例１ではＴｉ膜の膜厚が
１００Åであるが、実施例２ではＴｉ膜の膜厚を５００
Åとした。ＴｉＮ膜の作成条件はサンプルＮｏ．２と同
じとした。他は実施例１と全く同様にしてサンプルを形
成し、このサンプルをＮｏ．６とする。このサンプルの
配線の許容電流を測定した結果も表４に示す。
１００Åであるが、実施例２ではＴｉ膜の膜厚を５００
Åとした。ＴｉＮ膜の作成条件はサンプルＮｏ．２と同
じとした。他は実施例１と全く同様にしてサンプルを形
成し、このサンプルをＮｏ．６とする。このサンプルの
配線の許容電流を測定した結果も表４に示す。
【００３１】サンプルＮｏ．１〜Ｎｏ．６をＥＳＣＡ分
析した結果、Ａｌ−Ｓｉ−Ｃｕ膜とＴｉ膜の間にＡｌと
Ｔｉの合金層が形成されていることが確認された。この
結果は、先に述べた配線メタルのエレクトロマイグレー
ション耐性向上に寄与しているものと思われる。サンプ
ルＮｏ．２ではＴｉ膜が全てＡｌＴｉ合金になっている
のに対し、サンプルＮｏ．６ではＴｉ膜が厚いため、下
層はＡｌＴｉ合金、上層はＴｉ膜のままであった。
析した結果、Ａｌ−Ｓｉ−Ｃｕ膜とＴｉ膜の間にＡｌと
Ｔｉの合金層が形成されていることが確認された。この
結果は、先に述べた配線メタルのエレクトロマイグレー
ション耐性向上に寄与しているものと思われる。サンプ
ルＮｏ．２ではＴｉ膜が全てＡｌＴｉ合金になっている
のに対し、サンプルＮｏ．６ではＴｉ膜が厚いため、下
層はＡｌＴｉ合金、上層はＴｉ膜のままであった。
【００３２】（比較例） 実施例Ｎｏ．５のサンプルとＴｉ成膜以外は全く同じ条
件で成膜したサンプルを作成した。すなわち、比較例で
はＴｉ成膜を行なっていない。比較例の積層膜により形
成した配線の許容電流を測定した結果を表４に合わせて
示す。Ｔｉ膜を設けないことによりエレクトロマイグレ
ーション耐性が低くなっていることが分かる。サンプル
Ｎｏ．１〜Ｎｏ．４及びＮｏ．６が本発明の実施例であ
り、サンプルＮｏ．５も比較例である。
件で成膜したサンプルを作成した。すなわち、比較例で
はＴｉ成膜を行なっていない。比較例の積層膜により形
成した配線の許容電流を測定した結果を表４に合わせて
示す。Ｔｉ膜を設けないことによりエレクトロマイグレ
ーション耐性が低くなっていることが分かる。サンプル
Ｎｏ．１〜Ｎｏ．４及びＮｏ．６が本発明の実施例であ
り、サンプルＮｏ．５も比較例である。
【００３３】
【発明の効果】本発明は、メタル配線とする薄膜の最上
層にＴｉとＮとを主成分とし、ＴｉとＮとの割合が原子
数比でＴｉがＮよりも多くなっている層を形成したの
で、リソグラフィーにおいては露光に用いられる光に対
して従来の化学量論的組成が１：１のＴｉＮ膜よりも反
射率が低くなり、より微細なパターンを形成することが
できるようになる。また、このＴｉとＮとを主成分とす
る膜は、成膜速度が従来のＴｉＮ膜よりも速く、量産性
に優れている。また、Ａｌ層とＴｉＮ層との間にＡｌと
Ｔｉの化合物層を設けた場合には、Ａｌのエレクトロマ
イグレーション耐性が向上する。
層にＴｉとＮとを主成分とし、ＴｉとＮとの割合が原子
数比でＴｉがＮよりも多くなっている層を形成したの
で、リソグラフィーにおいては露光に用いられる光に対
して従来の化学量論的組成が１：１のＴｉＮ膜よりも反
射率が低くなり、より微細なパターンを形成することが
できるようになる。また、このＴｉとＮとを主成分とす
る膜は、成膜速度が従来のＴｉＮ膜よりも速く、量産性
に優れている。また、Ａｌ層とＴｉＮ層との間にＡｌと
Ｔｉの化合物層を設けた場合には、Ａｌのエレクトロマ
イグレーション耐性が向上する。
【図１】本発明の一態様を示す配線の概略断面図であ
る。
る。
【図２】本発明の他の態様を示す配線の概略断面図であ
る。
る。
【図３】本発明のさらに他の態様を示す配線の概略断面
図である。
図である。
【図４】Ｎ／Ｔｉ比に対するＴｉＮ膜の反射率を示す図
である。
である。
【図５】Ｎ／Ｔｉ比の異なる種々のＴｉ膜又はＴｉＮ膜
について、反射率の波長依存性を示す図である。
について、反射率の波長依存性を示す図である。
【図６】Ｎ／Ｔｉ比に対する成膜速度を示す図である。
２ 下地 ４ Ａ層 ６ Ｂ層 ８ Ｃ層 １０ Ｄ層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−316053（ＪＰ，Ａ) 特開 平７−99193（ＪＰ，Ａ) 特開 平５−218023（ＪＰ，Ａ) 特開 平５−121356（ＪＰ，Ａ) 特開 平４−171940（ＪＰ，Ａ) 特開 平６−112203（ＪＰ，Ａ) 国際公開92／20099（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768
Claims (6)
- 【請求項１】 半導体素子が形成された下地基板上にメ
タル配線が形成されており、そのメタル配線は、 アルミニウムを主成分とするＡ層と、 Ａ層上の最外層に形成され、チタンと窒素とを主成分と
し、窒素とチタンとの原子数比が０．５≦Ｎ／Ｔｉ≦
０．６であるＤ層と、からなる積層構造であることを特
徴とする半導体装置。 - 【請求項２】 半導体素子が形成された下地基板上にメ
タル配線が形成されており、そのメタル配線は、 アルミニウムを主成分とするＡ層と、 Ａ層上に形成され、アルミニウムとチタンとの化合物を
主成分とするＢ層と、 Ｂ層上の最外層に形成され、チタンと窒素とを主成分と
し、窒素とチタンとの原子数比が０．５≦Ｎ／Ｔｉ≦
０．６であるＤ層と、からなる積層構造であることを特
徴とする半導体装置。 - 【請求項３】 半導体素子が形成された下地基板上にメ
タル配線が形成されており、そのメタル配線は、 アルミニウムを主成分とするＡ層と、 Ａ層上に形成され、アルミニウムとチタンとの化合物を
主成分とするＢ層と、 Ｂ層上に形成され、チタンを主成分としアルミニウムを
含まないＣ層と、 Ｃ層上の最外層に形成され、チタンと窒素とを主成分と
し、窒素とチタンとの原子数比が０．５≦Ｎ／Ｔｉ≦
０．６であるＤ層と、からなる積層構造であることを特
徴とする半導体装置。 - 【請求項４】 以下の工程（Ａ）から（Ｃ）を含み、半
導体素子が形成された下地基板上にメタル配線を形成す
る半導体装置の製造方法。 （Ａ）下地基板上にアルミニウムを主成分とする膜を堆
積する工程、 （Ｂ）そのアルミニウムを主成分とする膜上に、チタン
をターゲットとし、スパッタリングガスをアルゴンと窒
素の混合ガスとして、チタンと窒素とを主成分とし、窒
素とチタンとの原子数比が０．５≦Ｎ／Ｔｉ≦０．６で
ある膜を堆積する工程、 （Ｃ）この積層膜を配線にパターン化する工程。 - 【請求項５】 以下の工程（Ａ）から（Ｄ）を含み、半
導体素子が形成された下地基板上にメタル配線を形成す
る半導体装置の製造方法。 （Ａ）下地基板上にアルミニウムを主成分とする膜を堆
積する工程、 （Ｂ）そのアルミニウムを主成分とする膜上に、チタン
をターゲットとし、アルゴンをスパッタリングガスとし
てスパッタリング法によりチタンを堆積する工程、 （Ｃ）工程（Ｂ）と同じスパッタリング装置で、スパッ
タリングガスをアルゴンと窒素の混合ガスとして、前記
チタン膜上にチタンと窒素とを主成分とし、窒素とチタ
ンとの原子数比が０．５≦Ｎ／Ｔｉ≦０．６である膜を
堆積する工程、 （Ｄ）この積層膜を配線にパターン化する工程。 - 【請求項６】 前記積層膜をパターン化するリソグラフ
ィー工程では、ＫｒＦエキシマレーザ又はＡｒＦエキシ
マレーザを光源とする請求項４又は５記載の半導体装置
の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22576394A JP3325720B2 (ja) | 1993-12-03 | 1994-08-26 | 半導体装置とその製造方法 |
| US08/349,033 US5589712A (en) | 1993-12-03 | 1994-12-02 | Semiconductor integrated circuit device and a method of manufacturing the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33956393 | 1993-12-03 | ||
| JP5-339563 | 1993-12-03 | ||
| JP22576394A JP3325720B2 (ja) | 1993-12-03 | 1994-08-26 | 半導体装置とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07211717A JPH07211717A (ja) | 1995-08-11 |
| JP3325720B2 true JP3325720B2 (ja) | 2002-09-17 |
Family
ID=26526821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22576394A Expired - Fee Related JP3325720B2 (ja) | 1993-12-03 | 1994-08-26 | 半導体装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5589712A (ja) |
| JP (1) | JP3325720B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635763A (en) * | 1993-03-22 | 1997-06-03 | Sanyo Electric Co., Ltd. | Semiconductor device having cap-metal layer |
| DE19515564B4 (de) * | 1994-04-28 | 2008-07-03 | Denso Corp., Kariya | Elektrode für ein Halbleiterbauelement und Verfahren zur Herstellung derselben |
| US5780908A (en) * | 1995-05-09 | 1998-07-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor apparatus with tungstein nitride |
| JPH0945635A (ja) * | 1995-07-27 | 1997-02-14 | Mitsubishi Electric Corp | 半導体装置の製造方法，及び半導体装置 |
| US6040613A (en) | 1996-01-19 | 2000-03-21 | Micron Technology, Inc. | Antireflective coating and wiring line stack |
| JP3751392B2 (ja) * | 1996-12-27 | 2006-03-01 | 長野計器株式会社 | 半導体素子の電極構造およびその製造方法 |
| US6084282A (en) * | 1997-04-01 | 2000-07-04 | Candescent Technologies Corporation | Low-stress and low-sensitivity metal film |
| US6188097B1 (en) | 1997-07-02 | 2001-02-13 | Micron Technology, Inc. | Rough electrode (high surface area) from Ti and TiN |
| US6034420A (en) * | 1997-12-18 | 2000-03-07 | Advanced Micro Devices, Inc. | Electromigration resistant patterned metal layer gap filled with HSQ |
| US6057603A (en) * | 1998-07-30 | 2000-05-02 | Advanced Micro Devices, Inc. | Fabrication of integrated circuit inter-level dielectrics using a stop-on-metal dielectric polish process |
| JP3735550B2 (ja) * | 2001-09-21 | 2006-01-18 | Ｔｄｋ株式会社 | 弾性表面波装置およびその製造方法 |
| US7765686B2 (en) | 2005-03-14 | 2010-08-03 | Ricoh Company, Ltd. | Multilayer wiring structure and method of manufacturing the same |
| JP5504784B2 (ja) | 2009-03-18 | 2014-05-28 | 株式会社リコー | 面発光レーザ、面発光レーザアレイ、光走査装置及び画像形成装置 |
| US8003536B2 (en) * | 2009-03-18 | 2011-08-23 | International Business Machines Corporation | Electromigration resistant aluminum-based metal interconnect structure |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0783034B2 (ja) * | 1986-03-29 | 1995-09-06 | 株式会社東芝 | 半導体装置 |
| JP2537413B2 (ja) * | 1989-03-14 | 1996-09-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| US5345108A (en) * | 1991-02-26 | 1994-09-06 | Nec Corporation | Semiconductor device having multi-layer electrode wiring |
-
1994
- 1994-08-26 JP JP22576394A patent/JP3325720B2/ja not_active Expired - Fee Related
- 1994-12-02 US US08/349,033 patent/US5589712A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5589712A (en) | 1996-12-31 |
| JPH07211717A (ja) | 1995-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0261846B1 (en) | Method of forming a metallization film containing copper on the surface of a semiconductor device | |
| US5572072A (en) | Semiconductor device having a multi-layer metallization structure | |
| JP3353874B2 (ja) | 半導体装置及びその製造方法 | |
| US5071714A (en) | Multilayered intermetallic connection for semiconductor devices | |
| JP3325720B2 (ja) | 半導体装置とその製造方法 | |
| JP2545184B2 (ja) | 半導体装置およびその製造方法 | |
| CN1127132C (zh) | 铜互连结构及其制作方法 | |
| US6043547A (en) | Circuit structure with an anti-reflective layer | |
| JP3586899B2 (ja) | 半導体装置およびその製造方法 | |
| US5171642A (en) | Multilayered intermetallic connection for semiconductor devices | |
| US5430258A (en) | Copper interconnection structure and method of preparing same | |
| JPH06310509A (ja) | 半導体集積回路の配線構造 | |
| US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
| JPH07201859A (ja) | 配線形成方法および半導体装置 | |
| JP2001196376A (ja) | 半導体装置の製造方法 | |
| JP2555949B2 (ja) | 半導体装置の製造方法 | |
| KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
| JPH05114558A (ja) | 半導体装置の製造方法 | |
| JPH0964039A (ja) | 配線形成方法 | |
| JP2003068735A (ja) | 半導体装置及びその製造方法 | |
| JPH06318595A (ja) | 半導体集積回路の配線構造体の製造方法 | |
| JPH06275620A (ja) | 半導体集積回路配線構造体 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JP2880341B2 (ja) | Ｘ線マスクの製造方法 | |
| JPH06318593A (ja) | 半導体集積回路の配線構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070705 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |