JP3324613B2 - Element substrate provided with nonlinear element, method of manufacturing the same, and electro-optical device using the element substrate - Google Patents
Element substrate provided with nonlinear element, method of manufacturing the same, and electro-optical device using the element substrateInfo
- Publication number
- JP3324613B2 JP3324613B2 JP23529492A JP23529492A JP3324613B2 JP 3324613 B2 JP3324613 B2 JP 3324613B2 JP 23529492 A JP23529492 A JP 23529492A JP 23529492 A JP23529492 A JP 23529492A JP 3324613 B2 JP3324613 B2 JP 3324613B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- element substrate
- metal layer
- conductive metal
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 211
- 238000004519 manufacturing process Methods 0.000 title claims description 104
- 239000004020 conductor Substances 0.000 claims description 294
- 229910052751 metal Inorganic materials 0.000 claims description 124
- 239000002184 metal Substances 0.000 claims description 124
- 238000000034 method Methods 0.000 claims description 83
- 239000000463 material Substances 0.000 claims description 47
- 239000004973 liquid crystal related substance Substances 0.000 claims description 39
- 229910052782 aluminium Inorganic materials 0.000 claims description 37
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 37
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- 239000010408 film Substances 0.000 description 74
- 238000001259 photo etching Methods 0.000 description 45
- 238000010586 diagram Methods 0.000 description 41
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 29
- 239000011651 chromium Substances 0.000 description 29
- 229910052804 chromium Inorganic materials 0.000 description 28
- 229910052715 tantalum Inorganic materials 0.000 description 21
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 21
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 16
- 229910001936 tantalum oxide Inorganic materials 0.000 description 16
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 238000004544 sputter deposition Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 239000012212 insulator Substances 0.000 description 5
- 229910001020 Au alloy Inorganic materials 0.000 description 4
- 229910000990 Ni alloy Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 238000007747 plating Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000004815 dispersion polymer Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910018134 Al-Mg Inorganic materials 0.000 description 1
- 229910018467 Al—Mg Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- WMYWOWFOOVUPFY-UHFFFAOYSA-L dihydroxy(dioxo)chromium;phosphoric acid Chemical compound OP(O)(O)=O.O[Cr](O)(=O)=O WMYWOWFOOVUPFY-UHFFFAOYSA-L 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、例えば液晶表示装置等
の電気光学装置に用いる素子基板、特に非線形素子を備
えた素子基板およびその製造方法並びにその素子基板を
用いた電気光学装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an element substrate used for an electro-optical device such as a liquid crystal display device, and more particularly to an element substrate having a non-linear element, a method of manufacturing the same, and an electro-optical device using the element substrate.
【0002】[0002]
【従来の技術】従来、例えば液晶表示装置において、液
晶パネルの液晶層を挟持する一対の基板の一方の基板上
に画素電極をマトリックス状に多数配置し、その各画素
電極を、電流電圧特性に非線形性を有する非線形素子を
介して駆動するものは知られている。2. Description of the Related Art Conventionally, in a liquid crystal display device, for example, a large number of pixel electrodes are arranged in a matrix on one of a pair of substrates sandwiching a liquid crystal layer of a liquid crystal panel, and each of the pixel electrodes has a current-voltage characteristic. A device driven via a nonlinear element having nonlinearity is known.
【0003】〔従来例1〕図68は上記のような液晶表
示装置等に用いる従来の素子基板の一例を示す一部の平
面図、図69は図68におけるA−A線に沿う素子部の
拡大断面図である。本例は非線形素子として通常のMI
M素子を各画素に1つずつ備えたものである。図におい
て、1は透明のガラス板等よりなる絶縁性基板、2はそ
の基板1上にストライプ状に多数設けた信号入力用配
線、3はその隣り合う配線2・2間に設けた画素電極で
ある。[Conventional Example 1] FIG. 68 is a partial plan view showing an example of a conventional element substrate used for a liquid crystal display device as described above, and FIG. 69 is a view showing an element portion taken along line AA in FIG. It is an expanded sectional view. This example uses a normal MI as a nonlinear element.
Each pixel has one M element. In the drawing, reference numeral 1 denotes an insulating substrate made of a transparent glass plate or the like, 2 denotes a signal input wiring provided on the substrate 1 in a stripe shape, and 3 denotes a pixel electrode provided between adjacent wirings 2. is there.
【0004】上記の配線2は、第1の導電体11と非線
形電気伝導体12とで構成され、その非線形電気伝導体
12の一部を覆うようにして設けた第2の導電体13に
画素電極3が導電接続されている。上記第1の導電体1
1と非線形電気伝導体12および第2の導電体13は、
その一部が重なるようにして設けられ、その重なる部分
が、電流電圧特性に非線形性を有する非線形素子として
のMIM(Metal Insulator Metal)素子Sを構成してい
る。The wiring 2 is composed of a first conductor 11 and a non-linear electric conductor 12, and a pixel is formed on a second conductor 13 provided so as to cover a part of the non-linear electric conductor 12. The electrode 3 is conductively connected. The first conductor 1
1 and the non-linear electric conductor 12 and the second electric conductor 13
The MIM (Metal Insulator Metal) element S as a non-linear element having non-linearity in current-voltage characteristics is provided so as to partially overlap each other.
【0005】上記第1の導電体11の材質としては、従
来一般にタンタル(Ta)が多く用いられ、非線形電気
伝導体12としては酸化タンタル(TaOx)、また第
2の導電体13としては、電流電圧特性の正負の対称性
がよく液晶と組合せやすいクロム(Cr)やチタン(T
i)等が多く用いられている。また画素電極3としては
透明のITO等が多く用いられている。Conventionally, tantalum (Ta) is often used as the material of the first conductor 11, tantalum oxide (TaOx) is used as the nonlinear electric conductor 12, and current is used as the second conductor 13. Chromium (Cr) and titanium (T
i) and the like are often used. As the pixel electrode 3, a transparent ITO or the like is often used.
【0006】上記のような素子基板を製造するに当たっ
ては、従来は例えば以下の要領で製造している。図70
〜図73はその製造プロセスの一例を示すもので、各図
中(a)は平面図、(b)は(a)における破線に沿う
素子部の断面図である。 (1)先ず、基板1上に導電体11を構成するタンタル
等の導電膜を形成し、その導電膜をフォトエッチング等
により所定の平面形状に成形して図70に示すように配
線2の一部を構成する導電体11を形成する。 (2)その両導電体11を陽極酸化等することによっ
て、その表面に図71に示すように酸化タンタル等の非
線形電気伝導体層12を形成する。 (3)次に、第2の導電体13を構成するクロム等の導
電膜を形成し、その導電膜をフォトエッチング等により
所定の平面形状に成形して図72に示すように第2の導
電体13を形成する。 (4)次いで、画素電極を構成するITO等を膜付け
し、その膜を所定の形状にパターニングして図73に示
すように画素電極3を形成するものである。In manufacturing the above-mentioned element substrate, conventionally, for example, it is manufactured in the following manner. Figure 70
73 to 73 show an example of the manufacturing process, in which (a) is a plan view and (b) is a cross-sectional view of the element portion along a broken line in (a). (1) First, a conductive film such as tantalum forming the conductor 11 is formed on the substrate 1, and the conductive film is formed into a predetermined planar shape by photo-etching or the like, and one of the wirings 2 is formed as shown in FIG. The conductor 11 constituting the portion is formed. (2) A non-linear electric conductor layer 12 of tantalum oxide or the like is formed on the surface of the two conductors 11 by anodic oxidation or the like as shown in FIG. (3) Next, a conductive film made of chromium or the like constituting the second conductor 13 is formed, and the conductive film is formed into a predetermined planar shape by photoetching or the like, and as shown in FIG. The body 13 is formed. (4) Next, a film of ITO or the like constituting the pixel electrode is formed, and the film is patterned into a predetermined shape to form the pixel electrode 3 as shown in FIG.
【0007】〔従来例2〕図74は他の従来例を示す素
子基板の一部の平面図、図75は図74におけるA−A
線に沿う素子部の拡大断面図である。前記従来例1と同
様の機能を有する部材には、同一の符号を付して説明す
る。本例は第1の導電体の側面を素子として利用するい
わゆるラテラル型のMIM素子を各画素に1つずつ備え
たもので、特に図の場合は配線2の側面にMIM素子S
を設けたものである。[Conventional Example 2] FIG. 74 is a plan view of a part of an element substrate showing another conventional example, and FIG.
It is an expanded sectional view of an element part which follows a line. Members having the same functions as those of the first conventional example will be described with the same reference numerals. In this example, each pixel is provided with one so-called lateral MIM element using the side surface of the first conductor as an element. In the case of FIG.
Is provided.
【0008】配線2は前記従来例1と同様に第1の導電
体11と非線形電気伝導体12とで構成され、その非線
形電気伝導体12の一部を覆うようにして設けた第2の
導電体13に画素電極3が導電接続されている。そして
上記第1の導電体11の上面の非線形電気伝導体12を
厚く形成して絶縁層(バリア層)12’とし、第1の導
電体11とその側面の非線形電気伝導体12および第2
の導電体13の重なる部分をMIM素子Sとしたもので
ある。上記各部材の材質は前記従来例1と同様である。The wiring 2 is composed of a first conductor 11 and a non-linear electric conductor 12 in the same manner as in the prior art 1, and a second conductor provided so as to cover a part of the non-linear electric conductor 12. The pixel electrode 3 is conductively connected to the body 13. Then, the non-linear electric conductor 12 on the upper surface of the first conductor 11 is formed thick to form an insulating layer (barrier layer) 12 ′, and the first electric conductor 11 and the non-linear electric conductor 12 and the second
The portion where the conductor 13 overlaps is the MIM element S. The material of each of the above members is the same as that of the first conventional example.
【0009】上記のような素子基板を製造するに当たっ
ては、従来は例えば以下の要領で製造している。図76
〜図81はその製造プロセスの一例を示すもので、各図
中(a)は平面図、(b)は(a)における破線に沿う
素子部の断面図である。 (1)先ず、基板1上に導電体11を構成するタンタル
等の導電膜を形成し、その導電膜をフォトエッチング等
により所定の平面形状に成形して図76に示すように配
線2の一部を構成する導電体11を形成する。 (2)その両導電体11を陽極酸化もしくは熱酸化等に
よって、その表面に図77に示すように酸化タンタル等
の絶縁層12’を形成する。 (3)上記の導電体11の側面の絶縁層12’をフォト
エッチング等により除去して図78に示すように該導電
体11の上面にのみ絶縁層12’を残す。 (4)上記の導電体11を再度陽極酸化もしくは熱酸化
等してその側面に図79に示すように非線形電気伝導体
12を形成する。 (5)次に、第2の導電体13を構成するクロム等の導
電膜を形成し、その導電膜をフォトエッチング等により
所定の平面形状に成形して図80に示すように第2の導
電体13を形成する。 (6)次いで、画素電極を構成するITO等を膜付け
し、その膜を所定の形状にパターニングして図81に示
すように画素電極3を形成するものである。In manufacturing the above-described element substrate, conventionally, for example, it is manufactured in the following manner. FIG.
81 to 81 show an example of the manufacturing process, in which (a) is a plan view and (b) is a cross-sectional view of the element portion along the broken line in (a). (1) First, a conductive film such as tantalum constituting the conductor 11 is formed on the substrate 1, and the conductive film is formed into a predetermined planar shape by photoetching or the like, and one of the wirings 2 is formed as shown in FIG. The conductor 11 constituting the portion is formed. (2) An insulating layer 12 'made of tantalum oxide or the like is formed on the surfaces of both conductors 11 by anodic oxidation or thermal oxidation as shown in FIG. 77. (3) The insulating layer 12 'on the side surface of the conductor 11 is removed by photoetching or the like to leave the insulating layer 12' only on the upper surface of the conductor 11, as shown in FIG. (4) The above-mentioned conductor 11 is again anodized or thermally oxidized to form a non-linear electric conductor 12 on the side surface as shown in FIG. (5) Next, a conductive film made of chromium or the like constituting the second conductor 13 is formed, and the conductive film is formed into a predetermined planar shape by photoetching or the like, and as shown in FIG. The body 13 is formed. (6) Next, a film of ITO or the like constituting the pixel electrode is formed, and the film is patterned into a predetermined shape to form the pixel electrode 3 as shown in FIG.
【0010】或いは、図82に示すように上記(1)と
同様の要領で基板1上に配線2の一部を構成する導電体
11を形成した後、その導電体11上にポリイミド膜等
の絶縁膜を形成することによって図83に示すように絶
縁層12’を形成し、次いで上記導電体11を陽極酸化
または熱酸化等して図84に示すように導電体11の側
面に非線形電気伝導体層12を形成する。その後、上記
(5)および(6)と同様の要領で第2の導電体13お
よび画素電極3を形成することによって、前記図74お
よび図75に示すようなラテラル型のMIM素子を有す
る素子基板を製造している。Alternatively, as shown in FIG. 82, after forming a conductor 11 constituting a part of the wiring 2 on the substrate 1 in the same manner as in the above (1), a polyimide film or the like is formed on the conductor 11. By forming an insulating film, an insulating layer 12 'is formed as shown in FIG. 83, and then the conductor 11 is anodized or thermally oxidized to form a non-linear electric conduction on the side surface of the conductor 11 as shown in FIG. The body layer 12 is formed. Thereafter, the second conductor 13 and the pixel electrode 3 are formed in the same manner as in the above (5) and (6), thereby forming an element substrate having a lateral MIM element as shown in FIGS. 74 and 75. Has been manufactured.
【0011】〔従来例3〕図85は更に他の従来例を示
す素子基板の一部の平面図、図86は図85におけるA
−A線に沿う素子部の拡大断面図である。本例は配線2
と各画素電極3との間に、2つの通常のMIM素子S1
・S2をいわゆるバック・トゥ・バック方式で直列に設
けたもので、配線2からの信号は素子S1においては第
1の導電体11・非線形電気伝導体12・第2の導電体
13の順に伝達され、素子S2においては第2の導電体
13・非線形電気伝導体12・第1の導電体11の順に
伝達される。そして、その素子S2の第1の導電体11
から画素電極3に入力される構成である。[Conventional Example 3] FIG. 85 is a plan view of a part of an element substrate showing still another conventional example, and FIG.
It is an expanded sectional view of an element part which meets an A line. This example is wiring 2
Between each pixel electrode 3 and two normal MIM elements S1
S2 is provided in series in a so-called back-to-back system, and a signal from the wiring 2 is transmitted in the element S1 in the order of the first conductor 11, the nonlinear electric conductor 12, and the second conductor 13. Then, in the element S2, the light is transmitted in the order of the second conductor 13, the nonlinear electric conductor 12, and the first conductor 11. Then, the first conductor 11 of the element S2
Is input to the pixel electrode 3 from the pixel.
【0012】上記の配線2は、本例においては第1の導
電体11と非線形電気伝導体12とで構成され、その配
線2および上記の素子S1・S2を構成する導電体11
・13および非線形電気伝導体12並びに画素電極3の
材質は、前記従来例1の場合と同様のものが用いられて
いる。In the present embodiment, the wiring 2 is composed of a first conductor 11 and a non-linear electric conductor 12, and the wiring 2 and the conductors 11 forming the elements S1 and S2 are formed.
The materials used for the material 13, the nonlinear electric conductor 12, and the pixel electrode 3 are the same as those used in the first conventional example.
【0013】上記のような素子基板を製造するに当たっ
ては、従来は例えば以下の要領で製造している。図87
〜図92はその製造プロセスの一例を示すもので、各図
中(a)は平面図、(b)は(a)における破線に沿う
素子部の断面図である。 (1)まず基板1上に導電体11を構成するタンタル等
の導電膜を形成し、その導電膜をフォトエッチングによ
り所定の平面形状に成形して図87に示すようにMIM
素子S1・S2および配線2の一部を構成する第1の導
電体11を形成する。 (2)その両導電体11を陽極酸化して、その表面に図
88に示すように酸化タンタル等の非線形電気伝導体1
2を形成する。 (3)次に、図89に示すように2つの素子S1・S2
の間の導電体および非線形電気伝導体とをフォトエッチ
ング等により切除する。 (4)また後述する画素電極と導電接続するために、図
90に示すように一方の素子S2側の非線形電気伝導体
12の一部をエッチング等により剥離して第1の導電体
11を露出させる。 (5)次いで第2の導電体13を構成するクロム等の導
電膜を形成し、その導電膜をフォトエッチング等により
所定の平面形状に成形して図91に示すように第2の導
電体13を形成する。 (6)そして画素電極を構成するITO等を膜付けし、
その膜を所定の形状にパターニングして図92に示すよ
うに画素電極3を形成するものである。In manufacturing the above-mentioned element substrate, conventionally, for example, it is manufactured in the following manner. Fig. 87
92 show an example of the manufacturing process, in which (a) is a plan view and (b) is a cross-sectional view of the element portion along a broken line in (a). (1) First, a conductive film such as tantalum constituting the conductor 11 is formed on the substrate 1, and the conductive film is formed into a predetermined planar shape by photoetching to form an MIM as shown in FIG.
The first conductor 11 that forms a part of the elements S1 and S2 and the wiring 2 is formed. (2) Both the conductors 11 are anodized, and a non-linear electric conductor 1 such as tantalum oxide is formed on the surface thereof as shown in FIG.
Form 2 (3) Next, as shown in FIG. 89, two elements S1 and S2
And the non-linear electric conductor between them are cut off by photoetching or the like. (4) In order to make conductive connection with a pixel electrode to be described later, as shown in FIG. 90, a part of the nonlinear electric conductor 12 on one element S2 side is peeled off by etching or the like to expose the first conductor 11. Let it. (5) Next, a conductive film of chromium or the like constituting the second conductor 13 is formed, and the conductive film is formed into a predetermined planar shape by photoetching or the like, and as shown in FIG. To form (6) Then, ITO or the like that constitutes the pixel electrode is coated with a film,
The film is patterned into a predetermined shape to form the pixel electrode 3 as shown in FIG.
【0014】〔従来例4〕図93は更に他の従来例を示
す素子基板の平面図、図94は図93におけるA−A線
に沿う素子部の拡大断面図である。本例は配線2と各画
素電極3との間に、2つのラテラル型のMIM素子S1
・S2をバック・トゥ・バック方式で直列に設けたもの
で、その各MIM素子S1・S2は配線2と各画素電極
3との間に形成した第1の導電体11の左右両側面に設
けられている。[Conventional Example 4] FIG. 93 is a plan view of an element substrate showing still another conventional example, and FIG. 94 is an enlarged cross-sectional view of the element portion along the line AA in FIG. In this example, two lateral MIM elements S1 are provided between the wiring 2 and each pixel electrode 3.
S2 is provided in series in a back-to-back system, and each of the MIM elements S1 and S2 is provided on the left and right side surfaces of the first conductor 11 formed between the wiring 2 and each pixel electrode 3. Have been.
【0015】配線2は本例においては第1の導電体11
と非線形電気伝導体12および第2の導電体13とで構
成され、信号は主としてその第2の導電体13を通って
伝達される。その配線2からの信号は、素子S1におい
ては上記配線2の第2の導電体13から非線形電気伝導
体12を経て配線2と各画素電極3との間の第1の導電
体11に伝達され、素子S2においては上記第1の導電
体11から非線形電気伝導体12を経て画素電極3との
間の第1の導電体11に伝達される。そして、その素子
S2の第1の導電体11から画素電極3に上記の信号が
入力される構成である。上記の各構成部材の材質は前記
例と同様である。The wiring 2 is a first conductor 11 in this embodiment.
And a non-linear electric conductor 12 and a second conductor 13, and a signal is mainly transmitted through the second conductor 13. In the element S1, a signal from the wiring 2 is transmitted from the second conductor 13 of the wiring 2 to the first conductor 11 between the wiring 2 and each pixel electrode 3 via the non-linear electric conductor 12. In the element S2, the light is transmitted from the first conductor 11 to the first conductor 11 between the pixel electrode 3 via the non-linear electric conductor 12. Then, the above signal is input to the pixel electrode 3 from the first conductor 11 of the element S2. The material of each component described above is the same as in the above-described example.
【0016】上記のような素子基板を製造するに当たっ
ては、従来は例えば以下の要領で製造している。図95
〜図101はその製造プロセスの一例を示すもので、各
図中(a)は平面図、(b)は(a)における破線に沿
う素子部の断面図である。 (1)先ず、基板1上に導電体11を構成するタンタル
等の導電膜を形成し、その導電膜をフォトエッチング等
により所定の平面形状に成形して図95に示すようにM
IM素子S1・S2および配線2の一部を構成する導電
体11を形成する。 (2)その両導電体11を陽極酸化もしくは熱酸化等に
よって、その表面に図96に示すように酸化タンタル等
の絶縁層12’を形成する。 (3)上記の導電体11の側面の絶縁層12’をフォト
エッチング等により除去して図97に示すように該導電
体11の上面にのみ絶縁層12’をを残す。 (4)上記の導電体11を再度陽極酸化もしくは熱酸化
等して、その側面に図98に示すように非線形電気伝導
体12を形成する。 (5)次に、図99に示すように素子を構成する部分と
配線2を構成する部分との間の導電体11と絶縁層およ
び非線形電気伝導体12をフォトエッチング等により切
除する。 (6)そして第2の導電体13を構成するクロム等の導
電膜を形成し、その導電膜をフォトエッチング等により
所定の平面形状に成形して図100に示すように第2の
導電体13を形成する。 (7)次いで、画素電極を構成するITO等を膜付け
し、その膜を所定の形状にパターニングして図101に
示すように画素電極3を形成するものである。In manufacturing the above-mentioned element substrate, conventionally, for example, it is manufactured in the following manner. FIG. 95
101 to 101 show an example of the manufacturing process, in which (a) is a plan view and (b) is a cross-sectional view of the element portion along the broken line in (a). (1) First, a conductive film such as tantalum constituting the conductor 11 is formed on the substrate 1, and the conductive film is formed into a predetermined planar shape by photo-etching or the like, and as shown in FIG.
The conductors 11 that form part of the IM elements S1 and S2 and the wiring 2 are formed. (2) An insulating layer 12 'of tantalum oxide or the like is formed on the surfaces of the conductors 11 by anodic oxidation or thermal oxidation as shown in FIG. 96. (3) The insulating layer 12 'on the side surface of the conductor 11 is removed by photoetching or the like to leave the insulating layer 12' only on the upper surface of the conductor 11, as shown in FIG. (4) The conductor 11 is again subjected to anodic oxidation or thermal oxidation to form a non-linear electric conductor 12 on the side surface as shown in FIG. (5) Next, as shown in FIG. 99, the conductor 11 and the insulating layer and the non-linear electric conductor 12 between the part constituting the element and the part constituting the wiring 2 are removed by photoetching or the like. (6) Then, a conductive film such as chromium constituting the second conductor 13 is formed, and the conductive film is formed into a predetermined planar shape by photoetching or the like, and as shown in FIG. To form (7) Next, a film of ITO or the like constituting the pixel electrode is formed, and the film is patterned into a predetermined shape to form the pixel electrode 3 as shown in FIG.
【0017】[0017]
【発明が解決しようとする課題】ところが、上記のよう
に信号入力用配線をタンタル等の導電体と、それを陽極
酸化した酸化タンタルとで形成するものは、配線抵抗が
比較的大きく、特に大画面化に際しては、クロストーク
等による画質の劣化が激しい。また駆動電圧が高くなる
等の不具合があった。本発明は上記の問題点に鑑みて提
案されたもので、配線抵抗が小さくてクロストーク等の
発生が少なく、しかも低電圧で駆動することのできる素
子基板およびそれを用いた電気光学装置を提供すると共
に、上記のような素子基板を容易・安価に製造すること
のできる素子基板の製造方法を提供ことを目的とする。However, when the signal input wiring is formed of a conductor such as tantalum and anodized tantalum oxide as described above, the wiring resistance is relatively large, and particularly large. At the time of screen conversion, image quality is significantly deteriorated due to crosstalk and the like. There were also problems such as an increase in drive voltage. The present invention has been proposed in view of the above-described problems, and provides an element substrate which has low wiring resistance, has less occurrence of crosstalk, and can be driven at a low voltage, and an electro-optical device using the same. It is another object of the present invention to provide a method of manufacturing an element substrate capable of easily and inexpensively manufacturing the above-described element substrate.
【0018】[0018]
【課題を解決するための手段】上記の目的を達成するた
めに本発明による素子基板およびその製造方法並びに該
素子基板を用いた電気光学装置は、以下の構成としたも
のである。すなわち、基板上に第1の導電体と非線形電
気伝導体および第2の導電体とを順に積層してなり、そ
れ等の重なる部分が電流電圧特性に非線形性を有する非
線形素子が前記第1の導電体と同材質で形成された信号
入力用配線と画素電極との間に設けられた素子基板にお
いて、前記第1の導電体と同材質で形成された前記信号
入力用配線の下部に該信号入力用配線に沿って高導電性
金属層を別個に設けると共に、該高導電性金属層を前記
信号入力用配線で被覆したことを特徴とする。Means for Solving the Problems To achieve the above object, an element substrate according to the present invention, a method for manufacturing the same, and an electro-optical device using the element substrate are configured as follows. That is, a first conductor, a non-linear electric conductor, and a second conductor are sequentially laminated on a substrate, and the overlapping portion of the first conductor, the non-linear element having a non-linear current-voltage characteristic is the first element. In the element substrate provided between the pixel electrode and the signal input wiring formed of the same material as the conductor, the signal is formed under the signal input wiring formed of the same material as the first conductor. A high conductive metal layer is separately provided along the input wiring, and the high conductive metal layer is covered with the signal input wiring.
【0019】[0019]
【作用】上記のように信号入力用配線に沿って高導電性
金属層を設けたことによって、配線抵抗を小さくするこ
とが可能となる。By providing a highly conductive metal layer along the signal input wiring as described above, it is possible to reduce the wiring resistance.
【0020】[0020]
【実施例】以下、本発明による素子基板およびその製造
方法並びに該素子基板を用いた電気光学装置を、図の実
施例に基づいて具体的に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an element substrate according to the present invention, a method of manufacturing the same, and an electro-optical device using the element substrate will be described in detail with reference to the drawings.
【0021】〔実施例1〕図1は本発明の一実施例を示
す素子基板の平面図、図2は図1におけるA−A線に沿
う素子部の拡大断面図である。以下、前記の従来例と同
様の機能を有する部材には、同一の符号を付して説明す
る。本実施例は前記従来例1と同様に非線形素子として
単一の通常のMIM素子Sを各画素毎に設けたものにお
いて、配線2を構成する導電体11の内方に、配線2の
長手方向に沿って高導電性金属層4を形成したものであ
る。特に本例においては高導電性金属層4としてアルミ
ニウムを用いたものである。Embodiment 1 FIG. 1 is a plan view of an element substrate showing an embodiment of the present invention, and FIG. 2 is an enlarged sectional view of an element section taken along line AA in FIG. Hereinafter, members having the same functions as those of the above-described conventional example will be described with the same reference numerals. In this embodiment, a single ordinary MIM element S is provided for each pixel as a non-linear element as in the conventional example 1 described above. Along with the highly conductive metal layer 4. In particular, in this example, aluminum is used as the highly conductive metal layer 4.
【0022】上記のアルミニウムとしては、アルミニウ
ム単体でもアルミニウム合金でもよく、アルミニウム合
金としては、アルミニウムを主体とした例えばAl−C
u合金やAl−Mg合金等を用いることができる。また
アルミニウムに限らず銅単体もしくは銅合金その他の高
導電性金属材料を用いてもよい。他の部材の材質は従来
例と同様のものを用いることができる。上記のように配
線2に沿って高導電性金属層4を設けることによって、
配線2の配線抵抗を低減することが可能となる。The aluminum may be aluminum alone or an aluminum alloy. The aluminum alloy may be, for example, Al-C
A u alloy, an Al-Mg alloy, or the like can be used. Further, not only aluminum but also copper alone, a copper alloy or other highly conductive metal materials may be used. As the material of the other members, the same materials as in the conventional example can be used. By providing the highly conductive metal layer 4 along the wiring 2 as described above,
The wiring resistance of the wiring 2 can be reduced.
【0023】上記の素子基板を製造するに当たっては、
例えば以下の要領で製造することができる。まず図3に
示すように基板1上に、高導電性金属層4を構成するア
ルミニウム等よりなる高導電性金属薄膜をスパッタリン
グ等で形成し、これをフォトエッチング等で所定の形状
にパターニングして高導電性金属層4を形成する。その
高導電性金属層4の上に前記従来例1と同様に第1の導
電体11を構成するタンタル等を膜付けし、その膜をフ
ォトエッチングにより所定の平面形状に成形して図4に
示すように第1の導電体11を形成する。以後は前記従
来例1と同様の要領で非線形電気伝導体層12、第2の
導電体13、画素電極3を順に形成すればよい。In manufacturing the above element substrate,
For example, it can be manufactured in the following manner. First, as shown in FIG. 3, a highly conductive metal thin film made of aluminum or the like constituting the highly conductive metal layer 4 is formed on the substrate 1 by sputtering or the like, and is patterned into a predetermined shape by photo etching or the like. A highly conductive metal layer 4 is formed. A film of tantalum or the like constituting the first conductor 11 is formed on the highly conductive metal layer 4 in the same manner as in the conventional example 1, and the film is formed into a predetermined planar shape by photoetching. A first conductor 11 is formed as shown. Thereafter, the nonlinear electric conductor layer 12, the second conductor 13, and the pixel electrode 3 may be formed in the same manner as in the first conventional example.
【0024】図5は上記の素子基板を用いて電気光学装
置としての液晶表示装置を構成した実施例の縦断面図で
ある。図において、1は前記図1および図2のように構
成した素子基板、51はその素子基板1に対向させて配
置した対向基板で、その内面には対向電極52が設けら
れ、上記両基板1・51間に液晶層53を介在させた構
成である。上記の素子基板1には前述のように信号入力
用配線2に沿って高導電性金属層4が設けられており、
それによって配線抵抗が低減されるため低電圧で良好な
表示を得ることが可能となる。FIG. 5 is a longitudinal sectional view of an embodiment in which a liquid crystal display device as an electro-optical device is constituted by using the above-mentioned element substrate. In the drawing, reference numeral 1 denotes an element substrate configured as shown in FIGS. 1 and 2, reference numeral 51 denotes an opposing substrate arranged so as to oppose the element substrate 1, and an opposing electrode 52 is provided on the inner surface thereof. The liquid crystal layer 53 is interposed between 51. The element substrate 1 is provided with the highly conductive metal layer 4 along the signal input wiring 2 as described above.
As a result, the wiring resistance is reduced, so that a good display can be obtained at a low voltage.
【0025】〔実施例2〕図6は本発明による他の実施
例を示す素子基板の平面図、図7は図6におけるA−A
線に沿う素子部の拡大断面図である。本実施例は前記従
来例2と同様に非線形素子として単一のラテラル型MI
M素子Sを各画素毎に設けたものにおいて、上記実施例
1と同様に配線2を構成する導電体11の内方に、配線
2の長手方向に沿ってアルミニウムとよりなる高導電性
金属層4を形成したものである。[Embodiment 2] FIG. 6 is a plan view of an element substrate according to another embodiment of the present invention, and FIG.
It is an expanded sectional view of an element part which follows a line. In this embodiment, a single lateral type MI is used as a nonlinear element as in the second conventional example.
In the case where the M element S is provided for each pixel, a highly conductive metal layer made of aluminum is provided along the longitudinal direction of the wiring 2 inside the conductor 11 forming the wiring 2 as in the first embodiment. 4 is formed.
【0026】上記の素子基板を製造するに当たっては、
図には省略したが、例えば上記実施例1と同様に予め基
板1上に高導電性金属層4を形成し、以後は従来例2に
おける前記図76〜図81に示すプロセスを前記と同様
の要領で順に実行して第1の導電体11、絶縁層1
2’、非線形電気伝導体層12、第2の導電体13、画
素電極3を形成すればよい。また前記従来例2と同様に
上記図76〜図79に示すプロセスに替えて前記図82
〜図84に示すプロセスによって製造することもでき
る。In manufacturing the above element substrate,
Although omitted in the figure, for example, a highly conductive metal layer 4 is formed on the substrate 1 in advance in the same manner as in the first embodiment, and thereafter, the processes shown in FIGS. The first conductor 11 and the insulating layer 1 are sequentially executed as described above.
2 ′, the nonlinear electric conductor layer 12, the second conductor 13, and the pixel electrode 3 may be formed. Also, in the same manner as in the conventional example 2, the process shown in FIGS.
84 can also be manufactured.
【0027】上記高導電性金属層4の材質は、上記実施
例1の場合と同様に適宜変更可能であり、他の部材の材
質は従来例と同様のものを用いることができる。後述す
る実施例においても同様である。また本例においても上
記の素子基板を用いて前記図5と同様の液晶表示装置等
の電気光学装置を構成することができるもので、低電圧
で良好な表示を得ることが可能となる。The material of the highly conductive metal layer 4 can be changed appropriately as in the case of the first embodiment, and the other materials can be the same as those of the conventional example. The same applies to the embodiments described later. Also in this example, an electro-optical device such as a liquid crystal display device similar to that shown in FIG. 5 can be formed using the above-described element substrate, and a good display can be obtained at a low voltage.
【0028】〔実施例3〕図8は本発明による更に他の
実施例を示す素子基板の平面図、図9は図8におけるA
−A線に沿う素子部の断面図である。本実施例は前記従
来例3と同様に非線形素子としてバック・トゥ・バック
方式の通常のMIM素子S1・S2を設けたものにおい
て、上記実施例1と同様に配線2を構成する導電体11
の内方に、配線2の長手方向に沿ってアルミニウムとよ
りなる高導電性金属層4を形成したものである。[Embodiment 3] FIG. 8 is a plan view of an element substrate showing still another embodiment of the present invention, and FIG.
It is sectional drawing of the element part which follows the -A line. This embodiment is similar to the above-mentioned conventional example 3 except that ordinary back-to-back type ordinary MIM elements S1 and S2 are provided as nonlinear elements.
Is formed with a highly conductive metal layer 4 made of aluminum along the longitudinal direction of the wiring 2.
【0029】上記の素子基板を製造するに当たっては、
本例においても図には省略したが、例えば上記実施例1
と同様に予め基板1上に高導電性金属層4を形成し、以
後は従来例3における前記図87〜図92に示すプロセ
スを前記と同様の要領で順に実行して第1の導電体1
1、非線形電気伝導体層12、第2の導電体13、画素
電極3を形成すればよい。In manufacturing the above element substrate,
Although not shown in the drawings in this embodiment, for example,
The highly conductive metal layer 4 is previously formed on the substrate 1 in the same manner as described above, and thereafter, the processes shown in FIGS.
1. The nonlinear electric conductor layer 12, the second conductor 13, and the pixel electrode 3 may be formed.
【0030】本例においても上記の素子基板を用いて前
記図5と同様の液晶表示装置等の電気光学装置を構成す
ることができるもので、低電圧で良好な表示を得ること
が可能となる。Also in this embodiment, an electro-optical device such as a liquid crystal display device similar to that shown in FIG. 5 can be formed by using the above-mentioned element substrate, and a good display can be obtained at a low voltage. .
【0031】〔実施例4〕図10は本発明による更に他
の実施例を示す素子基板の平面図、図11は図10にお
けるA−A線に沿う素子部の拡大断面図である。本実施
例は前記従来例4と同様に非線形素子としてバック・ト
ゥ・バック方式でラテラル型のMIM素子S1・S2を
設けたものにおいて、前記例と同様に配線2を構成する
導電体11の内方に、配線2の長手方向に沿ってアルミ
ニウム等よりなる高導電性金属層4を形成したものであ
る。上記のように配線2に沿って高導電性金属層4を設
けることによって、配線2の配線抵抗を低減することが
できるものである。[Embodiment 4] FIG. 10 is a plan view of an element substrate showing still another embodiment according to the present invention, and FIG. 11 is an enlarged sectional view of the element portion taken along line AA in FIG. In this embodiment, as in the prior art 4, a back-to-back lateral MIM element S1 or S2 is provided as a non-linear element. On the other hand, a highly conductive metal layer 4 made of aluminum or the like is formed along the longitudinal direction of the wiring 2. By providing the highly conductive metal layer 4 along the wiring 2 as described above, the wiring resistance of the wiring 2 can be reduced.
【0032】上記の素子基板を製造するに当たっては、
例えば以下の要領で製造することができる。図12〜図
19はその製造プロセスの一例を示すもので、各図中
(a)は平面図、(b)は(a)における破線に沿う素
子部の断面図である。 (1)まず基板1上に、高導電性金属層4を構成するア
ルミニウム等よりなる高導電性金属薄膜をスパッタリン
グ等で形成し、これをフォトエッチング等で所定の形状
にパターニングして図12に示すように高導電性金属層
4を基板1上に形成する。 (2)その高導電性金属層4の上に前記従来例1と同様
に第1の導電体11を構成するタンタル等を膜付けし、
その膜をフォトエッチングにより所定の平面形状に成形
して図13に示すように第1の導電体11を形成する。 (3)その第1の導電体11を陽極酸化もしくは熱酸化
等して第1の導電体11の表面に図14に示すように酸
化タンタル等の絶縁層12’を形成する。 (4)上記第1の導電体11の側面の絶縁層12’を図
15に示すようにフォトエッチング等により除去する。 (5)次いで、図16に示すように第1の導電体11の
側面に非線形電気伝導体12を形成する。 (6)そして、素子を構成する部分と配線2を構成する
部分との間の第1の導電体11および非線形電気伝導体
12を、図17に示すようにフォトエッチング等により
切除する。その際、同時に高導電性金属層4と第2の導
電体13とを導電接続するためのコンタクトホールHを
上記のフォトエッチングにより形成するもので、そのと
き高導電性金属層4をエッチングストッパとして利用す
ることができる。 (7)次に第2の導電体13を構成するクロム等を膜付
けし、その膜をフォトエッチング等により所定の平面形
状に成形して図18に示すように第2の導電体13を形
成する。 (8)そして最後に画素電極を構成するITO等を膜付
けし、その膜をエッチング等で所定の形状にパターニン
グして図19に示すように画素電極3を形成すればよ
い。In manufacturing the above element substrate,
For example, it can be manufactured in the following manner. 12 to 19 show an example of the manufacturing process, in which (a) is a plan view and (b) is a cross-sectional view of the element portion along a broken line in (a). (1) First, a highly conductive metal thin film made of aluminum or the like constituting the highly conductive metal layer 4 is formed on the substrate 1 by sputtering or the like, and is patterned into a predetermined shape by photoetching or the like. As shown, a highly conductive metal layer 4 is formed on a substrate 1. (2) A film of tantalum or the like constituting the first conductor 11 is formed on the highly conductive metal layer 4 in the same manner as in the conventional example 1,
The film is formed into a predetermined planar shape by photoetching to form a first conductor 11 as shown in FIG. (3) The first conductor 11 is anodized or thermally oxidized to form an insulating layer 12 'of tantalum oxide or the like on the surface of the first conductor 11, as shown in FIG. (4) The insulating layer 12 'on the side surface of the first conductor 11 is removed by photo etching or the like as shown in FIG. (5) Next, as shown in FIG. 16, a non-linear electric conductor 12 is formed on the side surface of the first conductor 11. (6) Then, the first conductor 11 and the non-linear electric conductor 12 between the part constituting the element and the part constituting the wiring 2 are removed by photoetching or the like as shown in FIG. At this time, a contact hole H for conducting the conductive connection between the highly conductive metal layer 4 and the second conductor 13 is formed at the same time by the above-mentioned photoetching. At this time, the highly conductive metal layer 4 is used as an etching stopper. Can be used. (7) Next, a film of chromium or the like constituting the second conductor 13 is formed, and the film is formed into a predetermined planar shape by photoetching or the like to form the second conductor 13 as shown in FIG. I do. (8) Finally, a film of ITO or the like forming the pixel electrode may be formed, and the film may be patterned into a predetermined shape by etching or the like to form the pixel electrode 3 as shown in FIG.
【0033】なお上記の画素電極3をエッチングする際
に前記のアルミニウム等よりなる高導電性金属層4が外
部に露出していると、エッチング材料の選択が難しい
が、図示例のように第1の導電体11等で被覆されてい
ると、上記のような不都合がなく、また液晶表示装置等
に用いる場合のラビング耐性にも問題が生じない等の利
点がある。また本実施例においても前記従来例2と同様
に絶縁層12’を熱酸化によって形成する、あるいはポ
リイミド膜等の絶縁性部材で形成することもできる。さ
らに上記実施例では、高導電性金属層4と第2の導電体
13とを導電接続するためにコンタクトホールHを形成
したが、配線2部分の絶縁体12を剥離し、その上に第
2の導電体13を直接密着させて接続することもでき
る。If the highly conductive metal layer 4 made of aluminum or the like is exposed to the outside when the above-described pixel electrode 3 is etched, it is difficult to select an etching material. When covered with the conductor 11 or the like, there is an advantage that the above-mentioned inconvenience is not caused, and there is no problem in rubbing resistance when used in a liquid crystal display device or the like. Also, in this embodiment, the insulating layer 12 'can be formed by thermal oxidation, or can be formed of an insulating member such as a polyimide film, similarly to the second conventional example. Further, in the above embodiment, the contact hole H was formed to electrically connect the highly conductive metal layer 4 and the second conductor 13. However, the insulator 12 in the wiring 2 was peeled off, and the second The conductors 13 can be directly connected to each other for connection.
【0034】図20は上記の素子基板を用いて電気光学
装置としての液晶表示装置を構成した実施例の縦断面図
である。図において、1は前記図10および図11のよ
うに構成した素子基板、51はその素子基板1に対向さ
せて配置した対向基板で、その内面には対向電極52が
設けられ、上記両基板1・51間に液晶層53を介在さ
せた構成である。上記の素子基板1には前述のように信
号入力用配線2に沿って高導電性金属層4が設けられて
おり、それによって配線抵抗が低減されるため低電圧で
良好な表示を得ることが可能となる。FIG. 20 is a longitudinal sectional view of an embodiment in which a liquid crystal display device as an electro-optical device is constructed by using the above-mentioned element substrate. In the drawing, reference numeral 1 denotes an element substrate configured as shown in FIGS. 10 and 11, reference numeral 51 denotes an opposing substrate disposed so as to oppose the element substrate 1, and an opposing electrode 52 is provided on the inner surface thereof. The liquid crystal layer 53 is interposed between 51. As described above, the element substrate 1 is provided with the highly conductive metal layer 4 along the signal input wiring 2, thereby reducing the wiring resistance, so that a good display can be obtained at a low voltage. It becomes possible.
【0035】〔実施例5〕図21は本発明による更に他
の実施例を示す素子基板の平面図、図22は図21にお
けるA−A線に沿う素子部の拡大断面図である。本実施
例は前記実施例4と同様に配線2の導電体11の内方
に、その配線2の長手方向に沿ってアルミニウム等より
なる高導電性金属層4を形成すると共に、実施例4にお
けるバック・トゥ・バック方式でラテラル型の2つの素
子S1・S2を上記配線2の側面と、その配線2と画素
電極3との間の導電体11の一方の側面とに設けたもの
である。[Embodiment 5] FIG. 21 is a plan view of an element substrate showing still another embodiment according to the present invention, and FIG. 22 is an enlarged sectional view of the element portion taken along line AA in FIG. In the present embodiment, a high conductive metal layer 4 made of aluminum or the like is formed inside the conductor 11 of the wiring 2 along the longitudinal direction of the wiring 2 in the same manner as in the fourth embodiment. Two lateral elements S1 and S2 of the back-to-back system are provided on the side surface of the wiring 2 and on one side surface of the conductor 11 between the wiring 2 and the pixel electrode 3.
【0036】即ち、一方の素子S1は、配線2を構成す
る導電体11の側面と、その表面に形成した非線形電気
伝導体12および第2の導電体13とで構成され、他方
の素子S2は配線2と画素電極3との間の導電体11
と、その表面に形成した非線形電気伝導体12および第
2の導電体13とで構成されている。また画素電極3は
配線2と画素電極3との間の導電体11の表面に直接導
電接続させた構成であり、その画素電極3および上記導
電体11、非線形電気伝導体12、導電体13の材質は
前記従来例と同様のものが用いられている。That is, one element S1 is constituted by the side surface of the conductor 11 constituting the wiring 2, the nonlinear electric conductor 12 and the second conductor 13 formed on the surface thereof, and the other element S2 is constituted by the other element S2. Conductor 11 between wiring 2 and pixel electrode 3
And a non-linear electric conductor 12 and a second electric conductor 13 formed on the surface thereof. The pixel electrode 3 is configured to be directly conductively connected to the surface of the conductor 11 between the wiring 2 and the pixel electrode 3, and the pixel electrode 3 and the conductor 11, the nonlinear electric conductor 12, and the conductor 13 The same material as that of the above-mentioned conventional example is used.
【0037】上記のように構成すると、前記実施例4の
ように配線2の導電体11と第2の導電体13とを導電
接続するためのコンタクトホールHが不要となる等の利
点がある。With the above-described configuration, there is an advantage that the contact hole H for electrically connecting the conductor 11 of the wiring 2 and the second conductor 13 is unnecessary as in the fourth embodiment.
【0038】上記の素子基板を製造するに当たっては、
例えば以下の要領で製造することができる。まず、前記
実施例4における製造プロセス(1)〜(5)に従って
同様の要領で、基板1上に導電体11と非線形電気伝導
体12を形成する。そして図23に示すように素子S2
を構成する導電体11上の絶縁層12’および非線形電
気伝導体12の一部をフォトエッチング等で剥離すると
共に、素子S2を構成する部分と配線2との間の導電体
11および非線形電気伝導体12とをフォトエッチング
等で切除する。次いで、図24に示すように第2の導電
体13を形成した後、図25に示すように画素電極3を
形成して導電体11と接続すればよい。In manufacturing the above element substrate,
For example, it can be manufactured in the following manner. First, the conductor 11 and the nonlinear electric conductor 12 are formed on the substrate 1 in the same manner according to the manufacturing processes (1) to (5) in the fourth embodiment. Then, as shown in FIG.
The insulating layer 12 ′ on the conductor 11 and the part of the nonlinear electric conductor 12 are separated by photoetching or the like, and the conductor 11 and the nonlinear electric conduction between the part constituting the element S 2 and the wiring 2 are removed. The body 12 is cut off by photoetching or the like. Next, after forming the second conductor 13 as shown in FIG. 24, the pixel electrode 3 may be formed and connected to the conductor 11 as shown in FIG.
【0039】なお上記実施例は第1の導電体11上の非
線形電気伝導体12の一部を剥離して画素電極3と第1
の導電体11とを接続するようにしたが、第1の導電体
11上の非線形電気伝導体12に前記実施例1と同様の
コンタクトホールを形成することによって画素電極3と
第1の導電体11とを接続することもできる。また本実
施例においても前記従来例2と同様に絶縁層12’を熱
酸化によって形成する、あるいはポリイミド膜等の絶縁
性部材で形成することもできる。In the above embodiment, a part of the non-linear electric conductor 12 on the first conductor 11 is peeled off and the pixel electrode 3 and the first
The pixel electrode 3 and the first conductor 11 are formed by forming a contact hole in the nonlinear electric conductor 12 on the first conductor 11 similar to that of the first embodiment. 11 can also be connected. Also, in this embodiment, the insulating layer 12 'can be formed by thermal oxidation, or can be formed of an insulating member such as a polyimide film, similarly to the second conventional example.
【0040】本例においても図には省略したが、上記の
素子基板を用いて前記図20と同様の液晶表示装置等の
電気光学装置を構成することができるもので、低電圧で
良好な表示を得ることが可能となる。Although not shown in the figure in this example, an electro-optical device such as a liquid crystal display device similar to that shown in FIG. 20 can be formed by using the above-described element substrate. Can be obtained.
【0041】〔実施例6〕図26は本発明による更に他
の実施例を示す素子基板の平面図、図27は図26にお
けるA−A線に沿う素子部の拡大断面図である。本実施
例は前記従来例1と同様に非線形素子として単一の通常
のMIM素子Sを各画素毎に設けたものにおいて、実施
例1と同様に配線2を構成する導電体11の内方に、配
線2の長手方向に沿って高導電性金属層4を形成すると
共に、画素電極3を高導電性金属層4と同材質の金属で
形成したものである。[Embodiment 6] FIG. 26 is a plan view of an element substrate showing still another embodiment according to the present invention, and FIG. 27 is an enlarged sectional view of the element portion taken along line AA in FIG. In this embodiment, a single ordinary MIM element S is provided for each pixel as a non-linear element as in the first conventional example, and inside the conductor 11 forming the wiring 2 as in the first embodiment. The high conductive metal layer 4 is formed along the longitudinal direction of the wiring 2, and the pixel electrode 3 is formed of the same material as the high conductive metal layer 4.
【0042】上記のように配線2を構成する導電体11
の内方に高導電性金属層4を設けると、配線抵抗を低減
できると共に、画素電極3を高導電性金属層4と同材質
の金属で形成すると、画素電極3を反射層として利用す
ることができる。上記の高導電性金属層4と画素電極3
の金属層4とは必ずしも同材質でなくてもよいが、同材
質のものを用いると、後述のように1回のプロセスで同
時に容易に形成することができる。The conductor 11 constituting the wiring 2 as described above
When the highly conductive metal layer 4 is provided inside the substrate, the wiring resistance can be reduced, and when the pixel electrode 3 is formed of the same material as the highly conductive metal layer 4, the pixel electrode 3 can be used as a reflective layer. Can be. The above-mentioned highly conductive metal layer 4 and pixel electrode 3
The metal layer 4 is not necessarily made of the same material, but if the same material is used, it can be easily formed simultaneously in one process as described later.
【0043】上記の素子基板を製造するに当たっては、
例えば図28に示すように基板1上に、高導電性金属層
4と画素電極3とを構成するアルミニウム等よりなる高
導電性金属薄膜をスパッタリング等で形成し、これをフ
ォトエッチング等で所定の形状にパターニングして高導
電性金属層4および画素電極3を形成する。その高導電
性金属層4の上に前記従来例1と同様に第1の導電体1
1を構成するタンタル等を膜付けし、その膜をフォトエ
ッチングにより所定の平面形状に成形して図29に示す
ように第1の導電体11を形成する。以後は前記従来例
1と同様の要領で非線形電気伝導体層12、第2の導電
体13を順に形成すればよい。In manufacturing the above element substrate,
For example, as shown in FIG. 28, a highly conductive metal thin film made of aluminum or the like constituting the highly conductive metal layer 4 and the pixel electrode 3 is formed on the substrate 1 by sputtering or the like, and this is subjected to a predetermined process by photoetching or the like. The highly conductive metal layer 4 and the pixel electrode 3 are formed by patterning into a shape. The first conductor 1 is formed on the highly conductive metal layer 4 in the same manner as in the first conventional example.
The first conductor 11 is formed as shown in FIG. 29 by forming a film of tantalum or the like constituting the film 1 and forming the film into a predetermined planar shape by photoetching. Thereafter, the nonlinear electric conductor layer 12 and the second conductor 13 may be formed in the same manner as in the first conventional example.
【0044】図30は上記の素子基板を用いて電気光学
装置としての液晶表示装置を構成した実施例の縦断面図
である。図において、1は前記図26および図27のよ
うに構成した素子基板、51はその素子基板1に対向さ
せて配置した対向基板で、その内面には対向電極52が
設けられ、上記両基板1・51間に液晶層53を介在さ
せた構成である。FIG. 30 is a longitudinal sectional view of an embodiment in which a liquid crystal display device as an electro-optical device is constituted by using the above-mentioned element substrate. In the drawing, reference numeral 1 denotes an element substrate configured as shown in FIGS. 26 and 27, reference numeral 51 denotes an opposing substrate disposed so as to oppose the element substrate 1, and an opposing electrode 52 is provided on the inner surface thereof. The liquid crystal layer 53 is interposed between 51.
【0045】上記の素子基板1には前述のように信号入
力用配線2に沿って高導電性金属層4が設けられてお
り、それによって配線抵抗が低減されるため低電圧で良
好な表示を得ることが可能となると共に、画素電極3を
高導電性金属層4と同材質の金属で形成したことによっ
て、別途反射板等を設けることなく反射型の液晶表示装
置等の電気光学装置を構成することができる。特に、上
記の液晶層53として高分子分散型液晶やゲストホスト
モード等の液晶を用い、表示に際して偏光板を必要とし
ないタイプの液晶表示装置等の電気光学装置に有効であ
る。As described above, the element substrate 1 is provided with the highly conductive metal layer 4 along the signal input wiring 2, thereby reducing the wiring resistance. Since the pixel electrode 3 is made of the same metal as the highly conductive metal layer 4, an electro-optical device such as a reflective liquid crystal display device can be formed without providing a separate reflector or the like. can do. In particular, the present invention is effective for an electro-optical device such as a liquid crystal display device of a type in which a liquid crystal of a polymer dispersion type liquid crystal or a guest host mode is used as the liquid crystal layer 53 and a display does not require a polarizing plate.
【0046】なお上記の電気光学装置の背面側すなわち
素子基板1の図で下側には、図30に示すように必要に
応じて鏡等の反射板6または光散乱板もしくは遮光板等
を設けるとよく、そのようにすると、隣り合う画素電極
間の隙間から背面側に光が洩れたり、あるいは背面側か
ら不要な光が侵入して表示性能等が低下するのを防ぐこ
とができる。On the back side of the above-mentioned electro-optical device, that is, on the lower side of the element substrate 1 in the drawing, a reflecting plate 6 such as a mirror or a light scattering plate or a light shielding plate is provided as necessary as shown in FIG. By doing so, it is possible to prevent the light from leaking to the back side from the gap between the adjacent pixel electrodes, or prevent unnecessary light from entering from the back side to lower the display performance and the like.
【0047】〔実施例7〕上記実施例6は前記従来例1
と同様に非線形素子として単一の通常のMIM素子Sを
用いた場合を例にして説明したが、前記従来例2のよう
に非線形素子として単一のラテラル型MIM素子Sを用
いたもの、または前記従来例3のように非線形素子とし
てバック・トゥ・バック方式の通常のMIM素子S1・
S2を用いたもの、あるいは前記従来例4のように非線
形素子としてバック・トゥ・バック方式でラテラル型の
MIM素子S1・S2を用いたものにおいても、上記実
施例6と同様に配線2の長手方向に沿って高導電性金属
層4を形成すると共に、画素電極3を高導電性金属層4
と同材質もしくは別材質の金属で形成することもでき
る。[Embodiment 7] The embodiment 6 is the same as the conventional example 1 described above.
As described above, the case where a single ordinary MIM element S is used as the nonlinear element has been described as an example. However, the element using the single lateral type MIM element S as the nonlinear element as in the conventional example 2 or As in the above-mentioned conventional example 3, the back-to-back type ordinary MIM element S1
In the device using S2 or the device using lateral MIM devices S1 and S2 in the back-to-back method as the nonlinear device as in the above-described conventional example 4, the longitudinal length of the wiring 2 is the same as in the sixth embodiment. The highly conductive metal layer 4 is formed along the direction, and the pixel electrode 3 is
It can also be formed of the same material or a different material metal.
【0048】上記のような素子基板を製造するに当たっ
ては、上記実施例6と同様に基板1上に、高導電性金属
層4と画素電極3とを形成し、その後、前記従来例2ま
たは従来例3もしくは従来例4と同様の要領で第1の導
電体11、非線形電気伝導体層12、第2の導電体13
を形成すればよい。また上記のように構成した素子基板
を用いて実施例6と同様に前記図20に示すような液晶
表示装置等の電気光学装置を構成することが可能であ
り、実施例6と同様に配線抵抗が少ない反射型の装置が
得られる。In manufacturing the element substrate as described above, the highly conductive metal layer 4 and the pixel electrode 3 are formed on the substrate 1 in the same manner as in the sixth embodiment. First conductor 11, nonlinear electric conductor layer 12, second conductor 13 in the same manner as in Example 3 or Conventional Example 4.
May be formed. Further, an electro-optical device such as a liquid crystal display device as shown in FIG. 20 can be formed using the element substrate configured as described above in the same manner as in the sixth embodiment. Thus, a reflection-type device with less noise can be obtained.
【0049】〔実施例8〕前記実施例5におけるバック
・トゥ・バック方式でラテラル型の2つの素子S1・S
2を配線2の側面と、その配線2と画素電極3との間の
導電体11の一方の側面とに設けたものにおいても、上
記実施例6と同様に構成ことができる。図31はその一
例を示す素子基板の平面図、図32は図31におけるA
−A線に沿う素子部の拡大断面図であり、上記実施例6
と同様に配線2の長手方向に沿ってアルミニウム等より
なる高導電性金属層4を形成すると共に、画素電極3を
高導電性金属層4と同材質の金属で形成したものであ
る。ただし、別材質の金属で形成することもできる。[Embodiment 8] Two lateral elements S1 and S in the back-to-back system according to the fifth embodiment.
2 can be configured in the same manner as in the above-described sixth embodiment also in the case where 2 is provided on the side surface of the wiring 2 and on one side surface of the conductor 11 between the wiring 2 and the pixel electrode 3. FIG. 31 is a plan view of an element substrate showing an example thereof, and FIG.
FIG. 13 is an enlarged cross-sectional view of the element portion taken along line A of FIG.
Similarly to the above, a highly conductive metal layer 4 made of aluminum or the like is formed along the longitudinal direction of the wiring 2, and the pixel electrode 3 is formed of the same material as the highly conductive metal layer 4. However, it can be formed of a different material metal.
【0050】上記のように画素電極3を金属で形成する
と、前記実施例6と同様に画素電極3を反射層として利
用することができる。また配線2の高導電性金属層4と
画素電極3の金属層4とを同材質のものを用いると、後
述のように1回のプロセスで同時に容易に形成すること
が可能となる。さらに上記実施例のように2つの素子S
1・S2を配線2の側面と、その配線2と画素電極3と
の間の導電体11の一方の側面とに設けると共に、金属
よりなる画素電極3を基板1上に設けると、前記実施例
4のように配線2の導電体11と導電体13とを導電接
続するためのコンタクトホールを設けたり、前記実施例
3のように配線2と画素電極3との間の導電体11と画
素電極3とを導電接続するために導電体11上の非線形
電気伝導体12の一部を剥離する面倒がない等の利点が
ある。When the pixel electrode 3 is formed of metal as described above, the pixel electrode 3 can be used as a reflection layer as in the sixth embodiment. If the highly conductive metal layer 4 of the wiring 2 and the metal layer 4 of the pixel electrode 3 are made of the same material, they can be easily formed simultaneously by one process as described later. Further, as in the above embodiment, two elements S
In the embodiment, when 1 · S2 is provided on the side surface of the wiring 2 and on one side surface of the conductor 11 between the wiring 2 and the pixel electrode 3, the pixel electrode 3 made of metal is provided on the substrate 1. 4, a contact hole for conductively connecting the conductor 11 and the conductor 13 of the wiring 2 is provided, or the conductor 11 and the pixel electrode between the wiring 2 and the pixel electrode 3 as in the third embodiment. There is an advantage that there is no trouble to peel off a part of the non-linear electric conductor 12 on the electric conductor 11 in order to make a conductive connection with the electric conductor 3.
【0051】上記の素子基板を製造するに当たっては、
例えば以下の要領で製造することができる。図33〜図
38はその製造プロセスの一例を示すもので、各図中
(a)は平面図、(b)は(a)における破線に沿う素
子部の断面図である。 (1)まず、基板1の表面に、高導電性金属層4を構成
するアルミニウム等よりなる高導電性金属膜をスパッタ
リング等で形成し、その金属膜をフォトエッチング等で
所定の形状にパターニングして図33に示すように配線
2に沿う高導電性金属層4とそれと同材質の金属よりな
る画素電極3を形成する。 (2)次いで、その上に導電体11を構成するタンタル
等の導電膜を形成し、その導電膜をフォトエッチングに
より所定の平面形状にパターニングして図34に示すよ
うにMIM素子の一部を構成する導電体11と、配線2
の一部を構成する導電体11とを形成する。 (3)その導電体11を陽極酸化もしくは熱酸化等し
て、その表面に図35に示すように酸化タンタル等の絶
縁層12’を形成する。 (4)次に、上記導電体11の側面の絶縁層12’をフ
ォトエッチング等により除去して図36に示すように該
導電体11の上面の絶縁層12’を残す。 (5)上記の導電体11を再度陽極酸化もしくは熱酸化
等して、その側面に図37に示すように非線形電気伝導
体12を形成する。 (6)そして図38に示すように素子を構成する部分と
配線2との間の導電体11と絶縁層12’および非線形
電気伝導体12とをフォトエッチング等により切除する
と共に、第2の導電体13を構成するクロム等の導電膜
を形成し、その導電膜をフォトエッチング等により所定
の平面形状に成形して第2の導電体13を形成すればよ
い。In manufacturing the above element substrate,
For example, it can be manufactured in the following manner. 33 to 38 show an example of the manufacturing process, in which (a) is a plan view and (b) is a cross-sectional view of the element portion along a broken line in (a). (1) First, a highly conductive metal film made of aluminum or the like constituting the highly conductive metal layer 4 is formed on the surface of the substrate 1 by sputtering or the like, and the metal film is patterned into a predetermined shape by photo etching or the like. As shown in FIG. 33, a highly conductive metal layer 4 along the wiring 2 and a pixel electrode 3 made of a metal of the same material are formed. (2) Next, a conductive film such as tantalum constituting the conductor 11 is formed thereon, and the conductive film is patterned into a predetermined planar shape by photoetching to form a part of the MIM element as shown in FIG. Constituent conductor 11 and wiring 2
And the conductor 11 which constitutes a part of the conductor 11 are formed. (3) The conductor 11 is anodized or thermally oxidized to form an insulating layer 12 'of tantalum oxide or the like on the surface as shown in FIG. (4) Next, the insulating layer 12 'on the side surface of the conductor 11 is removed by photoetching or the like to leave the insulating layer 12' on the upper surface of the conductor 11 as shown in FIG. (5) The above-mentioned conductor 11 is again subjected to anodic oxidation or thermal oxidation to form a non-linear electric conductor 12 on the side surface as shown in FIG. (6) Then, as shown in FIG. 38, the conductor 11 and the insulating layer 12 'and the non-linear electric conductor 12 between the part constituting the element and the wiring 2 are cut off by photoetching or the like, and the second conductive material is removed. A second conductive body 13 may be formed by forming a conductive film of chrome or the like constituting the body 13 and forming the conductive film into a predetermined planar shape by photoetching or the like.
【0052】なお上記の製造プロセス(3)および
(5)で、導電体11を陽極酸化して絶縁層12’およ
び非線形電気伝導体12を形成する際に、アルミニウム
等よりなる画素電極3の露出部分が酸化されて、表面に
アルミナ等の酸化被膜が生成されるが、画素電極3を反
射層として利用するには殆ど支障がなく、むしろ上記の
酸化被膜が保護膜となって液晶表示装置等の電気光学装
置に用いた場合に対向電極との間の短絡を防止できると
共に、膜残り等による不良に対する冗長性を高めること
ができる等の利点がある。上記実施例7においてラテラ
ル型のMIM素子を陽極酸化により形成する場合も同様
である。また上記の酸化被膜が不必要な場合には、その
全部もしくは一部を選択的に除去することも可能であ
り、例えばアルミナにあっては燐酸−クロム酸(ARS
2341)等を用いることによって容易に除去すること
ができる。In the above manufacturing processes (3) and (5), when the conductor 11 is anodized to form the insulating layer 12 'and the nonlinear electric conductor 12, the pixel electrode 3 made of aluminum or the like is exposed. The portion is oxidized to form an oxide film such as alumina on the surface. However, there is almost no problem in using the pixel electrode 3 as a reflection layer. Rather, the oxide film serves as a protective film to form a liquid crystal display device. When used in the electro-optical device described above, there are advantages that a short circuit with the counter electrode can be prevented, and that redundancy against defects due to film residue or the like can be increased. The same applies to the case where the lateral type MIM element is formed by anodic oxidation in the seventh embodiment. When the above oxide film is unnecessary, it is possible to selectively remove all or a part of the oxide film. For example, in the case of alumina, phosphoric acid-chromic acid (ARS)
2341) can be easily removed.
【0053】本例においても図には省略したが、上記の
素子基板を用いて前記図30と同様の液晶表示装置等の
電気光学装置を構成することができるもので、上記実施
例6と同様の効果が得られる。Although not shown in the figure in this embodiment, an electro-optical device such as a liquid crystal display device similar to that shown in FIG. 30 can be constructed using the above-mentioned element substrate. The effect of is obtained.
【0054】〔参考例1〕 図39は配線に沿って高導電性金属層を設けると共に画
素電極に反射機能を持たせた参考例を示す素子基板の平
面図、図40は図39におけるA−A線に沿う素子部の
拡大断面図である。本例は非線形素子としてバック・ト
ゥ・バック方式の通常のMIM素子S1・S2を配線2
と画素電極3との間に設け、その両素子S1・S2をタ
ンタル等よりなる導電体11と酸化タンタル等よりなる
非線形電気伝導体12およびクロム等よりなる導電体1
3とで構成すると共に、配線2と画素電極3とを上記素
子S1・S2を構成する第2の導電体13と同材質のク
ロム等よりなる導電体とアルミニウム等の高導電性金属
層4とで構成したものである。REFERENCE EXAMPLE 1 FIG. 39 is a plan view of an element substrate showing a reference example in which a highly conductive metal layer is provided along a wiring and a pixel electrode has a reflection function, and FIG. FIG. 3 is an enlarged cross-sectional view of the element section along line A. In this example, normal MIM elements S1 and S2 of a back-to-back system are used as wiring elements as wiring elements 2
And the pixel electrode 3, the two elements S 1 and S 2 are composed of a conductor 11 made of tantalum or the like, a non-linear electric conductor 12 made of tantalum oxide or the like, and a conductor 1 made of chromium or the like.
3 and the wiring 2 and the pixel electrode 3 are made of a conductor made of chromium or the like of the same material as the second conductor 13 constituting the elements S1 and S2 and a highly conductive metal layer 4 of aluminum or the like. It consists of.
【0055】上記のように配線2を高導電性金属層4で
構成すると、配線抵抗を低減できると共に、画素電極3
の表面を上記のような金属層4で構成すると、画素電極
3を反射層として利用することができる。なお上記配線
2上の高導電性金属層4と画素電極3の金属層4とは必
ずしも同材質でなくてもよいが、同材質のものを用いる
と、後述のように1回のプロセスで同時に容易に形成す
ることができる。When the wiring 2 is made of the highly conductive metal layer 4 as described above, the wiring resistance can be reduced and the pixel electrode 3
When the surface of is formed of the metal layer 4 as described above, the pixel electrode 3 can be used as a reflective layer. Note that the highly conductive metal layer 4 on the wiring 2 and the metal layer 4 of the pixel electrode 3 are not necessarily made of the same material. It can be easily formed.
【0056】また上記のクロム等よりなる導電体13を
省略して配線2および画素電極3をアルミニウム等より
なる高導電性金属層4のみで形成すると共に、素子S1
・S2をタンタル等よりなる導電体11と酸化タンタル
等よりなる非線形電気伝導体12および金属層4とで構
成することもできる。また上記のアルミニウムの代わり
に例えばニッケルと金との合金を、前記のクロム等より
なる導電体13の上に形成することもできる。The conductor 2 made of chromium or the like is omitted, and the wiring 2 and the pixel electrode 3 are formed only of the highly conductive metal layer 4 made of aluminum or the like.
S2 may be composed of a conductor 11 made of tantalum or the like, a non-linear electric conductor 12 made of tantalum oxide or the like, and the metal layer 4. Further, for example, an alloy of nickel and gold may be formed on the conductor 13 made of chromium or the like instead of aluminum.
【0057】上記のような素子基板を製造するに当たっ
ては、例えば以下の要領で製造することができる。図4
1〜図43はその製造プロセスの一例を示すもので、各
図中(a)は平面図、(b)は(a)における破線に沿
う素子部の断面図である。 (1)まず、基板1上に導電体11を構成するタンタル
等の導電膜を形成し、その導電膜をフォトエッチングに
より所定の平面形状に成形して図41に示すようにMI
M素子の一部を構成する導電体11を形成する。 (2)その導電体11を例えば熱酸化して、その表面に
図42に示すように酸化タンタル等の非線形電気伝導体
層12を形成する。 (3)次いで、第2の導電体13を構成するクロム等の
導電膜と、アルミニウム等の高導電性金属層4とをスパ
ッタリング等で形成し、その導電膜および高導電性金属
層4とをフォトエッチング等により所定の平面形状にパ
ターニングして図43に示すように素子S1・S2を構
成する第2の導電体13と、配線2および画素電極3と
を形成すればよい。In manufacturing the element substrate as described above, it can be manufactured, for example, in the following manner. FIG.
1 to 43 show an example of the manufacturing process, in which (a) is a plan view, and (b) is a cross-sectional view of the element portion along a broken line in (a). (1) First, a conductive film such as tantalum constituting the conductor 11 is formed on the substrate 1, and the conductive film is formed into a predetermined planar shape by photoetching, and the MI is formed as shown in FIG.
The conductor 11 forming a part of the M element is formed. (2) The conductor 11 is thermally oxidized, for example, to form a non-linear electric conductor layer 12 such as tantalum oxide on the surface as shown in FIG. (3) Next, a conductive film such as chromium constituting the second conductor 13 and a high conductive metal layer 4 such as aluminum are formed by sputtering or the like, and the conductive film and the high conductive metal layer 4 are formed. The second conductor 13 forming the elements S1 and S2, the wiring 2 and the pixel electrode 3 may be formed by patterning into a predetermined planar shape by photo etching or the like as shown in FIG.
【0058】なお前記のようにクロム等よりなる導電体
13を省略する場合には、上記のクロム等の金属膜の形
成を省略して前記の非線形電気伝導体12を含む基板1
の上面に、直接アルミニウム等の金属膜を形成し、それ
をフォトエッチング等で所定の形状に同時にパターニン
グすればよい。また前記のようにアルミニウムの代わり
にニッケルと金との合金を、前記のクロム等よりなる第
2の導電体13の上に形成する場合には、めっき法等に
よって形成することもできる。When the conductor 13 made of chromium or the like is omitted as described above, the formation of the metal film made of chromium or the like is omitted, and the substrate 1 including the nonlinear electric conductor 12 is omitted.
A metal film such as aluminum may be directly formed on the upper surface of the substrate and patterned at the same time into a predetermined shape by photo etching or the like. When an alloy of nickel and gold is formed on the second conductor 13 made of chromium or the like instead of aluminum as described above, the alloy may be formed by a plating method or the like.
【0059】上記のように構成された素子基板を用いて
前記図30と同様の液晶表示装置等の電気光学装置を構
成することができるもので、同様の効果が得られる。An electro-optical device such as a liquid crystal display device similar to that shown in FIG. 30 can be formed by using the element substrate configured as described above, and the same effects can be obtained.
【0060】〔参考例2〕 図44は配線に沿って高導電性金属層を設けると共に画
素電極に反射機能を持たせた他の参考例を示す素子基板
の平面図、図45は図44におけるA−A線に沿う素子
部の拡大断面図である。本例は非線形素子としてバック
・トゥ・バック方式のラテラル型のMIM素子S1・S
2を配線2と画素電極3との間に設け、その両素子S1
・S2をタンタル等よりなる導電体11と酸化タンタル
等よりなる非線形電気伝導体12およびクロム等よりな
る導電体13とで構成すると共に、配線2と画素電極3
とを上記素子S1・S2を構成する第2の導電体13と
同材質のクロム等よりなる導電体とアルミニウム等の高
導電性金属層4とで構成したものである。Reference Example 2 FIG. 44 is a plan view of an element substrate showing another reference example in which a highly conductive metal layer is provided along a wiring and a pixel electrode has a reflection function. FIG. It is an expanded sectional view of an element section which meets an AA line. In this example, a back-to-back lateral MIM element S1 · S is used as a nonlinear element.
2 is provided between the wiring 2 and the pixel electrode 3 and both elements S1
S2 is composed of a conductor 11 made of tantalum or the like, a nonlinear electric conductor 12 made of tantalum oxide or the like, and a conductor 13 made of chromium or the like, and the wiring 2 and the pixel electrode 3
Are composed of a conductor made of chromium or the like of the same material as the second conductor 13 constituting the elements S1 and S2 and a highly conductive metal layer 4 of aluminum or the like.
【0061】上記のように配線2を高導電性金属層4で
構成すると、上記参考例1と同様に配線抵抗を低減でき
ると共に、画素電極3の表面を上記のような金属層4で
構成すると、画素電極3を反射層として利用することが
できる。なお上記配線2上の高導電性金属層4と画素電
極3の金属層4とは必ずしも同材質でなくてもよく、ま
たクロム等よりなる導電体13を省略してもよく、さら
に高導電性金属層4としてアルミニウム以外の材料を用
いてもよいことは前記実施例および参考例の場合と同様
である。When the wiring 2 is composed of the highly conductive metal layer 4 as described above, the wiring resistance can be reduced in the same manner as in the first embodiment, and when the surface of the pixel electrode 3 is composed of the metal layer 4 as described above. The pixel electrode 3 can be used as a reflection layer. The highly conductive metal layer 4 on the wiring 2 and the metal layer 4 of the pixel electrode 3 are not necessarily the same, and the conductor 13 made of chromium or the like may be omitted. The material other than aluminum may be used for the metal layer 4 as in the case of the embodiment and the reference example.
【0062】上記のような素子基板を製造するに当たっ
ては、例えば以下の要領で製造することができる。図4
6〜図49はその製造プロセスの一例を示すもので、各
図中(a)は平面図、(b)は(a)における破線に沿
う素子部の断面図である。 (1)まず、基板1上に導電体11を構成するタンタル
等の導電膜を形成し、その導電膜をフォトエッチングに
より所定の平面形状に成形して図46に示すようにMI
M素子の一部を構成する導電体11を形成する。 (2)その導電体11を例えば熱酸化して、その表面前
面に絶縁層12’を形成し、導電体11の側面の絶縁層
12’をフォトエッチング等により除去して図47に示
すように酸化タンタル等よりなる絶縁層12’を導電体
11上に形成する。あるいは導電体11上にポリイミド
膜等の絶縁膜12’を形成する。 (3)次いで、上記導電体11を熱酸化してその側面に
図48に示すように非線形電気導電体層12を形成す
る。 (4)そして最後に、第2の導電体13を構成するクロ
ム等の導電膜と、アルミニウム等の高導電性金属層4と
をスパッタリング等で形成し、その導電膜および高導電
性金属層4とをフォトエッチング等により所定の平面形
状にパターニングして図49に示すように素子S1・S
2を構成する第2の導電体13と、配線2および画素電
極3とを形成すればよい。In manufacturing the element substrate as described above, it can be manufactured, for example, in the following manner. FIG.
6 to 49 show an example of the manufacturing process, in which (a) is a plan view and (b) is a cross-sectional view of the element portion along the broken line in (a). (1) First, a conductive film such as tantalum forming the conductor 11 is formed on the substrate 1, and the conductive film is formed into a predetermined planar shape by photoetching, and the MI is formed as shown in FIG.
The conductor 11 forming a part of the M element is formed. (2) The conductor 11 is thermally oxidized, for example, to form an insulating layer 12 'on the front surface thereof, and the insulating layer 12' on the side surface of the conductor 11 is removed by photoetching or the like, as shown in FIG. An insulating layer 12 ′ made of tantalum oxide or the like is formed on the conductor 11. Alternatively, an insulating film 12 ′ such as a polyimide film is formed on the conductor 11. (3) Next, the conductor 11 is thermally oxidized to form a non-linear electric conductor layer 12 on a side surface thereof as shown in FIG. (4) Finally, a conductive film such as chromium constituting the second conductor 13 and a high conductive metal layer 4 such as aluminum are formed by sputtering or the like, and the conductive film and the high conductive metal layer 4 are formed. Are patterned into a predetermined planar shape by photo-etching or the like, and as shown in FIG.
2, the wiring 2 and the pixel electrode 3 may be formed.
【0063】なお前記のようにクロム等よりなる導電体
13を省略する場合には、前記の非線形電気伝導体12
を含む基板1の上面に、直接アルミニウム等の金属膜を
形成し、それをフォトエッチング等で所定の形状に同時
にパターニングすればよく、また前記のようにアルミニ
ウムの代わりにニッケルと金との合金を、前記のクロム
等よりなる第2の導電体13の上に形成する場合には、
めっき法等によっても形成可能であることは前記例の場
合と同様である。When the conductor 13 made of chromium or the like is omitted as described above, the above-described nonlinear electric conductor 12 is used.
A metal film such as aluminum may be directly formed on the upper surface of the substrate 1 including silicon and patterned at the same time into a predetermined shape by photoetching or the like, and an alloy of nickel and gold may be used instead of aluminum as described above. When formed on the second conductor 13 made of chromium or the like,
It can be formed by a plating method or the like as in the case of the above example.
【0064】本例においても上記のように構成された素
子基板を用いて前記図30と同様の液晶表示装置等の電
気光学装置を構成することができるもので、同様の効果
が得られる。In this embodiment, an electro-optical device such as a liquid crystal display device similar to that shown in FIG. 30 can be formed by using the element substrate configured as described above, and the same effects can be obtained.
【0065】〔参考例3〕 図50は配線に沿って高導電性金属層を設けると共に画
素電極に反射機能を持たせた更に他の参考例を示す素子
基板の平面図、図51は図50におけるA−A線に沿う
素子部の拡大断面図である。本例は前記従来例4と同様
にラテラル型でバック・トゥ・バック方式の素子S1・
S2と配線2とを、タンタル等よりなる第1の導電体1
1と酸化タンタル等よりなる非線形電気伝導体12およ
びクロム等よりなる第2の導電体13とで構成すると共
に、画素電極3を上記第2の導電体と同材質のクロム等
よりなる導電体13で形成し、かつ、それ等の導電体1
3上にアルミニウム等よりなる高導電性金属層4を設け
たものである。Reference Example 3 FIG. 50 is a plan view of an element substrate showing still another reference example in which a highly conductive metal layer is provided along a wiring and a pixel electrode has a reflection function, and FIG. FIG. 4 is an enlarged cross-sectional view of the element section taken along line AA in FIG. This example is similar to the conventional example 4 in that the lateral type back-to-back type device S1.
A first conductor 1 made of tantalum or the like
1 and a non-linear electric conductor 12 made of tantalum oxide or the like and a second conductor 13 made of chromium or the like, and the pixel electrode 3 is made of a conductor 13 made of the same material as the second conductor And conductors 1 made of
3 is provided with a highly conductive metal layer 4 made of aluminum or the like.
【0066】本例においても上記のように配線2を構成
する導電体13上に高導電性金属層4を設けたことによ
って配線抵抗を低減できると共に、画素電極3の表面に
金属層4を設けたことによって画素電極3を反射層とし
て利用することができるものである。なお上記配線2上
の高導電性金属層4と画素電極3の金属層4とは必ずし
も同材質でなくてもよく、またクロム等よりなる導電体
13を省略してもよく、さらに高導電性金属層4として
アルミニウム以外の材料を用いてもよいことは前記実施
例や参考例の場合と同様である。Also in this embodiment, the wiring resistance can be reduced by providing the highly conductive metal layer 4 on the conductor 13 forming the wiring 2 as described above, and the metal layer 4 is provided on the surface of the pixel electrode 3. As a result, the pixel electrode 3 can be used as a reflective layer. The highly conductive metal layer 4 on the wiring 2 and the metal layer 4 of the pixel electrode 3 are not necessarily the same, and the conductor 13 made of chromium or the like may be omitted. The material other than aluminum may be used for the metal layer 4 as in the case of the embodiment and the reference example.
【0067】上記の素子基板を製造するに当たっては、
例えば以下の要領で製造することができる。まず、前記
従来例4における製造プロセス(1)〜(5)に従って
同様の要領で、基板1上に配線2を構成する導電体11
と非線形電気伝導体12および素子S1・S2を構成す
る第1の伝導体11と非線形電気伝導体12を形成する
と共に、図52に示すように素子を構成する部分と配線
2との間の導電体11と絶縁体12’および非線形電気
伝導体12とを切除する。次いで、図53に示すように
非線形電気伝導体12を含む基板1の上面に、導電体1
3を構成するクロム等の金属膜とアルミニウム等の金属
膜とをスパッタリング等で形成すると共に、フォトエッ
チング等で所定の形状にパターニングすればよい。その
際、上記の導電体13を構成するクロム等の金属膜とア
ルミニウム等の金属膜とを図示例のように同一の平面形
状にする場合には同時にパターニングすることができ
る。In manufacturing the above element substrate,
For example, it can be manufactured in the following manner. First, according to the manufacturing processes (1) to (5) in the conventional example 4, the conductors 11 forming the wiring 2 on the substrate 1 in the same manner.
And the nonlinear electric conductor 12 and the first electric conductor 11 and the non-linear electric conductor 12 constituting the elements S1 and S2, and the electric conduction between the part constituting the element and the wiring 2 as shown in FIG. The body 11, the insulator 12 'and the nonlinear electric conductor 12 are cut off. Next, as shown in FIG. 53, the conductor 1 is placed on the upper surface of the substrate 1 including the nonlinear electric conductor 12.
A metal film such as chromium and a metal film such as aluminum constituting the layer 3 may be formed by sputtering or the like, and may be patterned into a predetermined shape by photo etching or the like. At this time, when the metal film such as chromium and the metal film such as aluminum constituting the conductor 13 are formed in the same plane shape as shown in the illustrated example, they can be simultaneously patterned.
【0068】なお前記のようにクロム等よりなる導電体
13を省略する場合には、上記のクロム等の膜形成を省
略して前記の非線形電気伝導体12を含む基板1の上面
に、直接アルミニウム等の金属膜を形成し、それをフォ
トエッチング等で所定の形状に同時にパターニングすれ
ばよい。また前記のようにアルミニウムの代わりにニッ
ケルと金との合金を、前記のクロム等よりなる第2の導
電体13の上に形成する場合には、めっき法等によって
形成することもできることは前記例の場合と同様であ
る。When the conductor 13 made of chromium or the like is omitted as described above, the formation of the film made of chromium or the like is omitted, and aluminum is directly formed on the upper surface of the substrate 1 including the nonlinear electric conductor 12. May be formed and then patterned simultaneously into a predetermined shape by photoetching or the like. In the case where an alloy of nickel and gold is formed on the second conductor 13 made of chromium or the like instead of aluminum as described above, the alloy may be formed by a plating method or the like. Is the same as
【0069】図54は上記の素子基板を用いて電気光学
装置としての液晶表示装置を構成した参考例の縦断面図
である。図において、1は前記図21および図22のよ
うに構成した素子基板、51はその素子基板1に対向さ
せて配置した対向基板で、その内面には対向電極52が
設けられ、上記両基板1・51間に液晶層53を介在さ
せた構成である。FIG. 54 is a longitudinal sectional view of a reference example in which a liquid crystal display device as an electro-optical device is formed by using the above-mentioned element substrate. In the drawing, reference numeral 1 denotes an element substrate configured as shown in FIGS. 21 and 22; 51, a counter substrate disposed so as to face the element substrate 1; a counter electrode 52 is provided on the inner surface thereof; The liquid crystal layer 53 is interposed between 51.
【0070】上記の素子基板1は、前述のように配線2
に沿って高導電性金属層4を設けると共に、画素電極3
の表面に金属層4を設けた構成であり、配線2に沿って
高導電性金属層4を設けたことによって配線抵抗が低減
され低電圧で良好な表示を得ることが可能となると共
に、画素電極3の表面に金属層4を設けたことによっ
て、別途反射板等を設けることなく反射型の液晶表示装
置等の電気光学装置を構成することができる。特に、上
記の液晶層53として高分子分散型液晶やゲストホスト
モード等の液晶を用い、表示に際して偏光板を必要とし
ないタイプの液晶表示装置等の電気光学装置に有効であ
る。また前記図30と同様に必要に応じて基板1の背面
側に反射板等を設けることができる。The element substrate 1 is provided with the wiring 2 as described above.
A high conductive metal layer 4 along the pixel electrode 3
Is provided with the metal layer 4 on the surface of the pixel. By providing the highly conductive metal layer 4 along the wiring 2, the wiring resistance is reduced, and a good display can be obtained at a low voltage. By providing the metal layer 4 on the surface of the electrode 3, an electro-optical device such as a reflective liquid crystal display device can be configured without providing a separate reflector or the like. In particular, the present invention is effective for an electro-optical device such as a liquid crystal display device of a type in which a liquid crystal of a polymer dispersion type liquid crystal or a guest host mode is used as the liquid crystal layer 53 and a display does not require a polarizing plate. In addition, a reflection plate or the like can be provided on the back side of the substrate 1 if necessary, similarly to FIG.
【0071】〔参考例4〕 図55は配線に沿って高導電性金属層を設けると共に画
素電極に反射機能を持たせた更に他の参考例を示す素子
基板の平面図、図56は図55におけるA−A線に沿う
素子部の拡大断面図である。本例は前記従来例4におけ
る素子S1・S2と配線2を構成する第2の導電体とし
てアルミニウム等よりなる高導電性金属4を用いると共
に、画素電極3を上記と同材質の高導電性金属4で形成
し、かつ、その高導電性金属層4上にITO等よりなる
透明の導電体層5を設けたものである。その導電体層5
の表面には、必要に応じて微細な凹凸を形成するとよ
い。他の構成は前記従来例4と同様である。REFERENCE EXAMPLE 4 FIG. 55 is a plan view of an element substrate showing still another reference example in which a highly conductive metal layer is provided along the wiring and the pixel electrode has a reflection function. FIG. FIG. 4 is an enlarged cross-sectional view of the element section taken along line AA in FIG. In this example, a highly conductive metal 4 made of aluminum or the like is used as a second conductor for forming the elements S1 and S2 and the wiring 2 in the conventional example 4, and the pixel electrode 3 is made of a highly conductive metal of the same material as described above. 4 and a transparent conductive layer 5 made of ITO or the like is provided on the highly conductive metal layer 4. The conductor layer 5
Fine irregularities may be formed on the surface as necessary. The other configuration is the same as that of the fourth conventional example.
【0072】なお上記の高導電性金属4としては、アル
ミニウム単体またはアルミニウム合金のいずれでもよ
く、また銅単体もしくは銅合金、あるいは他の金属を用
いることもできる。また透明導電体層5は、ITOに限
らず、他の透明もしくは半透明の導電体を用いてもよ
い。The highly conductive metal 4 may be aluminum alone or an aluminum alloy, or may be copper alone or a copper alloy, or another metal. Further, the transparent conductor layer 5 is not limited to ITO, and another transparent or translucent conductor may be used.
【0073】上記の素子基板を製造するに当たっては、
例えば以下の要領で製造することができる。まず、前記
従来例4における製造プロセス(1)〜(5)に従って
同様の要領で、基板1上に導電体11と絶縁体12’お
よび非線形電気伝導体12とを形成すると共に、図57
に示すように素子を構成する部分と配線2との間の導電
体11と絶縁体12’および非線形電気伝導体12とを
切除する。次いで、上記の非線形電気伝導体12を含む
基板1の上面に、第2の導電体13を構成するクロム等
よりなる膜をスパッタリング等で形成し、その膜をフォ
トエッチング等で所定の形状にパターニングして図58
に示すように配線部の非線形電気伝導体12上に第2の
導電体13を形成すると共に、それと同材質の導電体1
3よりなる画素電極3を形成する。そして、その画素電
極3上にITO等よりなる透明の導電膜をスパッタリン
グ等で形成し、それを図59に示すようにフォトエッチ
ング等で所定の形状にパターニングして導電体層5を形
成すればよい。In manufacturing the above-mentioned element substrate,
For example, it can be manufactured in the following manner. First, the conductor 11, the insulator 12 ′, and the non-linear electric conductor 12 are formed on the substrate 1 in the same manner according to the manufacturing processes (1) to (5) in the conventional example 4 and FIG.
As shown in (1), the conductor 11, the insulator 12 ', and the non-linear electric conductor 12 between the part constituting the element and the wiring 2 are cut off. Then, a film made of chromium or the like constituting the second conductor 13 is formed on the upper surface of the substrate 1 including the nonlinear electric conductor 12 by sputtering or the like, and the film is patterned into a predetermined shape by photoetching or the like. FIG. 58
As shown in FIG. 1, a second conductor 13 is formed on a nonlinear electric conductor 12 in a wiring portion, and a conductor 1 of the same material as the second conductor 13 is formed.
3 is formed. Then, a transparent conductive film made of ITO or the like is formed on the pixel electrode 3 by sputtering or the like, and is patterned into a predetermined shape by photoetching or the like as shown in FIG. Good.
【0074】なお、その導電体層5の表面に前述のよう
に微細な凹凸を形成する場合には、上記の導電体層5を
形成する際のスパッタリング条件を適宜調整するか、あ
るいはスパッタリング後にライトコーチング等の表面処
理を行えばよい。上記のスパッタリング条件としては、
例えば、温度を低くしてレートを上げる方向で行うとよ
い。In the case where fine irregularities are formed on the surface of the conductor layer 5 as described above, the sputtering conditions for forming the conductor layer 5 may be appropriately adjusted, or light may be applied after the sputtering. A surface treatment such as coaching may be performed. As the above sputtering conditions,
For example, the temperature may be lowered to increase the rate.
【0075】本例においても図には省略したが、上記の
素子基板を用いて前記図30もしくは図54と同様の液
晶表示装置等の電気光学装置を構成することができ、同
様の効果が得られる。特に、金属よりなる画素電極3の
表面に透明の導電体層5を設けたことによって反射効率
を高めることができる。この場合、金属よりなる画素電
極3の表面の反射面と、上記の透明導電体層5による光
の干渉により最も反射率がかせげるように、透明導電体
層5の膜厚を設定するのが望ましく、例えばITOを用
いる場合の膜厚は、100〜1500オングストローム
程度が好適である。Although not shown in the figure in this example, an electro-optical device such as a liquid crystal display device similar to that shown in FIG. 30 or FIG. 54 can be constructed using the above-mentioned element substrate, and the same effect can be obtained. Can be In particular, the reflection efficiency can be improved by providing the transparent conductor layer 5 on the surface of the pixel electrode 3 made of metal. In this case, it is desirable to set the film thickness of the transparent conductor layer 5 so that the reflectance is maximized by the interference between the reflection surface on the surface of the pixel electrode 3 made of metal and the light from the transparent conductor layer 5. For example, when ITO is used, the film thickness is preferably about 100 to 1500 angstroms.
【0076】また上記の干渉効果を利用して反射光の色
調をコントロールすることも可能であり、例えば透明導
電体層5としてITOを用いた場合に、その膜厚が50
0オングストロームのときの反射光は薄青色、1000
オングストロームのときは黄色、1500オングストロ
ームのときは茶色の反射光が得られる。上記のように反
射光の色調をコントロールすることにより、視認性を高
めることも可能であり、特にゲストホストモードの液晶
との組合せた場合の色調を調整するのに有効である。It is also possible to control the color tone of the reflected light by utilizing the above-mentioned interference effect. For example, when ITO is used as the transparent conductor
The reflected light at 0 angstrom is light blue, 1000
At Angstroms, yellow reflected light is obtained at 1500 Angstroms, and brown reflected light is obtained at 1500 Angstroms. By controlling the color tone of the reflected light as described above, it is possible to enhance the visibility, and it is particularly effective to adjust the color tone when combined with the liquid crystal in the guest-host mode.
【0077】〔参考例5〕 図60は配線に沿って高導電性金属層を設けると共に画
素電極に反射機能を持たせた更に他の参考例を示す素子
基板の平面図、図61は図60におけるA−A線に沿う
素子部の拡大断面図である。本例は前記従来例4におけ
る第2の導電体13をアルミニウム等の高導電性金属で
形成すると共に、画素電極3を第1の導電体11と同材
質のタンタルで形成する。そして、そのタンタルよりな
る画素電極3の表面に微細な凹部Gを形成し、その上に
上記第2の導電体13と同材質の金属層13を被覆した
もので、他の構成は前記従来例1と同様である。Reference Example 5 FIG. 60 is a plan view of an element substrate showing still another reference example in which a highly conductive metal layer is provided along a wiring and a pixel electrode has a reflection function. FIG. FIG. 4 is an enlarged cross-sectional view of the element section taken along line AA in FIG. In this embodiment, the second conductor 13 in the fourth conventional example is formed of a highly conductive metal such as aluminum, and the pixel electrode 3 is formed of tantalum of the same material as the first conductor 11. A fine concave portion G is formed on the surface of the pixel electrode 3 made of tantalum, and a metal layer 13 of the same material as that of the second conductor 13 is coated thereon. Same as 1.
【0078】上記の画素電極3としてタンタルを用いる
代わりに他の材料、例えば樹脂系のものや金属材料でも
よいが、本例のように第1の導電体11と同材質のもの
を用いると、その第1の導電体11を形成する際に同時
に容易に形成することがでる。Instead of using tantalum as the pixel electrode 3 described above, another material such as a resin-based material or a metal material may be used. However, if the same material as the first conductor 11 is used as in this example, When the first conductor 11 is formed, it can be easily formed at the same time.
【0079】上記の素子基板を製造するに当たっては、
例えば以下の要領で製造することができる。図62〜図
67はその製造プロセスの一例を示すもので、各図中
(a)は平面図、(b)は(a)における破線に沿う素
子部の断面図である。 (1)まず、基板1上にタンタル等の導電膜を形成し、
その導電膜をフォトエッチングにより所定の平面形状に
パターニングして図62に示すよう素子と配線を構成す
る導電体11と、画素電極3を構成する導電体11を形
成し、その画素電極3を構成する導電体11の表面にフ
ォトエッチング等によって凹部Gを形成する。 (2)その画素電極3を構成する導電体11を除く素子
部と配線部の導電体11を陽極酸化もしくは熱酸化し
て、その表面に図63に示すように酸化タンタル等の絶
縁層12’を形成する。 (3)その導電体11の側面の絶縁層12’をフォトエ
ッチング等により除去して図64に示すように該導電体
11の上面にのみ絶縁層12’を残す。 (4)上記の導電体11を再度陽極酸化もしくは熱酸化
してその側面に図65に示すように非線形電気伝導体1
2を形成する。 (5)次に、図66に示すように素子を構成する部分と
配線2との間の導電体11および非線形電気伝導体12
とをフォトエッチング等により切除する。 (6)最後に第2の導電体13を構成するアルミニウム
等の導電膜を形成し、その導電膜をフォトエッチング等
により所定の平面形状に成形して図67に示すように素
子部と配線部に第2の導電体13を形成すると共に、タ
ンタル等よりなる画素電極3の表面に導電体13を形成
すればよい。In manufacturing the above-mentioned element substrate,
For example, it can be manufactured in the following manner. 62 to 67 show an example of the manufacturing process, in which (a) is a plan view and (b) is a cross-sectional view of the element portion along the broken line in (a). (1) First, a conductive film such as tantalum is formed on the substrate 1,
The conductive film is patterned into a predetermined planar shape by photoetching to form a conductor 11 forming an element and a wiring and a conductor 11 forming a pixel electrode 3 as shown in FIG. A concave portion G is formed on the surface of the conductor 11 to be formed by photoetching or the like. (2) The conductors 11 of the element portion and the wiring portion except for the conductor 11 constituting the pixel electrode 3 are anodized or thermally oxidized, and an insulating layer 12 ′ such as tantalum oxide is formed on the surface thereof as shown in FIG. To form (3) The insulating layer 12 'on the side surface of the conductor 11 is removed by photoetching or the like to leave the insulating layer 12' only on the upper surface of the conductor 11, as shown in FIG. (4) The conductor 11 is again anodically oxidized or thermally oxidized to form a non-linear electric conductor 1 on its side as shown in FIG.
Form 2 (5) Next, as shown in FIG. 66, the conductor 11 and the non-linear electric conductor 12 between the part constituting the element and the wiring 2
Are removed by photoetching or the like. (6) Finally, a conductive film made of aluminum or the like constituting the second conductor 13 is formed, and the conductive film is formed into a predetermined planar shape by photoetching or the like, and as shown in FIG. In addition to forming the second conductor 13, the conductor 13 may be formed on the surface of the pixel electrode 3 made of tantalum or the like.
【0080】本例においても図には省略したが、上記の
素子基板を用いて前記図30もしくは図54と同様の液
晶表示装置等の電気光学装置を構成することができ、同
様の効果が得られる。特に、画素電極3の表面に図60
および図61に示すように微細な凹部Gを形成したこと
によって、反射光が散乱して反射効率を高めることがで
きるものである。Although not shown in the drawings in this example, an electro-optical device such as a liquid crystal display device similar to that of FIG. 30 or FIG. 54 can be constructed using the above-described element substrate, and the same effects can be obtained. Can be In particular, the surface of the pixel electrode 3 shown in FIG.
As shown in FIG. 61 and by forming the fine concave portion G, the reflected light is scattered and the reflection efficiency can be increased.
【0081】なお上記の凹部Gの幅wは、製造プロセス
や散乱効果を考慮して0.5〜50μm程度が好まし
く、又その深さdは0.1〜2μm程度が望ましい。さ
らに上記凹部Gは散乱効果を高めるために、なるべくな
だらかな曲面形状にするのがよい。また液晶表示装置等
の電気光学装置を構成したときに、特定の干渉縞が出な
いように凹部Gのパターンは、なるべくランダムな形状
にするのが望ましい。The width w of the recess G is preferably about 0.5 to 50 μm in consideration of the manufacturing process and the scattering effect, and the depth d is preferably about 0.1 to 2 μm. Further, in order to enhance the scattering effect, it is preferable that the concave portion G has a shape as smooth as possible. In addition, when an electro-optical device such as a liquid crystal display device is configured, it is desirable that the pattern of the concave portion G has a random shape as much as possible so that specific interference fringes do not appear.
【0082】[0082]
【発明の効果】以上説明したように本発明による素子基
板およびその製造方法並びに該素子基板を用いた電気光
学装置は、基板1上に第1の導電体11と非線形電気伝
導体12および第2の導電体13とを順に積層してな
り、それ等の重なる部分が電流電圧特性に非線形性を有
する非線形素子S1・S2が前記第1の導電体11また
は前記第2の導電体13と同材質で形成された信号入力
用配線2と画素電極3との間に設けたものにおいて、前
記第1の導電体11と同材質で形成された前記信号入力
用配線2の下部に該信号入力用配線に沿って高導電性金
属層4を設けたから、配線抵抗を小さくすることが可能
となり、前述従来のようにクロストーク等によって画質
が劣化するのを防止できると共に、高精密化するときに
も開口率を大きく取ることができる。しかも駆動電圧を
下げることができるので、低電圧で良好な表示特性を有
する液晶表示装置等の電気光学装置を提供することが可
能となる。さらに画素電極3をエッチングして形成する
際に前記高導電性金属層4が外部に露出していると、エ
ッチング材料の選択が難しいが、本発明においては高導
電性金属層4を前記信号入力用配線2で被覆するように
したので、上記のような不都合がなく、また液晶表示装
置等に用いる場合のラビング耐性にも問題が生じない等
の効果がある。As described above, the element substrate according to the present invention, the method for manufacturing the same, and the electro-optical device using the element substrate are provided on the substrate 1 with the first conductor 11, the non-linear electric conductor 12, and the second And the non-linear elements S1 and S2 whose overlapping portions have non-linearity in current-voltage characteristics are made of the same material as the first conductor 11 or the second conductor 13. Provided between the signal input wiring 2 and the pixel electrode 3 formed by the above method, the signal input wiring 2 is formed under the signal input wiring 2 formed of the same material as the first conductor 11. The highly conductive metal layer 4 is provided along the line, so that the wiring resistance can be reduced, the image quality can be prevented from deteriorating due to crosstalk or the like as in the above-described conventional case, and the aperture can be reduced even when the precision is increased. Take a large rate It is possible. In addition, since the driving voltage can be reduced, it is possible to provide an electro-optical device such as a liquid crystal display device having good display characteristics at a low voltage. Further, when the highly conductive metal layer 4 is exposed to the outside when the pixel electrode 3 is formed by etching, it is difficult to select an etching material. However, in the present invention, the highly conductive metal layer 4 is connected to the signal input. Since it is covered with the wiring 2 for use, there are effects such as not having the above-mentioned inconvenience, and not causing a problem in rubbing resistance when used in a liquid crystal display device or the like.
【図1】本発明による一実施例を示す素子基板の平面
図。FIG. 1 is a plan view of an element substrate showing one embodiment of the present invention.
【図2】図1におけるA−A線拡大断面図。FIG. 2 is an enlarged sectional view taken along line AA in FIG.
【図3】上記実施例における素子基板の製造工程の一例
を示すプロセス説明図。FIG. 3 is a process explanatory view showing an example of a manufacturing process of an element substrate in the embodiment.
【図4】上記実施例における素子基板の製造工程の一例
を示すプロセス説明図。FIG. 4 is a process explanatory view showing an example of a manufacturing process of the element substrate in the embodiment.
【図5】上記実施例における素子基板を用いた電気光学
装置の縦断面図。FIG. 5 is a longitudinal sectional view of an electro-optical device using the element substrate in the embodiment.
【図6】本発明による他の実施例を示す素子基板の平面
図。FIG. 6 is a plan view of an element substrate according to another embodiment of the present invention.
【図7】図6におけるA−A線拡大断面図。FIG. 7 is an enlarged sectional view taken along line AA in FIG. 6;
【図8】本発明による更に他の実施例を示す素子基板の
平面図。FIG. 8 is a plan view of an element substrate showing still another embodiment according to the present invention.
【図9】図8におけるA−A線拡大断面図。FIG. 9 is an enlarged sectional view taken along line AA in FIG. 8;
【図10】本発明による更に他の実施例を示す素子基板
の平面図。FIG. 10 is a plan view of an element substrate showing still another embodiment according to the present invention.
【図11】図10におけるA−A線拡大断面図。FIG. 11 is an enlarged sectional view taken along line AA in FIG. 10;
【図12】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 12 is a process explanatory view showing an example of a manufacturing process of the element substrate in the embodiment.
【図13】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 13 is a process explanatory view showing an example of the manufacturing process of the element substrate in the above embodiment.
【図14】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 14 is a process explanatory view showing an example of the manufacturing process of the element substrate in the above embodiment.
【図15】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 15 is a process explanatory view showing an example of the manufacturing process of the element substrate in the above embodiment.
【図16】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 16 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the embodiment.
【図17】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 17 is a process explanatory view showing an example of the manufacturing process of the element substrate in the above embodiment.
【図18】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 18 is a process explanatory view showing an example of the manufacturing process of the element substrate in the above embodiment.
【図19】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 19 is a process explanatory view showing an example of the manufacturing process of the element substrate in the above embodiment.
【図20】上記実施例における素子基板を用いた電気光
学装置の縦断面図。FIG. 20 is a longitudinal sectional view of an electro-optical device using the element substrate in the embodiment.
【図21】本発明による更に他の実施例を示す素子基板
の平面図。FIG. 21 is a plan view of an element substrate showing still another embodiment according to the present invention.
【図22】図21におけるA−A線拡大断面図。FIG. 22 is an enlarged sectional view taken along line AA in FIG. 21;
【図23】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 23 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the above embodiment.
【図24】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 24 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the above embodiment.
【図25】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 25 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the embodiment.
【図26】本発明による更に他の実施例を示す素子基板
の平面図。FIG. 26 is a plan view of an element substrate showing still another embodiment according to the present invention.
【図27】図26におけるA−A線拡大断面図。FIG. 27 is an enlarged sectional view taken along line AA in FIG. 26;
【図28】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 28 is a process explanatory view showing an example of the manufacturing process of the element substrate in the above embodiment.
【図29】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 29 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the above embodiment.
【図30】上記実施例における素子基板を用いた電気光
学装置の縦断面図。FIG. 30 is a longitudinal sectional view of an electro-optical device using the element substrate in the above embodiment.
【図31】本発明による更に他の実施例を示す素子基板
の平面図。FIG. 31 is a plan view of an element substrate showing still another embodiment according to the present invention.
【図32】図31におけるA−A線拡大断面図。FIG. 32 is an enlarged sectional view taken along line AA in FIG. 31;
【図33】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 33 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the embodiment.
【図34】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 34 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the embodiment.
【図35】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 35 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the example.
【図36】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 36 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the embodiment.
【図37】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 37 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the above embodiment.
【図38】上記実施例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 38 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the above embodiment.
【図39】参考例を示す素子基板の平面図。FIG. 39 is a plan view of an element substrate showing a reference example.
【図40】図39におけるA−A線拡大断面図。40 is an enlarged cross-sectional view taken along line AA in FIG. 39.
【図41】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 41 is a process explanatory view showing an example of the manufacturing process of the element substrate in the reference example.
【図42】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 42 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図43】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 43 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図44】他の参考例を示す素子基板の平面図。FIG. 44 is a plan view of an element substrate showing another reference example.
【図45】図44におけるA−A線拡大断面図。FIG. 45 is an enlarged sectional view taken along line AA in FIG. 44;
【図46】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 46 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図47】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 47 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図48】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 48 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図49】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 49 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図50】更に他の参考例を示す素子基板の平面図。FIG. 50 is a plan view of an element substrate showing still another reference example.
【図51】図50におけるA−A線拡大断面図。FIG. 51 is an enlarged sectional view taken along line AA in FIG. 50;
【図52】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 52 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図53】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 53 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図54】上記参考例における素子基板を用いた電気光
学装置の縦断面図。FIG. 54 is a longitudinal sectional view of an electro-optical device using the element substrate in the reference example.
【図55】更に他の参考例を示す素子基板の平面図。FIG. 55 is a plan view of an element substrate showing still another reference example.
【図56】図55におけるA−A線拡大断面図。FIG. 56 is an enlarged sectional view taken along line AA in FIG. 55;
【図57】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 57 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図58】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 58 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図59】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 59 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図60】更に他の参考例を示す素子基板の平面図。FIG. 60 is a plan view of an element substrate showing still another reference example.
【図61】図60におけるA−A線拡大断面図。FIG. 61 is an enlarged sectional view taken along line AA in FIG. 60;
【図62】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 62 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図63】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 63 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図64】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 64 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図65】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 65 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図66】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 66 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図67】上記参考例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 67 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the reference example.
【図68】従来の素子基板の一例を示す平面図。FIG. 68 is a plan view showing an example of a conventional element substrate.
【図69】図68におけるA−A線拡大断面図。69 is an enlarged sectional view taken along line AA in FIG. 68.
【図70】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 70 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図71】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 71 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図72】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 72 is a process explanatory view showing an example of the manufacturing process of the element substrate in the conventional example.
【図73】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 73 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図74】従来の素子基板の他の例を示す平面図。FIG. 74 is a plan view showing another example of the conventional element substrate.
【図75】図74におけるA−A線拡大断面図。75 is an enlarged sectional view taken along line AA in FIG. 74.
【図76】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 76 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図77】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 77 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図78】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 78 is a process explanatory view showing an example of the manufacturing process of the element substrate in the conventional example.
【図79】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 79 is a process explanatory view showing an example of the manufacturing process of the element substrate in the conventional example.
【図80】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 80 is a process explanatory view showing an example of a manufacturing process of the element substrate in the conventional example.
【図81】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 81 is a process explanatory view showing an example of the manufacturing process of the element substrate in the conventional example.
【図82】上記従来例における素子基板の製造工程の他
の例を示すプロセス説明図。FIG. 82 is an explanatory process diagram showing another example of the manufacturing process of the element substrate in the conventional example.
【図83】上記従来例における素子基板の製造工程の他
の例を示すプロセス説明図。FIG. 83 is a process explanatory view showing another example of the manufacturing process of the element substrate in the conventional example.
【図84】上記従来例における素子基板の製造工程の他
の例を示すプロセス説明図。FIG. 84 is a process explanatory view showing another example of the manufacturing process of the element substrate in the conventional example.
【図85】従来の素子基板の更に他の例を示す平面図。FIG. 85 is a plan view showing still another example of the conventional element substrate.
【図86】図85におけるA−A線拡大断面図。86 is an enlarged sectional view taken along line AA in FIG. 85.
【図87】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 87 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図88】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 88 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図89】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 89 is a process explanatory view showing an example of the manufacturing process of the element substrate in the conventional example.
【図90】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 90 is a process explanatory view showing an example of the manufacturing process of the element substrate in the conventional example.
【図91】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 91 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図92】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 92 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図93】従来の素子基板の更に他の例を示す平面図。FIG. 93 is a plan view showing still another example of the conventional element substrate.
【図94】図93におけるA−A線拡大断面図。94 is an enlarged cross-sectional view taken along line AA in FIG. 93.
【図95】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 95 is a process explanatory view showing an example of a manufacturing process of the element substrate in the conventional example.
【図96】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 96 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図97】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 97 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図98】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 98 is a process explanatory view showing an example of the manufacturing process of the element substrate in the conventional example.
【図99】上記従来例における素子基板の製造工程の一
例を示すプロセス説明図。FIG. 99 is an explanatory process diagram showing an example of the manufacturing process of the element substrate in the conventional example.
【図100】上記従来例における素子基板の製造工程の
一例を示すプロセス説明図。FIG. 100 is a process explanatory view showing an example of the manufacturing process of the element substrate in the conventional example.
【図101】上記従来例における素子基板の製造工程の
一例を示すプロセス説明図。FIG. 101 is a process explanatory view showing an example of the manufacturing process of the element substrate in the conventional example.
1 基板 2 配線 3 画素電極 11、13、21、23 導電体 12、22 非線形電気伝導体 4 高導電性金属層 S、S1、S2 非線形素子 DESCRIPTION OF SYMBOLS 1 Substrate 2 Wiring 3 Pixel electrode 11, 13, 21, 23 Conductor 12, 22 Non-linear electric conductor 4 High conductive metal layer S, S1, S2 Non-linear element
フロントページの続き (56)参考文献 特開 昭64−65526(JP,A) 特開 平2−210331(JP,A) 特開 平2−140722(JP,A) 特開 平2−204726(JP,A) 特開 平3−46632(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/1343 H01L 49/02 Continuation of the front page (56) References JP-A-64-65526 (JP, A) JP-A-2-210331 (JP, A) JP-A-2-140722 (JP, A) JP-A-2-204726 (JP) (A) JP-A-3-46632 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1362 G02F 1/1343 H01L 49/02
Claims (6)
体および第2の導電体とを順に積層してなり、それ等の
重なる部分が電流電圧特性に非線形性を有する非線形素
子を前記第1の導電体と同材質で形成された信号入力用
配線と画素電極との間に設けた素子基板において、 前記第1の導電体と同材質で形成された前記信号入力用
配線の下部に該信号入力用配線に沿って高導電性金属層
を別個に設けると共に、該高導電性金属層を前記信号入
力用配線で被覆したことを特徴とする非線形素子を備え
た素子基板。1. A non-linear element having a first conductor, a non-linear electric conductor, and a second conductor laminated in this order on a substrate, and an overlapping portion of the first conductor, the non-linear electric conductor, and the second conductor has a non-linear current-voltage characteristic. An element substrate provided between a pixel electrode and a signal input wiring formed of the same material as the first conductor, wherein a lower portion of the signal input wiring formed of the same material as the first conductor is provided. An element substrate comprising a non-linear element, wherein a highly conductive metal layer is separately provided along the signal input wiring, and the high conductive metal layer is covered with the signal input wiring.
材質の金属で形成されていることを特徴とする請求項1
記載の非線形素子を備えた素子基板。2. The device according to claim 1, wherein the pixel electrode is formed of a metal of the same material as the highly conductive metal layer.
An element substrate provided with the nonlinear element according to any one of the preceding claims.
もしくはアルミニウム合金よりなることを特徴とする請
求項1または2に記載の非線形素子を備えた素子基板。3. The element substrate according to claim 1, wherein the highly conductive metal layer is made of aluminum alone or an aluminum alloy.
体および第2の導電体とを順に積層してなり、それ等の
重なる部分が電流電圧特性に非線形性を有する非線形素
子を前記第1の導電体と同材質で形成された信号入力用
配線と画素電極との間に設け、前記信号入力用配線の下
部に該信号入力用配線に沿って高導電性金属層を別個に
設けると共に、該高導電性金属層を前記信号入力用配線
で被覆してなる素子基板の製造方法であって、 前記基板上に前記高導電性金属層と、該高導電性金属層
と同材質の前記画素電極とを同時に形成するプロセス
と、前記高導電性金属層上に前記信号入力用配線を形成
すると共に前記画素電極上に前記第1の導電体を形成す
るプロセスと、前記信号入力配線および前記第1の導電
体の上に前記非線形電気伝導体を形成するプロセスと、
しかる後、前記非線形電気伝導体上に前記第2の伝導体
を形成するプロセスとを含むことを特徴とする素子基板
の製造方法。4. A non-linear element having a first conductor, a non-linear electric conductor, and a second conductor laminated in this order on a substrate, and an overlapping portion thereof has a non-linear current-voltage characteristic. It is provided between a signal input wiring formed of the same material as the first conductor and the pixel electrode, and a high conductive metal layer is separately provided below the signal input wiring along the signal input wiring. A method for manufacturing an element substrate, comprising covering the highly conductive metal layer with the signal input wiring, wherein the highly conductive metal layer and the same material as the highly conductive metal layer are formed on the substrate. A process of simultaneously forming the pixel electrode, a process of forming the signal input wiring on the highly conductive metal layer and a process of forming the first conductor on the pixel electrode, The non-linear electrical conductor on the first conductor; And the process of forming,
Forming a second conductor on the non-linear electric conductor.
体および第2の導電体とを順に積層してなり、それ等の
重なる部分が電流電圧特性に非線形性を有する非線形素
子を前記第1の導電体と同材質で形成された信号入力用
配線と画素電極との間に設け、前記第1の導電体と同材
質で形成された前記信号入力用配線の下部に該信号入力
用配線に沿って高導電性金属層を別個に設けると共に、
該高導電性金属層を前記信号入力用配線で被覆してなる
素子基板を備え、該素子基板に対向して内面に電極を有
する対向基板を配置すると共に、その両基板間に液晶層
を介在させたことを特徴とする電気光学装置。5. A non-linear element having a first conductor, a non-linear electric conductor, and a second conductor sequentially laminated on a substrate, and an overlapping portion of the first conductor, the non-linear electric conductor, and the second conductor has a non-linear current-voltage characteristic. It is provided between the signal input wiring formed of the same material as the first conductor and the pixel electrode, and the signal input wiring is formed under the signal input wiring formed of the same material as the first conductor. Along with providing a highly conductive metal layer separately along the wiring,
An element substrate in which the highly conductive metal layer is covered with the signal input wiring; an opposing substrate having an electrode on an inner surface facing the element substrate; and a liquid crystal layer interposed between the two substrates. An electro-optical device, characterized in that:
導電性金属層と同材質の金属で形成されていることを特
徴とする請求項5記載の電気光学装置。6. The electro-optical device according to claim 5, wherein at least a part of the pixel electrode is formed of a metal having the same material as that of the highly conductive metal layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23529492A JP3324613B2 (en) | 1992-08-11 | 1992-08-11 | Element substrate provided with nonlinear element, method of manufacturing the same, and electro-optical device using the element substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23529492A JP3324613B2 (en) | 1992-08-11 | 1992-08-11 | Element substrate provided with nonlinear element, method of manufacturing the same, and electro-optical device using the element substrate |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22607299A Division JP3554230B2 (en) | 1999-08-10 | 1999-08-10 | Manufacturing method of electro-optical device |
JP2001305084A Division JP2002204011A (en) | 2001-10-01 | 2001-10-01 | Element substrate and its manufacturing method, and electrooptical device |
JP2002111676A Division JP3498797B2 (en) | 2002-04-15 | 2002-04-15 | Element substrate having non-linear element, method of manufacturing the same, and electro-optical device using the element substrate |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0659285A JPH0659285A (en) | 1994-03-04 |
JP3324613B2 true JP3324613B2 (en) | 2002-09-17 |
Family
ID=16983987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23529492A Expired - Lifetime JP3324613B2 (en) | 1992-08-11 | 1992-08-11 | Element substrate provided with nonlinear element, method of manufacturing the same, and electro-optical device using the element substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3324613B2 (en) |
-
1992
- 1992-08-11 JP JP23529492A patent/JP3324613B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0659285A (en) | 1994-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6169593B1 (en) | Reflection-type liquid crystal display device, method for producing the same, and method for producing circuit board | |
JPH10142633A (en) | Thin film transistor integrated device, manufacture thereof, and liquid crystal display device | |
JP3279939B2 (en) | Liquid crystal display device | |
JP3831028B2 (en) | Liquid crystal display | |
JP3324613B2 (en) | Element substrate provided with nonlinear element, method of manufacturing the same, and electro-optical device using the element substrate | |
JP3074101B2 (en) | Liquid crystal display | |
JP3554230B2 (en) | Manufacturing method of electro-optical device | |
JP3498797B2 (en) | Element substrate having non-linear element, method of manufacturing the same, and electro-optical device using the element substrate | |
JPH0282221A (en) | Method for wiring electrooptic element | |
JP3307174B2 (en) | Liquid crystal display | |
JP3430510B2 (en) | Electro-optical device | |
JP2002204011A (en) | Element substrate and its manufacturing method, and electrooptical device | |
JP2778746B2 (en) | Liquid crystal display device and method of manufacturing electrode substrate | |
JPH06148616A (en) | Liquid crystal display panel | |
US5739547A (en) | Reflection type display | |
JP2690404B2 (en) | Active matrix substrate | |
JP3218308B2 (en) | Liquid crystal display | |
JP3229905B2 (en) | Liquid crystal display panel and manufacturing method thereof | |
JPH03212621A (en) | Liquid crystal display device | |
JP3795562B2 (en) | Liquid crystal display | |
JP3544598B2 (en) | Wiring board having two-terminal switching element | |
JP3690878B2 (en) | Liquid crystal display device | |
JP2001108984A (en) | Reflection liquid crystal picture display device and method for manufacturing semiconductor device for picture display device | |
JP3603320B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JPH07209674A (en) | Production of liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020212 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020605 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |