JP3321140B2 - Video display - Google Patents
Video displayInfo
- Publication number
- JP3321140B2 JP3321140B2 JP2000070742A JP2000070742A JP3321140B2 JP 3321140 B2 JP3321140 B2 JP 3321140B2 JP 2000070742 A JP2000070742 A JP 2000070742A JP 2000070742 A JP2000070742 A JP 2000070742A JP 3321140 B2 JP3321140 B2 JP 3321140B2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal deflection
- raster
- adjusting
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/223—Controlling dimensions
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ビデオ表示装置に
関し、更に詳しくは相異なる複数のラスタ寸法を実現で
きるような機能を持ったビデオ表示装置に関するもので
ある。
【0002】
【従来の技術】テレビジョン受像機やコンピュータ・モ
ニタの様なビデオ表示装置は、通常、1本または複数本
の電子ビームを発生させ、これらビームを蛍光表示スク
リーン上を横切って偏向し或いは走査させてラスタを描
かせるような陰極線管を持っている。このラスタは、ビ
デオ信号が存在する場合にスクリーン上の可観察範囲の
大きさと形状とを決定するものである。
【0003】このビデオ表示装置をコンピュータ・モニ
タとして使用する場合には、このモニタが他のコンピュ
ータ製造業者の製品と、または同じ製造業者製の異なる
形式のコンピュータ装置と組合わせて使用できることが
望ましい。異なる形式のコンピュータは、1水平走査線
当り異なった量のビデオ情報を有し、或は1フィールド
当り異なる数の走査線を含んだ異なったビデオ信号を発
生する可能性がある。たとえば、消去(ブランキング)
期間に対する有効ビデオ情報の比は、相異なる分解能特
性を有するビデオ信号相互間では異なっている。
【0004】
【発明が解決しようとする課題】もしもビデオ信号の特
性に従って水平および垂直偏向の振幅を選択しなけれ
ば、ラスタ上でビデオ信号の過走査または走査不足が生
じ、走査不足の場合には表示スクリーンを充分に利用し
ていない状態が、また過走査の場合には画像情報の損失
が生ずることになる。
【0005】
【課題を解決するための手段】本発明の一特徴によれ
ば、水平偏向電流を生成する偏向回路と、 前記水平偏向
回路に接続され、水平偏向電流振幅を制御することによ
り画像のラスタ幅を調節する調節手段と、 前記調節手段
に接続され、a)水平偏向歪を補正するための垂直速度
パラボラ信号と、b)前記水平偏向電流振幅を調節する
前記調節手段のためのDCバイアスレベルとの両方に基
づいて該水平偏向電流を制御する手段と、 独自のビデオ
規格に係る特定の水平偏向振幅を表す複数の2値信号よ
りなるデジタル符合化された信号を受信し、該デジタル
符号化された信号中に具体的に表現されている情報に応
じて、復号化された複数の出力信号の中の一つを生成す
るために前記デジタル符合化された信号を復号化する復
号化手段と、 前記復号化された複数の出力信号の前記一
つに応じて、切り換え可能な電流分岐により前記DCバ
イアスレベルを設定し、それにより前記独自のビデオ規
格に従って前記ラスタ幅を調整する手段とを含むビデオ
表示装置が提供される。
【0006】
【発明の実施の形態】本発明の一実施例を示す図は、水
平偏向回路10、垂直偏向回路11および陰極線管12
を含むビデオ表示装置の要部を示す。陰極線管12は、
たとえば、ビデオ処理回路(図示せず)から駆動信号D
を受け、これを電子銃構体18に印加する。電子銃構体
18は、蛍光表示スクリーン19を衝撃して発光させる
1本または複数本の電子ビームを発生する。水平偏向回
路10は、たとえばTDA 2595型集積回路を含む
もので、スイッチング信号を駆動トランジスタ13のベ
ースに印加する。駆動トランジスタ13に切換動作(ス
イッチング)させると、水平出力トランジスタ14が駆
動変圧器15を介してスイッチされる。水平出力トラン
ジスタ14のコレクタは出力変圧器17の1次巻線16
を介して+97V級のB+電圧源に結合されている。変
圧器17は、高電圧を発生する2次巻線20を有する形
式として示されており、この高電圧は陰極線管12の高
電圧端子すなわち陽極端子21に印加される。水平偏向
回路は、更に、ダンパ・ダイオード22とリトレース・
キャパシタ23を有し、これらは在来のものと同様に働
いて、トランジスタ14がオフ状態にスイッチされたと
き1次巻線16の端子間にリトレース・パルスを生成す
る。また、水平出力トランジスタ14のスイッチングに
よって、陰極線管12のネック部に配設された水平偏向
巻線24には端子H−H’を通して水平偏向電流が流れ
る。水平偏向巻線24は、電子銃構体18からの電子ビ
ームを偏向して表示スクリーン19上にラスタを形成さ
せる作用を行なう偏向ヨークの一部分をなしている。
【0007】水平偏向回路は、直線性コイル25、S字
成形キャパシタ29、および東西すなわち左右ピンクッ
ション・ラスタ歪を補正するダイオード変調器回路も具
えている。このダイオード変調器は、インダクタ27、
ダンパ・ダイオード30、変調器リトレース・キャパシ
タ31、変調器トレース・キャパシタ26、および制御
トランジスタ32および33を持っている。ダイオード
変調器は、通常の動作を行なって、水平偏向電流を垂直
偏向周波数でパラボラ状に変調して左右ピンクッション
歪を補正する。
【0008】垂直偏向回路11は、たとえばTDA 2
653A型集積回路を有する形式のもので良いが、端子
VとV’を通して垂直偏向巻線34中に垂直偏向電流を
流す。偏向巻線34も陰極線管12のネック部上に設け
られていて、水平偏向巻線24と共に偏向ヨークの一部
を構成している。垂直偏向電流鋸歯状信号が、抵抗35
とキャパシタ36から成る積分回路に印加されて垂直周
波数のパラボラ信号が形成され、前述したダイオード変
調器回路の制御トランジスタ32のベースに印加され
る。
【0009】本発明の一つの特徴によって、図示のビデ
オ表示装置は、復号器41を有するラスタ寸法選択回路
40を持っている。復号器41は、アールシーエー社製
のCD 4052B型分離(デマルチプレックス)回路
として例示されている。復号器41は、入力端子AとB
とを通じて2値の信号を受入れる。この信号は、2値の
入力値に基いて水平および垂直ラスタ寸法の可能な4種
の組合わせのうちの1対を決定する。所望の水平および
垂直寸法は次の様にして決定される。
【0010】抵抗39の両端間に発生し、かつ垂直偏向
電流から抽出されたサンプル信号は手動ラスタ高さ調節
抵抗42を介して復号器41の端子43に印加される。
復号器41は実質的にスイッチとして働いて、端子43
に印加された信号を、端子AとBに受入れた信号に応じ
て400オーム程度の低抵抗路を介して端子44,4
5,46又は47のうちの1つに印加する。たとえば、
復号器41の復号または分離(デマルチプレックス)論
理に従って、両端子AとBに在るデジタル“1”を表わ
す高レベル信号により、復号器41は端子43の信号を
端子46に結合する。端子46は、たとえばTDA 2
653A型集積回路のピン4である、垂直偏向回路11
の帰還入力端子48に抵抗50を介して結合されてい
る。端子44,45および47も、相異なる抵抗値を有
する各抵抗を通じて垂直偏向回路11の帰還入力端子4
8に結合されている。帰還路中で手動ラスタ高さ調節抵
抗42の可動アームと帰還端子48の間に入っている抵
抗の値はラスタ高さを決定するので、復号器41は端子
AとBを通じて与えられる選択されて寸法信号に応じて
垂直ラスタ寸法を制御するように働く。選択されたラス
タ高さを決定するこの復号器41は直線性および高さ帰
還ループ中に含まれているので、たとえば電源電圧の変
動に起因する偏向電流の変化はすべて垂直偏向回路11
のこの帰還回路によって補償される。従ってラスタ高さ
は、如何なる高さを選んだときでも安定に維持される。
【0011】本発明のまた別の特徴によれば、ラスタ幅
の制御を行なうために、復号器41は端子AとBに印加
された信号のレベルに応じて端子51を端子52,5
3,54および55の中の1つに低抵抗路を通して結合
する。復号器41は、その動作論理に従って、端子4
4,45,46および47のうちの1つと端子52,5
3,54および55のうちの1つとを同時に選択して端
子43と51にそれぞれ結合するので、最大数4つの2
端子の選択組合わせができる。従って、水平ラスタ幅を
決定するには端子52,53,54および55のうちの
1つの選択が使用される。図示のように、端子53,5
4および55は、端子45および47と同様に互いに結
合されている。この様にしてラスタ高さ対ラスタ幅の特
定の組合せが制御される。ラスタ幅は次の様にして決定
される。トランジスタ56は分圧器60を通して端子5
2に結合されたベースを持っている。トランジスタ57
のベースは分圧器61を介して端子53,54および5
5に結合されている。トランジスタ56と57の両コレ
クタはそれぞれ抵抗62と63を介して相互に結合さ
れ、また抵抗64を通ってダイオード変調器制御トラン
ジスタ32のベースに結合されている。端子51は接地
されているので、端子52たは端子53,54或は55
が、端子AとBの信号に応じて端子51に結合される
と、各トランジスタ56,57のベースは低電位に引下
げられ対応するトランジスタはオン状態になる。抵抗6
2と63は相異なる抵抗値を持っているので、制御トラ
ンジスタ32のDCバイアスは、トランジスタ56と5
7の何れが導通しているかによって異なり、すなわち、
端子AとBに印加されたラスタ寸法選択信号によって選
択された端子によって決まる。制御トランジスタ32の
DCバイアスは、垂直偏向回路11からのパラボラ波形
に応じてトランジスタ32と33の導通度を決定し、実
質的に偏向電流の変調量を、従ってラスタ幅を決定す
る。
【0012】図示の特定実施例の場合、端子AとBに印
加される信号の可能な4個の論理組合せのそれぞれにつ
いて、端子44,45,46および47のうちのどれが
端子43に接続されるか、および端子52,53,54
および55のうちのどれが端子51に接続されるか、は
次の表に示した通りである。
【0013】
【表1】
この図から明らかな様に、上記したラスタ寸法選択回路
は、ラスタ高さとラスタ幅との相異なる4種の組合せを
選択決定するのに利用できる。どのラスタ寸法を選んで
も安定なラスタ・パターンが得られる。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video display device, and more particularly to a video display device having a function of realizing a plurality of different raster dimensions. is there. BACKGROUND OF THE INVENTION Video display devices, such as television receivers and computer monitors, typically generate one or more electron beams and deflect these beams across a fluorescent display screen. Alternatively, it has a cathode ray tube that scans and draws a raster. This raster determines the size and shape of the observable area on the screen when a video signal is present. If the video display is to be used as a computer monitor, it is desirable that the monitor can be used with products of other computer manufacturers, or in combination with different types of computer devices made by the same manufacturer. Different types of computers may have different amounts of video information per horizontal scan line, or may generate different video signals that include different numbers of scan lines per field. For example, erase (blanking)
The ratio of effective video information to time period is different between video signals having different resolution characteristics. If the amplitude of the horizontal and vertical deflections is not selected according to the characteristics of the video signal, overscanning or underscanning of the video signal occurs on the raster. If the display screen is not fully utilized, or if overscanning occurs, loss of image information will occur. [0005] According to a feature of the SUMMARY OF invention, a deflection circuit for generating a horizontal deflection current, the horizontal deflection
Circuit to control the horizontal deflection current amplitude.
Adjusting means for adjusting the raster width of the image, and the adjusting means
A) vertical velocity for correcting horizontal deflection distortion
A parabolic signal; and b) adjusting the horizontal deflection current amplitude.
Based on both the DC bias level for the adjustment means
Means for controlling the horizontal deflection current based on the unique video
A plurality of binary signals representing a specific horizontal deflection amplitude according to the standard.
Receiving the digitally encoded signal
It responds to the information specifically represented in the encoded signal.
To generate one of the decoded output signals.
Decoding the digitally encoded signal in order to
Encoding means; and the one of the plurality of decoded output signals.
The DC bus is switched by a switchable current branch.
Set the ease level, which allows you to
Means for adjusting the raster width according to the case . FIG. 1 shows a horizontal deflection circuit 10, a vertical deflection circuit 11, and a cathode ray tube 12 according to an embodiment of the present invention.
Of the video display device including the above. The cathode ray tube 12
For example, a drive signal D is output from a video processing circuit (not shown).
And applies it to the electron gun assembly 18. The electron gun assembly 18 generates one or a plurality of electron beams that cause the fluorescent display screen 19 to emit light upon impact. The horizontal deflection circuit 10 includes, for example, a TDA 2595 type integrated circuit, and applies a switching signal to the base of the driving transistor 13. When the driving transistor 13 is switched (switched), the horizontal output transistor 14 is switched via the driving transformer 15. The collector of the horizontal output transistor 14 is connected to the primary winding 16 of the output transformer 17.
To a + 97V class B + voltage source. Transformer 17 is shown as having a secondary winding 20 that produces a high voltage, which is applied to a high voltage terminal or anode terminal 21 of cathode ray tube 12. The horizontal deflection circuit further includes a damper diode 22 and a retrace circuit.
It has capacitors 23, which work in a conventional manner, producing a retrace pulse across the terminals of the primary winding 16 when the transistor 14 is switched off. Further, by the switching of the horizontal output transistor 14, a horizontal deflection current flows through the terminal HH 'to the horizontal deflection winding 24 disposed at the neck of the cathode ray tube 12. The horizontal deflection winding 24 forms a part of a deflection yoke that deflects the electron beam from the electron gun assembly 18 to form a raster on the display screen 19. The horizontal deflection circuit also includes a linearity coil 25, an S-shaped capacitor 29, and a diode modulator circuit for correcting east-west or left / right pincushion raster distortion. This diode modulator comprises an inductor 27,
It has a damper diode 30, a modulator retrace capacitor 31, a modulator trace capacitor 26, and control transistors 32 and 33. The diode modulator performs a normal operation, modulates the horizontal deflection current in a parabolic manner at the vertical deflection frequency, and corrects the left and right pincushion distortion. The vertical deflection circuit 11 is, for example, a TDA 2
A type having a 653A type integrated circuit may be used, but a vertical deflection current flows through the vertical deflection winding 34 through the terminals V and V '. The deflection winding 34 is also provided on the neck of the cathode ray tube 12, and forms a part of the deflection yoke together with the horizontal deflection winding 24. The vertical deflection current sawtooth signal is supplied to the resistor 35.
And a capacitor 36 to form a vertical frequency parabolic signal, which is applied to the base of the control transistor 32 of the diode modulator circuit described above. In accordance with one aspect of the present invention, the illustrated video display includes a raster size selection circuit 40 having a decoder 41. The decoder 41 is exemplified as a CD4052B type separation (demultiplex) circuit manufactured by RC Corporation. The decoder 41 has input terminals A and B
And a binary signal is received. This signal determines one of four possible combinations of horizontal and vertical raster dimensions based on the binary input values. The desired horizontal and vertical dimensions are determined as follows. The sample signal generated across the resistor 39 and extracted from the vertical deflection current is applied to a terminal 43 of a decoder 41 via a manual raster height adjustment resistor 42.
The decoder 41 acts essentially as a switch and the terminal 43
Is applied to terminals 44 and 4 through a low resistance path of about 400 ohms in response to signals received at terminals A and B.
5, 46 or 47. For example,
In accordance with the decoding or demultiplexing logic of decoder 41, decoder 41 couples the signal at terminal 43 to terminal 46 with a high level signal representing a digital "1" at both terminals A and B. The terminal 46 is, for example, TDA 2
Vertical deflection circuit 11 which is pin 4 of the 653A type integrated circuit
Is connected via a resistor 50 to the feedback input terminal 48 of Terminals 44, 45 and 47 are also connected to the feedback input terminal 4 of the vertical deflection circuit 11 through respective resistors having different resistance values.
8. The value of the resistor contained between the movable arm of the manual raster height adjustment resistor 42 and the feedback terminal 48 in the return path determines the raster height, so that the decoder 41 is selected through terminals A and B and is selected. Acts to control the vertical raster size in response to the size signal. Since the decoder 41 for determining the selected raster height is included in the linearity and height feedback loop, any change in deflection current due to, for example, fluctuations in the power supply voltage will be all vertical deflection circuit 11
Is compensated by this feedback circuit. Therefore, the raster height is stably maintained when any height is selected. In accordance with yet another aspect of the present invention, to control the raster width, decoder 41 switches terminal 51 to terminals 52 and 5 in response to the levels of signals applied to terminals A and B.
One of 3, 54 and 55 is coupled through a low resistance path. The decoder 41, according to its operation logic, has a terminal 4
4, 45, 46 and 47 and terminals 52, 5
3, 54 and 55 are simultaneously selected and connected to the terminals 43 and 51, respectively.
Selectable combinations of terminals. Therefore, the selection of one of the terminals 52, 53, 54 and 55 is used to determine the horizontal raster width. As shown, the terminals 53, 5
4 and 55 are coupled to each other in a manner similar to terminals 45 and 47. In this way, a particular combination of raster height versus raster width is controlled. The raster width is determined as follows. Transistor 56 is connected to terminal 5 through voltage divider 60.
It has a base connected to two. Transistor 57
Are connected to terminals 53, 54 and 5 through a voltage divider 61.
5. The collectors of transistors 56 and 57 are coupled to each other via resistors 62 and 63, respectively, and to the base of diode modulator control transistor 32 through resistor 64. Since the terminal 51 is grounded, the terminal 52 or the terminals 53, 54 or 55
Are coupled to the terminal 51 in response to the signals at the terminals A and B, the bases of the transistors 56 and 57 are pulled down to a low potential, and the corresponding transistors are turned on. Resistance 6
2 and 63 have different resistance values, the DC bias of the control transistor 32 is
7 depending on which one is conducting, ie,
It is determined by the terminal selected by the raster size selection signal applied to terminals A and B. The DC bias of the control transistor 32 determines the continuity of the transistors 32 and 33 in response to the parabolic waveform from the vertical deflection circuit 11 and substantially determines the amount of deflection current modulation, and thus the raster width. In the particular embodiment shown, for each of the four possible logical combinations of signals applied to terminals A and B, which of terminals 44, 45, 46 and 47 is connected to terminal 43. Or terminals 52, 53, 54
Which of 55 and 55 is connected to terminal 51 is as shown in the following table. [Table 1] As is apparent from this figure, the above-described raster size selection circuit can be used to select and determine four different combinations of raster height and raster width. Regardless of the raster size selected, a stable raster pattern can be obtained.
【図面の簡単な説明】
【図1】本発明を実施した一例ビデオ表示装置の要部構
成を示す1部ブロック回路図である。
【符号の説明】
A,B 表示信号受入れ手段(入力端子)
10 水平偏向回路
11 垂直偏向電流発生手段(垂直偏向回路)
12 陰極線管
14 水平偏向電流発生手段
32,33 水平偏向電流制御手段(共に制御トランジ
スタ)
39 サンプリング手段(抵抗)
40 ラスタ寸法選択回路
41 水平偏向電流制御手段または帰還手段(48)の
偏向手段(復号器)
48 帰還手段BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a partial block circuit diagram showing a main configuration of an example video display device embodying the present invention. [Description of Signs] A, B Display signal receiving means (input terminal) 10 Horizontal deflection circuit 11 Vertical deflection current generation means (Vertical deflection circuit) 12 Cathode ray tube 14 Horizontal deflection current generation means 32, 33 Horizontal deflection current control means (both Control transistor) 39 sampling means (resistance) 40 raster size selection circuit 41 horizontal deflection current control means or deflection means (decoder) of feedback means (48) 48 feedback means
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 実開 昭58−31586(JP,U) 実開 昭56−135658(JP,U) (58)調査した分野(Int.Cl.7,DB名) H04N 3/223 G09G 1/04 H04N 3/23 H04N 3/27 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References Japanese Utility Model 58-31586 (JP, U) Japanese Utility Model 56-135658 (JP, U) (58) Fields surveyed (Int. Cl. 7 , DB name) H04N 3/223 G09G 1/04 H04N 3/23 H04N 3/27
Claims (1)
することにより画像のラスタ幅を調節する調節手段と、 前記調節手段に接続され、a)水平偏向歪を補正するた
めの垂直速度パラボラ信号と、b)前記水平偏向電流振
幅を調節する前記調節手段のためのDCバイアスレベル
との両方に基づいて該水平偏向電流を制御する手段と、 独自のビデオ規格に係る特定の水平偏向振幅を表す複数
の2値信号よりなるデジタル符合化された信号を受信
し、該デジタル符号化された信号中に具体的に表現され
ている情報に応じて、復号化された複数の出力信号の中
の一つを生成するために前記デジタル符合化された信号
を復号化する復号化手段と、 前記復号化された複数の出力信号の前記一つに応じて、
切り換え可能な電流分岐により前記DCバイアスレベル
を設定し、それにより前記独自のビデオ規格に従って前
記ラスタ幅を調整する手段と を含むビデオ表示装置。(57) [Claims] 1.A deflection circuit for generating a horizontal deflection current; Connected to the horizontal deflection circuit to control horizontal deflection current amplitude
Adjusting means for adjusting the raster width of the image by performing A) for correcting horizontal deflection distortion;
A vertical velocity parabola signal for b.
DC bias level for the adjusting means for adjusting the width
Means for controlling the horizontal deflection current based on both Multiple representing specific horizontal deflection amplitude according to proprietary video standard
Digitally coded signal consisting of binary signals
And specifically expressed in the digitally encoded signal.
Depending on the information being output,
The digitally encoded signal to produce one of
Decoding means for decoding According to the one of the decoded plurality of output signals,
DC bias level by switchable current branch
Set, thereby complying with the above proprietary video standards
Means for adjusting the raster width and Video display device including.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US76573485A | 1985-08-14 | 1985-08-14 | |
US765734 | 1985-08-14 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17019198A Division JP3226876B2 (en) | 1985-08-14 | 1998-06-17 | Video display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000295490A JP2000295490A (en) | 2000-10-20 |
JP3321140B2 true JP3321140B2 (en) | 2002-09-03 |
Family
ID=25074342
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19039186A Expired - Lifetime JP3222881B2 (en) | 1985-08-14 | 1986-08-12 | Video display |
JP17019198A Expired - Lifetime JP3226876B2 (en) | 1985-08-14 | 1998-06-17 | Video display |
JP2000070742A Expired - Lifetime JP3321140B2 (en) | 1985-08-14 | 2000-03-14 | Video display |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19039186A Expired - Lifetime JP3222881B2 (en) | 1985-08-14 | 1986-08-12 | Video display |
JP17019198A Expired - Lifetime JP3226876B2 (en) | 1985-08-14 | 1998-06-17 | Video display |
Country Status (7)
Country | Link |
---|---|
JP (3) | JP3222881B2 (en) |
KR (1) | KR940001824B1 (en) |
DE (1) | DE3627401C2 (en) |
FR (2) | FR2586332B1 (en) |
GB (1) | GB2179828B (en) |
HK (1) | HK82094A (en) |
SG (1) | SG44792G (en) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB8602644D0 (en) * | 1986-02-04 | 1986-03-12 | British Broadcasting Corp | Video systems |
DE3842941A1 (en) * | 1988-12-21 | 1990-09-06 | Grundig Emv | TELEVISION SYSTEM WITH DEVICES FOR ADJUSTING THE TELEPHONE AND RECEIVED TELEVISION IMAGE FORMAT |
DE69030309T2 (en) * | 1989-08-23 | 1997-07-10 | Thomson Consumer Electronics, Inc., Indianapolis, Ind. | CONVERGENCE CONTROL SYSTEM FOR MULTIPLE VERTICAL FORMATS |
US5161002A (en) * | 1989-08-23 | 1992-11-03 | Thomson Consumer Electronics, Inc. | Convergence control system for multiple vertical formats |
JP2573715B2 (en) * | 1990-03-28 | 1997-01-22 | 三菱電機株式会社 | Elevator control device |
GB9012326D0 (en) * | 1990-06-01 | 1990-07-18 | Thomson Consumer Electronics | Wide screen television |
IT1257909B (en) * | 1992-07-13 | 1996-02-16 | S E I Societa Elettronica Ital | TELEVISION WITH IMAGE FORMAT SWITCHING FROM 16/9 TO 4/3. |
KR100398745B1 (en) * | 2001-10-12 | 2003-09-19 | 엘지전자 주식회사 | Non-resonant horizontal deflection circuit |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1185217B (en) * | 1962-03-03 | 1965-01-14 | Fernseh Gmbh | Circuit arrangement for televisions for the simultaneous regulation of the picture height and width |
NL296560A (en) * | 1963-08-12 | |||
DK149879A (en) * | 1978-04-12 | 1979-10-13 | Data Recall Ltd | CONTROLLER FOR USE IN VIEWING VIDEO SIGNALS |
US4254365A (en) * | 1979-10-01 | 1981-03-03 | Rca Corporation | Side pincushion correction modulator circuit |
JPS5780873A (en) * | 1980-11-08 | 1982-05-20 | Mitsubishi Electric Corp | Compensation circuit for lateral pincushion distortion |
JPS57131059U (en) * | 1981-02-09 | 1982-08-16 | ||
GB2094114B (en) * | 1981-03-02 | 1984-10-24 | Croma Research Ltd | Scanning circuit for a television |
JPS57212754A (en) * | 1981-06-24 | 1982-12-27 | Hitachi Ltd | Electron-beam controller for electron microscope |
JPS5810969A (en) * | 1981-07-11 | 1983-01-21 | Matsushita Electric Ind Co Ltd | Television receiver |
JPS5831586U (en) * | 1981-08-24 | 1983-03-01 | ソニー株式会社 | computer monitor system |
DE3240139C2 (en) * | 1981-12-18 | 1986-12-04 | Loewe Opta Gmbh, 8640 Kronach | Circuit arrangement for optionally changing the picture format of a television picture |
JPS5961666U (en) * | 1982-10-19 | 1984-04-23 | パイオニア株式会社 | Image reduction/enlargement device |
GB2135859B (en) * | 1983-02-21 | 1986-11-26 | Rca Corp | Picture size control circuit |
GB8304754D0 (en) * | 1983-02-21 | 1983-03-23 | Rca Corp | Variable picture size circuit |
ES529705A0 (en) * | 1983-02-21 | 1984-11-01 | Rca Corp | IMPROVEMENTS INTRODUCED IN AN IMAGE SIZE CONTROL CIRCUIT FOR A VISUAL PRESENTATION DEVICE |
JPS59147187U (en) * | 1983-03-22 | 1984-10-01 | 三洋電機株式会社 | Screen display size switching circuit |
JPS6028375A (en) * | 1983-07-27 | 1985-02-13 | Hitachi Ltd | Horizontal output circuit |
-
1986
- 1986-08-08 GB GB8619430A patent/GB2179828B/en not_active Expired
- 1986-08-12 JP JP19039186A patent/JP3222881B2/en not_active Expired - Lifetime
- 1986-08-12 KR KR1019860006616A patent/KR940001824B1/en not_active IP Right Cessation
- 1986-08-13 FR FR868611721A patent/FR2586332B1/en not_active Expired - Lifetime
- 1986-08-13 DE DE3627401A patent/DE3627401C2/en not_active Expired - Lifetime
-
1990
- 1990-06-11 FR FR909007241A patent/FR2647615B1/en not_active Expired - Lifetime
-
1992
- 1992-04-23 SG SG44792A patent/SG44792G/en unknown
-
1994
- 1994-08-11 HK HK82094A patent/HK82094A/en not_active IP Right Cessation
-
1998
- 1998-06-17 JP JP17019198A patent/JP3226876B2/en not_active Expired - Lifetime
-
2000
- 2000-03-14 JP JP2000070742A patent/JP3321140B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE3627401C2 (en) | 1998-02-19 |
FR2647615A1 (en) | 1990-11-30 |
KR940001824B1 (en) | 1994-03-09 |
FR2586332A1 (en) | 1987-02-20 |
GB8619430D0 (en) | 1986-09-17 |
FR2647615B1 (en) | 1992-01-24 |
JP2000295490A (en) | 2000-10-20 |
GB2179828B (en) | 1989-08-02 |
SG44792G (en) | 1992-06-12 |
HK82094A (en) | 1994-08-19 |
JP3222881B2 (en) | 2001-10-29 |
JPS6243975A (en) | 1987-02-25 |
GB2179828A (en) | 1987-03-11 |
JP3226876B2 (en) | 2001-11-05 |
FR2586332B1 (en) | 1992-08-14 |
DE3627401A1 (en) | 1987-02-26 |
KR870002714A (en) | 1987-04-06 |
JPH1175082A (en) | 1999-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1030952C (en) | Raster size regulating circuit | |
US4183064A (en) | Video signal reproducing apparatus with electron beam scanning velocity modulation | |
US4763194A (en) | Selectable raster size for video display | |
JP3321140B2 (en) | Video display | |
US4633146A (en) | Drive circuit for multiple scan rate horizontal deflection circuit | |
US5059874A (en) | High voltage regulator for CRT display | |
KR950008130B1 (en) | Black level tracking for multiple frequency apparatus | |
US5118999A (en) | Focus coil current generator for a cathode ray tube | |
US4761586A (en) | Linearity correction for multiple frequency video apparatus | |
JPH0234034B2 (en) | ||
EP0183514B1 (en) | Dynamic focus circuit | |
US4766355A (en) | Automatic vertical size control | |
US5420483A (en) | Television deflection distortion correcting circuit | |
US4649325A (en) | Scanning CRT control system | |
JP2938452B2 (en) | Vertical frequency deflection circuit | |
US5466993A (en) | Deflection apparatus for raster scanned CRT displays | |
US6108045A (en) | Display apparatus with cathode ray tube | |
US5043638A (en) | Dynamic focus adjusting voltage generating circuit | |
US4686430A (en) | Drive circuit for pincushion corrector | |
US4766390A (en) | CRT filament supply for multiple frequency video apparatus | |
US5936363A (en) | User controlled deflection apparatus for correcting upper and lower distortions of a CRT | |
US5644196A (en) | Beam landing location error correction arrangement | |
US6570625B1 (en) | Display apparatus and display method | |
KR200172693Y1 (en) | Horizontal position control circuit of raster | |
US3904927A (en) | Voltage reduction circuit for deflection yoke |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |