JP3318086B2 - Variable inductance element - Google Patents
Variable inductance elementInfo
- Publication number
- JP3318086B2 JP3318086B2 JP31127693A JP31127693A JP3318086B2 JP 3318086 B2 JP3318086 B2 JP 3318086B2 JP 31127693 A JP31127693 A JP 31127693A JP 31127693 A JP31127693 A JP 31127693A JP 3318086 B2 JP3318086 B2 JP 3318086B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- electrode
- inductance
- gate electrode
- spiral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F21/00—Variable inductances or transformers of the signal type
- H01F21/12—Variable inductances or transformers of the signal type discontinuously variable, e.g. tapped
- H01F2021/125—Printed variable inductor with taps, e.g. for VCO
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、半導体装置等に組み込
まれて、あるいは単体で使用される所定のインダクタン
スを有するインダクタンス可変素子に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an inductance variable element having a predetermined inductance incorporated in a semiconductor device or the like or used alone.
【0002】[0002]
【従来の技術】近年の電子技術の発達に伴い、電子回路
は各種分野において幅広く用いられており、特に半導体
製造技術の進歩に伴って集積度が飛躍的に向上したLS
I等が一般的になりつつある。2. Description of the Related Art With the development of electronic technology in recent years, electronic circuits have been widely used in various fields.
I and the like are becoming common.
【0003】このようなLSIを初めとする集積回路に
おいて、MOS・FETやバイポーラトランジスタある
いはダイオード等の半導体部品が多数形成されており、
この他にもpn接合を利用したコンデンサや半導体内の
少数キャリアの密度によって特性が決定される抵抗等が
組み込まれている。したがって、このような集積回路で
はほとんど部品を外付けすることなく内部の個々の素子
のみからなる大規模な回路が構成されている。In an integrated circuit such as an LSI, a large number of semiconductor parts such as a MOS-FET, a bipolar transistor and a diode are formed.
In addition, a capacitor using a pn junction, a resistor whose characteristics are determined by the density of minority carriers in a semiconductor, and the like are incorporated. Therefore, such an integrated circuit constitutes a large-scale circuit composed of only internal elements without externally attaching any components.
【0004】[0004]
【発明が解決しようとする課題】ところで、上述した従
来の集積回路は、ほとんどの素子を含んで内部回路を構
成できるようになっているが、コイルのみは外付けする
ようになっていた。しかも、このコイルが有するインダ
クタンスはコイルの形状によって決定されるため、必要
に応じて適宜変更するといったことが不可能であった。
例えば、インダクタンスを可変に設定するものとして
は、コイルの内部に出入れする磁芯を有するものが知ら
れているが、インダクタンスを変えようとすると、この
磁芯の位置をずらす必要があり、構造が複雑となるため
電子回路の一部として使用するには不向きである。In the above-mentioned conventional integrated circuit, an internal circuit can be constructed including most elements, but only the coil is externally connected. In addition, since the inductance of the coil is determined by the shape of the coil, it has not been possible to change it as needed.
For example, it is known to set the inductance variably, which has a magnetic core that goes in and out of the coil. However, if the inductance is to be changed, it is necessary to shift the position of the magnetic core. Is not suitable for use as a part of an electronic circuit because of its complexity.
【0005】そこで、本発明はこのような点に鑑みて創
作されたものであり、その目的は、外部からの制御によ
りインダクタンスを変更することができ、構造が単純な
インダクタンス可変素子を提供することにある。Accordingly, the present invention has been made in view of the above points, and an object of the present invention is to provide an inductance variable element having a simple structure in which the inductance can be changed by external control. It is in.
【0006】また、本発明の他の目的は、集積回路等の
半導体部品と一体的に形成することが可能なインダクタ
ンス可変素子を提供することにある。Another object of the present invention is to provide a variable inductance element that can be formed integrally with a semiconductor component such as an integrated circuit.
【0007】[0007]
【課題を解決するための手段】上述した課題を解決する
ために、請求項1の発明のインダクタンス可変素子は、
全体としてあるいは個々が周回形状を有する少なくとも
1つのインダクタ用導体と、前記インダクタ用導体を分
離あるいは接続する少なくとも1つのスイッチと、を備
え、前記インダクタ用導体は半導体基板上に絶縁層を介
して形成されており、前記スイッチは、前記半導体基板
の一部に形成されており、2つの拡散領域のそれぞれが
異なる前記インダクタ用導体の一部に接続された電界効
果トランジスタであり、前記半導体基板上に前記インダ
クタ用導体と前記スイッチとが一体的に形成されたこと
を特徴とする。In order to solve the above-mentioned problems, the variable inductance element according to the first aspect of the present invention comprises:
At least one inductor conductor having a whole or individual orbital shape, and at least one switch for separating or connecting the inductor conductor , wherein the inductor conductor is provided on a semiconductor substrate via an insulating layer.
And the switch is formed on the semiconductor substrate.
And each of the two diffusion regions is
Field effect connected to a part of the different conductor for the inductor
Transistor, and the inductor is provided on the semiconductor substrate.
And the switch is integrally formed .
【0008】請求項2の発明は、請求項1において、前
記インダクタ用導体の両端近傍に設けられた2つの入出
力端子をさらに含み、前記スイッチを切り替えることに
より、前記2つの入出力端子間のインダクタンスを変更
することを特徴とする。[0008] according to claim 2 invention, Oite to claim 1, further comprising a two input-output terminals provided at both ends near the inductor conductor, by switching the switch, the two output terminals It is characterized in that the inductance between them is changed.
【0009】[0009]
【0010】請求項3の発明は、請求項1、2のいずれ
かにおいて、前記スイッチを構成する電界効果トランジ
スタは、nチャネルトランジスタと、pチャネルトラン
ジスタとを並列に接続したトランスミッションゲートで
あることを特徴とする。[0010] The invention of claim 3 is based on any one of claims 1 and 2.
In the above, the field-effect transistor constituting the switch is a transmission gate in which an n-channel transistor and a p-channel transistor are connected in parallel.
【0011】請求項4の発明は、請求項1〜3のいずれ
かにおいて、前記半導体基板上に前記スイッチと前記イ
ンダクタ用導体とを形成した後に、この半導体基板の表
面に絶縁膜を形成し、この絶縁膜の一部をエッチングあ
るいはレーザ光照射によって除去して孔をあけ、その孔
を半田で表面に盛り上がる程度に封じることにより端子
付けを行なうことを特徴とする。[0011] The invention according to claim 4 is any one of claims 1 to 3.
After the switch and the inductor conductor are formed on the semiconductor substrate, an insulating film is formed on the surface of the semiconductor substrate, and a part of the insulating film is removed by etching or laser light irradiation to form a hole. And the terminal is formed by sealing the hole to the extent that it swells on the surface with solder.
【0012】[0012]
【作用】請求項1のインダクタンス可変素子は、少なく
とも1つのインダクタ用導体を有しており、これを各導
体をスイッチによって接続あるいは分離して用いるもの
である。また、前記インダクタ用導体は、全体としてあ
るいは個々が周回形状を有しており、スイッチの切り替
えによってインダクタ用導体の接続状態を変更すること
により、全体としてのインダクタンスがこの接続状態に
応じて切り替わることになる。[Action] variable inductance element according to claim 1 is less
Both have one inductor conductor, which is used by connecting or separating each conductor by a switch. Further, the inductor conductor has a whole or individual orbital shape, by changing the connection state of the conductor inductor by switching the switch, the inductance of the whole is switched in accordance with the connection state Will be.
【0013】請求項1の発明によれば、スイッチを操作
することによりインダクタ用導体の接続状態を切り替
え、これによりインダクタンスの変更が可能となる。さ
らに本発明のインダクタンス可変素子は、上述したイン
ダクタ用導体を半導体基板上に絶縁層を介して形成して
おり、しかも上述したスイッチをこの半導体基板の一部
に拡散領域を設けた電界効果トランジスタによって形成
している。したがって、この電界効果トランジスタのゲ
ートに印加する電圧を変えることにより、インダクタ用
導体間の接続および分離が行われる。従って、半導体基
板にインダクタ用導体とスイッチとが形成されるため、
構造が単純であり、しかもこのインダクタンス可変素子
を集積回路やトランジスタ等の半導体部品と一体的に形
成することができる。 According to the first aspect of the present invention, by operating the switch, the connection state of the inductor conductor is switched, whereby the inductance can be changed. Sa
In addition, the variable inductance element of the present invention includes the above-described inductor.
Conductor for conductor is formed on semiconductor substrate via insulating layer
In addition, the above-mentioned switch is part of this semiconductor substrate.
Formed by a field effect transistor with a diffusion region
are doing. Therefore, the gate of this field effect transistor
By changing the voltage applied to the inductor,
Connections and separations between conductors are made. Therefore, the semiconductor substrate
Since the inductor conductor and switch are formed on the board,
The structure is simple and this inductance variable element
Integrated with semiconductor components such as integrated circuits and transistors
Can be achieved.
【0014】また、請求項2のインダクタンス可変素子
は、上述したインダクタ用導体の両端近傍に2つの入出
力端子を有しており、スイッチを切り替えることにより
これら2つの入出力端子間に接続されるインダクタ用導
体の数が切り替わる。したがって、使用する入出力端子
を固定したまま、素子のインダクタンスのみを変えるこ
とが可能となる。Further, variable inductance element according to claim 2, has two input terminals near both ends of the inductor conductors described above, it is connected between the two output terminals by switching the switch The number of conductors for the inductor is switched. Therefore, it is possible to change only the inductance of the element while fixing the input / output terminals to be used.
【0015】[0015]
【0016】[0016]
【0017】また、請求項4のインダクタンス可変素子
は、上述した電界効果トランジスタをnチャネルトラン
ジスタとpチャネルトランジスタとを並列接続したトラ
ンスミッションゲートとしており、これによりソースあ
るいはドレインとして機能する拡散領域とゲートとの電
位差に依存することなく常に安定して低抵抗なスイッチ
ング動作を行うことができる。According to a fourth aspect of the present invention, in the variable inductance element, the field effect transistor is a transmission gate in which an n-channel transistor and a p-channel transistor are connected in parallel, so that the diffusion region and the gate function as a source or a drain. , A low-resistance switching operation can always be performed stably without depending on the potential difference.
【0018】また、請求項4のインダクタンス可変素子
は、上述したインダクタンス可変素子を半導体基板上に
形成した後に表面に絶縁膜を形成する。その後、この絶
縁膜の一部にエッチングやレーザ光照射により孔をあ
け、この孔に半田を盛ることにより端子付けが行われ
る。したがって、表面実装型の素子を簡単に製造するこ
とができ、表面実装型とすることによりこの素子の組み
付け作業も容易となる。According to a fourth aspect of the present invention, an insulating film is formed on the surface of the variable inductance element after forming the variable inductance element on a semiconductor substrate. Thereafter, holes are made in a part of the insulating film by etching or laser beam irradiation, and soldering is applied to the holes to perform terminal attachment. Therefore, a surface-mounted element can be easily manufactured, and the use of the surface-mounted element facilitates assembling of the element.
【0019】[0019]
【実施例】以下、本発明を適用した一実施例のインダク
タンス可変素子について図面を参照しながら具体的に説
明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an inductance variable element according to an embodiment of the present invention will be specifically described with reference to the drawings.
【0020】第1実施例 図1は、本発明を適用した第1実施例のインダクタンス
可変素子の平面図である。また、図2は図1のインダク
タンス可変素子内のスイッチの近傍の部分的拡大図であ
る。FIG. 1 is a plan view of an inductance variable element according to a first embodiment of the present invention. FIG. 2 is a partially enlarged view near a switch in the variable inductance element of FIG.
【0021】これらの図に示すように、本実施例のイン
ダクタンス可変素子100は、半導体基板であるn型シ
リコン基板(n−Si基板)32の表面に絶縁層30を
介して形成されたスパイラル電極10と、このスパイラ
ル電極10の各周回部分を短絡するためのスイッチ1
6,24とを含んで構成されている。As shown in these figures, the inductance variable element 100 of the present embodiment has a spiral electrode formed on a surface of an n-type silicon substrate (n-Si substrate) 32 which is a semiconductor substrate via an insulating layer 30. 10 and a switch 1 for short-circuiting each orbiting portion of the spiral electrode 10
6, 24 are included.
【0022】スパイラル電極10は、約2.5ターンの
渦巻き形状を有しており、その両端部分が他の周回部分
よりも幅広形状を有している。この両端部分の幅広部の
一方(外周側)が入出力電極12、他方(内周側)が入
出力電極14となっている。The spiral electrode 10 has a spiral shape of about 2.5 turns, and both end portions have a shape wider than other orbital portions. One (outer peripheral side) of the wide portions at both ends is the input / output electrode 12, and the other (inner peripheral side) is the input / output electrode 14.
【0023】このスパイラル電極10は、例えばアルミ
ニウムや銅等の金属材料で形成されるが、ポリシリコン
等の半導体材料で形成するようにしてもよい。The spiral electrode 10 is formed of a metal material such as aluminum or copper, but may be formed of a semiconductor material such as polysilicon.
【0024】スイッチ16は、スパイラル電極10の最
外周部分と外周側から2番目の周回部分とを部分的に短
絡するためのものであり、絶縁層30の表面に形成され
た段付きの長方形形状を有するゲート電極18と、n−
Si基板32の表面付近であってゲート電極18に一部
が重なるように形成されている2つの拡散領域20,2
2とから構成されている。The switch 16 serves to partially short-circuit the outermost peripheral portion of the spiral electrode 10 and the second peripheral portion from the outer peripheral side, and has a stepped rectangular shape formed on the surface of the insulating layer 30. A gate electrode 18 having
Two diffusion regions 20 and 2 which are formed near the surface of Si substrate 32 and partially overlap gate electrode 18.
And 2.
【0025】このゲート電極18は、上述したスパイラ
ル電極10と同様に例えばアルミニウムや銅等の金属材
料やポリシリコン等の半導体材料を用いて形成される。
また、拡散領域20,22のそれぞれは、p形不純物を
熱拡散あるいはイオン打ち込みにより、n−Si基板2
0の一部に注入することにより形成されており、一方が
電界効果トランジスタのソースに、他方がドレインに相
当するものである。The gate electrode 18 is formed using a metal material such as aluminum or copper, or a semiconductor material such as polysilicon, similarly to the spiral electrode 10 described above.
Each of the diffusion regions 20 and 22 is formed on the n-Si substrate 2 by thermal diffusion or ion implantation of a p-type impurity.
It is formed by injecting into a part of 0, one of which corresponds to the source of the field effect transistor and the other corresponds to the drain.
【0026】これら2つの拡散領域20,22は、ゲー
ト電極18に対応する部分を挟んで隣接して配置されて
おり、ゲート電極18に所定の負の電圧を印加すること
により、p形のチャネルが形成されると、このチャネル
によって相互に導通状態となる。しかも、一方の拡散領
域20はスパイラル電極10の最外周部分の一部に接続
されており、他方の拡散領域22は外側から2番目の周
回部分の一部に接続されているため、2つの拡散領域2
0,22間が導通状態になると、スパイラル電極10の
最外周部分と2番目の周回部分とが部分的に短絡状態と
なる。The two diffusion regions 20 and 22 are arranged adjacent to each other with a portion corresponding to the gate electrode 18 therebetween. When a predetermined negative voltage is applied to the gate electrode 18, the p-type channel Are formed, the channels are mutually conductive. Moreover, one diffusion region 20 is connected to a part of the outermost peripheral portion of the spiral electrode 10 and the other diffusion region 22 is connected to a part of the second orbital portion from the outside. Area 2
When the state between 0 and 22 becomes conductive, the outermost peripheral portion of the spiral electrode 10 and the second peripheral portion are partially short-circuited.
【0027】同様に、スイッチ24は、スパイラル電極
10の外周側から2番目の周回部分と最も内側にある周
回部分とを部分的に短絡するためのものであり、絶縁層
30の表面に形成された段付きの長方形形状を有するゲ
ート電極26と、n−Si基板32の表面付近であって
ゲート電極26に一部が重なるように形成されている2
つの拡散領域22,28とから構成されている。Similarly, the switch 24 is used to partially short-circuit the second peripheral portion from the outer peripheral side of the spiral electrode 10 and the innermost peripheral portion, and is formed on the surface of the insulating layer 30. A gate electrode 26 having a stepped rectangular shape, and a gate electrode 26 formed near the surface of the n-Si substrate 32 so as to partially overlap the gate electrode 26.
And two diffusion regions 22 and 28.
【0028】拡散領域28は、他の拡散領域20,22
と同様に、p形不純物を熱拡散あるいはイオン打ち込み
によりn−Si基板32の一部に注入することにより形
成されており、拡散領域22,28の一方が電界効果ト
ランジスタのソースに、他方がドレインに相当するもの
である。The diffusion region 28 is provided for the other diffusion regions 20 and 22.
In the same manner as described above, a p-type impurity is formed by injecting a part of the n-Si substrate 32 by thermal diffusion or ion implantation. One of the diffusion regions 22 and 28 is a source of the field effect transistor, and the other is a drain. Is equivalent to
【0029】これら2つの拡散領域22,28は、ゲー
ト電極26に対応する部分を挟んで隣接して配置されて
おり、ゲート電極26に所定の負の電圧を印加すること
により、p形のチャネルが形成されると、このチャネル
によって相互に導通状態となる。しかも、一方の拡散領
域22は外側から2番目の周回部分の一部に接続されて
おり、他方の拡散領域28は最も内周にある周回部分の
一部に接続されているため、2つの拡散領域22,28
間が導通状態になると、スパイラル電極10の最内周部
分と2番目の周回部分とが部分的に短絡状態となる。These two diffusion regions 22 and 28 are arranged adjacent to each other with a portion corresponding to the gate electrode 26 interposed therebetween. When a predetermined negative voltage is applied to the gate electrode 26, the p-type channel Are formed, the channels are mutually conductive. In addition, one diffusion region 22 is connected to a part of the second orbital portion from the outside, and the other diffusion region 28 is connected to a part of the innermost orbital portion. Regions 22, 28
When the gap becomes conductive, the innermost peripheral portion and the second peripheral portion of the spiral electrode 10 are partially short-circuited.
【0030】図3は、図2のB−B線断面を示す図であ
る。同図に示すように、n−Si基板32の表面付近で
あって、スパイラル電極10の各周回部分の一部に対応
する位置にp形の拡散領域20,22,28が形成され
ている。また、これら拡散領域20,22,28のそれ
ぞれの間を埋めるように絶縁層30を挟んでゲート電極
18,26が形成されており、これらのゲート電極1
8,26と絶縁層30とn−Si基板32とによってM
IS(金属−絶縁体−半導体)構造あるいはMOS(金
属−酸化物−半導体)構造が形成されている。FIG. 3 is a view showing a cross section taken along line BB of FIG. As shown in the figure, p-type diffusion regions 20, 22, and 28 are formed near the surface of the n-Si substrate 32 and at positions corresponding to a part of each of the orbital portions of the spiral electrode 10. Further, gate electrodes 18 and 26 are formed with an insulating layer 30 interposed therebetween so as to fill spaces between the diffusion regions 20, 22, and 28, respectively.
8, 26, insulating layer 30 and n-Si substrate 32
An IS (metal-insulator-semiconductor) structure or a MOS (metal-oxide-semiconductor) structure is formed.
【0031】したがって、一方のゲート電極18の近傍
の構造に着目すると、2つの拡散領域20,22のそれ
ぞれがソースあるいはドレインとして機能する電界効果
トランジスタが形成され、この電界効果トランジスタが
スイッチ16として機能することになる。すなわち、ゲ
ート電極18に所定の負の電圧を印加すると、このゲー
ト電極18に対向するn−Si基板32の表面付近にp
型のチャネル34が形成され、このチャネル34によっ
て2つの拡散領域20,22の間が導通状態となって、
所定のスイッチング動作が行われる。Therefore, focusing on the structure near one gate electrode 18, a field effect transistor in which each of the two diffusion regions 20 and 22 functions as a source or a drain is formed, and this field effect transistor functions as the switch 16. Will do. That is, when a predetermined negative voltage is applied to the gate electrode 18, a p-type voltage appears near the surface of the n-Si substrate 32 facing the gate electrode 18.
A channel 34 of a mold type is formed, and the channel 34 conducts between the two diffusion regions 20 and 22,
A predetermined switching operation is performed.
【0032】同様に、他方のゲート電極26の近傍の構
造に着目すると、2つの拡散領域22,28のそれぞれ
がソースあるいはドレインとして機能する電界効果トラ
ンジスタが形成され、この電界効果トランジスタがスイ
ッチ24として機能することになり、所定のスイッチン
グ動作が行われる。Similarly, focusing on the structure near the other gate electrode 26, a field effect transistor in which each of the two diffusion regions 22 and 28 functions as a source or a drain is formed. It functions, and a predetermined switching operation is performed.
【0033】このように、本実施例のインダクタンス可
変素子100は、ゲート電極18に所定の負の電圧を印
加してスイッチ16をオン状態とすることにより、図1
に示したスパイラル電極10の最外周部分と外側から2
番目の周回部分とを部分的に短絡することができる。し
たがって、一方のゲート電極18のみに所定の負の電圧
を印加した場合には、スパイラル電極10の最外周に位
置する1ターン部分を無効とすることができ、全体とし
て約1.5ターンの素子として使用することができる。As described above, the inductance variable element 100 according to the present embodiment applies a predetermined negative voltage to the gate electrode 18 to turn on the switch 16, thereby obtaining the structure shown in FIG.
The outermost part of the spiral electrode 10 shown in FIG.
The short circuit part can be partially short-circuited. Therefore, when a predetermined negative voltage is applied to only one of the gate electrodes 18, the one-turn portion located at the outermost periphery of the spiral electrode 10 can be invalidated, and the element of about 1.5 turns as a whole Can be used as
【0034】同様に、ゲート電極26に所定の電圧を印
加してスイッチ24をオン状態とすることにより、2番
めの周回部分と最も内側に位置する周回部分とを部分的
に短絡することができる。したがって、他方のゲート電
極26のみに所定の負の電圧を印加した場合には、スパ
イラル電極10のほぼ内周側に位置する1ターン部分を
無効とすることができ、全体として約1.5ターンのコ
イルとして使用することができる。なお、スイッチ1
6,24のいずれか一方のみをオン状態とした場合に約
1.5ターンのコイルとなる点は変わりはないが、無効
となる部分が異なっているため、全体としてのインダク
タンスは同一ではなく、使用目的に応じて使い分ければ
よい。Similarly, by applying a predetermined voltage to the gate electrode 26 to turn on the switch 24, it is possible to partially short-circuit the second circuit portion and the innermost circuit portion. it can. Therefore, when a predetermined negative voltage is applied only to the other gate electrode 26, the one-turn portion located substantially on the inner peripheral side of the spiral electrode 10 can be invalidated, and about 1.5 turns Can be used as a coil. Switch 1
If only one of the coils 6 and 24 is turned on, the coil will be approximately 1.5 turns in length. However, since the invalid portion is different, the inductance as a whole is not the same. What is necessary is just to use properly according to a use purpose.
【0035】また、2つのゲート電極16,18の両方
に対して所定の負の電圧を印加してスイッチ16,24
の両方をオン状態とした場合には、スパイラル電極10
の3つの周回部分の全てが相互に短絡状態となるため、
スイッチ16より外側部分とスイッチ24より内側部分
とを合わせた約0.5ターンのコイルとなり、インダク
タンス成分をほとんど取り除くことができる。Further, a predetermined negative voltage is applied to both of the two gate electrodes 16 and 18 to switch the switches 16 and 24.
The case that is turned on both, the spiral electrode 10
Because all three orbital parts are short-circuited with each other,
A coil of about 0.5 turns including the part outside the switch 16 and the part inside the switch 24 is combined, and the inductance component can be almost eliminated.
【0036】したがって、必要に応じてゲート電極1
8,26に所定の電圧を印加してスイッチ16,24を
オン状態とすることにより、全体として2.5ターン,
1.5ターン,0.5ターンのコイルを使い分けること
ができ、ターン数を変えることによりインダクタンスも
可変に制御することが可能となる。Therefore, if necessary, the gate electrode 1
By applying a predetermined voltage to the switches 8 and 26 to turn on the switches 16 and 24, a total of 2.5 turns
A 1.5-turn and a 0.5-turn coil can be used properly, and the inductance can be variably controlled by changing the number of turns.
【0037】特に、外部から見れば2つの入出力電極1
2,14間のインダクタンスが可変に制御可能な素子と
なるため、このインダクタンス可変素子100を回路の
一部に接続し、その後ゲート電極18,26に対して外
部から所定の電圧を印加することにより、任意にインダ
クタンスを変えることができるため、従来の特性値が固
定的であるコイルとは異なる使い方も可能となる。例え
ば、複数の送受信周波数が予め決まった同調回路を作る
場合には、この複数の送受信周波数に対応したインダク
タンスを有するようにスパイラル電極10の短絡位置を
決めて、この位置にゲート電極18等および拡散領域2
0等を形成すればよい。In particular, when viewed from the outside, the two input / output electrodes 1
Since the inductance between the elements 2 and 14 is variably controllable, the inductance variable element 100 is connected to a part of the circuit, and then a predetermined voltage is applied to the gate electrodes 18 and 26 from the outside. Since the inductance can be arbitrarily changed, it is possible to use the coil differently from a conventional coil having a fixed characteristic value. For example, when making a tuning circuit in which a plurality of transmission and reception frequencies are predetermined, the short-circuit position of the spiral electrode 10 is determined so as to have an inductance corresponding to the plurality of transmission and reception frequencies, and the gate electrode 18 and the like and the diffusion Area 2
0 or the like may be formed.
【0038】また、本実施例のインダクタンス可変素子
100は、n−Si基板32上に一般的な半導体製造技
術(特にMOS技術)を用いて製造することができるた
め、小型化および大量生産が容易となる。また、同一基
板内に他のFETやバイポーラトランジスタ等の半導体
部品を形成することも可能であり、このような場合には
集積回路等の半導体部品と本実施例のインダクタンス可
変素子100とを同一基板上に一体成形することができ
る。これにより、従来はコイルを外付けしていたスイッ
チイングレギュレータ等をコイルを内蔵した形で作るこ
ともできることになる。Further, since the variable inductance element 100 of this embodiment can be manufactured on the n-Si substrate 32 by using a general semiconductor manufacturing technique (particularly, MOS technique), miniaturization and mass production are easy. Becomes Further, it is also possible to form another semiconductor component such as an FET or a bipolar transistor on the same substrate. In such a case, the semiconductor component such as an integrated circuit and the inductance variable element 100 of this embodiment can be formed on the same substrate. Can be integrally molded on top. As a result, a switching regulator or the like in which a coil is conventionally externally mounted can be manufactured in a form in which the coil is built in.
【0039】また、本実施例のインダクタンス可変素子
100は、磁芯等の可動部分を有していないため、構造
が単純であり、回路の一部に組み込む場合に適してい
る。Further, since the variable inductance element 100 of this embodiment does not have a movable part such as a magnetic core, it has a simple structure and is suitable for being incorporated in a part of a circuit.
【0040】第2実施例 次に、本発明の第2実施例のインダクタンス可変素子に
ついて、図面を参照しながら具体的に説明する。Second Embodiment Next, a variable inductance element according to a second embodiment of the present invention will be specifically described with reference to the drawings.
【0041】上述した第1実施例のインダクタンス可変
素子100は、渦巻き形状を有するスパイラル電極10
の一部を電界効果トランジスタによって形成されるスイ
ッチ16,24により短絡することにより、2つの入出
力電極12,14間のインダクタンスを可変に制御する
ものであり、この短絡によって一重あるいは二重の閉ル
ープが形成される。これに対し、本実施例のインダクタ
ンス可変素子200は、短絡時の閉ループの形成を防止
した点に特徴がある。The variable inductance element 100 according to the first embodiment has a spiral electrode 10 having a spiral shape.
Is short-circuited by switches 16 and 24 formed by field-effect transistors to variably control the inductance between the two input / output electrodes 12 and 14. This short-circuit causes a single or double closed loop. Is formed. On the other hand, the inductance variable element 200 of the present embodiment is characterized in that the formation of a closed loop at the time of short circuit is prevented.
【0042】図4は、本発明を適用した第2実施例のイ
ンダクタンス可変素子の平面図である。また、図5は図
4に示したインダクタンス可変素子のスイッチの近傍の
部分的拡大図である。FIG. 4 is a plan view of an inductance variable element according to a second embodiment of the present invention. FIG. 5 is a diagram.
4 is a partial enlarged view of the vicinity of a switch of the variable inductance element shown in.
【0043】これらの図に示すように、本実施例のイン
ダクタンス可変素子200は、n−Si基板32の表面
に絶縁層30を介して約2.5ターンの渦巻き形状を有
するスパイラル電極10が形成されている。また、この
スパイラル電極10は、全体として渦巻き形状を有する
3つの分割スパイラル電極10−1,10−2,10−
3により構成されており、この点が第1実施例と異なっ
ている。As shown in these figures, in the inductance variable element 200 of this embodiment, a spiral electrode 10 having a spiral shape of about 2.5 turns is formed on the surface of an n-Si substrate 32 via an insulating layer 30. Have been. The spiral electrode 10 has three spiral electrodes 10-1, 10-2 and 10- having a spiral shape as a whole.
3, which is different from the first embodiment.
【0044】また、分割スパイラル電極10−1と10
−2の間には、これら2つの分割スパイラル電極10−
1と10−2とを直列に接続あるいは分離するためのス
イッチ40が配置されている。同様に、分割スパイラル
電極10−2と10−3の間には、これら2つの分割ス
パイラル電極10−2と10−3とを直列に接続あるい
は分離するためのスイッチ46が配置されている。した
がって、これらスイッチ40,46がともにオン状態と
なったときに初めて、3つの分割スパイラル電極10−
1〜10−3が1本のインダクタ用導体として機能し、
全体として約2.5ターンのコイルとなる。The divided spiral electrodes 10-1 and 10-1
-2, these two divided spiral electrodes 10-
A switch 40 for connecting or disconnecting 1 and 10-2 in series is arranged. Similarly, a switch 46 for connecting or separating the two divided spiral electrodes 10-2 and 10-3 in series is arranged between the divided spiral electrodes 10-2 and 10-3. Therefore, only when these switches 40 and 46 are both turned on, the three split spiral electrodes 10-
1 to 10-3 function as one inductor conductor,
As a whole, it becomes a coil of about 2.5 turns.
【0045】上述したスイッチ40は、分割スパイラル
電極10−1と10−2との間に形成された段付きの長
方形形状を有するゲート電極42と、n−Si基板32
の表面の一部に形成されており、一部が分割スパイラル
電極10−1と10−2のそれぞれの一部に接続された
2つの拡散領域20,44とによって構成されている。
このスイッチ40は、拡散領域20,44のそれぞれが
ソースあるいはドレインとして機能する電界効果トラン
ジスタであり、ゲート電極42に所定の負の電圧を印加
することにより、2つの拡散領域20,44の間にチャ
ネルが形成されてこのスイッチ40がオン状態となる。The switch 40 includes a gate electrode 42 having a stepped rectangular shape formed between the divided spiral electrodes 10-1 and 10-2, and an n-Si substrate 32.
And two diffusion regions 20 and 44 that are partially connected to the divided spiral electrodes 10-1 and 10-2, respectively.
The switch 40 is a field effect transistor in which each of the diffusion regions 20 and 44 functions as a source or a drain. When a predetermined negative voltage is applied to the gate electrode 42, the switch 40 is connected between the two diffusion regions 20 and 44. A channel is formed, and this switch 40 is turned on.
【0046】同様に、スイッチ46は、分割スパイラル
電極10−2と10−3との間に形成された段付きの長
方形形状を有するゲート電極48と、n−Si基板32
の表面の一部に形成されており、一部が分割スパイラル
電極10−2と10−3のそれぞれの一部に接続された
2つの拡散領域22,50とによって構成されている。
このスイッチ46は、拡散領域22,50のそれぞれが
ソースあるいはドレインとして機能する電界効果トラン
ジスタであり、ゲート電極48に所定の負の電圧を印加
することにより、2つの拡散領域22,50の間にチャ
ネルが形成されてこのスイッチ46がオン状態となる。Similarly, the switch 46 comprises a gate electrode 48 having a stepped rectangular shape formed between the divided spiral electrodes 10-2 and 10-3, and an n-Si substrate 32.
Is formed on two diffusion regions 22 and 50 that are partially connected to the divided spiral electrodes 10-2 and 10-3, respectively.
The switch 46 is a field-effect transistor in which each of the diffusion regions 22 and 50 functions as a source or a drain. When a predetermined negative voltage is applied to the gate electrode 48, the switch 46 is connected between the two diffusion regions 22 and 50. A channel is formed and this switch 46 is turned on.
【0047】図6は、本実施例のインダクタ可変素子2
00の部分的断面図である。同図(A)は、図5のA−
A線断面図であり、第1実施例において図3に示した断
面構造と基本的に変わりはない。また、図6(B)は図
5のB−B線断面図であり、ゲート電極42に所定の負
の電圧を印加することにより、2つの拡散領域20,4
4の間にチャネル52が形成される。FIG. 6 shows the inductor variable element 2 of this embodiment.
00 is a partial sectional view of FIG. FIG. 5A is a view similar to FIG.
FIG. 4 is a sectional view taken along line A, which is basically the same as the sectional structure shown in FIG. 3 in the first embodiment. FIG. 6B is a cross-sectional view taken along the line BB of FIG. 5, and by applying a predetermined negative voltage to the gate electrode 42, the two diffusion regions 20 and 4
4, a channel 52 is formed.
【0048】このように、本実施例のインダクタンス可
変素子200は、スパイラル電極10の一部を短絡する
ための2つのスイッチ16,24に加えて、スパイラル
電極10を構成する各分割スパイラル電極10−1〜1
0−3のそれぞれを直列に接続あるいは分離するための
スイッチ40,46を有している。As described above, in the variable inductance element 200 of the present embodiment, in addition to the two switches 16 and 24 for short-circuiting a part of the spiral electrode 10, each divided spiral electrode 10- 1 to 1
It has switches 40 and 46 for connecting or disconnecting each of 0-3 in series.
【0049】そして、スイッチ16のみをオン状態にし
てスパイラル電極10の最外周部分と外側から2番目の
周回部分とを短絡して、入出力電極12,14間に約
1.5ターンのコイルを形成する際には、スイッチ40
をオフ状態にして、分割スパイラル電極10−2の一方
端を切り離し、この分割スパイラル電極10−2による
閉ループの形成を防止する。Then, only the switch 16 is turned on to short-circuit the outermost peripheral portion of the spiral electrode 10 and the second outermost circular portion, and a coil of about 1.5 turns is provided between the input / output electrodes 12 and 14. When forming, the switch 40
Is turned off, one end of the divided spiral electrode 10-2 is cut off, and formation of a closed loop by the divided spiral electrode 10-2 is prevented.
【0050】同様に、スイッチ24のみをオン状態にし
てスパイラル電極10の外側から2番目の周回部分と最
内周部分とを短絡して、入出力電極12,14間に約
1.5ターンのコイルを形成する際には、スイッチ46
をオフ状態にして、分割スパイラル電極10−3の一方
端を切り離し、この分割スパイラル電極10−3による
閉ループの形成を防止する。Similarly, only the switch 24 is turned on to short-circuit the second circling portion from the outside of the spiral electrode 10 and the innermost portion, so that approximately 1.5 turns are provided between the input / output electrodes 12 and 14. When forming the coil, the switch 46
Is turned off to disconnect one end of the divided spiral electrode 10-3 to prevent formation of a closed loop by the divided spiral electrode 10-3.
【0051】なお、上述した2つの場合はともに約1.
5ターンのコイルとなるが、どの分割スパイラル電極を
使用するかにより発生する磁束密度に若干の相違が生じ
るため、2つの入出力端子12,14間のインダクタン
スも若干異なることになる。The above two cases are about 1.
Although the coil has five turns, a slight difference occurs in the magnetic flux density generated depending on which split spiral electrode is used, so that the inductance between the two input / output terminals 12 and 14 also slightly differs.
【0052】また、スイッチ16,24の両方をオン状
態にしてスパイラル電極10の各周回部分を相互に短絡
して、入出力電極12,14間に約0.5ターンのコイ
ルを形成する際には、スイッチ40,46の両方をオフ
状態にして、分割スパイラル電極10−2,10−3に
よる閉ループの形成を防止する。Further, when both the switches 16 and 24 are turned on to short-circuit the respective circulating portions of the spiral electrode 10 with each other, a coil of about 0.5 turns is formed between the input / output electrodes 12 and 14. Turns off both switches 40 and 46 to prevent formation of a closed loop by split spiral electrodes 10-2 and 10-3.
【0053】また、スイッチ16,24の両方をオフ状
態にして各分割スパイラル電極10−1〜10−3のそ
れぞれを直列に接続して、入出力電極12,14間に約
2.5ターンのコイルを形成する際には、スイッチ4
0,46の両方をオン状態にすればよい。Further, with both switches 16 and 24 turned off, each of the divided spiral electrodes 10-1 to 10-3 is connected in series, and about 2.5 turns are provided between the input / output electrodes 12 and 14. When forming the coil, switch 4
It suffices to turn on both 0 and 46.
【0054】このように、本実施例インダクタンス可変
素子200は、渦巻き形状を有するスパイラル電極10
の一部をスイッチ16,24によって部分的に短絡する
ことにより、全体のターン数を2.5ターンから0.5
ターンの間で変化させることができる。これにより2つ
の入出力電極12,14間のインダクタンスを可変に設
定することが可能となる。As described above, the inductance variable element 200 according to the present embodiment has the spiral electrode 10 having a spiral shape.
Are partially short-circuited by the switches 16 and 24 to reduce the total number of turns from 2.5 turns to 0.5 turns.
Can vary between turns. As a result, the inductance between the two input / output electrodes 12 and 14 can be set variably.
【0055】また、本実施例のインダクタンス可変素子
200は、スパイラル電極10を部分的に短絡させる際
に、コイルとして使用されない分割スパイラル電極の一
方端をスイッチ40,46により切り離すことができ
る。これにより不要な閉ループの形成を防止することが
でき、磁束の発生にともなって不要な閉ループ電流が生
じることを防止することができる。In the variable inductance element 200 of this embodiment, when the spiral electrode 10 is partially short-circuited, one end of the divided spiral electrode not used as a coil can be separated by the switches 40 and 46. As a result, the formation of an unnecessary closed loop can be prevented, and the generation of an unnecessary closed loop current due to the generation of magnetic flux can be prevented.
【0056】なお、このインダクタンス可変素子200
を一般的な半導体製造技術を用いて製造できる点や、こ
れに伴い小型化および大量生産が可能である点等につい
ては上述した第1実施例と同じである。The variable inductance element 200
This is the same as the first embodiment described above in that it can be manufactured by using a general semiconductor manufacturing technique, and that it can be downsized and mass-produced.
【0057】第3実施例 次に、本発明の第3実施例のインダクタンス可変素子に
ついて、図面を参照しながら具体的に説明する。Third Embodiment Next, an inductance variable element according to a third embodiment of the present invention will be specifically described with reference to the drawings.
【0058】上述した第1および第2実施例のインダク
タンス可変素子100,200は、渦巻き形状のスパイ
ラル電極10の各周回部分を部分的に短絡させることに
よりターン数が変更される。これに対し、本実施例のイ
ンダクタンス可変素子300は、周回部分を短絡させる
ことなくターン数の変更を行う点に特徴がある。In the inductance variable elements 100 and 200 of the first and second embodiments, the number of turns is changed by partially short-circuiting each orbiting part of the spiral spiral electrode 10. On the other hand, the inductance variable element 300 of the present embodiment is characterized in that the number of turns is changed without short-circuiting the orbital portion.
【0059】図7は、本発明を適用した第3実施例のイ
ンダクタンス可変素子の平面図である。また、図8は図
7に示したインダクタンス可変素子のスイッチの近傍の
部分的拡大図である。FIG. 7 is a plan view of an inductance variable element according to a third embodiment to which the present invention is applied. FIG. 8 is a partially enlarged view near the switch of the variable inductance element shown in FIG.
【0060】これらの図に示すように、本実施例のイン
ダクタンス可変素子300は、n−Si基板32の表面
に絶縁層30を介して形成されたスパイラル電極10お
よびライン電極60と、これら2つの電極10,60を
接続するための4つのスイッチ62,68,74,80
とを含んで構成されている。As shown in these figures, the inductance variable element 300 of this embodiment includes a spiral electrode 10 and a line electrode 60 formed on the surface of an n-Si substrate 32 with an insulating layer 30 interposed therebetween. Four switches 62, 68, 74, 80 for connecting the electrodes 10, 60
It is comprised including.
【0061】スパイラル電極10は、約3ターンの渦巻
き形状を有しており、その外周側の一方端が幅広形状を
有する入出力電極12となっている。ライン電極60
は、一部が複数の凸形状となった直線部分を有してお
り、この直線部分がスパイラル電極10の各周回部分と
絶縁層を介して直交するように配置されている。また、
このライン電極60の一方端(スパイラル電極10の外
周側)は、幅広形状を有する入出力電極14となってい
る。The spiral electrode 10 has a spiral shape of about three turns, and one end on the outer peripheral side is an input / output electrode 12 having a wide shape. Line electrode 60
Has a plurality of linear portions having a plurality of convex shapes, and the linear portions are arranged so as to be orthogonal to the respective circulating portions of the spiral electrode 10 via an insulating layer. Also,
One end of the line electrode 60 (the outer peripheral side of the spiral electrode 10) is the input / output electrode 14 having a wide shape.
【0062】スイッチ62は、スパイラル電極10の最
外周部分とライン電極60の一部とを電気的に接続する
ためのものであり、絶縁層30の表面に形成された段付
きの長方形形状を有するゲート電極63と、n−Si基
板32の表面付近であってゲート電極63に一部が重な
るように形成されている2つの拡散領域64,66とか
ら構成されている。このゲート電極63に対して所定の
負の電圧を印加することにより、2つの拡散領域64,
66の間にp形のチャネルが形成されてスイッチ62が
オン状態となり、スパイラル電極10の最外周部分とラ
イン電極60とが相互に接続されるようになる。The switch 62 is for electrically connecting the outermost peripheral portion of the spiral electrode 10 and a part of the line electrode 60, and has a stepped rectangular shape formed on the surface of the insulating layer 30. It comprises a gate electrode 63 and two diffusion regions 64 and 66 formed near the surface of the n-Si substrate 32 and partially overlapping the gate electrode 63. By applying a predetermined negative voltage to the gate electrode 63, two diffusion regions 64,
A p-type channel is formed between the electrodes 66 and the switch 62 is turned on, so that the outermost peripheral portion of the spiral electrode 10 and the line electrode 60 are connected to each other.
【0063】同様に、スイッチ68は、スパイラル電極
10の外側から2番目の周回部分とライン電極60の一
部とを電気的に接続するためのものであり、絶縁層30
の表面に形成された段付きの長方形形状を有するゲート
電極69と、n−Si基板32の表面付近であってゲー
ト電極69に一部が重なるように形成されている2つの
拡散領域70,72とから構成されている。このゲート
電極69に対して所定の負の電圧を印加することにより
スイッチ68がオン状態となり、スパイラル電極10の
外側から2番目の周回部分とライン電極60とが相互に
接続されるようになる。Similarly, the switch 68 is for electrically connecting the second circling portion from the outside of the spiral electrode 10 to a part of the line electrode 60,
A gate electrode 69 having a stepped rectangular shape formed on the surface of the substrate and two diffusion regions 70 and 72 formed near the surface of the n-Si substrate 32 so as to partially overlap the gate electrode 69. It is composed of By applying a predetermined negative voltage to the gate electrode 69, the switch 68 is turned on, and the second orbital portion from the outside of the spiral electrode 10 and the line electrode 60 are connected to each other.
【0064】スイッチ74は、スパイラル電極10の外
側から3番目の周回部分とライン電極60の一部とを電
気的に接続するためのものであり、絶縁層30の表面に
形成された段付きの長方形形状を有するゲート電極75
と、n−Si基板32の表面付近であってゲート電極7
5に一部が重なるように形成されている2つの拡散領域
76,78とから構成されている。このゲート電極75
に対して所定の負の電圧を印加することによりスイッチ
74がオン状態となり、スパイラル電極10の外側から
3番目の周回部分とライン電極60とが相互に接続され
るようになる。The switch 74 is for electrically connecting the third orbital portion from the outside of the spiral electrode 10 to a part of the line electrode 60, and has a stepped portion formed on the surface of the insulating layer 30. Gate electrode 75 having a rectangular shape
And the gate electrode 7 near the surface of the n-Si substrate 32
5 includes two diffusion regions 76 and 78 formed so as to partially overlap. This gate electrode 75
When a predetermined negative voltage is applied, the switch 74 is turned on, and the third circular portion from the outside of the spiral electrode 10 and the line electrode 60 are connected to each other.
【0065】スイッチ80は、スパイラル電極10の内
側の端部とライン電極60の一部とを電気的に接続する
ためのものであり、絶縁層30の表面に形成された段付
きの長方形形状を有するゲート電極81と、n−Si基
板32の表面付近であってゲート電極81に一部が重な
るように形成されている2つの拡散領域82,84とか
ら構成されている。このゲート電極81に対して所定の
負の電圧を印加することによりスイッチ80がオン状態
となり、スパイラル電極10の内側の端部とライン電極
60とが相互に接続されるようになる。The switch 80 is for electrically connecting the inner end of the spiral electrode 10 and a part of the line electrode 60, and has a stepped rectangular shape formed on the surface of the insulating layer 30. A gate electrode 81 and two diffusion regions 82 and 84 formed near the surface of the n-Si substrate 32 so as to partially overlap the gate electrode 81. By applying a predetermined negative voltage to the gate electrode 81, the switch 80 is turned on, and the inner end of the spiral electrode 10 and the line electrode 60 are connected to each other.
【0066】図9は、図8のA−A線断面を示す図であ
る。同図において、スイッチ62に着目すると、絶縁層
30上のゲート電極63を挟むようにn−Si基板32
の表面付近に2つの拡散領域64,66が形成されてお
り、ゲート電極63に対して所定の負の電圧を印加する
ことにより、これら2つの拡散領域64,66の間にチ
ャネル86が形成され、所定のスイッチング動作が行わ
れる。FIG. 9 is a diagram showing a cross section taken along line AA of FIG. In the same figure, focusing on the switch 62, the n-Si substrate 32 is sandwiched so as to sandwich the gate electrode 63 on the insulating layer 30.
Are formed near the surface of the gate electrode 63. When a predetermined negative voltage is applied to the gate electrode 63, a channel 86 is formed between the two diffusion regions 64 and 66. , A predetermined switching operation is performed.
【0067】同様に、スイッチ68に着目すると、絶縁
層30上のゲート電極69を挟むようにn−Si基板3
2の表面付近に2つの拡散領域70,72が形成されて
おり、ゲート電極69に対して所定の負の電圧を印加す
ることにより、これら2つの拡散領域70,72の間に
チャネル88が形成され、所定のスイッチング動作が行
われる。Similarly, focusing on the switch 68, the n-Si substrate 3 is sandwiched so as to sandwich the gate electrode 69 on the insulating layer 30.
Two diffusion regions 70 and 72 are formed in the vicinity of the surface of No. 2, and a channel 88 is formed between these two diffusion regions 70 and 72 by applying a predetermined negative voltage to the gate electrode 69. Then, a predetermined switching operation is performed.
【0068】スイッチ74に着目すると、絶縁層30上
のゲート電極75を挟むようにn−Si基板32の表面
付近に2つの拡散領域76,78が形成されており、ゲ
ート電極75に対して所定の負の電圧を印加することに
より、これら2つの拡散領域76,78の間にチャネル
90が形成され、所定のスイッチング動作が行われる。Focusing on the switch 74, two diffusion regions 76 and 78 are formed near the surface of the n-Si substrate 32 so as to sandwich the gate electrode 75 on the insulating layer 30. , A channel 90 is formed between these two diffusion regions 76 and 78, and a predetermined switching operation is performed.
【0069】スイッチ80に着目すると、絶縁層30上
のゲート電極81を挟むようにn−Si基板32の表面
付近に2つの拡散領域82,84が形成されており、ゲ
ート電極81に対して所定の負の電圧を印加することに
より、これら2つの拡散領域82,84の間にチャネル
92が形成され、所定のスイッチング動作が行われる。Focusing on the switch 80, two diffusion regions 82 and 84 are formed near the surface of the n-Si substrate 32 so as to sandwich the gate electrode 81 on the insulating layer 30. Is applied, a channel 92 is formed between these two diffusion regions 82 and 84, and a predetermined switching operation is performed.
【0070】このように、本実施例のインダクタンス可
変素子300は、スイッチ80のみをオン状態としたと
きには、2つの入出力電極12,14の間にある約3タ
ーンのコイルが有効に機能する。また、スイッチ74の
みをオン状態としたときには約2ターンのコイルが有効
に機能し、スイッチ68のみをオン状態としたときには
約1ターンのコイルが有効に機能する。さらに、スイッ
チ62のみをオン状態としたときには周回形状を有する
コイルは形成されず、インダクタンスが非常に小さな素
子となる。従って、所定の電圧を印加するゲート電極を
変えることにより、2つの入出力電極12,14に接続
されるコイルのターン数を変えることができ、これによ
りインダクタンスも可変に設定することができる。As described above, in the variable inductance element 300 of this embodiment, when only the switch 80 is turned on, a coil of about three turns between the two input / output electrodes 12 and 14 functions effectively. When only the switch 74 is turned on, the coil of about two turns functions effectively, and when only the switch 68 is turned on, the coil of about one turn functions effectively. Further, when only the switch 62 is turned on, a coil having a spiral shape is not formed, and the element has a very small inductance. Therefore, by changing the gate electrode to which a predetermined voltage is applied, the number of turns of the coil connected to the two input / output electrodes 12 and 14 can be changed, whereby the inductance can be variably set.
【0071】なお、このインダクタンス可変素子300
を一般的な半導体製造技術を用いて製造できる点や、こ
れに伴い小型化および大量生産が可能である点等につい
ては上述した第1実施例や第2実施例と同じである。The variable inductance element 300
This is the same as the first and second embodiments described above in that it can be manufactured using a general semiconductor manufacturing technology, and that it can be downsized and mass-produced accordingly.
【0072】その他の実施例 次に、本発明のその他の実施例に係るインダクタンス可
変素子について、図面を参照しながら具体的に説明す
る。Other Embodiments Next, an inductance variable element according to another embodiment of the present invention will be specifically described with reference to the drawings.
【0073】図10は、本発明を適用した第4実施例の
インダクタンス可変素子の平面図である。また、図11
は図10に示したインダクタンス可変素子のスイッチの
近傍の部分的拡大図である。FIG. 10 is a plan view of an inductance variable element according to a fourth embodiment to which the present invention is applied. FIG.
FIG. 11 is a partially enlarged view near a switch of the variable inductance element shown in FIG. 10.
【0074】これらの図に示すように、本実施例のイン
ダクタンス可変素子400は、ほぼ1ターンの周回形状
を有する2つの周回電極110,112と、これらの接
続あるいは分離を行うための2つのスイッチ122,1
30とを含んで構成されている。As shown in these figures, the variable inductance element 400 according to the present embodiment includes two orbiting electrodes 110 and 112 having an orbital shape of approximately one turn, and two switches for connecting or separating these. 122,1
30.
【0075】周回電極110の一方端は、幅広形状を有
する入出力電極114となっており、他方端はスイッチ
122を介して周回電極112に接続されるとともに、
その一部が入出力電極118に向け分岐した形状となっ
ている。また、周回電極112の一方端は、幅広形状を
有する入出力電極120となっており、他方端は上述し
たようにスイッチ122を介して周回電極110に接続
されるとともに、スイッチ130を介して入出力電極1
16に接続されている。One end of the orbiting electrode 110 is an input / output electrode 114 having a wide shape, and the other end is connected to the orbiting electrode 112 via a switch 122.
A part thereof has a shape branched toward the input / output electrode 118. Further, one end of the circulating electrode 112 is an input / output electrode 120 having a wide shape, and the other end is connected to the circulating electrode 110 via the switch 122 as described above, and is also input via the switch 130. Output electrode 1
16 are connected.
【0076】スイッチ122は、2つの周回電極110
と112とを接続するためのものであり、絶縁層30の
表面に形成された段付きの長方形形状を有するゲート電
極124と、n−Si基板32の表面付近であって絶縁
層30を介してゲート電極124に一部が重なるように
形成されている2つの拡散領域126,128とから構
成されており、ゲート電極124に対して所定の負の電
圧を印加することによりオン状態となる。The switch 122 has two circulating electrodes 110
And 112, and is connected to the gate electrode 124 having a stepped rectangular shape formed on the surface of the insulating layer 30 and near the surface of the n-Si substrate 32 via the insulating layer 30. It is composed of two diffusion regions 126 and 128 formed so as to partially overlap the gate electrode 124, and is turned on when a predetermined negative voltage is applied to the gate electrode 124.
【0077】また、スイッチ130は、一方の周回電極
112と入出力電極116とを接続するためのものであ
り、絶縁層30の表面に形成された段付きの長方形形状
を有するゲート電極132と、n−Si基板32の表面
付近であって絶縁層30を介してゲート電極132に一
部が重なるように形成されている2つの拡散領域13
4,136とから構成されており、ゲート電極132に
対して所定の負の電圧を印加することによりオン状態と
なる。The switch 130 is for connecting one of the orbiting electrodes 112 and the input / output electrode 116, and has a stepped rectangular gate electrode 132 formed on the surface of the insulating layer 30. Two diffusion regions 13 formed near the surface of n-Si substrate 32 and partially overlapping gate electrode 132 with insulating layer 30 interposed therebetween.
4, 136, and is turned on by applying a predetermined negative voltage to the gate electrode 132.
【0078】このように、本実施例のインダクタンス可
変素子400は、スイッチ122のみをオン状態とした
ときには、2つの周回電極110,112が接続され、
入出力電極114と120との間に約2ターンのコイル
が形成される。また、スイッチ130をオン状態にする
とともにスイッチ122をオフ状態としたときには、入
出力電極114と120との間に周回電極110によっ
て形成される約1ターンのコイルが形成されるととも
に、入出力電極116と118との間に周回電極112
によって形成される約1ターンのコイルが形成される。As described above, in the inductance variable element 400 of this embodiment, when only the switch 122 is turned on, the two orbiting electrodes 110 and 112 are connected.
A coil of about two turns is formed between the input / output electrodes 114 and 120. When the switch 130 is turned on and the switch 122 is turned off, a one-turn coil formed by the orbiting electrode 110 is formed between the input / output electrodes 114 and 120, and the input / output electrode The orbiting electrode 112 between 116 and 118
Approximately one turn of the coil is formed.
【0079】従って、スイッチ122,130のオンオ
フ状態を切り替えることにより、全体として約2ターン
のコイルを必要に応じて分割して使用することができ
る。しかも、各入出力電極間のインダクタンスは、その
間に形成されるコイルのターン数やどの周回電極を使用
したかによって変わるため、使用する入出力端子を必要
に応じて選択することにより、インダクタンス可変素子
400を複数のインダクタンスを有する素子として使用
することができる。Therefore, by switching the ON / OFF state of the switches 122 and 130, a coil of about two turns can be divided and used as needed as a whole. In addition, since the inductance between the input and output electrodes varies depending on the number of turns of the coil formed between them and which orbital electrode is used, the inductance variable element can be selected by selecting the input and output terminals to be used as necessary. 400 can be used as an element having multiple inductances.
【0080】なお、上述したインダクタンス可変素子4
00は、全体として約2ターンのコイルが形成されるよ
うにしたが、このターン数を増やすととにもスイッチお
よび入出力電極を増やすことにより、選択できるインダ
クタンスの数を増やすことができる。また、複数の周回
電極を同心状に配置する必要はなく、隣接した周回電極
を接続あるいは分離してもよい。The above-described variable inductance element 4
In the case of 00, a coil of about two turns is formed as a whole. However, by increasing the number of turns and increasing the number of switches and input / output electrodes, the number of selectable inductances can be increased. In addition, it is not necessary to arrange a plurality of circulating electrodes concentrically, and adjacent circulating electrodes may be connected or separated.
【0081】図12は、本発明を適用した第5実施例の
インダクタンス可変素子の平面図である。また、図13
は図12に示したインダクタンス可変素子のスイッチ近
傍の部分的拡大図である。FIG. 12 is a plan view of a variable inductance element according to a fifth embodiment to which the present invention is applied. FIG.
FIG. 13 is a partially enlarged view near a switch of the variable inductance element illustrated in FIG. 12.
【0082】本実施例のインダクタンス可変素子500
は、図1及び図2に示したインダクタンス可変素子10
0のスイッチ部分の特性を改善した点に特徴がある。一
般に、電界効果トランジスタのオン抵抗は、ソース・ゲ
ート間の電位差に依存し、この電位差が小さくなるにし
たがってソース・ドレイン間のオン抵抗が急激に増大す
る傾向がある。このため、入出力電極12あるいは14
から入力される信号の電圧レベルがゲート電極18,2
6に印加されるゲート電圧に近づく場合には、2つの入
出力電極12,14間の抵抗が高くなるため信号の減衰
が生じる。本実施例のインダクタンス可変素子500
は、上述したオン抵抗の急激な上昇を防ぐために、pチ
ャネルのFETとnチャネルのFETとを並列に接続し
たトランスミッションゲートを用いてスイッチング動作
を行っている。The variable inductance element 500 of the present embodiment
Is the inductance variable element 10 shown in FIGS.
The feature is that the characteristics of the switch portion of 0 are improved. Generally, the on-resistance of a field-effect transistor depends on the potential difference between the source and the gate, and as the potential difference decreases, the on-resistance between the source and the drain tends to increase rapidly. Therefore, the input / output electrodes 12 or 14
The voltage level of the signal input from the gate electrodes 18 and 2
When approaching the gate voltage applied to 6, the signal between the two input / output electrodes 12 and 14 becomes high, so that the signal is attenuated. Variable inductance element 500 of the present embodiment
Performs a switching operation using a transmission gate in which a p-channel FET and an n-channel FET are connected in parallel in order to prevent the above-mentioned rapid increase in on-resistance.
【0083】図12及び図13に示すように、本実施例
のインダクタンス可変素子500は、図1等に示したイ
ンダクタンス可変素子100に対して、nチャネルのF
ETからなる2つのスイッチ140,148を追加した
構成を有している。これら2つのスイッチ140,14
8は、n−Si基板32の一部に形成されたpウェル1
38の表面付近に形成されている。As shown in FIGS. 12 and 13, the variable inductance element 500 of this embodiment is different from the variable inductance element 100 shown in FIG.
It has a configuration in which two switches 140 and 148 made of ET are added. These two switches 140, 14
8 is a p-well 1 formed in a part of the n-Si substrate 32
38 is formed near the surface.
【0084】スイッチ140は、スイッチ16と並列に
接続されて、スパイラル電極10の最外周部分と外側か
ら2番目の周回部分とを部分的に短絡するためのもので
あり、スイッチ16のゲート電極18,拡散領域20,
22のそれぞれに対応して、ゲート電極142,拡散領
域144,146が設けられている。The switch 140 is connected in parallel with the switch 16 to partially short-circuit the outermost peripheral portion of the spiral electrode 10 and the second outermost circular portion. , Diffusion region 20,
22, a gate electrode 142 and diffusion regions 144 and 146 are provided.
【0085】スイッチ140のゲート電極142には、
スイッチ16のゲート電極18に印加される電圧と極性
のみが異なる所定の正の電圧が印加され、このとき2つ
の拡散領域144,146間にn形のチャネルが形成さ
れて導通状態となる。なお、実際にゲート電極18と1
42とに極性が異なる電圧を同時に印加するには、n−
Si基板32とゲート電極18とに印加する電圧の組み
合わせを反対にして、pウェル138とゲート電極14
2とに印加するようにすればよい。The gate electrode 142 of the switch 140
A predetermined positive voltage that is different from the voltage applied to the gate electrode 18 of the switch 16 only in polarity is applied, and at this time, an n-type channel is formed between the two diffusion regions 144 and 146, and a conduction state is established. Note that the gate electrodes 18 and 1 are actually
In order to simultaneously apply voltages having different polarities to P.42 and n-
The combination of the voltage applied to the Si substrate 32 and the gate electrode 18 is reversed, and the p-well 138 and the gate electrode 14
2 may be applied.
【0086】同様に、スイッチ148は、スイッチ24
と並列に接続されて、スパイラル電極10の外側から2
番目の周回部分と最内周部分とを部分的に短絡するため
のものであり、スイッチ24のゲート電極26,拡散領
域22,28のそれぞれに対応して、ゲート電極15
0,拡散領域146,152が設けられている。Similarly, the switch 148 is connected to the switch 24
Are connected in parallel with each other, and 2
This is for partially short-circuiting the second circulating portion and the innermost peripheral portion. The gate electrode 15 corresponds to the gate electrode 26 of the switch 24 and the diffusion regions 22 and 28, respectively.
0 , and diffusion regions 146 and 152 are provided.
【0087】スイッチ148のゲート電極150には、
スイッチ24のゲート電極26に印加される電圧と極性
のみが異なる所定の正の電圧が印加され、このとき2つ
の拡散領域146,152間にn形のチャネルが形成さ
れて導通状態となる。The gate electrode 150 of the switch 148 has
A predetermined positive voltage that is different from the voltage applied to the gate electrode 26 of the switch 24 only in polarity is applied, and at this time, an n-type channel is formed between the two diffusion regions 146 and 152 to be in a conductive state.
【0088】図14は、本実施例のインダクタンス可変
素子500の部分的断面図である。同図(A)は、図1
3のA−A線断面図であり、n−Si基板32の一部
(表面付近)に形成されたpウェル138に、ゲート電
極142,拡散領域144,146からなるnチャネル
FETのスイッチ140と、ゲート電極150,拡散領
域146,152からなるnチャネルFETのスイッチ
148との両方が形成されている状態が示されている。
また、図14(B)は図13のB−B線断面図であり、
第1実施例において図3に示した断面構造と基本的に変
わりはない。FIG. 14 is a partial cross-sectional view of the variable inductance element 500 of this embodiment. FIG. 1A shows FIG.
3 is a cross-sectional view taken along the line AA of FIG. 3. A p-well 138 formed in a part (near the surface) of the n-Si substrate 32 has an n-channel FET switch 140 including a gate electrode 142 and diffusion regions 144 and 146. , A gate electrode 150 and a switch 148 of an n-channel FET composed of diffusion regions 146 and 152 are formed.
FIG. 14B is a sectional view taken along line BB of FIG.
In the first embodiment, there is basically no difference from the cross-sectional structure shown in FIG.
【0089】このように、スイッチ16と140とを並
列接続して(あるいはスイッチ24と148とを並列接
続して)トランスミッションゲートとして使用すること
により、例えば入出力電極12あるいは14に入力され
る信号の電圧レベルが一方のスイッチ16のゲート電極
18に印加されるゲート電圧に近づいた場合には、他方
のスイッチ140のゲート電極142に印加されるゲー
ト電圧から遠ざかることになり、スイッチ16と140
とからなる並列回路全体のオン抵抗は低くなる。反対
に、入力信号の電圧レベルが他方のスイッチ140のゲ
ート電極142に印加されるゲート電圧に近づいた場合
には、一方のスイッチ16のゲート電極18に印加され
るゲート電圧から遠ざかることになり、スイッチ16と
140とからなる並列回路全体のオン抵抗は低くなる。As described above, by connecting the switches 16 and 140 in parallel (or by connecting the switches 24 and 148 in parallel) and using them as transmission gates, for example, a signal input to the input / output electrode 12 or 14 is input. Is closer to the gate voltage applied to the gate electrode 18 of one switch 16, the voltage level goes away from the gate voltage applied to the gate electrode 142 of the other switch 140.
The on resistance of the entire parallel circuit composed of Conversely, when the voltage level of the input signal approaches the gate voltage applied to the gate electrode 142 of the other switch 140, the input signal goes away from the gate voltage applied to the gate electrode 18 of the other switch 16, The ON resistance of the entire parallel circuit including the switches 16 and 140 is reduced.
【0090】このように、トランスミッションゲートを
用いることにより常に安定したオン抵抗となり、インダ
クタンス可変素子500の特性も安定させることができ
る。As described above, by using a transmission gate, a stable on-resistance is always obtained, and the characteristics of the inductance variable element 500 can be stabilized.
【0091】図15は、本発明を適用した第6実施例の
インダクタンス可変素子の平面図である。FIG. 15 is a plan view of an inductance variable element according to a sixth embodiment to which the present invention is applied.
【0092】本実施例のインダクタンス可変素子600
は、図1に示したインダクタンス可変素子100のスイ
ッチ16,24のそれぞれをスパイラル電極10間の隙
間に沿って延ばした点に特徴がある。すなわち、一方の
スイッチ16に着目すると、ゲート電極18,拡散領域
20,22のそれぞれをスパイラル電極10の約1/4
ターン分の長さに延長している。同様に、他方のスイッ
チ24に着目すると、ゲート電極26,拡散領域22,
28のそれぞれをスパイラル電極10の約1/4ターン
分の長さに延長している。The inductance variable element 600 of the present embodiment
Is characterized in that each of the switches 16 and 24 of the variable inductance element 100 shown in FIG. 1 is extended along the gap between the spiral electrodes 10. That is, when focusing on one switch 16, each of the gate electrode 18 and the diffusion regions 20 and 22 is approximately 約 of the spiral electrode 10.
It is extended to the length of the turn. Similarly, focusing on the other switch 24, the gate electrode 26, the diffusion region 22,
28 are extended to a length corresponding to about 4 turn of the spiral electrode 10.
【0093】このように、スイッチ16,24の周回方
向の長さを長く設定することにより、オン抵抗を飛躍的
に低減することが可能であり、スイッチ16,24を介
して信号の入出力を行った際の信号レベルの減衰を実質
上無視できる程度にまで抑えることができる。As described above, by setting the lengths of the switches 16 and 24 in the circulating direction to be long, the on-resistance can be drastically reduced, and the input and output of signals via the switches 16 and 24 can be performed. The attenuation of the signal level at the time of performing the operation can be suppressed to a substantially negligible level.
【0094】図16は、化学液相法を用いて端子付けを
行う場合の概略を示す図であり、図1のA−A線拡大断
面が示されている。FIG. 16 is a diagram schematically showing the case where the terminals are attached using the chemical liquid phase method, and shows an enlarged cross section taken along the line AA of FIG.
【0095】図16に示すように、インダクタンス可変
素子100を含む半導体基板を切り離した後に、個々に
切り離されたチップ(素子)の全表面に化学液相法によ
り絶縁膜としてシリコン酸化膜160を形成する。その
後、エッチングにより入出力電極12,14およびゲー
ト電極18,26上のシリコン酸化膜160を除去して
孔をあけ、その孔を半田162で表面に盛り上がる程度
に封じることにより、突出した半田162をプリント配
線基板のランド等と直接接触させることができるので、
表面実装に際して好都合である。As shown in FIG. 16, after the semiconductor substrate including the variable inductance element 100 is separated, a silicon oxide film 160 is formed as an insulating film on the entire surface of each of the separated chips (elements) by a chemical liquid phase method. I do. Thereafter, the silicon oxide film 160 on the input / output electrodes 12 and 14 and the gate electrodes 18 and 26 is removed by etching to form a hole, and the hole is sealed to the extent that it swells on the surface with the solder 162 so that the protruding solder 162 is removed. Since it can be brought into direct contact with the lands of the printed wiring board,
This is convenient for surface mounting.
【0096】なお、素子表面の保護膜に、合成樹脂等の
他の絶縁材料を使用してもよく、保護膜の穿孔にレーザ
光線を利用してもよい。Note that another insulating material such as a synthetic resin may be used for the protective film on the element surface, and a laser beam may be used for perforating the protective film.
【0097】なお、本発明は上記各実施例に限定される
ものではなく、本発明の要旨の範囲内で種々の変形実施
が可能である。The present invention is not limited to the above embodiments, but various modifications can be made within the scope of the present invention.
【0098】例えば、上述した各実施例のインダクタン
ス可変素子は、n−Si基板32上に1つの素子を形成
する場合を説明したが、同一あるいは異なる種類のイン
ダクタンス可変素子を同一のn−Si基板32上に複数
個同時に形成した後にそれぞれを分離し、その後入出力
電極やゲート電極に端子付けを行うようにしてもよい。For example, the case where one variable element is formed on the n-Si substrate 32 is described as the variable inductance element in each of the above-described embodiments, but the same or different types of variable inductance elements may be formed on the same n-Si substrate. A plurality of electrodes may be simultaneously formed on the substrate 32 and then separated from each other, and then terminals may be attached to input / output electrodes and gate electrodes.
【0099】また、上述した各実施例のインダクタンス
可変素子は、半導体基板上に形成される点は一般のトラ
ンジスタ等と同じであるため、各実施例のインダクタン
ス可変素子をLSI等の回路の一部として形成するよう
にしてもよい。The variable inductance element of each embodiment described above is formed on a semiconductor substrate in the same manner as a general transistor or the like. Therefore, the variable inductance element of each embodiment is part of a circuit such as an LSI. It may be formed as.
【0100】また、上述した各実施例のインダクタンス
可変素子は、インダクタンスを可変に設定する際に電界
効果トランジスタを用いているため、必ずオン抵抗があ
り、このオン抵抗は温度依存性がある。従って、このオ
ン抵抗の温度依存性を補正するために、インダクタンス
可変素子の内部あるいは外部に正温度係数サーミスタ
(PTC)や負温度係数サーミスタ(NTC)を接続す
るようにしてもよい。Further, since the variable inductance element of each of the above-described embodiments uses a field effect transistor when setting the inductance variably, it always has an on-resistance, and this on-resistance has a temperature dependency. Therefore, in order to correct the temperature dependence of the ON resistance, a positive temperature coefficient thermistor (PTC) or a negative temperature coefficient thermistor (NTC) may be connected inside or outside the inductance variable element.
【0101】また、スイッチとして電界効果トランジス
タ以外の素子、例えばバイポーラトランジスタ等を使用
するようにしてもよい。Further, an element other than the field effect transistor, for example, a bipolar transistor or the like may be used as the switch.
【0102】また、図15に示したインダクタンス可変
素子600は、ゲート電極18,26等の長さを延長し
て約1/4ターン分の長さとしたが、これを約1ターン
分の長さにまで延長するようにしてもよい。この場合に
は、各スイッチ16,24のオン抵抗をさらに低くする
ことができるとともに、各スイッチ16,24をオン状
態としたときに生じる閉ループを完全になくすことがで
きる。In the variable inductance element 600 shown in FIG. 15, the length of the gate electrodes 18, 26 and the like is extended to be about 1/4 turn, but this is reduced to about 1 turn. It may be extended to. In this case, the on-resistance of each of the switches 16 and 24 can be further reduced, and the closed loop generated when each of the switches 16 and 24 is turned on can be completely eliminated.
【0103】また、上述した各実施例のインダクタンス
可変素子は単独で用いる場合を例に取り説明したが、各
実施例のインダクタンス可変素子に渦巻き形状の電極を
対向するように、あるいはほぼ平行に配置することによ
り、各インダクタンス可変素子のスパイラル電極10と
追加した渦巻き形状の電極との間にキャパシタが分布定
数的に成形されるLC素子とすることもできる。Also, the case where the variable inductance element of each embodiment described above is used alone has been described as an example, but a spiral electrode is arranged so as to face the inductance variable element of each embodiment or substantially in parallel. By doing so, an LC element in which a capacitor is formed in a distributed constant manner between the spiral electrode 10 of each inductance variable element and the added spiral electrode can be provided.
【0104】また、上述した各実施例のインダクタンス
可変素子は、渦巻き形状のスパイラル電極10のターン
数を実質的に可変に制御することによりインダクタンス
を変える場合を例に取り説明したが、入出力する信号の
周波数帯域を高周波に限った場合には、スパイラル電極
の形状を渦巻き形状以外の形状、例えば波形形状等の任
意の蛇行形状とし、隣接する電極を短絡するようにして
もよい。高周波信号に対しては、このような形状とした
場合にも所定のインダクタンスを有するとともに、この
インダクタンスを可変に制御することが可能となる。The inductance variable element of each of the above-described embodiments has been described with an example in which the inductance is changed by controlling the number of turns of the spiral spiral electrode 10 to be substantially variable. When the frequency band of the signal is limited to a high frequency, the shape of the spiral electrode may be any shape other than the spiral shape, for example, an arbitrary meandering shape such as a waveform, and adjacent electrodes may be short-circuited. For a high-frequency signal, even in such a shape, it has a predetermined inductance, and this inductance can be variably controlled.
【0105】[0105]
【0106】[0106]
【0107】[0107]
【0108】[0108]
【0109】[0109]
【図1】本発明を適用した第1実施例のインダクタンス
可変素子の平面図である。FIG. 1 is a plan view of a variable inductance element according to a first embodiment of the present invention.
【図2】図1のインダクタンス可変素子の部分的拡大図
である。FIG. 2 is a partially enlarged view of the variable inductance element of FIG. 1;
【図3】図2のB−B線断面図である。FIG. 3 is a sectional view taken along line BB of FIG. 2;
【図4】本発明を適用した第2実施例のインダクタンス
可変素子の平面図である。FIG. 4 is a plan view of a variable inductance element according to a second embodiment of the present invention.
【図5】図4のインダクタンス可変素子の部分的拡大図
である。FIG. 5 is a partially enlarged view of the variable inductance element of FIG. 4;
【図6】図5のA−A線及びB−B線断面図である。FIG. 6 is a sectional view taken along line AA and line BB in FIG. 5;
【図7】本発明を適用した第3実施例のインダクタンス
可変素子の平面図である。FIG. 7 is a plan view of a variable inductance element according to a third embodiment to which the present invention is applied.
【図8】図7のインダクタンス可変素子の部分的拡大図
である。FIG. 8 is a partially enlarged view of the variable inductance element of FIG. 7;
【図9】図8のA−A線断面図である。FIG. 9 is a sectional view taken along line AA of FIG. 8;
【図10】本発明を適用した第4実施例のインダクタン
ス可変素子の平面図である。FIG. 10 is a plan view of a variable inductance element according to a fourth embodiment of the present invention.
【図11】図10のインダクタンス可変素子の部分的拡
大図である。FIG. 11 is a partially enlarged view of the variable inductance element of FIG. 10;
【図12】本発明を適用した第5実施例のインダクタン
ス可変素子の平面図である。FIG. 12 is a plan view of a variable inductance element according to a fifth embodiment of the present invention.
【図13】図12のインダクタンス可変素子の部分的拡
大図である。FIG. 13 is a partially enlarged view of the variable inductance element of FIG.
【図14】図13のA−A線及びB−B線断面図であ
る。FIG. 14 is a sectional view taken along lines AA and BB in FIG.
【図15】本発明を適用した第6実施例のインダクタン
ス可変素子の平面図である。FIG. 15 is a plan view of a variable inductance element according to a sixth embodiment to which the present invention is applied.
【図16】化学液相法を用いて端子付けを行う場合の説
明図である。FIG. 16 is an explanatory diagram in a case where terminals are attached using a chemical liquid phase method.
10 スパイラル電極 12,14 入出力電極 16,24 スイッチ 18,26 ゲート電極 20,22,28 拡散領域 30 絶縁層 32 n−Si基板 Reference Signs List 10 spiral electrode 12, 14 input / output electrode 16, 24 switch 18, 26 gate electrode 20, 22, 28 diffusion region 30 insulating layer 32 n-Si substrate
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01F 21/00 - 21/12 H01F 17/00 - 17/08 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 7 , DB name) H01F 21/00-21/12 H01F 17/00-17/08
Claims (4)
する少なくとも1つのインダクタ用導体と、 前記インダクタ用導体を分離あるいは接続する少なくと
も1つのスイッチと、 を備え、前記インダクタ用導体は半導体基板上に絶縁層を介して
形成されており、 前記スイッチは、前記半導体基板の一部に形成されてお
り、2つの拡散領域のそれぞれが異なる前記インダクタ
用導体の一部に接続された電界効果トランジスタであ
り、 前記半導体基板上に前記インダクタ用導体と前記スイッ
チとが一体的に形成された ことを特徴とするインダクタ
ンス可変素子。1. At least one inductor conductor as a whole or individually having a circular shape, and at least one switch for separating or connecting the inductor conductor , wherein the inductor conductor is insulated on a semiconductor substrate. Through layers
And the switch is formed on a part of the semiconductor substrate.
Wherein the two diffusion regions are different from each other.
Field effect transistor connected to a part of the
The inductor conductor and the switch on the semiconductor substrate.
A variable inductance element, wherein the element is integrally formed .
出力端子をさらに含み、 前記スイッチを切り替えることにより、前記2つの入出
力端子間のインダクタンスを変更することを特徴とする
インダクタンス可変素子。2. The system according to claim 1, further comprising two input / output terminals provided near both ends of the inductor conductor, and changing the switch to change an inductance between the two input / output terminals. A variable inductance element characterized by the following.
ャネルトランジスタと、pチャネルトランジスタとを並
列に接続したトランスミッションゲートであることを特
徴とするインダクタンス可変素子。3. The variable inductance according to claim 1 , wherein the field-effect transistor forming the switch is a transmission gate in which an n-channel transistor and a p-channel transistor are connected in parallel. element.
体とを形成した後に、この半導体基板の表面に絶縁膜を
形成し、この絶縁膜の一部をエッチングあるいはレーザ
光照射によって除去して孔をあけ、その孔を半田で表面
に盛り上がる程度に封じることにより端子付けを行なう
ことを特徴とするインダクタンス可変素子。4. The semiconductor device according to claim 1, wherein after the switch and the inductor conductor are formed on the semiconductor substrate, an insulating film is formed on a surface of the semiconductor substrate. A variable inductance element characterized in that a terminal is formed by removing a portion by etching or laser beam irradiation to form a hole, and sealing the hole with solder to such an extent that the surface rises.
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31127693A JP3318086B2 (en) | 1993-11-17 | 1993-11-17 | Variable inductance element |
TW083110490A TW262595B (en) | 1993-11-17 | 1994-11-14 | |
US08/338,847 US5629553A (en) | 1993-11-17 | 1994-11-14 | Variable inductance element using an inductor conductor |
KR1019940029910A KR100316220B1 (en) | 1993-11-17 | 1994-11-15 | Inductance variable element |
DE69408791T DE69408791T2 (en) | 1993-11-17 | 1994-11-16 | Variable inductive element |
EP94118074A EP0654802B1 (en) | 1993-11-17 | 1994-11-16 | Variable inductance element |
HK98106853A HK1007860A1 (en) | 1993-11-17 | 1998-06-26 | Variable inductance element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31127693A JP3318086B2 (en) | 1993-11-17 | 1993-11-17 | Variable inductance element |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07142258A JPH07142258A (en) | 1995-06-02 |
JP3318086B2 true JP3318086B2 (en) | 2002-08-26 |
Family
ID=18015190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31127693A Expired - Fee Related JP3318086B2 (en) | 1993-11-17 | 1993-11-17 | Variable inductance element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3318086B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9324778B2 (en) | 2011-03-29 | 2016-04-26 | Panasonic Corporation | Variable inductor and semiconductor device using same |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4188316B2 (en) | 2002-06-05 | 2008-11-26 | エヌエックスピー ビー ヴィ | Electronic device and impedance matching method thereof |
KR100466542B1 (en) | 2002-11-13 | 2005-01-15 | 한국전자통신연구원 | Stacked Variable Inductor |
JP4458754B2 (en) | 2003-03-04 | 2010-04-28 | 株式会社ルネサステクノロジ | L load differential circuit |
SE0402959L (en) * | 2004-12-03 | 2006-06-04 | Infineon Technologies Ag | Resonator for a voltage controlled oscillator and manufacturing process thereof |
EP1788626B1 (en) * | 2005-11-17 | 2009-04-29 | Seiko Epson Corporation | Multilayer circuit with variable inductor, and method of manufacturing it |
US8633577B2 (en) | 2006-01-24 | 2014-01-21 | Renesas Electronics Corporation | Integrated circuit device |
JPWO2008090995A1 (en) | 2007-01-24 | 2010-05-20 | 日本電気株式会社 | Inductor |
JP2010272815A (en) | 2009-05-25 | 2010-12-02 | Renesas Electronics Corp | Variable inductor |
US8842410B2 (en) * | 2009-08-31 | 2014-09-23 | Qualcomm Incorporated | Switchable inductor network |
JP2011101322A (en) * | 2009-11-09 | 2011-05-19 | Renesas Electronics Corp | Resonance type oscillation circuit and semiconductor device |
JP6421484B2 (en) * | 2014-07-28 | 2018-11-14 | Tdk株式会社 | Coil parts, coil parts composite and transformer, and power supply device |
DE102014220978A1 (en) * | 2014-10-16 | 2016-04-21 | Robert Bosch Gmbh | Coil arrangement for inductive energy transmission, inductive energy transmission device and method for producing a coil arrangement for inductive energy transmission |
JPWO2023090293A1 (en) * | 2021-11-17 | 2023-05-25 |
-
1993
- 1993-11-17 JP JP31127693A patent/JP3318086B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9324778B2 (en) | 2011-03-29 | 2016-04-26 | Panasonic Corporation | Variable inductor and semiconductor device using same |
Also Published As
Publication number | Publication date |
---|---|
JPH07142258A (en) | 1995-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100316220B1 (en) | Inductance variable element | |
JP3318086B2 (en) | Variable inductance element | |
US7046113B1 (en) | Inductor element | |
US6084255A (en) | Gate array semiconductor device | |
US9484444B2 (en) | Semiconductor device with a resistance element in a trench | |
EP0653838B1 (en) | LC element, semiconductor device, and LC element manufacturing method | |
CA1264866A (en) | Complementary lateral insulated gate rectifiers | |
JPH08162331A (en) | Variable inductor and semiconductor integrated circuit using it | |
EP0637842B1 (en) | LC element, semiconductor device and LC element manufacturing method | |
US8390094B2 (en) | Switching element, variable inductor, and electronic circuit device having circuit configuration incorporating the switching element and the variable inductor | |
JP3563113B2 (en) | Variable inductance element | |
GB2395065A (en) | Floating gate transistors | |
US6891267B2 (en) | Semiconductor switching circuit device | |
JP2002368194A (en) | Compound semiconductor switching circuit device | |
CN108735727B (en) | Transistor layout structure, transistor and manufacturing method | |
JP3450408B2 (en) | LC composite element | |
JP3497221B2 (en) | LC element, semiconductor device and method of manufacturing LC element | |
JP3482008B2 (en) | Inductor element and semiconductor device | |
EP0272753B1 (en) | Complementary silicon-on-insulator lateral insulated gate rectifiers | |
US6906610B1 (en) | Inductor element | |
JP3390070B2 (en) | LC element, semiconductor device, and method of manufacturing LC element | |
JPH07169920A (en) | Ic element and semiconductor device | |
KR100334004B1 (en) | LC device, semiconductor device and manufacturing method of LC device | |
JP3390065B2 (en) | LC element, semiconductor device, and method of manufacturing LC element | |
JP3597879B2 (en) | LC element, semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020528 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |