JP3313282B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP3313282B2 JP3313282B2 JP16326996A JP16326996A JP3313282B2 JP 3313282 B2 JP3313282 B2 JP 3313282B2 JP 16326996 A JP16326996 A JP 16326996A JP 16326996 A JP16326996 A JP 16326996A JP 3313282 B2 JP3313282 B2 JP 3313282B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal line
- crystal display
- display device
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明はアクティブマトリク
ス駆動方式の液晶表示装置に係り、特に、横電界方式の
液晶表示装置における静電気保護回路の構成に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix driving type liquid crystal display device, and more particularly to a structure of an electrostatic protection circuit in a horizontal electric field type liquid crystal display device.
【0002】[0002]
【従来の技術】例えばアクティブマトリクス方式の液晶
表示装置の液晶表示素子(すなわち、液晶表示パネル)
では、液晶層を介して互いに対向配置されるガラス等か
らなる2枚の液晶表示基板のうち、その一方のガラス基
板の液晶層側の面に、そのx方向に延在し、y方向に並
設される走査信号線群と、この走査信号線群と絶縁され
てy方向に延在し、x方向に並設される映像信号線群と
が形成されている。2. Description of the Related Art For example, a liquid crystal display element of an active matrix type liquid crystal display device (ie, a liquid crystal display panel).
In one of the two liquid crystal display substrates made of glass or the like which are arranged to face each other with a liquid crystal layer interposed therebetween, one of the glass substrates extends in the x direction on the surface on the liquid crystal layer side and is aligned in the y direction. A scanning signal line group to be provided and a video signal line group extending in the y direction while being insulated from the scanning signal line group are formed in parallel in the x direction.
【0003】これらの走査信号線群と映像信号線群とで
囲まれた各領域がそれぞれ画素領域となり、この画素領
域にスイッチング素子として例えば薄膜トランジスタ
(TFT)と透明画素電極とが形成されている。なお、
薄膜トランジスタのゲート電極は走査信号線に、ドレイ
ン電極は映像信号線に、ソース電極は透明画素電極にそ
れぞれ接続されている。Each region surrounded by the scanning signal line group and the video signal line group is a pixel region, and a thin film transistor (TFT) and a transparent pixel electrode are formed as switching elements in the pixel region. In addition,
The gate electrode of the thin film transistor is connected to a scanning signal line, the drain electrode is connected to a video signal line, and the source electrode is connected to a transparent pixel electrode.
【0004】このような構成において、走査信号線に走
査信号が供給されることにより、薄膜トランジスタがオ
ンされ、このオンされた薄膜トランジスタを介して映像
信号線からの映像信号が画素電極に供給される。In such a configuration, when a scanning signal is supplied to the scanning signal line, the thin film transistor is turned on, and a video signal from the video signal line is supplied to the pixel electrode via the turned on thin film transistor.
【0005】なお、走査信号線群の各走査信号線と、映
像信号線群の各映像信号線とは、それぞれ液晶表示基板
の周辺にまで延在されて外部接続端子が形成されてい
る。[0005] Each of the scanning signal lines of the scanning signal line group and each of the video signal lines of the video signal line group extend to the periphery of the liquid crystal display substrate to form external connection terminals.
【0006】なお、液晶表示素子の製造においては、製
造工程中に外部から侵入したり、液晶表示素子内部で発
生する静電気によって、薄膜トランジスタのしきい値電
圧Vthの変動による表示むら、薄膜トランジスタの破損
や、走査信号線と映像信号線との絶縁膜を介する交差部
における短絡による表示不良等が発生する問題がある。In the manufacture of a liquid crystal display element, uneven display due to fluctuations in the threshold voltage Vth of the thin film transistor due to static electricity generated inside the liquid crystal display element from the outside or static electricity generated inside the liquid crystal display element, and damage to the thin film transistor Also, there is a problem that a display failure or the like occurs due to a short circuit at an intersection between the scanning signal line and the video signal line via an insulating film.
【0007】従来は、液晶表示素子を構成するアクティ
ブマトリクス基板(TFT基板とも称される)の切断線
の外側の最外周に、静電気対策用のガードリング(短絡
線)を形成し、これに走査信号線と映像信号線とを短絡
することにより、液晶表示素子内部で発生する電位差を
緩和して、前記問題を回避する方法が一般的である。し
かし、2枚の基板を所定の間隙を隔てて重ね合わせて組
み立て、TFT基板の周辺部を切断線により切断した後
は、切断線の外側にあるガードリングは切り落されるの
で、基板切断後の液晶封入工程以降は、静電気に対して
無防備となる。Conventionally, a guard ring (short-circuit line) for countermeasures against static electricity is formed on the outermost periphery outside a cutting line of an active matrix substrate (also referred to as a TFT substrate) constituting a liquid crystal display element, and scanning is performed on the guard ring. In general, a method of avoiding the above problem by short-circuiting the signal line and the video signal line to reduce a potential difference generated inside the liquid crystal display element. However, after assembling the two substrates with a predetermined gap therebetween, and cutting the periphery of the TFT substrate along a cutting line, the guard ring outside the cutting line is cut off. After the liquid crystal encapsulation step, there is no defense against static electricity.
【0008】このため、ガードリングを切り離した後も
液晶表示素子を静電気から保護するため、走査信号線と
映像信号線とを、2端子動作薄膜トランジスタや金属−
絶縁物−金属ダイオード等の非線形抵抗素子を介して短
絡線に電気的に接続する静電気保護回路が提案されてい
る。For this reason, in order to protect the liquid crystal display element from static electricity even after the guard ring is disconnected, the scanning signal line and the video signal line are connected to a two-terminal thin film transistor or a metal thin film transistor.
There has been proposed an electrostatic protection circuit that is electrically connected to a short-circuit line via a non-linear resistance element such as an insulator-metal diode.
【0009】例えば、特開昭63−85586号公報、
特開昭63−106788号公報、特開昭63−220
289号公報では、表示領域(すなわち、画素アレイ)
を囲むようにその外周に短絡線を配置し、薄膜トランジ
スタのゲート電極上のゲート絶縁層にコンタククトホー
ルを形成して、ドレイン電極あるいはソース電極と接続
した非線形抵抗素子を、走査信号線および映像信号線と
短絡線との間に挿入することにより、液晶表示素子の製
造工程中に発生する静電気による走査信号線と映像信号
線間の電位差を緩和し、静電気による破壊等を回避して
いる。For example, JP-A-63-85586 discloses
JP-A-63-106788, JP-A-63-220
No. 289 discloses a display area (that is, a pixel array).
A non-linear resistance element connected to the drain electrode or the source electrode by forming a contact hole in the gate insulating layer on the gate electrode of the thin film transistor, By inserting between the line and the short-circuit line, the potential difference between the scanning signal line and the video signal line due to static electricity generated during the manufacturing process of the liquid crystal display element is reduced, and destruction due to static electricity is avoided.
【0010】図17は、後述の縦電界方式の液晶表示素
子における従来の静電気保護回路の構成例を示す概略図
である。FIG. 17 is a schematic diagram showing a configuration example of a conventional electrostatic protection circuit in a later-described vertical electric field type liquid crystal display element.
【0011】PEは画素、GLは走査信号線(ゲート信
号線または水平信号線)、DLは映像信号線(ドレイン
信号線または垂直信号線)、TFTは薄膜トランジス
タ、PXは画素電極、GTMは走査信号線GLに外部駆
動電気回路を接続するための外部接続端子、DTMは映
像信号線DLに外部駆動電気回路を接続するための外部
接続端子、NRは非線形抵抗素子、SBは短絡線、CT
Mはカラーフィルタ基板側の共通透明画素電極に接続す
る端子である。PE is a pixel, GL is a scanning signal line (gate signal line or horizontal signal line), DL is a video signal line (drain signal line or vertical signal line), TFT is a thin film transistor, PX is a pixel electrode, and GTM is a scanning signal. An external connection terminal for connecting an external drive electric circuit to the line GL, DTM is an external connection terminal for connecting the external drive electric circuit to the video signal line DL, NR is a non-linear resistance element, SB is a short-circuit line, CT
M is a terminal connected to the common transparent pixel electrode on the color filter substrate side.
【0012】走査信号線GLと映像信号線DLとの各交
差部の近傍にスイッチング素子として薄膜トランジスタ
TFTが設けられ、薄膜トランジスタTFTのソース電
極は、液晶に電界を与えるための画素電極PXに接続さ
れて、2次元状に配列された表示画素PE(1,1)〜
(m,n)を形成している。走査信号線GLと映像信号
線DLとの交差領域で構成される表示領域の外側と、外
部接続端子GTM、DTMの間に形成された短絡線SB
および非線形抵抗素子NRにより静電気保護回路が構成
される。すなわち、各走査信号線GLおよび各映像信号
線DLは、図17に示すように、例えば2端子動作薄膜
トランジスタ等からなる順方向と逆方向の1対のダイオ
ードを組み合わせた双方向ダイオードや、MIM(金属
−絶縁物−金属)素子等から構成される非線形抵抗素子
NRを介して、短絡線SBに電気的に接続されている。
短絡線SBは、端子CTMを介してカラーフィルタ基板
側の共通透明画素電極に電気的に接続される。このよう
な構成により、外部から走査信号線GLもしくは映像信
号線DLに侵入するか、あるいは液晶表示素子内で発生
した静電気は、非線形抵抗素子NRを通して、共通透明
画素電極に接続された短絡線SBの方へ放電され、静電
気すなわち電荷は速やかに分散、吸収され、走査信号線
GLと映像信号線DLとの間の電圧が緩和され、前述の
静電気による破壊等が防止される。A thin film transistor TFT is provided as a switching element near each intersection of the scanning signal line GL and the video signal line DL, and a source electrode of the thin film transistor TFT is connected to a pixel electrode PX for applying an electric field to the liquid crystal. , Display pixels PE (1, 1) arranged two-dimensionally
(M, n). A short-circuit line SB formed between the external connection terminals GTM and DTM outside the display area formed by the intersection area of the scanning signal line GL and the video signal line DL.
And the nonlinear resistance element NR constitute an electrostatic protection circuit. That is, as shown in FIG. 17, each of the scanning signal lines GL and each of the video signal lines DL are, for example, a bidirectional diode formed by combining a pair of forward and reverse diodes composed of, for example, a two-terminal operation thin film transistor, or a MIM ( It is electrically connected to the short-circuit line SB via a non-linear resistance element NR composed of a (metal-insulator-metal) element or the like.
The short-circuit line SB is electrically connected to the common transparent pixel electrode on the color filter substrate side via the terminal CTM. With such a configuration, static electricity generated from entering the scanning signal line GL or the video signal line DL from the outside, or generated in the liquid crystal display element, is transmitted to the common transparent pixel electrode through the non-linear resistance element NR. , And the static electricity, that is, the electric charge, is quickly dispersed and absorbed, the voltage between the scanning signal line GL and the video signal line DL is relaxed, and the above-described destruction due to the static electricity is prevented.
【0013】ところで、液晶表示装置は、液晶の駆動モ
ードから分類すると大きく分けて「縦電界方式」と「横
電界方式」に分けられる。The liquid crystal display devices are roughly classified into a "vertical electric field system" and a "lateral electric field system" when classified according to the driving mode of the liquid crystal.
【0014】縦電界方式の液晶表示装置は、液晶層を介
して互いに対向して配置される透明基板の液晶層側の単
位画素に相当するそれぞれの領域面に、透明電極からな
る画素電極と共通電極とが対向して備えられ、この画素
電極と共通電極との間に透明基板に対して垂直に発生さ
せる電界によって前記液晶層を透過する光を変調させる
ようにしたものである。In a vertical electric field type liquid crystal display device, a transparent substrate disposed opposite to each other with a liquid crystal layer interposed between a pixel electrode made of a transparent electrode and a region corresponding to a unit pixel on the liquid crystal layer side. Electrodes are provided to face each other, and light transmitted through the liquid crystal layer is modulated by an electric field generated perpendicularly to the transparent substrate between the pixel electrode and the common electrode.
【0015】一方、横電界方式の液晶表示装置は、液晶
層を介して互いに対向して配置される透明基板のうち、
その一方(または両方)の液晶層側の単位画素に相当す
る領域面に、画素電極と対向電極とが備えられ、この画
素電極と対向電極との間に透明基板と略平行に発生させ
る電界成分によって前記液晶層を透過する光を変調させ
るようにしたものである。On the other hand, an in-plane switching mode liquid crystal display device is a transparent substrate which is disposed to face each other via a liquid crystal layer.
A pixel electrode and a counter electrode are provided on an area surface corresponding to a unit pixel on one (or both) of the liquid crystal layers, and an electric field component generated substantially parallel to the transparent substrate between the pixel electrode and the counter electrode. This modulates light transmitted through the liquid crystal layer.
【0016】横電界方式(面内スイッチ方式とも称され
る)の液晶表示装置は、縦電界方式の液晶表示装置と異
なり、その表示面に対して大きな角度視野から観察して
も鮮明な映像を認識でき、いわゆる角度視野に優れたも
のとして知られるに至ったものである。A liquid crystal display device of a horizontal electric field type (also called an in-plane switch type) differs from a liquid crystal display device of a vertical electric field type in that a clear image can be obtained even when observed from a large angle field of view on the display surface. It is recognizable and has come to be known as having excellent so-called angular visual field.
【0017】なお、このような構成からなる液晶表示装
置は、例えば特開平6−160878号公報に詳述され
ている。The liquid crystal display having such a configuration is described in detail in, for example, Japanese Patent Application Laid-Open No. Hei 6-160878.
【0018】[0018]
【発明が解決しようとする課題】横電界方式の液晶表示
装置では、液晶の光学特性を変化させるための電極(画
素電極と対向電極)がすべてアクティブマトリクス基板
に作り込まれている点に特徴がある。すなわち、横電界
方式では、縦電界方式におけるカラーフィルタ基板のほ
ぼ全面に設けていた共通透明画素電極がない構成をと
る。すなわち、図17で例示した従来の静電気保護回路
の構成において、非線形抵抗素子NRを通して短絡線S
Bに放電した静電気を吸収する先であり、カラーフィル
タ基板のほぼ全面に設けていた共通透明画素電極が、横
電界方式では存在しない。The in-plane switching mode liquid crystal display is characterized in that the electrodes (pixel electrode and counter electrode) for changing the optical characteristics of the liquid crystal are all formed in the active matrix substrate. is there. That is, in the horizontal electric field method, take common no transparent pixel electrode structure has been provided on substantially the entire surface of the color filter substrate in a vertical electric field mode. That is, in the configuration of the conventional electrostatic protection circuit illustrated in FIG.
The common transparent pixel electrode, which is the destination of the static electricity discharged to B and is provided on almost the entire surface of the color filter substrate, does not exist in the horizontal electric field method.
【0019】本発明の目的は、横電界方式の液晶表示装
置において、静電気保護回路の非線形抵抗素子を通して
短絡線に放電した静電気を吸収する先を、新たに確保
し、静電気保護対策を強化することができる液晶表示装
置を提供することにある。It is an object of the present invention to provide a liquid crystal display device of an in-plane switching mode, which newly secures a destination for absorbing static electricity discharged to a short-circuit line through a non-linear resistance element of an electrostatic protection circuit and strengthens measures for protecting the static electricity. It is to provide a liquid crystal display device which can perform the above.
【0020】[0020]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、液晶層を介して互いに対向配置され、液
晶表示素子を構成する2枚の基板のうち、一方の前記基
板の前記液晶層側の面上に、x方向に延在し、y方向に
並設された走査信号線群と、この走査信号線群と絶縁さ
れてy方向に延在し、x方向に並設された映像信号線群
とが形成され、前記走査信号線群と前記映像信号線群と
が交差する領域によって表示領域が形成され、前記各走
査信号線と前記各映像信号線とで囲まれる領域に、スイ
ッチング素子、画素電極および対向電極がそれぞれ形成
され、前記面上に、x方向に延在し、y方向に並設さ
れ、前記各対向電極を接続する接続線群が形成され、前
記画素電極と前記対向電極との間に前記面と略平行に発
生させる電界成分によって前記液晶層の光透過率を変化
させる液晶表示装置において、前記表示領域の外側に配
置され、前記各走査信号線および前記各映像信号線を、
それぞれ非線形抵抗素子を介して電気的に接続する短絡
線が前記面上に形成され、かつ、前記短絡線と前記接続
線とが電気的に接続されていることを特徴とする。In order to solve the above-mentioned problems, the present invention provides a liquid crystal display device having a liquid crystal display device and a liquid crystal display device. on the surface of the liquid crystal layer side, extend in the x-direction, and the scanning signal Route group run which is arranged in parallel in the y-direction, extend in the y-direction is insulated from the scanning signal line group, arranged in parallel in the x-direction is been movies image and signal line group is formed, the display area scanning signal line group and said video signal line group by region intersect is formed, surrounded by the each scanning signal line wherein the respective video signal lines A switching element, a pixel electrode, and a counter electrode are respectively formed in the region, and a connection line group extending in the x direction and arranged in parallel in the y direction is formed on the surface; Emitted between the pixel electrode and the counter electrode in a direction substantially parallel to the surface.
In a liquid crystal display device that changes the light transmittance of the liquid crystal layer by an electric field component generated, the scanning signal lines and the video signal lines are arranged outside the display region ,
Short-circuit line electrically connected to each other via a non-linear resistance element is formed on the surface, and the connection between the short-circuit line
The wires are electrically connected to each other.
【0021】また、前記各接続線が共通接続線に電気的
に接続され、該共通接続線と前記短絡線とが電気的に接
続されていることを特徴とする。Further, each of the connection lines is electrically connected to a common connection line, and the common connection line and the short-circuit line are electrically connected.
【0022】また、前記接続線もしくは前記短絡線が外
部電気回路に電気的に接続されていることを特徴とす
る。Further, the connection line or the short-circuit line is electrically connected to an external electric circuit.
【0023】また、前記表示領域の外側に配置され、y
方向に延在し、前記接続線群を電気的に接続する共通接
続線と、前記表示領域の外側に配置され、前記各走査信
号線および前記各映像信号線を、それぞれ非線形抵抗素
子を介して電気的に接続する短絡線とが前記面上に形成
され、かつ、前記短絡線を前記共通接続線に電気的に接
続したことを特徴とする。[0023] Further, y is arranged outside the display area, and y
Extend in a direction, and a common connection line for electrically connecting the connection line group, the disposed outside the display area, the respective scanning signal lines and the respective video signal lines, respectively, through the non-linear resistance element An electrically connected short-circuit line is formed on the surface, and the short-circuit line is electrically connected to the common connection line.
【0024】また、前記短絡線が、前記表示領域の外側
に枠状に形成され、かつ、前記共通接続線と、前記短絡
線の一部とが共通化されていることを特徴とする。Further, the short-circuit line is formed in a frame shape outside the display area, and the common connection line and a part of the short-circuit line are shared.
【0025】また、前記共通接続線もしくは前記短絡線
が外部電気回路に電気的に接続されていることを特徴と
する。Further, the common connection line or the short-circuit line is electrically connected to an external electric circuit.
【0026】また、前記各対向電極が、x方向に延在す
る前記接続線から、前記画素電極と平行に所定の間隔を
隔ててy方向に伸長していることを特徴とする。Further, each of the opposing electrodes extends in the y-direction from the connection line extending in the x-direction at a predetermined interval in parallel with the pixel electrodes.
【0027】また、前記短絡線が、前記表示領域の外側
に枠状に形成されていることを特徴とする。Further, the short-circuit line is formed in a frame shape outside the display area.
【0028】また、非線形抵抗素子がダイオードで構成
されていることを特徴とする。また、前記ダイオードと
して順方向と逆方向の双方を有することを特徴とする。
また、液晶層を介して互いに対向配置され、液晶表示素
子を構成する2枚の基板のうち、一方の前記基板の前記
液晶層側の面上に、x方向に延在し、y方向に並設され
た複数の走査信号線よりなる走査信号線群と、この走査
信号線群と絶縁されてy方向に延在し、x方向に並設さ
れた複数の映像信号線よりなる映像信号線群とが形成さ
れ、前記走査信号線群と前記映像信号線群とが交差する
領域によって表示領域が形成され、前記各走査信号線と
前記各映像信号線とで囲まれる領域に、スイッチング素
子、画素電極および対向電極がそれぞれ形成され、前記
面上に、x方向に延在し、y方向に並設された、対向電
圧信号線を有し、前記画素電極と前記対向電圧信号線の
間に蓄積容量を形成する液晶表示装置において、前記表
示領域の外側に配置され、前記各走査信号線および前記
各映像信号線を、非線形抵抗素子を介して電気的に接続
する短絡線が前記面上に形成され、かつ、前記対向電圧
信号線は前記短絡線と電気的に接続されていることを特
徴とする。また、前記対向電圧信号線もしくは前記短絡
線が外部回路に電気的に接続されていることを特徴とす
る。また、前記短絡線が、前記表示領域の外側に枠状に
形成されていることを特徴とする。さらに、前記非線形
抵抗素子がダイオードで構成されていることを特徴とす
る。Further, the invention is characterized in that the nonlinear resistance element is constituted by a diode. Further, the present invention is characterized in that the diode has both forward and reverse directions.
In addition, two of the two substrates that are arranged to face each other with a liquid crystal layer therebetween and that constitute a liquid crystal display element extend on the liquid crystal layer side of one of the substrates and extend in the x direction and are arranged side by side in the y direction. A scanning signal line group including a plurality of scanning signal lines provided, and a video signal line group including a plurality of video signal lines insulated from the scanning signal line group and extending in the y direction and arranged in parallel in the x direction. Are formed, a display area is formed by an area where the scanning signal line group and the video signal line group intersect, and a switching element and a pixel are formed in an area surrounded by each scanning signal line and each video signal line. An electrode and a counter electrode are formed, respectively, and have a counter voltage signal line extending in the x direction and juxtaposed in the y direction on the surface, and accumulated between the pixel electrode and the counter voltage signal line. In a liquid crystal display device forming a capacitor, the liquid crystal display device is arranged outside the display area. Is, the respective scanning signal lines and the respective video signal lines, the short-circuit line electrically connected to each other through the non-linear resistance element is formed on the surface, and the counter voltage signal line is electrically and the short-circuit line Is connected to the terminal. Further, the counter voltage signal line or the short-circuit line is electrically connected to an external circuit. Further, the short-circuit line is formed in a frame shape outside the display area. Further, the invention is characterized in that the non-linear resistance element is constituted by a diode.
【0029】上記の構成により、本発明では、横電界方
式の液晶表示装置において、非線形抵抗素子を通して短
絡線に放電する静電気を吸収する先を、対向電極を接続
する接続線あるいは該接続線の共通接続線に新たに確保
することができる。接続線あるいは共通接続線は、多数
個の対向電極を多数個接続しているため、静電気を吸収
できる十分な容量を有する。したがって、静電気保護対
策を強化することができる。According to the present invention, in the lateral electric field type liquid crystal display device, in the liquid crystal display device of the horizontal electric field type, the static electricity discharged to the short-circuit line through the non-linear resistance element is absorbed by the connection line connecting the counter electrode or the common line of the connection line. A new connection line can be secured. Since the connection line or the common connection line connects a large number of opposed electrodes, it has a sufficient capacity to absorb static electricity. Therefore, it is possible to enhance measures for protecting against static electricity.
【0030】[0030]
【発明の実施の形態】以下に本発明の実施の形態につい
て図面を用いて説明する。なお、以下説明する図面で、
同一機能を有するものは同一符号を付け、その繰り返し
の説明は省略する。Embodiments of the present invention will be described below with reference to the drawings. In the drawings described below,
Those having the same function are denoted by the same reference numerals, and their repeated description will be omitted.
【0031】《アクティブマトリクス液晶表示装置》以
下、本発明が適用可能なアクティブマトリクス方式のカ
ラー液晶表示装置について説明する。<< Active Matrix Liquid Crystal Display Device >> An active matrix type color liquid crystal display device to which the present invention can be applied will be described below.
【0032】《マトリクス部(画素部)の平面構成》図
4はアクティブマトリクス方式カラー液晶表示装置の一
画素と、ブラックマトリクスBMの遮光領域と、その周
辺を示す平面図である。<< Planar Configuration of Matrix Section (Pixel Section) >> FIG. 4 is a plan view showing one pixel of an active matrix type color liquid crystal display device, a light shielding region of a black matrix BM, and its periphery.
【0033】図4に示すように、各画素は走査信号線
(ゲート信号線または水平信号線)GLと、対向電圧信
号線(対向電極配線)CLと、隣接する2本の映像信号
線(ドレイン信号線または垂直信号線)DLとの交差領
域内(4本の信号線で囲まれた領域内)に配置されてい
る。各画素は薄膜トランジスタTFT、蓄積容量Cst
g、画素電極PXおよび対向電極CTを含む。走査信号
線GL、対向電圧信号線CLは図では左右方向に延在
し、上下方向に複数本配置されている。映像信号線DL
は上下方向に延在し、左右方向に複数本配置されてい
る。画素電極PXは薄膜トランジスタTFTと接続さ
れ、対向電極CTは対向電圧信号線CLと一体になって
いる。As shown in FIG. 4, each pixel has a scanning signal line (gate signal line or horizontal signal line) GL, a counter voltage signal line (counter electrode line) CL, and two adjacent video signal lines (drain). The signal line or the vertical signal line) is arranged in an intersecting region with the DL (in a region surrounded by four signal lines). Each pixel is a thin film transistor TFT, a storage capacitor Cst
g, the pixel electrode PX and the counter electrode CT. The scanning signal lines GL and the counter voltage signal lines CL extend in the left-right direction in FIG. Video signal line DL
Extend in the up-down direction and are arranged in a plurality in the left-right direction. The pixel electrode PX is connected to the thin film transistor TFT, and the counter electrode CT is integrated with the counter voltage signal line CL.
【0034】画素電極PXと対向電極CTは互いに対向
し、各画素電極PXと対向電極CTとの間の電界により
液晶LCの配向状態を制御し、透過光を変調して表示を
制御する。画素電極PXと対向電極CTは櫛歯状に構成
され、それぞれ、図の上下方向に長細い電極となってい
る。The pixel electrode PX and the counter electrode CT are opposed to each other, and the alignment state of the liquid crystal LC is controlled by an electric field between each pixel electrode PX and the counter electrode CT, and the transmitted light is modulated to control the display. The pixel electrode PX and the counter electrode CT are formed in a comb shape, and each is an electrode that is elongated in the vertical direction in the figure.
【0035】一画素内の対向電極CTの本数O(櫛歯の
本数)は、画素電極PXの本数(櫛歯の本数)PとO=
P+1の関係を必ず持つように構成する(本例では、O
=2、P=1)。これは、対向電極CTと画素電極PX
を交互に配置し、かつ、対向電極CTを映像信号線DL
に必ず隣接させるためである。これにより、対向電極C
Tと画素電極PXの間の電界が、映像信号線DLから発
生する電界から影響を受けないように、対向電極CTで
映像信号線DLからの電気力線をシールドすることがで
きる。対向電極CTは、対向電圧信号線CLにより常に
外部から電位を供給されているため、電位は安定してい
る。そのため、映像信号線DLに隣接しても、電位の変
動がほとんどない。また、これにより、画素電極PXの
映像信号線DLからの幾何学的な位置が遠くなるので、
画素電極PXと映像信号線DLの間の寄生容量が大幅に
減少し、画素電極電位Vsの映像信号電圧による変動も
抑制できる。これらにより、上下方向に発生するクロス
トーク(縦スミアと呼ばれる画質不良)を抑制すること
ができる。The number O (number of comb teeth) of the counter electrode CT in one pixel is equal to the number P (number of comb teeth) of the pixel electrode PX and O =
It is configured to always have a relationship of P + 1 (in this example, O
= 2, P = 1). This is because the counter electrode CT and the pixel electrode PX
Are alternately arranged, and the counter electrode CT is connected to the video signal line DL.
In order to make it always adjacent to Thereby, the counter electrode C
The electric field lines from the video signal line DL can be shielded by the counter electrode CT so that the electric field between T and the pixel electrode PX is not affected by the electric field generated from the video signal line DL. The potential of the counter electrode CT is stable because the potential is always supplied from the outside by the counter voltage signal line CL. Therefore, there is almost no change in potential even adjacent to the video signal line DL. Further, as a result, the geometric position of the pixel electrode PX from the video signal line DL becomes farther,
The parasitic capacitance between the pixel electrode PX and the video signal line DL is greatly reduced, and the fluctuation of the pixel electrode potential Vs due to the video signal voltage can be suppressed. Thus, crosstalk (defective image quality called vertical smear) occurring in the vertical direction can be suppressed.
【0036】画素電極PXと対向電極CTの電極幅W
p、Wcはそれぞれ6μmとし、後述の液晶層の最大設
定厚みを超える4.5μmよりも十分大きく設定する。
製造上の加工ばらつきを考慮すると20%以上のマージ
ンを持ったほうが好ましいので、望ましくは5.4μm
よりも十分大きくしたほうが良い。これにより、液晶層
に印加される基板面に平行な電界成分が基板面に垂直な
方向の電界成分よりも大きくなり、液晶を駆動する電圧
の上昇を抑制することができる。また、各電極の電極幅
Wp、Wcの最大値は、画素電極PXと対向電極CTの
間の間隔Lよりも小さい事が好ましい。これは、電極の
間隔が値か好きすぎると電気力線の湾曲が激しくなり、
基板面に平行な電界成分よりも基板面に垂直な電界成分
の方が大きい領域が増大するため、基板面に平行な電界
成分を効率よく液晶層に印加できないからである。した
がって、画素電極PXと対向電極CTの間の間隔Lはマ
ージンを20%とると7.2μmより大きい事が必要で
ある。本例では、対角約5.7インチ640×480ド
ットの解像度で構成したので、画素ピッチは約60μm
であり、画素を2分割とすることにより、間隔L>7.
2μmを実現した。また、映像信号線DLの電極幅は断
線を防止するために、画素電極PXと対向電極CTに比
較して若干広く8μmとし、映像信号線DLと対向電極
CTとの間隔は短絡を防止するために約1μmの間隔を
開けるとともに、ゲート絶縁膜の上側に映像信号線DL
を、下側に対向電極CTを形成し、異層になるように配
置している。The electrode width W between the pixel electrode PX and the counter electrode CT
Each of p and Wc is set to 6 μm, which is set sufficiently larger than 4.5 μm which exceeds the maximum set thickness of the liquid crystal layer described later.
It is preferable to have a margin of 20% or more in consideration of processing variations in manufacturing.
It is better to make it bigger than it is. Thus, the electric field component applied to the liquid crystal layer parallel to the substrate surface becomes larger than the electric field component in the direction perpendicular to the substrate surface, so that an increase in the voltage for driving the liquid crystal can be suppressed. Further, it is preferable that the maximum value of the electrode widths Wp and Wc of each electrode is smaller than the distance L between the pixel electrode PX and the counter electrode CT. This is because if the distance between the electrodes is too much or you like it, the line of electric force will be more curved,
This is because the region where the electric field component perpendicular to the substrate surface is larger than the electric field component parallel to the substrate surface is increased, so that the electric field component parallel to the substrate surface cannot be efficiently applied to the liquid crystal layer. Therefore, the interval L between the pixel electrode PX and the counter electrode CT needs to be larger than 7.2 μm when the margin is 20%. In this example, the pixel pitch is about 60 μm because the resolution is about 5.7 inches diagonal and 640 × 480 dots.
By dividing the pixel into two, the interval L> 7.
2 μm was realized. The electrode width of the video signal line DL is set to 8 μm, which is slightly wider than the pixel electrode PX and the counter electrode CT in order to prevent disconnection, and the interval between the video signal line DL and the counter electrode CT is to prevent short circuit. At an interval of about 1 μm, and a video signal line DL on the upper side of the gate insulating film.
Are formed such that a counter electrode CT is formed on the lower side and they are in different layers.
【0037】一方、画素電極PXと対向電極CTの間の
電極間隔は、用いる液晶材料によって変える。これは、
液晶材料によって最大透過率を達成する電界強度が異な
るため、電極間隔を液晶材料に応じて設定し、用いる映
像信号駆動回路(信号側ドライバ)の耐圧で設定される
信号電圧の最大振幅の範囲で、最大透過率が得られるよ
うにするためである。後述の液晶材料を用いると電極間
隔は、約15μmとなる。On the other hand, the electrode interval between the pixel electrode PX and the counter electrode CT changes depending on the liquid crystal material used. this is,
Since the electric field strength that achieves the maximum transmittance varies depending on the liquid crystal material, the electrode spacing is set according to the liquid crystal material, and within the range of the maximum amplitude of the signal voltage set by the withstand voltage of the video signal driving circuit (signal side driver) used. , So that the maximum transmittance can be obtained. When a liquid crystal material described later is used, the electrode interval is about 15 μm.
【0038】本例では、平面的に、ブラックマトリクス
BMはゲート配線GL上、薄膜トランジスタTFT上、
ドレイン配線DL上、ドレイン配線DLと対向電極CT
間に形成している。In this example, the black matrix BM is formed on the gate line GL, the thin film transistor TFT,
On the drain wiring DL, the drain wiring DL and the counter electrode CT
Formed between them.
【0039】《マトリクス部(画素部)の断面構成》図
6は図4の4−4切断線における薄膜トランジスタTF
Tの断面図、図7は図4の5−5切断線における蓄積容
量Cstgの断面を示す図である。図11は、横電界方式
の液晶表示基板の画像表示領域における一画素の電極近
傍の断面図と基板周辺部の断面図を示す。図11に示す
ように、液晶層LCを基準にして下部透明ガラス基板S
UB1側には薄膜トランジスタTFT、蓄積容量Cstg
(図示せず)および電極群CT、PXが形成され、上部
透明ガラス基板SUB2側にはカラーフィルタFIL、
遮光用ブラックマトリクスパターンBMが形成されてい
る。なお、公知ではないが、同一出願人による、特願平
7−198349号により、遮光用ブラックマトリクス
パターンBMを下部透明ガラス基板SUB1側に形成す
ることも可能である。<< Cross-Sectional Structure of Matrix (Pixel) >> FIG. 6 shows a thin film transistor TF taken along section line 4-4 in FIG.
FIG. 7 is a cross-sectional view of the storage capacitor Cstg along the line 5-5 in FIG. FIG. 11 shows a cross-sectional view near the electrode of one pixel and a cross-sectional view around the substrate in the image display area of the liquid crystal display substrate of the horizontal electric field type. As shown in FIG. 11, the lower transparent glass substrate S
On the UB1 side, a thin film transistor TFT, a storage capacitor Cstg
(Not shown) and an electrode group CT, PX are formed, and a color filter FIL,
A light-shielding black matrix pattern BM is formed. Although not known, it is also possible to form the light-shielding black matrix pattern BM on the lower transparent glass substrate SUB1 side according to Japanese Patent Application No. 7-198349 filed by the same applicant.
【0040】また、透明ガラス基板SUB1、SUB2
のそれぞれの内側(液晶LC側)の表面には、液晶の初
期配向を制御する配向膜ORI1、ORI2が設けられ
ており、透明ガラス基板SUB1、SUB2のそれぞれ
の外側の表面には、偏光軸が直交して配置された(クロ
スニコル配置)偏光板POL1、POL2が設けられて
いる。Further, transparent glass substrates SUB1, SUB2
Are provided with alignment films ORI1 and ORI2 for controlling the initial alignment of the liquid crystal on the inner surface of each (liquid crystal LC side), and the polarizing axes are provided on the outer surfaces of the transparent glass substrates SUB1 and SUB2. Polarizing plates POL1 and POL2 arranged orthogonally (crossed Nicols arrangement) are provided.
【0041】《TFT基板》まず、下側透明ガラス基板
SUB1側(TFT基板、すなわちアクティブマトリク
ス基板)の構成を詳しく説明する。<< TFT Substrate >> First, the configuration of the lower transparent glass substrate SUB1 side (TFT substrate, ie, active matrix substrate) will be described in detail.
【0042】《薄膜トランジスタTFT》薄膜トランジ
スタTFTは、ゲート電極GTに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。<< Thin Film Transistor >> The thin film transistor TFT operates so that the channel resistance between the source and the drain is reduced when a positive bias is applied to the gate electrode GT, and the channel resistance is increased when the bias is zero.
【0043】薄膜トランジスタTFTは、図6に示すよ
うに、ゲート電極GT、ゲート絶縁膜GI、i型(真
性、intrinsic、導電型決定不純物がドープされていな
い)非晶質シリコン(Si)からなるi型半導体層A
S、一対のソース電極SD1、ドレイン電極SD2を有
す。なお、ソース、ドレインは本来その間のバイアス極
性によって決まるもので、この液晶表示装置の回路では
その極性は動作中反転するので、ソース、ドレインは動
作中入れ替わると理解されたい。しかし、以下の説明で
は、便宜上一方をソース、他方をドレインと固定して表
現する。As shown in FIG. 6, the thin-film transistor TFT has a gate electrode GT, a gate insulating film GI, and an i-type (intrinsic, intrinsic, not doped with conductivity-determining impurities) amorphous silicon (Si). Type semiconductor layer A
S, a pair of source electrode SD1 and drain electrode SD2. It should be understood that the source and the drain are originally determined by the bias polarity between them, and in the circuit of this liquid crystal display device, the polarity is inverted during the operation, so that the source and the drain are interchanged during the operation. However, in the following description, one is fixed and the other is fixed as a drain for convenience.
【0044】《ゲート電極GT》ゲート電極GTは走査
信号線GLと連続して形成されており、走査信号線GL
の一部の領域がゲート電極GTとなるように構成されて
いる。ゲート電極GTは薄膜トランジスタTFTの能動
領域を超える部分であり、i型半導体層ASを完全に覆
うよう(下方からみて)それより大き目に形成されてい
る。これにより、ゲート電極GTの役割のほかに、i型
半導体層ASに外光やバックライト光が当たらないよう
に工夫されている。本例では、ゲート電極GTは、単層
の導電膜g1で形成されている。導電膜g1としては例
えばスパッタで形成されたアルミニュウム(Al)膜が
用いられ、その上にはAlの陽極酸化膜AOFが設けら
れている。<< Gate Electrode GT >> The gate electrode GT is formed continuously with the scanning signal line GL.
Is configured to be a gate electrode GT. The gate electrode GT is a portion exceeding the active region of the thin film transistor TFT, and is formed to be larger (as viewed from below) so as to completely cover the i-type semiconductor layer AS. Thereby, in addition to the role of the gate electrode GT, a device is devised so that external light and backlight do not hit the i-type semiconductor layer AS. In this example, the gate electrode GT is formed of a single-layer conductive film g1. As the conductive film g1, for example, an aluminum (Al) film formed by sputtering is used, and an anodic oxide film AOF of Al is provided thereon.
【0045】《走査信号線GL》走査信号線GLは導電
膜g1で構成されている。この走査信号線GLの導電膜
g1はゲート電極GTの導電膜g1と同一製造工程で形
成され、かつ一体に構成されている。この走査信号線G
Lにより、外部回路からゲート電圧Vgをゲート電極G
Tに供給する。また、走査信号線GL上にもAlの陽極
酸化膜AOFが設けられている。なお、映像信号線DL
と交差する部分は映像信号線DLとの短絡の確率を小さ
くするため細くし、また、短絡しても、レーザートリミ
ングで切り離すことができるように二股にしている。<< Scanning Signal Line GL >> The scanning signal line GL is formed of the conductive film g1. The conductive film g1 of the scanning signal line GL is formed in the same manufacturing process as the conductive film g1 of the gate electrode GT, and is integrally formed. This scanning signal line G
L, the gate voltage Vg is applied from an external circuit to the gate electrode G.
Supply to T. An anodic oxide film AOF of Al is also provided on the scanning signal line GL. Note that the video signal line DL
The portion that intersects with the video signal line DL is made thin in order to reduce the probability of short-circuiting with the video signal line DL, and is made bifurcated so that even if it is short-circuited, it can be separated by laser trimming.
【0046】《対向電極CT》対向電極CTはゲート電
極GTおよび走査信号線GLと同層の導電膜g1で構成
されている。また、対向電極CT上にもAlの陽極酸化
膜AOFが設けられている。対向電極CTは、陽極酸化
膜AOFで完全に覆われていることから、映像信号線と
限りなく近づけても、それらが短絡してしまうことがな
くなる。また、それらを交差させて構成させることもで
きる。対向電極CTには対向電圧Vcomが印加されるよ
うに構成されている。本例では、対向電圧Vcomは映像
信号線DLに印加される最小レベルの駆動電圧Vdmin
と最大レベルの駆動電圧Vdmaxとの中間直流電位か
ら、薄膜トランジスタ素子TFTをオフ状態にするとき
に発生するフィードスルー電圧△Vs分だけ低い電位に
設定されるが、映像信号駆動回路で使用される集積回路
の電源電圧を約半分に低減したい場合は、交流電圧を印
加すれば良い。<< Counter Electrode CT >> The counter electrode CT is formed of a conductive film g1 in the same layer as the gate electrode GT and the scanning signal line GL. An Al anodic oxide film AOF is also provided on the counter electrode CT. Since the counter electrode CT is completely covered with the anodic oxide film AOF, even if the counter electrode CT is brought as close as possible to the video signal line, they are not short-circuited. Further, they may be configured to cross each other. The counter electrode CT is configured to apply a counter voltage Vcom. In this example, the counter voltage Vcom is the minimum level of the drive voltage Vdmin applied to the video signal line DL.
Is set to a potential lower than the intermediate DC potential between the maximum driving voltage Vdmax and the maximum level by a feedthrough voltage ΔVs generated when the thin film transistor element TFT is turned off. When it is desired to reduce the power supply voltage of the circuit by about half, an AC voltage may be applied.
【0047】《対向電圧信号線CL》対向電圧信号線C
Lは導電膜g1で構成されている。この対向電圧信号線
CLの導電膜g1はゲート電極GT、走査信号線GLお
よび対向電極CTの導電膜g1と同一製造工程で形成さ
れ、かつ対向電極CTと一体に構成されている。この対
向電圧信号線CLにより、外部回路から対向電圧Vcom
を対向電極CTに供給する。また、対向電圧信号線CL
上にもAlの陽極酸化膜AOFが設けられている。な
お、映像信号線DLと交差する部分は、走査信号線GL
と同様に映像信号線DLとの短絡の確率を小さくするた
め細くし、また、短絡しても、レーザートリミングで切
り離すことができるように二股にすることもできる。<< Counter Voltage Signal Line CL >> Counter Voltage Signal Line C
L is composed of the conductive film g1. The conductive film g1 of the counter voltage signal line CL is formed in the same manufacturing process as the conductive film g1 of the gate electrode GT, the scanning signal line GL, and the counter electrode CT, and is formed integrally with the counter electrode CT. The opposing voltage signal line CL allows the opposing voltage Vcom
Is supplied to the counter electrode CT. Also, the counter voltage signal line CL
An anodic oxide film AOF of Al is also provided thereon. The portion that intersects with the video signal line DL is the scanning signal line GL.
In the same manner as described above, the width may be reduced in order to reduce the probability of short-circuiting with the video signal line DL, or it may be made bifurcated so that even if short-circuited, it can be separated by laser trimming.
【0048】《絶縁膜GI》絶縁膜GIは、薄膜トラン
ジスタTFTにおいて、ゲート電極GTと共に半導体層
ASに電界を与えるためのゲート絶縁膜として使用され
る。絶縁膜GIはゲート電極GTおよび走査信号線GL
の上層に形成されている。絶縁膜GIとしては例えばプ
ラズマCVDで形成された窒化シリコン膜が選ばれ、1
200〜2700Åの厚さに(本例では、2400Å程
度)形成される。ゲート絶縁膜GIは、マトリクス部A
Rの全体を囲むように形成され、周辺部は外部接続端子
DTM、GTMを露出するよう除去されている。絶縁膜
GIは走査信号線GLおよび対向電圧信号線CLと映像
信号線DLの電気的絶縁にも寄与している。<< Insulating Film GI >> The insulating film GI is used as a gate insulating film for applying an electric field to the semiconductor layer AS together with the gate electrode GT in the thin film transistor TFT. The insulating film GI includes the gate electrode GT and the scanning signal line GL.
Is formed in the upper layer. As the insulating film GI, for example, a silicon nitride film formed by plasma CVD is selected.
It is formed to a thickness of about 200 to 2700 ° (about 2400 ° in this example). The gate insulating film GI has a matrix portion A
R is formed so as to surround the entirety of R, and the peripheral portion is removed so as to expose the external connection terminals DTM and GTM. The insulating film GI also contributes to electrical insulation between the scanning signal line GL and the counter voltage signal line CL and the video signal line DL.
【0049】《i型半導体層AS》i型半導体層AS
は、非晶質シリコンで、200〜2200Åの厚さに
(本例では、2000Å程度の膜厚)で形成される。層
d0はオーミックコンタクト用のリン(P)をドープし
たN+型非晶質シリコン半導体層であり、下側にi型半
導体層ASが存在し、上側に導電層d1(d2)が存在
するところのみに残されている。<< i-type semiconductor layer AS >> i-type semiconductor layer AS
Is amorphous silicon and is formed to a thickness of 200 to 2200 ° (in this example, a film thickness of about 2000 °). The layer d0 is an N + -type amorphous silicon semiconductor layer doped with phosphorus (P) for ohmic contact, where the i-type semiconductor layer AS is present on the lower side and the conductive layer d1 (d2) is present on the upper side. Only left.
【0050】i型半導体層ASは走査信号線GLおよび
対向電圧信号線CLと映像信号線DLとの交差部(クロ
スオーバ部)の両者間にも設けられている。この交差部
のi型半導体層ASは交差部における走査信号線GLお
よび対向電圧信号線CLと映像信号線DLとの短絡を低
減する。The i-type semiconductor layer AS is also provided between the scanning signal line GL and the intersection (crossover portion) between the counter voltage signal line CL and the video signal line DL. The i-type semiconductor layer AS at the intersection reduces a short circuit between the scanning signal line GL and the counter voltage signal line CL and the video signal line DL at the intersection.
【0051】《ソース電極SD1、ドレイン電極SD
2》ソース電極SD1、ドレイン電極SD2のそれぞれ
は、N+型半導体層d0に接触する導電膜d1とその上
に形成された導電膜d2とから構成されている。導電膜
d1はスパッタで形成したクロム(Cr)膜を用い、5
00〜1000Åの厚さに(本例では、600Å程度)
で形成される。Cr膜は膜厚を厚く形成するとストレス
が大きくなるので、2000Å程度の膜厚を越えない範
囲で形成する。Cr膜はN+型半導体層d0との接着性
を良好にし、導電膜d2のAlがN+型半導体層d0に
拡散することを防止する(いわゆるバリア層の)目的で
使用される。導電膜d1として、Cr膜の他に高融点金
属(Mo、Ti、Ta、W)膜、高融点金属シリサイド
(MoSi2、TiSi2、TaSi2、WSi2)膜を用
いてもよい。<< Source electrode SD1, Drain electrode SD
2 >> Each of the source electrode SD1 and the drain electrode SD2 is composed of a conductive film d1 in contact with the N + type semiconductor layer d0 and a conductive film d2 formed thereon. As the conductive film d1, a chromium (Cr) film formed by sputtering is used.
To a thickness of 00 to 1000 mm (about 600 mm in this example)
Is formed. Since the stress increases when the Cr film is formed to have a large thickness, the Cr film is formed within a range not exceeding about 2000 °. Cr film was good adhesion between the N + -type semiconductor layer d0, Al of the conductive film d2 is prevented from diffusing into the N + -type semiconductor layer d0 (so-called barrier layer) is used for the purpose. As the conductive film d1, a refractory metal (Mo, Ti, Ta, W) film or a refractory metal silicide (MoSi 2 , TiSi 2 , TaSi 2 , WSi 2 ) film may be used in addition to the Cr film.
【0052】導電膜d2はAlのスパッタリングで30
00〜5000Åの厚さに(本例では、4000Å程
度)形成される。Al膜はCr膜に比べてストレスが小
さく、厚い膜厚に形成することが可能で、ソース電極S
D1、ドレイン電極SD2および映像信号線DLの抵抗
値を低減したり、ゲート電極GTやi型半導体層ASに
起因する段差乗り越えを確実にする(ステップカバーレ
ッジを良くする)働きがある。The conductive film d2 has a thickness of 30
It is formed to a thickness of about 00 to 5000 (in this example, about 4000). The Al film has a smaller stress than the Cr film and can be formed to have a large thickness.
It functions to reduce the resistance values of D1, the drain electrode SD2, and the video signal line DL, and to ensure that the gate electrode GT and the i-type semiconductor layer AS cross over a step (to improve the step coverage).
【0053】導電膜d1、導電膜d2を同じマスクパタ
ーンでパターニングした後、同じマスクを用いて、ある
いは導電膜d1、導電膜d2をマスクとして、N+型半
導体層d0が除去される。つまり、i型半導体層AS上
に残っていたN+型半導体層d0は導電膜d1、導電膜
d2以外の部分がセルフアラインで除去される。このと
き、N+型半導体層d0はその厚さ分は全て除去される
ようエッチングされるので、i型半導体層ASも若干そ
の表面部分がエッチングされるが、その程度はエッチン
グ時間で制御すればよい。After patterning the conductive films d1 and d2 with the same mask pattern, the N + type semiconductor layer d0 is removed using the same mask or using the conductive films d1 and d2 as a mask. That is, in the N + -type semiconductor layer d0 remaining on the i-type semiconductor layer AS, portions other than the conductive films d1 and d2 are removed by self-alignment. At this time, since the N + -type semiconductor layer d0 is etched so as to remove the entire thickness thereof, the surface of the i-type semiconductor layer AS is also slightly etched, but the degree is controlled by the etching time. Good.
【0054】《映像信号線DL》映像信号線DLはソー
ス電極SD1、ドレイン電極SD2と同層の第2導電膜
d2、第3導電膜d3で構成されている。また、映像信
号線DLはドレイン電極SD2と一体に形成されてい
る。<< Video Signal Line DL >> The video signal line DL is composed of the second conductive film d2 and the third conductive film d3 in the same layer as the source electrode SD1 and the drain electrode SD2. The video signal line DL is formed integrally with the drain electrode SD2.
【0055】《画素電極PX》画素電極PXはソース電
極SD1、ドレイン電極SD2と同層の第2導電膜d
2、第3導電膜d3で構成されている。また、画素電極
PXはソース電極SD1と一体に形成されている。<< Pixel Electrode PX >> The pixel electrode PX is a second conductive film d of the same layer as the source electrode SD1 and the drain electrode SD2.
2, the third conductive film d3. Further, the pixel electrode PX is formed integrally with the source electrode SD1.
【0056】《蓄積容量Cstg》 画素電極PXは、薄膜トランジスタTFTと接続される
端部と反対側の端部において、対向電圧信号線CLと重
なるように形成されている。この重ね合わせは、図7か
らも明らかなように、画素電極PXを一方の電極PL2
とし、対向電圧信号線CLを他方の電極PL1とする蓄
積容量(静電容量素子)Cstgを構成する。この蓄積容
量Cstgの誘電体膜は、薄膜トランジスタTFTのゲー
ト絶縁膜として使用される絶縁膜GIおよび陽極酸化膜
AOFで構成されている。<< Storage Capacitor Cstg >> The pixel electrode PX is formed so as to overlap the counter voltage signal line CL at the end opposite to the end connected to the thin film transistor TFT. As shown in FIG. 7, this superposition is performed by changing the pixel electrode PX to one electrode PL2.
To form a storage capacitor (capacitance element) Cstg using the opposite voltage signal line CL as the other electrode PL1. The dielectric film of the storage capacitor Cstg includes an insulating film GI used as a gate insulating film of the thin film transistor TFT and an anodic oxide film AOF.
【0057】図4に示すように平面的には蓄積容量Cst
gは対向電圧信号線CLの導電膜g1の部分に形成され
ている。As shown in FIG. 4, the storage capacitance Cst
g is formed in the conductive film g1 of the counter voltage signal line CL.
【0058】この場合、この蓄積容量Cstgは、その絶
縁膜GIに対して下側に位置づけられる電極の材料がA
lで形成され、かつ、その表面が陽極化成されたもので
あることから、Alのいわゆるホイスカ等が原因する点
欠陥(上側に位置づけられる電極との短絡)による弊害
を発生しにくくする蓄積容量を得ることができる。In this case, the storage capacitor Cstg is such that the material of the electrode positioned below the insulating film GI is A
1 and the surface thereof is anodized, so that the storage capacitance which makes it difficult to cause adverse effects due to point defects (short-circuit with the electrode positioned on the upper side) caused by so-called whiskers of Al or the like. Obtainable.
【0059】《保護膜PSV1》薄膜トランジスタTF
T上には保護膜PSV1が設けられている。保護膜PS
V1は主に薄膜トランジスタTFTを湿気等から保護す
るために形成されており、透明性が高くしかも耐湿性の
良いものを使用する。保護膜PSV1はたとえばプラズ
マCVD装置で形成した酸化シリコン膜や窒化シリコン
膜で形成されており、5000Å程度の膜厚で形成す
る。<< Protective Film PSV1 >> Thin Film Transistor TF
On T, a protective film PSV1 is provided. Protective film PS
V1 is formed mainly to protect the thin film transistor TFT from moisture and the like, and uses a material having high transparency and good moisture resistance. The protective film PSV1 is formed of, for example, a silicon oxide film or a silicon nitride film formed by a plasma CVD apparatus, and has a thickness of about 5000 °.
【0060】保護膜PSV1は、マトリクス部ARの全
体を囲むように形成され、周辺部は外部接続端子DT
M、GTMを露出するよう除去されている。保護膜PS
V1とゲート絶縁膜GIの厚さ関係に関しては、前者は
保護効果を考え厚くされ、後者はトランジスタの相互コ
ンダクタンスgmを考え、薄くされる。The protective film PSV1 is formed so as to surround the whole of the matrix part AR, and the peripheral part is connected to the external connection terminal DT.
M and GTM have been removed to expose. Protective film PS
Regarding the thickness relationship between V1 and the gate insulating film GI, the former is made thicker in consideration of the protection effect, and the latter is made thinner in consideration of the transconductance gm of the transistor.
【0061】《カラーフィルタ基板》次に、図4、図1
1に戻り、上側透明ガラス基板SUB2側(カラーフィ
ルタ基板)の構成を詳しく説明する。<< Color Filter Substrate >> Next, FIGS.
1, the configuration of the upper transparent glass substrate SUB2 side (color filter substrate) will be described in detail.
【0062】《遮光膜BM》上部透明ガラス基板SUB
2側には、不要な間隙部(画素電極PXと対向電極CT
の間以外の隙間)からの透過光が表示面側に出射して、
コントラスト比等を低下させないように遮光膜BM(い
わゆるブラックマトリクス)を形成している。遮光膜B
Mは、外部光またはバックライト光がi型半導体層AS
に入射しないようにする役割も果たしている。すなわ
ち、薄膜トランジスタTFTのi型半導体層ASは上下
にある遮光膜BMおよび大き目のゲート電極GTによっ
てサンドイッチにされ、外部の自然光やバックライト光
が当たらなくなる。<< Light shielding film BM >> Upper transparent glass substrate SUB
On the second side, an unnecessary gap (pixel electrode PX and counter electrode CT)
Transmitted light from the gap other than the gap between
A light-shielding film BM (a so-called black matrix) is formed so as not to lower the contrast ratio and the like. Light shielding film B
M indicates that the external light or the backlight light is the i-type semiconductor layer AS
It also plays a role in preventing light from entering. That is, the i-type semiconductor layer AS of the thin film transistor TFT is sandwiched between the upper and lower light-shielding films BM and the large gate electrode GT, so that external natural light or backlight does not shine.
【0063】図4に示す遮光膜BMの閉じた多角形の輪
郭線は、その内側が遮光膜BMが形成されない開口を示
している。この輪郭線のパターンは、一例である。The closed polygonal outline of the light-shielding film BM shown in FIG. 4 indicates an opening in which the light-shielding film BM is not formed. This contour pattern is an example.
【0064】横電界方式の液晶表示装置では、可能な限
り高抵抗なブラックマトリクスが適していることから、
一般に樹脂組成物を用いる。この抵抗規格については、
公知ではないが、同一出願人による特願平7−1919
94号に記載がある。すなわち、液晶組成物質LCの比
抵抗値が10のN乗を10Nと記述すると10NΩ・c
m以上、かつブラックマトリクスBMの比抵抗値が10
のM乗を10Mと記述すると10MΩ・cm以上とし、
かつ、N>9、M>6を満足する関係とする。あるい
は、N>13、M>7を満足する関係とすることが望ま
しい。In a horizontal electric field type liquid crystal display device, a black matrix having the highest possible resistance is suitable.
Generally, a resin composition is used. For this resistance standard,
Although it is not publicly known, Japanese Patent Application No. 7-1919 filed by the same applicant
No. 94. In other words, if the specific resistance value of the liquid crystal composition material LC is 10 N raised to 10 N, then 10 NΩ · c
m or more, and the specific resistance of the black matrix BM is 10
If the M-th power is described as 10M, it is 10MΩ · cm or more,
In addition, it is assumed that the relationship satisfies N> 9 and M> 6. Alternatively, it is desirable that the relationship satisfy N> 13 and M> 7.
【0065】また、液晶表示装置の表面反射を低減する
目的からも、ブラックマトリクスに樹脂組成物を用いる
ことが望ましい。It is also desirable to use a resin composition for the black matrix for the purpose of reducing the surface reflection of the liquid crystal display device.
【0066】さらに、Cr等の金属膜をブラックマトリ
クスに用いる場合と比較して、金属膜のエッチング工程
が不要なため、カラーフィルタ基板の製造工程を簡略化
できる。金属膜を使用する場合の製造工程は、1)金属
膜成膜、2)レジスト塗布、3)露光、4)現像、5)
金属膜エッチング、6)レジスト剥離、である。一方、
樹脂を使用する場合の製造工程は、1)樹脂塗布、2)
露光、3)現像、であり、著しく工程を短縮できる。Further, as compared with the case where a metal film such as Cr is used for the black matrix, an etching process of the metal film is not required, so that the manufacturing process of the color filter substrate can be simplified. When a metal film is used, the manufacturing steps are: 1) metal film formation, 2) resist coating, 3) exposure, 4) development, 5)
Metal film etching, 6) resist stripping. on the other hand,
In the case of using a resin, the manufacturing steps are 1) resin application, 2)
Exposure and 3) development, which can significantly shorten the process.
【0067】しかし、樹脂組成物は金属膜と比較して遮
光性が低い。樹脂の膜厚を厚くすると遮光性は向上する
が、ブラックマトリクスの膜厚ばらつきは増加する。こ
れは、例えば±10%の膜厚ばらつきがある場合、ブラ
ックマトリクスの膜厚が1.0μm時は±0.1μm、
2μm時は±0.2μmになるためである。また、ブラ
ックマトリクスの膜厚を厚くすると、カラーフィルタ基
板の膜厚ばらつきが増加し、液晶表示基板のギャップ精
度を向上することが困難になる。以上の理由により、樹
脂の膜厚は、2μm以下にすることが望ましい。However, the resin composition has a lower light-shielding property than the metal film. Increasing the thickness of the resin improves the light-shielding properties, but increases the variation in the thickness of the black matrix. This means that, for example, when there is a thickness variation of ± 10%, when the thickness of the black matrix is 1.0 μm, ± 0.1 μm,
This is because when it is 2 μm, it becomes ± 0.2 μm. Also, when the thickness of the black matrix is increased, the variation in the thickness of the color filter substrate increases, and it becomes difficult to improve the gap accuracy of the liquid crystal display substrate. For the above reasons, it is desirable that the thickness of the resin is 2 μm or less.
【0068】また、膜厚1μmでOD値を約4.0以上
にするためには、例えばカーボンを含有量を増加して黒
色化する場合、ブラックマトリクスBMの比抵抗値は約
106Ω・cm以下となり、現状では使用できない。な
お、OD値は、吸光係数に膜厚を掛けた値と定義でき
る。In order to increase the OD value to about 4.0 or more at a film thickness of 1 μm, for example, when blackening is performed by increasing the carbon content, the specific resistance of the black matrix BM is about 10 6 Ω · cm or less and cannot be used at present. The OD value can be defined as a value obtained by multiplying the extinction coefficient by the film thickness.
【0069】このため、本実施例では、この遮光膜BM
の材料として、黒色の無機顔料をレジスト材に混入した
樹脂組成物を用い、1.3±0.1μm程度の厚さで形
成している。無機顔料の例としては、パラジウムや無電
解メッキしたNiなどがある。さらに、ブラックマトリ
クスBMの比抵抗値は約109Ω・cmとし、OD値約
2.0とした。For this reason, in this embodiment, the light shielding film BM
Is formed of a resin composition obtained by mixing a black inorganic pigment into a resist material, and is formed to a thickness of about 1.3 ± 0.1 μm. Examples of the inorganic pigment include palladium and electroless plated Ni. Further, the specific resistance of the black matrix BM was set to about 10 9 Ω · cm, and the OD value was set to about 2.0.
【0070】この樹脂組成物ブラックマトリクスBMを
使用した場合の光透過量の計算結果を以下に示す。The calculation results of the light transmission amount when this resin composition black matrix BM is used are shown below.
【0071】[0071]
【数1】OD値=log(100/Y) Y=∫A(λ)・B(λ)・C(λ)dλ/∫A(λ)
・C(λ)dλ ここで、Aは視感度、Bは透過率、Cは光源スペクト
ル、λは入射光の波長を示す。OD value = log (100 / Y) Y = ∫A (λ) · B (λ) · C (λ) dλ / ∫A (λ)
C (λ) dλ Here, A is the visibility, B is the transmittance, C is the light source spectrum, and λ is the wavelength of the incident light.
【0072】OD値2.0の膜で遮光した場合は、上記
数1から、Y=1%を得て、入射光強度4000cd/
m2を仮定すると、約40cd/m2の光が透過してくる
ことになる。この光強度は、十分に人間が視認できる明
るさである。When light is shielded by a film having an OD value of 2.0, Y = 1% is obtained from the above equation (1), and an incident light intensity of 4000 cd /
Assuming m 2 , about 40 cd / m 2 of light will be transmitted. This light intensity is sufficiently bright to be visually recognized by humans.
【0073】遮光膜BMは周辺部にも額縁状に形成さ
れ、そのパターンはドット状に複数の開口を設けた図4
に示すマトリクス部のパターンと連続して形成されてい
る。The light-shielding film BM is also formed in a frame shape in the peripheral portion, and its pattern is shown in FIG.
Are formed continuously with the pattern of the matrix section shown in FIG.
【0074】本例の目的の一つは、この遮光膜BMの外
周辺部の位置をシール部SL、偏光板POL、モジュー
ルの筐体の開口部WD等との位置関係で規定することに
ある。One of the objects of this embodiment is to define the position of the outer peripheral portion of the light-shielding film BM by the positional relationship with the seal portion SL, the polarizing plate POL, the opening WD of the module housing, and the like. .
【0075】《カラーフィルタFIL》カラーフィルタ
FILは画素に対向する位置に赤、緑、青の繰り返しで
ストライプ状に形成される。カラーフィルタFILは遮
光膜BMのエッジ部分と重なるように形成されている。<< Color Filter FIL >> The color filter FIL is formed in a stripe shape by repeating red, green and blue at a position facing the pixel. The color filter FIL is formed so as to overlap the edge portion of the light shielding film BM.
【0076】カラーフィルタFILは次のように形成す
ることができる。まず、上部透明ガラス基板SUB2の
表面にアクリル系樹脂等の染色基材を形成し、フォトリ
ソグラフィ技術で赤色フィルタ形成領域以外の染色基材
を除去する。この後、染色基材を赤色染料で染め、固着
処理を施し、赤色フィルタRを形成する。つぎに、同様
な工程を施すことによって、緑色フィルタG、青色フィ
ルタBを順次形成する。The color filter FIL can be formed as follows. First, a dye base such as an acrylic resin is formed on the surface of the upper transparent glass substrate SUB2, and the dye base other than the red filter formation region is removed by photolithography. Thereafter, the dyed substrate is dyed with a red dye and subjected to a fixing treatment to form a red filter R. Next, a green filter G and a blue filter B are sequentially formed by performing a similar process.
【0077】《オーバーコート膜OC》オーバーコート
膜OCはカラーフィルタFILの染料の液晶LCへの漏
洩の防止、および、カラーフィルタFIL、遮光膜BM
による段差の平坦化のために設けられている。オーバー
コート膜OCはたとえばアクリル樹脂、エポキシ樹脂等
の透明樹脂材料で形成されている。<< Overcoat Film OC >> The overcoat film OC prevents the dye of the color filter FIL from leaking to the liquid crystal LC, and prevents the color filter FIL and the light-shielding film BM.
It is provided for flattening the step due to the above. The overcoat film OC is formed of a transparent resin material such as an acrylic resin and an epoxy resin.
【0078】《液晶層および偏向板》次に、液晶層、配
向膜、偏光板等について説明する。<< Liquid Crystal Layer and Polarizing Plate >> Next, the liquid crystal layer, the alignment film, the polarizing plate and the like will be described.
【0079】《液晶層》液晶材料LCとしては、誘電率
異方性△εが正でその値が13.2、屈折率異方性△n
が0.081(589nm、20℃)のネマティック液
晶と、誘電率異方性△εが負でその値が−7.3、屈折
率異方性△nが0.053(589nm、20℃)のネ
マティック液晶を用いた。液晶層の厚み(ギャップ)
は、誘電率異方性△εが正の場合2.8μm超4.5μ
m未満とした。これは、リタデーション△n・dは0.
25μm超0.32μm未満の時、可視光の範囲内で波
長依存性がほとんどない透過率特性を得られ、誘電率異
方性△εが正を有する液晶の大部分が複屈折異方性△n
が0.07超0.09未満であるためである。一方、誘
電率異方性△εが負の場合は、液晶層の厚み(ギャッ
プ)は、4.2μm超8.0μm未満とした。これは誘
電率異方性△εが正の液晶と同様に、リタデーション△
n・dを0.25μm超0.32μm未満に抑えるため
で、誘電率異方性△εが負を有する液晶の大部分が複屈
折異方性△nが0.04超0.06未満であるためであ
る。<< Liquid Crystal Layer >> As the liquid crystal material LC, the dielectric anisotropy Δε is positive and the value is 13.2, and the refractive index anisotropy Δn
Is 0.081 (589 nm, 20 ° C.), a negative liquid crystal having a negative dielectric anisotropy Δε of -7.3 and a refractive index anisotropy Δn of 0.053 (589 nm, 20 ° C.). Was used. Liquid crystal layer thickness (gap)
Is more than 2.8 μm and 4.5 μm when the dielectric anisotropy Δε is positive.
m. This is because retardation △ n · d is 0.
When it is more than 25 μm and less than 0.32 μm, a transmittance characteristic having almost no wavelength dependence within a visible light range can be obtained, and most of the liquid crystal having a positive dielectric constant anisotropy has a birefringent anisotropy. n
Is more than 0.07 and less than 0.09. On the other hand, when the dielectric anisotropy Δε was negative, the thickness (gap) of the liquid crystal layer was set to more than 4.2 μm and less than 8.0 μm. This is because, like a liquid crystal having a positive dielectric anisotropy △ ε, a retardation △
In order to suppress n · d to more than 0.25 μm and less than 0.32 μm, most of the liquid crystal having a negative dielectric anisotropy Δ △ has a birefringence anisotropy Δn of more than 0.04 and less than 0.06. Because there is.
【0080】また、後述の配向膜と偏光板と組み合わせ
により、液晶分子がラビング方向から電界方向に45°
回転したとき最大透過率を得ることができる。Further, by combining an alignment film and a polarizing plate, which will be described later, the liquid crystal molecules are shifted by 45 ° from the rubbing direction to the electric field direction.
The maximum transmittance can be obtained when rotated.
【0081】なお、液晶層の厚み(ギャップ)は、ポリ
マビーズで制御している。The thickness (gap) of the liquid crystal layer is controlled by polymer beads.
【0082】なお、液晶材料LCは、ネマチック液晶で
あれば、特に限定したものではない。また、誘電率異方
性△εは、その値が大きいほうが、駆動電圧が低減でき
る。また、屈折率異方性△nは小さいほうが、液晶層の
厚み(ギャップ)を厚くでき、液晶の封入時間が短縮さ
れ、かつギャップばらつきを少なくすることができる。The liquid crystal material LC is not particularly limited as long as it is a nematic liquid crystal. The larger the value of the dielectric anisotropy Δ △, the lower the driving voltage. The smaller the refractive index anisotropy Δn is, the larger the thickness (gap) of the liquid crystal layer can be, the shorter the liquid crystal filling time can be, and the smaller the gap variation can be.
【0083】《配向膜》配向膜ORIとしては、ポリイ
ミドを用いる。ラビング方向RDRは上下基板で互いに
平行にし、かつ印加電界方向EDRとのなす角度Фlc
は75°とする。図5にその関係を示す。<< Orientation Film >> Polyimide is used as the orientation film ORI. The rubbing direction RDR is parallel to each other between the upper and lower substrates, and the angle Фlc between the rubbing direction RDR and the applied electric field direction EDR.
Is 75 °. FIG. 5 shows the relationship.
【0084】なお、ラビング方向RDRと印加電界方向
EDRとのなす角度は、液晶材料の誘電率異方性△εが
正であれば、45℃以上90℃未満、誘電率異方性△ε
が負であれば、0°を超え45°以下であれば良い。The angle between the rubbing direction RDR and the applied electric field direction EDR is 45 ° C. or more and less than 90 ° C. if the dielectric anisotropy Δ △ of the liquid crystal material is positive.
If the value is negative, it may be more than 0 ° and 45 ° or less.
【0085】《偏光板》偏光板POLとしては、日東電
工社製G1220DUを用い、下側の偏光板POL1の
偏光透過軸MAX1をラビング方向RDRと一致させ、
上側の偏向板POL2の偏光透過軸MAX2を、それに
直交させる。図5にその関係を示す。これにより、本発
明の画素に印加される電圧(画素電極PXと対向電極C
Tの間の電圧)を増加させるに伴い、透過率が上昇する
ノーマリクローズ特性を得ることができる。さらに、本
発明で開示される横電界方式と称される液晶表示装置で
は、上側の基板SUB2側の表面の外部から、静電気等
の高い電位が加わった場合に、表示の異常が発生する。
このため、上側の偏向板POL2のさらに上側あるいは
に表面にシート抵抗1×108Ω/□以下の透明導電膜
の層を形成すること、あるいは、偏光板と前記透明基板
の間にシート抵抗1×108Ω/□以下のITO等の透
明導電膜の層を形成すること、あるいは、偏光板の粘着
層にITO、SnO2、In2O3等の導電性粒子を混
ぜ、シート抵抗を1×108Ω/□以下とすることが必
要となる。この対策については、公知ではないが同一出
願人による特願平7−264443号において、シール
ド機能向上につき詳しい記載がある。<< Polarizing Plate >> As the polarizing plate POL, G1220DU manufactured by Nitto Denko Corporation was used, and the polarization transmission axis MAX1 of the lower polarizing plate POL1 was matched with the rubbing direction RDR.
The polarization transmission axis MAX2 of the upper deflection plate POL2 is made orthogonal to it. FIG. 5 shows the relationship. Thereby, the voltage applied to the pixel of the present invention (the pixel electrode PX and the counter electrode C
Normally closed characteristics in which the transmittance increases as the voltage (voltage during T) increases. Furthermore, in the liquid crystal display device referred to as the in-plane switching method disclosed in the present invention, display abnormalities occur when a high potential such as static electricity is applied from outside the surface on the upper substrate SUB2 side.
Therefore, a layer of a transparent conductive film having a sheet resistance of 1 × 10 8 Ω / □ or less is formed further above or on the surface of the upper polarizing plate POL2, or a sheet resistance of 1 × 10 8 Ω / □ is provided between the polarizing plate and the transparent substrate. Forming a layer of a transparent conductive film such as ITO of 10 8 Ω / □ or less, or mixing conductive particles such as ITO, SnO 2 , and In 2 O 3 with the adhesive layer of the polarizing plate to reduce the sheet resistance to 1 It is necessary to be less than × 10 8 Ω / □. Although this measure is not publicly known, Japanese Patent Application No. 7-264443 filed by the same applicant describes in detail the improvement of the shielding function.
【0086】《マトリクス周辺の構成》図12は上下の
ガラス基板SUB1、SUB2を含む表示パネルPNL
のマトリクス(AR)周辺の要部平面を示す図である。<< Configuration around Matrix >> FIG. 12 shows a display panel PNL including upper and lower glass substrates SUB1 and SUB2.
FIG. 4 is a diagram showing a main part plane around a matrix (AR).
【0087】このパネルの製造では、小さいサイズであ
ればスループット向上のため1枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図12は後者の例を示すもの
で、図12の両図とも上下基板SUB1、SUB2の切
断後を表しており、LNは両基板の切断前の縁を示す。
いずれの場合も、完成状態では外部接続端子群Tg、T
dおよび端子CTMが存在する(図で上辺と左辺の)部
分はそれらを露出するように上側基板SUB2の大きさ
が下側基板SUB1よりも内側に制限されている。端子
群Tg、Tdはそれぞれ後述する走査回路接続用端子G
TM、映像信号回路接続用端子DTMとそれらの引出配
線部を集積回路チップCHIが搭載されたテープキャリ
アパッケージTCPの単位に複数本まとめて名付けたも
のである。各群のマトリクス部から外部接続端子部に至
るまでの引出配線は、両端に近づくにつれ傾斜してい
る。これは、パッケージTCPの配列ピッチおよび各パ
ッケージTCPにおける接続端子ピッチに表示パネルP
NLの端子DTM、GTMを合わせるためである。ま
た、対向電極端子CTMは、対向電極CTに対向電圧を
外部回路から与えるための端子である。マトリクス部の
対向電極信号線CLは、走査回路用端子GTMの反対側
(図では右側)に引き出し、各対向電圧信号線を共通バ
スラインCBで一纏めにして、対向電極端子CTMに接
続している。[0087] Any For this panel In the manufacture of, if small size divided from simultaneously processing a plurality fraction of the device in one glass substrate for increased throughput, manufacturing facilities if large size shared A glass substrate of a standardized size is processed even in a variety, and the size is reduced to a size suitable for each type. In each case, the glass is cut after passing through one process. FIG. 12 shows the latter example, and both figures in FIG. 12 show the upper and lower substrates SUB1 and SUB2 after cutting, and LN indicates the edge of both substrates before cutting.
In any case, in the completed state, the external connection terminal groups Tg, Tg
The size of the upper substrate SUB2 is limited to the inside of the lower substrate SUB1 so that the portions where the d and the terminal CTM are present (the upper side and the left side in the figure) are exposed. The terminal groups Tg and Td are respectively connected to a scanning circuit connection terminal G described later.
A plurality of TMs, video signal circuit connection terminals DTM, and their leading wiring portions are collectively named for the unit of the tape carrier package TCP on which the integrated circuit chip CHI is mounted. The lead wiring from the matrix section of each group to the external connection terminal section is inclined as approaching both ends. This is because the display panel P is set in the arrangement pitch of the package TCP and the connection terminal pitch in each package TCP.
This is for matching the terminals DTM and GTM of the NL. The counter electrode terminal CTM is a terminal for applying a counter voltage to the counter electrode CT from an external circuit. The counter electrode signal line CL of the matrix section is drawn out on the opposite side (right side in the figure) of the scanning circuit terminal GTM, and the respective counter voltage signal lines are grouped together by a common bus line CB and connected to the counter electrode terminal CTM. .
【0088】透明ガラス基板SUB1、SUB2の間に
はその縁に沿って、液晶封入口INJを除き、液晶LC
を封止するようにシールパターンSLが形成される。シ
ール材は例えばエポキシ樹脂から成る。Along the edge between the transparent glass substrates SUB1 and SUB2, except for the liquid crystal filling port INJ, the liquid crystal LC
Is formed to seal the sealing pattern SL. The sealing material is made of, for example, an epoxy resin.
【0089】配向膜ORI1、ORI2の層は、シール
パターンSLの内側に形成される。偏光板POL1、P
OL2はそれぞれ下部透明ガラス基板SUB1、上部透
明ガラス基板SUB2の外側の表面に構成されている。
液晶LCは液晶分子の向きを設定する下部配向膜ORI
1と上部配向膜ORI2との間でシールパターンSLで
仕切られた領域に封入されている。下部配向膜ORI1
は下部透明ガラス基板SUB1側の保護膜PSV1の上
部に形成される。The layers of the alignment films ORI1 and ORI2 are formed inside the seal pattern SL. Polarizing plates POL1, P
OL2 is formed on the outer surfaces of the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2, respectively.
The liquid crystal LC is a lower alignment film ORI for setting the direction of liquid crystal molecules.
1 and the upper alignment film ORI2 are sealed in a region partitioned by a seal pattern SL. Lower alignment film ORI1
Is formed on the protective film PSV1 on the lower transparent glass substrate SUB1 side.
【0090】この液晶表示装置は、下部透明ガラス基板
SUB1側、上部透明ガラス基板SUB2側で別個に種
々の層を積み重ね、シールパターンSLを基板SUB2
側に形成し、下部透明ガラス基板SUB1と上部透明ガ
ラス基板SUB2とを重ね合わせ、シール材SLの開口
部INJから液晶LCを注入し、注入口INJをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。In this liquid crystal display device, various layers are separately stacked on the lower transparent glass substrate SUB1 side and the upper transparent glass substrate SUB2 side, and the seal pattern SL is formed on the substrate SUB2.
Side, the lower transparent glass substrate SUB1 and the upper transparent glass substrate SUB2 are overlapped, liquid crystal LC is injected from the opening INJ of the sealing material SL, the injection port INJ is sealed with epoxy resin or the like, and the upper and lower substrates are sealed. Assembled by cutting.
【0091】《表示装置全体等価回路》図13に示すよ
うに、液晶表示基板は、画像表示部がマトリクス状に配
置された複数の画素の集合により構成され、各画素は前
記液晶表示基板の背部に配置されたバックライトからの
透過光を独自に変調制御できるように構成されている。
液晶表示基板の構成要素の1つであるアクティブマトリ
クス基板SUB1上には、有効画素領域ARには、x方
向(行方向)に延在し、y方向に並設されたゲート信号
線GLと対向電圧信号線CLが形成されている。そし
て、これらゲート信号線GLおよび対向電圧信号線CL
とそれぞれ絶縁されてy方向に延在し、x方向に並設さ
れたドレイン信号線DLが形成されている。ここで、ゲ
ート信号線GL、対向電圧信号線CL、ドレイン信号線
DLのそれぞれによって囲まれる矩形状の領域に単位画
素が形成される。液晶表示基板には、その外部回路とし
て垂直走査回路Vおよび映像信号駆動回路Hが備えら
れ、前記垂直走査回路Vによって前記ゲート信号線GL
のそれぞれに順次走査信号(電圧)が供給され、そのタ
イミングに合わせて映像信号駆動回路Hからドレイン信
号線DLに映像信号(電圧)に供給するようになってい
る。なお、垂直走査回路Vおよび映像信号駆動回路H
は、液晶駆動電源回路から電源が供給されるとともに、
CPUからの画像情報がコントローラによってそれぞれ
表示データおよび制御信号に分けられて入力されるよう
になっている。<< Equivalent Circuit of Entire Display Device >> As shown in FIG. 13, the liquid crystal display substrate is composed of a set of a plurality of pixels in which an image display section is arranged in a matrix, and each pixel is located on the back of the liquid crystal display substrate. It is configured such that the transmitted light from the backlight arranged in the device can be independently modulated and controlled.
On the active matrix substrate SUB1, which is one of the components of the liquid crystal display substrate, the effective pixel region AR is opposed to the gate signal lines GL extending in the x direction (row direction) and juxtaposed in the y direction. A voltage signal line CL is formed. The gate signal line GL and the counter voltage signal line CL
And a drain signal line DL extending in the y direction while being insulated from each other, and juxtaposed in the x direction. Here, a unit pixel is formed in a rectangular area surrounded by each of the gate signal line GL, the counter voltage signal line CL, and the drain signal line DL. The liquid crystal display substrate includes a vertical scanning circuit V and a video signal driving circuit H as its external circuits.
, Are sequentially supplied with the scanning signal (voltage), and the video signal driving circuit H supplies the video signal (voltage) to the drain signal line DL in accordance with the timing. Note that the vertical scanning circuit V and the video signal driving circuit H
Power is supplied from the liquid crystal drive power supply circuit,
Image information from the CPU is divided into display data and control signals by a controller and input.
【0092】《駆動方法》図14に本発明の液晶表示装
置の駆動波形を示す。対向電圧をVCHとVCLの2値
の交流矩型波にし、それに同期させて走査信号VG(i
−1)、VG(i)の非選択電圧を1走査期間ごとに、
VGLHとVGLLの2値で変化させる。対向電圧の振
幅値と非選択電圧の振幅値は同一にする。映像信号電圧
は、液晶層に印加したい電圧から、対向電圧の振幅の1
/2を差し引いた電圧である。<< Driving Method >> FIG. 14 shows a driving waveform of the liquid crystal display device of the present invention. The counter voltage is a binary AC rectangular wave of VCH and VCL, and the scanning signal VG (i
-1), the non-selection voltage of VG (i) is changed every scanning period.
VGLH and VGLL are changed in two values. The amplitude value of the counter voltage and the amplitude value of the non-selection voltage are the same. The video signal voltage is calculated by subtracting the amplitude of the counter voltage from the voltage to be applied to the liquid crystal layer by one.
/ 2 minus the voltage.
【0093】対向電圧は直流でもよいが、交流化するこ
とで映像信号電圧の最大振幅を低減でき、映像信号駆動
回路(信号側ドライバ)に耐圧の低いものを用いること
が可能になる。The counter voltage may be DC, but by converting it to AC, the maximum amplitude of the video signal voltage can be reduced, and a video signal drive circuit (signal side driver) having a low withstand voltage can be used.
【0094】《蓄積容量Cstgの働き》蓄積容量Cstg
は、画素に書き込まれた(薄膜トランジスタTFTがオ
フした後の)映像情報を、長く蓄積するために設ける。
本発明で用いている電界を基板面と平行に印加する方式
では、電界を基板面に垂直に印加する方式と異なり、画
素電極と対向電極で構成される容量(いわゆる液晶容
量)がほとんど無いため、蓄積容量Cstgは必須の構成
要素である。<< Function of Storage Capacitance Cstg >> Storage Capacitance Cstg
Is provided in order to accumulate video information (after the thin film transistor TFT is turned off) written in the pixel for a long time.
In the method of applying an electric field parallel to the substrate surface used in the present invention, unlike the method of applying the electric field perpendicular to the substrate surface, there is almost no capacitance (so-called liquid crystal capacitance) formed by the pixel electrode and the counter electrode. , The storage capacity Cstg is an essential component.
【0095】また、蓄積容量Cstgは、薄膜トランジス
タTFTがスイッチングするとき、画素電極電位Vsに
対するゲート電位変化△Vgの影響を低減するようにも
働く。この様子を式で表すと、次のようになる。The storage capacitor Cstg also works to reduce the effect of the gate potential change ΔVg on the pixel electrode potential Vs when the thin film transistor TFT switches. This situation is represented by the following equation.
【0096】[0096]
【数2】△Vs={Cgs/(Cgs+Cstg+Cpix)}×△Vg ここで、Cgsは薄膜トランジスタTFTのゲート電極G
Tとソース電極SD1との間に形成される寄生容量、C
pixは画素電極PXと対向電極CTとの間に形成される
容量、△Vsは△Vgによる画素電極電位の変化分いわゆ
るフィードスルー電圧を表わす。この変化分△Vsは液
晶LCに加わる直流成分の原因となるが、保持容量Cst
gを大きくする程、その値を小さくすることができる。
液晶LCに印加される直流成分の低減は、液晶LCの寿
命を向上し、液晶表示画面の切り替え時に前の画像が残
るいわゆる焼き付きを低減することができる。△ Vs = {Cgs / (Cgs + Cstg + Cpix)} × △ Vg where Cgs is the gate electrode G of the thin film transistor TFT.
Parasitic capacitance formed between T and the source electrode SD1, C
pix represents a capacitance formed between the pixel electrode PX and the counter electrode CT, and ΔVs represents a so-called feedthrough voltage corresponding to a change in the pixel electrode potential due to ΔVg. This change ΔVs causes a DC component applied to the liquid crystal LC, but the storage capacitance Cst
The value can be reduced as g is increased.
The reduction of the DC component applied to the liquid crystal LC improves the life of the liquid crystal LC, and can reduce so-called burn-in in which a previous image remains when the liquid crystal display screen is switched.
【0097】前述したように、ゲート電極GTはi型半
導体層ASを完全に覆うよう大きくされている分、ソー
ス電極SD1、ドレイン電極SD2とのオーバラップ面
積が増え、従って寄生容量Cgsが大きくなり、画素電極
電位Vsはゲート(走査)信号Vgの影響を受け易くなる
という逆効果が生じる。しかし、蓄積容量Cstgを設け
ることによりこのデメリットも解消することができる。As described above, since the gate electrode GT is made large so as to completely cover the i-type semiconductor layer AS, the overlap area with the source electrode SD1 and the drain electrode SD2 increases, and therefore the parasitic capacitance Cgs increases. The pixel electrode potential Vs is susceptible to the gate (scanning) signal Vg. However, this disadvantage can be eliminated by providing the storage capacitor Cstg.
【0098】《製造方法》つぎに、上述した液晶表示装
置の基板SUB1側の製造方法について図8〜図10を
参照して説明する。なお同図において、中央の文字は工
程名の略称であり、左側は図6に示す薄膜トランジスタ
TFT部分、右側はゲート端子付近の断面形状でみた加
工の流れを示す。工程B、工程Dを除き工程A〜工程I
は各写真処理に対応して区分けしたもので、各工程のい
ずれの断面図も写真処理後の加工が終わりフォトレジス
トを除去した段階を示している。なお、写真処理とは本
説明ではフォトレジストの塗布からマスクを使用した選
択露光を経てそれを現像するまでの一連の作業を示すも
のとし、繰返しの説明は避ける。以下区分けした工程に
従って、説明する。<< Manufacturing Method >> Next, a method of manufacturing the above-described liquid crystal display device on the substrate SUB1 side will be described with reference to FIGS. In the same figure, the letters in the center are the abbreviations of the process names, the left side shows the processing flow as viewed from the cross-sectional shape near the gate terminal on the thin film transistor TFT portion shown in FIG. 6, and the right side. Step A to Step I except for Step B and Step D
Is a sectional view corresponding to each photographic processing, and each cross-sectional view of each step shows a stage after the processing after the photographic processing is completed and the photoresist is removed. In the present description, photographic processing refers to a series of operations from application of a photoresist to selective exposure using a mask to development thereof, and a repeated description will be omitted. A description will be given below according to the divided steps.
【0099】工程A、図8 AN635ガラス(商品名)からなる下部透明ガラス基
板SUB1上に膜厚が3000ÅのAl−Pd、Al−
W、Al−Ta、Al−Ti−Ta等からなる導電膜g
1をスパッタリングにより設ける。写真処理後、リン酸
と硝酸と氷酢酸との混酸液で導電膜g1を選択的にエッ
チングする。それによって、ゲート電極GT、走査信号
線GL、対向電極CT、対向電圧信号線CL、電極PL
1、ゲート端子GTM、共通バスラインCBの第1導電
層、対向電極端子CTMの第1導電層、ゲート端子GT
Mを接続する陽極酸化バスラインSHg(図示せず)お
よび陽極酸化バスラインSHgに接続された陽極酸化パ
ッド(図示せず)を形成する。Step A, FIG. 8 A 3000 mm thick Al-Pd or Al-Pd film is formed on a lower transparent glass substrate SUB1 made of AN635 glass (trade name).
Conductive film g made of W, Al-Ta, Al-Ti-Ta, etc.
1 is provided by sputtering. After the photographic processing, the conductive film g1 is selectively etched with a mixed acid solution of phosphoric acid, nitric acid, and glacial acetic acid. Thereby, the gate electrode GT, the scanning signal line GL, the counter electrode CT, the counter voltage signal line CL, and the electrode PL
1, gate terminal GTM, first conductive layer of common bus line CB, first conductive layer of counter electrode terminal CTM, gate terminal GT
An anodizing bus line SHg (not shown) connecting M and an anodizing pad (not shown) connected to the anodizing bus line SHg are formed.
【0100】工程B、図8 直接描画による陽極酸化マスクAOの形成後、3%酒石
酸をアンモニアによりPH6.25±0.05に調整した
溶液をエチレングリコール液で1:9に稀釈した液から
なる陽極酸化液中に基板SUB1を浸漬し、化成電流密
度が0.5mA/cm2になるように調整する(定電流化
成)。次に所定のAl2O3膜厚が得られるのに必要な化
成電圧125Vに達するまで陽極酸化を行う。その後こ
の状態で数10分保持することが望ましい(定電圧化
成)。これは均一なAl2O3膜を得る上で大事なことで
ある。それによって、導電膜g1を陽極酸化され、ゲー
ト電極GT、走査信号線GL、対向電極CT、対向電圧
信号線CLおよび電極PL1上に膜厚が1800Åの陽
極酸化膜AOFが形成される。Step B, FIG. 8 After the formation of the anodic oxidation mask AO by direct writing, a solution in which 3% tartaric acid was adjusted to PH 6.25 ± 0.05 with ammonia and diluted 1: 9 with ethylene glycol solution was used. The substrate SUB1 is immersed in an anodizing solution and adjusted so that the formation current density becomes 0.5 mA / cm 2 (constant current formation). Next, anodic oxidation is performed until the formation voltage 125 V necessary for obtaining a predetermined Al 2 O 3 film thickness is reached. Thereafter, it is desirable to hold this state for several tens of minutes (constant voltage formation). This is important for obtaining a uniform Al 2 O 3 film. Thereby, the conductive film g1 is anodized to form an anodic oxide film AOF having a thickness of 1800 ° on the gate electrode GT, the scanning signal line GL, the counter electrode CT, the counter voltage signal line CL, and the electrode PL1.
【0101】工程C、図8 膜厚が1400ÅのITO膜からなる透明導電膜g2を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で透明導電膜g2を選択
的にエッチングすることにより、ゲート端子GTMの最
上層、ドレイン端子DTMおよび対向電極端子CTMの
第2導電層を形成する。Step C, FIG. 8 A transparent conductive film g2 made of an ITO film having a thickness of 1400 ° is provided by sputtering. After the photoprocessing, the transparent conductive film g2 is selectively etched with a mixed acid solution of hydrochloric acid and nitric acid as an etchant to form the uppermost layer of the gate terminal GTM, the drain terminal DTM, and the second conductive layer of the counter electrode terminal CTM. I do.
【0102】工程D、図9 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が2200Åの窒化Si膜を設
け、プラズマCVD装置にシランガス、水素ガスを導入
して、膜厚が2000Åのi型非晶質Si膜を設けたの
ち、プラズマCVD装置にシランガス、水素ガス、ホス
フィンガスを導入して、膜厚が300ÅのN+型非晶質
Si膜を設ける。Step D, FIG. 9 An ammonia gas, a silane gas, and a nitrogen gas are introduced into a plasma CVD apparatus to form a Si nitride film having a thickness of 2200 °, and a silane gas and a hydrogen gas are introduced into the plasma CVD apparatus to form a film. After providing an i-type amorphous Si film having a thickness of 2000 °, a silane gas, a hydrogen gas and a phosphine gas are introduced into a plasma CVD apparatus to form an N + -type amorphous Si film having a thickness of 300 °.
【0103】工程E、図9 写真処理後、ドライエッチングガスとしてSF6を使用
してN+型非晶質Si膜、i型非晶質Si膜を選択的に
エッチングすることにより、i型半導体層ASの島を形
成する。Step E, FIG. 9 After the photographic processing, the N + -type amorphous Si film and the i-type amorphous Si film are selectively etched using SF 6 as a dry etching gas. The island of the layer AS is formed.
【0104】工程F、図9 写真処理後、ドライエッチングガスとしてSF6を使用
して、窒化Si膜を選択的にエッチングする。Step F, FIG. 9 After the photo processing, the Si nitride film is selectively etched using SF 6 as a dry etching gas.
【0105】工程G、図10 膜厚が600ÅのCrからなる導電膜d1をスパッタリ
ングにより設け、さらに膜厚が4000ÅのAl−P
d、Al−Si、Al−Ta、Al−Ti−Ta等から
なる導電膜d2をスパッタリングにより設ける。写真処
理後、導電膜d2を工程Aと同様な液でエッチングし、
導電膜d1を硝酸第2セリウムアンモニウム溶液でエッ
チングし、映像信号線DL、ソース電極SD1、ドレイ
ン電極SD2、画素電極PX、電極PL2、共通バスラ
インCBの第2導電層、第3導電層およびドレイン端子
DTMを短絡するバスラインSHd(図示せず)を形成
する。つぎに、ドライエッチング装置にSF6を導入し
て、N+型非晶質Si膜をエッチングすることにより、
ソースとドレイン間のN+型半導体層d0を選択的に除
去する。Step G, FIG. 10 A conductive film d1 made of Cr having a thickness of 600 .ANG. Is provided by sputtering, and an Al-P film having a thickness of 4000 .ANG.
A conductive film d2 made of d, Al-Si, Al-Ta, Al-Ti-Ta, or the like is provided by sputtering. After the photographic processing, the conductive film d2 is etched with the same liquid as in step A,
The conductive film d1 is etched with a ceric ammonium nitrate solution, and the video signal line DL, the source electrode SD1, the drain electrode SD2, the pixel electrode PX, the electrode PL2, the second conductive layer, the third conductive layer, and the drain of the common bus line CB are formed. A bus line SHd (not shown) for short-circuiting the terminal DTM is formed. Next, SF 6 was introduced into a dry etching apparatus to etch the N + -type amorphous Si film.
The N + type semiconductor layer d0 between the source and the drain is selectively removed.
【0106】工程H、図10 プラズマCVD装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が5000Åの窒化Si膜を設
ける。写真処理後、ドライエッチングガスとしてSF6
を使用した写真蝕刻技術で窒化Si膜を選択的にエッチ
ングすることによって、保護膜PSV1を形成する。Step H, FIG. 10 An ammonia gas, a silane gas, and a nitrogen gas are introduced into a plasma CVD apparatus to form a 5000-nm-thick Si nitride film. After photo processing, SF 6 is used as a dry etching gas.
The protective film PSV1 is formed by selectively etching the Si nitride film by a photo-etching technique using GaN.
【0107】《液晶表示モジュールの全体構成》図15
は、液晶表示モジュールMDLの各構成部品を示す分解
斜視図である。SHDは金属板から成る枠状のシールド
ケース(メタルフレーム)、WDはその表示窓、PNL
は液晶表示パネル、SPSは光拡散板、GLBは導光
体、RFSは反射板、BLはバックライト蛍光管、MC
Aは下側ケース(バックライトケース)であり、図に示
すような上下の配置関係で各部材が積み重ねられてモジ
ュールMDLが組み立てられる。<< Overall Configuration of Liquid Crystal Display Module >> FIG.
FIG. 3 is an exploded perspective view showing each component of the liquid crystal display module MDL. SHD is a frame-shaped shield case (metal frame) made of a metal plate, WD is its display window, PNL
Is a liquid crystal display panel, SPS is a light diffusion plate, GLB is a light guide, RFS is a reflection plate, BL is a backlight fluorescent tube, MC
Reference numeral A denotes a lower case (backlight case), in which members are stacked in a vertical arrangement as shown in the figure to assemble a module MDL.
【0108】モジュールMDLは、シールドケースSH
Dに設けられた爪とフックによって全体が固定されるよ
うになっている。ここで、筐体MDは、モジュールMD
LとバックライトケースMCAとの組み合わさったもの
とする。The module MDL is a shield case SH
The entirety is fixed by claws and hooks provided on D. Here, the housing MD is a module MD.
L and the backlight case MCA.
【0109】バックライトケースMCAはバックライト
蛍光管BL、光拡散板SPS、導光体GLB、反射板R
FSを収納する形状になっており、導光体GLBの側面
に配置されたバックライト蛍光管BLの光を、導光体G
LB、反射板RFS、光拡散板SPSにより表示面で一
様なバックライトにし、液晶表示パネルPNL側に出射
する。The backlight case MCA includes a backlight fluorescent tube BL, a light diffusion plate SPS, a light guide GLB, and a reflection plate R.
FS is housed, and the light of the backlight fluorescent tube BL arranged on the side surface of the light guide GLB is transmitted to the light guide G.
A uniform backlight is formed on the display surface by the LB, the reflection plate RFS, and the light diffusion plate SPS, and the light is emitted toward the liquid crystal display panel PNL.
【0110】バックライト蛍光管BLにはインバータ回
路基板が接続されており、バックライト蛍光管BLの電
源となっている。The backlight fluorescent tube BL is connected to an inverter circuit board, and serves as a power source for the backlight fluorescent tube BL.
【0111】図16は、図15による液晶表示装置を実
装した情報処理装置の一例を説明するパソコンの外観図
であって、IVは蛍光管駆動用のインバータ電源、CP
Uはホスト側中央演算装置である。FIG. 16 is an external view of a personal computer for explaining an example of an information processing apparatus equipped with the liquid crystal display device shown in FIG. 15, wherein IV is an inverter power supply for driving a fluorescent tube, CP
U is a host-side central processing unit.
【0112】同図に示されたように、駆動ICの液晶表
示素子PNLへのCOG実装と外周部のドレインおよび
ゲートドライバー用周辺回路として多層フレキシブル基
板を採用し、ドレインドライバー用回路に折り曲げ実装
を採用すること、および、本発明による筐体、偏光板、
ブラックマトリクスの設計を採用することで、従来に比
べ大幅に外形サイズ縮小ができる。As shown in the figure, COG mounting of the drive IC on the liquid crystal display element PNL, a multilayer flexible substrate as a peripheral circuit for the drain and gate driver on the outer peripheral portion are employed, and a bending mounting is performed on the drain driver circuit. Adopting, and a housing, a polarizing plate according to the present invention,
By adopting a black matrix design, the outer size can be significantly reduced as compared with the conventional case.
【0113】《静電気保護回路の実施の形態1》図1
は、本発明の実施の形態1の静電気保護回路の構成を示
す概略図であり、前述の横電界方式の液晶表示装置にお
いて、液晶表示素子のアクティブマトリクス基板上に形
成した静電気保護回路の構成例を示す。<< Embodiment 1 of Static Electricity Protection Circuit >> FIG.
FIG. 1 is a schematic diagram illustrating a configuration of an electrostatic protection circuit according to Embodiment 1 of the present invention. In the above-described in-plane switching mode liquid crystal display device, a configuration example of an electrostatic protection circuit formed on an active matrix substrate of a liquid crystal display element Is shown.
【0114】PEは画素、GLは走査信号線(ゲート信
号線または水平信号線)、DLは映像信号線(ドレイン
信号線または垂直信号線)、TFTは薄膜トランジス
タ、PXは画素電極、CTは対向電極、CLは各対向電
極CTに信号を供給する対向電極接続線(すなわち、対
向電圧信号線、対向電極配線とも称す)、GTMは走査
信号線GLに外部駆動電気回路を接続するための外部接
続端子、DTMは映像信号線DLに外部駆動電気回路を
接続するための外部接続端子、NRは非線形抵抗素子、
CLCは各対向電極接続線CLを電気的に共通に接続
し、対向電圧信号を供給する共通接続線、SBは各走査
信号線GLおよび各映像信号線DLを、非線形抵抗素子
NRをそれぞれ介して短絡する短絡線、CN1は対向電
極接続線CLと共通接続線CLCとの電気的接続部、C
N2は共通接続線CLCと短絡線SBとの電気的接続
部、THはスルーホール、OTMは外部電気回路に接続
する端子である。PE indicates a pixel, GL indicates a scanning signal line (gate signal line or horizontal signal line), DL indicates a video signal line (drain signal line or vertical signal line), TFT indicates a thin film transistor, PX indicates a pixel electrode, and CT indicates a counter electrode. , CL are counter electrode connection lines for supplying a signal to each counter electrode CT (that is, also referred to as a counter voltage signal line and a counter electrode wiring), and GTM is an external connection terminal for connecting an external drive electric circuit to the scanning signal line GL. , DTM are external connection terminals for connecting an external drive electric circuit to the video signal line DL, NR is a non-linear resistance element,
CLC electrically connects the common electrode connection lines CL in common, and supplies a common connection line for supplying a common voltage signal. SB denotes each scanning signal line GL and each video signal line DL via a non-linear resistance element NR. A short-circuit line CN1 for short-circuiting is an electrical connection between the counter electrode connection line CL and the common connection line CLC;
N2 is an electrical connection between the common connection line CLC and the short-circuit line SB, TH is a through hole, and OTM is a terminal connected to an external electric circuit.
【0115】アクティブマトリクス基板上の各画素PE
(1,1)〜(m,n)内には、前述のように、薄膜ト
ランジスタTFT、画素電極PXおよび対向電極CTが
形成されている(図4参照。なお、図1と図4では、画
素PEにおける対向電極接続線CLおよび薄膜トランジ
スタTFTの配置位置や、一画素当たりの対向電極CT
の数等が異なる)。画像情報に対応した所定の電圧を、
これら画素電極PXと対向電極CT間に与えて、液晶の
光学特性を変化させ、画像表示を行う。画素電極PX
は、薄膜トランジスタTFTのソース電極に接続され、
対向電極CTは画素電極PXに対向するように互いに平
行に形成されている。各画素PE内に形成されている対
向電極CTは、走査信号線GLと平行に配置された対向
電極接続線CLに電気的に接続され、対向電極接続線C
Lから垂直方向に延びて形成されている。この対向電極
接続線CL群は、表示領域の外側に配置された共通接続
線CLCにそれぞれ接続部CN1を介して電気的に接続
されている。また、この共通接続線CLCは、端子OT
Mを介して外部電気回路に接続される。この外部電気回
路は、各画素PE内の対向電極CTに所定の共通電圧を
加える回路である。この対向電極CTの電圧と画素電極
PXの電圧差により、画像表示が得られる。Each pixel PE on active matrix substrate
As described above, the thin film transistor TFT, the pixel electrode PX, and the counter electrode CT are formed in (1, 1) to (m, n) (see FIG. 4. In FIGS. 1 and 4, the pixel is formed). The arrangement position of the counter electrode connection line CL and the thin film transistor TFT in PE, and the counter electrode CT per pixel
Are different). A predetermined voltage corresponding to the image information
An image is displayed between the pixel electrode PX and the counter electrode CT by changing the optical characteristics of the liquid crystal. Pixel electrode PX
Is connected to the source electrode of the thin film transistor TFT,
The counter electrodes CT are formed parallel to each other so as to face the pixel electrodes PX. The counter electrode CT formed in each pixel PE is electrically connected to a counter electrode connection line CL arranged in parallel with the scanning signal line GL.
L is formed to extend in the vertical direction. The group of counter electrode connection lines CL is electrically connected to the common connection lines CLC arranged outside the display area via connection portions CN1. The common connection line CLC is connected to the terminal OT.
It is connected to an external electric circuit via M. This external electric circuit is a circuit for applying a predetermined common voltage to the counter electrode CT in each pixel PE. An image display is obtained by the difference between the voltage of the counter electrode CT and the voltage of the pixel electrode PX.
【0116】なお、各走査信号線GLおよび各映像信号
線DLは、図17に示した従来構成例と同様に、例えば
2端子動作薄膜トランジスタ等からなる順方向と逆方向
の1対のダイオードを組み合わせた双方向ダイオードか
ら構成される非線形抵抗素子NRを介して、短絡線SB
に電気的に接続されている。この短絡線SBは、表示領
域の外側に枠状(すなわち、ロ字状)に形成されてい
る。また、この短絡線SBは、共通接続線CLCに接続
部CN2を介して電気的に接続されている。Each of the scanning signal lines GL and each of the video signal lines DL are formed by combining a pair of forward and reverse diodes composed of, for example, a two-terminal thin film transistor as in the conventional configuration shown in FIG. Short-circuit line SB via a nonlinear resistance element NR composed of a bidirectional diode
Is electrically connected to This short-circuit line SB is formed in a frame shape (that is, a square shape) outside the display area. Further, the short-circuit line SB is electrically connected to the common connection line CLC via the connection portion CN2.
【0117】図3(a)は、非線形抵抗素子NRとして
使用される双方向ダイオードの回路構成図で、(b)は
双方向ダイオードの具体的構成例としての2端子動作薄
膜トランジスタを示す。このように2個の2端子動作薄
膜トランジスタで構成されるダイオードを互いに逆向き
に並列に配置して、非線形な電流−電圧特性を有する非
線形抵抗素子を構成し、配線に静電気が侵入した場合、
静電気を双方向に短絡線SBの方へ流すようになってい
る。なお、TFTダイオードの代わりに、MIM素子等
を用いてもよいことはもちろんである。FIG. 3A is a circuit configuration diagram of a bidirectional diode used as the nonlinear resistance element NR, and FIG. 3B shows a two-terminal operation thin film transistor as a specific configuration example of the bidirectional diode. When the diodes composed of the two two-terminal operation thin film transistors are arranged in parallel in opposite directions to form a nonlinear resistance element having a nonlinear current-voltage characteristic, and when static electricity enters the wiring,
The static electricity flows bidirectionally toward the short-circuit line SB. Of course, an MIM element or the like may be used instead of the TFT diode.
【0118】このような構成により、外部から走査信号
線GLもしくは映像信号線DLに侵入するか、あるいは
液晶表示素子内で発生した静電気は、非線形抵抗素子N
Rを通して短絡線SBの方へ放電され、この放電された
静電気は、共通接続線CLCにより吸収される。共通接
続線CLCには、画素PEの数(m×n個)に相当する
多数個の対向電極CTが接続されているため(図4の例
では対向電極CTが画素当たり2個設けてあるので、m
×n×2個)、この共通接続線CLCは、静電気を吸収
できる充分な容量を有しているからである。したがっ
て、走査信号線GLと映像信号線DLとの間の電圧が緩
和され、前述の静電気による破壊等が防止される。ま
た、非線形抵抗素子NRとしてダイオードを用いたの
で、外部駆動回路からの信号の短絡線SBへのリークを
少なくし、しかも静電気に対して十分な保護機能を有す
る。さらに、このような双方向ダイオードは、スイッチ
ング素子として用いた薄膜トランジスタTFTを形成す
る場合、その製造工程内で簡単に形成することができ
る。With such a configuration, static electricity generated from entering the scanning signal line GL or the video signal line DL from the outside, or generated in the liquid crystal display element, is reduced by the nonlinear resistance element N.
Discharged through R toward the short-circuit line SB, and the discharged static electricity is absorbed by the common connection line CLC. Since a large number of counter electrodes CT corresponding to the number of pixels PE (m × n) are connected to the common connection line CLC (in the example of FIG. 4, since two counter electrodes CT are provided for each pixel, , M
× n × 2) because the common connection line CLC has a sufficient capacity to absorb static electricity. Therefore, the voltage between the scanning signal line GL and the video signal line DL is reduced, and the above-described destruction due to static electricity is prevented. Further, since a diode is used as the non-linear resistance element NR, leakage of a signal from an external drive circuit to the short-circuit line SB is reduced, and a sufficient protection function against static electricity is provided. Further, such a bidirectional diode can be easily formed in a manufacturing process when a thin film transistor TFT used as a switching element is formed.
【0119】なお、例えば、枠状の短絡線SBを構成す
る図の上側と下側と右側の3辺は、走査信号線GL(お
よび対向電極接続線CLならびに共通接続線CLC)と
同一工程により同一の層で形成される。また、左側の1
辺は、それと同一方向に延びる映像信号線DLと同一工
程により同一の層で形成される。前記3辺と前記1辺と
は、コーナー部で2個のスルーホールTHを介して電気
的に接続されている。For example, the upper, lower, and right sides of the figure constituting the frame-shaped short-circuit line SB are formed by the same process as the scanning signal line GL (and the counter electrode connection line CL and the common connection line CLC). It is formed of the same layer. Also, 1 on the left
The side is formed in the same layer by the same process as the video signal line DL extending in the same direction as the side. The three sides and the one side are electrically connected at two corners through two through holes TH.
【0120】なお、図1に示す静電気保護回路を有する
アクティブマトリクス基板では、アレイテスタを使用し
て配線の欠陥検査が可能である。アレイテスタは、例え
ば、書き込み→保持→読み出しサイクルからなり、積分
回路により保持容量に蓄積された電荷量を計測し、その
量で欠陥の有無を判断する。また、読み出し電荷量の各
種電圧、タイミング依存性により欠陥モードの解析が可
能となっている。アレイテストの際は、すべての外部接
続端子に同時に検査用プローブを当て、画素を動作させ
る。動作状態の良否により、画素の欠陥を検出する。し
たがって、各走査信号線間や各映像信号線間が抵抗体で
結合していると、電流が混合して検出不可能となるが、
抵抗体の抵抗値が高ければよい。本実施の形態で用いた
双方向TFTダイオードによる抵抗体は、R=1×10
6Ωと充分に高い抵抗なので、十分検査可能である。In the active matrix substrate having the electrostatic protection circuit shown in FIG. 1, it is possible to inspect the wiring for defects using an array tester. The array tester has, for example, a write-to-hold-to-read cycle, and measures the amount of charge accumulated in the storage capacitor by the integration circuit, and determines the presence or absence of a defect based on the amount. In addition, it is possible to analyze a defect mode based on the dependence of the read charge amount on various voltages and timings. At the time of an array test, a test probe is simultaneously applied to all external connection terminals to operate pixels. Pixel defects are detected based on the quality of the operation state. Therefore, if each of the scanning signal lines and each of the video signal lines are connected by a resistor, the currents are mixed and cannot be detected.
The higher the resistance value of the resistor, the better. The resistance of the bidirectional TFT diode used in the present embodiment is R = 1 × 10
Since the resistance is as high as 6 Ω, it can be inspected sufficiently.
【0121】《静電気保護回路の実施の形態2》図2
は、本発明の実施の形態2の静電気保護回路の構成を示
す概略図である。<< Embodiment 2 of Electrostatic Protection Circuit >> FIG.
FIG. 4 is a schematic diagram illustrating a configuration of an electrostatic protection circuit according to Embodiment 2 of the present invention.
【0122】本実施の形態は、対向電極CTを接続した
共通接続線CLCと、表示領域の外側に枠状に形成され
た短絡線SBの一部の右側の1辺とが共通化されている
点に特徴がある。換言すれば、本実施の形態は、図1に
示した対向電極接続線CL群を共通に接続する共通接続
線CLCを設けず、対向電極接続線CL群を直接短絡線
SBに電気的に接続してある。その他の構成は、実施の
形態1と同様である。これにより、静電気保護回路を構
成する配線数を少なくすることができ、基板のサイズも
小さくすることができる。しかも、静電気保護効果は実
施の形態1と同様に高い。In the present embodiment, the common connection line CLC connecting the counter electrode CT and one side on the right side of a part of the short-circuit line SB formed in a frame outside the display area are shared. There is a feature in the point. In other words, in the present embodiment, the common electrode connection line CL is electrically connected directly to the short-circuit line SB without providing the common connection line CLC commonly connecting the common electrode connection line CL group shown in FIG. I have. Other configurations are the same as those of the first embodiment. Thus, the number of wires constituting the electrostatic protection circuit can be reduced, and the size of the substrate can be reduced. Moreover, the static electricity protection effect is as high as in the first embodiment.
【0123】以上、本発明を前記実施例に基づき具体的
に説明したが、本発明は、前記実施例に限定されるもの
ではなく、その要旨を逸脱しない範囲において種々変更
可能であることは勿論である。例えば、図1に示した実
施の形態1では、非線形抵抗素子NRを介して走査信号
線GLおよび映像信号線DLを接続した短絡線SBを、
各対向電極接続線CLを接続する共通接続線CLCに接
続部CN2で直接接続したが、短絡線SBを少なくとも
1本の任意の対向電極接続線CLに接続してもよい。ま
た、前記実施の形態では、アクティブ素子としてアモル
ファスシリコン薄膜トランジスタTFTを使用している
が、他にポリシリコン薄膜トランジスタ、シリコンウエ
ハ上のMOS型トランジスタ、または、MIM(Met
al−Intrinsic−metal)ダイオード等
の2端子素子を用いても可能である。また、少なくとも
一方は透明な一対の基板、反射手段、偏光手段とから構
成される反射型の液晶表示装置にも、本発明は適用でき
る。さらに、本発明は、TCP部品を使用せず、映像駆
動用ICおよび走査駆動用ICを透明絶縁基板上に直接
搭載するフリップチップ方式(すなわち、チップオンガ
ラス(COG)方式)の液晶表示装置にも適用可能であ
る(これについては、同一出願人であるが、モジュール
実装方法について先願である特願平6−256426号
参照)。Although the present invention has been described in detail with reference to the above embodiments, the present invention is not limited to the above embodiments and can be variously modified without departing from the scope of the invention. It is. For example, in the first embodiment shown in FIG. 1, the short-circuit line SB connecting the scanning signal line GL and the video signal line DL via the non-linear resistance element NR is
Although the common electrode is directly connected to the common connection line CLC connecting the respective counter electrode connection lines CL at the connection portion CN2, the short-circuit line SB may be connected to at least one arbitrary counter electrode connection line CL. In the above-described embodiment, an amorphous silicon thin film transistor TFT is used as an active element. However, a polysilicon thin film transistor, a MOS transistor on a silicon wafer, or an MIM (Met
al-Intrinsic-metal) It is also possible to use a two-terminal element such as a diode. The present invention is also applicable to a reflection type liquid crystal display device including at least one of a pair of transparent substrates, a reflection unit, and a polarization unit. Further, the present invention provides a flip-chip type (that is, a chip-on-glass (COG) type) liquid crystal display device in which a video driving IC and a scanning driving IC are directly mounted on a transparent insulating substrate without using TCP parts. (For this, the same applicant, but refer to Japanese Patent Application No. 6-256426, which is a prior application for a module mounting method).
【0124】[0124]
【発明の効果】以上説明したように、本発明によれば、
横電界方式の液晶表示装置において、液晶表示素子を構
成するアクティブマトリクス基板上に形成した静電気保
護回路により、外部から侵入したあるいは液晶表示素子
内部で発生した静電気を吸収することが可能となり、効
果の高い静電気保護を実現することができる。As described above, according to the present invention,
In a horizontal electric field type liquid crystal display device, the static electricity protection circuit formed on the active matrix substrate constituting the liquid crystal display element makes it possible to absorb static electricity that has entered from the outside or generated inside the liquid crystal display element. High static electricity protection can be realized.
【図1】本発明の実施の形態1の静電気保護回路の構成
を示す概略図である。FIG. 1 is a schematic diagram illustrating a configuration of an electrostatic protection circuit according to a first embodiment of the present invention.
【図2】本発明の実施の形態2の静電気保護回路の構成
を示す概略図である。FIG. 2 is a schematic diagram illustrating a configuration of an electrostatic protection circuit according to a second embodiment of the present invention.
【図3】(a)、(b)はそれぞれ本発明による非線形
抵抗素子として使用される双方向TFTダイオードの一
例の回路構成図である。FIGS. 3A and 3B are circuit diagrams each showing an example of a bidirectional TFT diode used as a nonlinear resistance element according to the present invention.
【図4】本発明の横電界方式アクティブマトリックス型
カラー液晶表示装置の液晶表示部の一画素とその周辺を
示す要部平面図である。FIG. 4 is a plan view of a principal part showing one pixel of a liquid crystal display unit and its periphery in an in-plane switching mode active matrix color liquid crystal display device of the present invention.
【図5】印加電界方向、ラビング方向、偏光板透過軸の
関係を示す図である。FIG. 5 is a diagram showing a relationship among a direction of an applied electric field, a rubbing direction, and a transmission axis of a polarizing plate.
【図6】図4の4−4切断線における薄膜トランジスタ
素子TFTの断面図である。FIG. 6 is a cross-sectional view of the thin film transistor element TFT taken along section line 4-4 in FIG. 4;
【図7】図4の5−5切断線における蓄積容量Cstgの
断面図である。FIG. 7 is a cross-sectional view of the storage capacitor Cstg taken along section line 5-5 in FIG. 4;
【図8】基板SUB1側の工程A〜Cの製造工程を示す
画素部とゲート端子部の断面図のフローチャートであ
る。FIG. 8 is a flowchart of a cross-sectional view of a pixel portion and a gate terminal portion showing manufacturing processes of processes A to C on the substrate SUB1 side.
【図9】基板SUB1側の工程D〜Fの製造工程を示す
画素部とゲート端子部の断面図のフローチャートであ
る。FIG. 9 is a flowchart of a cross-sectional view of a pixel portion and a gate terminal portion showing a manufacturing process of processes D to F on the substrate SUB1 side.
【図10】基板SUB1側の工程G〜Hの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。FIG. 10 is a flowchart of a cross-sectional view of a pixel portion and a gate terminal portion illustrating manufacturing processes of processes G to H on the substrate SUB1 side.
【図11】横電界方式の液晶表示基板の画像表示領域に
おける1画素の電極近傍の断面図と基板周辺部の断面図
を示す図である。FIG. 11 is a cross-sectional view showing the vicinity of an electrode of one pixel and a cross-sectional view of a peripheral portion of the substrate in an image display area of a liquid crystal display substrate of a lateral electric field type.
【図12】表示パネルのマトリクス周辺部の構成を説明
するための平面図である。FIG. 12 is a plan view illustrating a configuration of a matrix peripheral portion of a display panel.
【図13】本発明のアクティブマトリックス型カラー液
晶表示装置のマトリクス部とその周辺を含む回路図であ
る。FIG. 13 is a circuit diagram including a matrix portion and its periphery of the active matrix type color liquid crystal display device of the present invention.
【図14】本発明のアクティブマトリックス型カラー液
晶表示装置の駆動波形を示す図である。FIG. 14 is a diagram showing driving waveforms of the active matrix type color liquid crystal display device of the present invention.
【図15】液晶表示モジュールの分解斜視図である。FIG. 15 is an exploded perspective view of the liquid crystal display module.
【図16】本発明による液晶表示装置を実装した情報処
理装置の一例を説明するパソコンの外観図である。FIG. 16 is an external view of a personal computer illustrating an example of an information processing device equipped with a liquid crystal display device according to the present invention.
【図17】従来の縦電界方式の液晶表示素子における静
電気保護回路の構成例を示す概略図である。FIG. 17 is a schematic diagram showing a configuration example of a static electricity protection circuit in a conventional vertical electric field type liquid crystal display element.
PE…画素、GL…走査信号線、DL…映像信号線、T
FT…薄膜トランジスタ、PX…画素電極、CT…対向
電極、CL…対向電極接続線、GTM、DTM…外部接
続端子、NR…非線形抵抗素子、CLC…共通接続線、
SB…短絡線、CN1、CN2…接続部、TH…スルー
ホール、OTM…外部電気回路に接続する端子。PE: pixel, GL: scanning signal line, DL: video signal line, T
FT: thin film transistor, PX: pixel electrode, CT: counter electrode, CL: counter electrode connection line, GTM, DTM: external connection terminal, NR: nonlinear resistance element, CLC: common connection line,
SB: short-circuit line, CN1, CN2: connection part, TH: through hole, OTM: terminal connected to an external electric circuit.
フロントページの続き (72)発明者 中野 泰 千葉県茂原市早野3300番地 株式会社日 立製作所 電子デバイス事業部内 (56)参考文献 特開 昭63−220289(JP,A) 特開 昭56−91277(JP,A) 特開 平8−248394(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/1345 Continuation of front page (72) Inventor Yasushi Nakano 3300 Hayano Mobara-shi, Chiba Pref. Electronic Device Division, Hitachi, Ltd. (56) References JP-A-63-220289 (JP, A) JP-A-56-91277 ( JP, A) JP-A-8-248394 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1368 G02F 1/1345
Claims (14)
表示素子を構成する2枚の基板のうち、一方の前記基板
の前記液晶層側の面上に、x方向に延在し、y方向に並
設された走査信号線群と、この走査信号線群と絶縁され
てy方向に延在し、x方向に並設された映像信号線群と
が形成され、 前記走査信号線群と前記映像信号線群とが交差する領域
によって表示領域が形成され、 前記各走査信号線と前記各映像信号線とで囲まれる領域
に、スイッチング素子、画素電極および対向電極がそれ
ぞれ形成され、 前記面上に、x方向に延在し、y方向に並設され、前記
各対向電極を接続する接続線群が形成され、 前記画素電極と前記対向電極との間に前記面と略平行に
発生させる電界成分によって前記液晶層の光透過率を変
化させる液晶表示装置において、 前記表示領域の外側に配置され、前記各走査信号線およ
び前記各映像信号線を、それぞれ非線形抵抗素子を介し
て電気的に接続する短絡線が前記面上に形成され、 かつ、前記短絡線と前記接続線とが電気的に接続されて
いることを特徴とする液晶表示装置。1. A liquid crystal display device, comprising:
One of the two substrates constituting the display element
Extend in the x-direction and are aligned in the y-direction
EstablishedRunScanning signal line group and this scanning signal line group
Extending in the y direction and juxtaposed in the x directionTaeImage signal lines and
Where the scanning signal line group and the video signal line group intersect
A display area is formed by the scanning signal lines and the video signal lines.
In addition, switching elements, pixel electrodes and counter electrodes
Respectively, and extend in the x direction on the surface., YSide by sideAnd said
Connect each counter electrodeA connection line group is formed, and the surface is provided between the pixel electrode and the counter electrode.Almost parallel
Depending on the electric field componentChange the light transmittance of the liquid crystal layer
A liquid crystal display device arranged outside the display area, wherein each of the scanning signal lines and
And each video signal lineAndThrough a non-linear resistance element
A short-circuit line for electrical connection is formed on the surface., And,The short-circuit line andThe connection lineElectrically connected
A liquid crystal display device.
され、該共通接続線と前記短絡線とが電気的に接続され
ていることを特徴とする請求項1記載の液晶表示装置。2. The liquid crystal display device according to claim 1, wherein each of the connection lines is electrically connected to a common connection line, and the common connection line and the short-circuit line are electrically connected. .
回路に電気的に接続されていることを特徴とする請求項
1記載の液晶表示装置。3. The liquid crystal display device according to claim 1, wherein said connection line or said short-circuit line is electrically connected to an external electric circuit.
表示素子を構成する2枚の基板のうち、一方の前記基板
の前記液晶層側の面上に、x方向に延在し、y方向に並
設された走査信号線群と、この走査信号線群と絶縁され
てy方向に延在し、x方向に並設された映像信号線群と
が形成され、 前記走査信号線群と前記映像信号線群とが交差する領域
によって表示領域が形成され、 前記各走査信号線と前記各映像信号線とで囲まれる領域
に、スイッチング素子、画素電極および対向電極がそれ
ぞれ形成され、 前記面上に、x方向に延在し、y方向に並設され、前記
各対向電極を接続する接続線群が形成され、 前記画素電極と前記対向電極との間に前記面と略平行に
発生させる電界成分によって前記液晶層の光透過率を変
化させる液晶表示装置において、 前記表示領域の外側に配置され、y方向に延在し、前記
接続線群を電気的に接続する共通接続線と、 前記表示領域の外側に配置され、前記各走査信号線およ
び前記各映像信号線を、それぞれ非線形抵抗素子を介し
て電気的に接続する短絡線とが前記面上に形成され、 かつ、前記短絡線を前記共通接続線に電気的に接続した
ことを特徴とする液晶表示装置。4. A liquid crystal device which is disposed opposite to each other with a liquid crystal layer interposed therebetween.
One of the two substrates constituting the display element
Extend in the x-direction and are aligned in the y-direction
EstablishedRunScanning signal line group and this scanning signal line group
Extending in the y direction and juxtaposed in the x directionTaeImage signal lines and
Where the scanning signal line group and the video signal line group intersect
A display area is formed by the scanning signal lines and the video signal lines.
In addition, switching elements, pixel electrodes and counter electrodes
Respectively, extending on the surface in the x-direction,juxtaposed in the y direction,
Connect each counter electrodeA connection line group is formed, and the surface is provided between the pixel electrode and the counter electrode.Almost parallel
Depending on the electric field componentChange the light transmittance of the liquid crystal layer
A liquid crystal display device, wherein the liquid crystal display device is arranged outside the display region, extends in the y direction,
A common connection line for electrically connecting the connection line group; and a scanning signal line and a common connection line that are arranged outside the display area.
And each video signal lineAndThrough a non-linear resistance element
Short-circuit wire that is electrically connectedWhenIs formed on said surface, And the short-circuit line was electrically connected to the common connection line.
A liquid crystal display device characterized by the above-mentioned.
に形成され、かつ、前記共通接続線と、前記短絡線の一
部とが共通化されていることを特徴とする請求項4記載
の液晶表示装置。5. The short-circuit line is formed in a frame shape outside the display area, and the common connection line and a part of the short-circuit line are shared. 5. The liquid crystal display device according to 4.
電気回路に電気的に接続されていることを特徴とする請
求項4記載の液晶表示装置。6. The liquid crystal display device according to claim 4, wherein said common connection line or said short-circuit line is electrically connected to an external electric circuit.
接続線から、前記画素電極と平行に所定の間隔を隔てて
y方向に伸長していることを特徴とする請求項1または
4記載の液晶表示装置。7. The device according to claim 1, wherein each of the counter electrodes extends in the y direction from the connection line extending in the x direction at a predetermined interval in parallel with the pixel electrodes. 5. The liquid crystal display device according to 4.
に形成されていることを特徴とする請求項1または4記
載の液晶表示装置。8. The liquid crystal display device according to claim 1, wherein the short-circuit line is formed in a frame shape outside the display area.
れていることを特徴とする請求項1または4記載の液晶
表示装置。9. The liquid crystal display device according to claim 1, wherein said nonlinear resistance element is constituted by a diode.
双方を有することを特徴とする請求項9記載の液晶表示
装置。10. The liquid crystal display device according to claim 9, wherein said diode has both forward and reverse directions.
晶表示素子を構成する2枚の基板のうち、一方の前記基
板の前記液晶層側の面上に、x方向に延在し、y方向に
並設された複数の走査信号線よりなる走査信号線群と、
この走査信号線群と絶縁されてy方向に延在し、x方向
に並設された複数の映像信号線よりなる映像信号線群と
が形成され、 前記走査信号線群と前記映像信号線群とが交差する領域
によって表示領域が形成され、 前記各走査信号線と前記各映像信号線とで囲まれる領域
に、スイッチング素子、画素電極および対向電極がそれ
ぞれ形成され、 前記面上に、x方向に延在し、y方向に並設された、対
向電圧信号線を有し、前記画素電極と前記対向電圧信号
線の間に蓄積容量を形成する液晶表示装置において、 前記表示領域の外側に配置され、前記各走査信号線およ
び前記各映像信号線を、非線形抵抗素子を介して電気的
に接続する短絡線が前記面上に形成され、かつ、前記対
向電圧信号線は前記短絡線と電気的に接続されているこ
とを特徴とする液晶表示装置。11. A liquid crystal display device comprising two substrates which are arranged to face each other with a liquid crystal layer therebetween and extend in the x direction on a surface of one of the substrates on the liquid crystal layer side, and A scanning signal line group including a plurality of scanning signal lines arranged side by side in the direction,
A video signal line group formed of a plurality of video signal lines extending in the y direction while being insulated from the scan signal line group is formed, and the scan signal line group and the video signal line group are formed. A switching region, a pixel electrode, and a counter electrode are respectively formed in a region surrounded by each of the scanning signal lines and each of the video signal lines, and an x direction is formed on the surface. A liquid crystal display device having a counter voltage signal line extending in parallel in the y direction and forming a storage capacitor between the pixel electrode and the counter voltage signal line; A short-circuit line that electrically connects the scanning signal lines and the video signal lines via a non-linear resistance element is formed on the surface; and the counter voltage signal line is electrically connected to the short-circuit line. Connected to Liquid crystal display device.
が外部回路に電気的に接続されていることを特徴とする
請求項11記載の液晶表示装置。12. The liquid crystal display device according to claim 11, wherein said counter voltage signal line or said short circuit line is electrically connected to an external circuit.
状に形成されていることを特徴とする請求項11記載の
液晶表示装置。13. The liquid crystal display device according to claim 11, wherein the short-circuit line is formed in a frame shape outside the display area.
されていることを特徴とする請求項11記載の液晶表示
装置。14. The liquid crystal display device according to claim 11, wherein said nonlinear resistance element is constituted by a diode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16326996A JP3313282B2 (en) | 1996-06-24 | 1996-06-24 | Liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16326996A JP3313282B2 (en) | 1996-06-24 | 1996-06-24 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1010494A JPH1010494A (en) | 1998-01-16 |
JP3313282B2 true JP3313282B2 (en) | 2002-08-12 |
Family
ID=15770604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16326996A Expired - Lifetime JP3313282B2 (en) | 1996-06-24 | 1996-06-24 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3313282B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101879779B1 (en) * | 2012-06-01 | 2018-07-19 | 삼성디스플레이 주식회사 | Display device, inspecting and driving method thereof |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000019556A (en) * | 1998-06-29 | 2000-01-21 | Hitachi Ltd | Liquid crystal display device |
JP3156671B2 (en) | 1998-07-24 | 2001-04-16 | 日本電気株式会社 | LCD panel |
JP4632383B2 (en) * | 1998-08-31 | 2011-02-16 | キヤノン株式会社 | Semiconductor device used for photoelectric conversion device |
JP2000155329A (en) * | 1998-11-19 | 2000-06-06 | Hitachi Ltd | Liquid crystal display device |
JP3420201B2 (en) | 1999-12-22 | 2003-06-23 | 日本電気株式会社 | Liquid crystal display |
US6678018B2 (en) * | 2000-02-10 | 2004-01-13 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display and the method for fabricating the same |
JP4581305B2 (en) * | 2001-08-30 | 2010-11-17 | ソニー株式会社 | Liquid crystal display |
JP4565799B2 (en) | 2002-07-01 | 2010-10-20 | 大林精工株式会社 | Horizontal electric field type liquid crystal display device, manufacturing method thereof, scanning exposure apparatus, and mixed scanning exposure apparatus |
KR100488156B1 (en) | 2002-12-31 | 2005-05-06 | 엘지.필립스 엘시디 주식회사 | Liquid Crystal Display Device |
KR101133751B1 (en) | 2003-09-05 | 2012-04-09 | 삼성전자주식회사 | Thin film transistor substrate |
JP2005107489A (en) | 2003-09-12 | 2005-04-21 | Seiko Epson Corp | Electrooptic device and its manufacturing method |
JP5429776B2 (en) * | 2008-12-10 | 2014-02-26 | 株式会社ジャパンディスプレイ | LCD panel |
JP5121809B2 (en) * | 2009-11-30 | 2013-01-16 | シャープ株式会社 | Display device substrate and liquid crystal display device using the same |
JP5468102B2 (en) * | 2012-03-30 | 2014-04-09 | シャープ株式会社 | Display device substrate and liquid crystal display device using the same |
JP5602281B2 (en) * | 2013-05-29 | 2014-10-08 | シャープ株式会社 | Display device substrate and liquid crystal display device using the same |
JP5681269B2 (en) * | 2013-11-27 | 2015-03-04 | 株式会社ジャパンディスプレイ | LCD panel |
JP2018092013A (en) | 2016-12-05 | 2018-06-14 | 三菱電機株式会社 | Liquid crystal display device and method for driving liquid crystal display device |
CN207424484U (en) * | 2017-11-27 | 2018-05-29 | 京东方科技集团股份有限公司 | A kind of array substrate and display device |
-
1996
- 1996-06-24 JP JP16326996A patent/JP3313282B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101879779B1 (en) * | 2012-06-01 | 2018-07-19 | 삼성디스플레이 주식회사 | Display device, inspecting and driving method thereof |
Also Published As
Publication number | Publication date |
---|---|
JPH1010494A (en) | 1998-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100390283B1 (en) | Liquid crystal display device having wide viewing angle characteristics | |
KR100697903B1 (en) | Liquid crystal display device | |
US6108066A (en) | In-plane field type liquid crystal display device comprising a structure which is prevented from charging with electricity | |
JP3474975B2 (en) | Liquid crystal display device and method of manufacturing the same | |
JP3632934B2 (en) | Active matrix liquid crystal display device | |
JP3313282B2 (en) | Liquid crystal display | |
JPH09258203A (en) | Liquid crystal display device | |
JPH11183904A (en) | Liquid crystal display device | |
JP3493117B2 (en) | Liquid crystal display | |
JPH11142819A (en) | Liquid crystal display device | |
JPH11190835A (en) | Liquid crystal display device | |
JPH11202787A (en) | Liquid crystal display device | |
JP2708098B2 (en) | Liquid crystal display | |
JP2001264809A (en) | Liquid crystal display device | |
JP3691854B2 (en) | Horizontal electric field type liquid crystal display device suitable for improving aperture ratio | |
JP3340894B2 (en) | Active matrix type liquid crystal display | |
JPH11143383A (en) | Liquid crystal display device | |
KR100497691B1 (en) | Transverse electric field system liquid crystal display device suitable for improving aperture ratio | |
JP3423909B2 (en) | Active matrix type liquid crystal display | |
JPH11119210A (en) | Liquid crystal display device | |
JPH10186410A (en) | Liquid crystal display device | |
JP2804261B2 (en) | Liquid crystal display | |
JP2818159B2 (en) | Liquid crystal display | |
JP2801591B2 (en) | Liquid crystal display | |
JP3478709B2 (en) | Liquid crystal display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080531 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140531 Year of fee payment: 12 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |