JP3308100B2 - TFT type liquid crystal display - Google Patents
TFT type liquid crystal displayInfo
- Publication number
- JP3308100B2 JP3308100B2 JP9258494A JP9258494A JP3308100B2 JP 3308100 B2 JP3308100 B2 JP 3308100B2 JP 9258494 A JP9258494 A JP 9258494A JP 9258494 A JP9258494 A JP 9258494A JP 3308100 B2 JP3308100 B2 JP 3308100B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- wiring
- tft
- crystal display
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、開口率を向上させた薄
膜トランジスタ型液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor type liquid crystal display device having an improved aperture ratio.
【0002】[0002]
【従来の技術】TFT型液晶表示装置は、その高い画質
と共に半導体の製造に広く用いられているプレーナ技術
を利用した量産化が可能なことにより、昨今、大きな注
目を集めている。この種のTFT型液晶表示装置は、一
般に、ガラス基板間に保持した液晶分子の配列方向の制
御を行うためにマトリックス状に設けた複数の画素電極
と、これらの画素電極を選択的に制御するために各画素
電極に対応して設けられた薄膜型トタンジスタ(TF
T)と、により構成されている。2. Description of the Related Art Recently, a TFT type liquid crystal display has attracted a great deal of attention because it can be mass-produced using a planar technology widely used for manufacturing semiconductors together with high image quality. This type of TFT type liquid crystal display device generally has a plurality of pixel electrodes provided in a matrix for controlling the arrangement direction of liquid crystal molecules held between glass substrates and selectively controls these pixel electrodes. Thin-film transistor (TF) provided for each pixel electrode
T).
【0003】図5(a)は従来のTFT型液晶表示装置
の主要部を示す。同図に示すように、従来のTFT型液
晶表示装置は、表示領域としての画素電極8と、これら
の画素電極8に対応して設けられたTFT10から成っ
ている。TFT10はソース配線3に電気的に接続され
たソース電極16と、画素電極8に電気的に接続された
ドレーン電極17と、並びにゲート配線2に電気的に接
続されたゲート電極19と、を有している。FIG. 5A shows a main part of a conventional TFT type liquid crystal display device. As shown in FIG. 1, the conventional TFT-type liquid crystal display device includes a pixel electrode 8 as a display area and a TFT 10 provided corresponding to the pixel electrode 8. The TFT 10 has a source electrode 16 electrically connected to the source line 3, a drain electrode 17 electrically connected to the pixel electrode 8, and a gate electrode 19 electrically connected to the gate line 2. are doing.
【0004】図5(b)は、図5(a)中、線X−Xに
沿う断面を示す。同図に示すように、TFT10はガラ
ス基板1上に形成されたゲート電極19上に絶縁膜4及
び5を介して、相互に対向状に形成されたn+領域1
4、15を有し且つアモルファスシリコン(a−Si)
から成る半導体層13を有しており、これらのn+領域
14、15上にAl等の導電性金属を被着してソース電
極16及びドレーン電極17が形成されている。ここ
で、ドレーン電極17は、絶縁膜5上に形成された画素
電極8に電気的に接続されていると共に、ソース電極1
6及びゲート電極19はゲート配線2及びソース配線3
にそれぞれ電気的に接続されている。このような構成に
より、ゲート配線2及びソース配線3に所要の電圧信号
を印加することにより、各TFT10は選択的に作動せ
しめられ、TFT10のドレーン電極117に接続され
た画素電極8上の電位を制御することによりガラス基板
間に保持された液晶を駆動せしめている。FIG. 5 (b) shows a cross section along line XX in FIG. 5 (a). As shown in the figure, a TFT 10 has an n + region 1 formed on a gate electrode 19 formed on a glass substrate 1 via insulating films 4 and 5 so as to face each other.
4, 15 and amorphous silicon (a-Si)
A source electrode 16 and a drain electrode 17 are formed by depositing a conductive metal such as Al on the n + regions 14 and 15. Here, the drain electrode 17 is electrically connected to the pixel electrode 8 formed on the insulating film 5 and is connected to the source electrode 1.
6 and the gate electrode 19 are the gate wiring 2 and the source wiring 3
Are electrically connected to each other. With such a configuration, each TFT 10 is selectively operated by applying a required voltage signal to the gate wiring 2 and the source wiring 3, and the potential on the pixel electrode 8 connected to the drain electrode 117 of the TFT 10 is reduced. By controlling, the liquid crystal held between the glass substrates is driven.
【0005】ここで、上述の従来の液晶表示装置では、
実質的に画素電極8が形成された領域は表示領域として
液晶表示に利用されているのだが、これ以外の領域、即
ちTFT10が形成された領域並びにゲート配線2及び
ソース配線3が形成された画素電極8間の領域、は非表
示領域とされている。TFT10及び画素電極8と対向
する他方のガラス基板の内面上の非表示領域は、ここで
は図示は省略するが、Cr等から成る遮光膜が形成され
て遮光領域とされている。Here, in the above-mentioned conventional liquid crystal display device,
The area where the pixel electrode 8 is formed is substantially used for the liquid crystal display as a display area. However, the other area, that is, the area where the TFT 10 is formed and the pixel where the gate wiring 2 and the source wiring 3 are formed. The area between the electrodes 8 is a non-display area. The non-display area on the inner surface of the other glass substrate facing the TFT 10 and the pixel electrode 8 is a light-shielding area formed of a light-shielding film made of Cr or the like, although not shown here.
【0006】[0006]
【発明が解決しようとする課題】従来のTFT型液晶表
示装置は、上述のように、マトリックス状に配置された
画素電極8の間にゲート配線2及びソース配線3が形成
され、TFT10が形成された領域のみならず、これら
のゲート配線2及びソース配線3が形成された画素電極
8間の領域も非表示領域とされていたため、TFT型液
晶表示装置の全表示画面に対する表示領域の割合、即ち
開口率、は高々40%程度までしか採ることができず、
そのため表示画面全体としては十分に明るい表示を得る
ことができなかった。特に、TFT型液晶表示装置で
は、上述のように、マトリックス状に配置された多数の
画素電極8間に格子状に形成されたゲート配線2及びソ
ース配線3を介して各TFT10を線順次走査方式によ
り選択的に電圧駆動しているので、これらのゲート配線
2及び/またはソース配線3を細線化することにより開
口率を向上させようとしても、これらの配線を一定以上
に細線化した場合、ゲート配線2やソース配線3の配線
抵抗の過度な増大に起因して制御用信号に遅延が生じて
しまい、画面表示の性能を低下させてしまう。As described above, in the conventional TFT type liquid crystal display device, the gate wiring 2 and the source wiring 3 are formed between the pixel electrodes 8 arranged in a matrix, and the TFT 10 is formed. In addition to the non-display area, not only the area between the pixel electrode 8 where the gate wiring 2 and the source wiring 3 are formed is also a non-display area, the ratio of the display area to the entire display screen of the TFT type liquid crystal display device, that is, The aperture ratio can be taken only up to about 40%,
Therefore, it was not possible to obtain a sufficiently bright display on the entire display screen. In particular, in the TFT-type liquid crystal display device, as described above, each TFT 10 is scanned in a line-sequential scanning manner via the gate wiring 2 and the source wiring 3 formed in a lattice between a large number of pixel electrodes 8 arranged in a matrix. Therefore, even if an attempt is made to improve the aperture ratio by reducing the thickness of the gate wiring 2 and / or the source wiring 3, if these wirings are reduced to a certain thickness or more, the gate wiring 2 and / or the source wiring 3 are reduced. An excessive increase in the wiring resistance of the wiring 2 and the source wiring 3 causes a delay in the control signal, thereby deteriorating the performance of screen display.
【0007】また、上述の装置では、液晶の駆動に際し
てゲート配線2及びソース配線3に信号電圧が印加され
るとき、ゲート配線2やソース配線3に通電される電流
によりこれらの配線の周囲に電界が発生し、この電界が
液晶に不要に作用することにより、液晶による画面表示
にちらつきを引き起こす問題がある。更に、従来のTF
T型液晶表示装置では、TFT10の半導体層13は絶
縁層5上に電気的に浮遊状態で設けられているので、そ
の半導体層13が例えばn型の導電型である場合、半導
体層13のソース領域15からドレーン領域14に向け
て電子が半導体層13内を通過するに際して半導体層1
3のSi原子を徐々に正に帯電させてしまうことがあ
る。これは半導体層中のSi原子の電子が通過電子によ
りはじき飛ばされることによると考えられるが、このよ
うに蓄積した正電荷は接地等による逃げ場が設けられて
いないため、ドレーン領域近傍の半導体層13内に蓄積
され、このように蓄積された正電荷は、TFT10の閾
値電圧Vth等の電気的特性を変動させ、画面の良好な
表示を妨げる問題があった。Further, in the above-described device, when a signal voltage is applied to the gate wiring 2 and the source wiring 3 when driving the liquid crystal, an electric field is generated around these wirings by a current flowing through the gate wiring 2 and the source wiring 3. When this electric field unnecessarily acts on the liquid crystal, there is a problem that the screen display by the liquid crystal flickers. Furthermore, conventional TF
In the T-type liquid crystal display device, since the semiconductor layer 13 of the TFT 10 is provided on the insulating layer 5 in an electrically floating state, when the semiconductor layer 13 is, for example, an n-type conductivity type, the source of the semiconductor layer 13 is When electrons pass through the semiconductor layer 13 from the region 15 toward the drain region 14, the semiconductor layer 1
3 may be gradually positively charged. This is considered to be due to the fact that electrons of Si atoms in the semiconductor layer are repelled by the passing electrons. However, since the accumulated positive charges are not provided with an escape field due to grounding or the like, the semiconductor layer 13 in the vicinity of the drain region is not provided. The positive charges thus accumulated fluctuate the electrical characteristics such as the threshold voltage Vth of the TFT 10 and hinder good display of a screen.
【0008】本発明は、上述の問題に鑑みてなされたも
のであり、開口率を向上させ、以て表示の明度を向上さ
せたTFT型液晶表示装置を提供することを目的とす
る。The present invention has been made in view of the above problems, and has as its object to provide a TFT-type liquid crystal display device having an improved aperture ratio and thus improved display brightness.
【0009】[0009]
【課題を解決するための手段】上記課題を解決するた
め、本発明のTFT型液晶表示装置は、相互に対向して
設けられたガラス基板と、前記ガラス基板間に収納され
た液晶と、前記液晶を駆動するためのTFTとを有し、
前記ガラス基板の一方の内表面上に透明金属により平行
状に形成された複数の第1配線と、前記第1配線上に形
成された第1絶縁膜と、前記第1絶縁膜上に前記第1配
線上にこれに直交するように透明金属により平行状に形
成された複数の第2配線と、前記第2配線上に形成され
た第2絶縁膜と、前記第2絶縁膜上に透明金属により形
成され一定の電位に保持可能に形成されたシールド膜
と、前記シールド膜上に形成された第3絶縁膜と、前記
第3絶縁膜上に前記第1及び第2配線の各交差領域であ
って前記シールド膜上の領域に透明金属により形成され
た画素電極と、から成ることを特徴とする。In order to solve the above problems, a TFT type liquid crystal display device of the present invention comprises a glass substrate provided to face each other, a liquid crystal accommodated between the glass substrates, A TFT for driving the liquid crystal,
A plurality of first wirings formed in parallel with a transparent metal on one inner surface of the glass substrate, and a plurality of first wirings formed on the first wirings;
A first insulating film formed on the first insulating film, a plurality of second wires formed on the first wire in parallel with a transparent metal so as to be orthogonal to the first wire, and on the second wire. Formed
A second insulating film, a shield film formed of a transparent metal on the second insulating film and formed to be able to hold a constant potential, a third insulating film formed on the shield film,
A pixel electrode formed of a transparent metal in a region on each of the intersections of the first and second wirings on the third insulating film and on the shield film.
【0010】上記シールド膜には第1及び第2配線とT
FTとをそれぞれ電気に接続可能にするための開口が形
成される。上記透明金属はITOからなり、第1乃至第
3絶縁膜は、酸化珪素及び窒化珪素の少なくとも一方か
形成される。The shield film includes first and second wires and T
An opening is formed to enable each of the FT and the FT to be electrically connected. The transparent metal is made of ITO, and the first to
The three insulating films are formed of at least one of silicon oxide and silicon nitride.
【0011】[0011]
【作用および効果】ガラス基板の一方の内表面上に透明
金属により平行状に形成された複数の第1配線と、第1
配線上にこれに直交するように透明金属により平行状に
形成された複数の第2配線と、第2配線上に透明金属に
より形成され一定の電位に保持可能に形成されたシール
ド膜と、第1及び第2配線の各交差領域であってシール
ド膜上の領域に透明金属により形成された画素電極と、
から構成したので、第1配線と第2配線の各交差領域を
そのまま表示領域として使用可能になる。従って、TF
Tの領域を除いて、従来のように配線の領域を遮光膜で
覆う必要はなく、隣接する配線間の領域のみを遮光膜で
覆うだけでよいので、従来高々40%程度であった開口
率を80%以上に向上させることが可能である。A plurality of first wirings formed in parallel with a transparent metal on one inner surface of a glass substrate;
A plurality of second wirings formed in parallel with a transparent metal on the wirings so as to be orthogonal to the wirings; a shield film formed of the transparent metal on the second wirings and formed so as to be held at a constant potential; A pixel electrode formed of a transparent metal in a region on the shield film in each intersection region of the first and second wirings,
, Each intersection area between the first wiring and the second wiring can be used as a display area as it is. Therefore, TF
Except for the region T, it is not necessary to cover the wiring region with the light shielding film as in the conventional case, and only the region between the adjacent wirings needs to be covered with the light shielding film. Can be improved to 80% or more.
【0012】また、第1及び第2配線と液晶との間に実
質上全面に一定電位に保持可能なシールド膜を設けたの
で、第1及び第2配線に通電される電流により発生する
電界による液晶への影響を有効に防止できると共に、T
FTの半導体層中に不要な電荷が生じる場合でも、生じ
た電荷は例えばグランド配線を介して直ちに逃されるの
で、半導体層中に不要な電荷が蓄積されることはない。Also, since a shield film capable of maintaining a constant potential is provided on substantially the entire surface between the first and second wirings and the liquid crystal, an electric field generated by a current flowing through the first and second wirings. The effect on the liquid crystal can be effectively prevented and T
Even when unnecessary charges are generated in the semiconductor layer of the FT, the generated charges are immediately released via, for example, a ground wiring, so that unnecessary charges are not accumulated in the semiconductor layer.
【0013】[0013]
【実施例】次に、本発明によるTFT型液晶表示装置を
実施例に従い図1乃至図4を参照しながら詳細に説明す
る。本実施例によるTFT型液晶表示装置は、ここでは
図示は省略するが、液晶を介して相互に対向配置したガ
ラス基板の一方の内表面上に、液晶を駆動するためにマ
トリックス状に配置された複数の画素電極と、これらの
画素電極の電圧を制御するために各画素電極毎に対応し
て設けられたTFTを有している。他方のガラス基板上
には、カラーフィルターが画素電極に対応する領域、即
ち表示領域、に形成され、及びCr等から成る遮光膜T
FT及び画素電極同士間に対応する領域、即ち遮光領
域、に形成されている。Next, a TFT type liquid crystal display device according to the present invention will be described in detail with reference to FIGS. Although not shown here, the TFT type liquid crystal display device according to the present embodiment is arranged in a matrix on one inner surface of a glass substrate arranged to face each other via the liquid crystal to drive the liquid crystal. It has a plurality of pixel electrodes and a TFT provided for each pixel electrode to control the voltage of these pixel electrodes. On the other glass substrate, a color filter is formed in a region corresponding to a pixel electrode, that is, a display region, and a light-shielding film T made of Cr or the like is formed.
It is formed in a region corresponding to between the FT and the pixel electrode, that is, a light shielding region.
【0014】図1は、本実施例のTFT型液晶表示装置
の主要部を示し、具体的には、一方のガラス基板1上に
形成された単位画素におけるソース配線、ゲート配線、
及び画素電極等の平面視における位置関係を示す。図2
は、図1中線A−Aに沿った断面を示す。一方のガラス
基板1上には、図1中にて最良に示されるように、一方
向に透明金属としてのITO(インジウム−錫酸化物)
から成り単位画素の表示領域のほぼ全面に拡がる幅広の
帯状のゲート配線2が複数平行に形成されており、これ
らのゲート配線2に直行する方向にやはりITOから成
り幅広の帯状のソース配線3が、SiO2から成る第1
絶縁膜4を介して複数平行に積層形成されている。FIG. 1 shows a main part of a TFT type liquid crystal display device of this embodiment. Specifically, a source wiring, a gate wiring, and a source wiring in a unit pixel formed on one glass substrate 1 are shown.
And the positional relationship of the pixel electrodes and the like in plan view. FIG.
Shows a cross section along the line AA in FIG. On one glass substrate 1, as shown best in FIG. 1, one-way ITO (indium tin oxide) as a transparent metal is used.
A plurality of wide band-shaped gate wirings 2 extending substantially over the entire display area of the unit pixel are formed in parallel, and a wide band-shaped source wiring 3 also made of ITO is formed in a direction perpendicular to these gate wirings 2. , A first made of SiO 2
A plurality of layers are formed in parallel with the insulating film 4 interposed therebetween.
【0015】ソース配線3上には、シールド膜6がSi
O2から成る第2絶縁膜5を介してやはりITOにより
形成されている。このシールド膜6は、図3にその平面
視を示すように、ソースコンタクト開口11及びゲート
コンタクト開口12の部分を除き、ガラス基板1上のほ
ぼ全面にわたり形成されている。このシールド膜6は、
グランド電位(0V)等の一定な電位に保持されるよう
に設けられている。このため、ゲート配線2及び/また
はソース配線3に信号電流を通電したとき、これらの電
流の作用により電界が発生するのだが、本実施例では、
一定の電位に保持されたシールド膜6が、ゲート配線2
及びソース配線3と図示しない液晶との間に設けられて
いるので、電流により発生した電界はシールド膜6によ
り遮断されて液晶に影響を及ぼすことを有効に防止して
いる。On the source wiring 3, a shield film 6 is formed of Si.
It is also formed of ITO via a second insulating film 5 made of O 2 . The shield film 6 is formed over substantially the entire surface of the glass substrate 1 except for the source contact opening 11 and the gate contact opening 12, as shown in plan view in FIG. This shield film 6
It is provided so as to be kept at a constant potential such as a ground potential (0 V). For this reason, when a signal current is applied to the gate wiring 2 and / or the source wiring 3, an electric field is generated by the action of these currents.
The shield film 6 maintained at a constant potential is used as the gate wiring 2
In addition, since it is provided between the source wiring 3 and the liquid crystal (not shown), the electric field generated by the current is effectively prevented from being interrupted by the shield film 6 and affecting the liquid crystal.
【0016】ゲート配線2は、図1に最良に示されるよ
うに、表示領域Pの全面に拡がるような幅広、例えば約
100μの配線幅で隣接するゲート配線と10μ離間さ
れた状態、即ち約110μの配線ピッチで平行状に形成
され、他方、ソース配線3も同様に幅広で、例えば約3
20μの配線幅で隣接するソース配線とやはり10μ隔
てた状態、即ち約320μの配線ピッチ、で平行状に形
成されている。各ソース配線3はその一縁部にて、デー
タ配線2の一縁部と交差する部分近傍に平面視凹状に形
成された凹部9が形成されている。これらの凹部9に
は、それぞれの画素電極8に対応するTFT10が形成
されている。As best shown in FIG. 1, the gate wiring 2 is wide enough to extend over the entire display area P, for example, a wiring width of about 100 μ and a state of being separated from the adjacent gate wiring by 10 μ, that is, about 110 μ. Are formed in parallel at a wiring pitch of, while the source wiring 3 is also wide, for example, about 3
The wirings are formed in parallel with each other at a wiring width of 20 μ and also at a distance of 10 μ from an adjacent source wiring, that is, at a wiring pitch of about 320 μ. At each edge of each source wiring 3, a concave portion 9 formed in a concave shape in a plan view is formed near a portion intersecting with one edge of the data wiring 2. In these recesses 9, TFTs 10 corresponding to the respective pixel electrodes 8 are formed.
【0017】図4は、図1中に示されたTFT10を線
B−Bに沿って詳細に示した拡大断面を示す図である。
同図に最良に示されるように、本実施例のTFT10
は、シールド膜6上にアモルファスシリコン(a−S
i)により形成されn+型のソース領域14及びドレー
ン領域15を有する半導体層13と、ソース配線3から
シールド膜6のソースコンタクト開口11を介して半導
体層13のソース領域14に延長されたソース電極16
と、画素電極8と半導体層13のドレーン領域15とを
電気的に接続するドレーン電極17と、ゲート配線2か
らシールド膜6のゲートコンタクト開口(図3参照)を
介して半導体層13上のSiOから成る第4絶縁膜18
上に延長されたゲート電極18と、から構成される。
尚、半導体層13の下方のガラス基板1上、即ち遮光領
域、にはCrから成る遮光膜が形成されている。FIG. 4 is an enlarged sectional view showing the TFT 10 shown in FIG. 1 in detail along the line BB.
As best shown in FIG.
Means that amorphous silicon (a-S
i) a semiconductor layer 13 having an n + -type source region 14 and a drain region 15, and a source electrode extending from the source line 3 to the source region 14 of the semiconductor layer 13 via the source contact opening 11 of the shield film 6. 16
A drain electrode 17 for electrically connecting the pixel electrode 8 to the drain region 15 of the semiconductor layer 13; and a SiO 2 on the semiconductor layer 13 through the gate contact opening (see FIG. 3) of the shield film 6 from the gate wiring 2. Fourth insulating film 18 made of
And a gate electrode 18 extended upward.
A light-shielding film made of Cr is formed on the glass substrate 1 below the semiconductor layer 13, that is, on the light-shielding region.
【0018】次に、本実施例のTFT型液晶表示装置の
製造方法について説明する。本実施例のTFT型液晶表
示装置に使用するガラス基板の一方の基板1の上面にI
TO膜をスパッタにより約3000オングストローム膜
厚に形成し、エッチングによりパターニングを行うこと
により100μの配線幅の帯状のゲート配線2を約10
μの配線間隔にて形成する。尚、TFTが形成される領
域には、Crにより遮光膜19をスパッタ及びエッチン
グにより形成しておく。次いで、ゲート配線2上にSi
O2をプラズマCVD法を用いて300℃の温度条件で
第1絶縁膜4を5000オングストロームの膜厚に形成
後所要のパターンにエッチングし、第1絶縁膜4上面に
更にITO膜をスパッタにより約3000オングストロ
ーム膜厚に形成し、これをエッチングによりパターニン
グしてゲート配線3と直行し且つ320μの配線幅で約
10μの配線間隔の帯状のソース配線3を形成する。こ
の場合ソース配線3の一縁部のTFT形成領域には、上
述のように、凹部9を形成しておく。ソース配線3を形
成したら、これらのソース配線3上に再びSiO2をプ
ラズマCVD法により300℃の温度条件で第2絶縁膜
5を5000オングストロームの膜厚に形成後、第2絶
縁膜5上面に更にITO膜をスパッタにより約3000
オングストローム膜厚に形成後エッチングを行うことに
よりソースコンタクト開口11及びゲートコンタクト開
口12が設けられたシールド膜6を形成する。次いで、
シールド膜6上にSiO2から成る第3絶縁膜7を50
00オングストロームの層厚に形成後所要のパターンに
エッチングしたら、シールド膜6上のTFT形成領域に
プラズマCVD法により300℃の温度条件でa−Si
から成る半導体層13を形成する。この半導体層13の
上面にはn+の導電型から成るn+層を形成し、このn
+層の中央部をエッチング除去することにより、n+層
から成るソース領域14及びドレーン領域15が形成さ
れる。次いで、ゲート配線2とソース配線3とが交差す
るシールド膜6上の領域にITO膜をスパッタにより約
3000オングストローム膜厚に形成後エッチングを行
うことにより画素電極8を形成する。画素電極8の形成
後、Al等の導電性金属から成るソース電極16を、半
導体層13のソース領域14とソース配線3との間がシ
ールド膜6のソースコンタクト開口11を介して電気的
に接続されるように形成し、同様にドレーン電極17
を、半導体層13のドレーン領域15と画素電極8との
間が電気的に接続されるように形成する。次いで、第4
絶縁膜18を300℃の温度条件でプラズマCVDによ
り5000オングストロームの膜厚に形成して所要のエ
ッチングを行った後、Al等の導電性金属から成るゲー
ト電極19を、ゲート配線2からシールド膜6のゲート
コンタクト開口12を介して第4絶縁膜18上に延長さ
れるように形成する。Next, a method of manufacturing the TFT type liquid crystal display device of this embodiment will be described. The upper surface of one of the glass substrates 1 used for the TFT type liquid crystal display device of this embodiment is
A TO film is formed to a thickness of about 3000 angstroms by sputtering and patterned by etching to form a strip-shaped gate wiring 2 having a wiring width of 100 μm by about 10 μm.
It is formed with a wiring interval of μ. In the region where the TFT is to be formed, a light shielding film 19 is formed of Cr by sputtering and etching. Next, Si is formed on the gate wiring 2.
After forming the first insulating film 4 to a thickness of 5000 angstroms at a temperature of 300 ° C. by plasma CVD at a temperature of 300 ° C., the O 2 is etched into a required pattern, and an ITO film is further formed on the upper surface of the first insulating film 4 by sputtering. A 3,000-Å-thick film is formed, which is patterned by etching to form a strip-shaped source wiring 3 which is perpendicular to the gate wiring 3 and has a wiring width of 320 μm and a wiring interval of about 10 μm. In this case, the recess 9 is formed in the TFT forming region at one edge of the source wiring 3 as described above. After the source wirings 3 are formed, SiO 2 is again formed on these source wirings 3 by plasma CVD at a temperature of 300 ° C. to a thickness of 5000 Å, and then a second insulating film 5 is formed on the upper surface of the second insulating film 5. Furthermore, about 3000 ITO films are sputtered.
Etching is performed after forming the film to a thickness of Å to form the shield film 6 provided with the source contact opening 11 and the gate contact opening 12. Then
A third insulating film 7 made of SiO 2 is formed on the shield film 6 by 50.
After forming the layer to a thickness of 00 Å and etching it to a required pattern, a-Si is formed in the TFT formation region on the shield film 6 at a temperature of 300 ° C. by a plasma CVD method.
Is formed. On the upper surface of the semiconductor layer 13, an n + layer having an n + conductivity type is formed.
By removing the central portion of the + layer by etching, a source region 14 and a drain region 15 made of an n + layer are formed. Next, a pixel electrode 8 is formed by forming an ITO film in a region on the shield film 6 where the gate wiring 2 and the source wiring 3 intersect to have a thickness of about 3000 Å by sputtering and then performing etching. After the formation of the pixel electrode 8, the source electrode 16 made of a conductive metal such as Al is electrically connected between the source region 14 of the semiconductor layer 13 and the source wiring 3 via the source contact opening 11 of the shield film 6. And the drain electrode 17
Is formed so that the drain region 15 of the semiconductor layer 13 and the pixel electrode 8 are electrically connected. Then, the fourth
After the insulating film 18 is formed to a thickness of 5000 angstroms by plasma CVD at a temperature condition of 300 ° C. and the required etching is performed, a gate electrode 19 made of a conductive metal such as Al is removed from the gate wiring 2 to the shield film 6. To extend over the fourth insulating film 18 through the gate contact opening 12 of FIG.
【0019】他方、ここでは図示を省略するが、TFT
10及び画素電極8が形成されたガラス基板に対向する
ガラス基板上の遮光領域、即ちTFT10並びに隣接す
るデータ配線2間及びゲート配線3間の領域には、Cr
から成る膜をスパッタにより成膜後エッチングすること
により所要のパターンの遮光膜を形成し、次いで、これ
以外の画素電極に対向する表示領域には、所要の染料に
よりカラーフィルタを形成する。On the other hand, although not shown here, the TFT
The light-shielding region on the glass substrate facing the glass substrate on which the pixel electrodes 10 and the pixel electrodes 8 are formed, that is, the region between the TFT 10 and the adjacent data lines 2 and between the gate lines 3
A film made of is formed by sputtering and then etched to form a light-shielding film of a required pattern, and then a color filter is formed of a required dye in other display regions facing the pixel electrodes.
【0020】このようにして得た2枚のガラス基板を用
いて従来と同様の方法によ液晶表示装置を構成すること
により本発明のTFT型液晶表示装置を得ることができ
る。上述の実施例では、第1乃至第4絶縁膜にプラズマ
CVDによるSiO2を用いたが、本発明はこれに限ら
れることなく、SiO2に代えて窒化珪素(SiNx)
を使用してもよい。また、ソース電極及びドレーン電極
に用いる導電性金属としてはAl、Ta、Cr等を適宜
使用可能である。By using the two glass substrates thus obtained to form a liquid crystal display in the same manner as in the prior art, the TFT liquid crystal display of the present invention can be obtained. In the above embodiment, SiO 2 by plasma CVD is used for the first to fourth insulating films. However, the present invention is not limited to this, and silicon nitride (SiNx) may be used instead of SiO 2.
May be used. As the conductive metal used for the source electrode and the drain electrode, Al, Ta, Cr, or the like can be used as appropriate.
【図1】本発明の実施例によるガラス基板内面側視部分
拡大平面図である。FIG. 1 is a partially enlarged plan view of an inner side of a glass substrate according to an embodiment of the present invention.
【図2】図1のガラス基板の線A−Aに沿う画素電極部
の断面図である。FIG. 2 is a cross-sectional view of the pixel electrode section taken along line AA of the glass substrate of FIG.
【図3】図1のガラス基板のシールド膜の平面図であ
る。FIG. 3 is a plan view of a shield film of the glass substrate of FIG.
【図4】図1のガラス基板の線B−Bに沿うTFTの断
面図である。FIG. 4 is a cross-sectional view of the TFT along the line BB of the glass substrate of FIG. 1;
【図5】(a)は従来のTFT型液晶表示装置のガラス
基板内面側視部分拡大平面図であり、(b)は同図中線
X−Xに沿う断面図である。FIG. 5A is a partially enlarged plan view of a conventional TFT-type liquid crystal display device when viewed from the inside of the glass substrate, and FIG. 5B is a cross-sectional view taken along line XX in FIG.
1 ガラス基板 2 ゲート配線 3 ソース配線 6 シールド膜 8 画素電極 9 凹部 10 TFT 11 ソースコンタクト開口 12 ゲートコンタクト開口 13 半導体層 14 ソース領域 15 ドレーン領域 16 ソース電極 17 ドレーン電極 19 ゲート電極 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Gate wiring 3 Source wiring 6 Shield film 8 Pixel electrode 9 Depression 10 TFT 11 Source contact opening 12 Gate contact opening 13 Semiconductor layer 14 Source region 15 Drain region 16 Source electrode 17 Drain electrode 19 Gate electrode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−255830(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G09F 9/30 338 H01L 29/786 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-4-255830 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1368 G09F 9/30 338 H01L 29 / 786
Claims (3)
前記ガラス基板間に収納された液晶と、前記液晶を駆動
するためのTFTとを有し、前記ガラス基板の一方の内
表面上に透明金属により平行状に形成された複数の第1
配線と、前記第1配線上に形成された第1絶縁膜と、前
記第1絶縁膜上に前記第1配線上にこれに直交するよう
に透明金属により平行状に形成された複数の第2配線
と、前記第2配線上に形成された第2絶縁膜と、前記第
2絶縁膜上に透明金属により形成され一定の電位に保持
可能に形成されたシールド膜と、前記シールド膜上に形
成された第3絶縁膜と、前記第3絶縁膜上に前記第1及
び第2配線の各交差領域であって前記シールド膜上の領
域に透明金属により形成された画素電極と、から成るこ
とを特徴とするTFT型液晶表示装置。A glass substrate provided to face each other;
A plurality of first liquid crystal substrates, each of which has a liquid crystal housed between the glass substrates and a TFT for driving the liquid crystal, and is formed in parallel with transparent metal on one inner surface of the glass substrate.
A wiring, a first insulating film formed on the first wiring,
A plurality of second wirings formed on the first insulating film in parallel with the first wiring by a transparent metal so as to be orthogonal to the first wiring; a second insulating film formed on the second wiring; The said
2 a shield film which is holdable formed to a constant potential is formed by a transparent metal on the insulating film, forms on the shield film
A third insulating film formed on the third insulating film, and a pixel electrode formed of a transparent metal in a region on each of the intersections of the first and second wirings and on the shield film. A TFT type liquid crystal display device characterized by the above-mentioned.
と前記TFTとをそれぞれ電気に接続可能にするための
開口が形成された請求項1に記載のTFT型液晶表示装
置。2. The TFT type liquid crystal display device according to claim 1, wherein an opening is formed in said shield film so that said first and second wirings and said TFT can be electrically connected to each other.
乃至第3絶縁膜は、酸化珪素及び窒化珪素の少なくとも
一方から形成された請求項1に記載のTFT型液晶表示
装置。Wherein the transparent metal consists ITO, the first
The TFT liquid crystal display device according to claim 1, wherein the third to third insulating films are formed of at least one of silicon oxide and silicon nitride.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9258494A JP3308100B2 (en) | 1994-04-28 | 1994-04-28 | TFT type liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9258494A JP3308100B2 (en) | 1994-04-28 | 1994-04-28 | TFT type liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07294960A JPH07294960A (en) | 1995-11-10 |
JP3308100B2 true JP3308100B2 (en) | 2002-07-29 |
Family
ID=14058493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9258494A Expired - Fee Related JP3308100B2 (en) | 1994-04-28 | 1994-04-28 | TFT type liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3308100B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3791517B2 (en) | 2002-10-31 | 2006-06-28 | セイコーエプソン株式会社 | Electro-optical device and electronic apparatus |
-
1994
- 1994-04-28 JP JP9258494A patent/JP3308100B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07294960A (en) | 1995-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100736114B1 (en) | IPS mode Liquid crystal display device and method for fabricating the same | |
KR100493869B1 (en) | IPS mode Liquid crystal display device and method for fabricating the same | |
US6246453B1 (en) | Electro-optical device | |
US5920083A (en) | Thin-film transistor display devices having coplanar gate and drain lines | |
KR100380142B1 (en) | Transflective liquid crystal display device | |
KR100620322B1 (en) | IPS mode Liquid crystal display device and method for fabricating the same | |
US6344377B2 (en) | Liquid crystal display and method of manufacturing the same | |
US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
JPH0814669B2 (en) | Matrix type display device | |
KR19990087971A (en) | Liquid crystal display device and fabrication process thereof | |
US6717631B2 (en) | Array substrate for use in LCD device | |
KR20010038386A (en) | Liquid crystal display and method for fabricating the same | |
KR100654158B1 (en) | Liquid crystal display and method for fabricating the same | |
KR100632216B1 (en) | Array substrate for liquid crystal display device and manufacturing method thereof | |
KR100621534B1 (en) | liquid crystal display device | |
JPH028821A (en) | Active matrix substrate | |
JP2001021916A (en) | Matrix array substrate | |
US6906760B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
KR20010066244A (en) | Liquid crystal display device and method for fabricating the same | |
JP3308100B2 (en) | TFT type liquid crystal display | |
KR20020002516A (en) | Method for forming gate electrode in liquid crystal display device | |
JP3167817B2 (en) | Active matrix liquid crystal display | |
KR101097675B1 (en) | Thin film transistor and fabricating method thereof | |
JPH0869009A (en) | Tft type liquid crystal display device | |
JPH04264527A (en) | Active matrix substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |