[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3307574B2 - プリント回路基板の試験装置 - Google Patents

プリント回路基板の試験装置

Info

Publication number
JP3307574B2
JP3307574B2 JP31132597A JP31132597A JP3307574B2 JP 3307574 B2 JP3307574 B2 JP 3307574B2 JP 31132597 A JP31132597 A JP 31132597A JP 31132597 A JP31132597 A JP 31132597A JP 3307574 B2 JP3307574 B2 JP 3307574B2
Authority
JP
Japan
Prior art keywords
test
circuit board
contact
printed circuit
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31132597A
Other languages
English (en)
Other versions
JPH10227826A (ja
Inventor
マンフレッド プロコップ
Original Assignee
アーテーゲー テスト ジュステームス ゲーエムベーハー ウント コー．カーゲー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE1996144725 external-priority patent/DE19644725C1/de
Priority claimed from DE1997118637 external-priority patent/DE19718637A1/de
Application filed by アーテーゲー テスト ジュステームス ゲーエムベーハー ウント コー．カーゲー filed Critical アーテーゲー テスト ジュステームス ゲーエムベーハー ウント コー．カーゲー
Publication of JPH10227826A publication Critical patent/JPH10227826A/ja
Application granted granted Critical
Publication of JP3307574B2 publication Critical patent/JP3307574B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G01R1/07328—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support for testing printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プリント回路基板
のテストを行うための装置に関する。
【０００２】
【従来の技術】プリント回路基板は複数の回路を有し、
回路基板上のその密度は、電子部品の小型化が進むにつ
れて、いつも増加している。よく知られた回路基板テス
ト用のフィクスチャ(fixture) 又は装置は、基本的に２
つのクラスに分けられる。第１のクラスに属するもの
は、全ての回路基板テストポイントがアダプターという
手段によって同時に接触しているというアダプターを備
えているフィクスチャ（即ち、装置）である。第２のク
ラスに属するものは、いわゆるフィンガー試験器から構
成され、これらは２又はそれ以上のフィンガープローブ
によって個々の回路基板テストポイントを順次検査する
フィクスチャであるである。
【０００３】アダプタータイプのテストフィクスチャ
は、例えば、ドイツ４２３７５９１ Ａ１、ドイツ４４
０６５３８ Ａ１、ドイツ４３２３２７６ Ａ、ヨーロ
ッパ特許公報２１５１４６ Ｂ１、ドイツ３８３８４１
３ Ａ１に開示されている。
【０００４】このようなアダプターは、テストを行う回
路基板の回路基板テストポイントの不規則な配置に、電
気的テストフィクスチャの与えられたグリッドパターン
を適合させるのに役立つ。最新式の回路基板をテストす
る場合には、これらのテストポイントは規則的なグリッ
ドパターンにもはや合わせて整列されていない。この理
由のために、接触するグリッドパターンと回路基板テス
トポイントとの間の連結を生じさせる接触用ピン（nail
s)が、アダプターの中で傾いてあるいは振れて整列さ
れ、あるいは、回路基板テストポイントの不規則な配置
に、規則的なコンタクトグリッドパターンを接続するた
めに変換するいわゆるトランスレータを備えている。
【０００５】含まれている装置のタイプに従って、個々
の回路は開回路のテスト(open-circuit test) と、他の
回路についての短絡回路テスト(short-circuit test 、
閉回路テスト）が行われる。短絡回路テストには、低イ
ンピーダンス閉路と高インピーダンス閉路の両方を検知
することを含むことがありえる。
【０００６】種々のテスト方法が、開回路と短絡回路の
テストとして知られている。これらのテストにおいて
は、それぞれの回路は、短絡回路としてテストされる
か、又は一つの回路の各枝が開回路としてテストされ
る。このため、複数の回路を持つ最新の回路基板は、対
応する数多くの遂行されるべき個々のテストの手順を必
要とする。
【０００７】個々のテスト手順を最も効果的に行うため
と、これらの数を最小限にするために数多くの試みがな
され、複数の異なる方法がこの目的のために提案され、
実行されてきた。
【０００８】
【発明が解決しようとする課題】本発明は、簡単な構成
で、テストポイントが高密度に配置された回路基板及び
／又は個々の回路基板テストポイントの間が非常に小さ
な間隔を有する回路基板でもテストすることが可能なプ
リント回路基板の試験装置を提供することを基本的な目
的とする。
【０００９】
【課題を解決するための手段】前記目的に沿う請求項１
記載のプリント回路基板の試験装置は、複数の回路基板
テストポイントを有するプリント回路基板の開回路及び
短絡回路をテストするための装置であり、複数のテスト
結線を有する電子アナライザーを含み、各回路基板テス
トポイントが電気的接続を介して前記電子アナライザー
のテスト結線に接続し、前記電子アナライザーの前記テ
スト結線は、アダプター及び／又はトランスレータがそ
の上に装着されるグリッドパターンに、電気的に接続さ
れて、前記アダプター及び／又はトランスレータの上に
配置された前記回路基板上の回路基板テストポイントか
ら前記グリッドパターンのコンタクトポイントに電気的
な連結が行われ、前記グリッドパターンはグリッドベー
スの表面に形成され、前記グリッドパターンの少なくと
も２つのコンタクトポイントが前記グリッドベースにお
いて、相互に電気的に接続されているプリント回路基板
の試験装置であって、前記グリッドベースは、積層され
た回路基板によって構成され、そして、フィードスルー
コンタクトが前記コンタクトポイントから前記グリッド
ベースの各々の層を通って垂直方向下方に伸び、前記フ
ィードスルーコンタクトと前記コンタクトポイントが規
則正しいグリッドパターン状に配置され、前記フィード
スルーコンタクトと前記コンタクトポイントが幾つかの
列で配列され、しかも、スキャニングチャンネルが前記
フィードスルーコンタクトの列の間に方向付けて配置さ
れ、各々の前記フィードスルーコンタクトが電気的に１
つのスキャニングチャンネルに接続されて、しかも、一
列のコンタクトポイントのｘ番目ごとのコンタクトポイ
ントが、同じスキャニングチャンネルに電気的に接続さ
れている。請求項２記載のプリント回路基板の試験装置
は、請求項１記載の試験装置において、前記試験装置
は、幾つかのコンタクトポイントを有するグリッドパタ
ーンを有し、２つのテストコンタクトが少なくとも一つ
のコンタクトポイントから生じ、各テストコンタクト
は、テストを行う前記基板の回路基板テストポイントに
接続することができる。
【００１０】請求項３記載のプリント回路基板の試験装
置は、請求項２記載の試験装置において、前記アダプタ
ーがフルグリッドカセットの上に配置され、前記フルグ
リッドカセットは前記試験装置のグリッドパターン上に
装着され、前記試験装置はコンタクトポイントとして規
則正しく配列されたパッドを有し、それぞれのパッド
は、導体通路を介して電子アナライザーに接続されてい
る。請求項４記載のプリント回路基板の試験装置は、請
求項２又は３記載の試験装置において、前記テストコン
タクトはプローブからなっている。請求項５記載のプリ
ント回路基板の試験装置は、請求項１〜４のいずれか１
項に記載の試験装置において、テストを行っている前記
基板の回路が、以下の（１）〜（３）の何れかに示す隣
接基準を満足する時に、これらの回路の回路基板テスト
ポイントのみが、電気的に連結されている。 （１）テストを行っている前記基板の２つの特定な回路
が、この２つの回路の間に更なる回路が配置されている
時に、隣接基準を満足する。 （２）テストを行っている前記基板の２つの特定の回路
が、前記２つの回路の間に、予め決定された隣接した間
隔より小さいスペースの場所がないときに、隣接基準を
満たす。 （３）テストを行っている前記基板の２つの特定の回路
が、この２つの回路がテストを行っている前記基板の異
なる層に配列されているときに、隣接基準を満たす。請
求項６記載のプリント回路基板の試験装置は、請求項１
〜５のいずれか１項に記載の試験装置において、前記コ
ンタクトポイントの中心間距離ａは１００μｍから１ｍ
ｍである。
【００１１】請求項７記載のプリント回路基板の試験装
置は、請求項１〜６のいずれか１項に記載の試験装置に
おいて、前記ｘは、３〜１００の何れかの数となってい
る。請求項８記載のプリント回路基板の試験装置は、請
求項１〜７のいずれか１項に記載の試験装置において、
前記電子アナライザーに接続するために、前記グリッド
ベース側に電気的なインターフェイスが配置されてい
る。請求項９記載のプリント回路基板の試験装置は、請
求項８記載の試験装置において、前記電気的なインター
フェイスはコネクターによって構成されている。請求項
１０記載のプリント回路基板の試験装置は、請求項１〜
９のいずれか１項に記載の試験装置において、前記アダ
プターはプローブを有し、各々が一つのコンタクトポイ
ントで終わって、少なくとも１本のプローブが前記グリ
ッドパターンに対しての垂線に相対的に傾いて配置され
ている。請求項１１記載のプリント回路基板の試験装置
は、請求項１〜１０のいずれか１項に記載の試験装置に
おいて、前記トランスレータの基板は、前記回路基板テ
ストポイントを前記コンタクトポイントに電気的に接続
する導体通路を有し、該導体通路は、テストを行ってい
る前記基板の如何なる回路も一つのスキャニングチャン
ネルに多重に接続しないように構成されている。
【００１２】請求項１２記載のプリント回路基板の試験
装置は、請求項１〜１１のいずれか１項に記載の試験装
置において、前記トランスレータの基板は、前記回路基
板テストポイントを前記コンタクトポイントに電気的に
接続する導体通路を有し、前記導体通路は、如何なるス
キャニングチャンネルも一つの回路基板テストポイント
に多重に接続しないように構成されている。請求項１３
記載のプリント回路基板の試験装置は、請求項１〜１２
のいずれか１項に記載の試験装置において、前記テスト
結線と前記回路基板テストポイントとの間の前記電気的
接続を電気的に接続するためのリンキングマスクが設け
られ、前記リンキングマスクはアダプターとグリッドパ
ターンの間に配置され、前記リンキングマスクは、前記
アダプターのプローブからなる少なくとも２つのコネク
ティングエレメントを電気的に連結し、そして／又は前
記グリッドパターンのコンタクトポイントに少なくとも
２つのコネクティングエレメントを電気的に連結する導
体通路を有している。請求項１４記載のプリント回路基
板の試験装置は、請求項１３記載の試験装置において、
前記リンキングマスクは、前記アダプターの前記プロー
ブの一部が、前記グリッドパターンの前記コンタクトポ
イントに接触するように延設されるための孔を有してい
る。請求項１５記載のプリント回路基板の試験装置は、
請求項１４記載の試験装置において、前記リンキングマ
スクに載っているプローブは前記孔を通って延設された
前記プローブより短くなっている。
【００１３】請求項１６記載のプリント回路基板の試験
装置は、請求項１〜１５のいずれか１項に記載の試験装
置において、前記トランスレータがトランスレータ基板
からなって、その表面にはコンタクトパッドを備え、各
コンタクトパッドは回路基板テストポイントに割り当て
られ、そして、反対側の面には各々がテスト結線に割り
当てられているコンタクトパッドを有し、回路基板テス
トポイントに割り当てられた前記コンタクトパッドのう
ちの２つが共に、一つのテスト結線に割り当てられた１
つのコンタクトパッドに電気的に接続されている。
【００１４】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態につき説明し、本発
明の理解に供する。ここに、図１は単純化したベースグ
リッドパターンの概略平面図、図２は２つのスキャニン
グチャンネルを含むグリッドベースの断面図、図３は隣
接基準を例示するための導体通路パターンの平面図、図
４はリンキングマスクを含むアダプターの断面図、図５
はツーステージ型のアダプターの断面図、図６は単純化
した別のグリッドパターンの概略平面図、図７はトラン
スレータの導体通路を上から見た概略平面図、図８は別
の試験装置の一部を示す断面図である。
【００１５】本発明の一実施の形態に係るプリント回路
基板の試験装置は、グリッドパターンに電気的に接続さ
れる電子アナライザーを有している。グリッドパターン
の上にはアダプターが装着されている。テストをする基
板はアダプターの上に配置されている。後者（アダプタ
ー）は、各ケースに応じて、テストをする基板にあるポ
イントと、グリッドパターンのコンタクトポイントある
いはパッド領域との間の電気的接合を行うものである。
トランスレータ基板が、このアダプター内に装入される
ことがあり、この手段によって、電気的な結線がコンタ
クトポイントから、前者（グリッドパターン）から間隔
を開けて設けられた回路基板テストポイントに中継され
る。
【００１６】本発明の一実施の形態に係る装置は、グリ
ッドベース３上に形成される幾つかのコンタクトポイン
ト２を有するグリッドパターンアレイ１を備え、グリッ
ドパターンアレイ１の少なくとも２つのコンタクトポイ
ント２は、グリッドベース３内において電気的に接続さ
れている。グリッドベース３は好ましくは、一つの積層
された回路基板として構成されている。図２に示す具体
的な実施の形態においては、グリッドベース３は上部及
び下部に形成される最上層４、最下層５と、１３の中間
層６によって構成されている。
【００１７】各コンタクトポイント２から垂直に、最上
層４と全ての中間層６を上方に向かって貫通するフィー
ドスルーコンタクト（feed-through contacts 、貫通接
点）７がある。フィードスルーコンタクト７は、通常導
電性を有し冶金的にめっきされた一つの孔として構成さ
れている。フィードスルーコンタクト７は、平面視し
て、例えば、正方形グリッドパターン状（即ち、正方形
の各角部にフィードスルーコンタクト７が格子状に位置
する）に配列されている。そして、２つのフィードスル
ーコンタクト７間の中心間距離ａは例えば５００μｍで
ある。セラミックス製のグリッドベース３の場合には、
中心間距離ａは１００μｍに減少することがある。規定
のグリッドパターンの他の種類としては、例えば、長方
形又は六角形のグリッドパターンや、隣接する列のフィ
ードスルーコンタクト７がずれた状態（例えば、千鳥足
状）で配列されているグリッドパターンがある。
【００１８】前記フィードスルーコンタクト７とこれに
対応するコンタクトポイント２は、図１に示すように横
列（Ｒ１、Ｒ２、・・）と縦列（Ｓ１、Ｓ２、・・・）
を有してこのように配列されている。グリッドベース３
内において、フィードスルーコンタクト７の２つの列の
間には、複数の導体通路１０が埋め込まれている。そし
て、この導体通路１０は、以下においてはスキャニング
チャンネルと呼ばれている。図１に示す具体的な実施の
形態においては、１２のスキャニングチャンネル１０
が、各々、２列のフィードスルーコンタクト７の間に備
えられ、これは、図２に示す実施の形態の場合には２４
個あり、各々は２つの中間層６の間に挟まれた内貼（in
tercoating) 状態で対となって配列されている。フィー
ドスルーコンタクト７の列に隣接して配列された１２対
のスキャニングチャンネル１０は、各々のケースにおい
て、この列、即ち、めっきされたスルーコンタクト７各
々に割り当てられている。そして、このようにしてある
列の各々のコンタクトポイント２は、ブランチライン１
１を経由してこの列に割り当てられているスキャニング
チャンネル１０の一つに電気的に接続されている。
【００１９】図２においては、３６のチャンネルがＫ１
からＫ３６で識別されているが、ここで図１において、
最初の３列のコンタクトポイント２に、前記した数のチ
ャンネルが入り込み、これらが電気的に連結されてい
る。図１に示す実施の形態においては、一列内の１２番
目ごとのコンタクトポイント２は、同じ番号のスキャニ
ングチャンネル１０に電気的に接続されている。この意
味を他の言葉でいえば、一列における各々１２番目ごと
のコンタクトポイント２はスキャニングチャンネル１０
を介して電気的に連結されている。このようにして、各
々のケースに応じて、単独のスキャニングチャンネル１
０によって、数あるコンタクトポイント２のスキャニン
グが提供されている。この結果、グリッドベース３にお
ける導体通路構造が実質的に単純化され、その結果、フ
ィードスルーコンタクト７は、従来のグリッドベースよ
り、より密接して隙間を開けて配置されることができ、
そして、このようにして、コンタクトポイント２のグリ
ッドパターン密度を極めて増大することができる。
【００２０】前記スキャニングチャンネル１０は、グリ
ッドベース３の端で、例えば、走査型又は電子型アナラ
イザーの電気回路が接続できるようなコネクターのよう
なものに電気的に接続されている。グリッドパターンア
レイ１の上には多数のコンタクトポイント２があるにも
関わらず、電子アナライザーのテスト用結線の数はかな
り少ない。これは、単に一つのテスト用結線が各々のス
キャニングチャンネル１０に対して設けられていること
が必要であるからである。周知の従来型の試験装置にお
いては、電子アナライザーへの分離されたテスト用結線
は各コンタクトポイント２に対して１本ずつ備えられて
いる。これらの周知の試験装置に比較して、アナライザ
ーの電気回路はかなり減少している、即ち、正確にはコ
ンタクトポイントが、スキャニングチャンネルとテスト
用結線の部分においてグループ化される程度に応じて、
アナライザーの電気回路は減少している。コネクターの
代わりに、何らかの適切に開放できる着脱式の電気的接
続や開放できない固定式の電気的接続が、グリッドベー
ス３と電子アナライザー間のインターフェイスに備えら
れることができる。例えば、前記テスト用結線はスキャ
ニングチャンネル１０に半田付けによって行ってもよ
い。このように、開放できない電気的接続は、電子アナ
ライザーがグリッドベース３と一体化されている場合、
あるいはグリッドベース３の下側に隣接して取付けられ
ている場合に特に適切である。
【００２１】更に加えて、本発明に従うこの装置の機械
的構成は、その電気的接続がグリッドベース３の側で配
列されているので、極めて簡単である。この結果、エレ
クトロニクス関係がグリッドベース３から物理的に分離
して配列されうる。従って、圧力プレートのような圧力
素子をグリッドベース３の下に直接配列することがで
き、この圧力プレートによって、グリッドベース３とア
ダプター及び／又はトランスレータとがテストをする基
板に対して押圧される。各コンタクトポイントの電気的
接続によって、テストを行う基板の個々の回路は電気的
に接続されている。この結果、いわゆる平行型テスター
（＝試験装置とアダプター）に対して従来型の開回路又
は短絡回路テストを行うことができないことがあり得
る。
【００２２】個々の回路間の望ましくない電気的接続を
避けることができる一つの可能性としては、フィンガー
試験器において知られており、テストを行う基板のどの
回路間で実際に回路基板内の電気的接続が起こりえない
かを判断する隣接プログラムの適用である。その結果、
隣接基準を満足しているそのような２つの回路の電気的
な結合は、グリッドパターンのコンタクトポイントを経
由するテストに否定的な影響を及ぼさない。
【００２３】図３に５つの導体通路部分４２ａ〜４２ｅ
が概略的に簡略化されて例示されている。これらの導体
通路部分４２ａ〜４２ｅはお互いに平行に配列され、各
々の終点にはコンタクトリング４３を有している。図３
においては、左側に配列された導体通路部分４２ａのみ
が、更なる導体通路部分４４に接続されている。この導
体通路部分４４は下方に伸びて、残りの導体通路部分４
２ｂ〜４２ｅのコンタクトリング４３の列と平行になっ
ている。この導体通路部分４４はその一つの端部に接触
パッド４５を有している。
【００２４】２つの特定の導体通路の間に電気的な接続
が起こりうるか否かは、次の隣接基準によって判断され
る。 １．もし、特定の導体通路の間に一つの更なる導体通路
が存在する場合には、この２つの特定の導体通路間に直
接には短絡回路は生じない。導体通路部分４２ｂと４２
ｄとの間に走っているものは導体通路部分４２ｃであ
り、そして、導体通路部分４２ｃと４２ｅの間に走って
いるものは導体通路部分４２ｄである。この結果、直接
的に隣接した導体通路部分の間に短絡回路を生じること
なしに、短絡回路は、導体通路部分４２ｂ、４２ｄの間
及び導体通路部分４２ｃ、４２ｅの間には各々直接的に
起こりえない。従って、直接的に隣接した導体通路部分
に対して短絡テストを行うことで十分である。このよう
に直接隣接していない導体通路部分は、隣接基準を満足
し、そして、図３に破線４６によって概略的に示される
ように、短絡回路テストに対しては、お互いに電気的に
連結させることができる。
【００２５】２．若し、２つの導体通路間の間隔(spac
e) が、いかなる箇所においても、予め決定された隣接
間隔より狭くない場合（即ち、予め決定された隣接間隔
と同じかより広い場合）には、この２つの導体通路の間
に短絡回路は原則的に排除されている。導体通路部分４
２ａ、４４を構成している導体通路の列は、中間に配置
される更なる導体通路なしで、個々の導体通路からの間
隔Ａ１〜Ａ３を異ならせて形成している。Ａ１からＡ３
のこれらの間隔は、隣接間隔に比較されるべきものであ
り、個々の導体通路４２ｂ〜４２ｅからの間隔Ａ１〜Ａ
３が前記した隣接間隔より大きい時には、対応する導体
通路は隣接基準を満足している。隣接間隔は、本質的に
回路基板が製造される方法によって決められ、通常の規
則では、０．５ｍｍ〜５ｍｍの範囲であり、より好まし
くは１ｍｍ〜３ｍｍの範囲である。
【００２６】３．若し、導体通路が回路基板中におい
て、他の層に配列されている場合には、これらは短絡回
路を形成することができない。そして、これらは更なる
隣接基準を満足する。
【００２７】２つの導体通路の間に短絡回路が生じえる
か否かを判断するに当たっては、上記隣接基準の一又は
それ以上を用いることができ、これらは一つの「ＯＲ」
に論理的にリンクされている。これによって、導体通路
間の短絡回路の除去には１つの基準を満足させることで
十分である。もし、回路基板の製造にあって特別な方法
が用いられる場合、例えば、一つのストッパーが回路基
板のある部分の間で覆われて、その結果、これらの部分
からこれらの導体通路の間において、短絡回路が生じる
ことができない時、前記した隣接基準はこれらの特定の
基準によって補足することができる。
【００２８】この隣接基準を満足している導体通路又は
回路対は、スキャニングチャンネル１０を経由して電気
的に接続することができる。これらの「望ましい」短絡
回路又は電気的接続は、テストを行うときの不利益が全
くないだけではなく、場合によっては、２又はそれ以上
の回路が一つのテストで同時にテストできるので、テス
トが短縮され、そして単純化されるという結果さえもた
らすものである。
【００２９】このように望まれた電気的接続が、図４に
示すように、グリッドベースとアダプターとの間に挿入
されているリンキングマスク（リンクマスク）５０によ
っても人工的に作ることができる。図４に概略的に、ト
ップ及びボトムに形成される最上層５１と最下層５２を
備えるアダプター３２が例示され、この最上層５１と最
下層５２にはそれぞれ、テストを行う基板のテストポイ
ントにグリッドパターンアレイ１のコンタクトポイント
２を電気的に接続するための釘あるいは針状のテストプ
ローブ５４が挿通する開孔５３が所定のパターンで設け
られている。
【００３０】この発明は、上記したアダプター３２に限
定されるものではない。同様に、本発明はキンクタイプ
のテストプローブを用いるアダプターにも適用可能であ
り、更には、釘状のテストプローブ５４の代わりに、曲
がった釘状のテストプローブや電気的に導体からなるゴ
ムボタンのようなものを使用するアダプターにも適用さ
れる。
【００３１】前記リンキングマスク５０はグリッドパタ
ーンアレイ１の上に配置され、そして、グリッドパター
ンアレイ１のコンタクトポイント２に接触させるための
アダプター３２のプローブ５４が挿通する複数の孔５５
を備えている。アダプター３２に面しているリンキング
マスク５０の表面に、導体通路５７が設けられている。
これらの各々は、グリッドパターン１のコンタクトポイ
ント２に接していないアダプター３２の少なくとも２つ
のプローブ５４に電気的に連結している。これらの導体
通路５７とこれに対応するアダプター３２のプローブ５
４を介して、テストを行っている基板の個々の回路の間
の電気的な連結が特定してなされている。その結果とし
て、連結された回路が、一つの回路のように、一回の試
みで短絡回路のテストがなされ、このようにして、基板
のテストがスピードアップされる。
【００３２】図４において、リンキングマスク５０の表
面にある導体通路５７が示されている。これらの導体通
路５７は、本発明の範囲においては、リンキングマスク
５０内に構成することもできる。これらは、表面におい
てのみ小さな導体通路コンタクトポイントを導出させ、
そして、そこで必要であれば、下側のコンタクトポイン
ト２に直接接続される。このリンク機能と連係して、又
はこのリンク機能無しで、このようなマスクは、導体通
路コンタクトポイントの非常に密なグリッドパターンを
提供することができる。そして、マスク５０の表面に分
配して配列されているこのコンタクトポイントの幾つか
は、導体通路５７によって、グリッドパターンの一つの
コンタクトポイント２に、直接に、あるいはプローブ５
４及び回路並びに更なるプローブ５４を介して連結され
ている。この導体通路コンタクトポイントは、コンタク
トポイント２より際立って小さく、例えば、側面長さが
１００μｍ〜８００μｍである四角形で構成されるのが
好ましい。このようなアダプターマスクを使用すること
によって、即ち、導体通路コンタクトポイントのより緊
結でより密な配列を有するこのマスクを単に据え付ける
ことによって、グリッドパターンのコンタクトポイント
２の密度を簡単に高めることが可能である。
【００３３】理想的に、テストを行う基板の個々の回路
間のリンキングマスク５０の電気的結合によって、これ
らの回路は、全部でわずか２つの配列の回路に結合する
か、あるいは電気的に接続することができる。この結
果、回路基板上にある短絡回路のテストは、２つの配列
の間の１回のテストによって簡単に達成することができ
る。前記リンキング基板（結合ボード）５０は、開回路
のテストに使用することができる。即ち、テストを行う
基板の個々の回路がこのリンキング基板５０を介してそ
れらの端部で直列に、電気的に接続される。これによっ
て、一回のテストで開回路のテストが可能な長い導体の
列が実現できる。
【００３４】このリンキング基板は、幾つかのコンタク
トポイントがスキャニングチャンネル１０を介してお互
いに連結されている上記した試験装置と一緒に使用する
と非常に有利である。この配置によってリンキング基板
５０は、単独のコンタクトポイント２に単に接続され、
幾つかのインターリンクされた回路を持つ回路基板であ
るということになる。
【００３５】図４に示すように、リンキングマスク５０
は比較的厚く、そして、前記したグリッドパターンアレ
イ１から隙間を開けて配置されている。このため、導体
通路５７上に載っているプローブ５４は、アダプター３
２の最上層５１において、孔５５に挿通した状態にある
残りのプローブ５４よりも際立って突出している。これ
は、図面においてまさしく図解されている通りである。
リンキングマスク５０によって引き起こされる前記プロ
ーブのレベル差が通常の許容範囲内に収まるように、こ
のようなリンキングマスク５０はその厚みが５０μｍと
なっている。しかしながら、より厚くそしてより強いリ
ンキングマスクもまた、使用することができ、これに
は、導体通路５７上に載っているプローブ５４ｂの長さ
を幾分短めに寸法補正することが必要である。
【００３６】図５には、類似のアダプター３２とリンキ
ング基板５０が示されている。このアダプターの基本構
造は図４に示すものと同一であるが、プローブの長さに
おいてのみ異なる。即ち、リンキング基板５０の孔５５
に差し込まれたプローブ５４ａは、リンキング基板５０
の導体通路５７上に載っているものより長くなってい
る。このアダプター３２を用いると、最初のテストにお
いては、単により長いプローブ５４ａが回路基板テスト
ポイントに接触するだけでテストを行う基板の短絡回路
のテストを行うことができる。そして、第２番目のテス
トにおいては、アダプターに対してテストを行う基板が
より強く押し付けられることによって、短いプローブ５
４ｂがこの回路基板テストポイントに接触する。
【００３７】長いプローブ５４ａのみが回路基板テスト
ポイントに接触している第１のテストにおいては、短絡
回路の試験が実施される。この配置においては、各々の
回路は、単独のプローブ５４ａに接触している。回路基
板テストポイントに短いプローブ５４ｂと長いプローブ
５４ａの両方が接触している第２番目のテストにおいて
は、開路テストが実施される。ここでは、より短いプロ
ーブ５４ｂによってコンタクトが行われるために、個々
の補助回路が直列に接続されることになる。
【００３８】隣接基準の適用をしない場合には、理想的
にはテストを行う基板の各回路に対してただ一つのスキ
ャニングチャンネル１０が必要である。というのは、短
絡回路テスト中には各回路が一回接触する必要があり、
そして、開路テスト中には個々の回路あるいはその部分
が相互にリンクされる必要が単にあるからである。前記
した隣接基準の適用に際しては、必要とするスキャニン
グチャンネルの数を更に減少することが基本的に可能で
ある。
【００３９】開回路及び／又は短絡回路は、フィンガー
試験器によって知られている容量テスティングによって
発見することができる。この装置においては、いくつか
の回路を一回のテストによって同時に詳細に調べること
ができる。容量テスティングは同様に、隣接基準を考慮
に入れてなすこともできる。これによって、結果として
テストの正確さが高められる。望ましくない電気的接触
を避けるための前述した可能性が、単独であるいはコン
ビネーションで使用されうる。
【００４０】本発明に従ったグリッドパターンアレイの
更なる具体例が図６に例示されている。このグリッドパ
ターンアレイは２０の水平横列（Ｒ１─Ｒ２０）と２４
の垂直コラム（Ｓ１─Ｓ２４）に分割される。この横列
とコラム（縦列）の数は実際の応用においては、はるか
に大きくなるであろう。４つの近接した横列（Ｒ１─Ｒ
４；Ｒ５─Ｒ８；Ｒ９─Ｒ１２；等）は、各々一つのセ
グメント（ＳＥ１、ＳＥ２、ＳＥ３、等）を形成してい
る。この各セグメントにおいては、１つの横列の４番目
ごとのコンタクトポイントは、同一の（１つの）スキャ
ニングチャンネルに接続されている。また、この各セグ
メントにおいては、個々の列のコンタクトポイント２は
同一のスキャニングチャンネルに接続され、同一（１
つ）のスキャニングチャンネルに接続される２つの近接
した列のコンタクトポイントは、グリッドベース上に斜
め（又は対角）に配列するのが好ましい。
【００４１】図６に示す実施の形態においては、１つの
セグメントについて４のスキャニングチャンネルが備え
られている。第１のセグメント（ＳＥ１）においては、
コンタクトポイント１が第１のスキャニングチャンネル
に、コンタクトポイント２が第２のスキャニングチャン
ネルに、コンタクトポイント３が第３のスキャニングチ
ャンネルに、そしてコンタクトポイント４が第４のスキ
ャニングチャンネルに接続されている。各スキャニング
チャンネルは、いくつかの横列のコンタクトポイント２
への電気的な結線を備え、一つのスキャニングチャンネ
ルに接続されている隣接した横列又はコラムのコンタク
トポイント２は、好ましくはずらされて配列されてい
る。複数のスキャニングチャンネルがいくつかの横列の
コンタクトポイントに接続されているので、スキャニン
グチャンネルの数が更に減少している。
【００４２】グリッドベース３における個々の層６の間
におけるスキャニングチャンネル１０（図２参照）は、
上からグリッドベース３を見て、異なる方向に配列され
ることができ、更に特別にはお互いに直交して配列する
ことができ、この結果として局所的な選択性をなし遂げ
ることができる。テストを行う基板の回路基板テストポ
イントと電子アナライザーのテスト結線（test connect
ions）との間の個々の電気的結線を、電気的に接続する
ことあるいはショート回路を形成することによって、テ
ストポイントの密度の高い回路基板のテストが達成でき
るという本発明による原理が、図７に示すトランスレー
タ基板３０の電気的接続によって同様になすことができ
る。この目的のためにトランスレータ基板３０が２つの
アダプターの間に配列され、この２つアダプターは、グ
リッドパターンとトランスレータ基板３０との間に配列
されるフルグリッドカセット又はフルグリッドアダプタ
ーと、トランスレータ基板３０とテストを行う基板との
間に配列されるピントランスレータアダプター３２とか
らなる。
【００４３】トランスレータ基板３０においては、図7
に示すように、ピントランスレータアダプターの幾つか
のピンが導体通路４０によって相互に電気的に接続さ
れ、導体通路４０の各々は、（下部の単独のコンタクト
パッド４１ｕを介して）フルグリッドアダプターの単独
のプローブ又はグリッドパターンアレイの単独のコンタ
クトポイント２のみに接続されている。これらの導体通
路４０は、このようにして、２つの又はその以上の上部
のコンタクトパッド４１ｏを下部の単独のコンタクトパ
ッド４１ｕにリンクさせている。
【００４４】このトランスレータ基板を介した電気的接
続は、ピントランスレータアダプターのピンの数を、フ
ルグリッドアダプターのプローブの数又はグリッドパタ
ーンアレイのコンタクトポイント２の数より多くするこ
とができる。この実施の形態は、既存の試験装置を用い
て、高い経済的効果を成しえることができ、回路基板テ
ストポイントの密度を有効に高めることができる。そし
て、前記した望ましくない電気的な接触を避ける方法
も、同様に適用できる。
【００４５】回路基板１０１をテストするための本発明
に従う次の装置を図８を参照しながら説明する。この試
験装置は、テストする基板１０１とフルグリッドカセッ
ト１０３との間に配列されたアダプター３２を有してい
る。フルグリッドカセット１０３は、通常の配列におい
て、複数のコンタクトポイントあるいはパッド２を持っ
て従来法によって構成することも可能な試験装置のグリ
ッドベース３の上に配置されている。パッド２は好まし
くは長方形の金のタブから構成されており、各パッド２
は、そのようなものとして知られている電子アナライザ
ーのテスト用結線（図示せず）に導体通路１０６を介し
て接続されている。この導体通路１０６は、これの代わ
りにスキャニングチャンネルによって同様に構成するこ
とができる。
【００４６】このアダプター３２は、例えば、複数の挿
入孔１０８を備えている水平配列された３枚のガイド基
板１０７を有する。プローブ５４がより多く又はより少
ない（即ち、幾分）垂直配列状態で、挿通孔１０８を挿
通している。プローブ５４はテストコンタクトとして役
目を果たすものである。これらのテストコンタクトはス
プリングコンタクトや導電性を有するゴム製ボタンや類
似物として構成することができる。テストコンタクトと
して利用できる導電性を有するゴム製ボタンは例えば、
ＥＰ０３６９１１２ Ｂ１において知られている。
【００４７】アダプター３２には側部に垂直側壁１１０
が設けられている。この垂直側壁１１０はガイド基板１
０７を予め決められた間隔を有して支持し、そして、こ
れらガイド基板１０７によって形成される空間を側部で
遮断している。
【００４８】これらのプローブ５４は、回路基板１０１
上の各ケースに応じた回路基板テストポイントに接触さ
せるために、最上部のガイド基板１０７からその上端１
１１が突出している単純な剛体（例えば、金属ロッド）
からなるプローブである。
【００４９】プローブ５４の各々の下端１１２は、最下
部のガイド基板１０７の開孔１０８に位置している。ア
ダプター３２は、最下部のガイド基板１０７の下方にベ
ース１１３を備え、このベース１１３には垂直なフィー
ドスルーコンタクト（挿通型コンタクト）１１４が組み
込まれている。このフィードスルーコンタクト１１４
は、最下部のガイド基板１０７の開孔１０８に揃えて配
列され、円筒状のブッシュ１１５がフィードスルーコン
タクト１１４の各々に移動可能（shiftably ）に配置さ
れ、落下を防止するため開孔１０８又はフィードスルー
コンタクト１１４の所定位置にロックされている。
【００５０】フルグリッドカセット１０３は、フルグリ
ッドピン１１７が各々配置されている垂直な開孔１１６
を持つ幾つかの層のようなものとして知られている構成
となっている。各々のフルグリッドピン１１７は上ピン
部１１８と下ピン部１１９から構成され、上ピン部１１
８と下ピン部１１９はコイルスプリング１２０を介し
て、各ケースに応じてお互いに弾性的及び電気的伝導性
を有して連結されている。スプリング１２０は上ピン部
１１８、下ピン部１１９の直径より大きな直径を有し、
各ケースに応じて開孔１１６は段付きに形成されてい
る。これによって、フルグリッドピン１１７はフルグリ
ッドカセット内に捕捉された状態で保たれている。上ピ
ン部１１８の自由端はチップ１２１を形成し、下部ピン
部１１９の自由端は鈍角（即ち、鈍頭の、丸みを帯び
た）のコンタクトパッド１２２を構成している。
【００５１】フルグリッドピン１１７は、鈍角（鈍頭）
のコンタクトパッド１２２でもってコンタクトポイント
２に接している。従って、フルグリッドピン１１７はブ
ッシュ１１５に対抗して上方に強制され（即ち、押し上
げられ）、そして、プローブ５４を、回路基板１０１の
テストポイントに対して上方に圧力を持って弾性的に推
進している。コンタクトポイント２は規則正しいパター
ンで配列され、このようにしてグリッドパターンアレイ
を形成している。グリッドパターンアレイのこの規則正
しいグリッドパターンに相関してプローブ５４は歪めら
れており、この結果、この歪められたプローブによっ
て、グリッドパターンアレイの規則正しいグリッドパタ
ーンが回路基板テストポイントの不規則な配置構成に変
換されている。
【００５２】従来法による試験装置と異なる重要な点
は、２又はそれ以上のフルグリッドピン１１７又はプロ
ーブ５４がコンタクトポイント（複数）２に割り当てら
れるということである。この割り当ては原則として変え
られるものであり、言い換えれば各ケースにおいて、少
数のコンタクトポイント２が０もしくはたった１つのプ
ローブ５４に割り当てられたり、少数のコンタクトポイ
ント２が２又はそれ以上のプローブ５４に割り当てられ
たりする。プローブ５４に対して特別に構成されている
コンタクトポイント２の割り当て配列は、テストを行う
電子基板のタイプによる。プローブ５４によって増加し
て構成されているコンタクトポイント２のため、有用な
テストポイントの数が増加している。望ましくない電気
的接続を避けるための上記した方法は同時に使用に供す
ることができる。
【００５３】
【発明の効果】請求項１〜１６記載のプリント回路基板
の試験装置は、複数の回路基板テストポイントを有する
プリント回路基板をテストするための装置であって、複
数のテスト結線を有する電子アナライザーを含み、各回
路基板テストポイントが電気的接続を介して前記電子ア
ナライザーのテスト結線に接続しているプリント回路基
板の試験装置において、テストを行う前記基板の少なく
とも２つの回路基板テストポイントが一本のテスト結線
に連結するように、前記電気的接続の少なくとも２つが
お互いに電気的に接続されている。即ち、本発明におい
ては、いくつかの回路基板テストポイント及び／又は試
験装置のグリッドパターンのいくつかのコンタクトポイ
ントに電子アナライザーのテスト結線の各々が接続され
て、従来の試験装置の電子アナライザーに比較して、電
子アナライザーのユニットの数がかなり減少する。これ
によって、試験装置の全体的な構成が際立って簡略化さ
れる。
【図面の簡単な説明】
【図１】単純化したベースグリッドパターンの概略平面
図である。
【図２】２つのスキャニングチャンネルを含むグリッド
ベースの断面図である。
【図３】隣接基準を例示するための導体通路パターンの
平面図である。
【図４】リンキングマスクを含むアダプターの断面図で
ある。
【図５】ツーステージ型のアダプターの断面図である。
【図６】別のグリッドパターンの概略平面図である。
【図７】トランスレータの導体通路を上から見た概略平
面図である。
【図８】更なる試験装置の一部を示す断面図である。
【符号の説明】
１：グリッドパターンアレイ、２：コンタクトポイン
ト、３：グリッドベース、４：最上層、５：最下層、
６：中間層、７：フィードスルーコンタクト、１０：ス
キャニングチャンネル（導体通路）、１１：ブランチラ
イン、３０：トランスレータ基板、３２：アダプター、
４０：導体通路、４１ｏ：上部のコンタクトパッド、４
１ｕ：下部のコンタクトパッド、４２ａ：導体通路部
分、４２ｂ：導体通路部分、４２ｃ：導体通路部分、４
２ｄ：導体通路部分、４２ｅ：導体通路部分、４３：コ
ンタクトリング、４４：導体通路、４５：接触パッド、
４６：破線、５０：リンキングマスク、５１：最上層、
５２：最下層、５３：開孔、５４：テストプローブ、５
４ａ：プローブ、５４ｂ：プローブ、５５：孔、５７：
導体通路、１０１：回路基板、１０３：フルグリッドカ
セット、１０６：導体通路、１０７：ガイド基板、１０
８：開孔、１１０：垂直側壁、１１１：上端、１１２：
下端、１１３：ベース、１１４：フィードスルーコンタ
クト、１１５：円筒状のブッシュ、１１６：開孔、１１
７：フルグリッドピン、１１８：上ピン部、１１９：下
ピン部、１２０：コイルスプリング、１２１：チップ、
１２２：コンタクトパッド
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−78175（ＪＰ，Ａ) 特開 平５−322955（ＪＰ，Ａ) 実開 平２−72581（ＪＰ，Ｕ) 国際公開96／27136（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) G01R 31/02 G01R 31/28 H05K 3/00

Claims (16)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の回路基板テストポイントを有する
    プリント回路基板の開回路及び短絡回路をテストするた
    めの装置であり、複数のテスト結線を有する電子アナラ
    イザーを含み、各回路基板テストポイントが電気的接続
    を介して前記電子アナライザーのテスト結線に接続し、 前記電子アナライザーの前記テスト結線は、アダプター
    及び／又はトランスレータがその上に装着されるグリッ
    ドパターンに、電気的に接続されて、前記アダプター及
    び／又はトランスレータの上に配置された前記回路基板
    上の回路基板テストポイントから前記グリッドパターン
    のコンタクトポイントに電気的な連結が行われ、 前記グリッドパターンはグリッドベースの表面に形成さ
    れ、前記グリッドパターンの少なくとも２つのコンタク
    トポイントが前記グリッドベースにおいて、相互に電気
    的に接続されているプリント回路基板の試験装置であっ
    て、 前記グリッドベースは、積層された回路基板によって構
    成され、 そして、フィードスルーコンタクトが前記コンタクトポ
    イントから前記グリッドベースの各々の層を通って垂直
    方向下方に伸び、前記フィードスルーコンタクトと前記
    コンタクトポイントが規則正しいグリッドパターン状に
    配置され、 前記フィードスルーコンタクトと前記コンタクトポイン
    トが幾つかの列で配列され、しかも、スキャニングチャ
    ンネルが前記フィードスルーコンタクトの列の間に方向
    付けて配置され、各々の前記フィードスルーコンタクト
    が電気的に１つのスキャニングチャンネルに接続され
    て、 しかも、一列のコンタクトポイントのｘ番目ごとのコン
    タクトポイントが、同じスキャニングチャンネルに電気
    的に接続されていることを特徴とするプリント回路基板
    の試験装置。
  2. 【請求項２】 前記試験装置は、幾つかのコンタクトポ
    イントを有するグリッドパターンを有し、２つのテスト
    コンタクトが少なくとも一つのコンタクトポイントから
    生じ、各テストコンタクトは、テストを行う前記基板の
    回路基板テストポイントに接続することができる請求項
    １記載のプリント回路基板の試験装置。
  3. 【請求項３】 前記アダプターがフルグリッドカセット
    の上に配置され、前記フルグリッドカセットは前記試験
    装置のグリッドパターン上に装着され、前記試験装置は
    コンタクトポイントとして規則正しく配列されたパッド
    を有し、それぞれのパッドは、導体通路を介して電子ア
    ナライザーに接続されている請求項２記載のプリント回
    路基板の試験装置。
  4. 【請求項４】 前記テストコンタクトはプローブからな
    る請求項２又は３記載のプリント回路基板の試験装置。
  5. 【請求項５】 テストを行っている前記基板の回路が、
    以下の（１）〜（３）の何れかに示す隣接基準を満足す
    る時に、これらの回路の回路基板テストポイントのみ
    が、電気的に連結されている請求項１〜４のいずれか１
    項に記載のプリント回路基板の試験装置。 （１）テストを行っている前記基板の２つの特定な回路
    が、この２つの回路の間に更なる回路が配置されている
    時に、隣接基準を満足する。 （２）テストを行っている前記基板の２つの特定の回路
    が、前記２つの回路の間に、予め決定された隣接した間
    隔より小さいスペースの場所がないときに、隣接基準を
    満たす。 （３）テストを行っている前記基板の２つの特定の回路
    が、この２つの回路がテストを行っている前記基板の異
    なる層に配列されているときに、隣接基準を満たす。
  6. 【請求項６】 前記コンタクトポイントの中心間距離ａ
    は１００μｍから１ｍｍである請求項１〜５のいずれか
    １項に記載のプリント回路基板の試験装置。
  7. 【請求項７】 前記ｘは、３〜１００の何れかの数とな
    っている請求項１〜６のいずれか１項に記載のプリント
    回路基板の試験装置。
  8. 【請求項８】 前記電子アナライザーに接続するため
    に、前記グリッドベース側に電気的なインターフェイス
    が配置されている請求項１〜７のいずれか１項に記載の
    プリント回路基板の試験装置。
  9. 【請求項９】 前記電気的なインターフェイスはコネク
    ターによって構成されている請求項８記載のプリント回
    路基板の試験装置。
  10. 【請求項１０】 前記アダプターはプローブを有し、各
    々が一つのコンタクトポイントで終わって、少なくとも
    １本のプローブが前記グリッドパターンに対しての垂線
    に相対的に傾いて配置されている請求項１〜９のいずれ
    か１項に記載のプリント回路基板の試験装置。
  11. 【請求項１１】 前記トランスレータの基板は、前記回
    路基板テストポイントを前記コンタクトポイントに電気
    的に接続する導体通路を有し、該導体通路は、テストを
    行っている前記基板の如何なる回路も一つのスキャニン
    グチャンネルに多重に接続しないように構成されている
    請求項１〜１０のいずれか１項に記載のプリント回路基
    板の試験装置。
  12. 【請求項１２】 前記トランスレータの基板は、前記回
    路基板テストポイントを前記コンタクトポイントに電気
    的に接続する導体通路を有し、前記導体通路は、如何な
    るスキャニングチャンネルも一つの回路基板テストポイ
    ントに多重に接続しないように構成されている請求項１
    〜１１のいずれか１項に記載のプリント回路基板の試験
    装置。
  13. 【請求項１３】 前記テスト結線と前記回路基板テスト
    ポイントとの間の前記電気的接続を電気的に接続するた
    めのリンキングマスクが設けられ、前記リンキングマス
    クはアダプターとグリッドパターンの間に配置され、前
    記リンキングマスクは、前記アダプターのプローブから
    なる少なくとも２つのコネクティングエレメントを電気
    的に連結し、そして／又は前記グリッドパターンのコン
    タクトポイントに少なくとも２つのコネクティングエレ
    メントを電気的に連結する導体通路を有する請求項１〜
    １２のいずれか１項に記載のプリント回路基板の試験装
    置。
  14. 【請求項１４】 前記リンキングマスクは、前記アダプ
    ターの前記プローブの一部が、前記グリッドパターンの
    前記コンタクトポイントに接触するように延設されるた
    めの孔を有する請求項１３記載のプリント回路基板の試
    験装置。
  15. 【請求項１５】 前記リンキングマスクに載っているプ
    ローブは前記孔を通って延設された前記プローブより短
    くなっている請求項１４記載のプリント回路基板の試験
    装置。
  16. 【請求項１６】 前記トランスレータがトランスレータ
    基板からなって、その表面にはコンタクトパッドを備
    え、各コンタクトパッドは回路基板テストポイントに割
    り当てられ、そして、反対側の面には各々がテスト結線
    に割り当てられているコンタクトパッドを有し、回路基
    板テストポイントに割り当てられた前記コンタクトパッ
    ドのうちの２つが共に、一つのテスト結線に割り当てら
    れた１つのコンタクトパッドに電気的に接続されている
    請求項１〜１５のいずれか１項に記載のプリント回路基
    板の試験装置。
JP31132597A 1996-10-28 1997-10-27 プリント回路基板の試験装置 Expired - Fee Related JP3307574B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE1996144725 DE19644725C1 (de) 1996-10-28 1996-10-28 Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE1997118637 DE19718637A1 (de) 1997-05-02 1997-05-02 Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE19644725.9 1997-05-02
DE19718637.8 1997-05-02

Publications (2)

Publication Number Publication Date
JPH10227826A JPH10227826A (ja) 1998-08-25
JP3307574B2 true JP3307574B2 (ja) 2002-07-24

Family

ID=26030832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31132597A Expired - Fee Related JP3307574B2 (ja) 1996-10-28 1997-10-27 プリント回路基板の試験装置

Country Status (6)

Country Link
US (2) US6154863A (ja)
EP (1) EP0838688B1 (ja)
JP (1) JP3307574B2 (ja)
CN (1) CN1209632C (ja)
DE (1) DE59712869D1 (ja)
TW (1) TW360790B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW360790B (en) * 1996-10-28 1999-06-11 Atg Test Systems Gmbh Printed circuit board test apparatus and method
EP1031042B1 (de) * 1998-11-02 2001-06-20 ATG TEST SYSTEMS GmbH & Co. KG Vorrichtung zum prüfen von leiterplatten
DE19943388B4 (de) * 1999-09-10 2010-04-08 Atg Luther & Maelzer Gmbh Vorrichtung zum Prüfen von Leiterplatten
DE10025751A1 (de) * 2000-05-24 2001-12-06 Atg Test Systems Gmbh Verfahren zum Untersuchen einer leiterplatte an einem vorbestimmten Bereich der Leiterplatte und Vorrichtung zum Durchführen des Verfahrens
DE10203638A1 (de) * 2002-01-30 2003-07-31 Test Plus Electronic Gmbh Testadaptersystem zum Verbinden von Testnadeln eines Testadapteres mit einer Prüfeinrichtung
DE10260238B4 (de) * 2002-12-20 2007-04-05 Atg Test Systems Gmbh & Co.Kg Adapter zum Testen einer oder mehrerer Leiteranordnungen und Verfahren
JP4493981B2 (ja) * 2003-10-31 2010-06-30 エスペック株式会社 半導体デバイスの実装部材、半導体デバイスの実装構造、および半導体デバイスの駆動装置
AT500263B1 (de) 2004-03-15 2007-04-15 T I P S Messtechnik Gmbh Verfahren und schaltung zum schutz von prüfkontakten bei der hochstrom-messung von halbleiter-bauelementen
JP2007165391A (ja) * 2005-12-09 2007-06-28 Tsutomu Takahashi プリント基板検査装置およびプリント基板検査装置用グリッド変換基板
DE102007047269A1 (de) 2007-10-02 2009-04-09 Atg Luther & Maelzer Gmbh Vollrasterkassette für einen Paralleltester zum Testen einer unbestückten Leiterplatte, Federkontaktstift für eine solche Vollrasterkassette sowie Adapter für einen Paralleltester zum Testen einer unbestückten Leiterplatte
CN101221210B (zh) * 2007-11-30 2010-05-19 华南理工大学 一种成品线路板自动测试校正系统及其自动测试校正方法
DE102008006130A1 (de) 2008-01-25 2009-07-30 Atg Luther & Maelzer Gmbh Modul für einen Paralleltester zum Prüfen von Leiterplatten
DE102009016181A1 (de) 2009-04-03 2010-10-14 Atg Luther & Maelzer Gmbh Kontaktierungseinheit für eine Testvorrichtung zum Testen von Leiterplatten
US8269505B2 (en) * 2009-12-15 2012-09-18 International Business Machines Corporation Locating short circuits in printed circuit boards
US9627306B2 (en) * 2012-02-15 2017-04-18 Cypress Semiconductor Corporation Ball grid structure
KR20140035590A (ko) * 2012-09-14 2014-03-24 삼성전자주식회사 전자장치와 그 제어방법
CN103675575B (zh) * 2012-09-18 2016-07-20 英业达科技有限公司 使用单个短路点群组测试被测板卡的系统及其方法
TWI461715B (zh) * 2012-12-06 2014-11-21 Wistron Corp 測試裝置以及電子裝置的測試方法
CN104464266B (zh) * 2014-12-05 2017-09-05 深圳市创荣发电子有限公司 一种带有遥控器的主控板自动测试系统
DE102015113046A1 (de) 2015-08-07 2017-02-09 Xcerra Corp. Positioniereinrichtung für einen Paralleltester zum Testen von Leiterplatten und Paralleltester zum Testen von Leiterplatten
CN108226754A (zh) * 2017-12-27 2018-06-29 西门子数控（南京）有限公司 生成电路布局的方法、装置、计算设备及存储介质
TWI743918B (zh) * 2020-07-31 2021-10-21 牧德科技股份有限公司 電路板的電性測試方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3970934A (en) 1974-08-12 1976-07-20 Akin Aksu Printed circuit board testing means
JPS57132392A (en) 1981-02-09 1982-08-16 Mitsubishi Electric Corp Method of inspecting printed circuit board
US4724383A (en) 1985-05-03 1988-02-09 Testsystems, Inc. PC board test fixture
EP0215146B1 (de) * 1985-09-16 1988-08-03 MANIA Elektronik Automatisation Entwicklung und Gerätebau GmbH Vorrichtung zum elektronischen Prüfen von Leiterplatten oder dergleichen
DE3638372A1 (de) 1986-11-11 1988-05-26 Lang Dahlke Helmut Vorrichtung zum pruefen von elektrischen leiterplatten
FR2608775B1 (fr) * 1986-12-19 1988-12-30 Thomson Csf Interface de test pour circuits imprimes nus
US4935696A (en) 1987-04-16 1990-06-19 Teradyne, Inc. Test pin assembly for circuit board tester
DE3838413A1 (de) * 1988-11-12 1990-05-17 Mania Gmbh Adapter fuer elektronische pruefvorrichtungen fuer leiterplatten und dergl.
US4977370A (en) 1988-12-06 1990-12-11 Genrad, Inc. Apparatus and method for circuit board testing
DE4237591A1 (de) * 1992-11-06 1994-05-11 Mania Gmbh Leiterplatten-Prüfeinrichtung mit Folienadapter
FR2660072B1 (fr) * 1990-03-21 1992-07-24 Int Market Dev Appareil de test de circuit imprime.
US5157325A (en) 1991-02-15 1992-10-20 Compaq Computer Corporation Compact, wireless apparatus for electrically testing printed circuit boards
JP3030978B2 (ja) 1991-09-17 2000-04-10 ジェイエスアール株式会社 回路基板の検査電極装置および検査方法
JPH06308184A (ja) 1993-04-22 1994-11-04 Hitachi Electron Eng Co Ltd 基板絶縁試験における浮遊電荷排出方法
US5633598A (en) * 1993-06-23 1997-05-27 Everett Charles Technologies, Inc. Translator fixture with module for expanding test points
DE4323276A1 (de) * 1993-07-12 1995-01-19 Mania Gmbh Vollmaterialadapter
FR2708745B1 (fr) * 1993-07-30 1995-10-27 Vaucher Christophe Grille de test pour testeur de circuit imprimé nu.
JPH0763788A (ja) 1993-08-21 1995-03-10 Hewlett Packard Co <Hp> プローブおよび電気部品／回路検査装置ならびに電気部品／回路検査方法
JPH07140202A (ja) 1993-11-17 1995-06-02 Nec Niigata Ltd 信号入力装置
WO1995023341A1 (en) * 1994-02-23 1995-08-31 Everett Charles Technologies, Inc. Translator fixture with module for expanding test points
US5493230A (en) 1994-02-25 1996-02-20 Everett Charles Technologies, Inc. Retention of test probes in translator fixtures
DE4406538A1 (de) * 1994-02-28 1995-08-31 Mania Gmbh Leiterplatten-Prüfeinrichtung mit Prüfadapter und Verfahren zum Einstellen desselben
US5457380A (en) * 1994-05-11 1995-10-10 Genrad, Inc. Circuit-test fixture that includes shorted-together probes
DE19507127A1 (de) * 1995-03-01 1996-09-12 Test Plus Electronic Gmbh Adaptersystem für Baugruppen-Platinen, zu verwenden in einer Prüfeinrichtung
US5663655A (en) 1995-09-22 1997-09-02 Everett Charles Technologies, Inc. ESD protection for universal grid type test fixtures
US5764069A (en) * 1995-10-30 1998-06-09 International Faster Corporation High density grid for testing circuit boards
TW360790B (en) * 1996-10-28 1999-06-11 Atg Test Systems Gmbh Printed circuit board test apparatus and method
US5773988A (en) 1996-10-29 1998-06-30 Hewlett-Packard Company Standard- and limited-access hybrid test fixture

Also Published As

Publication number Publication date
CN1209632C (zh) 2005-07-06
JPH10227826A (ja) 1998-08-25
EP0838688A3 (de) 1999-06-23
EP0838688B1 (de) 2007-08-08
TW360790B (en) 1999-06-11
US6154863A (en) 2000-11-28
CN1181506A (zh) 1998-05-13
DE59712869D1 (de) 2007-09-20
US6340893B1 (en) 2002-01-22
EP0838688A2 (de) 1998-04-29

Similar Documents

Publication Publication Date Title
JP3307574B2 (ja) プリント回路基板の試験装置
US8011089B2 (en) Method of repairing segmented contactor
US5506510A (en) Adaptive alignment probe fixture for circuit board tester
KR100703135B1 (ko) 고밀도 인쇄회로기판
US6292004B1 (en) Universal grid interface
WO2002084307A1 (en) Probe card with coplanar daughter card
KR20020028159A (ko) 전자 회로용 대량 병렬 인터페이스
GB2331408A (en) Probe card for testing integrated circuit chips
JPH10170611A (ja) 実装済み回路基板の標準及び制限アクセス・ハイブリッド試験用取付具
US7538566B2 (en) Electrical test system including coaxial cables
US5781021A (en) Universal fixtureless test equipment
KR100934914B1 (ko) 전기적 접속장치
US6255832B1 (en) Flexible wafer level probe
US6642729B2 (en) Probe card for tester head
JP3690909B2 (ja) 非実装プリント回路基板の試験装置
KR20090013718A (ko) 프로브 조립체
KR100638330B1 (ko) 도체장치 검사용 어댑터
JPH10153644A (ja) Ｂｇａデバイス・テスト用アダプタ・モジュール
JP2764854B2 (ja) プローブカード及び検査方法
JP3708438B2 (ja) プリント回路基板テスタ
US6196866B1 (en) Vertical probe housing
JPH06308155A (ja) プローブ装置
US20030107387A1 (en) Multi-beam probe card
KR101329814B1 (ko) 프로브 카드
KR0117115Y1 (ko) 웨이퍼 테스트용 프로브 카드

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090517

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees