JP3390393B2 - 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体 - Google Patents
自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体Info
- Publication number
- JP3390393B2 JP3390393B2 JP36339399A JP36339399A JP3390393B2 JP 3390393 B2 JP3390393 B2 JP 3390393B2 JP 36339399 A JP36339399 A JP 36339399A JP 36339399 A JP36339399 A JP 36339399A JP 3390393 B2 JP3390393 B2 JP 3390393B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- margin
- interval
- short run
- via cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/394—Routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、自動配置配線シス
テムの配線方法に関し、特に所定の条件を満たすときに
設計ルールに定められた配線最小間隔よりも小さい配線
間隔を部分的に許容するショートランルールを適用して
配線可能な自動配置配線システムの配線方法および自動
配置配線システムの配線方法を記録した記録媒体に関す
る。
テムの配線方法に関し、特に所定の条件を満たすときに
設計ルールに定められた配線最小間隔よりも小さい配線
間隔を部分的に許容するショートランルールを適用して
配線可能な自動配置配線システムの配線方法および自動
配置配線システムの配線方法を記録した記録媒体に関す
る。
【０００２】
【従来の技術】大規模集積回路（ＬＳＩ）のレイアウト
設計においては、ライブラリとして準備されている論理
機能単位（ブロック）を用いて記述された回路図および
チップサイズをもとに、ライブラリにある配線に関する
情報を用いてチップ全体の配線に関するアートワークデ
ータを作成する。アートワークデータの作成は、通常、
コンピュータを用いたＣＡＤ(Computer Aided Design)
による自動配置配線システムを用いて行われる。近年の
ＬＳＩチップの大規模化、高密度化の急激な進展に伴
い、自動配置配線システムにおいても自動配線密度の向
上が望まれている。このため自動配置配線システムに対
して、より多層の配線層を使用した配線機能を装備する
とともに、異なる配線層間を接続するビアを多数含んで
も高密度に配線できるように性能向上要求が強まってい
る。
設計においては、ライブラリとして準備されている論理
機能単位（ブロック）を用いて記述された回路図および
チップサイズをもとに、ライブラリにある配線に関する
情報を用いてチップ全体の配線に関するアートワークデ
ータを作成する。アートワークデータの作成は、通常、
コンピュータを用いたＣＡＤ(Computer Aided Design)
による自動配置配線システムを用いて行われる。近年の
ＬＳＩチップの大規模化、高密度化の急激な進展に伴
い、自動配置配線システムにおいても自動配線密度の向
上が望まれている。このため自動配置配線システムに対
して、より多層の配線層を使用した配線機能を装備する
とともに、異なる配線層間を接続するビアを多数含んで
も高密度に配線できるように性能向上要求が強まってい
る。
【０００３】次に、従来使用されている自動配線システ
ムの構成および配置配線フローの概要について説明す
る。図１１は、自動配置配線システムの構成図である。
自動配置配線システム１は、読込／前処理手段６によ
り、回路図情報ファイル２から設計対象ＬＳＩを構成す
る各ブロックの端子間の接続情報を読み込み、セル／ブ
ロックライブラリ３に登録されたビアやＮＡＮＤゲート
などのセル情報、複雑な論理機能を実現するブロックの
情報から、設計対象ＬＳＩに使用するセル／ブロックに
関するアートワークデータを読み込み、設計ルールファ
イル４から各配線層の配線ピッチ、配線幅および配線最
小間隔、ビアセルを構成する各要素の寸法等の配置配線
時および検証時に使用する設計ルールを読み込む。読み
込んだ情報に基づいて、自動配置配線手段本体７は配置
配線用のデータを作成し、配置配線を実行する。配置配
線の実行結果は配置配線結果検証手段８により検証さ
れ、不具合がなければアートワークデータに再変換した
後に自動配置配線システム１から配置配線結果出力ファ
イル５に出力される。不具合が発見された場合には、自
動配置配線システム１に付属した図示していない入力／
編集手段により不具合点の修正および配置配線の再実行
等が行われる。
ムの構成および配置配線フローの概要について説明す
る。図１１は、自動配置配線システムの構成図である。
自動配置配線システム１は、読込／前処理手段６によ
り、回路図情報ファイル２から設計対象ＬＳＩを構成す
る各ブロックの端子間の接続情報を読み込み、セル／ブ
ロックライブラリ３に登録されたビアやＮＡＮＤゲート
などのセル情報、複雑な論理機能を実現するブロックの
情報から、設計対象ＬＳＩに使用するセル／ブロックに
関するアートワークデータを読み込み、設計ルールファ
イル４から各配線層の配線ピッチ、配線幅および配線最
小間隔、ビアセルを構成する各要素の寸法等の配置配線
時および検証時に使用する設計ルールを読み込む。読み
込んだ情報に基づいて、自動配置配線手段本体７は配置
配線用のデータを作成し、配置配線を実行する。配置配
線の実行結果は配置配線結果検証手段８により検証さ
れ、不具合がなければアートワークデータに再変換した
後に自動配置配線システム１から配置配線結果出力ファ
イル５に出力される。不具合が発見された場合には、自
動配置配線システム１に付属した図示していない入力／
編集手段により不具合点の修正および配置配線の再実行
等が行われる。
【０００４】図１２は、配置配線処理全体のフロー図で
ある。ライブラリ読込処理１２１では、予め回路図情報
ファイル２，セル／ブロックライブラリ３，設計ルール
ファイル４にライブラリデータとして登録しておいた回
路図情報、配線ピッチ、配線幅、配線の最小間隔、ビア
の辺長、配置するブロックの情報を、自動配置配線シス
テムが読み込んで配置配線のルール設定を行う。セル／
ブロック配置処理１２２では、回路図に記述されている
プリミティブセルおよび論理機能ブロックをＬＳＩチッ
プ内に自動的に配置する。セル／ブロック間配線処理１
２３では、設定された配置配線ルールにしたがって各セ
ル／ブロックの端子間を自動配線する。配置配線検証処
理１２４では、未配置ブロック、配線の未接続部やショ
ート部等の不具合が無いことを検証し、最終的に配置配
線済データ出力処理１２５で配置配線システム用のデー
タをＬＳＩを構成する各層のパターンに対応したアート
ワークデータに変換して配置配線結果出力ファイル５に
出力し、終了する。
ある。ライブラリ読込処理１２１では、予め回路図情報
ファイル２，セル／ブロックライブラリ３，設計ルール
ファイル４にライブラリデータとして登録しておいた回
路図情報、配線ピッチ、配線幅、配線の最小間隔、ビア
の辺長、配置するブロックの情報を、自動配置配線シス
テムが読み込んで配置配線のルール設定を行う。セル／
ブロック配置処理１２２では、回路図に記述されている
プリミティブセルおよび論理機能ブロックをＬＳＩチッ
プ内に自動的に配置する。セル／ブロック間配線処理１
２３では、設定された配置配線ルールにしたがって各セ
ル／ブロックの端子間を自動配線する。配置配線検証処
理１２４では、未配置ブロック、配線の未接続部やショ
ート部等の不具合が無いことを検証し、最終的に配置配
線済データ出力処理１２５で配置配線システム用のデー
タをＬＳＩを構成する各層のパターンに対応したアート
ワークデータに変換して配置配線結果出力ファイル５に
出力し、終了する。
【０００５】図１３は、図１２におけるライブラリ読込
処理１２１の詳細フロー図である。従来のライブラリ読
込処理１２１は、回路図情報を回路図情報ファイル２か
ら自動配置配線システムに読み込む回路図情報読込処理
１３１と、設計ルール情報を設計ルールファイル４から
読み込む設計ルール読込処理１３２と、配置配線に使用
するセル／ブロックの情報をセル／ブロックライブラリ
３から読み込むセル／ブロック情報読込処理１３３から
なる。
処理１２１の詳細フロー図である。従来のライブラリ読
込処理１２１は、回路図情報を回路図情報ファイル２か
ら自動配置配線システムに読み込む回路図情報読込処理
１３１と、設計ルール情報を設計ルールファイル４から
読み込む設計ルール読込処理１３２と、配置配線に使用
するセル／ブロックの情報をセル／ブロックライブラリ
３から読み込むセル／ブロック情報読込処理１３３から
なる。
【０００６】設計ルール読込処理１３２はさらに、配線
用のグリッドの間隔を示す配線ピッチＰを読み込むステ
ップ１３４と、信号配線の標準的な配線幅Ｗを読み込む
ステップ１３５と、配線と他の配線との間隔の許容最小
値である配線最小間隔Ｓを読み込むステップ１３６と、
ビアセルのビアの辺長Ｖを読み込むステップ１３７と、
ビアマージンＭを読み込むステップ１３８とを有してい
る。
用のグリッドの間隔を示す配線ピッチＰを読み込むステ
ップ１３４と、信号配線の標準的な配線幅Ｗを読み込む
ステップ１３５と、配線と他の配線との間隔の許容最小
値である配線最小間隔Ｓを読み込むステップ１３６と、
ビアセルのビアの辺長Ｖを読み込むステップ１３７と、
ビアマージンＭを読み込むステップ１３８とを有してい
る。
【０００７】図１４（ａ）はビアセルの平面図であり、
（ｂ）はＬＳＩに搭載したときの断面模式図である。図
１４（ａ）のビアセル２３において、上層の配線と下層
の配線とを接続するビア１４１は辺長がＶの正方形状で
あり、（ｂ）のように上層の配線層２１ａおよび下層配
線層２２ａは、ＬＳＩ製造時のリソグラフィ工程におい
て下層の配線層パターンとビアとの間およびビアと上層
の配線層パターンとの間に重ね合わせのズレが生じても
ビア１４１が上層配線層２１ａおよび下層配線層２２ａ
からはみ出すことが無いように、ビアの四方にビアマー
ジンＭを設けて下層配線層２２ａおよび上層配線層２１
ａを広げている。１４２はシリコン酸化膜等の絶縁層で
ある。
（ｂ）はＬＳＩに搭載したときの断面模式図である。図
１４（ａ）のビアセル２３において、上層の配線と下層
の配線とを接続するビア１４１は辺長がＶの正方形状で
あり、（ｂ）のように上層の配線層２１ａおよび下層配
線層２２ａは、ＬＳＩ製造時のリソグラフィ工程におい
て下層の配線層パターンとビアとの間およびビアと上層
の配線層パターンとの間に重ね合わせのズレが生じても
ビア１４１が上層配線層２１ａおよび下層配線層２２ａ
からはみ出すことが無いように、ビアの四方にビアマー
ジンＭを設けて下層配線層２２ａおよび上層配線層２１
ａを広げている。１４２はシリコン酸化膜等の絶縁層で
ある。
【０００８】図１３において、セル／ブロック情報読込
処理１３３は、ビアセル２３のアートワークセル名を読
み込むステップ１３９と、配置に使用するセル／ブロッ
ク情報を読み込むステップ１４０とを有している。
処理１３３は、ビアセル２３のアートワークセル名を読
み込むステップ１３９と、配置に使用するセル／ブロッ
ク情報を読み込むステップ１４０とを有している。
【０００９】従来の配線方法によるアートワークデータ
出力を模式的に示した配線例図を図１５（ａ）および
（ｂ）に示す。図１５（ａ）の第１従来例の配線例図
は、設計ルールが、配線ピッチＰ＝１．００μｍ，配線
幅Ｗ＝０．５０μｍ，配線最小間隔Ｓ＝０．５０μｍ，
ビアの辺長Ｖ＝０．５０μｍ，ビアマージンＭ＝０．０
５μｍとした場合である。配線同士が隣接したグリッド
に対向して配置された個所の配線間隔は（Ｐ−Ｗ）＝
０．５０μｍであり配線最小間隔Ｓ＝０．５０μｍを満
足するが、ビアセルが配線と対向して配置された個所の
配線間隔は（Ｐ−Ｖ−Ｍ）＝０．４５μｍとなり、また
ビアセル同士が対向して配置された個所の配線間隔は
（Ｐ−Ｖ−Ｍ−Ｍ）＝０．４０μｍとなり、いずれも配
線最小間隔Ｓ＝０．５０μｍを満足しない。このために
図１５（ａ）のようにビアセル２３の周囲は１ピッチ分
空けて他の配線２１又はビアセル２３を配置しなければ
ならないので、この配線例では占有面積Ａ＝１５．００
μｍ2 となり、ブロック間の配線に対するビアセルの割
合が多くなるほど占有面積が増大することになる。な
お、２１は上層の配線で、２２は下層配線である。
出力を模式的に示した配線例図を図１５（ａ）および
（ｂ）に示す。図１５（ａ）の第１従来例の配線例図
は、設計ルールが、配線ピッチＰ＝１．００μｍ，配線
幅Ｗ＝０．５０μｍ，配線最小間隔Ｓ＝０．５０μｍ，
ビアの辺長Ｖ＝０．５０μｍ，ビアマージンＭ＝０．０
５μｍとした場合である。配線同士が隣接したグリッド
に対向して配置された個所の配線間隔は（Ｐ−Ｗ）＝
０．５０μｍであり配線最小間隔Ｓ＝０．５０μｍを満
足するが、ビアセルが配線と対向して配置された個所の
配線間隔は（Ｐ−Ｖ−Ｍ）＝０．４５μｍとなり、また
ビアセル同士が対向して配置された個所の配線間隔は
（Ｐ−Ｖ−Ｍ−Ｍ）＝０．４０μｍとなり、いずれも配
線最小間隔Ｓ＝０．５０μｍを満足しない。このために
図１５（ａ）のようにビアセル２３の周囲は１ピッチ分
空けて他の配線２１又はビアセル２３を配置しなければ
ならないので、この配線例では占有面積Ａ＝１５．００
μｍ2 となり、ブロック間の配線に対するビアセルの割
合が多くなるほど占有面積が増大することになる。な
お、２１は上層の配線で、２２は下層配線である。
【００１０】図１５（ｂ）の第２従来例の配線例図は、
隣接したグリッドに対向配置されたビアセル同士の配線
間隔が配線最小間隔Ｓを満たすように、配線ピッチＰ＝
（Ｖ＋Ｍ＋Ｍ＋Ｓ）＝１．１０μｍとして配線するもの
で、この配線例では占有面積Ａ＝１０．８９μｍ2 で配
線することができる。ただし、対象配線層についてはＬ
ＳＩ全面に渡って配線ピッチＰ＝１．１０μｍとなるの
で、ビアセル個数が少ない場合には、図１５（ａ）の第
１従来例に比較して逆に占有面積が増大してしまうこと
もある。
隣接したグリッドに対向配置されたビアセル同士の配線
間隔が配線最小間隔Ｓを満たすように、配線ピッチＰ＝
（Ｖ＋Ｍ＋Ｍ＋Ｓ）＝１．１０μｍとして配線するもの
で、この配線例では占有面積Ａ＝１０．８９μｍ2 で配
線することができる。ただし、対象配線層についてはＬ
ＳＩ全面に渡って配線ピッチＰ＝１．１０μｍとなるの
で、ビアセル個数が少ない場合には、図１５（ａ）の第
１従来例に比較して逆に占有面積が増大してしまうこと
もある。
【００１１】図１６は特開平３−２９３４３号公報に記
載された第３従来例の配線方法のビアセル置換処理フロ
ー図である。ビアセル置換処理１６０は、図１２のセル
／ブロック間配線処理１２３と配置配線検証処理１２４
との間に挿入して実行される。この第３の従来例におい
ては、図１７の配線例図に示すように、ビアセル１７
１，１７２等の原点位置の異なる複数のビアセルを準備
しておき、ビアが設けられた個所の周囲の状況を認識し
て複数の原点の異なるビアセルの中から適切なビアセル
を選択して置換する。
載された第３従来例の配線方法のビアセル置換処理フロ
ー図である。ビアセル置換処理１６０は、図１２のセル
／ブロック間配線処理１２３と配置配線検証処理１２４
との間に挿入して実行される。この第３の従来例におい
ては、図１７の配線例図に示すように、ビアセル１７
１，１７２等の原点位置の異なる複数のビアセルを準備
しておき、ビアが設けられた個所の周囲の状況を認識し
て複数の原点の異なるビアセルの中から適切なビアセル
を選択して置換する。
【００１２】図１６において、まずステップ１６１で配
置配線済データを読み込み、ステップ１６２で原点の異
なる複数のビアセルの読み込みを行い、ステップ１６３
でビアセルが設けられた各個所の周囲の配線状態の認識
を行い、ステップ１６４で各ビアセルの原点の認識を行
い、ステップ１６５で、図１７の第３従来例の配線例図
に示すようにビアがビアセルと配線およびビアセル同士
の配線間隔配線最小間隔Ｓを満たす範囲で小となるよう
に各ビアセルを最適な原点位置をもつビアセルの選択変
更を行い、ステップ１６６で変更したビアセルへの置換
を行う。
置配線済データを読み込み、ステップ１６２で原点の異
なる複数のビアセルの読み込みを行い、ステップ１６３
でビアセルが設けられた各個所の周囲の配線状態の認識
を行い、ステップ１６４で各ビアセルの原点の認識を行
い、ステップ１６５で、図１７の第３従来例の配線例図
に示すようにビアがビアセルと配線およびビアセル同士
の配線間隔配線最小間隔Ｓを満たす範囲で小となるよう
に各ビアセルを最適な原点位置をもつビアセルの選択変
更を行い、ステップ１６６で変更したビアセルへの置換
を行う。
【００１３】結果として図１７のように原点の異なるビ
アセル１７１，１７２が配置され、この配線例では配線
ピッチＰ＝１．００μｍとして占有面積Ａ＝１２．００
μｍ 2 で配線することができる。第３実施例は、第１実
施例より必ず占有面積が小さくでき、第２実施例と比較
してもビアセル個数が少ない場合には有利となる。しか
しながら、近年の大規模なＬＳＩにおいては、使用する
ビアセルの個数は数百万個にも上り、各ビアセルについ
て４種類乃至５種類の原点の異なるビアセルの中から周
囲の配線状態から最適の原点のビアセルを選択するには
十時間を越える処理時間を必要とする。
アセル１７１，１７２が配置され、この配線例では配線
ピッチＰ＝１．００μｍとして占有面積Ａ＝１２．００
μｍ 2 で配線することができる。第３実施例は、第１実
施例より必ず占有面積が小さくでき、第２実施例と比較
してもビアセル個数が少ない場合には有利となる。しか
しながら、近年の大規模なＬＳＩにおいては、使用する
ビアセルの個数は数百万個にも上り、各ビアセルについ
て４種類乃至５種類の原点の異なるビアセルの中から周
囲の配線状態から最適の原点のビアセルを選択するには
十時間を越える処理時間を必要とする。
【００１４】
【発明が解決しようとする課題】従来の設計ルールで
は、許容される配線間隔の最小値は配線最小間隔Ｓで定
められる１種類のみであったが、近年ではあらたに、所
定の対向配線長限度値ＳＬ以下であれば配線最小値より
も小さい所定の配線間隔であるショートラン配線間隔Ｓ
Ｓまで許容するショートランルールが採用され、論理機
能ブロックの高密度化に効果を上げている。しかしなが
ら図１１の自動配置配線手段本体７自体には、ショート
ランルールに対応して配線最小間隔Ｓとショートラン間
隔ＳＳの２つの間隔制限を考慮して最適な配線を行うも
のは未だ無く、制限値として大きい方の配線最小間隔Ｓ
のみを考慮して配線せざるを得ないために面積削減は第
１，第２，第３従来例として説明した配線方法によるし
かなく、自動配置配線システムによる配線においてはシ
ョートランルールを有効に活用してＬＳＩチップの面積
を低減することが困難であった。
は、許容される配線間隔の最小値は配線最小間隔Ｓで定
められる１種類のみであったが、近年ではあらたに、所
定の対向配線長限度値ＳＬ以下であれば配線最小値より
も小さい所定の配線間隔であるショートラン配線間隔Ｓ
Ｓまで許容するショートランルールが採用され、論理機
能ブロックの高密度化に効果を上げている。しかしなが
ら図１１の自動配置配線手段本体７自体には、ショート
ランルールに対応して配線最小間隔Ｓとショートラン間
隔ＳＳの２つの間隔制限を考慮して最適な配線を行うも
のは未だ無く、制限値として大きい方の配線最小間隔Ｓ
のみを考慮して配線せざるを得ないために面積削減は第
１，第２，第３従来例として説明した配線方法によるし
かなく、自動配置配線システムによる配線においてはシ
ョートランルールを有効に活用してＬＳＩチップの面積
を低減することが困難であった。
【００１５】本発明の目的は、自動配置配線システムに
よる配線であってもショートランルールを有効に活用す
ることができ、ＬＳＩチップの面積を低減することので
きる自動配置配線システムの配線方法を提供することに
ある。
よる配線であってもショートランルールを有効に活用す
ることができ、ＬＳＩチップの面積を低減することので
きる自動配置配線システムの配線方法を提供することに
ある。
【００１６】
【課題を解決するための手段】本発明の第１の発明の自
動配置配線システムの配線方法は、所定の配線ピッチで
設定されたグリッド上に配置配線する自動配置配線シス
テムの配線方法において、方形状のビアと前記ビアを覆
いかつ四方にビアマージン分広げて設けられた上層配線
層および下層配線層とを有しライブラリに登録されたビ
アセル同士が隣接グリッドに対向配置されるときの配線
間隔が対向配線長制限のない配線最小間隔未満でかつ所
定の対向長限度内で所定の間隔まで許容するショートラ
ン配線間隔以上であることを検出して前記ビアセルを基
に対向配置時の配線間隔が配線長制限のない配線最小間
隔を満たすように前記ビアマージンを変更した配線時ビ
アセルデータを作成し、前記配線時ビアセルデータを用
いて前記自動配置配線システムにより配置配線した後に
前記配線時ビアセルデータを前記ビアセルに対応したア
ートワークデータに置換することを特徴としている。
動配置配線システムの配線方法は、所定の配線ピッチで
設定されたグリッド上に配置配線する自動配置配線シス
テムの配線方法において、方形状のビアと前記ビアを覆
いかつ四方にビアマージン分広げて設けられた上層配線
層および下層配線層とを有しライブラリに登録されたビ
アセル同士が隣接グリッドに対向配置されるときの配線
間隔が対向配線長制限のない配線最小間隔未満でかつ所
定の対向長限度内で所定の間隔まで許容するショートラ
ン配線間隔以上であることを検出して前記ビアセルを基
に対向配置時の配線間隔が配線長制限のない配線最小間
隔を満たすように前記ビアマージンを変更した配線時ビ
アセルデータを作成し、前記配線時ビアセルデータを用
いて前記自動配置配線システムにより配置配線した後に
前記配線時ビアセルデータを前記ビアセルに対応したア
ートワークデータに置換することを特徴としている。
【００１７】第１の発明では、配置配線の実行に先立ち
回路図情報、設計ルール、セル／ブロックライブラリを
含む情報を読み込むライブラリ読込処理において、ビア
セル同士が隣接グリッドに対向配置されるときの配線間
隔が所定の対向長限度内で所定の間隔まで許容するショ
ートラン配線間隔以上であることを検出して前記ビアセ
ルを基に対向配置時の配線間隔が配線長制限のない配線
最小間隔を満たすようにビアマージンを変更した配線時
ビアセルデータを作成するショートランルール適用処理
を有してもよい。さらに、前記ショートランルール適用
処理が、ショートランルール適用可能な所定の対向長限
度値と許容できるショートラン配線間隔とを含む情報を
読み込むショートランルール読込ステップと、ビアセル
同士が隣接グリッドに対向配置されるときの配線間隔が
前記ショートラン配線間隔以上になることを検出したと
きにショートランルール適用可能と判定してビアマージ
ン変更フラグを変更有り側に設定するショートランルー
ル適用判定ステップと、前記ショートランルール適用判
定ステップでビアマージン変更フラグが変更有り側に設
定されたときに前記ビアセルを基に対向配置時の配線間
隔が配線長制限のない配線最小間隔を満たすようにビア
マージンを変更した配線時ビアセルデータを作成するビ
アマージン変更ステップとを有してもよい。
回路図情報、設計ルール、セル／ブロックライブラリを
含む情報を読み込むライブラリ読込処理において、ビア
セル同士が隣接グリッドに対向配置されるときの配線間
隔が所定の対向長限度内で所定の間隔まで許容するショ
ートラン配線間隔以上であることを検出して前記ビアセ
ルを基に対向配置時の配線間隔が配線長制限のない配線
最小間隔を満たすようにビアマージンを変更した配線時
ビアセルデータを作成するショートランルール適用処理
を有してもよい。さらに、前記ショートランルール適用
処理が、ショートランルール適用可能な所定の対向長限
度値と許容できるショートラン配線間隔とを含む情報を
読み込むショートランルール読込ステップと、ビアセル
同士が隣接グリッドに対向配置されるときの配線間隔が
前記ショートラン配線間隔以上になることを検出したと
きにショートランルール適用可能と判定してビアマージ
ン変更フラグを変更有り側に設定するショートランルー
ル適用判定ステップと、前記ショートランルール適用判
定ステップでビアマージン変更フラグが変更有り側に設
定されたときに前記ビアセルを基に対向配置時の配線間
隔が配線長制限のない配線最小間隔を満たすようにビア
マージンを変更した配線時ビアセルデータを作成するビ
アマージン変更ステップとを有してもよい。
【００１８】第２の発明の自動配置配線システムの配線
方法は、所定の配線ピッチで設定されたグリッド上に配
置配線する自動配置配線システムの配線方法において、
方形状のビアと前記ビアを覆いかつ四方にビアマージン
分広げて設けられた上層配線層および下層配線層とを有
しライブラリに登録されたビアセルと該ビアセルが配置
されたグリッドの隣接グリッドに対向配置される配線と
の配線間隔が対向配線長制限のない配線最小間隔未満で
かつ所定の対向長限度内で所定の間隔まで許容するショ
ートラン配線間隔以上であることを検出して前記ビアセ
ルを基に対向配置時の配線間隔が前記配線最小間隔を満
たすように前記ビアマージンを変更した配線時ビアセル
データを作成し、前記配線時ビアセルデータを用いて前
記自動配置配線システムにより配置配線した後に前記配
線時ビアセルデータを前記ビアセルに対応したアートワ
ークデータに置換することを特徴としている。
方法は、所定の配線ピッチで設定されたグリッド上に配
置配線する自動配置配線システムの配線方法において、
方形状のビアと前記ビアを覆いかつ四方にビアマージン
分広げて設けられた上層配線層および下層配線層とを有
しライブラリに登録されたビアセルと該ビアセルが配置
されたグリッドの隣接グリッドに対向配置される配線と
の配線間隔が対向配線長制限のない配線最小間隔未満で
かつ所定の対向長限度内で所定の間隔まで許容するショ
ートラン配線間隔以上であることを検出して前記ビアセ
ルを基に対向配置時の配線間隔が前記配線最小間隔を満
たすように前記ビアマージンを変更した配線時ビアセル
データを作成し、前記配線時ビアセルデータを用いて前
記自動配置配線システムにより配置配線した後に前記配
線時ビアセルデータを前記ビアセルに対応したアートワ
ークデータに置換することを特徴としている。
【００１９】第２の発明では、配置配線の実行に先立ち
回路図情報、設計ルール、セル／ブロックライブラリを
含む情報を読み込むライブラリ読込処理において、ビア
セルと該ビアセルが配置されたグリッドの隣接グリッド
に対向配置される配線との配線間隔が対向配線長制限の
ない配線最小間隔未満でかつ所定の対向長限度内で所定
の間隔まで許容するショートラン配線間隔以上になるこ
とを検出し前記ビアセルを基に対向配置時の配線間隔が
前記配線最小間隔を満たすようにビアマージンを変更し
た配線時ビアセルデータを作成するショートランルール
適用処理を有してもよい。さらに、前記ショートランル
ール適用処理が、ショートランルール適用可能な所定の
対向長限度値と許容できるショートラン配線間隔とを含
む情報を読み込むショートランルール読込ステップと、
ビアセルと該ビアセルが配置されたグリッドの隣接グリ
ッドに対向配置されるときの配線間隔が対向配線長制限
のない配線最小間隔未満でかつ前記ショートラン配線間
隔以上になることを検出したときにショートランルール
適用可能と判定してビアマージン変更フラグを変更有り
側に設定するショートランルール適用判定ステップと、
前記ショートランルール適用判定ステップでビアマージ
ン変更フラグが変更有り側に設定されたときに前記ビア
セルを基に対向配置時の配線間隔が前記配線最小間隔を
満たすようにビアマージンを変更した配線時ビアセルデ
ータを作成するビアマージン変更ステップとを有しても
よい。
回路図情報、設計ルール、セル／ブロックライブラリを
含む情報を読み込むライブラリ読込処理において、ビア
セルと該ビアセルが配置されたグリッドの隣接グリッド
に対向配置される配線との配線間隔が対向配線長制限の
ない配線最小間隔未満でかつ所定の対向長限度内で所定
の間隔まで許容するショートラン配線間隔以上になるこ
とを検出し前記ビアセルを基に対向配置時の配線間隔が
前記配線最小間隔を満たすようにビアマージンを変更し
た配線時ビアセルデータを作成するショートランルール
適用処理を有してもよい。さらに、前記ショートランル
ール適用処理が、ショートランルール適用可能な所定の
対向長限度値と許容できるショートラン配線間隔とを含
む情報を読み込むショートランルール読込ステップと、
ビアセルと該ビアセルが配置されたグリッドの隣接グリ
ッドに対向配置されるときの配線間隔が対向配線長制限
のない配線最小間隔未満でかつ前記ショートラン配線間
隔以上になることを検出したときにショートランルール
適用可能と判定してビアマージン変更フラグを変更有り
側に設定するショートランルール適用判定ステップと、
前記ショートランルール適用判定ステップでビアマージ
ン変更フラグが変更有り側に設定されたときに前記ビア
セルを基に対向配置時の配線間隔が前記配線最小間隔を
満たすようにビアマージンを変更した配線時ビアセルデ
ータを作成するビアマージン変更ステップとを有しても
よい。
【００２０】第３の発明の自動配置配線システムの配線
方法を記録したコンピュータ読み取り可能な記録媒体
は、ショートランルール適用可能な所定の対向長限度値
と許容できるショートラン配線間隔とを含む情報を読み
込む第１のプログラムと、ビアセル同士が隣接グリッド
に対向配置されるときの配線間隔が前記ショートラン配
線間隔以上になることを検出したときにショートランル
ール適用可能と判定してビアマージン変更フラグを変更
有り側に設定する第２のプログラムと、前記第２のプロ
グラムで前記ビアマージン変更フラグが変更有り側に設
定されたときに前記ビアセルを基に対向配置時の配線間
隔が配線長制限のない配線最小間隔を満たすようにビア
マージンを変更した配線時ビアセルデータを作成する第
３のプログラムと、配置されたブロック及びセル間の配
線を前記配線時ビアセルデータを用いて行う第４のプロ
グラムと、配線完了後に前記配線時ビアセルデータを前
記ビアセルに対応したアートワークデータに置換する第
５のプログラムとを有している。
方法を記録したコンピュータ読み取り可能な記録媒体
は、ショートランルール適用可能な所定の対向長限度値
と許容できるショートラン配線間隔とを含む情報を読み
込む第１のプログラムと、ビアセル同士が隣接グリッド
に対向配置されるときの配線間隔が前記ショートラン配
線間隔以上になることを検出したときにショートランル
ール適用可能と判定してビアマージン変更フラグを変更
有り側に設定する第２のプログラムと、前記第２のプロ
グラムで前記ビアマージン変更フラグが変更有り側に設
定されたときに前記ビアセルを基に対向配置時の配線間
隔が配線長制限のない配線最小間隔を満たすようにビア
マージンを変更した配線時ビアセルデータを作成する第
３のプログラムと、配置されたブロック及びセル間の配
線を前記配線時ビアセルデータを用いて行う第４のプロ
グラムと、配線完了後に前記配線時ビアセルデータを前
記ビアセルに対応したアートワークデータに置換する第
５のプログラムとを有している。
【００２１】第４の発明の自動配置配線システムの配線
方法を記録したコンピュータ読み取り可能な記録媒体
は、ショートランルール適用可能な所定の対向長限度値
と許容できるショートラン配線間隔とを含む情報を読み
込む第１のプログラムと、ビアセルと該ビアセルが配置
されたグリッドの隣接グリッドに対向配置されるときの
配線間隔が対向配線長制限のない配線最小間隔未満でか
つ前記ショートラン配線間隔以上になることを検出した
ときにショートランルール適用可能と判定してビアマー
ジン変更フラグを変更有り側に設定する第２のプログラ
ムと、前記第２のプログラムで前記ビアマージン変更フ
ラグが変更有り側に設定されたときに前記ビアセルを基
に対向配置時の配線間隔が前記配線最小間隔を満たすよ
うにビアマージンを変更した配線時ビアセルデータを作
成する第３のプログラムと、配置されたブロック及びセ
ル間の配線を前記配線時ビアセルデータを用いて行う第
４のプログラムと、配線完了後に前記配線時ビアセルデ
ータを前記ビアセルに対応したアートワークデータに置
換する第５のプログラムとを有している。
方法を記録したコンピュータ読み取り可能な記録媒体
は、ショートランルール適用可能な所定の対向長限度値
と許容できるショートラン配線間隔とを含む情報を読み
込む第１のプログラムと、ビアセルと該ビアセルが配置
されたグリッドの隣接グリッドに対向配置されるときの
配線間隔が対向配線長制限のない配線最小間隔未満でか
つ前記ショートラン配線間隔以上になることを検出した
ときにショートランルール適用可能と判定してビアマー
ジン変更フラグを変更有り側に設定する第２のプログラ
ムと、前記第２のプログラムで前記ビアマージン変更フ
ラグが変更有り側に設定されたときに前記ビアセルを基
に対向配置時の配線間隔が前記配線最小間隔を満たすよ
うにビアマージンを変更した配線時ビアセルデータを作
成する第３のプログラムと、配置されたブロック及びセ
ル間の配線を前記配線時ビアセルデータを用いて行う第
４のプログラムと、配線完了後に前記配線時ビアセルデ
ータを前記ビアセルに対応したアートワークデータに置
換する第５のプログラムとを有している。
【００２２】
【発明の実施の形態】本発明の配線方法は、配線間隔が
最も小さい個所であるビアセルと配線またはビアセルと
の対向配置個所にショートランルールが適用できるか否
かを判定し、適用できる場合にはショートランルール制
限のない配線最小間隔を満足するようにビアマージンを
削減した自動配線処理専用の配線時ビアセルデータを作
成して自動配線処理を実行し、配線結果の出力処理にお
いて配線時ビアセルデータを本来のビアマージンを有す
るビアセルのアートワークデータに置き換えて出力する
ことにより、ショートランルールに対応していない自動
配置配線システムでショートランルールを有効利用した
配線を実行できるようにするものである。
最も小さい個所であるビアセルと配線またはビアセルと
の対向配置個所にショートランルールが適用できるか否
かを判定し、適用できる場合にはショートランルール制
限のない配線最小間隔を満足するようにビアマージンを
削減した自動配線処理専用の配線時ビアセルデータを作
成して自動配線処理を実行し、配線結果の出力処理にお
いて配線時ビアセルデータを本来のビアマージンを有す
るビアセルのアートワークデータに置き換えて出力する
ことにより、ショートランルールに対応していない自動
配置配線システムでショートランルールを有効利用した
配線を実行できるようにするものである。
【００２３】以下に、本発明について図面を参照して詳
細に説明する。図１は、本発明の一実施形態のライブラ
リ読込処理のフロー図である。本実施の形態において、
自動配置配線システムおよび入力ファイル出力ファイル
の構成は、読込／前処理手段６で実行する処理以外は図
１１の従来の構成と同一であり、また配置配線処理全体
のフローもライブラリ読込処理１２１以外は図１２の従
来例で説明したものと同一であるので、本実施の形態に
おける自動配置配線システムの構成と配置配線処理全体
のフローについての説明は省略する。
細に説明する。図１は、本発明の一実施形態のライブラ
リ読込処理のフロー図である。本実施の形態において、
自動配置配線システムおよび入力ファイル出力ファイル
の構成は、読込／前処理手段６で実行する処理以外は図
１１の従来の構成と同一であり、また配置配線処理全体
のフローもライブラリ読込処理１２１以外は図１２の従
来例で説明したものと同一であるので、本実施の形態に
おける自動配置配線システムの構成と配置配線処理全体
のフローについての説明は省略する。
【００２４】図１において、ライブラリ読込処理１２１
ａは、回路図情報読込処理１１と、設計ルール読込処理
１２と、ショートランルール適用処理１３と、セル／ブ
ロック情報読込処理１４とを有している。本実施の形態
は、図１２のライブラリ読込処理１２１に換えて図１の
ライブラリ読込処理１２１ａを用いるものであり、さら
に詳細には、図１３の従来のライブラリ読込処理のフロ
ーの設計ルール読込処理１３２とセルブロック情報読込
処理１３３との間にショートランルール適用処理１３を
挿入したものである。図１の回路図情報読込処理１１は
図１３の従来の回路図情報読込処理１３１と同一の処理
であり、同様に設計ルール読込処理１２は設計ルール読
込処理１３２と同一の処理であり、セル／ブロック情報
読込処理１４はセル／ブロック情報読込処理１３３と同
一の処理であるので、これらについても説明を省略す
る。
ａは、回路図情報読込処理１１と、設計ルール読込処理
１２と、ショートランルール適用処理１３と、セル／ブ
ロック情報読込処理１４とを有している。本実施の形態
は、図１２のライブラリ読込処理１２１に換えて図１の
ライブラリ読込処理１２１ａを用いるものであり、さら
に詳細には、図１３の従来のライブラリ読込処理のフロ
ーの設計ルール読込処理１３２とセルブロック情報読込
処理１３３との間にショートランルール適用処理１３を
挿入したものである。図１の回路図情報読込処理１１は
図１３の従来の回路図情報読込処理１３１と同一の処理
であり、同様に設計ルール読込処理１２は設計ルール読
込処理１３２と同一の処理であり、セル／ブロック情報
読込処理１４はセル／ブロック情報読込処理１３３と同
一の処理であるので、これらについても説明を省略す
る。
【００２５】さらに、ライブラリ読込処理１２１ａ内の
ショートランルール適用処理１３は、ショートランルー
ルを適用可能な対向長限度値と許容できるショートラン
配線間隔とを含む情報を読み込むショートランルール読
込ステップ１５と、ビアセルの配線層パタンと該ビアセ
ルが配置されたグリッドの隣接グリッドに対向配置され
る配線層パタンとの配線間隔がショートラン配線間隔以
上になることを検出したときにショートランルール適用
可能と判定してビアマージン変更フラグを変更有り側に
設定するショートランルール適用判定ステップ１６と、
ショートランルール適用判定ステップでビアマージン変
更フラグが変更有り側に設定されたときにビアセルのデ
ータを基に対向配置時の配線間隔が配線長制限のない配
線最小間隔を満たすようにビアマージンを変更した配線
時ビアセルデータを作成するビアマージン変更ステップ
１７とを有している。
ショートランルール適用処理１３は、ショートランルー
ルを適用可能な対向長限度値と許容できるショートラン
配線間隔とを含む情報を読み込むショートランルール読
込ステップ１５と、ビアセルの配線層パタンと該ビアセ
ルが配置されたグリッドの隣接グリッドに対向配置され
る配線層パタンとの配線間隔がショートラン配線間隔以
上になることを検出したときにショートランルール適用
可能と判定してビアマージン変更フラグを変更有り側に
設定するショートランルール適用判定ステップ１６と、
ショートランルール適用判定ステップでビアマージン変
更フラグが変更有り側に設定されたときにビアセルのデ
ータを基に対向配置時の配線間隔が配線長制限のない配
線最小間隔を満たすようにビアマージンを変更した配線
時ビアセルデータを作成するビアマージン変更ステップ
１７とを有している。
【００２６】図２（ａ），（ｂ）は、本実施の形態にお
ける配線およびビアセルに関する設計ルールの一例を示
す図である。ビアセル２３は下層配線２２と上層の配線
２１との接続に設けられ、辺長Ｖの正方形状のビアを覆
って四方にビアマージンＭだけ広がった下層および上層
の配線層パターンを有している。配線２１と別の同層の
配線２１とは最小でも配線ピッチＰの間隔をあけたグリ
ッド上に配置され、それぞれの配線２１は信号配線の標
準的な配線幅Ｗを有している。配線２１と別の配線２１
とは配線最小間隔Ｓ以上の間隔を維持して配線する必要
があるが、ショートランルールで定められた対向長限度
値ＳＬ以下の対向長の範囲では、ショートラン配線間隔
ＳＳまでの配線間隔が許容される。したがって全般的に
は配線ピッチＰ≧（Ｗ＋Ｓ）であるが、対向配線長がＳ
Ｌ以下の個所に限りＰ≧（Ｗ＋ＳＳ）まで許容される。
ける配線およびビアセルに関する設計ルールの一例を示
す図である。ビアセル２３は下層配線２２と上層の配線
２１との接続に設けられ、辺長Ｖの正方形状のビアを覆
って四方にビアマージンＭだけ広がった下層および上層
の配線層パターンを有している。配線２１と別の同層の
配線２１とは最小でも配線ピッチＰの間隔をあけたグリ
ッド上に配置され、それぞれの配線２１は信号配線の標
準的な配線幅Ｗを有している。配線２１と別の配線２１
とは配線最小間隔Ｓ以上の間隔を維持して配線する必要
があるが、ショートランルールで定められた対向長限度
値ＳＬ以下の対向長の範囲では、ショートラン配線間隔
ＳＳまでの配線間隔が許容される。したがって全般的に
は配線ピッチＰ≧（Ｗ＋Ｓ）であるが、対向配線長がＳ
Ｌ以下の個所に限りＰ≧（Ｗ＋ＳＳ）まで許容される。
【００２７】次に、ショートランルール読込ステップ１
５，ショートランルール適用判定ステップ１６，ビアマ
ージン変更ステップ１７の詳細について説明するととも
に、ショートランルールの対向長限度値ＳＬ＝１．００
μｍ，ショートラン間隔ＳＳ＝０．４０μｍとして例題
を用いて具体的に説明する。例題は第１従来例、第２従
来例、第３従来例と同様に、配線ピッチＰ＝１．００μ
ｍ，配線幅Ｗ＝０．５０μｍ，配線最小間隔Ｓ＝０．５
０μｍ，ビアの辺長Ｖ＝０．５０μｍ，ビアマージンＭ
＝０．０５μｍとし、ビア同士の隣接グリッド対向配置
を許容するものとする。
５，ショートランルール適用判定ステップ１６，ビアマ
ージン変更ステップ１７の詳細について説明するととも
に、ショートランルールの対向長限度値ＳＬ＝１．００
μｍ，ショートラン間隔ＳＳ＝０．４０μｍとして例題
を用いて具体的に説明する。例題は第１従来例、第２従
来例、第３従来例と同様に、配線ピッチＰ＝１．００μ
ｍ，配線幅Ｗ＝０．５０μｍ，配線最小間隔Ｓ＝０．５
０μｍ，ビアの辺長Ｖ＝０．５０μｍ，ビアマージンＭ
＝０．０５μｍとし、ビア同士の隣接グリッド対向配置
を許容するものとする。
【００２８】図３は、図１のショートランルール読込ス
テップ１５の詳細フロー図である。ショートランルール
読込ステップ１５では、まずサブステップ３１では、自
動配置配線においてショートランルールを適用するか否
かを判定する。
テップ１５の詳細フロー図である。ショートランルール
読込ステップ１５では、まずサブステップ３１では、自
動配置配線においてショートランルールを適用するか否
かを判定する。
【００２９】サブステップ３１でショートランルールを
適用すると判定された場合には、サブステップ３２に進
み、ショートランルールで指定されるショートラン配線
間隔ＳＳを読み込む。次に、サブステップ３３に進み、
ショートランルールの対向長限度値ＳＬを読み込む。
適用すると判定された場合には、サブステップ３２に進
み、ショートランルールで指定されるショートラン配線
間隔ＳＳを読み込む。次に、サブステップ３３に進み、
ショートランルールの対向長限度値ＳＬを読み込む。
【００３０】次のサブステップ３４では、ビアの辺長Ｖ
にビアマージンＭの２倍を加えてビアセル配線層幅Ｖ２
Ｍを算出、すなわち、Ｖ２Ｍ＝（Ｖ＋Ｍ＋Ｍ）の計算を
行う。次のサブステップ３５では、ビアセル配線層幅Ｖ
２Ｍが前記対向長限度値ＳＬ以下であるか、すなわちＶ
２Ｍ≦ＳＬを満たすかを判定し、これを満たす場合には
ショートランルール読込ステップ１５を終了してショー
トランルール適用判定ステップ１６に進む。
にビアマージンＭの２倍を加えてビアセル配線層幅Ｖ２
Ｍを算出、すなわち、Ｖ２Ｍ＝（Ｖ＋Ｍ＋Ｍ）の計算を
行う。次のサブステップ３５では、ビアセル配線層幅Ｖ
２Ｍが前記対向長限度値ＳＬ以下であるか、すなわちＶ
２Ｍ≦ＳＬを満たすかを判定し、これを満たす場合には
ショートランルール読込ステップ１５を終了してショー
トランルール適用判定ステップ１６に進む。
【００３１】サブステップ３１でショートランルールを
適用しないと判定された場合、又はサブステップ３５で
Ｖ２Ｍ≦ＳＬを満たさないと判定された場合には、サブ
ステップ３６に進み、ビアマージン変更フラグを変更無
し側に設定からショートラン読込ステップ１５を終了し
てビアマージン変更ステップ１７に進む。
適用しないと判定された場合、又はサブステップ３５で
Ｖ２Ｍ≦ＳＬを満たさないと判定された場合には、サブ
ステップ３６に進み、ビアマージン変更フラグを変更無
し側に設定からショートラン読込ステップ１５を終了し
てビアマージン変更ステップ１７に進む。
【００３２】例題では、サブステップ３４でビアセル配
線層幅Ｖ２Ｍ＝０．５０＋０．０５＋０．０５＝０．６
０μｍとなり、対向長限度値ＳＬ＝１．００μｍなの
で、Ｖ２Ｍ≦ＳＬを満足するので、ショートランルール
適用判定ステップ１６に進む。
線層幅Ｖ２Ｍ＝０．５０＋０．０５＋０．０５＝０．６
０μｍとなり、対向長限度値ＳＬ＝１．００μｍなの
で、Ｖ２Ｍ≦ＳＬを満足するので、ショートランルール
適用判定ステップ１６に進む。
【００３３】なお、サブステップ３１に関連して、ショ
ートランルールを有効とするか無効とするかの指定は予
めライブラリ中に登録しておいてもよく、または自動配
置配線システムの起動時に外部から指定してもよい。ま
た、設計ルールが予めＶ２Ｍ≦ＳＬを満足するように定
められている場合には、サブステップ３３，サブステッ
プ３４，サブステップ３５を削除してもよい。
ートランルールを有効とするか無効とするかの指定は予
めライブラリ中に登録しておいてもよく、または自動配
置配線システムの起動時に外部から指定してもよい。ま
た、設計ルールが予めＶ２Ｍ≦ＳＬを満足するように定
められている場合には、サブステップ３３，サブステッ
プ３４，サブステップ３５を削除してもよい。
【００３４】図４は、ショートランルール適用判定ステ
ップ１６の詳細フロー図である。まず、サブステップ４
１で、ビアの辺長にビアマージンの２倍を加えてビアセ
ル配線層幅Ｖ２Ｍを算出する。ショートランルール読込
ステップ１５のサブステップ３４で既にビアセル配線層
幅Ｖ２Ｍを計算済のときには、サブステップ４１を省略
してもよい。
ップ１６の詳細フロー図である。まず、サブステップ４
１で、ビアの辺長にビアマージンの２倍を加えてビアセ
ル配線層幅Ｖ２Ｍを算出する。ショートランルール読込
ステップ１５のサブステップ３４で既にビアセル配線層
幅Ｖ２Ｍを計算済のときには、サブステップ４１を省略
してもよい。
【００３５】次にサブステップ４２に進み、ビアセル配
線層幅Ｖ２Ｍが、信号配線に適用される標準配線幅Ｗよ
りも大きいか、すなわちＶ２Ｍ＞Ｗを満足するかを判定
する。サブステップ４２でＶ２Ｍ＞Ｗを満足すると判定
された場合にはサブステップ４３に進み、配線ピッチＰ
からビアセル配線層幅Ｖ２Ｍを減じて理論最小間隔Ｓ１
の算出、すなわちＳ１＝（Ｐ−Ｖ２Ｍ）の計算を行う。
線層幅Ｖ２Ｍが、信号配線に適用される標準配線幅Ｗよ
りも大きいか、すなわちＶ２Ｍ＞Ｗを満足するかを判定
する。サブステップ４２でＶ２Ｍ＞Ｗを満足すると判定
された場合にはサブステップ４３に進み、配線ピッチＰ
からビアセル配線層幅Ｖ２Ｍを減じて理論最小間隔Ｓ１
の算出、すなわちＳ１＝（Ｐ−Ｖ２Ｍ）の計算を行う。
【００３６】次にサブステップ４４に進み、理論最小間
隔Ｓ１がショートラン配線間隔ＳＳ以上であるか、すな
わちＳ１≧ＳＳを満足するかを判定する。Ｓ１≧ＳＳを
満足する場合にはサブステップ４５に進み、ビアマージ
ン変更フラグを変更有り側に設定し、ショートランルー
ル適用判定ステップ１６を終了してビアマージン変更ス
テップ１７に進む。
隔Ｓ１がショートラン配線間隔ＳＳ以上であるか、すな
わちＳ１≧ＳＳを満足するかを判定する。Ｓ１≧ＳＳを
満足する場合にはサブステップ４５に進み、ビアマージ
ン変更フラグを変更有り側に設定し、ショートランルー
ル適用判定ステップ１６を終了してビアマージン変更ス
テップ１７に進む。
【００３７】サブステップ４２でＶ２Ｍ＞Ｗを満足しな
いと判定された場合又はサブステップ４４でＳ１≧ＳＳ
を満足しないと判定された場合にはサブステップ４６に
進み、ビアマージン変更フラグを変更無し側に設定して
ショートランルール適用判定ステップ１６を終了してビ
アマージン変更ステップ１７に進む。
いと判定された場合又はサブステップ４４でＳ１≧ＳＳ
を満足しないと判定された場合にはサブステップ４６に
進み、ビアマージン変更フラグを変更無し側に設定して
ショートランルール適用判定ステップ１６を終了してビ
アマージン変更ステップ１７に進む。
【００３８】例題では、サブステップ４１でビアセル配
線層幅Ｖ２Ｍ＝０．６０μｍとなり、サブステップ４２
で配線幅Ｗ＝０．５０μｍに対してＶ２Ｍ＞Ｗを満足す
ると判定されるので、サブステップ４３に進んで理論最
小間隔Ｓ１＝（１．００−０．６０）＝０．４０μｍが
算出される。サブステップ４４でＳ１＝ＳＳ＝０．４０
μｍなのでＳ１≧ＳＳを満足すると判定され、サブステ
ップ４５でビアマージン変更フラグを変更有り側に設定
し、ビアマージン変更ステップ１７に進む。。
線層幅Ｖ２Ｍ＝０．６０μｍとなり、サブステップ４２
で配線幅Ｗ＝０．５０μｍに対してＶ２Ｍ＞Ｗを満足す
ると判定されるので、サブステップ４３に進んで理論最
小間隔Ｓ１＝（１．００−０．６０）＝０．４０μｍが
算出される。サブステップ４４でＳ１＝ＳＳ＝０．４０
μｍなのでＳ１≧ＳＳを満足すると判定され、サブステ
ップ４５でビアマージン変更フラグを変更有り側に設定
し、ビアマージン変更ステップ１７に進む。。
【００３９】図５は、ビアマージン変更ステップ１７の
詳細フロー図である。まず、サブステップ５１でビアマ
ージン変更フラグが変更有り側に設定されているかを判
定する。ビアマージン変更フラグが変更有り側に設定さ
れていると判定された場合にはサブステップ５２に進
み、ショートランルール適用判定ステップ１６のサブス
テップ４３で算出した理論最小間隔Ｓ１から配線最小間
隔Ｓを減じて２で除したものにビアマージンＭを加えて
仮想マージンＭ１を算出、すなわち仮想マージンＭ１＝
Ｍ＋（Ｓ１−Ｓ）／２を計算する。次に、サブステップ
５３に進み、ビアマージンＭを前記仮想マージンＭ１に
変更する。
詳細フロー図である。まず、サブステップ５１でビアマ
ージン変更フラグが変更有り側に設定されているかを判
定する。ビアマージン変更フラグが変更有り側に設定さ
れていると判定された場合にはサブステップ５２に進
み、ショートランルール適用判定ステップ１６のサブス
テップ４３で算出した理論最小間隔Ｓ１から配線最小間
隔Ｓを減じて２で除したものにビアマージンＭを加えて
仮想マージンＭ１を算出、すなわち仮想マージンＭ１＝
Ｍ＋（Ｓ１−Ｓ）／２を計算する。次に、サブステップ
５３に進み、ビアマージンＭを前記仮想マージンＭ１に
変更する。
【００４０】サブステップ５１でビアマージン変更フラ
グが変更有り側に設定されていないと判定された場合又
はサブステップ５３を実行した後に進み、自動配置配線
に使用する配線時マージンＭＲを決定し配線時ビアセル
データを作成してビアマージン変更ステップ１７を終了
する。この結果として、サブステップ５１でビアマージ
ン変更フラグが変更有り側にセットされたと判定された
場合には、配線時ビアセルデータの配線時マージンＭＲ
はサブステップ５２で算出した仮想ビアマージンＭ１に
等しくなり、サブステップ５１でビアマージン変更フラ
グが変更有り側にセットされていないと判定された場合
には、配線時ビアセルデータの配線時マージンＭＲは設
計ルールに定められたビアマージンＭに等しくなる。
グが変更有り側に設定されていないと判定された場合又
はサブステップ５３を実行した後に進み、自動配置配線
に使用する配線時マージンＭＲを決定し配線時ビアセル
データを作成してビアマージン変更ステップ１７を終了
する。この結果として、サブステップ５１でビアマージ
ン変更フラグが変更有り側にセットされたと判定された
場合には、配線時ビアセルデータの配線時マージンＭＲ
はサブステップ５２で算出した仮想ビアマージンＭ１に
等しくなり、サブステップ５１でビアマージン変更フラ
グが変更有り側にセットされていないと判定された場合
には、配線時ビアセルデータの配線時マージンＭＲは設
計ルールに定められたビアマージンＭに等しくなる。
【００４１】例題では、サブステップ５１でビアマージ
ン変更フラグが変更有り側であると判定されて、サブス
テップ５２で仮想マージンＭ１＝（０．０５＋（０．４
０−０．５０）／２）＝０μｍと算出され、サブステッ
プ５４で配線時ビアセルデータの配線時ビアマージンＭ
Ｒ＝０μｍが決定される。
ン変更フラグが変更有り側であると判定されて、サブス
テップ５２で仮想マージンＭ１＝（０．０５＋（０．４
０−０．５０）／２）＝０μｍと算出され、サブステッ
プ５４で配線時ビアセルデータの配線時ビアマージンＭ
Ｒ＝０μｍが決定される。
【００４２】ビアマージン変更ステップ１７終了後は、
図１のセル／ブロック情報読込処理１４に進み、図１３
の従来フローのセルブロック情報読込処理１３３におけ
ると同様に、ビア部分のアートワークデータを示すアー
トワークセル名を読み込んでビアセルデータに付加す
る。アートワークデータそのもののビアマージンはＭ
（例題では０．０５μｍ）である。
図１のセル／ブロック情報読込処理１４に進み、図１３
の従来フローのセルブロック情報読込処理１３３におけ
ると同様に、ビア部分のアートワークデータを示すアー
トワークセル名を読み込んでビアセルデータに付加す
る。アートワークデータそのもののビアマージンはＭ
（例題では０．０５μｍ）である。
【００４３】本実施の形態の適用により、図１２におけ
る自動配置配線システム１によるセル／ブロック間配線
処理１２３を実行するときには、ビアマージンとして配
線時ビアマージンＭＲ（例題では０μｍ）に変更された
配線時ビアセルデータを用いるので、図６の配線結果を
模式的に示した図にあるように、配線対向個所、配線時
ビアセル対向個所のいずれにおいても配線最小間隔Ｓを
満足するため、配置配線検証処理１２４において不具合
が検出されることはない。
る自動配置配線システム１によるセル／ブロック間配線
処理１２３を実行するときには、ビアマージンとして配
線時ビアマージンＭＲ（例題では０μｍ）に変更された
配線時ビアセルデータを用いるので、図６の配線結果を
模式的に示した図にあるように、配線対向個所、配線時
ビアセル対向個所のいずれにおいても配線最小間隔Ｓを
満足するため、配置配線検証処理１２４において不具合
が検出されることはない。
【００４４】配置配線済データ出力処理１２５におい
て、配線結果の配線時ビアセルデータに対応するビアセ
ルのアートワークセル名を検出してアートワークデータ
を出力することにより、図６におけるビアマージン０μ
ｍの配線時ビアセル６１は本来のビアマージン０．０５
μｍのビアセル２３に置き換えられて出力される。図７
は、本実施の形態を適用したときの配置例図である。配
線ピッチ１．００μｍのグリッド上にビアセル２３同士
が対向配置されているが、ビアセルの配線層同士の間隔
がショートランルールを満たすことはショートランルー
ル適用処理１３により保証されており、ショートランル
ールを有効に使用できるので、図７では占有面積Ａ＝
９．００μｍ2 となり、第１，第２，第３従来例のいず
れよりも占有面積を低減した配線が可能となる。
て、配線結果の配線時ビアセルデータに対応するビアセ
ルのアートワークセル名を検出してアートワークデータ
を出力することにより、図６におけるビアマージン０μ
ｍの配線時ビアセル６１は本来のビアマージン０．０５
μｍのビアセル２３に置き換えられて出力される。図７
は、本実施の形態を適用したときの配置例図である。配
線ピッチ１．００μｍのグリッド上にビアセル２３同士
が対向配置されているが、ビアセルの配線層同士の間隔
がショートランルールを満たすことはショートランルー
ル適用処理１３により保証されており、ショートランル
ールを有効に使用できるので、図７では占有面積Ａ＝
９．００μｍ2 となり、第１，第２，第３従来例のいず
れよりも占有面積を低減した配線が可能となる。
【００４５】図３，図４，図５では、ビアセル同士の対
向配置を許容する自動配置配線システムにおいて、最も
配線間隔の小さいビアセル同士の対向配置個所にショー
トランルールが適用できるか否かを判定して、適用でき
る場合にビアセル同士の配線層間隔が配線最小間隔を満
足するようにビアマージンを変更した。しかしながら、
ビアマージンが大きい設計ルールを用いて自動配線する
ときには、ビアセル同士の対向配置個所で制約されて配
線ピッチが大きくなることを回避するために、配線と配
線およびビアセルと配線の対向配置のみを許容し、ビア
セル同士の対向配置を禁止した自動配置配線システムを
用いることが多い。第２実施形態として、このような自
動配置配線システムにショートランルールを有効に適用
できる配線方法を述べる。
向配置を許容する自動配置配線システムにおいて、最も
配線間隔の小さいビアセル同士の対向配置個所にショー
トランルールが適用できるか否かを判定して、適用でき
る場合にビアセル同士の配線層間隔が配線最小間隔を満
足するようにビアマージンを変更した。しかしながら、
ビアマージンが大きい設計ルールを用いて自動配線する
ときには、ビアセル同士の対向配置個所で制約されて配
線ピッチが大きくなることを回避するために、配線と配
線およびビアセルと配線の対向配置のみを許容し、ビア
セル同士の対向配置を禁止した自動配置配線システムを
用いることが多い。第２実施形態として、このような自
動配置配線システムにショートランルールを有効に適用
できる配線方法を述べる。
【００４６】第２実施形態では、図１のショートランル
ール適用処理１３の中のショートランルール適用判定ス
テップ１６とビアマージン変更ステップ１７が第１実施
形態とは異なる。第１，第２実施形態で共通なショート
ランルール読込ステップの説明は省略して、以下に、変
更されたステップについて説明する。
ール適用処理１３の中のショートランルール適用判定ス
テップ１６とビアマージン変更ステップ１７が第１実施
形態とは異なる。第１，第２実施形態で共通なショート
ランルール読込ステップの説明は省略して、以下に、変
更されたステップについて説明する。
【００４７】図８は、ショートランルール適用判定ステ
ップ１６ａの詳細フロー図である。まず、サブステップ
８１で、ビアの辺長にビアマージンの２倍を加えてビア
セル配線層幅Ｖ２Ｍを算出する。ショートランルール読
込ステップ１５のサブステップ３４で既にビアセル配線
層幅Ｖ２Ｍを計算済のときには、サブステップ８１を省
略してもよいことは図４と同様である。
ップ１６ａの詳細フロー図である。まず、サブステップ
８１で、ビアの辺長にビアマージンの２倍を加えてビア
セル配線層幅Ｖ２Ｍを算出する。ショートランルール読
込ステップ１５のサブステップ３４で既にビアセル配線
層幅Ｖ２Ｍを計算済のときには、サブステップ８１を省
略してもよいことは図４と同様である。
【００４８】次にサブステップ８２に進み、ビアセル配
線層幅Ｖ２Ｍが、信号配線に適用される標準配線幅Ｗよ
りも大きいか、すなわちＶ２Ｍ＞Ｗを満足するかを判定
する。サブステップ８２でＶ２Ｍ＞Ｗを満足すると判定
された場合にはサブステップ８３に進み、ビアセル配線
層幅Ｖ２Ｍに配線幅Ｗを加えて２で除したものを配線ピ
ッチＰから減じて理論最小間隔Ｓ２の算出、すなわちＳ
２＝（Ｐ−（Ｖ２Ｍ＋Ｗ）／２）の計算を行う。
線層幅Ｖ２Ｍが、信号配線に適用される標準配線幅Ｗよ
りも大きいか、すなわちＶ２Ｍ＞Ｗを満足するかを判定
する。サブステップ８２でＶ２Ｍ＞Ｗを満足すると判定
された場合にはサブステップ８３に進み、ビアセル配線
層幅Ｖ２Ｍに配線幅Ｗを加えて２で除したものを配線ピ
ッチＰから減じて理論最小間隔Ｓ２の算出、すなわちＳ
２＝（Ｐ−（Ｖ２Ｍ＋Ｗ）／２）の計算を行う。
【００４９】次にサブステップ８４に進み、理論最小間
隔Ｓ２が配線最小間隔Ｓ未満でかつショートラン配線間
隔ＳＳ以上の範囲内にあるか、すなわちＳ２≧ＳＳを満
足するかを判定する。Ｓ＞Ｓ２≧ＳＳを満足する場合に
はサブステップ８５に進み、ビアマージン変更フラグを
変更有り側に設定し、ショートランルール適用判定ステ
ップ１６ａを終了してビアマージン変更ステップ１７ａ
に進む。
隔Ｓ２が配線最小間隔Ｓ未満でかつショートラン配線間
隔ＳＳ以上の範囲内にあるか、すなわちＳ２≧ＳＳを満
足するかを判定する。Ｓ＞Ｓ２≧ＳＳを満足する場合に
はサブステップ８５に進み、ビアマージン変更フラグを
変更有り側に設定し、ショートランルール適用判定ステ
ップ１６ａを終了してビアマージン変更ステップ１７ａ
に進む。
【００５０】サブステップ８２でＶ２Ｍ＞Ｗを満足しな
いと判定された場合又はサブステップ８４でＳ＞Ｓ２≧
ＳＳを満足しないと判定された場合にはサブステップ８
６に進み、ビアマージン変更フラグを変更無し側に設定
してショートランルール適用判定ステップ１６ａを終了
してビアマージン変更ステップ１７ａに進む。
いと判定された場合又はサブステップ８４でＳ＞Ｓ２≧
ＳＳを満足しないと判定された場合にはサブステップ８
６に進み、ビアマージン変更フラグを変更無し側に設定
してショートランルール適用判定ステップ１６ａを終了
してビアマージン変更ステップ１７ａに進む。
【００５１】図９は、ビアマージン変更ステップ１７ａ
の詳細フロー図である。まず、サブステップ９１でビア
マージン変更フラグが変更有り側に設定されているかを
判定する。ビアマージン変更フラグが変更有り側に設定
されていると判定された場合にはサブステップ９２に進
み、ショートランルール適用判定ステップ１６ａのサブ
ステップ８３で算出した理論最小間隔Ｓ２から配線最小
間隔Ｓを減じたものにビアマージンＭを加えて仮想マー
ジンＭ２を算出、すなわち仮想マージンＭ２＝Ｍ＋（Ｓ
２−Ｓ）を計算する。次に、サブステップ９３に進み、
ビアマージンＭを前記仮想マージンＭ２に変更する。
の詳細フロー図である。まず、サブステップ９１でビア
マージン変更フラグが変更有り側に設定されているかを
判定する。ビアマージン変更フラグが変更有り側に設定
されていると判定された場合にはサブステップ９２に進
み、ショートランルール適用判定ステップ１６ａのサブ
ステップ８３で算出した理論最小間隔Ｓ２から配線最小
間隔Ｓを減じたものにビアマージンＭを加えて仮想マー
ジンＭ２を算出、すなわち仮想マージンＭ２＝Ｍ＋（Ｓ
２−Ｓ）を計算する。次に、サブステップ９３に進み、
ビアマージンＭを前記仮想マージンＭ２に変更する。
【００５２】サブステップ９１でビアマージン変更フラ
グが変更有り側に設定されていないと判定された場合又
はサブステップ９３を実行した後に進み、自動配置配線
に使用する配線時マージンＭＲを決定し配線時ビアセル
データを作成してビアマージン変更ステップ１７ａを終
了する。この結果として、サブステップ９１でビアマー
ジン変更フラグが変更有り側にセットされたと判定され
た場合には、配線時ビアセルデータの配線時マージンＭ
Ｒはサブステップ９２で算出した仮想ビアマージンＭ２
に等しくなり、サブステップ９１でビアマージン変更フ
ラグが変更有り側にセットされていないと判定された場
合には、配線時ビアセルデータの配線時マージンＭＲは
設計ルールに定められたビアマージンＭに等しくなる。
グが変更有り側に設定されていないと判定された場合又
はサブステップ９３を実行した後に進み、自動配置配線
に使用する配線時マージンＭＲを決定し配線時ビアセル
データを作成してビアマージン変更ステップ１７ａを終
了する。この結果として、サブステップ９１でビアマー
ジン変更フラグが変更有り側にセットされたと判定され
た場合には、配線時ビアセルデータの配線時マージンＭ
Ｒはサブステップ９２で算出した仮想ビアマージンＭ２
に等しくなり、サブステップ９１でビアマージン変更フ
ラグが変更有り側にセットされていないと判定された場
合には、配線時ビアセルデータの配線時マージンＭＲは
設計ルールに定められたビアマージンＭに等しくなる。
【００５３】以降の配線、出力等の処理については、第
１実施形態と同じである。図１０は第２実施形態の配線
例図である。ビアマージンが大きいビアセル１０１と配
線２１との間隔はショートラン間隔ＳＳ以上を確保して
配線される。
１実施形態と同じである。図１０は第２実施形態の配線
例図である。ビアマージンが大きいビアセル１０１と配
線２１との間隔はショートラン間隔ＳＳ以上を確保して
配線される。
【００５４】なお、図８のショートランルール適用判定
ステップ１６ａにおいて、サブステップ８４の判定条件
を、図３のショートランルール適用判定ステップ１６の
サブステップ４４と同様に、単にＳ２≧ＳＳを満たすか
否かとしてもよく、また、図３のサブステップ４４の判
定条件を、図８のサブステップ８４と同様に、Ｓ＞Ｓ１
≧ＳＳを満たすか否かとしてもよい。
ステップ１６ａにおいて、サブステップ８４の判定条件
を、図３のショートランルール適用判定ステップ１６の
サブステップ４４と同様に、単にＳ２≧ＳＳを満たすか
否かとしてもよく、また、図３のサブステップ４４の判
定条件を、図８のサブステップ８４と同様に、Ｓ＞Ｓ１
≧ＳＳを満たすか否かとしてもよい。
【００５５】また、図５のビアマージン変更ステップ１
７のサブステップ５３ではビアマージンＭを仮想ビアマ
ージンＭ１に置き換えているが、サブステップ５３で０
≦Ｍ≦Ｍ１の範囲の任意の値にビアマージンＭを再設定
するとしても、本発明の効果に実用上の支障はない。同
様に図９のビアマージン変更ステップ１７ａのサブステ
ップ９３を、０≦Ｍ≦Ｍ２の範囲の任意の値にビアマー
ジンＭを再設定するとしても支障はない。
７のサブステップ５３ではビアマージンＭを仮想ビアマ
ージンＭ１に置き換えているが、サブステップ５３で０
≦Ｍ≦Ｍ１の範囲の任意の値にビアマージンＭを再設定
するとしても、本発明の効果に実用上の支障はない。同
様に図９のビアマージン変更ステップ１７ａのサブステ
ップ９３を、０≦Ｍ≦Ｍ２の範囲の任意の値にビアマー
ジンＭを再設定するとしても支障はない。
【００５６】
【発明の効果】以上説明したように、本発明の配線方法
では、配線間隔が最も小さい個所であるビアセルと配線
またはビアセルとの対向配置個所にショートランルール
が適用できるか否かを判定し、適用できる場合にはショ
ートランルール制限のない配線最小間隔を満足するよう
にビアマージンを削減した自動配線処理専用の配線時ビ
アセルデータを作成して自動配線処理を実行し、配線結
果の出力処理において配線時ビアセルデータを本来のビ
アマージンを有するビアセルのアートワークデータに置
き換えて出力するので、ショートランルールに対応して
いない自動配置配線システムにおいてもショートランル
ールを有効利用した配線を実行できるようにすることが
可能となり、配線領域を大幅に低減することができＬＳ
Ｉチップの面積を低減することができるという効果があ
る。
では、配線間隔が最も小さい個所であるビアセルと配線
またはビアセルとの対向配置個所にショートランルール
が適用できるか否かを判定し、適用できる場合にはショ
ートランルール制限のない配線最小間隔を満足するよう
にビアマージンを削減した自動配線処理専用の配線時ビ
アセルデータを作成して自動配線処理を実行し、配線結
果の出力処理において配線時ビアセルデータを本来のビ
アマージンを有するビアセルのアートワークデータに置
き換えて出力するので、ショートランルールに対応して
いない自動配置配線システムにおいてもショートランル
ールを有効利用した配線を実行できるようにすることが
可能となり、配線領域を大幅に低減することができＬＳ
Ｉチップの面積を低減することができるという効果があ
る。
【図１】本発明の第１実施形態のライブラリ読込処理の
フロー図である。
フロー図である。
【図２】本実施の形態における配線およびビアセルに関
する設計ルールの一例を示す図である。
する設計ルールの一例を示す図である。
【図３】ショートランルール読込ステップの詳細フロー
図である。
図である。
【図４】ショートランルール適用判定ステップの詳細フ
ロー図である。
ロー図である。
【図５】ビアマージン変更ステップの詳細フロー図であ
る。
る。
【図６】配線結果を模式的に示した図である。
【図７】第１実施形態を適用したときの配置例図であ
る。
る。
【図８】第２実施形態のショートランルール適用判定ス
テップの詳細フロー図である。
テップの詳細フロー図である。
【図９】第２実施形態のビアマージン変更ステップの詳
細フロー図である。
細フロー図である。
【図１０】第２実施形態の配線例図である。
【図１１】自動配置配線システムの構成図である。
【図１２】配置配線処理全体のフロー図である。
【図１３】従来のライブラリ読込処理の詳細フロー図で
ある。
ある。
【図１４】（ａ）はビアセルの平面図であり、（ｂ）は
ＬＳＩに搭載したときの断面模式図である。
ＬＳＩに搭載したときの断面模式図である。
【図１５】（ａ）は第１従来例の配線例図で、（ｂ）は
第２従来例の配線例図である。
第２従来例の配線例図である。
【図１６】第３従来例の配線方法のビアセル置換処理フ
ロー図である。
ロー図である。
【図１７】第３従来例の配線例図である。
【符号の説明】
１ 自動配置配線システム
２ 回路図情報ファイル
３ セル／ブロックライブラリ
４ 設計ルールファイル
５ 配置配線結果出力ファイル
６ 読込／前処理手段
７ 自動配置配線手段本体
８ 配置配線結果検証手段
１１，１３１ 回路図情報読込処理
１２，１３２ 設計ルール読込処理
１３ ショートランルール適用処理
１４，１３３ セル／ブロック情報読込処理
１５ ショートランルール読込ステップ
１６，１６ａ ショートランルール適用判定ステップ
１７，１７ａ ビアマージン変更ステップ
２１ 配線
２２ 下層配線
２３，１０１ ビアセル
６１ 配線時ビアセル
１２１，１２１ａ ライブラリ読込処理
１２２ セル／ブロック配置処理
１２３ セル／ブロック間配線処理
１２４ 配置配線検証処理
１２５ 配置配線済データ出力処理
１４１ ビア
１４２ 絶縁層
１６０ ビアセル置換処理
１７１，１７２ 原点の異なるビアセル
Ｍ ビアマージン
Ｐ 配線ピッチ
Ｓ 配線最小間隔
ＳＬ ショートランルールの対向長限度値
ＳＳ ショートラン間隔
Ｖ ビアの辺長
Ｗ 配線幅
Claims (15)
- 【請求項１】 所定の配線ピッチで設定されたグリッド
上に配置配線する自動配置配線システムの配線方法にお
いて、方形状のビアと前記ビアを覆いかつ四方にビアマ
ージン分広げて設けられた上層配線層および下層配線層
とを有しライブラリに登録されたビアセル同士が隣接グ
リッドに対向配置されるときの配線間隔が対向配線長制
限のない配線最小間隔未満でかつ所定の対向長限度内で
所定の間隔まで許容するショートラン配線間隔以上であ
ることを検出して前記ビアセルを基に対向配置時の配線
間隔が配線長制限のない配線最小間隔を満たすように前
記ビアマージンを変更した配線時ビアセルデータを作成
し、前記配線時ビアセルデータを用いて前記自動配置配
線システムにより配置配線した後に前記配線時ビアセル
データを前記ビアセルに対応したアートワークデータに
置換することを特徴とする自動配置配線システムの配線
方法。 - 【請求項２】 配置配線の実行に先立ち回路図情報、設
計ルール、セル／ブロックライブラリを含む情報を読み
込むライブラリ読込処理において、ビアセル同士が隣接
グリッドに対向配置されるときの配線間隔が所定の対向
長限度内で所定の間隔まで許容するショートラン配線間
隔以上であることを検出して前記ビアセルを基に対向配
置時の配線間隔が配線長制限のない配線最小間隔を満た
すようにビアマージンを変更した配線時ビアセルデータ
を作成するショートランルール適用処理を有することを
特徴とする請求項１記載の自動配置配線システムの配線
方法。 - 【請求項３】 前記ショートランルール適用処理が、シ
ョートランルール適用可能な所定の対向長限度値と許容
できるショートラン配線間隔とを含む情報を読み込むシ
ョートランルール読込ステップと、ビアセル同士が隣接
グリッドに対向配置されるときの配線間隔が前記ショー
トラン配線間隔以上になることを検出したときにショー
トランルール適用可能と判定してビアマージン変更フラ
グを変更有り側に設定するショートランルール適用判定
ステップと、前記ショートランルール適用判定ステップ
でビアマージン変更フラグが変更有り側に設定されたと
きに前記ビアセルを基に対向配置時の配線間隔が配線長
制限のない配線最小間隔を満たすようにビアマージンを
変更した配線時ビアセルデータを作成するビアマージン
変更ステップとを有することを特徴とする請求項２記載
の自動配置配線システムの配線方法。 - 【請求項４】 所定の配線ピッチで設定されたグリッド
上に配置配線する自動配置配線システムの配線方法にお
いて、方形状のビアと前記ビアを覆いかつ四方にビアマ
ージン分広げて設けられた上層配線層および下層配線層
とを有しライブラリに登録されたビアセルと該ビアセル
が配置されたグリッドの隣接グリッドに対向配置される
配線との配線間隔が対向配線長制限のない配線最小間隔
未満でかつ所定の対向長限度内で所定の間隔まで許容す
るショートラン配線間隔以上であることを検出して前記
ビアセルを基に対向配置時の配線間隔が前記配線最小間
隔を満たすように前記ビアマージンを変更した配線時ビ
アセルデータを作成し、前記配線時ビアセルデータを用
いて前記自動配置配線システムにより配置配線した後に
前記配線時ビアセルデータを前記ビアセルに対応したア
ートワークデータに置換することを特徴とする自動配置
配線システムの配線方法。 - 【請求項５】 配置配線の実行に先立ち回路図情報、設
計ルール、セル／ブロックライブラリを含む情報を読み
込むライブラリ読込処理において、ビアセルと該ビアセ
ルが配置されたグリッドの隣接グリッドに対向配置され
る配線との配線間隔が対向配線長制限のない配線最小間
隔未満でかつ所定の対向長限度内で所定の間隔まで許容
するショートラン配線間隔以上になることを検出し前記
ビアセルを基に対向配置時の配線間隔が前記配線最小間
隔を満たすようにビアマージンを変更した配線時ビアセ
ルデータを作成するショートランルール適用処理を有す
ることを特徴とする請求項４記載の自動配置配線システ
ムの配線方法。 - 【請求項６】 前記ショートランルール適用処理が、シ
ョートランルール適用可能な所定の対向長限度値と許容
できるショートラン配線間隔とを含む情報を読み込むシ
ョートランルール読込ステップと、ビアセルと該ビアセ
ルが配置されたグリッドの隣接グリッドに対向配置され
るときの配線間隔が対向配線長制限のない配線最小間隔
未満でかつ前記ショートラン配線間隔以上になることを
検出したときにショートランルール適用可能と判定して
ビアマージン変更フラグを変更有り側に設定するショー
トランルール適用判定ステップと、前記ショートランル
ール適用判定ステップでビアマージン変更フラグが変更
有り側に設定されたときに前記ビアセルを基に対向配置
時の配線間隔が前記配線最小間隔を満たすようにビアマ
ージンを変更した配線時ビアセルデータを作成するビア
マージン変更ステップとを有することを特徴とする請求
項５記載の自動配置配線システムの配線方法。 - 【請求項７】 前記ショートランルール読込ステップ
が、配置配線時にショートランルールを適用するかを判
定する第１のサブステップと、前記第１のサブステップ
で適用すると判定されたときにショートランルールで指
定されるショートラン配線間隔を読み込む第２のサブス
テップと、ショートランルールの対向長限度値を読み込
む第３のサブステップと、ビアの辺長にビアマージンの
２倍を加えてビアセル配線層幅を算出する第４のサブス
テップと、前記ビアセル配線層幅が前記対向長限度値以
下であるかを判定し対向長限度値以下であれば前記ショ
ートランルール適用判定ステップに進む第５のサブステ
ップと、前記第１のサブステップで適用しないと判定さ
れたとき又は前記第５のサブステップで前記ビアセル配
線層幅が対向配線長限度値以下ではないと判定されたと
きにビアマージン変更フラグを変更無し側に設定して前
記ビアマージン変更ステップに進む第６のサブステップ
とを有することを特徴とする請求項３または６記載の自
動配置配線システムの配線方法。 - 【請求項８】 前記ショートランルール適用判定ステッ
プが、ビアの辺長にビアマージンの２倍を加えてビアセ
ル配線層幅を算出する第１のサブステップと、前記ビア
セル配線層幅が設計ルールで指定され信号配線に適用さ
れる標準配線幅よりも大きいかを判定する第２のサブス
テップと、前記第２のサブステップで大きいと判定され
たときに設計ルールで指定された配線ピッチから前記ビ
アセル配線層幅を減じて理論最小間隔を求める第３のサ
ブステップと、前記理論最小間隔がショートラン配線間
隔以上かを判定する第４のサブステップと、前記第４の
サブステップで前記ショートラン配線間隔以上であると
判定されたときにビアマージン変更フラグを変更有り側
に設定して前記ビアマージン変更ステップに進む第５の
サブステップと、前記第２のサブステップで前記ビアセ
ル配線層幅が前記標準配線幅より大きくはないと判定さ
れたとき又は前記第４のサブステップで前記理論最小間
隔が前記ショートラン配線間隔以下ではないと判定され
たときにビアマージン変更フラグを変更無し側に設定し
て前記ビアマージン変更ステップに進む第６のサブステ
ップとを有することを特徴とする請求項３記載の自動配
置配線システムの配線方法。 - 【請求項９】 前記ビアマージン変更ステップが、ビア
マージン変更フラグが変更有り側に設定されているかを
判定する第１のサブステップと、前記第１のサブステッ
プで変更有り側に設定されていると判定されたときにビ
アの辺長にビアマージンの２倍を加算して得られるビア
セル配線層幅を設計ルールで指定された配線ピッチから
減じて得られる理論最小間隔からさらに配線最小間隔を
減じて２で除したものにビアマージンを加えて仮想マー
ジンを算出する第２のサブステップと、前記ビアマージ
ンを前記仮想マージンに変更する第３のサブステップ
と、前記第１のサブステップでビアマージン変更フラグ
が変更有り側に設定されていないと判定されたとき又は
前記第３のサブステップを実行した後に移行して自動配
置配線に使用する配線時マージンを決定し配線時ビアセ
ルデータを作成する第４のサブステップとを有すること
を特徴とする請求項３記載の自動配置配線システムの配
線方法。 - 【請求項１０】 前記ショートランルール適用判定ステ
ップが、ビアの辺長にビアマージンの２倍を加えてビア
セル配線層幅を算出する第１のサブステップと、前記ビ
アセル配線層幅が設計ルールで指定され信号配線に適用
される標準配線幅よりも大きいかを判定する第２のサブ
ステップと、前記第２のサブステップで大きいと判定さ
れたときに前記ビアセル配線層幅に前記標準配線幅を加
算して２で除したものを設計ルールで指定された配線ピ
ッチから減じて理論最小間隔を求める第３のサブステッ
プと、前記理論最小間隔が配線最小間隔未満でかつショ
ートラン配線間隔以上の範囲内にあるかを判定する第４
のサブステップと、前記第４のサブステップで前記範囲
内にあると判定されたときにビアマージン変更フラグを
変更有り側に設定して前記ビアマージン変更ステップに
進む第５のサブステップと、前記第２のサブステップで
前記ビアセル配線層幅が前記標準配線幅より大きくはな
いと判定されたとき又は前記第４のサブステップで前記
理論最小間隔が前記範囲内にないと判定されたときにビ
アマージン変更フラグを変更無し側に設定して前記ビア
マージン変更ステップに進む第６のサブステップとを有
することを特徴とする請求項６記載の自動配置配線シス
テムの配線方法。 - 【請求項１１】 前記ビアマージン変更ステップが、ビ
アマージン変更フラグが変更有り側に設定されているか
を判定する第１のサブステップと、前記第１のサブステ
ップで変更有り側に設定されていると判定されたときに
ビアの辺長にビアマージンの２倍を加算して得られるビ
アセル配線層幅に設計ルールで定められる標準配線幅を
加算して２で除したものを設計ルールで指定された配線
ピッチから減じて得た理論最小間隔をもとにさらにビア
マージンを加え配線最小間隔を減じて仮想マージンを算
出する第２のサブステップと、前記ビアマージンを前記
仮想マージンに変更する第３のサブステップと、前記第
１のサブステップでビアマージン変更フラグが変更有り
側に設定されていないと判定されたとき又は前記第３の
サブステップを実行した後に移行して自動配置配線に使
用する配線時マージンを決定し配線時ビアセルデータを
作成する第４のサブステップとを有することを特徴とす
る請求項６記載の自動配置配線システムの配線方法。 - 【請求項１２】 ショートランルール適用可能な所定の
対向長限度値と許容できるショートラン配線間隔とを含
む情報を読み込む第１のプログラムと、ビアセル同士が
隣接グリッドに対向配置されるときの配線間隔が前記シ
ョートラン配線間隔以上になることを検出したときにシ
ョートランルール適用可能と判定してビアマージン変更
フラグを変更有り側に設定する第２のプログラムと、前
記第２のプログラムで前記ビアマージン変更フラグが変
更有り側に設定されたときに前記ビアセルを基に対向配
置時の配線間隔が配線長制限のない配線最小間隔を満た
すようにビアマージンを変更した配線時ビアセルデータ
を作成する第３のプログラムと、配置されたブロック及
びセル間の配線を前記配線時ビアセルデータを用いて行
う第４のプログラムと、配線完了後に前記配線時ビアセ
ルデータを前記ビアセルに対応したアートワークデータ
に置換する第５のプログラムとを有することを特徴とす
る自動配置配線システムの配線方法を記録したコンピュ
ータ読み取り可能な記録媒体。 - 【請求項１３】 前記第１のプログラムが、配置配線時
にショートランルールを適用するかを判定する第１のス
テップと、前記第１のステップで適用すると判定された
ときにショートランルールで指定されるショートラン配
線間隔を読み込む第２のステップと、ショートランルー
ルの対向長限度値を読み込む第３のステップと、ビアの
辺長にビアマージンの２倍を加えてビアセル配線層幅を
算出する第４のステップと、前記ビアセル配線層幅が前
記対向長限度値以下であるかを判定し対向長限度値以下
であれば前記前記第２のプログラムに進む第５のステッ
プと、前記第１のステップで適用しないと判定されたと
き又は前記第５のステップで前記ビアセル配線層幅が対
向配線長限度値以下ではないと判定されたときにビアマ
ージン変更フラグを変更無し側に設定して前記第３のプ
ログラムに進む第６のステップとを有し、前記第２のプ
ログラムが、前記ビアセル配線層幅が設計ルールで指定
され信号配線に適用される標準配線幅よりも大きいかを
判定する第７のステップと、前記第７のステップで大き
いと判定されたときに設計ルールで指定された配線ピッ
チから前記ビアセル配線層幅を減じて理論最小間隔を求
める第８のステップと、前記理論最小間隔がショートラ
ン配線間隔以上かを判定する第９のステップと、前記第
９のステップで前記ショートラン配線間隔以上であると
判定されたときにビアマージン変更フラグを変更有り側
に設定して前記第３のプログラムに進む第１０のステッ
プと、前記第７のステップで前記ビアセル配線層幅が前
記標準配線幅より大きくはないと判定されたとき又は前
記第９のステップで前記理論最小間隔が前記ショートラ
ン配線間隔以下ではないと判定されたときにビアマージ
ン変更フラグを変更無し側に設定して前記第３のプログ
ラムに進む第１１のステップとを有し、前記第３のプロ
グラムが、前記ビアマージン変更フラグが変更有り側に
設定されているかを判定する第１２のステップと、前記
第１２のステップで変更有り側に設定されていると判定
されたときに前記理論最小間隔から設計ルールで定めら
れた配線最小間隔を減じて２で除したものに前記ビアマ
ージンを加えて仮想マージンを算出する第１３のステッ
プと、前記ビアマージンを前記仮想マージンに変更する
第１４のステップと、前記第１２のステップで前記ビア
マージン変更フラグが変更有り側に設定されていないと
判定されたとき又は前記第１４のステップを実行した後
に移行して自動配置配線実行時の配線時マージンを決定
し配線時ビアセルデータを作成する第１５のステップと
を有する請求項１２記載の自動配置配線システムの配線
方法を記録したコンピュータ読み取り可能な記録媒体。 - 【請求項１４】 ショートランルール適用可能な所定の
対向長限度値と許容できるショートラン配線間隔とを含
む情報を読み込む第１のプログラムと、ビアセルと該ビ
アセルが配置されたグリッドの隣接グリッドに対向配置
されるときの配線間隔が対向配線長制限のない配線最小
間隔未満でかつ前記ショートラン配線間隔以上になるこ
とを検出したときにショートランルール適用可能と判定
してビアマージン変更フラグを変更有り側に設定する第
２のプログラムと、前記第２のプログラムで前記ビアマ
ージン変更フラグが変更有り側に設定されたときに前記
ビアセルを基に対向配置時の配線間隔が前記配線最小間
隔を満たすようにビアマージンを変更した配線時ビアセ
ルデータを作成する第３のプログラムと、配置されたブ
ロック及びセル間の配線を前記配線時ビアセルデータを
用いて行う第４のプログラムと、配線完了後に前記配線
時ビアセルデータを前記ビアセルに対応したアートワー
クデータに置換する第５のプログラムとを有することを
特徴とする自動配置配線システムの配線方法を記録した
コンピュータ読み取り可能な記録媒体。 - 【請求項１５】 前記第１のプログラムが、配置配線時
にショートランルールを適用するかを判定する第１のス
テップと、前記第１のステップで適用すると判定された
ときにショートランルールで指定されるショートラン配
線間隔を読み込む第２のステップと、ショートランルー
ルの対向長限度値を読み込む第３のステップと、ビアの
辺長にビアマージンの２倍を加えてビアセル配線層幅を
算出する第４のステップと、前記ビアセル配線層幅が前
記対向長限度値以下であるかを判定し対向長限度値以下
であれば前記前記第２のプログラムに進む第５のステッ
プと、前記第１のステップで適用しないと判定されたと
き又は前記第５のステップで前記ビアセル配線層幅が対
向配線長限度値以下ではないと判定されたときにビアマ
ージン変更フラグを変更無し側に設定して前記第３のプ
ログラムに進む第６のステップとを有し、前記第２のプ
ログラムが、前記ビアセル配線層幅が設計ルールで指定
され信号配線に適用される標準配線幅よりも大きいかを
判定する第７のステップと、前記第７のステップで大き
いと判定されたときに前記ビアセル配線層幅に前記標準
配線幅を加算して２で除したものを設計ルールで指定さ
れた配線ピッチから減じて理論最小間隔を求める第８の
ステップと、前記理論最小間隔が配線最小間隔未満でか
つショートラン配線間隔以上の範囲内にあるかを判定す
る第９のステップと、前記第９のステップで前記範囲内
にあると判定されたときにビアマージン変更フラグを変
更有り側に設定して前記第３のプログラムに進む第１０
のステップと、前記第７のステップで前記ビアセル配線
層幅が前記標準配線幅より大きくはないと判定されたと
き又は前記第９のステップで前記理論最小間隔が前記範
囲内にはないと判定されたときにビアマージン変更フラ
グを変更無し側に設定して前記第３のプログラムに進む
第１１のステップとを有し、前記第３のプログラムが、
前記ビアマージン変更フラグが変更有り側に設定されて
いるかを判定する第１２のステップと、前記第１２のス
テップで変更有り側に設定されていると判定されたとき
に前記理論最小間隔に前記ビアマージンを加え前記配線
最小間隔を減じて仮想マージンを算出する第１３のステ
ップと、前記ビアマージンを前記仮想マージンに変更す
る第１４のステップと、前記第１２のステップで前記ビ
アマージン変更フラグが変更有り側に設定されていない
と判定されたとき又は前記第１４のステップを実行した
後に移行して自動配置配線実行時の配線時マージンを決
定し配線時ビアセルデータを作成する第１５のステップ
とを有する請求項１４記載の自動配置配線システムの配
線方法を記録したコンピュータ読み取り可能な記録媒
体。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36339399A JP3390393B2 (ja) | 1999-12-21 | 1999-12-21 | 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体 |
| US09/739,826 US6732345B2 (en) | 1999-12-21 | 2000-12-20 | Layout method using created via cell data in automated layout |
| US10/808,530 US7032205B2 (en) | 1999-12-21 | 2004-03-25 | Layout and wiring system and recording medium recording the wiring method |
| US11/372,150 US20060156267A1 (en) | 1999-12-21 | 2006-03-10 | Recording medium recording a wiring method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36339399A JP3390393B2 (ja) | 1999-12-21 | 1999-12-21 | 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001176981A JP2001176981A (ja) | 2001-06-29 |
| JP3390393B2 true JP3390393B2 (ja) | 2003-03-24 |
Family
ID=18479205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36339399A Expired - Fee Related JP3390393B2 (ja) | 1999-12-21 | 1999-12-21 | 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US6732345B2 (ja) |
| JP (1) | JP3390393B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7216325B2 (en) | 2003-10-09 | 2007-05-08 | Nec Electronics Corporation | Semiconductor device, routing method and manufacturing method of semiconductor device |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4008629B2 (ja) * | 1999-09-10 | 2007-11-14 | 株式会社東芝 | 半導体装置、その設計方法、及びその設計プログラムを格納したコンピュータ読み取り可能な記録媒体 |
| JP2002312414A (ja) * | 2001-04-13 | 2002-10-25 | Toshiba Corp | 半導体集積回路装置のレイアウト設計システム、配線設計方法、配線設計プログラム及び半導体集積回路装置の製造方法 |
| US6895567B1 (en) * | 2001-06-03 | 2005-05-17 | Cadence Design Systems, Inc. | Method and arrangement for layout of gridless nonManhattan semiconductor integrated circuit designs |
| JP2003115540A (ja) * | 2001-10-04 | 2003-04-18 | Fujitsu Ltd | 半導体集積回路および半導体集積回路の製造方法 |
| US6934928B2 (en) * | 2002-08-27 | 2005-08-23 | Micron Technology, Inc. | Method and apparatus for designing a pattern on a semiconductor surface |
| US6898779B2 (en) * | 2002-08-28 | 2005-05-24 | Micron Technology, Inc. | Pattern generation on a semiconductor surface |
| JP4429593B2 (ja) * | 2002-11-22 | 2010-03-10 | パナソニック株式会社 | 半導体装置のレイアウト検証方法 |
| US20040163056A1 (en) * | 2003-02-19 | 2004-08-19 | Frank Mark D. | System and method for evaluating signal coupling between vias in a package design |
| US7117464B2 (en) * | 2003-02-19 | 2006-10-03 | Hewlett-Packard Development Company, L.P. | System and method for evaluating signal coupling between differential traces in a package design |
| JP3924550B2 (ja) * | 2003-05-22 | 2007-06-06 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置及びレイアウト装置及び方法並びにプログラム |
| JP4509521B2 (ja) * | 2003-10-01 | 2010-07-21 | 東芝マイクロエレクトロニクス株式会社 | 自動設計方法、自動設計装置、レチクルセット、半導体集積回路及び設計プログラム |
| US7448012B1 (en) * | 2004-04-21 | 2008-11-04 | Qi-De Qian | Methods and system for improving integrated circuit layout |
| US8095903B2 (en) | 2004-06-01 | 2012-01-10 | Pulsic Limited | Automatically routing nets with variable spacing |
| US7784010B1 (en) | 2004-06-01 | 2010-08-24 | Pulsic Limited | Automatic routing system with variable width interconnect |
| US7373628B1 (en) | 2004-06-01 | 2008-05-13 | Pulsic Limited | Method of automatically routing nets using a Steiner tree |
| US7131096B1 (en) | 2004-06-01 | 2006-10-31 | Pulsic Limited | Method of automatically routing nets according to current density rules |
| US7257797B1 (en) | 2004-06-07 | 2007-08-14 | Pulsic Limited | Method of automatic shape-based routing of interconnects in spines for integrated circuit design |
| JP4801333B2 (ja) * | 2004-07-23 | 2011-10-26 | パナソニック株式会社 | 電源配線構造および該電源配線構造を備えた半導体集積回路 |
| US7219323B2 (en) * | 2005-04-15 | 2007-05-15 | Kabushiki Kaisha Toshiba | Systems and methods for wiring circuit components |
| US9245082B2 (en) | 2005-06-21 | 2016-01-26 | Pulsic Limited | High-speed shape-based router |
| US7603644B2 (en) | 2005-06-24 | 2009-10-13 | Pulsic Limited | Integrated circuit routing and compaction |
| US7363607B2 (en) | 2005-11-08 | 2008-04-22 | Pulsic Limited | Method of automatically routing nets according to parasitic constraint rules |
| JP4935232B2 (ja) * | 2006-08-07 | 2012-05-23 | 日本電気株式会社 | 情報処理装置、配線設計方法及びプログラム |
| JP4843583B2 (ja) * | 2007-09-10 | 2011-12-21 | 株式会社東芝 | 情報処理装置、電源系統ツリー作成方法およびプログラム |
| US8198188B1 (en) * | 2008-01-28 | 2012-06-12 | Cadence Design Systems, Inc. | Self-aligned VIAS for semiconductor devices |
| US7519927B1 (en) | 2008-07-02 | 2009-04-14 | International Business Machines Corporation | Wiring methods to reduce metal variation effects on launch-capture clock pairs in order to minimize cycle-time overlap violations |
| US8458636B1 (en) | 2009-03-18 | 2013-06-04 | Pulsic Limited | Filling vacant areas of an integrated circuit design |
| US9032615B2 (en) | 2012-07-31 | 2015-05-19 | Freescale Semiconductor, Inc. | Method for forming an electrical connection between metal layers |
| US8640072B1 (en) | 2012-07-31 | 2014-01-28 | Freescale Semiconductor, Inc. | Method for forming an electrical connection between metal layers |
| US8595667B1 (en) * | 2012-10-26 | 2013-11-26 | Freescale Semiconductor, Inc. | Via placement and electronic circuit design processing method and electronic circuit design utilizing same |
| JP6770699B2 (ja) * | 2016-03-28 | 2020-10-21 | 大日本印刷株式会社 | 中間転写媒体上に透明な凸形状を形成する方法およびそれを用いた印画物の形成方法 |
| US10943049B2 (en) * | 2018-09-28 | 2021-03-09 | Taiwan Semiconductor Manufacturing Co., Ltd. | Rule check violation prediction systems and methods |
| DE102019112439A1 (de) | 2018-09-28 | 2020-04-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Systeme und Verfahren zur Verletzungsprädiktion bei einer Entwurfsregelprüfung |
| CN115577672B (zh) * | 2022-11-17 | 2023-03-14 | 深圳鸿芯微纳技术有限公司 | 通孔单元的确定方法、装置、电子设备及存储介质 |
| CN117688899B (zh) * | 2024-02-02 | 2024-05-24 | 深圳华强电子网集团股份有限公司 | 一种基于高密度集成电路的布线分析优化系统 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2761730B2 (ja) * | 1988-05-31 | 1998-06-04 | 京セラ株式会社 | 光電変換装置 |
| JPH0329343A (ja) | 1989-06-26 | 1991-02-07 | Fujitsu Ltd | 半導体集積回路の配線方法 |
| US5618744A (en) * | 1992-09-22 | 1997-04-08 | Fujitsu Ltd. | Manufacturing method and apparatus of a semiconductor integrated circuit device |
| US5416722A (en) * | 1992-11-19 | 1995-05-16 | Vlsi Technology, Inc. | System and method for compacting integrated circuit layouts |
| EE9400262A (et) * | 1993-12-08 | 1996-02-15 | Ciba-Geigy Ag | Selektiivne herbitsiidsegu ja selle kasutamise meetod |
| JPH08316331A (ja) * | 1995-03-15 | 1996-11-29 | Toshiba Corp | 半導体集積回路及びその設計方法 |
| US5798937A (en) * | 1995-09-28 | 1998-08-25 | Motorola, Inc. | Method and apparatus for forming redundant vias between conductive layers of an integrated circuit |
| US6035108A (en) * | 1996-10-17 | 2000-03-07 | Nec Corporation | Figure layout compaction method and compaction device |
| JPH10294373A (ja) | 1997-04-17 | 1998-11-04 | Hitachi Ltd | 自動配線方法 |
| JP2000068479A (ja) * | 1998-08-26 | 2000-03-03 | Hitachi Ltd | 半導体集積回路装置 |
| US6166441A (en) * | 1998-11-12 | 2000-12-26 | Intel Corporation | Method of forming a via overlap |
| US6341366B1 (en) * | 1999-01-15 | 2002-01-22 | Spring Soft Inc. | Rule-driven method and system for editing physical integrated circuit layouts |
| JP3822009B2 (ja) * | 1999-11-17 | 2006-09-13 | 株式会社東芝 | 自動設計方法、露光用マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体 |
| US6629302B2 (en) * | 1999-12-22 | 2003-09-30 | Shinji Miura | Circuit board design aiding apparatus, design aiding method, and storage medium storing design aiding program |
| JP2002092061A (ja) * | 2000-09-19 | 2002-03-29 | Shinko Electric Ind Co Ltd | 半導体パッケージの配線編集方法 |
| WO2002099884A2 (en) * | 2001-06-01 | 2002-12-12 | Virtual Silicon Technology, Inc. | Integrated circuit design with library cells |
-
1999
- 1999-12-21 JP JP36339399A patent/JP3390393B2/ja not_active Expired - Fee Related
-
2000
- 2000-12-20 US US09/739,826 patent/US6732345B2/en not_active Expired - Fee Related
-
2004
- 2004-03-25 US US10/808,530 patent/US7032205B2/en not_active Expired - Fee Related
-
2006
- 2006-03-10 US US11/372,150 patent/US20060156267A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7216325B2 (en) | 2003-10-09 | 2007-05-08 | Nec Electronics Corporation | Semiconductor device, routing method and manufacturing method of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060156267A1 (en) | 2006-07-13 |
| US20040181765A1 (en) | 2004-09-16 |
| US20010004763A1 (en) | 2001-06-21 |
| US7032205B2 (en) | 2006-04-18 |
| US6732345B2 (en) | 2004-05-04 |
| JP2001176981A (ja) | 2001-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3390393B2 (ja) | 自動配置配線システムの配線方法および自動配置配線システムの配線方法を記録した記録媒体 | |
| US8239803B2 (en) | Layout method and layout apparatus for semiconductor integrated circuit | |
| JP3891599B2 (ja) | 集積回路レイアウト内への標準セルの自動挿入装置 | |
| JPH0658935B2 (ja) | 回路配列組込み方法 | |
| JP2011124423A (ja) | セルライブラリ、レイアウト方法およびレイアウト装置 | |
| TW201514742A (zh) | 產生積體電路佈局的方法 | |
| JPH05259287A (ja) | 集積回路の電源配線布設方法 | |
| US20020105049A1 (en) | Integrated circuit having tap cells and a method for positioning tap cells in an integrated circuit | |
| JP4274814B2 (ja) | 半導体集積回路の設計方法、設計装置、セルライブラリのデータ構造および自動レイアウトプログラム | |
| CN114730353A (zh) | 使用具有金属线的单元进行电路设计 | |
| US7216325B2 (en) | Semiconductor device, routing method and manufacturing method of semiconductor device | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| JP2006277668A (ja) | レイアウト設計方法及びレイアウト設計装置 | |
| JP2004220132A (ja) | 配線図形検証方法、プログラム及び装置 | |
| JP2005209685A (ja) | マスクパターンデータ自動補正方法及びそのプログラム | |
| JP2005235804A (ja) | 半導体装置の設計方法及びプログラム | |
| JP2004104039A (ja) | 集積回路の自動配置配線設計方法、その自動配置配線設計装置、その自動配置配線設計システム、制御プログラムおよび可読記録媒体 | |
| JP4071507B2 (ja) | 半導体集積回路の階層レイアウト方法 | |
| JP2525789B2 (ja) | Ｌｓｉのレイアウト設計装置 | |
| JP2921454B2 (ja) | 集積回路の配線方法 | |
| JP2910734B2 (ja) | レイアウト方法 | |
| JP2001210717A (ja) | 大規模集積回路装置の自動配置配線方法 | |
| JP2910730B2 (ja) | 階層レイアウト設計方法および階層レイアウト設計装置 | |
| JP3064925B2 (ja) | レイアウト方法 | |
| JP5035003B2 (ja) | 配線レイアウト装置、配線レイアウト方法及び配線レイアウトプログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021217 |
|
| LAPS | Cancellation because of no payment of annual fees |