[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3382221B2 - Liquid crystal display - Google Patents

Liquid crystal display

Info

Publication number
JP3382221B2
JP3382221B2 JP2000368690A JP2000368690A JP3382221B2 JP 3382221 B2 JP3382221 B2 JP 3382221B2 JP 2000368690 A JP2000368690 A JP 2000368690A JP 2000368690 A JP2000368690 A JP 2000368690A JP 3382221 B2 JP3382221 B2 JP 3382221B2
Authority
JP
Japan
Prior art keywords
liquid crystal
signal
pixel
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000368690A
Other languages
Japanese (ja)
Other versions
JP2002169181A (en
Inventor
雄二郎 原
豊 小野塚
政彦 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2000368690A priority Critical patent/JP3382221B2/en
Publication of JP2002169181A publication Critical patent/JP2002169181A/en
Application granted granted Critical
Publication of JP3382221B2 publication Critical patent/JP3382221B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置、特
にアクティブマトリクス型の液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an active matrix type liquid crystal display device.

【0002】[0002]

【従来の技術】液晶表示装置(LCD)は、大型、薄
型、軽量、高精細でかつ消費電力も少ないため、大型壁
掛けテレビ、ノートブック型パソコン、携帯電話などに
広く用いられており、今後もさらに需要が高まると予想
される。このような状況の中で、特に携帯情報機器用途
においては、長時間の電池駆動が必須となり、より消費
電力の少ない液晶表示装置が望まれている。
2. Description of the Related Art Liquid crystal display devices (LCDs) are widely used in large wall televisions, notebook computers, mobile phones, etc. because of their large size, thinness, light weight, high definition and low power consumption. Demand is expected to increase further. Under such circumstances, particularly for portable information equipment applications, long-term battery driving is essential, and a liquid crystal display device with lower power consumption is desired.

【0003】図17は、薄膜トランジスタ(TFT)を
用いた従来のアクティブマトリクス型液晶表示装置の構
成例を示した図である。表示領域511内には、複数の
走査線513と複数の信号線514との各交差部に対応
して単位画素512がマトリクス状に配列されており、
走査線(ゲート線)513は走査線駆動回路515に、
信号線514は信号線駆動回路516に接続されてい
る。走査線駆動回路515からは60Hzの周波数で走
査線513に走査信号(ゲート信号)が与えられ、選択
された走査線513に接続された薄膜トランジスタを介
して信号線514から与えられた画素信号(表示信号)
が液晶層に印加される。液晶は直流電圧をかけつづける
と画像の焼き付きが起こるため、通常は画像信号には交
流が用いられる。
FIG. 17 is a diagram showing a configuration example of a conventional active matrix type liquid crystal display device using a thin film transistor (TFT). In the display area 511, the unit pixels 512 are arranged in a matrix corresponding to each intersection of the plurality of scanning lines 513 and the plurality of signal lines 514.
The scan line (gate line) 513 is provided to the scan line driver circuit 515,
The signal line 514 is connected to the signal line driver circuit 516. The scan line driver circuit 515 supplies a scan signal (gate signal) to the scan line 513 at a frequency of 60 Hz, and a pixel signal (display signal) supplied from the signal line 514 through a thin film transistor connected to the selected scan line 513. signal)
Is applied to the liquid crystal layer. Since image sticking occurs in liquid crystal when a DC voltage is continuously applied, AC is usually used for image signals.

【0004】図18は、図17に示した単位画素512
の等価回路について示した図である。走査線513と信
号線514との交差部に薄膜トランジスタ531が接続
されており、画素電極533と対向電極534とに挟ま
れた液晶層532に対して並列に補助容量535が接続
されている。
FIG. 18 shows the unit pixel 512 shown in FIG.
3 is a diagram showing an equivalent circuit of FIG. The thin film transistor 531 is connected to the intersection of the scan line 513 and the signal line 514, and the auxiliary capacitor 535 is connected in parallel to the liquid crystal layer 532 sandwiched between the pixel electrode 533 and the counter electrode 534.

【0005】ここで、液晶表示装置の信号線駆動回路に
よる消費電力Pについて考えると、信号線負荷容量を
C、ゲート線数をn、信号をリフレッシュする周波数
(リフレッシュ周波数)をfref 、画像信号電圧をVと
すると、 P=Cnfref 2 (1) と表される。
Considering the power consumption P by the signal line drive circuit of the liquid crystal display device, the signal line load capacitance is C, the number of gate lines is n, the frequency for refreshing the signal (refresh frequency) is f ref , and the image signal is When the voltage is V, it is expressed as P = Cnf ref V 2 (1).

【0006】消費電力を低減するには、(1)式より、
信号線負荷容量C、ゲート線数n、リフレッシュ周波数
ref 、画像信号電圧Vのいずれかを下げる必要があ
る。このうち、Cは信号線と対向電極の間の容量などか
らなり、nは表示の精細度を表している。したがって、
コントラストや精細度などの表示品位を下げずに、これ
らの値を大幅に下げることは難しい。また、画像信号電
圧Vは、液晶材料を用いて階調表示をするために一定値
以上が必要であり、これを低減することはコントラスト
の低下につながる。
In order to reduce the power consumption, from equation (1),
It is necessary to reduce any of the signal line load capacitance C, the number of gate lines n, the refresh frequency f ref , and the image signal voltage V. Among them, C is composed of a capacitance between the signal line and the counter electrode, and n is the display definition. Therefore,
It is difficult to significantly reduce these values without reducing the display quality such as contrast and definition. Further, the image signal voltage V needs to have a certain value or more in order to perform gradation display by using a liquid crystal material, and reducing this leads to a reduction in contrast.

【0007】これに対し、リフレッシュ周波数fref
は、必要な画像信号を表示できる限り、フレーム周波数
fr よりも小さくすることが可能である。通常、リフ
レッシュ周波数fref はフレーム周波数ffrに等しく、
動画の場合にリフレッシュ周波数fref を小さくするこ
とは応答性の低下につながるが、複数フレームにわたっ
て画像信号が同じになるような静止画の場合には、リフ
レッシュ周波数を下げることにより低消費電力化が可能
である。しかし、これを実現するためには、画像信号を
長時間保持する機構、すなわちメモリ性が必要となる。
On the other hand, the refresh frequency fref
Can be smaller than the frame frequency f fr as long as the required image signal can be displayed. Usually, the refresh frequency f ref is equal to the frame frequency f fr ,
Reducing the refresh frequency f ref in the case of a moving image leads to a decrease in responsiveness, but in the case of a still image in which the image signals are the same over a plurality of frames, lowering the refresh frequency reduces power consumption. It is possible. However, in order to realize this, a mechanism for holding an image signal for a long time, that is, a memory property is required.

【0008】メモリ性を持った液晶表示装置としては、
強誘電性液晶、コレステリック型液晶などのメモリ性を
有する液晶材料を用いたタイプ、各画素内にメモリ性を
付与するための回路を設けるタイプがよく知られてい
る。しかし、前者については、多階調表示が難しいとい
った問題や、衝撃などに対する強度が弱いといった問題
がある。また、後者については、画素構造の微細化が難
しく、高精細化に不利であるという問題がある。
As a liquid crystal display device having a memory property,
A type using a liquid crystal material having a memory property such as a ferroelectric liquid crystal and a cholesteric liquid crystal, and a type in which a circuit for giving a memory property is provided in each pixel are well known. However, the former has a problem that it is difficult to perform multi-gradation display and a problem that the strength against impact is weak. Further, with regard to the latter, there is a problem that it is difficult to make the pixel structure finer and it is disadvantageous for high definition.

【0009】上述したような問題を解決する液晶表示装
置として、図19に示すように、各画素に強誘電体薄膜
層を用いた強誘電体キャパシタ536を形成し、強誘電
体のメモリ性を利用して表示を行う方式が提案されてい
る。この方式は、強誘電体自体のメモリ性を用いるた
め、液晶材料の制約がなく、従来から広く用いられてい
るツイストネマチック(TN)液晶などを用いることが
できる。そのため、多階調表示が可能となり、かつ、複
雑な回路構造を有していないため高精細化にも対応可能
である。しかしながら、この方式では、画素構造が強誘
電体と液晶の直列容量構造になっているため、画素に与
える画像信号電圧の大きさが従来よりも大きくなってし
まうという問題がある。以下、この問題点について説明
する。
As a liquid crystal display device that solves the above-mentioned problems, as shown in FIG. 19, a ferroelectric capacitor 536 using a ferroelectric thin film layer is formed in each pixel to improve the memory property of the ferroelectric substance. A method of displaying by using the method has been proposed. Since this method uses the memory property of the ferroelectric substance itself, there is no restriction on the liquid crystal material, and twisted nematic (TN) liquid crystal which has been widely used from the past can be used. Therefore, multi-gradation display is possible, and since it does not have a complicated circuit structure, high definition can be supported. However, in this method, since the pixel structure is the serial capacitance structure of the ferroelectric substance and the liquid crystal, there is a problem that the magnitude of the image signal voltage applied to the pixel becomes larger than the conventional one. Hereinafter, this problem will be described.

【0010】図20は、図19に示すような構成を有す
る液晶表示装置について、その画像信号波形(図20
(a))及び走査信号波形(図20(b))を示したも
のである。駆動は以下のシーケンスで行われる。まず、
リセット期間Tr において、全ての走査線に信号を与え
て全ての薄膜トランジスタをオン状態にし、各信号線か
ら強誘電体の分極をリセットする信号Vr を印加する
(リセット)。次に、書き込み期間Tw において、線順
次走査を行いながら各画素に画像信号Vw を書き込む
(書き込み)。最後に、保持期間Th において、リセッ
ト時と同様に全ての走査線に信号を与え、薄膜トランジ
スタをオンさせた状態で、表示状態を保持するための保
持信号電圧Vh を印加する(保持)。
FIG. 20 shows an image signal waveform (FIG. 20) of the liquid crystal display device having the structure shown in FIG.
20 (a)) and the scanning signal waveform (FIG. 20 (b)). Driving is performed in the following sequence. First,
In the reset period Tr, signals are supplied to all scanning lines to turn on all thin film transistors, and a signal Vr for resetting the polarization of the ferroelectric substance is applied from each signal line (reset). Next, in the writing period Tw, the image signal Vw is written (writing) in each pixel while performing line-sequential scanning. Finally, in the holding period Th, signals are supplied to all the scanning lines similarly to the resetting, and the holding signal voltage Vh for holding the display state is applied (holding) while the thin film transistors are turned on.

【0011】リフレッシュ周波数fref は、リセット期
間Tr 、書き込み期間Tw 及び保持期間Th により、 fref =1/(Tr +Tw +Th ) (2) となる。
The refresh frequency f ref becomes f ref = 1 / (Tr + Tw + Th) (2) due to the reset period Tr, the writing period Tw and the holding period Th.

【0012】ここで、強誘電体層の分圧Vf 及び液晶層
の分圧Vlcを計算する。画素信号電圧をVsig とし、液
晶層の電荷をQlc、強誘電体層の電荷をQf 、強誘電体
のヒステリシス特性関数をF(Vf )とすると、 Vf +Vlc=Vsig (3) Qf =F(Vf ) (4) Qlc=Clc・Vlc=−Clc(Vf −Vsig ) (5) となる。また、 Qf =Qlc (6) という関係が成り立つ。
Here, the partial pressure Vf of the ferroelectric layer and the partial pressure Vlc of the liquid crystal layer are calculated. When the pixel signal voltage is Vsig, the charge of the liquid crystal layer is Qlc, the charge of the ferroelectric layer is Qf, and the hysteresis characteristic function of the ferroelectric is F (Vf), then Vf + Vlc = Vsig (3) Qf = F (Vf (4) Qlc = Clc.Vlc = -Clc (Vf-Vsig) (5). Also, the relation of Qf = Qlc (6) holds.

【0013】上記の連立方程式を解けば、液晶層及び強
誘電体層それぞれの分圧が求められる。また、これは強
誘電体の分圧Vf を横軸に、電荷Qf を縦軸に取った座
標系で、式(4)及び(5)をそれぞれ描き、それらの
交点を求めることで、図式的に解くことも可能である。
以下、式(5)を負荷直線と呼ぶことにする。
By solving the above simultaneous equations, the partial pressures of the liquid crystal layer and the ferroelectric layer can be obtained. In addition, this is a coordinate system in which the partial voltage Vf of the ferroelectric substance is plotted on the horizontal axis and the electric charge Qf is plotted on the vertical axis. It is also possible to solve.
Hereinafter, equation (5) will be referred to as a load straight line.

【0014】図21は、強誘電体のヒステリシス特性
と、リセット、書き込み及び保持の3つの状態における
負荷直線を示したものである。上記の式を考慮すると、
リセット時の画像信号電圧Vsig =Vr 、書き込み時の
画像信号電圧Vsig =Vw 、書き込み時の強誘電体電圧
(強誘電体層に印加される電圧)Vfw、保持時の液晶出
力電圧(液晶層に印加される電圧)Vlc=Vout が、そ
れぞれ図上で示された量として求められることがわか
る。
FIG. 21 shows a hysteresis characteristic of a ferroelectric substance and a load line in three states of reset, write and hold. Considering the above formula,
Image signal voltage Vsig = Vr at reset, image signal voltage Vsig = Vw at writing, ferroelectric voltage at writing (voltage applied to ferroelectric layer) Vfw, liquid crystal output voltage at holding (to liquid crystal layer) It can be seen that the applied voltage) Vlc = Vout is obtained as the amount shown in each figure.

【0015】図21を見ると、リセット時の電圧Vr 、
書き込み時の電圧Vw 及び液晶出力電圧Vout が、それ
ぞれ液晶容量Clcによって大きく影響されることがわか
る。例えば、液晶容量Clcを大きくすれば、負荷容量の
傾きの絶対値は増すため、電圧Vr 及びVw は小さくな
るが、同時に保持時の液晶出力電圧Vout は小さくなっ
てしまう。逆に、液晶容量Clcを小さくすれば、保持時
の液晶出力電圧Voutは大きくなるが、電圧Vr 及びVw
が大きくなってしまう。
Referring to FIG. 21, the voltage Vr at reset,
It can be seen that the writing voltage Vw and the liquid crystal output voltage Vout are greatly affected by the liquid crystal capacitance Clc. For example, if the liquid crystal capacitance Clc is increased, the absolute value of the slope of the load capacitance is increased, so that the voltages Vr and Vw are reduced, but at the same time, the liquid crystal output voltage Vout during holding is reduced. Conversely, if the liquid crystal capacitance Clc is reduced, the liquid crystal output voltage Vout at the time of holding is increased, but the voltages Vr and Vw are increased.
Will become bigger.

【0016】次に、式を用いて、書き込み時に必要な信
号電圧を見積もる。図22に示すように、強誘電体のヒ
ステリシス特性関数F(Vf )を平行四辺形モデルと仮
定する。Vc は強誘電体の分極反転の閾電圧であり、抗
電圧と呼ぶことにする。
Next, the signal voltage required at the time of writing is estimated using the formula. As shown in FIG. 22, the hysteresis characteristic function F (Vf) of the ferroelectric substance is assumed to be a parallelogram model. Vc is a threshold voltage for polarization reversal of the ferroelectric substance and is called a coercive voltage.

【0017】図22中の直線aは、 Qf =F(Vf)=CfVf+Qr (7) と表される。また、負荷曲線bは(5)式で表されるの
で、(3)、(5)、(6)及び(7)式より、信号電
圧Vsig と液晶電圧Vlcは、 Vsig =((Cf+Clc)Vf+Qr)/Clc (8) Vlc =(CfVsig+Qr)/(Cf+Clc) (9) と表される。
A straight line a in FIG. 22 is expressed as Qf = F (Vf) = CfVf + Qr (7). Since the load curve b is expressed by the equation (5), the signal voltage Vsig and the liquid crystal voltage Vlc are expressed by the equations (3), (5), (6) and (7) as follows: Vsig = ((Cf + Clc) Vf + Qr ) / Clc (8) Vlc = (CfVsig + Qr) / (Cf + Clc) (9)

【0018】分極反転に必要な信号電圧Vsig は、強誘
電体電圧Vf がVc に等しい時と考えられる。これを考
慮すると、書き込み時の信号電圧Vw は、 Vw =((Cf+Clc)Vc+Qr)/Clc (10) となる。また、保持時のバイアス電圧を抗電圧Vc に等
しいとすると、保持時の液晶出力電圧Vout は(9)式
より、 Vout =(CfVc+Qr)/(Cf+Clc) (11) となる。(10)及び(11)式よりQr を消去する
と、 Vw =((Cf+Clc)(Vc+Vout)−CfVc)/Clc (12) となる。
The signal voltage Vsig necessary for polarization reversal is considered to be when the ferroelectric voltage Vf is equal to Vc. Considering this, the signal voltage Vw at the time of writing is Vw = ((Cf + Clc) Vc + Qr) / Clc (10). When the bias voltage during holding is equal to the coercive voltage Vc, the liquid crystal output voltage Vout during holding is Vout = (CfVc + Qr) / (Cf + Clc) (11) from the equation (9). When Qr is eliminated from the equations (10) and (11), Vw = ((Cf + Clc) (Vc + Vout) -CfVc) / Clc (12).

【0019】ここで、書き込み時の信号電圧Vw をバイ
アス電圧を基準として定義し直し、これを入力電圧ΔV
w とすると、 ΔVw =Vw−Vc=((Cf+Clc)/Clc)Vout (13) となる。
Here, the signal voltage Vw at the time of writing is redefined with reference to the bias voltage, and this is defined as the input voltage ΔV.
If w, then ΔVw = Vw−Vc = ((Cf + Clc) / Clc) Vout (13).

【0020】結果として、液晶を駆動するために必要な
電圧を得るためには、(13)式で表される大きな画像
信号電圧が必要となる。静止画の場合は、画像信号電圧
が大きくなったことの寄与分よりもリフレッシュ周波数
を下げたことの寄与分の方が大きければ、消費電力が下
がることが(1)式からわかる。一方で、動画の場合に
は、表示品位を下げることなくリフレッシュ周波数を下
げることが難しいため、画像信号電圧が大きくなる分、
かえって消費電力が増加してしまう。
As a result, a large image signal voltage represented by the equation (13) is required to obtain the voltage required to drive the liquid crystal. In the case of a still image, if the contribution of lowering the refresh frequency is larger than the contribution of increasing the image signal voltage, it can be seen from equation (1) that the power consumption is lower. On the other hand, in the case of a moving image, it is difficult to lower the refresh frequency without lowering the display quality, so the image signal voltage increases,
On the contrary, power consumption increases.

【0021】[0021]

【発明が解決しようとする課題】このように、強誘電体
のメモリ性を利用した液晶表示装置では、画像信号電圧
Vsig を液晶層に印加される液晶出力電圧Vout よりも
大きくする必要があるため、リフレッシュ周波数を下げ
ることのできない動画表示の場合には消費電力が増加し
てしまうという問題があった。
As described above, in the liquid crystal display device utilizing the memory property of the ferroelectric substance, the image signal voltage Vsig needs to be higher than the liquid crystal output voltage Vout applied to the liquid crystal layer. However, there is a problem that power consumption increases when displaying a moving image in which the refresh frequency cannot be lowered.

【0022】本発明は上記従来の課題を解決するために
なされたものであり、動画表示時における駆動電圧を低
くすることができ、消費電力の低減が可能な液晶表示装
置を提供することを目的とする。
The present invention has been made to solve the above-mentioned conventional problems, and an object of the present invention is to provide a liquid crystal display device capable of lowering a driving voltage when displaying a moving image and reducing power consumption. And

【0023】[0023]

【課題を解決するための手段】本発明に係る液晶表示装
置は、水平方向に設けられた複数の走査線と垂直方向に
設けられた複数の信号線との交差部に対応して設けら
れ、画素電極と対向電極とに挟まれる液晶層から成る複
数の画素部を有する液晶表示装置であって、前記画素部
は、第1端が前記画素電極に接続される強誘電体容量
と、第1端が前記信号線に接続され、第2端が前記強誘
電体容量の第2端に接続され、前記走査線からの走査信
号によって制御される第1のスイッチング素子と、前記
強誘電体容量に並列接続された第2のスイッチング素子
と、を具備することを特徴とする。
A liquid crystal display device according to the present invention is provided corresponding to an intersection of a plurality of scanning lines provided in a horizontal direction and a plurality of signal lines provided in a vertical direction, A liquid crystal display device having a plurality of pixel portions each including a liquid crystal layer sandwiched between a pixel electrode and a counter electrode, wherein the pixel portion includes a ferroelectric capacitor having a first end connected to the pixel electrode, and a first capacitor. An end is connected to the signal line, a second end is connected to a second end of the ferroelectric capacitor, and a first switching element controlled by a scanning signal from the scanning line and the ferroelectric capacitor are provided. And a second switching element connected in parallel.

【0024】本発明によれば、強誘電体容量に対して第
2のスイッチング素子が並列接続されているため、第2
のスイッチング素子を非導通状態(オフ状態)にした場
合には、液晶部に対して強誘電体容量の容量成分が等価
的に直列接続された状態となり、第2のスイッチング素
子を導通状態(オン状態)にした場合には、第2のスイ
ッチング素子によって強誘電体容量が等価的に短絡され
た状態となる。したがって、静止画表示のときには第2
のスイッチング素子をオフ状態にする一方、動画表示の
ときには第2のスイッチング素子をオン状態にすること
で、動画表示の際に画像信号電圧の大部分を液晶層に印
加することが可能であり、動画表示の際の駆動電圧を低
くすることができ、消費電力の低減をはかることが可能
となる。
According to the present invention, since the second switching element is connected in parallel with the ferroelectric capacitor,
When the switching element is turned off (off state), the capacitance component of the ferroelectric capacitance is equivalently connected in series to the liquid crystal part, and the second switching element is turned on (on). State), the ferroelectric capacitor is equivalently short-circuited by the second switching element. Therefore, when displaying a still image, the second
It is possible to apply most of the image signal voltage to the liquid crystal layer at the time of displaying a moving image by turning on the second switching element while displaying the moving image while turning off the switching element of The driving voltage at the time of displaying a moving image can be lowered, and the power consumption can be reduced.

【0025】前記発明において、前記画素部に供給され
る表示信号の連続する表示フレーム間での比較結果に基
づき、該表示信号が連続する表示フレーム間で異なる場
合に前記第2のスイッチング素子をオン状態に制御する
制御部をさらに設けることにより、静止画表示と動画表
示とが容易に判別され、第2のスイッチング素子の的確
な制御を自動的に行うことが可能となる。
In the above invention, the second switching element is turned on when the display signal is different between consecutive display frames based on the comparison result of the display signals supplied to the pixel section between consecutive display frames. By further providing the control unit for controlling the state, it is possible to easily discriminate between the still image display and the moving image display, and it is possible to automatically perform the accurate control of the second switching element.

【0026】また、前記発明において、前記制御部は、
同一の走査線に接続された複数の画素部単位で第2のス
イッチング素子のオン・オフを制御可能であり、ある画
素部に供給される表示信号が連続する表示フレーム間で
異なる場合に、該画素部及び該画素部と同一の走査線に
接続された他の画素部が有する第2のスイッチング素子
を選択的にオン状態にすることが好ましい。このように
同一の走査線毎に第2のスイッチング素子を制御するこ
とにより、1画面内において静止画表示と動画表示を走
査線単位で混在させて行うことが可能となる。
Further, in the above invention, the control unit is
It is possible to control ON / OFF of the second switching element in units of a plurality of pixel units connected to the same scanning line, and when the display signal supplied to a certain pixel unit is different between consecutive display frames, It is preferable that the second switching element included in the pixel portion and another pixel portion connected to the same scan line as the pixel portion be selectively turned on. In this way, by controlling the second switching element for each same scanning line, it is possible to perform still image display and moving image display in a single screen in a mixed manner on a scanning line basis.

【0027】また、前記発明において、前記画素部に対
し、前記第2のスイッチング素子がオン状態のときには
オフ状態のときよりも振幅の小さな表示信号を供給する
ことで、動画表示の際の画像信号電圧が静止画表示のと
きよりも低くなり、消費電力の低減をはかることが可能
となる。
Further, in the above invention, by supplying the pixel section with a display signal having a smaller amplitude when the second switching element is in an on state than when the second switching element is in an off state, an image signal for displaying a moving image is displayed. The voltage becomes lower than that when displaying a still image, and it is possible to reduce power consumption.

【0028】[0028]

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。
DETAILED DESCRIPTION OF THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0029】(実施形態1)まず、本発明の基本的な実
施形態について説明する。図1は、本発明の実施形態に
係るアクティブマトリクス型液晶表示装置の構成例を示
した図である。
(Embodiment 1) First, a basic embodiment of the present invention will be described. FIG. 1 is a diagram showing a configuration example of an active matrix type liquid crystal display device according to an embodiment of the present invention.

【0030】基本的な構成は、図17に示した従来技術
の構成と同様である。すなわち、表示領域11内には、
水平方向に設けられた複数の走査線13と垂直方向に設
けられた複数の信号線14との各交差部に対応して単位
画素12がマトリクス状に配列されており、走査線(ゲ
ート線)13は走査線駆動回路15に、信号線14は信
号線駆動回路16に、それぞれ接続されている。本実施
形態では、各単位画素12に対してスイッチ線(導通制
御線)17が接続されており、このスイッチ線17を介
してスイッチ線駆動回路18から各単位画素12に所定
の選択信号が供給されるようになっている。
The basic structure is similar to that of the prior art shown in FIG. That is, in the display area 11,
The unit pixels 12 are arranged in a matrix corresponding to respective intersections of the plurality of scanning lines 13 provided in the horizontal direction and the plurality of signal lines 14 provided in the vertical direction, and the scanning lines (gate lines) are arranged. Reference numeral 13 is connected to the scanning line drive circuit 15, and signal line 14 is connected to the signal line drive circuit 16. In the present embodiment, a switch line (conduction control line) 17 is connected to each unit pixel 12, and a predetermined selection signal is supplied from the switch line drive circuit 18 to each unit pixel 12 via this switch line 17. It is supposed to be done.

【0031】図2は、図1に示した単位画素12の等価
回路について示した図である。
FIG. 2 is a diagram showing an equivalent circuit of the unit pixel 12 shown in FIG.

【0032】走査線13と信号線14との交差部に薄膜
トランジスタ(主トランジスタ)31が配置されてお
り、薄膜トランジスタ31のゲート電極は走査線13
に、薄膜トランジスタ31のソース電極は信号線14
に、それぞれ接続されている。薄膜トランジスタ31の
ドレイン電極には強誘電体薄膜を用いた強誘電体キャパ
シタ32の一端が接続されており、強誘電体キャパシタ
32の他端には画素電極34が接続されている。この画
素電極34と対向する位置には、液晶層33を介して対
向電極35が配置されており、画素電極34の電位と対
向電極35の電位との電位差が液晶層33に印加され
る。
A thin film transistor (main transistor) 31 is arranged at the intersection of the scanning line 13 and the signal line 14, and the gate electrode of the thin film transistor 31 is the scanning line 13.
The source electrode of the thin film transistor 31 is the signal line 14
, Respectively. One end of a ferroelectric capacitor 32 using a ferroelectric thin film is connected to the drain electrode of the thin film transistor 31, and the pixel electrode 34 is connected to the other end of the ferroelectric capacitor 32. The counter electrode 35 is arranged at a position facing the pixel electrode 34 with the liquid crystal layer 33 interposed therebetween, and a potential difference between the potential of the pixel electrode 34 and the potential of the counter electrode 35 is applied to the liquid crystal layer 33.

【0033】また、強誘電体キャパシタ32に対して並
列に、薄膜トランジスタ(並列トランジスタ)36が接
続されており、薄膜トランジスタ36のゲート電極に接
続されたスイッチ線17によってその導通状態(オン/
オフ)が制御されるようになっている。すなわち、強誘
電体キャパシタ32及び薄膜トランジスタ36からなる
並列回路は、薄膜トランジスタ36が導通状態(オン状
態)のときには実質的に薄膜トランジスタ36のオン抵
抗成分が支配的となり、薄膜トランジスタ36が非導通
状態(オフ状態)のときには実質的に強誘電体キャパシ
タ32の容量成分が支配的になる。
Further, a thin film transistor (parallel transistor) 36 is connected in parallel to the ferroelectric capacitor 32, and its conduction state (ON / ON) is established by the switch line 17 connected to the gate electrode of the thin film transistor 36.
Off) is controlled. That is, in the parallel circuit including the ferroelectric capacitor 32 and the thin film transistor 36, the on-resistance component of the thin film transistor 36 is substantially dominant when the thin film transistor 36 is in the conductive state (on state), and the thin film transistor 36 is in the non-conductive state (off state). 2), the capacitance component of the ferroelectric capacitor 32 becomes substantially dominant.

【0034】なお、液晶層33の液晶材料には任意の液
晶材料を用いることができるが、代表的には、ツイスト
ネマチック(TN)型液晶、スーパーツイストネマチッ
ク(STN)型液晶、コレステリック型液晶、ゲストホ
スト型液晶、高分子分散型液晶などを用いることができ
る。ネマチック液晶には、例えばフッ素系ネマチック液
晶やシアノ系ネマチック液晶等を用いることができる。
Although any liquid crystal material can be used as the liquid crystal material of the liquid crystal layer 33, typically, a twisted nematic (TN) type liquid crystal, a super twisted nematic (STN) type liquid crystal, a cholesteric type liquid crystal, Guest-host type liquid crystal, polymer dispersed liquid crystal and the like can be used. As the nematic liquid crystal, for example, a fluorine nematic liquid crystal or a cyano nematic liquid crystal can be used.

【0035】次に、本実施形態の駆動方法について説明
する。
Next, the driving method of this embodiment will be described.

【0036】駆動波形は、動画モードと静止画モードと
で異なっている。時間的には、各フレーム時間(Tfr
1/ffr=16.7ms)ごとに、動画モードと静止画
モードのどちらのモードになるかが判断される。また、
空間的には、表示領域全体或いは走査線ごとに動画モー
ドと静止画モードのどちらのモードになるかが判断され
る。動画モードと静止画モードのどちらのモードにする
かは、スイッチ等によって固定するようにしてもよい
し、1フレーム或いは数フレーム分の表示信号をフレー
ムメモリに記憶させ、連続する2以上のフレーム間で画
像信号(表示信号)が等しい場合には静止画と判断し、
動画モードから静止画モードに切り替わるようにしても
よい。これとは逆に、連続する2以上のフレーム間で画
像信号が異なる場合には動画と判断し、静止画モードか
ら動画モードに切り替わるようにしてもよい。
The drive waveform differs between the moving image mode and the still image mode. In terms of time, each frame time (T fr =
Every 1 / f fr = 16.7 ms), it is judged which mode is the moving image mode or the still image mode. Also,
In terms of space, it is determined whether the mode is the moving image mode or the still image mode for the entire display area or for each scanning line. Whether to select the moving image mode or the still image mode may be fixed by a switch or the like. Alternatively, a display signal for one frame or several frames may be stored in the frame memory so that two or more consecutive frames may be displayed. If the image signal (display signal) is the same, it is judged as a still image,
The moving image mode may be switched to the still image mode. On the contrary, when the image signals are different between two or more consecutive frames, it may be determined as a moving image and the still image mode may be switched to the moving image mode.

【0037】次に、本実施形態の駆動方法の一例を、図
3及び図4に示したタイミングチャートを参照して説明
する。図3は静止画モードにおけるタイミングチャー
ト、図4は動画モードにおけるタイミングチャートであ
る。図3及び図4に示した各信号波形は、信号線14を
介して薄膜トランジスタ31に供給される画像信号Vsi
g 、走査線(ゲート線)13を介して薄膜トランジスタ
31に供給される走査信号(ゲート信号)Vg 、スイッ
チ線17を介して薄膜トランジスタ36に供給されるス
イッチ信号Vswを、それぞれ示している。
Next, an example of the driving method of this embodiment will be described with reference to the timing charts shown in FIGS. FIG. 3 is a timing chart in the still image mode, and FIG. 4 is a timing chart in the moving image mode. The signal waveforms shown in FIGS. 3 and 4 correspond to the image signal Vsi supplied to the thin film transistor 31 via the signal line 14.
g, a scanning signal (gate signal) Vg supplied to the thin film transistor 31 via the scanning line (gate line) 13, and a switch signal Vsw supplied to the thin film transistor 36 via the switch line 17, respectively.

【0038】図3に示すように、静止画モードの場合、
スイッチ信号Vswは常にオフ状態であり、画像信号波形
Vsig 及びゲート信号波形Vg は図19及び図20に示
したような従来技術と同様の波形となる。
As shown in FIG. 3, in the still image mode,
The switch signal Vsw is always in the off state, and the image signal waveform Vsig and the gate signal waveform Vg have the same waveforms as those in the conventional technique as shown in FIGS.

【0039】具体的には、まず、リセット期間Tr にお
いて、静止画モードの全ての走査線13に信号を供給し
て薄膜トランジスタ31をオン状態にし、強誘電体キャ
パシタ32の分極をリセットする信号Vr を信号線14
から薄膜トランジスタ31を介して供給する(リセッ
ト)。次に、書き込み期間Tw において、静止画モード
の走査線13を順次選択し、各単位画素に信号線14か
ら薄膜トランジスタ31を介して画像信号Vw を順次書
き込む(書き込み)。その後、保持期間Th において、
静止画モードの全ての走査線13に信号を供給して各薄
膜トランジスタ31をオン状態にし、各単位画素に信号
線14から薄膜トランジスタ31を介して画素状態を保
持するための保持信号電圧Vh を供給する(保持)。
Specifically, first, in the reset period Tr, a signal Vr for supplying a signal to all the scanning lines 13 in the still image mode to turn on the thin film transistor 31 and resetting the polarization of the ferroelectric capacitor 32 is set. Signal line 14
From the thin film transistor 31 (reset). Next, in the writing period Tw, the scanning line 13 in the still image mode is sequentially selected, and the image signal Vw is sequentially written to each unit pixel from the signal line 14 through the thin film transistor 31 (writing). After that, in the holding period Th,
A signal is supplied to all the scanning lines 13 in the still image mode to turn on each thin film transistor 31, and a holding signal voltage Vh for holding the pixel state is supplied to each unit pixel from the signal line 14 via the thin film transistor 31. (Retention).

【0040】ここで、リフレッシュ周波数fref は、リ
セット期間Tr と書き込み期間Tw及び保持期間Th に
より、(2)式から定まる。フレーム周波数はリフレッ
シュ周波数の整数倍である必要があり、またリセット期
間Tr と書き込み期間Tw の和は1フレーム期間Tfr
(1/ffr=16.7ms)より短い。したがって、静
止画モードでは、従来の強誘電体薄膜を用いた液晶表示
装置とほぼ同等の消費電力となる。
Here, the refresh frequency f ref is determined from the equation (2) by the reset period Tr, the writing period Tw and the holding period Th. The frame frequency must be an integral multiple of the refresh frequency, and the sum of the reset period Tr and the write period Tw is one frame period Tfr.
It is shorter than (1 / f fr = 16.7 ms). Therefore, in the still image mode, the power consumption is almost the same as that of the liquid crystal display device using the conventional ferroelectric thin film.

【0041】一方、図4に示すように、動画モードの場
合、図17及び図18に示したような従来の液晶表示装
置と同様の駆動方法となる。つまり、動画モードでは、
スイッチ信号Vswは常にオン状態であり、表示信号Vsi
g は1フレーム期間Tfrごとに書き換えられる。まず、
静止画モードでリセット期間に相当する時間、ゲート線
は非選択となる。次に、動画モードとなるゲート線を順
次選択し、各画素に画像信号Vw'を書き込み。1フレー
ム期間後には再び同一のゲート線が選択され、各画素に
新たな画像信号が書き込まれる。静止画モードではVou
t の電圧を液晶層に印加するには式(12)のVw で表
される電圧を用いる必要があるが、動画モードではVou
t と等しい電圧Vw'(Vw'<Vw )を用いればよい。
On the other hand, as shown in FIG. 4, in the moving image mode, the driving method is the same as that of the conventional liquid crystal display device as shown in FIGS. So in video mode,
The switch signal Vsw is always on and the display signal Vsi
g is rewritten every one frame period Tfr. First,
In the still image mode, the gate line is unselected for the time corresponding to the reset period. Next, the gate lines in the moving image mode are sequentially selected, and the image signal Vw ′ is written in each pixel. After one frame period, the same gate line is selected again and a new image signal is written in each pixel. Vou in still image mode
In order to apply the voltage of t to the liquid crystal layer, it is necessary to use the voltage represented by Vw of the formula (12), but in the moving image mode, Vou
A voltage Vw '(Vw'<Vw) equal to t may be used.

【0042】このように、本実施形態では、動画表示時
には強誘電体薄膜からなる容量に電圧が印加されないた
め入力信号電圧を小さくすることができ、従来の液晶表
示装置よりも低電圧化が可能となり、消費電力の小さい
液晶表示装置を得ることが可能となる。
As described above, in this embodiment, since no voltage is applied to the capacitor formed of the ferroelectric thin film when displaying a moving image, the input signal voltage can be reduced, and the voltage can be lowered as compared with the conventional liquid crystal display device. Therefore, a liquid crystal display device with low power consumption can be obtained.

【0043】(実施形態2)本実施形態は、実施形態1
で示したような構成を有する液晶表示装置のより具体的
な構成に関するものである。図5は本実施形態に係る液
晶表示装置の単位画素領域の構成例を示した平面図であ
り、図6は図5のA−Bに沿った断面図である。なお、
本実施形態の等価回路は図2に示したものとほぼ同様で
ある。
(Second Embodiment) This embodiment is the same as the first embodiment.
The present invention relates to a more specific structure of the liquid crystal display device having the structure shown in FIG. 5 is a plan view showing a configuration example of a unit pixel region of the liquid crystal display device according to the present embodiment, and FIG. 6 is a cross-sectional view taken along the line AB of FIG. In addition,
The equivalent circuit of this embodiment is almost the same as that shown in FIG.

【0044】薄膜トランジスタ等が形成される基板(ア
レイ基板)の製造工程は以下の通りである。
The steps of manufacturing a substrate (array substrate) on which thin film transistors and the like are formed are as follows.

【0045】まず、無アルカリガラス基板101aの上
にCVD法によりSiOx を200nm堆積し、アンダ
ーコート層102を形成した。次に、スパッタ法により
Tiを100nm、続いてPtを200nm形成した。
続いて、スパッタ法によりチタン酸ジルコン酸鉛(PZ
T)結晶膜を1um形成した。さらに、スパッタ法によ
りPt膜を200nm形成した。その後、Pt膜のエッ
チングを行い、強誘電体キャパシタ上部電極105のパ
ターンを形成した。続いて、PZT膜のエッチングを行
い、強誘電体薄膜104の島パターンを形成した。さら
に、Pt/Ti層をエッチングして下地電極パターン1
03を形成した。このようにして、まず強誘電体キャパ
シタを形成した。なお、強誘電体材料としては、鉛系酸
化物強誘電体やビスマス層状構造酸化物強誘電体などの
無機強誘電体材料の他、有機強誘電体材料なども用いる
ことも可能である。
First, 200 nm of SiO x was deposited on the alkali-free glass substrate 101a by the CVD method to form the undercoat layer 102. Next, Ti was formed in a thickness of 100 nm and then Pt was formed in a thickness of 200 nm by a sputtering method.
Then, lead zirconate titanate (PZ
T) A crystalline film having a thickness of 1 μm was formed. Further, a Pt film having a thickness of 200 nm was formed by the sputtering method. Then, the Pt film was etched to form a pattern of the ferroelectric capacitor upper electrode 105. Subsequently, the PZT film was etched to form an island pattern of the ferroelectric thin film 104. Further, the Pt / Ti layer is etched to form the base electrode pattern 1
03 was formed. In this way, a ferroelectric capacitor was first formed. As the ferroelectric material, it is possible to use an organic ferroelectric material as well as an inorganic ferroelectric material such as a lead oxide ferroelectric material or a bismuth layer structure oxide ferroelectric material.

【0046】次に、MoW合金膜を300nm形成し、
これをパターニングして、主薄膜トランジスタのゲート
電極106a及びゲート配線、並列薄膜トランジスタの
ゲート電極106b及びスイッチ配線を形成した。な
お、MoW以外にも、MoTa合金、Au、Cuなどの
高融点金属材料を用いることができる。
Next, a MoW alloy film is formed to a thickness of 300 nm,
This was patterned to form the gate electrode 106a and the gate wiring of the main thin film transistor, the gate electrode 106b and the switch wiring of the parallel thin film transistor. In addition to MoW, a high melting point metal material such as MoTa alloy, Au, or Cu can be used.

【0047】次に、SiOx 膜350nm及びSiNx
膜50nmからなるゲート絶縁膜107を形成し、さら
にアモルファスSi膜50nm及びSiNx 200nm
を形成した。これらの各膜はCVD法を用いて連続形成
した。続いて、SiNx をパターニングして、チャネル
ストッパー層109a及び109bを形成した。さら
に、アモルファスSi層をパターニングして、チャネル
層108a及び108bを形成した。
Next, a SiO x film of 350 nm and a SiN x film are formed.
A gate insulating film 107 having a film thickness of 50 nm is formed, and further, an amorphous Si film 50 nm and SiN x 200 nm are formed.
Was formed. Each of these films was continuously formed using the CVD method. Subsequently, SiN x was patterned to form channel stopper layers 109a and 109b. Further, the amorphous Si layer was patterned to form the channel layers 108a and 108b.

【0048】次に、Mo膜100nm、Al膜300n
mを連続形成し、これらをパターニングして、薄膜トラ
ンジスタのソース電極及びドレイン電極110a、11
0b、110c及び110dを形成した。
Next, Mo film 100 nm and Al film 300 n
m are continuously formed and patterned to form the source and drain electrodes 110a and 11a of the thin film transistor.
0b, 110c and 110d were formed.

【0049】次に、感光性樹脂層111を3μm形成し
た。このとき、マスク露光を用いて、感光性樹脂層11
1の表面に凹凸パターン層112を形成した。続いて、
エッチングによりこの感光性樹脂層のパターニングを行
い、パッシペーション層とした。その後、Al膜をスパ
ッタ法で300nm形成し、これをパターニングして画
素電極113を形成した。さらに、ポリイミド膜を10
nm形成し、配向膜114aを形成した。
Next, a photosensitive resin layer 111 having a thickness of 3 μm was formed. At this time, the photosensitive resin layer 11 is exposed by mask exposure.
The uneven pattern layer 112 was formed on the surface of No. 1. continue,
This photosensitive resin layer was patterned by etching to form a passivation layer. After that, an Al film was formed to a thickness of 300 nm by a sputtering method, and this was patterned to form a pixel electrode 113. Furthermore, a polyimide film
nm to form an alignment film 114a.

【0050】次に、対向電極等が形成される基板(対向
基板)を以下のようにして作製した。アレイ基板101
aと同様な無アルカリガラス基板101b上にクロム膜
を形成し、これをパターニングしてブラックマトリクス
層118を形成した。その後、カラーフィルタ層117
を形成した。さらに、対向電極116となるITO膜を
100nm形成した。最後に、配向膜114bとしてポ
リイミド膜を10nm形成した。
Next, a substrate (counter substrate) on which a counter electrode and the like are formed was manufactured as follows. Array substrate 101
A chrome film was formed on the alkali-free glass substrate 101b similar to that of a, and this was patterned to form the black matrix layer 118. Then, the color filter layer 117
Was formed. Further, an ITO film to be the counter electrode 116 was formed to a thickness of 100 nm. Finally, a polyimide film having a thickness of 10 nm was formed as the alignment film 114b.

【0051】以上のようにして作製されたアレイ基板と
対向基板を対向させ、両基板間にスペーサ119を挟ん
で5μmの均等な間隔になるようにしてシールで張り合
わせ、さらに両基板間に液晶を注入して液晶層115と
した。このようにして液晶表示装置のセルが完成した。
The array substrate manufactured as described above and the counter substrate are opposed to each other, and a spacer 119 is sandwiched between the both substrates so as to be evenly spaced by 5 μm with a seal. A liquid crystal layer 115 was injected. Thus, the cell of the liquid crystal display device was completed.

【0052】最後に、走査線駆動回路、信号線駆動回路
及びスイッチ線駆動回路を表示領域の周囲に配置し、信
号線、走査線及びスイッチ線に所定の信号を送って表示
動作を実現した。
Finally, the scanning line drive circuit, the signal line drive circuit and the switch line drive circuit were arranged around the display area, and a predetermined signal was sent to the signal line, the scanning line and the switch line to realize the display operation.

【0053】なお、主薄膜トランジスタ及び並列薄膜ト
ランジスタには、チャネル層がアモルファスシリコンか
らなるアモルファスシリコンTFTの他に、チャネル層
が多結晶シリコンからなるポリシリコンTFTを用いて
もよい。ポリシリコンTFTを用いる場合には、アレイ
基板上の表示領域内にTFTを形成する際に、走査線駆
動回路、信号線駆動回路及びスイッチ線駆動回路を表示
領域の周囲に同時に形成することも可能である。
As the main thin film transistor and the parallel thin film transistor, in addition to the amorphous silicon TFT whose channel layer is made of amorphous silicon, a polysilicon TFT whose channel layer is made of polycrystalline silicon may be used. When using a polysilicon TFT, it is possible to simultaneously form the scanning line drive circuit, the signal line drive circuit, and the switch line drive circuit around the display area when forming the TFT in the display area on the array substrate. Is.

【0054】(実施形態3)図7は本実施形態に係る液
晶表示装置の単位画素領域の構成例を示した平面図であ
り、図8は図7のA−Bに沿った断面図である。なお、
基本的な等価回路構成は図2に示したものと同様であ
る。
(Embodiment 3) FIG. 7 is a plan view showing a structural example of a unit pixel region of a liquid crystal display device according to this embodiment, and FIG. 8 is a sectional view taken along the line AB of FIG. . In addition,
The basic equivalent circuit configuration is the same as that shown in FIG.

【0055】本実施形態では、強誘電体キャパシタに並
列接続された薄膜トランジスタとして、金属−強誘電体
−半導体のゲート構造を有する電解移動度トランジスタ
(Metal-Ferroelectric-Semiconductor Field Effect T
ransistor:MFS−FET)を用いている。
In the present embodiment, as a thin film transistor connected in parallel to a ferroelectric capacitor, an electrolytic mobility transistor (Metal-Ferroelectric-Semiconductor Field Effect T) having a gate structure of metal-ferroelectric-semiconductor is used.
ransistor: MFS-FET) is used.

【0056】薄膜トランジスタ等が形成される基板(ア
レイ基板)の製造工程は以下の通りである。
The steps of manufacturing a substrate (array substrate) on which thin film transistors and the like are formed are as follows.

【0057】まず、無アルカリガラス基板201aの上
にCVD法によりSiOx を200nm堆積し、アンダ
ーコート層202を形成した。次に、スパッタ法により
Tiを100nm、続いてPtを200nm形成した。
続いて、スパッタ法によりチタン酸ジルコン酸鉛(PZ
T)結晶膜を1um形成した。さらに、スパッタ法によ
りPt膜を200nm形成した。その後、Pt膜のエッ
チングを行い、強誘電体キャパシタ上部電極205のパ
ターンを形成した。続いて、PZT膜のエッチングを行
い、MFS−FETの強誘電体薄膜部分204a、強誘
電キャパシタの容量となる強誘電体薄膜204bの島パ
ターンを形成した。さらにPt/Ti層をエッチングし
てMFS−FETのゲート電極部分203a、強誘電体
キャパシタの下地電極パターン203bを形成した。
First, 200 nm of SiO x was deposited on the non-alkali glass substrate 201a by the CVD method to form the undercoat layer 202. Next, Ti was formed in a thickness of 100 nm and then Pt was formed in a thickness of 200 nm by a sputtering method.
Then, lead zirconate titanate (PZ
T) A crystalline film having a thickness of 1 μm was formed. Further, a Pt film having a thickness of 200 nm was formed by the sputtering method. Then, the Pt film was etched to form a pattern of the ferroelectric capacitor upper electrode 205. Subsequently, the PZT film was etched to form an island pattern of the ferroelectric thin film portion 204a of the MFS-FET and the ferroelectric thin film 204b serving as the capacitance of the ferroelectric capacitor. Further, the Pt / Ti layer was etched to form a gate electrode portion 203a of the MFS-FET and a base electrode pattern 203b of the ferroelectric capacitor.

【0058】このようにして、まず、強誘電体薄膜キャ
パシタを形成するとともに、MFS−FETのゲート電
極部分及び強誘電体薄膜部分を形成した。なお、強誘電
体材料としては、鉛系酸化物強誘電体やビスマス層状構
造酸化物強誘電体などの無機強誘電体材料の他、有機強
誘電体材料なども用いることも可能である。
In this way, first, the ferroelectric thin film capacitor was formed, and the gate electrode portion and the ferroelectric thin film portion of the MFS-FET were formed. As the ferroelectric material, it is possible to use an organic ferroelectric material as well as an inorganic ferroelectric material such as a lead oxide ferroelectric material or a bismuth layer structure oxide ferroelectric material.

【0059】次に、MoW合金膜を300nm形成し、
これをパターニングして、ゲート配線、薄膜トランジス
タのゲート電極206a、スイッチ配線を形成した。ス
イッチ配線は、MFS−FETのゲート電極203aと
接続した。なお、MoW以外にも、MoTa合金、A
u、Cuなどの高融点金属材料を用いることができる。
Next, a MoW alloy film is formed to a thickness of 300 nm,
This was patterned to form a gate wiring, a gate electrode 206a of a thin film transistor, and a switch wiring. The switch wiring was connected to the gate electrode 203a of the MFS-FET. In addition to MoW, MoTa alloy, A
A refractory metal material such as u or Cu can be used.

【0060】次に、SiOx 膜350nm及びSiNx
膜50nmからなるゲート絶縁膜207を形成し、さら
にアモルファスSi膜50nm及びSiNx 200nm
を形成した。これらの各膜はCVD法を用いて連続形成
した。続いて、SiNx をパターニングして、チャネル
ストッパー層209a及び209bを形成した。さら
に、アモルファスSi層をパターニングして、チャネル
層208a及び208bを形成した。
Next, a SiO x film of 350 nm and a SiN x film are formed.
A gate insulating film 207 having a film thickness of 50 nm is formed, and further, an amorphous Si film 50 nm and SiN x 200 nm are formed.
Was formed. Each of these films was continuously formed using the CVD method. Subsequently, SiN x was patterned to form channel stopper layers 209a and 209b. Further, the amorphous Si layer was patterned to form channel layers 208a and 208b.

【0061】次に、Mo膜100nm、Al膜300n
mを連続形成し、これらをパターニングして、薄膜トラ
ンジスタのソース・ドレイン電極210a及び210
b、並びにMFS−FETのソース・ドレイン電極21
0c及び210dを、同時に形成した。
Next, Mo film 100 nm and Al film 300 n
m are continuously formed, and these are patterned to form source / drain electrodes 210a and 210a of the thin film transistor.
b, and source / drain electrodes 21 of MFS-FET
0c and 210d were formed simultaneously.

【0062】次に、感光性樹脂層211を3μm形成し
た。このとき、マスク露光を用いて、感光性樹脂層21
1の表面に凹凸パターン層212を形成した。続いて、
エッチングによりこの感光性樹脂層のパターニングを行
い、パッシペーション層とした。その後、Al膜をスパ
ッタ法で300nm形成し、これをパターニングして画
素電極213を形成した。さらに、ポリイミド膜を10
nm形成し、配向膜214aを形成した。
Next, a photosensitive resin layer 211 having a thickness of 3 μm was formed. At this time, the photosensitive resin layer 21 is exposed using mask exposure.
An uneven pattern layer 212 was formed on the surface of No. 1. continue,
This photosensitive resin layer was patterned by etching to form a passivation layer. After that, an Al film was formed to a thickness of 300 nm by a sputtering method and patterned to form a pixel electrode 213. Furthermore, a polyimide film
nm to form an alignment film 214a.

【0063】次に、対向電極等が形成される基板(対向
基板)を以下のようにして作製した。アレイ基板201
aと同様な無アルカリガラス基板201b上にクロム膜
を形成し、これをパターニングしてブラックマトリクス
層218を形成した。その後、カラーフィルタ層217
を形成した。さらに、対向電極216となるITO膜を
100nm形成した。最後に、配向膜214bとしてポ
リイミド膜を10nm形成した。
Next, a substrate (counter substrate) on which the counter electrode and the like are formed was manufactured as follows. Array substrate 201
A chrome film was formed on an alkali-free glass substrate 201b similar to that of a and patterned to form a black matrix layer 218. Then, the color filter layer 217
Was formed. Further, an ITO film to be the counter electrode 216 was formed to 100 nm. Finally, a polyimide film having a thickness of 10 nm was formed as the alignment film 214b.

【0064】以上のようにして作製されたアレイ基板と
対向基板を対向させ、両基板間にスペーサ219を挟ん
で5μmの均等な間隔になるようにしてシールで張り合
わせ、さらに両基板間に液晶を注入して液晶層215と
した。このようにして液晶表示装置のセルが完成した。
The array substrate manufactured as described above and the counter substrate are opposed to each other, and a spacer 219 is sandwiched between the two substrates so that they are evenly spaced by 5 μm with a seal. The liquid crystal layer 215 was injected. Thus, the cell of the liquid crystal display device was completed.

【0065】最後に、走査線駆動回路、信号線駆動回路
及びスイッチ線駆動回路を表示領域の周囲に配置した。
Finally, the scanning line drive circuit, the signal line drive circuit and the switch line drive circuit are arranged around the display area.

【0066】次に、本実施形態の駆動方法について、図
10及び図11に示したタイミングチャートを参照して
説明する。基本的な動作は第1の実施形態と同様である
が、本実施形態では、スイッチ線を介して並列薄膜トラ
ンジスタに印加される電圧波形Vswが第1の実施形態と
は異なっている。
Next, the driving method of this embodiment will be described with reference to the timing charts shown in FIGS. The basic operation is the same as that of the first embodiment, but in this embodiment, the voltage waveform Vsw applied to the parallel thin film transistor via the switch line is different from that of the first embodiment.

【0067】図9に示すように、MFS−FETのドレ
イン電流Idsのゲート電圧Vg に対する特性はメモリ性
を有している。そこで、動画モードから静止画モードに
切り替わる際には、図10に示すように、スイッチ線に
電圧Vswoff のパルスを印加して並列薄膜トランジスタ
をオフ状態にし、強誘電体キャパシタ及び薄膜トランジ
スタからなる並列回路を、実質的に強誘電体キャパシタ
のみが接続された状態にする。また、静止画モードから
動画モードに切り替わる際には、図11に示すように、
スイッチ線に電圧Vswonのパルスを印加して並列薄膜ト
ランジスタをオン状態にし、強誘電体キャパシタ及び薄
膜トランジスタからなる並列回路において、強誘電体キ
ャパシタが実質的にショートされた状態にする。
As shown in FIG. 9, the characteristic of the drain current Ids of the MFS-FET with respect to the gate voltage Vg has a memory property. Therefore, when switching from the moving image mode to the still image mode, as shown in FIG. 10, a pulse of voltage Vswoff is applied to the switch line to turn off the parallel thin film transistor, and the parallel circuit including the ferroelectric capacitor and the thin film transistor is formed. , Substantially only the ferroelectric capacitors are connected. When switching from the still image mode to the moving image mode, as shown in FIG.
A pulse of voltage Vswon is applied to the switch line to turn on the parallel thin film transistor, and in the parallel circuit including the ferroelectric capacitor and the thin film transistor, the ferroelectric capacitor is substantially short-circuited.

【0068】なお、薄膜トランジスタには、第2の実施
形態と同様、チャネル層がアモルファスシリコンからな
るアモルファスシリコンTFTの他に、チャネル層が多
結晶シリコンからなるポリシリコンTFTを用いてもよ
く、ポリシリコンTFTを用いる場合には、アレイ基板
上の表示領域内にTFTを形成する際に、走査線駆動回
路、信号線駆動回路及びスイッチ線駆動回路を表示領域
の周囲に同時に形成することも可能である。
As in the second embodiment, the thin film transistor may be a polysilicon TFT whose channel layer is made of polycrystalline silicon, in addition to the amorphous silicon TFT whose channel layer is made of amorphous silicon. When the TFT is used, it is possible to simultaneously form the scanning line drive circuit, the signal line drive circuit and the switch line drive circuit around the display area when forming the TFT in the display area on the array substrate. .

【0069】また、強誘電体キャパシタに並列接続され
るスイッチング素子には、上述したMFS−FETの他
に、金属−強誘電体−金属−絶縁体−半導体のゲート構
造を有する電解移動度トランジスタ(Metal-Ferroelect
ric-Metal-Insulator-Semiconductor Field Effect Tra
nsistor:MFMIS−FET)のようなスイッチング
特性にメモリ性を有するトランジスタを用いてもよい。
In addition to the MFS-FET described above, the switching element connected in parallel with the ferroelectric capacitor has a field mobility transistor (metal-ferroelectric-metal-insulator-semiconductor gate structure). Metal-Ferroelect
ric-Metal-Insulator-Semiconductor Field Effect Tra
A transistor having a memory characteristic for switching characteristics such as nsistor (MFMIS-FET) may be used.

【0070】本実施形態においても第1の実施形態と同
様、動画表示時には強誘電体薄膜からなる容量に電圧が
印加されないため入力信号電圧を小さくすることがで
き、従来の液晶表示装置よりも低電圧化が可能となり、
消費電力の小さい液晶表示装置を得ることが可能とな
る。
In the present embodiment as well, as in the first embodiment, since no voltage is applied to the capacitor formed of the ferroelectric thin film when a moving image is displayed, the input signal voltage can be made smaller and lower than that of the conventional liquid crystal display device. It becomes possible to convert to voltage,
A liquid crystal display device with low power consumption can be obtained.

【0071】(実施形態4)本実施形態は、第1の実施
形態等で示した液晶表示装置の他の駆動方法に関するも
のである。本駆動方法について、図12及び図13に示
したタイミングチャートを参照して説明する。図12は
静止画モードにおけるタイミングチャート、図13は動
画モードにおけるタイミングチャートである。
(Embodiment 4) This embodiment relates to another driving method of the liquid crystal display device shown in the first embodiment or the like. This driving method will be described with reference to the timing charts shown in FIGS. 12 is a timing chart in the still image mode, and FIG. 13 is a timing chart in the moving image mode.

【0072】静止画モードにおける駆動方法について、
図12に示したタイミングチャートを参照して説明す
る。
Regarding the driving method in the still image mode,
This will be described with reference to the timing chart shown in FIG.

【0073】まず、各走査線(ゲート線)に対して選択
信号Vgon を順次供給することで線順次操作を行い、各
ゲート線に接続された主薄膜トランジスタを順次オン状
態にする。ゲートの選択期間は、前半のリセット期間T
r と後半の書き込み期間Twからなり、リセット期間Tr
では強誘電体の分極をリセットする信号Vr を信号線
から供給し(リセット)、書き込み期間Tw では画像信
号Vw を書き込む(書き込み)。このような表示信号の
リフレッシュを行う書き込みフレームTfw は、リフレ
ッシュごとに少なくとも1度あればよい。書き込みフレ
ーム期間Tfwでは、スイッチ線に接続された並列スイッ
チング素子はオフ状態(Vswoff )とすればよい。
First, a line-sequential operation is performed by sequentially supplying the selection signal Vgon to each scanning line (gate line) to sequentially turn on the main thin film transistors connected to each gate line. The gate selection period is the reset period T in the first half.
r and the latter half writing period Tw, and the reset period Tr
Then, the signal Vr for resetting the polarization of the ferroelectric substance is supplied from the signal line (reset), and the image signal Vw is written (write) in the writing period Tw. The write frame Tfw for refreshing such a display signal may be at least once for each refresh. In the write frame period Tfw, the parallel switching element connected to the switch line may be turned off (Vswoff).

【0074】書き込みフレーム期間Tfwに続く保持フレ
ーム期間Tfhでは、静止画モードとなるゲート線に対し
信号を与えて主薄膜トランジスタをオン状態とし、画素
状態を保持するための保持信号電圧Vh を印加する(保
持)。このような保持フレームは通常、書き込みフレー
ム後の2以上の所定フレーム期間続く。保持フレーム期
間Tfhにおいても、スイッチ線に接続された並列スイッ
チング素子はオフ状態とすればよい。
In the holding frame period Tfh following the writing frame period Tfw, a signal is given to the gate line in the still image mode to turn on the main thin film transistor, and the holding signal voltage Vh for holding the pixel state is applied ( Retention). Such a hold frame typically lasts for two or more predetermined frame periods after the write frame. Also in the holding frame period Tfh, the parallel switching element connected to the switch line may be turned off.

【0075】次に、動画モードにおける駆動方法につい
て、図13に示したタイミングチャートを参照して説明
する。
Next, the driving method in the moving image mode will be described with reference to the timing chart shown in FIG.

【0076】まず、各ゲート線に対して選択信号Vgon
を順次供給することで線順次操作を行い、各ゲート線に
接続された主薄膜トランジスタを順次オン状態にし、ゲ
ートが選択された期間に画像信号Vw を書き込む(書き
込み)。このような書き込みを各画素について1フレー
ム期間Tf 毎に1度ずつ行う。また、スイッチ線に接続
された並列スイッチング素子はオン状態(Vswon)とす
ればよい。なお、書き込みの前にリセットを行うように
してもよい。
First, the selection signal Vgon is applied to each gate line.
Is sequentially supplied to sequentially turn on the main thin film transistors connected to each gate line, and the image signal Vw is written (written) in the period in which the gate is selected. Such writing is performed once for each pixel for each frame period Tf. Further, the parallel switching element connected to the switch line may be turned on (Vswon). The reset may be performed before writing.

【0077】本実施形態の駆動方法を用いることによ
り、1画面内で静止画表示と動画表示を同時に行うこと
が可能である。すなわち、同一の走査線に接続された複
数の画素単位で主薄膜トランジスタ及び並列薄膜トラン
ジスタのオン・オフ制御は可能であるため、走査線単位
で静止画と動画の切り替えが可能である。静止画を表示
する部分では並列薄膜トランジスタを選択的にオフ状態
にして図12に示したような静止画モードの駆動を行
い、動画を表示する部分では並列薄膜トランジスタを選
択的にオン状態にして図13に示したような動画モード
の駆動を行えばよい。なお、静止画を表示するか動画を
表示するかの判断は、ある画素に供給される表示信号が
連続する表示フレーム間で異なる場合には、当該画素の
表示は動画であると見なし、当該画素と同一の走査線に
接続された全ての画素を動画表示部分とする。
By using the driving method of this embodiment, it is possible to display a still image and a moving image at the same time within one screen. That is, since ON / OFF control of the main thin film transistor and the parallel thin film transistor can be performed in a unit of a plurality of pixels connected to the same scanning line, a still image and a moving image can be switched in a unit of scanning line. The parallel thin film transistor is selectively turned off in the portion displaying the still image to drive the still image mode as shown in FIG. 12, and the parallel thin film transistor is selectively turned on in the portion displaying the moving image. Driving in the moving image mode as shown in FIG. Note that the determination as to whether to display a still image or a moving image is performed if the display signal supplied to a certain pixel is different between consecutive display frames, the display of the pixel is regarded as a moving image, and the pixel is displayed. All pixels connected to the same scanning line as are the moving image display portion.

【0078】本実施形態においても第1の実施形態と同
様、動画表示時には強誘電体薄膜からなる容量に電圧が
印加されないため入力信号電圧を小さくすることがで
き、従来の液晶表示装置よりも低電圧化が可能となり、
消費電力の小さい液晶表示装置を得ることが可能とな
る。
In this embodiment as well, as in the first embodiment, since no voltage is applied to the capacitor composed of the ferroelectric thin film when a moving image is displayed, the input signal voltage can be made smaller and lower than that of the conventional liquid crystal display device. It becomes possible to convert to voltage,
A liquid crystal display device with low power consumption can be obtained.

【0079】(実施形態5)本実施形態は、第1の実施
形態等で示した液晶表示装置の全体的なシステム構成に
関するものである。以下、図14に示したブロック図を
参照して、本実施形態に係る液晶表示装置について説明
する。
(Fifth Embodiment) This embodiment relates to the overall system configuration of the liquid crystal display device shown in the first embodiment and the like. Hereinafter, the liquid crystal display device according to the present embodiment will be described with reference to the block diagram shown in FIG.

【0080】図14に示した装置では、表示信号(画像
信号)及び同期信号が表示タイミングコントローラ61
に入力し、このタイミングコントローラ61で生成され
た信号がフレームメモリ62、走査線駆動回路63及び
スイッチ線駆動回路65(リセット線駆動回路)に送ら
れる。フレームメモリ62には、1フレーム分或いは数
フレーム分の表示信号が記録され、直前の1フレーム分
或いは数フレーム分の表示信号との間で表示信号が同一
であるかどうかが比較及び判断される。表示信号が同一
である場合には静止画、同一でない場合には動画である
と判断され、走査線駆動回路63、信号線駆動回路64
及びスイッチ線駆動回路65にそれぞれ、静止画モード
或いは動画モードに対応した信号が送られる。これらの
各駆動回路63、64及び65からは、静止画モード或
いは動画モードに対応した信号が表示領域66に供給さ
れる。表示領域66の構成は、例えば上述した各実施形
態に示したような構成となっている。
In the device shown in FIG. 14, the display signal (image signal) and the synchronization signal are displayed by the display timing controller 61.
The signal generated by the timing controller 61 is sent to the frame memory 62, the scanning line drive circuit 63, and the switch line drive circuit 65 (reset line drive circuit). A display signal for one frame or several frames is recorded in the frame memory 62, and it is compared and judged whether the display signal is the same as the display signal for the immediately preceding one frame or several frames. . If the display signals are the same, it is determined to be a still image, and if they are not the same, it is determined to be a moving image, and the scanning line drive circuit 63 and the signal line drive circuit 64.
Signals corresponding to the still image mode or the moving image mode are sent to the switch line driving circuit 65 and the switch line driving circuit 65, respectively. A signal corresponding to the still image mode or the moving image mode is supplied to the display area 66 from each of the drive circuits 63, 64, and 65. The display area 66 has a configuration such as that shown in each of the above-described embodiments.

【0081】なお、動画モードと静止画モードの切り替
えのための表示信号の同一性についての判断は、フレー
ム毎に画面全体に対して行ってもよいし、フレーム毎に
各走査線線単位で行ってもよい。
It should be noted that the determination as to the identity of the display signal for switching between the moving image mode and the still image mode may be made for the entire screen for each frame, or may be made for each scanning line unit for each frame. May be.

【0082】(実施形態6)図15は本実施形態に係る
アクティブマトリクス型液晶表示装置の構成例を示した
図であり、図16は図15に示した単位画素12の等価
回路について示した図である。基本的な構成は図1及び
図2に示した第1の実施形態の構成と同様であり、対応
する構成要素については同一の参照番号を付している。
(Sixth Embodiment) FIG. 15 is a diagram showing a configuration example of an active matrix type liquid crystal display device according to the present embodiment, and FIG. 16 is a diagram showing an equivalent circuit of the unit pixel 12 shown in FIG. Is. The basic configuration is similar to that of the first embodiment shown in FIGS. 1 and 2, and corresponding components are designated by the same reference numerals.

【0083】図1及び図2に示した構成では、スイッチ
線17が水平方向すなわち走査線13と平行な方向に配
置されていたが、本実施形態では、スイッチ線17が垂
直方向すなわち信号線14と平行な方向に配置されてい
る。このような構成に対し、図3及び図4に示すような
所定の信号を送ることにより表示動作を実現した。この
場合、動画モードと静止画モードの切り替えのための表
示信号の同一性についての判断は、フレームごとに画面
全体に対して行えばよい。
In the configuration shown in FIGS. 1 and 2, the switch line 17 is arranged in the horizontal direction, that is, in the direction parallel to the scanning line 13. However, in the present embodiment, the switch line 17 is arranged in the vertical direction, that is, the signal line 14. It is arranged in a direction parallel to. With respect to such a configuration, the display operation is realized by sending a predetermined signal as shown in FIGS. In this case, the determination as to the identity of the display signal for switching between the moving image mode and the still image mode may be made for each frame on the entire screen.

【0084】以上、本発明の実施形態を説明したが、本
発明は上記実施形態に限定されるものではなく、その趣
旨を逸脱しない範囲内において種々変形して実施するこ
とが可能である。さらに、上記実施形態には種々の段階
の発明が含まれており、開示された構成要件を適宜組み
合わせることによって種々の発明が抽出され得る。例え
ば、開示された構成要件からいくつかの構成要件が削除
されても、所定の効果が得られるものであれば発明とし
て抽出され得る。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the spirit of the invention. Furthermore, the embodiments include inventions at various stages, and various inventions can be extracted by appropriately combining the disclosed constituent features. For example, even if some constituents are deleted from the disclosed constituents, any invention can be extracted as an invention as long as a predetermined effect can be obtained.

【0085】[0085]

【発明の効果】本発明によれば、強誘電体のメモリ性を
利用した液晶表示装置において、強誘電体容量に並列に
スイッチング素子を設けたことにより、静止画表示と動
画表示とで強誘電体容量の接続状態を変えることができ
るため、動画表示における駆動電圧の低減をはかること
ができ、消費電力の少ない液晶表示装置を得ることが可
能となる。
According to the present invention, in the liquid crystal display device utilizing the memory property of the ferroelectric substance, the switching element is provided in parallel with the ferroelectric capacitor, so that the still image display and the moving image display can be performed. Since the connection state of the body volume can be changed, the driving voltage in moving image display can be reduced, and a liquid crystal display device with low power consumption can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態に係る液晶表示装置の
基本的な構成例を示した図。
FIG. 1 is a diagram showing a basic configuration example of a liquid crystal display device according to a first embodiment of the present invention.

【図2】本発明の第1の実施形態に係る液晶表示装置の
単位画素についてその等価回路を示した図。
FIG. 2 is a diagram showing an equivalent circuit of a unit pixel of the liquid crystal display device according to the first embodiment of the present invention.

【図3】本発明の第1の実施形態に係る液晶表示装置の
静止画モードにおける駆動方法を示したタイミングチャ
ート。
FIG. 3 is a timing chart showing a driving method in the still image mode of the liquid crystal display device according to the first embodiment of the present invention.

【図4】本発明の第1の実施形態に係る液晶表示装置の
動画モードにおける駆動方法を示したタイミングチャー
ト。
FIG. 4 is a timing chart showing a driving method in a moving image mode of the liquid crystal display device according to the first embodiment of the present invention.

【図5】本発明の第2の実施形態に係る液晶表示装置に
ついてその単位画素の構成例を示した平面図。
FIG. 5 is a plan view showing a configuration example of a unit pixel of a liquid crystal display device according to a second embodiment of the present invention.

【図6】本発明の第2の実施形態に係る液晶表示装置に
ついてその単位画素の構成例を示した断面図。
FIG. 6 is a cross-sectional view showing a configuration example of a unit pixel of a liquid crystal display device according to a second embodiment of the present invention.

【図7】本発明の第3の実施形態に係る液晶表示装置に
ついてその単位画素の構成例を示した平面図。
FIG. 7 is a plan view showing a configuration example of a unit pixel of a liquid crystal display device according to a third embodiment of the present invention.

【図8】本発明の第3の実施形態に係る液晶表示装置に
ついてその単位画素の構成例を示した断面図。
FIG. 8 is a sectional view showing a configuration example of a unit pixel of a liquid crystal display device according to a third embodiment of the present invention.

【図9】本発明の第3の実施形態に係り、MFS−FE
Tのドレイン電流のゲート電圧に対する特性を示した
図。
FIG. 9 relates to a third embodiment of the present invention and relates to MFS-FE.
The figure which showed the characteristic with respect to the gate voltage of the drain current of T.

【図10】本発明の第3の実施形態に係る液晶表示装置
の静止画モードにおける駆動方法を示したタイミングチ
ャート。
FIG. 10 is a timing chart showing a driving method in a still image mode of the liquid crystal display device according to the third embodiment of the present invention.

【図11】本発明の第3の実施形態に係る液晶表示装置
の動画モードにおける駆動方法を示したタイミングチャ
ート。
FIG. 11 is a timing chart showing a driving method in a moving image mode of the liquid crystal display device according to the third embodiment of the present invention.

【図12】本発明の第4の実施形態に係る液晶表示装置
の静止画モードにおける駆動方法を示したタイミングチ
ャート。
FIG. 12 is a timing chart showing a driving method in a still image mode of the liquid crystal display device according to the fourth embodiment of the present invention.

【図13】本発明の第4の実施形態に係る液晶表示装置
の動画モードにおける駆動方法を示したタイミングチャ
ート。
FIG. 13 is a timing chart showing a driving method in a moving image mode of the liquid crystal display device according to the fourth embodiment of the present invention.

【図14】本発明の第5の実施形態に係る液晶表示装置
のシステム構成を示したブロック図。
FIG. 14 is a block diagram showing a system configuration of a liquid crystal display device according to a fifth embodiment of the present invention.

【図15】本発明の第6の実施形態に係る液晶表示装置
の構成例を示した図。
FIG. 15 is a diagram showing a configuration example of a liquid crystal display device according to a sixth embodiment of the present invention.

【図16】本発明の第6の実施形態に係る液晶表示装置
の単位画素についてその等価回路を示した図。
FIG. 16 is a diagram showing an equivalent circuit of a unit pixel of a liquid crystal display device according to a sixth embodiment of the present invention.

【図17】従来技術に係る液晶表示装置の基本的な構成
例を示した図。
FIG. 17 is a diagram showing a basic configuration example of a liquid crystal display device according to a conventional technique.

【図18】従来技術に係る液晶表示装置の単位画素につ
いてその等価回路を示した図。
FIG. 18 is a diagram showing an equivalent circuit of a unit pixel of a liquid crystal display device according to a conventional technique.

【図19】従来技術に係る液晶表示装置の単位画素につ
いてその等価回路を示した図。
FIG. 19 is a diagram showing an equivalent circuit of a unit pixel of a liquid crystal display device according to a conventional technique.

【図20】従来技術に係る液晶表示装置の駆動方法を示
したタイミングチャート。
FIG. 20 is a timing chart showing a driving method of a liquid crystal display device according to a conventional technique.

【図21】従来技術に係る液晶表示装置に関し、強誘電
体キャパシタのヒステリシス特性及び負荷曲線を示した
図。
FIG. 21 is a diagram showing a hysteresis characteristic and a load curve of a ferroelectric capacitor in a liquid crystal display device according to a conventional technique.

【図22】従来技術に係る液晶表示装置に関し、強誘電
体キャパシタのヒステリシス特性及び負荷曲線をモデル
化して示した図。
FIG. 22 is a diagram showing, as a model, a hysteresis characteristic and a load curve of a ferroelectric capacitor in a liquid crystal display device according to a conventional technique.

【符号の説明】[Explanation of symbols]

11、66…表示領域 12…単位画素 13…走査線 14…信号線 15、63…走査線駆動回路 16、64…信号線駆動回路 17…スイッチ線 18、65…スイッチ線駆動回路 31…薄膜トランジスタ(主トランジスタ) 32…強誘電体キャパシタ 33…液晶層 34…画素電極 35…対向電極 36…薄膜トランジスタ(並列トランジスタ) 61…タイミングコントローラ 62…フレームメモリ 101a、101b、201a、201b…ガラス基板 102、202…アンダーコート層 103、203b…下地電極パターン 104、204a、204b…強誘電体薄膜 105、205…強誘電体キャパシタ上部電極 106a、106b、206a…ゲート電極 107、207…ゲート絶縁膜 108a、108b、208a、208b…チャネル層 109a、109b、209a、209b…チャネルス
トッパー層 110a〜110d、210a〜210d…ソース・ド
レイン電極 111、211…感光性樹脂層 112、212…凹凸パターン層 113、213…画素電極 114a、114b、214a、214b…配向膜 115、215…液晶層 116、216…対向電極 117、217…カラーフィルタ層 118、218…ブラックマトリクス層 119、219…スペーサ 203a…MFS−FETのゲート電極
11, 66 ... Display area 12 ... Unit pixel 13 ... Scan line 14 ... Signal line 15, 63 ... Scan line drive circuit 16, 64 ... Signal line drive circuit 17 ... Switch line 18, 65 ... Switch line drive circuit 31 ... Thin film transistor ( Main transistor) 32 ... Ferroelectric capacitor 33 ... Liquid crystal layer 34 ... Pixel electrode 35 ... Counter electrode 36 ... Thin film transistor (parallel transistor) 61 ... Timing controller 62 ... Frame memories 101a, 101b, 201a, 201b ... Glass substrates 102, 202 ... Undercoat layers 103, 203b ... Base electrode patterns 104, 204a, 204b ... Ferroelectric thin films 105, 205 ... Ferroelectric capacitor upper electrodes 106a, 106b, 206a ... Gate electrodes 107, 207 ... Gate insulating films 108a, 108b, 208a , 208b ... Channel 109a, 109b, 209a, 209b ... Channel stopper layers 110a-110d, 210a-210d ... Source / drain electrodes 111, 211 ... Photosensitive resin layers 112, 212 ... Concavo-convex pattern layers 113, 213 ... Pixel electrodes 114a, 114b, 214a, 214b ... Alignment film 115, 215 ... Liquid crystal layer 116, 216 ... Counter electrode 117, 217 ... Color filter layer 118, 218 ... Black matrix layer 119, 219 ... Spacer 203a ... Gate electrode of MFS-FET

フロントページの続き (56)参考文献 特開 平9−236824(JP,A) 特開 平11−30789(JP,A) 特開 平7−72511(JP,A) 特開 平2−120790(JP,A) 特開 平5−289114(JP,A) 特開 平9−138428(JP,A) 特開 昭49−3649(JP,A) 特開 昭56−21193(JP,A) 特開2001−195028(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1362 G02F 1/1343 G02F 1/1333 G02F 1/133 Continuation of front page (56) Reference JP-A-9-236824 (JP, A) JP-A-11-30789 (JP, A) JP-A-7-72511 (JP, A) JP-A-2-120790 (JP , A) JP 5-289114 (JP, A) JP 9-138428 (JP, A) JP 49-3649 (JP, A) JP 56-21193 (JP, A) JP 2001 -195028 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) G02F 1/1362 G02F 1/1343 G02F 1/1333 G02F 1/133

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】水平方向に設けられた複数の走査線と垂直
方向に設けられた複数の信号線との交差部に対応して設
けられ、画素電極と対向電極とに挟まれる液晶層から成
る複数の画素部を有する液晶表示装置であって、 前記画素部は、 第1端が前記画素電極に接続される強誘電体容量と、 第1端が前記信号線に接続され、第2端が前記強誘電体
容量の第2端に接続され、前記走査線からの走査信号に
よって制御される第1のスイッチング素子と、 前記強誘電体容量に並列接続された第2のスイッチング
素子と、 を具備することを特徴とする液晶表示装置。
1. A liquid crystal layer which is provided corresponding to an intersection of a plurality of scanning lines provided in a horizontal direction and a plurality of signal lines provided in a vertical direction and which is sandwiched between a pixel electrode and a counter electrode. A liquid crystal display device having a plurality of pixel portions, wherein the pixel portion has a ferroelectric capacitor having a first end connected to the pixel electrode, a first end connected to the signal line, and a second end connected to the signal line. A first switching element connected to the second end of the ferroelectric capacitor and controlled by a scanning signal from the scanning line; and a second switching element connected in parallel to the ferroelectric capacitor. A liquid crystal display device comprising:
【請求項2】前記画素部に供給される表示信号の連続す
る表示フレーム間での比較結果に基づき、該表示信号が
連続する表示フレーム間で異なる場合に前記第2のスイ
ッチング素子をオン状態に制御する制御部をさらに有す
ることを特徴とする請求項1に記載の液晶表示装置。
2. The second switching element is turned on when the display signal is different between successive display frames, based on a comparison result of the display signals supplied to the pixel section between successive display frames. The liquid crystal display device according to claim 1, further comprising a control unit that controls the liquid crystal display device.
【請求項3】前記制御部は、同一の走査線に接続された
複数の画素部単位で第2のスイッチング素子のオン・オ
フを制御可能であり、ある画素部に供給される表示信号
が連続する表示フレーム間で異なる場合に、該画素部及
び該画素部と同一の走査線に接続された他の画素部が有
する第2のスイッチング素子を選択的にオン状態にする
ものであることを特徴とする請求項2に記載の液晶表示
装置。
3. The control unit can control ON / OFF of a second switching element in units of a plurality of pixel units connected to the same scanning line, and a display signal supplied to a certain pixel unit is continuous. The second switching element included in the pixel unit and another pixel unit connected to the same scanning line as the pixel unit is selectively turned on when the display frames differ from each other. The liquid crystal display device according to claim 2.
【請求項4】前記画素部には、前記第2のスイッチング
素子がオン状態のときにはオフ状態のときよりも振幅の
小さな表示信号が供給されることを特徴とする請求項1
に記載の液晶表示装置。
4. The pixel section is supplied with a display signal having a smaller amplitude when the second switching element is in an on state than when the second switching element is in an off state.
The liquid crystal display device according to item 1.
JP2000368690A 2000-12-04 2000-12-04 Liquid crystal display Expired - Fee Related JP3382221B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000368690A JP3382221B2 (en) 2000-12-04 2000-12-04 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000368690A JP3382221B2 (en) 2000-12-04 2000-12-04 Liquid crystal display

Publications (2)

Publication Number Publication Date
JP2002169181A JP2002169181A (en) 2002-06-14
JP3382221B2 true JP3382221B2 (en) 2003-03-04

Family

ID=18838860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000368690A Expired - Fee Related JP3382221B2 (en) 2000-12-04 2000-12-04 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3382221B2 (en)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7298355B2 (en) * 2002-12-27 2007-11-20 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2004220021A (en) * 2002-12-27 2004-08-05 Semiconductor Energy Lab Co Ltd Display device
KR100945577B1 (en) * 2003-03-11 2010-03-08 삼성전자주식회사 Driving device of liquid crystal display and method thereof
TWI387800B (en) 2004-09-10 2013-03-01 Samsung Display Co Ltd Display device
JP2007172592A (en) * 2005-11-25 2007-07-05 Semiconductor Energy Lab Co Ltd Semiconductor device
JP4545726B2 (en) * 2006-09-08 2010-09-15 株式会社日立製作所 Image display device and image display module
JP4345820B2 (en) 2007-01-22 2009-10-14 セイコーエプソン株式会社 Display device, display device manufacturing method, and electronic paper
CN103928476A (en) * 2008-10-03 2014-07-16 株式会社半导体能源研究所 Display Device And Method For Manufacturing The Same
TWI464723B (en) 2012-11-12 2014-12-11 Novatek Microelectronics Corp Display apparatus
CN103839526A (en) * 2012-11-22 2014-06-04 联咏科技股份有限公司 Display apparatus
WO2016080244A1 (en) * 2014-11-19 2016-05-26 シャープ株式会社 Optical device
CN115831939A (en) * 2021-11-22 2023-03-21 西安电子科技大学 Nonvolatile ferroelectric capacitor and display drive circuit

Also Published As

Publication number Publication date
JP2002169181A (en) 2002-06-14

Similar Documents

Publication Publication Date Title
US7084849B2 (en) Liquid crystal display device
US5952991A (en) Liquid crystal display
JP4072332B2 (en) Liquid crystal display device and driving method thereof
KR100270147B1 (en) Lcd apparatus
US5691783A (en) Liquid crystal display device and method for driving the same
JP3406772B2 (en) Active matrix type liquid crystal display
JP3862994B2 (en) Display device driving method and display device using the same
JPH05119298A (en) Electrooptic display device and its display method
JP3382221B2 (en) Liquid crystal display
US20030179172A1 (en) Driving method for liquid crystal display apparatus and liquid crystal display apparatus
JPH10228009A (en) Liquid crystal display device
KR100260465B1 (en) Liquid crystal display device
US5369512A (en) Active matrix liquid crystal display with variable compensation capacitor
JP3442551B2 (en) Liquid crystal display
KR20040055335A (en) Method and Apparatus for Driving Liquid Crystal Display
JP3361040B2 (en) Liquid crystal display device
US7348953B1 (en) Method of driving liquid crystal display device
JP3382220B2 (en) Liquid crystal display
JP3281763B2 (en) Driving method of liquid crystal display device
JP3262870B2 (en) Liquid crystal electro-optical device
JPH05216007A (en) Liquid crystal element and its driving method
JPH09211424A (en) Semiconductor device and driving method of semiconductor device
JPH02304532A (en) Active matrix type liquid crystal display device
JP3319562B2 (en) Liquid crystal display
JPH06266318A (en) Driving method for active matrix type liquid crystal device

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R151 Written notification of patent or utility model registration

Ref document number: 3382221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121220

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131220

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees