[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3349612B2 - Dielectric capacitor and method of manufacturing the same - Google Patents

Dielectric capacitor and method of manufacturing the same

Info

Publication number
JP3349612B2
JP3349612B2 JP00446195A JP446195A JP3349612B2 JP 3349612 B2 JP3349612 B2 JP 3349612B2 JP 00446195 A JP00446195 A JP 00446195A JP 446195 A JP446195 A JP 446195A JP 3349612 B2 JP3349612 B2 JP 3349612B2
Authority
JP
Japan
Prior art keywords
layer
ferroelectric
lower electrode
iridium
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00446195A
Other languages
Japanese (ja)
Other versions
JPH07245236A (en
Inventor
孝 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26335603&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3349612(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP00446195A priority Critical patent/JP3349612B2/en
Publication of JPH07245236A publication Critical patent/JPH07245236A/en
Application granted granted Critical
Publication of JP3349612B2 publication Critical patent/JP3349612B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は誘電体キャパシタに関
するものであり、特にその強誘電性の向上に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dielectric capacitor, and more particularly to an improvement in ferroelectricity.

【0002】従来の強誘電体キャパシタを、図13に示
す。シリコン基板2の上に、酸化シリコン層4が形成さ
れている。その上に、白金からなる下部電極6が設けら
れている。下部電極6の上には、強誘電体層であるPZ
T(PbZrXTi1-XO3)膜8が設けられ、さらにその上には、
白金からなる上部電極10が設けられている。このよう
にして、下部電極6、PZT膜8、上部電極10によ
り、強誘電体キャパシタが形成される。
FIG. 13 shows a conventional ferroelectric capacitor. A silicon oxide layer 4 is formed on a silicon substrate 2. A lower electrode 6 made of platinum is provided thereon. On the lower electrode 6, a ferroelectric layer of PZ
A T (PbZr X Ti 1-X O3) film 8 is provided, and further thereon,
An upper electrode 10 made of platinum is provided. Thus, a ferroelectric capacitor is formed by the lower electrode 6, the PZT film 8, and the upper electrode 10.

【0003】なお、ここで、下部電極6として白金を用
いているのは、次のような理由によるものである。PZ
T膜8は、配向膜の上に形成しなければならない。アモ
ルファス膜の上に形成すると、配向しないため強誘電性
が損なわれてしまうからである。一方、下部電極6は、
シリコン基板2から絶縁した状態で形成しなければなら
ない。このため、シリコン基板2上に酸化シリコン層4
を形成している。この酸化シリコン層4はアモルファス
である。一般に、アモルファスの上に形成した膜は無配
向膜となるが、白金はアモルファスの上においても、配
向膜となる性質を有している。このような理由から、下
部電極として白金が用いられている。
The reason why platinum is used as the lower electrode 6 is as follows. PZ
The T film 8 must be formed on the alignment film. If formed on an amorphous film, ferroelectricity is impaired because the film is not oriented. On the other hand, the lower electrode 6
It must be formed in a state insulated from the silicon substrate 2. Therefore, the silicon oxide layer 4 is formed on the silicon substrate 2.
Is formed. This silicon oxide layer 4 is amorphous. Generally, a film formed on an amorphous film is a non-oriented film, but platinum has a property of being an oriented film even on an amorphous film. For this reason, platinum is used as the lower electrode.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記の
ような従来の強誘電体キャパシタには、次のような問題
点があった。
However, the above-mentioned conventional ferroelectric capacitors have the following problems.

【0005】第一に、強誘電体の種類や組成によって、
下部電極である白金との格子定数のミスマッチが大きく
なり、強誘電性が劣化するおそれがあった。
First, depending on the type and composition of the ferroelectric,
The mismatch between the lattice constant of platinum and the lower electrode was increased, and ferroelectricity was likely to deteriorate.

【0006】第二に、白金は酸素を透過しやすいため、
強誘電体(PZT)内の酸素の抜け出し、経年変化およ
び分極反転の繰り返しによって強誘電性が低下するとい
う問題があった。つまり、図14に示すように、白金の
柱状結晶の間から、強誘電体中の酸素が抜け出すおそれ
があった。
[0006] Second, since platinum is easily permeable to oxygen,
There has been a problem that the ferroelectricity is reduced due to the escape of oxygen in the ferroelectric (PZT), repeated aging, and repetition of polarization inversion. That is, as shown in FIG. 14, oxygen in the ferroelectric material might escape from between the platinum columnar crystals.

【0007】また、このような問題は高誘電率を有する
誘電体を用いたキャパシタにおいても同様に生じてい
た。
[0007] Such a problem also occurs in a capacitor using a dielectric having a high dielectric constant.

【0008】この発明は、上記の問題点を解決して、優
れた強誘電性、高誘電性を示すとともに、経年劣化およ
び分極反転の繰り返しによる劣化の少ない強誘電体キャ
パシタまたは高誘電率を有する誘電体キャパシタを提供
することを目的とする。
The present invention solves the above-mentioned problems and has excellent ferroelectricity and high dielectricity, and has a ferroelectric capacitor or a high dielectric constant with little deterioration due to aging and repetition of polarization reversal. It is an object to provide a dielectric capacitor.

【0009】[0009]

【課題を解決するための手段】なお、この発明におい
て、「キャパシタ」とは絶縁体の両側に電極が設けられ
た構造を指すものであり、電気量の蓄積に用いられると
否とにかかわらず、この構造を有するものを含む概念で
ある。
In the present invention, the term "capacitor" refers to a structure in which electrodes are provided on both sides of an insulator, irrespective of whether it is used for accumulating electricity. , Including those having this structure.

【0010】[0010]

【課題を解決するための手段】請求項1の強誘電体キャ
パシタおよび請求項9の高誘電率を有する誘電体キャパ
シタは、強誘電体層または高誘電率を有する誘電体層
格子定数とマッチングするように選択された混合比をも
つ、白金とイリジウムとの合金層を有する下部電極、下
部電極の上に、下部電極の前記合金層に接するように形
成された誘電体層、誘電体層の上に形成された上部電
極、を備えている。
A ferroelectric capacitor according to claim 1 and a dielectric capacitor having a high dielectric constant according to claim 9 are matched with the lattice constant of the ferroelectric layer or the dielectric layer having a high dielectric constant. A lower electrode having an alloy layer of platinum and iridium having a mixing ratio selected to be, a dielectric layer formed on the lower electrode in contact with the alloy layer of the lower electrode, An upper electrode formed thereon.

【0011】[0011]

【0012】請求項3の強誘電体キャパシタおよび請求
項13の高誘電率を有する誘電体キャパシタは、前記下
部電極は、基板の上に形成された酸化シリコン層の上に
形成されており、前記下部電極は、前記酸化シリコン層
に接する接合層を、前記合金層またはイリジウム層の下
に有していることを特徴としている。
In the ferroelectric capacitor according to a third aspect and the dielectric capacitor having a high dielectric constant according to the thirteenth aspect, the lower electrode is formed on a silicon oxide layer formed on a substrate. The lower electrode has a bonding layer in contact with the silicon oxide layer below the alloy layer or the iridium layer.

【0013】請求項4の強誘電体キャパシタは、前記強
誘電体層としてPbZrTiO3を用い、強誘電体層に接
する下部電極の層としてPtYIr1-Yを用い、Yを0〜
0.5の間としたことを特徴としている。
The ferroelectric capacitor according to claim 4 uses PbZrTiO 3 as the ferroelectric layer, uses Pt Y Ir 1-Y as a lower electrode layer in contact with the ferroelectric layer, and sets Y to 0 to 0.
It is characterized by being between 0.5.

【0014】請求項5の強誘電体キャパシタは、請求項
4において前記Yを0.2〜0.3の間としたことを特
徴としている。
According to a fifth aspect of the present invention, there is provided a ferroelectric capacitor according to the fourth aspect, wherein the Y is set between 0.2 and 0.3.

【0015】請求項6の強誘電体キャパシタは、強誘電
体層としてBi4Ti312を用い、強誘電体層に接する下部
電極の層としてPtYIr1-Yを用い、Yを0.8の間とし
たことを特徴としている。
In the ferroelectric capacitor of the present invention, Bi 4 Ti 3 O 12 is used as a ferroelectric layer, Pt Y Ir 1-Y is used as a lower electrode layer in contact with the ferroelectric layer, and Y is 0. .8.

【0016】請求項6の強誘電体キャパシタ及び請求項
12の高誘電率を有する誘電体キャパシタは、強誘電体
または高誘電率を有する誘電体層の格子定数とマッチ
ングするように選択された混合比をもつ、格子定数の異
なる2以上の導電体の合金層を有する下部電極、下部電
極の上に、下部電極の合金層に接するように形成された
強誘電体層または誘電体層、強誘電体層または誘電体層
の上に形成された上部電極、を備えている。
The ferroelectric capacitor according to claim 6 and the dielectric capacitor having high dielectric constant according to claim 12 are selected to match the lattice constant of the ferroelectric layer or the dielectric layer having high dielectric constant. A lower electrode having an alloy layer of two or more conductors having a mixture ratio and different lattice constants; a ferroelectric layer or a dielectric layer formed on the lower electrode so as to be in contact with the alloy layer of the lower electrode; A dielectric layer or an upper electrode formed on the dielectric layer.

【0017】請求項8の強誘電体キャパシタおよび請求
項15の高誘電率を有する誘電体キャパシタは、前記合
金層は、少なくともイリジウムを含む合金層であること
を特徴としている。
The ferroelectric capacitor of claim 8 and the dielectric capacitor having a high dielectric constant of claim 15 are characterized in that the alloy layer is an alloy layer containing at least iridium.

【0018】請求項8の強誘電体キャパシタ及び請求項
14の高誘電率を有する誘電体キャパシタは、下部電
極、下部電極の上に形成された強誘電体層または誘電体
層、強誘電体層または誘電体層の上に形成され、強誘電
体層または誘電体層の格子定数とマッチングするように
選択された混合比をもつ、白金とイリジウムの合金層を
有する上部電極、を備えたことを特徴とする。
The ferroelectric capacitor according to the eighth aspect and the dielectric capacitor having a high dielectric constant according to the fourteenth aspect include a lower electrode, a ferroelectric layer or a dielectric layer formed on the lower electrode, and a ferroelectric layer. Or an upper electrode having an alloy layer of platinum and iridium formed on the dielectric layer and having a mixing ratio selected to match the lattice constant of the ferroelectric layer or the dielectric layer. Features.

【0019】[0019]

【0020】請求項14の強誘電体キャパシタの製造方
法及び請求項19の高誘電率を有する誘電体キャパシタ
の製造方法は、基板上に、スパッタリングによって、強
誘電体層または高誘電率を有する誘電体層の格子定数と
マッチングするように選択された混合比をもつ、白金と
イリジウムとの合金層を下部電極として形成するステッ
プ、前記合金層の上に接するように強誘電体層または誘
電体層を形成するステップ、強誘電体層または誘電体層
の上に上部電極を形成するステップ、を備えている。
According to a fourteenth aspect of the present invention, there is provided a method of manufacturing a ferroelectric capacitor having a high dielectric constant, comprising the steps of: forming a ferroelectric layer or a dielectric having a high dielectric constant on a substrate by sputtering; Forming an alloy layer of platinum and iridium as a lower electrode having a mixing ratio selected to match the lattice constant of the body layer ; a ferroelectric layer or a dielectric layer so as to be in contact with the alloy layer And forming an upper electrode on the ferroelectric layer or the dielectric layer.

【0021】請求項15の強誘電体キャパシタの製造方
法及び請求項20の高誘電率を有する誘電体キャパシタ
の製造方法は、基板上に、酸化シリコン層を形成するス
テップ、前記酸化シリコン層の上に、接合層を形成する
ステップ、前記接合層の上に、強誘電体層または誘電体
層の格子定数とマッチングするように選択された混合比
をもつ、白金とイリジウムとの合金層またはイリジウム
層を形成し、下部電極を形成するステップ、前記下部電
極の上に強誘電体層または誘電体層を形成するステッ
プ、強誘電体層または誘電体層の上に上部電極を形成す
るステップ、を備えている。
According to a fifteenth aspect of the present invention, there is provided a method of manufacturing a ferroelectric capacitor having a high dielectric constant, comprising the steps of: forming a silicon oxide layer on a substrate; Forming a bonding layer , a platinum-iridium alloy layer or an iridium layer having a mixing ratio selected to match a lattice constant of the ferroelectric layer or the dielectric layer on the bonding layer. Forming a lower electrode, forming a ferroelectric layer or a dielectric layer on the lower electrode, and forming an upper electrode on the ferroelectric layer or the dielectric layer. ing.

【0022】請求項20の強誘電体キャパシタの製造方
法および請求項25の高誘電率を有する誘電体キャパシ
タの製造方法は、下部電極を摂氏400度以上で熱処理
するステップを備えたことを特徴としている。
A method of manufacturing a ferroelectric capacitor according to claim 20 and a method of manufacturing a dielectric capacitor having a high dielectric constant according to claim 25 include a step of heat-treating the lower electrode at 400 ° C. or higher. I have.

【0023】請求項21の強誘電体キャパシタの製造方
法および請求項26の高誘電率を有する誘電体キャパシ
タの製造方法は、熱処理ステップは、誘電体層形成のた
めの熱処理を兼ねるものであることを特徴としている。
In the method for manufacturing a ferroelectric capacitor according to claim 21 and the method for manufacturing a dielectric capacitor having a high dielectric constant according to claim 26, the heat treatment step also serves as a heat treatment for forming a dielectric layer. It is characterized by.

【0024】請求項22の強誘電体キャパシタの製造方
法および請求項27の高誘電率を有する誘電体キャパシ
タの製造方法は、下部電極を格子定数の異なる2以上の
種類の金属の合金とし、合金の構成比率を変えることに
より、合金の格子定数を変えて、誘電体層の格子定数と
合致させるようにしたことを特徴としている。
In the method for manufacturing a ferroelectric capacitor according to claim 22 and the method for manufacturing a dielectric capacitor having a high dielectric constant according to claim 27, the lower electrode is made of an alloy of two or more kinds of metals having different lattice constants. By changing the composition ratio, the lattice constant of the alloy is changed to match the lattice constant of the dielectric layer.

【0025】[0025]

【作用および発明の効果】請求項1の強誘電体キャパシ
タおよび請求項11の高誘電率を有する誘電体キャパシ
タは、白金とイリジウムとの合金層を有する下部電極を
用いたことを特徴としている。したがって、強誘電体や
高誘電率を有する誘電体の種類や組成に応じて、白金と
イリジウムの混合比を変えて、格子定数をマッチングさ
せることができる。また、合金中に含まれるイリジウム
は白金よりも酸化しやすく、酸化したイリジウムによっ
て、強誘電体中の酸素のぬけ出しが防止できる。
The ferroelectric capacitor according to claim 1 and the dielectric capacitor having a high dielectric constant according to claim 11 are characterized by using a lower electrode having an alloy layer of platinum and iridium. Therefore, the lattice constant can be matched by changing the mixture ratio of platinum and iridium according to the type and composition of the ferroelectric or the dielectric having a high dielectric constant. Further, iridium contained in the alloy is more easily oxidized than platinum, and the oxidized iridium can prevent the escape of oxygen in the ferroelectric.

【0026】[0026]

【0027】請求項3の強誘電体キャパシタおよび請求
項13の高誘電率を有する誘電体キャパシタは、酸化シ
リコン層に接する接合層を下部電極の下に有しているこ
とを特徴としている。したがって、強誘電体層および高
誘電率を有する誘電体層の接着性を向上させることがで
きる。
The ferroelectric capacitor according to the third aspect and the dielectric capacitor having a high dielectric constant according to the thirteenth aspect are characterized in that a bonding layer in contact with the silicon oxide layer is provided below the lower electrode. Therefore, the adhesion between the ferroelectric layer and the dielectric layer having a high dielectric constant can be improved.

【0028】請求項4の強誘電体キャパシタは、強誘電
体層としてPbZrTiO3を用い、強誘電体層に接する
下部電極の層としてPtYIr1-Yを用い、Yを0〜0.5
の間としている。したがって、両者の格子定数がマッチ
ングして、優れた強誘電性を得ることができる。
The ferroelectric capacitor according to claim 4 uses PbZrTiO 3 as the ferroelectric layer, uses Pt Y Ir 1-Y as a lower electrode layer in contact with the ferroelectric layer, and sets Y to 0 to 0.5.
And between. Therefore, both lattice constants are matched, and excellent ferroelectricity can be obtained.

【0029】請求項5の強誘電体キャパシタは、Yを
0.2〜0.3の間としている。したがって、両者の格
子定数がさらによくマッチングして、さらに優れた強誘
電性を得ることができる。
In the ferroelectric capacitor according to the fifth aspect, Y is set between 0.2 and 0.3. Therefore, the lattice constants of the two can be more closely matched, and more excellent ferroelectricity can be obtained.

【0030】請求項6の強誘電体キャパシタは、強誘電
体層としてBi4Ti312を用い、強誘電体層に接する下部
電極の層としてPtYIr1-Yを用い、Yを0.8の間とし
ている。したがって、両者の格子定数がマッチングし
て、優れた強誘電性を得ることができる。
In the ferroelectric capacitor of the present invention, Bi 4 Ti 3 O 12 is used as the ferroelectric layer, Pt Y Ir 1-Y is used as the lower electrode layer in contact with the ferroelectric layer, and Y is 0. .8. Therefore, both lattice constants are matched, and excellent ferroelectricity can be obtained.

【0031】請求項7の強誘電体キャパシタおよび請求
項14の高誘電率を有する誘電体キャパシタは、格子定
数の異なる2以上の導電体の合金層を下部電極に有して
いる。したがって、合金の比率を変えることにより、誘
電体層との格子定数のマッチングをとることが容易であ
る。
The ferroelectric capacitor according to claim 7 and the dielectric capacitor having high dielectric constant according to claim 14 have an alloy layer of two or more conductors having different lattice constants on the lower electrode. Therefore, it is easy to match the lattice constant with the dielectric layer by changing the ratio of the alloy.

【0032】請求項8の強誘電体キャパシタおよび請求
項15の高誘電率を有する誘電体キャパシタは、さら
に、前記合金層にイリジウムを含んでいる。したがっ
て、酸化したイリジウムによって、誘電体層からの酸素
の抜け出しを防止できる。
The ferroelectric capacitor according to claim 8 and the dielectric capacitor having high dielectric constant according to claim 15 further include iridium in the alloy layer. Therefore, the escape of oxygen from the dielectric layer can be prevented by the oxidized iridium.

【0033】請求項9、10の強誘電体キャパシタおよ
び請求項16、17の高誘電率を有する誘電体キャパシ
タは、上部電極に白金とイリジウムの合金層またはイリ
ジウム層を備えている。したがって、酸化したイリジウ
ムによって、強誘電体中の酸素が上部電極を解して抜け
出すのを防止できる。
The ferroelectric capacitors according to the ninth and tenth aspects and the dielectric capacitors having a high dielectric constant according to the sixteenth and seventeenth aspects have an upper electrode provided with an alloy layer or an iridium layer of platinum and iridium. Therefore, it is possible to prevent oxygen in the ferroelectric from being released from the upper electrode by the oxidized iridium.

【0034】請求項18の強誘電体キャパシタの製造方
法および請求項23の高誘電率を有する誘電体キャパシ
タの製造方法は、酸化シリコン層に接する接合層を下部
電極の下に形成するステップを有している。したがっ
て、強誘電体層、高誘電率を有する誘電体層の接着性を
向上させることができる。
The method for manufacturing a ferroelectric capacitor according to claim 18 and the method for manufacturing a dielectric capacitor having a high dielectric constant according to claim 23 include a step of forming a bonding layer in contact with a silicon oxide layer below a lower electrode. are doing. Therefore, the adhesion between the ferroelectric layer and the dielectric layer having a high dielectric constant can be improved.

【0035】請求項19の強誘電体キャパシタの製造方
法および請求項24の高誘電率を有する誘電体キャパシ
タの製造方法は、白金とイリジウムとの合金層またはイ
リジウム層を下部電極として形成し、摂氏700以上で
熱処理するステップを備えている。したがって、イリジ
ウム層または合金層中のイリジウムが酸化され、酸素の
抜け出しを防止することができる。
According to a nineteenth aspect of the present invention, there is provided a method of manufacturing a ferroelectric capacitor having a high dielectric constant, wherein an alloy layer of platinum and iridium or an iridium layer is formed as a lower electrode. A step of performing heat treatment at 700 or more. Therefore, iridium in the iridium layer or the alloy layer is oxidized, and escape of oxygen can be prevented.

【0036】請求項20の強誘電体キャパシタの製造方
法および請求項25の高誘電率を有する誘電体キャパシ
タの製造方法は、誘電体層形成のための熱処理によっ
て、下部電極の熱処理をあわせて行うことを特徴として
いる。したがって、工程の簡素化を図って、効率良く製
造を行うことができる。
In the method of manufacturing a ferroelectric capacitor according to a twentieth aspect and the method of manufacturing a dielectric capacitor having a high dielectric constant according to a twenty-fifth aspect, the heat treatment for forming the dielectric layer is performed together with the heat treatment of the lower electrode. It is characterized by: Therefore, the process can be simplified and the production can be performed efficiently.

【0037】すなわち、強誘電性、高誘電性の良好な誘
電体キャパシタを提供することができる。
That is, a dielectric capacitor having good ferroelectricity and high dielectric properties can be provided.

【0038】[0038]

【実施例】図1に、この発明の一実施例による強誘電体
キャパシタの構造を示す。シリコン基板2の上に、酸化
シリコン層4、下部電極12、強誘電体層8、上部電極
10が設けられている。下部電極12は、白金とイリジ
ウムの合金層によって形成されている。
FIG. 1 shows the structure of a ferroelectric capacitor according to an embodiment of the present invention. On a silicon substrate 2, a silicon oxide layer 4, a lower electrode 12, a ferroelectric layer 8, and an upper electrode 10 are provided. The lower electrode 12 is formed of an alloy layer of platinum and iridium.

【0039】図2に、白金とイリジウムの物性を比較し
て掲げる。この表からも明らかなように、イリジウムの
物性は白金の物性とほぼ等しい。イリジウムの抵抗率
は、白金よりも小さく、電極として好ましい材料であ
る。また、白金の格子定数が3.923オングストロー
ムであるのに対し、イリジウムの格子定数は3.839
オングストロームである。したがって、混合比を変える
ことにより、白金とイリジウムの合金の格子定数を、
3.923オングストローム〜3.839オングストロ
ームの間に設定することができる。つまり、強誘電体の
種類や組成に応じて、適切な格子定数とすることができ
る。
FIG. 2 compares the physical properties of platinum and iridium. As is clear from this table, the physical properties of iridium are almost equal to those of platinum. Iridium has a lower resistivity than platinum and is a preferred material for electrodes. The lattice constant of platinum is 3.923 angstroms, while the lattice constant of iridium is 3.839.
Angstrom. Therefore, by changing the mixing ratio, the lattice constant of the alloy of platinum and iridium is
It can be set between 3.923 angstroms and 3.839 angstroms. That is, an appropriate lattice constant can be set according to the type and composition of the ferroelectric.

【0040】たとえば、強誘電体層8としてチタン酸ビ
スマスBi4Ti3O12(以下BITという)を用いる場合に
ついて説明する。BITの格子定数は、a=5.45、
b=5.41、c=32.815である。一方、下部電
極12である白金やイリジウムは、図3に示すように
(111)方向に配向する。したがって、BITのc軸
配向膜を得るためには、下部電極12の(111)面の
原子間距離Lを、a=5.45、もしくはb=5.41
と等しくする必要がある。この実施例では、白金とイリ
ジウムの合金の組成比を、PtXIr1-Xにおいてx=
0.8とすることにより、(111)面の原子間距離L
を5.43とすることができる。つまり、BITの格子
定数とマッチングをとって、強誘電性の高いBIT膜を
形成することができる。
For example, a case where bismuth titanate Bi 4 Ti 3 O 12 (hereinafter referred to as BIT) is used as the ferroelectric layer 8 will be described. The lattice constant of BIT is a = 5.45,
b = 5.41 and c = 32.815. On the other hand, platinum or iridium as the lower electrode 12 is oriented in the (111) direction as shown in FIG. Therefore, in order to obtain a c-axis oriented film of BIT, the interatomic distance L of the (111) plane of the lower electrode 12 is set to a = 5.45 or b = 5.41.
Must be equal to In this embodiment, the composition ratio of the alloy of platinum and iridium is expressed as x = Pt X Ir 1- x
By setting it to 0.8, the interatomic distance L of the (111) plane is obtained.
Can be set to 5.43. That is, a BIT film having high ferroelectricity can be formed by matching with the lattice constant of BIT.

【0041】また、イリジウムは白金に比べると酸化し
やすい。図2の表に示すように、白金が酸素と反応しに
くいのに対し、イリジウムは高温下で酸化する。この白
金とイリジウムの合金を熱処理すれば、イリジウムがわ
ずかに酸化する。この酸化イリジウム20が白金の柱状
結晶の間に形成され、強誘電体8中の酸素の抜け出す通
路を塞ぐので、酸素の欠乏を防止することができる(図
4参照)。
Iridium is more easily oxidized than platinum. As shown in the table of FIG. 2, platinum does not easily react with oxygen, whereas iridium oxidizes at high temperatures. When this alloy of platinum and iridium is heat-treated, iridium is slightly oxidized. Since this iridium oxide 20 is formed between the columnar crystals of platinum and blocks the passage through which oxygen in the ferroelectric 8 escapes, oxygen deficiency can be prevented (see FIG. 4).

【0042】上記のような強誘電体キャパシタは、たと
えば、図5に示すように、トランジスタ24と組み合わ
せて、不揮発性メモリとして用いることができる。
The ferroelectric capacitor as described above can be used as a nonvolatile memory in combination with a transistor 24, for example, as shown in FIG.

【0043】図6に、この発明の一実施例による強誘電
体キャパシタの製造工程を示す。シリコン基板2の表面
を熱酸化し、酸化シリコン層4を形成する(図6A)。
ここでは、酸化シリコン層4の厚さを600nmとし
た。次に、白金とイリジウムをターゲットとして用い
て、白金とイリジウムの合金を、酸化シリコン層4の上
に形成する(図6B)。これを下部電極12とする。こ
こでは、200nmの厚さに形成した。
FIG. 6 shows a process of manufacturing a ferroelectric capacitor according to one embodiment of the present invention. The surface of the silicon substrate 2 is thermally oxidized to form a silicon oxide layer 4 (FIG. 6A).
Here, the thickness of the silicon oxide layer 4 was set to 600 nm. Next, using platinum and iridium as targets, an alloy of platinum and iridium is formed on the silicon oxide layer 4 (FIG. 6B). This is the lower electrode 12. Here, it was formed to a thickness of 200 nm.

【0044】次に、この下部電極12の上に、ゾルゲル
法によって、強誘電体層8としてPZT膜を形成する
(図6C)。出発原料として、Pb(CH3COO)2・3H2O,Zr(tー
OC4H9)4、Ti(i-OC3H7)4の混合溶液を用いた。この混合溶
液をスピンコートした後、150度(摂氏、以下同じ)
で乾燥させ、ドライエアー雰囲気において400度で3
0秒の仮焼成を行った。これを5回繰り返した後、O2
雰囲気中で、700度以上の熱処理を施した。このよう
にして、250nmの強誘電体層8を形成した。なお、
ここでは、PbZrXTi1-XO3において、xを0.52として
(以下PZT(52・48)と表わす)、PZT膜を形
成している。
Next, a PZT film is formed as a ferroelectric layer 8 on the lower electrode 12 by a sol-gel method (FIG. 6C). As starting materials, Pb (CH 3 COO) 2 · 3H 2 O, Zr (t chromatography
A mixed solution of OC 4 H 9 ) 4 and Ti (i-OC 3 H 7 ) 4 was used. After spin-coating this mixed solution, 150 degrees (Celsius, the same applies hereinafter)
And dry at 400 degrees in a dry air atmosphere.
Preliminary baking for 0 seconds was performed. After repeating this five times, O 2
A heat treatment of 700 ° C. or more was performed in an atmosphere. Thus, a ferroelectric layer 8 of 250 nm was formed. In addition,
Here, in PbZr X Ti 1 -X O 3 , x is set to 0.52 (hereinafter referred to as PZT (52 · 48)) to form a PZT film.

【0045】さらに、強誘電体層8の上に、スパッタリ
ングにより白金によって上部電極10を形成する(図6
D)。このようにして、強誘電体キャパシタを得ること
ができる。
Further, an upper electrode 10 is formed on the ferroelectric layer 8 by sputtering using platinum.
D). Thus, a ferroelectric capacitor can be obtained.

【0046】なお、上記実施例では。強誘電体層8を形
成するための熱処理によって(700度以上)によっ
て、下部電極12をあわせて熱処理し、イリジウムを酸
化させるようにしている。しかし、下部電極12の形成
時にこの熱処理を行ってもよい。後述の高誘電性の特性
向上は、400度以上の熱処理を行うことにより顕著に
あらわれることが判明した。もちろん、それ以下の温度
であっても所定の効果は得られる。また、特別な熱処理
を行わなくとも、経年変化によって、徐々にイリジウム
の酸化が進行して効果が得えられる。
In the above embodiment, By the heat treatment for forming the ferroelectric layer 8 (700 degrees or more), the lower electrode 12 is also heat-treated to oxidize iridium. However, this heat treatment may be performed when the lower electrode 12 is formed. It has been found that the improvement of the high-dielectric property, which will be described later, appears significantly when a heat treatment of 400 ° C. or more is performed. Of course, a predetermined effect can be obtained even at a lower temperature. In addition, even without special heat treatment, oxidization of iridium gradually progresses with aging to obtain an effect.

【0047】図7に、強誘電体層8としてPZT(52
/48)を用い、下部電極12としてPtXIr1-Xを用い
て、白金とイリジウムの組成比xを変化させた場合の、
残留分極Prと抗電界Ecの変化をグラフで示す。この
図からも明らかなように、下部電極12として、白金の
みを用いた場合(x=1.0の場合)に比べて、イリジ
ウムとの合金を用いた場合の方が、残留分極Prが高い
値を示すことが明らかである。すなわち、強誘電性が向
上しているといえる。白金0%〜50%の範囲において
顕著な特性の改善が得られており、特に白金25%程度
をピークとして、20%〜30%の混合比において、極
めて優れた特性が得られている。
FIG. 7 shows a PZT (52) as the ferroelectric layer 8.
/ 48), using Pt X Ir 1-X as the lower electrode 12 and changing the composition ratio x of platinum and iridium.
Changes in the remanent polarization Pr and the coercive electric field Ec are shown in a graph. As is clear from this figure, the remanent polarization Pr is higher when the alloy with iridium is used as the lower electrode 12 than when only platinum is used (x = 1.0). It is clear that the value is shown. That is, it can be said that ferroelectricity is improved. A remarkable improvement in characteristics is obtained in the range of 0% to 50% of platinum, and particularly excellent characteristics are obtained at a mixing ratio of 20% to 30% with a peak of about 25% of platinum.

【0048】図8に、下部電極12として白金のみを用
いた場合の、強誘電体キャパシタのヒステリシス特性を
示す。また、図8Bに、下部電極12として白金25
%、イリジウム75%の合金を用いた場合の、強誘電体
キャパシタのヒステリシス特性を示す。なお、ここで
は、酸化シリコン層を600nm、下部電極12を20
0nm、PZTを250nmとした。両グラフを比較す
れば明らかなように、合金を用いた場合の方(図8Bの
方)が、残留分極Prに優れた特性を示している。
FIG. 8 shows the hysteresis characteristics of the ferroelectric capacitor when only platinum is used as the lower electrode 12. FIG. 8B shows that platinum 25 is used as the lower electrode 12.
2 shows the hysteresis characteristics of a ferroelectric capacitor when an alloy containing 75% iridium and 75% iridium is used. Here, the silicon oxide layer is 600 nm, and the lower electrode 12 is 20 nm.
0 nm and PZT were 250 nm. As is clear from a comparison between the two graphs, the case using the alloy (FIG. 8B) shows more excellent characteristics in remanent polarization Pr.

【0049】さらに、図9に、下部電極12としてイリ
ジウムのみを用いた場合の、強誘電体キャパシタのヒス
テリシス特性を示す。このように、イリジウムのみを用
いた場合であっても、残留分極Pr、抗電界Ecが改善
されている。これは、イリジウムも白金と同じく柱状結
晶であるが、その表面もしくは結晶間が酸化して、柱状
結晶でない酸化イリジウムに変化するためであると思わ
れる。
FIG. 9 shows the hysteresis characteristics of the ferroelectric capacitor when only iridium is used as the lower electrode 12. Thus, even when only iridium is used, the remanent polarization Pr and the coercive electric field Ec are improved. This is presumably because iridium is a columnar crystal like platinum, but its surface or between the crystals is oxidized to change into iridium oxide which is not a columnar crystal.

【0050】なお、下部電極、上部電極に白金とイリジ
ウムとの合金やイリジウムを用いると、誘電体の特性が
向上する理由は必ずしも明らかではないが、上記で述べ
た理由等が複合的に影響していると思われる。
The use of an alloy of platinum and iridium or iridium for the lower electrode and the upper electrode does not necessarily improve the properties of the dielectric material, but the reasons described above have a complex effect. Seems to be.

【0051】図10に、この発明の他の実施例による強
誘電体キャパシタの構造を示す。この実施例では、下部
電極12と酸化シリコン層4との間に、チタン層を接合
層30として設けている。イリジウムと酸化シリコン層
4との密着性はあまり良くない。このため、部分的に合
金層がはがれ、強誘電特性を劣化させるおそれがある。
特に、合金中のイリジウムの比率が高くなるほど、この
ことが顕著となる。そこで、この実施例では、酸化シリ
コン層4と密着性のよいチタン層を接合層30として設
けている。これにより、強誘電特性を改善している。な
お、チタン層は、スパッタリングによって形成すればよ
い。
FIG. 10 shows a structure of a ferroelectric capacitor according to another embodiment of the present invention. In this embodiment, a titanium layer is provided as a bonding layer 30 between the lower electrode 12 and the silicon oxide layer 4. Adhesion between iridium and silicon oxide layer 4 is not very good. For this reason, the alloy layer may be partially peeled off, and the ferroelectric properties may be degraded.
This is particularly noticeable as the ratio of iridium in the alloy increases. Therefore, in this embodiment, a titanium layer having good adhesion to the silicon oxide layer 4 is provided as the bonding layer 30. Thereby, the ferroelectric characteristics are improved. Note that the titanium layer may be formed by sputtering.

【0052】図11に、イリジウムによる下部電極12
の下に、チタン層を接合層30として設けた場合の、ヒ
ステリシス特性を示す。ここでは、酸化シリコン層を6
000オングストローム、接合層を5nm、下部電極1
2を200nm、PZTを250nmとした。図から明
らかなように、図9の場合に比較して、残留分極Pr、
抗電界Ecともに改善されている。
FIG. 11 shows a lower electrode 12 made of iridium.
Below shows the hysteresis characteristics when a titanium layer is provided as the bonding layer 30 below. Here, the silicon oxide layer is 6
000 angstroms, bonding layer 5 nm, lower electrode 1
2 was 200 nm, and PZT was 250 nm. As is clear from the figure, the remanent polarization Pr,
Both the coercive electric field Ec are improved.

【0053】なお、上記実施例では、接合層30として
チタン層を用いたが、接合性を改善する材料であれば、
どのようなものでもよい。例えば、白金層を用いてもよ
い。白金層(100nm)を接合層として用いた場合
の、ヒステリシス特性を図11Bに示す。この場合も、
図9と比べれば明らかなように、残留分極Pr、抗電界
Ecが改善さている。
In the above embodiment, a titanium layer was used as the bonding layer 30, but any material that can improve the bonding property may be used.
Anything is fine. For example, a platinum layer may be used. FIG. 11B shows hysteresis characteristics when a platinum layer (100 nm) is used as a bonding layer. Again,
As is apparent from comparison with FIG. 9, the remanent polarization Pr and the coercive electric field Ec are improved.

【0054】なお、上記の実施例では、白金とイリジウ
ムの合金を用いることにより、格子定数のマッチングを
図った。しかし、格子定数の異なる導電体を用いること
により、同様にして格子定数のマッチングを図ることが
できる。
In the above embodiment, matching of lattice constants was achieved by using an alloy of platinum and iridium. However, by using conductors having different lattice constants, the lattice constants can be similarly matched.

【0055】また、上記各実施例では、下部電極12を
1層の合金等で形成したが、2層以上の層で形成しても
よい。この場合、強誘電体層8に接する層に、白金とイ
リジウムの合金層やイリジウム層を用いれば、格子定数
のマッチングを図って、良好な強誘電体層8を得ること
ができる。また、イリジウムが酸化することによって、
強誘電体層8中の酸素の抜け出しを防ぐ効果について
は、いずれかの層が上記の合金層やイリジウム層であれ
ば得られる。しかし、強誘電体層8に接するように合金
層やイリジウム層を設けたほうが、高い効果を得ること
ができる。
In each of the above embodiments, the lower electrode 12 is formed of one layer of alloy or the like, but may be formed of two or more layers. In this case, if an alloy layer of platinum and iridium or an iridium layer is used as a layer in contact with the ferroelectric layer 8, a good ferroelectric layer 8 can be obtained by matching lattice constants. Also, by oxidation of iridium,
The effect of preventing the escape of oxygen from the ferroelectric layer 8 can be obtained if any of the layers is the above alloy layer or iridium layer. However, a higher effect can be obtained by providing an alloy layer or an iridium layer so as to be in contact with the ferroelectric layer 8.

【0056】さらに、イリジウムの酸化による酸素の抜
け出しによる効果は、上部電極10を上記合金層やイリ
ジウム層にした場合も得られる。上下電極10、12と
もに、合金層またはイリジウム層にすれば、さらに大き
な効果を得ることができる。
Further, the effect of the escape of oxygen due to the oxidation of iridium can be obtained even when the upper electrode 10 is made of the above-mentioned alloy layer or iridium layer. If both the upper and lower electrodes 10 and 12 are made of an alloy layer or an iridium layer, a greater effect can be obtained.

【0057】この発明の他の実施例によるキャパシタを
図12に示す。この実施例では、強誘電体層8に代え
て、高誘電率を有する誘電体層90を用いている。酸化
シリコン層4の上に、白金とイリジウムの合金(上述の
ようにイリジウムのみでもよい)からなる下部電極12
を設け、その上にSrTiO3,(Sr,Ba)TiO3のペロブスカイト
構造を有する高誘電率薄膜を誘電体層90として形成し
た。この場合も、強誘電体の場合と同様、誘電性の改善
が図られた。つまり、強誘電体層について述べたこと
が、高誘電率を有する誘電体層にも適用できることが明
らかとなった。
FIG. 12 shows a capacitor according to another embodiment of the present invention. In this embodiment, a dielectric layer 90 having a high dielectric constant is used instead of the ferroelectric layer 8. On the silicon oxide layer 4, a lower electrode 12 made of an alloy of platinum and iridium (only iridium may be used as described above)
Was formed thereon, and a high dielectric constant thin film having a perovskite structure of SrTiO 3 and (Sr, Ba) TiO 3 was formed thereon as the dielectric layer 90. In this case, as in the case of the ferroelectric, the dielectric property was improved. That is, it has been clarified that what has been described about the ferroelectric layer can be applied to a dielectric layer having a high dielectric constant.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例による強誘電体キャパシタ
の構図を示す図である。
FIG. 1 is a diagram showing a composition of a ferroelectric capacitor according to one embodiment of the present invention.

【図2】白金とイリジウムの物性を表わす図である。FIG. 2 is a diagram showing physical properties of platinum and iridium.

【図3】白金、イリジウムの結晶面を示す図である。FIG. 3 is a diagram showing crystal planes of platinum and iridium.

【図4】白金とイリジウムの合金において、酸化イリジ
ウムが酸素の抜け出しを防止する構造を示す図である。
FIG. 4 is a diagram showing a structure in which iridium oxide prevents escape of oxygen in an alloy of platinum and iridium.

【図5】強誘電体キャパシタ22を用いた不揮発性メモ
リを示す図である。
FIG. 5 is a diagram showing a nonvolatile memory using a ferroelectric capacitor 22.

【図6】強誘電体キャパシタの製造工程を示す図であ
る。
FIG. 6 is a diagram showing a manufacturing process of the ferroelectric capacitor.

【図7】下部電極12の白金とイリジウムの混合比を変
えた場合の残留分極Prと抗電界Ecの変化を示す図で
ある。
FIG. 7 is a diagram showing changes in residual polarization Pr and coercive electric field Ec when the mixing ratio of platinum and iridium of the lower electrode 12 is changed.

【図8】白金のみを下部電極として用いた場合と、白金
とイリジウムの合金を下部電極として用いた場合のヒス
テリシス特性を比較する図である。
FIG. 8 is a diagram comparing hysteresis characteristics when using only platinum as the lower electrode and when using an alloy of platinum and iridium as the lower electrode.

【図9】下部電極としてイリジウムのみを用いた場合の
ヒステリシス特性を示す図である。
FIG. 9 is a diagram showing a hysteresis characteristic when only iridium is used as a lower electrode.

【図10】下部電極12と酸化シリコン層4との間に、
接合層30を設けた場合の実施例を示す図である。
FIG. 10 shows that between a lower electrode 12 and a silicon oxide layer 4
FIG. 4 is a diagram illustrating an example in which a bonding layer 30 is provided.

【図11】接合層30としてイリジウム層、白金層を用
いた場合のヒステリシス特性を示す図である。
FIG. 11 is a diagram showing hysteresis characteristics when an iridium layer and a platinum layer are used as the bonding layer 30.

【図12】高誘電率を有する誘電体キャパシタの実施例
を示す図である。
FIG. 12 is a diagram showing an embodiment of a dielectric capacitor having a high dielectric constant.

【図13】従来の強誘電体キャパシタの構造を示す図で
ある。
FIG. 13 is a diagram showing a structure of a conventional ferroelectric capacitor.

【図14】白金による下部電極6から酸素が抜け出す状
態を示す図である。
FIG. 14 is a diagram showing a state in which oxygen escapes from a lower electrode 6 made of platinum.

【符号の説明】[Explanation of symbols]

2...シリコン基板 4...酸化シリコン層 8...強誘電体層 10...上部電極 12...下部電極 90...高誘電率を有する誘電体層 2. . . Silicon substrate 4. . . 7. silicon oxide layer . . Ferroelectric layer 10. . . Upper electrode 12. . . Lower electrode 90. . . Dielectric layer having high dielectric constant

Claims (23)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】強誘電体層の格子定数とマッチングするよ
うに選択された混合比をもつ、白金とイリジウムとの合
金層を有する下部電極、 下部電極の上に、下部電極の前記合金層に接するように
形成された強誘電体層、強誘電体層の上に形成された上
部電極、 を備えた強誘電体キャパシタ。
1. A lower electrode having an alloy layer of platinum and iridium having a mixing ratio selected to match a lattice constant of a ferroelectric layer. A ferroelectric capacitor comprising: a ferroelectric layer formed to be in contact with; and an upper electrode formed on the ferroelectric layer.
【請求項2】請求項1の強誘電体キャパシタにおいて、 前記下部電極は、基板の上に形成された酸化シリコン層
の上に形成されており、前記下部電極は、前記酸化シリ
コン層に接する接合層を、前記合金層またはイリジウム
層の下に有していることを特徴とするもの。
2. The ferroelectric capacitor according to claim 1, wherein said lower electrode is formed on a silicon oxide layer formed on a substrate, and said lower electrode is in contact with said silicon oxide layer. Having a layer below said alloy or iridium layer.
【請求項3】請求項1の強誘電体キャパシタにおいて、 前記強誘電体層としてPbZrTiO3を用い、 強誘電体層に接する下部電極の層としてPtYIr1-Yを用
い、Yを0〜0.5の間としたことを特徴とするもの。
3. The ferroelectric capacitor according to claim 1, wherein PbZrTiO 3 is used as said ferroelectric layer, Pt Y Ir 1-Y is used as a lower electrode layer in contact with said ferroelectric layer, and Y is 0 to 3. 0.5.
【請求項4】請求項3の強誘電体キャパシタにおいて、 前記Yを0.2〜0.3の間としたことを特徴とするも
の。
4. The ferroelectric capacitor according to claim 3, wherein Y is between 0.2 and 0.3.
【請求項5】請求項1の強誘電体キャパシタにおいて、 前記強誘電体層としてBi4Ti312を用い、 強誘電体層に接する下部電極の層としてPtYIr1-Yを用
い、Yを0.8したことを特徴とするもの。
5. The ferroelectric capacitor according to claim 1, wherein Bi 4 Ti 3 O 12 is used as the ferroelectric layer, and Pt Y Ir 1-Y is used as a lower electrode layer in contact with the ferroelectric layer. Y those characterized by being 0.8.
【請求項6】強誘電体層の格子定数とマッチングするよ
うに選択された混合比をもつ、格子定数の異なる2以上
の導電体の合金層を有する下部電極、 下部電極の上に、下部電極の合金層に接するように形成
された強誘電体層、 強誘電体層の上に形成された上部電極、 を備えた強誘電体キャパシタ。
6. A lower electrode having an alloy layer of two or more conductors having different lattice constants and having a mixing ratio selected to match the lattice constant of a ferroelectric layer. A ferroelectric capacitor, comprising: a ferroelectric layer formed so as to be in contact with an alloy layer of: and an upper electrode formed on the ferroelectric layer.
【請求項7】請求項6の強誘電体キャパシタにおいて、 前記合金層は、少なくともイリジウムを含む合金層であ
ることを特徴とするもの。
7. The ferroelectric capacitor according to claim 6, wherein said alloy layer is an alloy layer containing at least iridium.
【請求項8】下部電極、 下部電極の上に形成された強誘電体層、 強誘電体層の上に形成され、強誘電体層の格子定数とマ
ッチングするように選択された混合比をもつ、白金とイ
リジウムの合金層を有する上部電極、 を備えた強誘電体キャパシタ。
8. A lower electrode, a ferroelectric layer formed on the lower electrode, and a mixing ratio formed on the ferroelectric layer and selected to match a lattice constant of the ferroelectric layer. And a top electrode having an alloy layer of platinum and iridium.
【請求項9】高誘電率を有する誘電体層の格子定数とマ
ッチングするように選択された混合比をもつ、白金とイ
リジウムとの合金層を有する下部電極、 下部電極の上に、下部電極の前記合金層に接するように
形成された高誘電率を有する誘電体層、 高誘電率を有する誘電体層の上に形成された上部電極、 を備えた高誘電率を有する誘電体キャパシタ。
9. A lower electrode having an alloy layer of platinum and iridium having a mixing ratio selected so as to match a lattice constant of a dielectric layer having a high dielectric constant. A dielectric capacitor having a high dielectric constant, comprising: a dielectric layer having a high dielectric constant formed in contact with the alloy layer; and an upper electrode formed on the dielectric layer having a high dielectric constant.
【請求項10】請求項9または10の高誘電率を有する
誘電体キャパシタにおい て、前記下部電極は、基板の上に形成された酸化シリコ
ン層の上に形成されており、 前記下部電極は、前記酸化シリコン層に接する接合層
を、前記合金層またはイリジウム層の下に有しているこ
とを特徴とするもの。
10. A dielectric capacitor having a high dielectric constant according to claim 9 or 10, wherein said lower electrode is formed on a silicon oxide layer formed on a substrate. A bonding layer in contact with the silicon oxide layer is provided below the alloy layer or the iridium layer.
【請求項11】高誘電率を有する誘電体層の格子定数と
マッチングするように選択された混合比をもつように形
成された、格子定数の異なる2以上の導電体の合金層を
有する下部電極、 下部電極の上に、下部電極の合金層に接するように形成
された高誘電率を有する誘電体層、 高誘電率を有する誘電体層の上に形成された上部電極、 を備えた高誘電率を有する誘電体キャパシタ。
11. A lower electrode having an alloy layer of two or more conductors having different lattice constants, formed so as to have a mixture ratio selected to match the lattice constant of a dielectric layer having a high dielectric constant. A dielectric layer having a high dielectric constant formed on the lower electrode so as to be in contact with an alloy layer of the lower electrode; and an upper electrode formed on the dielectric layer having a high dielectric constant. A dielectric capacitor having a ratio.
【請求項12】請求項11の高誘電率を有する誘電体キ
ャパシタにおいて、 前記合金層は、少なくともイリジウムを含む合金層であ
ることを特徴とするもの。
12. A dielectric capacitor having a high dielectric constant according to claim 11, wherein said alloy layer is an alloy layer containing at least iridium.
【請求項13】下部電極、 下部電極の上に形成された高誘電率を有する誘電体層、 高誘電率を有する誘電体層の上に形成され、高誘電率を
有する誘電体層の格子定数とマッチングするように選択
された混合比をもつ、白金とイリジウムの合金層を有す
る上部電極、を備えた高誘電率を有する誘電体キャパシ
タ。
13. A lower electrode, a dielectric layer having a high dielectric constant formed on the lower electrode, and a dielectric layer formed on the dielectric layer having a high dielectric constant.
A dielectric capacitor having a high dielectric constant, comprising: an upper electrode having an alloy layer of platinum and iridium, the upper electrode having a mixing ratio selected to match the lattice constant of the dielectric layer .
【請求項14】基板上に、スパッタリングによって、強
誘電体層の格子定数とマッチングするように選択された
混合比をもつ、白金とイリジウムとの合金層を下部電極
として形成するステップ、 前記合金層の上に接するように強誘電体層を形成するス
テップ、 強誘電体層の上に上部電極を形成するステップ、 を備えた強誘電体キャパシタの製造方法。
14. forming, as a lower electrode, an alloy layer of platinum and iridium on a substrate by sputtering, the alloy layer having a mixing ratio selected to match the lattice constant of the ferroelectric layer; Forming a ferroelectric layer so as to be in contact with the ferroelectric layer; and forming an upper electrode on the ferroelectric layer.
【請求項15】基板上に、酸化シリコン層を形成するス
テップ、 前記酸化シリコン層の上に、接合層を形成するステッ
プ、 前記接合層の上に、強誘電体層の格子定数とマッチング
するように選択された混合比をもつ、白金とイリジウム
との合金層またはイリジウム層を形成し、下部電極を形
成するステップ、 前記下部電極の上に強誘電体層を形成するステップ、 強誘電体層の上に上部電極を形成するステップ、 を備えた強誘電体キャパシタの製造方法。
15. A step of forming a silicon oxide layer on a substrate, forming a bonding layer on the silicon oxide layer, and matching a lattice constant of a ferroelectric layer on the bonding layer. Forming an alloy layer of platinum and iridium or an iridium layer having a mixing ratio selected to form a lower electrode, forming a ferroelectric layer on the lower electrode, Forming an upper electrode on the ferroelectric capacitor.
【請求項16】請求項14または請求項15の強誘電体
キャパシタの製造方法において、 下部電極を摂氏400度以上で熱処理するステップを備
えたことを特徴とするもの。
16. The method for manufacturing a ferroelectric capacitor according to claim 14, further comprising a step of heat-treating the lower electrode at 400 ° C. or more.
【請求項17】請求項16の強誘電体キャパシタの製造
方法において、 熱処理ステップは、強誘電体層形成のための熱処理を兼
ねるものであることを特徴とするもの。
17. The method for manufacturing a ferroelectric capacitor according to claim 16, wherein the heat treatment step also serves as a heat treatment for forming a ferroelectric layer.
【請求項18】強誘電体層の両端に下部電極および上部
電極を有する強誘電体キャパシタの製造方法において、 前記下部電極を格子定数の異なる2以上の種類の金属の
合金とし、合金の構成比率を変えることにより、合金の
格子定数を変えて、前記強誘電体層の格子定数と合致さ
せるようにしたことを特徴とする強誘電体キャパシタの
製造方法。
18. A method of manufacturing a ferroelectric capacitor having a lower electrode and an upper electrode at both ends of a ferroelectric layer, wherein the lower electrode is an alloy of two or more types of metals having different lattice constants, and the composition ratio of the alloy Wherein the lattice constant of the alloy is changed to match the lattice constant of the ferroelectric layer.
【請求項19】基板上に、スパッタリングによって、強
誘電体層の格子定数とマッチングするように選択された
混合比をもつ、白金とイリジウムとの合金層を下部電極
として形成するステップ、 前記合金層の上に接するように高誘電率を有する誘電体
層を形成するステップ、 高誘電率を有する誘電体層の上に上部電極を形成するス
テップ、 を備えた高誘電率を有する誘電体キャパシタの製造方
法。
19. forming, as a lower electrode, an alloy layer of platinum and iridium on a substrate by sputtering, the alloy layer having a mixing ratio selected to match the lattice constant of the ferroelectric layer; Forming a dielectric layer having a high dielectric constant so as to be in contact with the upper layer, forming an upper electrode on the dielectric layer having a high dielectric constant, and manufacturing a dielectric capacitor having a high dielectric constant. Method.
【請求項20】基板上に、酸化シリコン層を形成するス
テップ、 前記酸化シリコン層の上に、接合層を形成するステッ
プ、 前記接合層の上に、高誘電率を有する誘電体層の格子定
数とマッチングするように選択された混合比をもつよう
に、白金とイリジウムとの合金層(またはイリジウム
層)を形成し、下部電極を形成するステップ、 前記下部電極の上に高誘電率を有する誘電体層を形成す
るステップ、 高誘電率を有する誘電体層の上に上部電極を形成するス
テップ、 を備えた高誘電率を有する誘電体キャパシタの製造方
法。
20. A step of forming a silicon oxide layer on a substrate, a step of forming a bonding layer on the silicon oxide layer, and a lattice constant of a dielectric layer having a high dielectric constant on the bonding layer. Forming an alloy layer (or iridium layer) of platinum and iridium so as to have a mixing ratio selected to match with, and forming a lower electrode; a dielectric having a high dielectric constant on the lower electrode; Forming a body layer; and forming an upper electrode on the dielectric layer having a high dielectric constant. A method for manufacturing a dielectric capacitor having a high dielectric constant, comprising:
【請求項21】請求項19または請求項20の高誘電率
を有する誘電体キャパシタの製造方法において、 下部電極を摂氏400度以上の温度で熱処理するステッ
プを備えていることを特徴とするもの。
21. The method for manufacturing a dielectric capacitor having a high dielectric constant according to claim 19 or 20, further comprising a step of heat-treating the lower electrode at a temperature of 400 degrees Celsius or more.
【請求項22】請求項21高誘電率を有する誘電体キャ
パシタの製造方法において、 熱処理ステップは、高誘電率を有する誘電体層形成のた
めの熱処理を兼ねるものであることを特徴とするもの。
22. A method of manufacturing a dielectric capacitor having a high dielectric constant, wherein the heat treatment step also serves as a heat treatment for forming a dielectric layer having a high dielectric constant.
【請求項23】高誘電率を有する誘電体層の両端に下部
電極および上部電極を有する高誘電率を有する誘電体キ
ャパシタの製造方法において、 前記下部電極を格子定数の異なる2以上の種類の金属の
合金とし、合金の構成比率を変えることにより、合金の
格子定数を変えて、前記高誘電率を有する誘電体層の格
子定数と合致させるようにしたことを特徴とする高誘電
率を有する誘電体キャパシタの製造方法。
23. A method of manufacturing a dielectric capacitor having a high dielectric constant having a lower electrode and an upper electrode at both ends of a dielectric layer having a high dielectric constant, wherein the lower electrode is formed of two or more kinds of metals having different lattice constants A high dielectric constant dielectric material characterized by changing the composition ratio of the alloy to change the lattice constant of the alloy to match the lattice constant of the dielectric layer having the high dielectric constant. Method for manufacturing a body capacitor.
JP00446195A 1994-01-13 1995-01-13 Dielectric capacitor and method of manufacturing the same Expired - Fee Related JP3349612B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00446195A JP3349612B2 (en) 1994-01-13 1995-01-13 Dielectric capacitor and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP224694 1994-01-13
JP6-2246 1994-01-13
JP00446195A JP3349612B2 (en) 1994-01-13 1995-01-13 Dielectric capacitor and method of manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002004682A Division JP3954390B2 (en) 1994-01-13 2002-01-11 Dielectric capacitor

Publications (2)

Publication Number Publication Date
JPH07245236A JPH07245236A (en) 1995-09-19
JP3349612B2 true JP3349612B2 (en) 2002-11-25

Family

ID=26335603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00446195A Expired - Fee Related JP3349612B2 (en) 1994-01-13 1995-01-13 Dielectric capacitor and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3349612B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134710A (en) * 1994-01-13 2002-05-10 Rohm Co Ltd Dielectric capacitor
JP2002261252A (en) * 1994-01-13 2002-09-13 Rohm Co Ltd Ferroelectric capacitor
JP2006319357A (en) * 1994-01-13 2006-11-24 Rohm Co Ltd Process for fabricating dielectric capacitor
JP2006319358A (en) * 1994-01-13 2006-11-24 Rohm Co Ltd Ferroelectric capacitor and its fabrication process

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4554631B2 (en) * 1994-01-13 2010-09-29 ローム株式会社 Dielectric capacitor and manufacturing method thereof
JP3882946B2 (en) 1998-03-04 2007-02-21 セイコーエプソン株式会社 Method for manufacturing piezoelectric element
JP3517876B2 (en) 1998-10-14 2004-04-12 セイコーエプソン株式会社 Ferroelectric thin film element manufacturing method, ink jet recording head, and ink jet printer
JP2004165370A (en) * 2002-11-12 2004-06-10 Tdk Corp Thin film capacitor for reducing power supply noise
JP2004165372A (en) * 2002-11-12 2004-06-10 Tdk Corp Capacitor compound circuit element and ic card
US6876536B2 (en) * 2002-12-27 2005-04-05 Tdk Corporation Thin film capacitor and method for fabricating the same
US6977806B1 (en) * 2003-02-26 2005-12-20 Tdk Corporation Multi-layered unit including electrode and dielectric layer
US6958900B2 (en) * 2003-02-26 2005-10-25 Tdk Corporation Multi-layered unit including electrode and dielectric layer
CN115881702B (en) * 2023-02-28 2023-06-02 北京大学 Method for regulating ferroelectricity of hafnium oxide-based ferroelectric material by using alloy electrode

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002134710A (en) * 1994-01-13 2002-05-10 Rohm Co Ltd Dielectric capacitor
JP2002261252A (en) * 1994-01-13 2002-09-13 Rohm Co Ltd Ferroelectric capacitor
JP2006319357A (en) * 1994-01-13 2006-11-24 Rohm Co Ltd Process for fabricating dielectric capacitor
JP2006319358A (en) * 1994-01-13 2006-11-24 Rohm Co Ltd Ferroelectric capacitor and its fabrication process

Also Published As

Publication number Publication date
JPH07245236A (en) 1995-09-19

Similar Documents

Publication Publication Date Title
JP3929513B2 (en) Dielectric capacitor and manufacturing method thereof
JP3349612B2 (en) Dielectric capacitor and method of manufacturing the same
JPH09260600A (en) Manufacture of semiconductor memory device
KR100315264B1 (en) Method for manufacturing oxide dielectric device, and memory and semiconductor device usign the device
JP3247023B2 (en) Dielectric capacitor, non-volatile memory and method of manufacturing the same
JP3461398B2 (en) Dielectric capacitor and method of manufacturing the same
JP3981142B2 (en) Ferroelectric capacitor and manufacturing method thereof
JP3954390B2 (en) Dielectric capacitor
JP3810391B2 (en) Dielectric capacitor
JPH10214947A (en) Thin film dielectric element
JP3689674B2 (en) Dielectric capacitor and method of manufacturing the same
JP3954339B2 (en) Dielectric capacitor
JP3689703B2 (en) Dielectric capacitor and method of manufacturing the same
JP3689702B2 (en) Method for manufacturing dielectric capacitor
JP4554631B2 (en) Dielectric capacitor and manufacturing method thereof
JP3954635B2 (en) Method for manufacturing dielectric capacitor
JP3496528B2 (en) Ferroelectric memory and method of manufacturing the same
JP3427795B2 (en) Thin film manufacturing method and thin film capacitor manufacturing method using the same
JP2001048645A (en) Ferroelectric thin film and its production
JP3267277B2 (en) Method of manufacturing ferroelectric capacitor and method of manufacturing ferroelectric memory device
JPH09312381A (en) Semiconductor device and manufacture thereof
JP2000164818A (en) Oxide ferroelectric thin film coating substrate and manufacture therefor
JP3720270B2 (en) Method for producing oxide crystalline film
JPH10229169A (en) Ferroelectric memory element, manufacture thereof and integrated circuit
JPH10189887A (en) Electorde for ferroelectric body and ferroelectric device using the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110913

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120913

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130913

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees