[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3346354B2 - LCD panel - Google Patents

LCD panel

Info

Publication number
JP3346354B2
JP3346354B2 JP28554999A JP28554999A JP3346354B2 JP 3346354 B2 JP3346354 B2 JP 3346354B2 JP 28554999 A JP28554999 A JP 28554999A JP 28554999 A JP28554999 A JP 28554999A JP 3346354 B2 JP3346354 B2 JP 3346354B2
Authority
JP
Japan
Prior art keywords
liquid crystal
gate signal
electrode
layer
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28554999A
Other languages
Japanese (ja)
Other versions
JP2001109015A (en
Inventor
雅典 木村
克彦 熊川
一生 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP28554999A priority Critical patent/JP3346354B2/en
Priority to KR1020027004211A priority patent/KR20020035625A/en
Priority to EP00964742A priority patent/EP1229378A1/en
Priority to CN00813948A priority patent/CN1378657A/en
Priority to US10/089,888 priority patent/US6801293B1/en
Priority to PCT/JP2000/007011 priority patent/WO2001025843A1/en
Publication of JP2001109015A publication Critical patent/JP2001109015A/en
Application granted granted Critical
Publication of JP3346354B2 publication Critical patent/JP3346354B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an IPS(in-plane switching) mode liquid crystal display device in which black unevenness scarcely occurs even in the cases laser repair is applied to a short circuit in gate signal wiring or a defect such as a pinhole exists in a gate insulation layer. SOLUTION: In a liquid crystal display panel provided with source signal wiring and gate signal wiring arranged in a matrix, switching elements arranged corresponding to respective intersections of the source signal wiring and the gate signal wiring, pixel electrodes connected to the switching elements, a common electrode formed opposite to the pixel electrodes, common wiring connecting the common electrode and an alignment layer formed on the surface of the liquid crystal layer on the counter surface of the one substrate, apart from the respective wiring and electrodes a neutralizing electrode is formed at least a part of which is in contact with the liquid crystal layer or the alignment layer.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置、特
に基板面にほぼ平行な電界を加えることによって液晶を
駆動するIPSモードの液晶表示パネルに関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and more particularly to an IPS mode liquid crystal display panel in which liquid crystals are driven by applying a substantially parallel electric field to a substrate surface.

【0002】[0002]

【従来の技術】薄膜トランジスタ(TFT)を用いたア
クティブマトリクス型液晶ディスプレイは薄型化、軽量
化、低電圧駆動可能などの長所によりカムコーダ用のデ
ィスプレイやパ−ソナルコンピュ−タ−、パ−ソナルワ
−ドプロセッサ−のディスプレイなど種々の分野へ利用
されており、大きな市場を形成している。
2. Description of the Related Art Active matrix type liquid crystal displays using thin film transistors (TFTs) are thin, light, and can be driven at a low voltage because of their advantages, such as displays for camcorders, personal computers, and personal computers. It is used in various fields such as processor displays and forms a large market.

【0003】特に近年、パ−ソナルコンピュ−タ−用途
では大画面化への対応から、より広視野角を有する液晶
表示パネルへの要求が高まっており、これに対応し、液
晶表示パネルの視野角を広げる方式として、同一基板上
に画素電極及び対向電極を形成し、横方向の電界を印加
することにより液晶分子を動作させる横電界方式が特開
平6−160878号公報等で提案されている。この方
式はIPS(In-Plane-Switching)モードあるいは櫛形
電極方式とも呼ばれており、この表示方式では、液晶分
子の長軸は基板と常にほぼ平行であるため立ち上がるこ
とがなく、従って視角方向を変えた時の明るさの変化が
小さく広い視野角が得られる。
In recent years, in particular, in personal computer applications, there has been an increasing demand for a liquid crystal display panel having a wider viewing angle in order to cope with a larger screen. As a method for widening the angle, a horizontal electric field method in which a pixel electrode and a counter electrode are formed on the same substrate and a liquid crystal molecule is operated by applying a horizontal electric field has been proposed in Japanese Patent Application Laid-Open No. Hei 6-160878. . This method is also called an IPS (In-Plane-Switching) mode or a comb-shaped electrode method. In this display method, the major axis of the liquid crystal molecules is almost always parallel to the substrate and does not rise. The change in brightness when changed is small and a wide viewing angle can be obtained.

【0004】しかしながら、このIPSモードのTFT
液晶ディスプレイを連続して使用していると、黒い点状
に見える表示むらが発生する場合がある。この黒点状の
むらは、表示品位を低下させるために非常に問題であ
る。この黒点状の表示むらの対策、解決方法について
は、特開平10−206857号に言及されている。そ
れによれば、黒点状のむらは画素電極、ソース信号配線
の保護層のクラック部分で電気化学反が起こり、イオン
性物質が生成することによって液晶層の電圧保持率が低
下して発生するとしている。そして、保護層の厚みを電
極厚みに比べて厚くする、または有機高分子の保護層を
形成することで、黒点むらを解消出来るとしている。
However, this IPS mode TFT
When the liquid crystal display is used continuously, display irregularities appearing as black dots may occur. This black spot-like unevenness is very problematic because it degrades the display quality. The countermeasure and the solution for the black dot display unevenness are described in JP-A-10-206857. According to the document, black spot-like unevenness occurs at a crack portion of a protective layer of a pixel electrode and a source signal line, and the voltage holding ratio of a liquid crystal layer is reduced due to generation of an ionic substance. By making the thickness of the protective layer larger than the thickness of the electrode or by forming a protective layer of an organic polymer, it is possible to eliminate black spot unevenness.

【0005】以下、従来の液晶表示パネルについて図面
を用いて説明する。
Hereinafter, a conventional liquid crystal display panel will be described with reference to the drawings.

【0006】図10は従来の液晶表示パネルを構成する
アレイ基板の1画素の平面を表す模式図、図11、12
は図10における B−B'、 A−A'断面図である。図
10において101はゲート信号配線、103は共通電
極で同じ層に形成されている。絶縁層104がその上層
に形成され、更に半導体層106からなる薄膜トランジ
スタ(TFT)107、ソース信号配線108、画素電
極109がパターン形成され、その上層に保護層111
が堆積されアレイ基板を構成している。このアレイ基板
及び、このアレイ基板に対向するカラーフィルタ基板の
対向面側に配向膜113が形成され、更に両基板間には
液晶層114が形成され液晶表示パネルを構成してい
る。
FIG. 10 is a schematic diagram showing a plane of one pixel of an array substrate constituting a conventional liquid crystal display panel, and FIGS.
FIG. 11 is a sectional view taken along line BB ′ and AA ′ in FIG. In FIG. 10, reference numeral 101 denotes a gate signal line, and 103 denotes a common electrode formed in the same layer. An insulating layer 104 is formed thereon, and a thin film transistor (TFT) 107 including a semiconductor layer 106, a source signal wiring 108, and a pixel electrode 109 are pattern-formed, and a protective layer 111 is formed thereon.
Are deposited to form an array substrate. An alignment film 113 is formed on the array substrate and on the side of the color filter substrate facing the array substrate, and a liquid crystal layer 114 is formed between the two substrates to form a liquid crystal display panel.

【0007】上記のような液晶表示パネルの製造工程に
おいては非常に微細な加工プロセスが要求されるため、
プロセス上で異物が存在した場合、これに起因してゲー
ト信号配線とソース信号配線の交差部分やゲート信号配
線と共通電極の近接部分等でショートが発生し、生産歩
留まりを低下させる大きな要因となっている。図10〜
12に示すように、同一面上にゲート信号配線101と
共通電極103を形成する場合、通常スパッタリング法
等により電極材料を堆積させた後、フォトリソグラフ法
を用いてパターン形成を行うが、図10及び図12に示
すようにレジスト材料等に含まれた異物115が電極材
料を除去すべき箇所に存在した場合、この異物によって
露光が出来ず、本来図11に示すように除去され別々の
配線・電極として形成されるべき箇所が残り、図12に
示すように連続した配線となってショート不良を起こし
てしまう場合がある。
In the manufacturing process of the liquid crystal display panel as described above, a very fine processing process is required.
If foreign matter is present in the process, a short circuit will occur at the intersection of the gate signal wiring and the source signal wiring, or in the vicinity of the gate signal wiring and the common electrode, and this will be a major factor in lowering the production yield. ing. Figure 10
As shown in FIG. 12, when the gate signal wiring 101 and the common electrode 103 are formed on the same surface, an electrode material is usually deposited by a sputtering method or the like, and a pattern is formed by a photolithographic method. In addition, as shown in FIG. 12, when foreign matter 115 contained in a resist material or the like is present at a position where the electrode material is to be removed, the foreign matter cannot be exposed, and is originally removed as shown in FIG. In some cases, a portion to be formed as an electrode remains, resulting in a continuous wiring as shown in FIG.

【0008】通常このショート箇所は液晶表示パネル
中、数ヶ所程度である場合が多く、この対策としてレー
ザー等の手段によって切断を行うことによりこの部分の
リペアを行うことが非常に有効な歩留まり向上の手段と
なっている。
Usually, the short-circuited portion is often several places in the liquid crystal display panel. As a countermeasure, it is very effective to repair the portion by cutting it with a means such as a laser to improve the yield. It is a means.

【0009】[0009]

【発明が解決しようとする課題】しかしながらレーザー
リペアを行うことによって、上述のように保護層のクラ
ックが発生しないように保護層の厚みを厚く形成した場
合でも、図13に示すようにゲート信号配線の切断面が
液晶層に露出してしまい、上述の電気化学反応を起こし
黒点むらを発生させてしまうという課題があった。この
対策としては、画素電極、ソース信号配線、共通配線、
共通電極から液晶層へ直接ゲート信号配線に対し正の電
位を供給し、生成したイオン性物質を中和することも考
えられるが、これらの配線・電極はいずれも液晶層を駆
動するのに必要なものであり、この配線・電極の駆動に
必要な電位が液晶との電極反応によって変化してしまう
のは表示画質の点で問題となるばかりでなく、長期に亘
る信頼性の観点からも好ましくない。
However, even if laser protection is performed to increase the thickness of the protective layer so as not to cause cracks in the protective layer as described above, the gate signal wiring is formed as shown in FIG. Has a problem that the cut surface is exposed to the liquid crystal layer, causing the above-described electrochemical reaction to cause black spot unevenness. As measures against this, pixel electrodes, source signal wiring, common wiring,
It is conceivable to supply a positive potential to the gate signal wiring directly from the common electrode to the liquid crystal layer to neutralize the generated ionic substance, but these wirings and electrodes are all necessary to drive the liquid crystal layer. It is not only a problem in terms of display image quality that the potential required for driving the wirings / electrodes changes due to an electrode reaction with the liquid crystal, but also from the viewpoint of long-term reliability. Absent.

【0010】本発明は上記従来の液晶表示パネルの不都
合に鑑みて創案されたものであり、レーザーリペアを行
った場合やゲート信号配線上の絶縁層にピンホール等の
欠損が存在する場合でも黒点むらが発生しない液晶表示
パネルを提供することを目的とする。
The present invention has been made in view of the above-mentioned inconveniences of the conventional liquid crystal display panel. Even when laser repair is performed or a defect such as a pinhole is present in an insulating layer on a gate signal wiring, a black spot is formed. It is an object to provide a liquid crystal display panel free from unevenness.

【0011】[0011]

【課題を解決するための手段】上記目的を実現するため
に本発明の液晶表示パネルは少なくとも以下の構成を有
している。
In order to achieve the above object, the liquid crystal display panel of the present invention has at least the following constitution.

【0012】手段1においては、ソース信号配線、ゲー
ト信号配線、画素電極、共通電極、共通配線以外に、中
和電極が液晶層あるいは配向層に接するように構成され
ている。
In the means 1, the neutralizing electrode is configured to be in contact with the liquid crystal layer or the alignment layer in addition to the source signal wiring, the gate signal wiring, the pixel electrode, the common electrode, and the common wiring.

【0013】手段2においては、ソース信号配線、ゲー
ト信号配線、画素電極、共通電極、共通配線以外に、中
和電極を液晶層あるいは配向層に接するように形成し、
この中和電極にゲート信号配線に対し正の電位を供給す
る手段を設けるように構成されている。
[0013] In the means 2, in addition to the source signal wiring, the gate signal wiring, the pixel electrode, the common electrode, and the common wiring, a neutralizing electrode is formed so as to be in contact with the liquid crystal layer or the alignment layer.
The neutralizing electrode is provided with means for supplying a positive potential to the gate signal wiring.

【0014】手段3においては、ソース信号配線、ゲー
ト信号配線、画素電極、共通電極、共通配線以外に、ゲ
ート信号配線に沿って中和電極を液晶層あるいは配向層
に接するように形成し、この中和電極にゲート信号配線
に対し正の電位を供給する手段を設けるように構成され
ている。
In the means 3, in addition to the source signal wiring, the gate signal wiring, the pixel electrode, the common electrode, and the common wiring, a neutralizing electrode is formed along the gate signal wiring so as to be in contact with the liquid crystal layer or the alignment layer. The neutralizing electrode is provided with means for supplying a positive potential to the gate signal wiring.

【0015】手段4においては、ゲート信号配線を形成
した基板と対向する基板上に、ゲート信号配線に沿って
中和電極を液晶層あるいは配向層に接するように形成
し、この中和電極にゲート信号配線に対し正の電位を供
給する手段を設けるように構成されている。
In the means 4, a neutralizing electrode is formed on the substrate facing the substrate on which the gate signal wiring is formed so as to be in contact with the liquid crystal layer or the alignment layer along the gate signal wiring. A means for supplying a positive potential to the signal wiring is provided.

【0016】手段5においては、ゲート信号配線を形成
した基板と対向する基板上に、中和電極を液晶層あるい
は配向層に接するように形成し、この中和電極にゲート
信号配線に対し正の電位を供給する手段を設けるととも
に、この中和電極がブラックマトリクスとなるように構
成されている。
In the means 5, a neutralizing electrode is formed on the substrate facing the substrate on which the gate signal wiring is formed so as to be in contact with the liquid crystal layer or the alignment layer. A means for supplying a potential is provided, and the neutralizing electrode is configured to be a black matrix.

【0017】手段1においては、中和電極を液晶層ある
いは配向層と接するように設けることによって黒点むら
の発生が抑制される。この理由は以下のように考えられ
る。
In the means 1, by providing the neutralizing electrode so as to be in contact with the liquid crystal layer or the alignment layer, the occurrence of black spot unevenness is suppressed. The reason is considered as follows.

【0018】すなわち黒点むらの発生原因は、ほとんど
の期間が負電位となっているゲート信号配線から、レー
ザーリペアやピンホール等により発生した上層の絶縁層
欠損部を通じて、液晶層への電子注入が起こりイオン
(アニオン)が生成することによるものであり、生成し
たイオンは中和されることがないため欠陥部近傍の液晶
中のイオン濃度が高くなり、電圧保持率が低下して黒く
見える。これを模式的に表したのが図13である。
That is, the cause of black spot unevenness is that electrons are injected into the liquid crystal layer from the gate signal wiring, which has a negative potential for most of the period, through a defect in the upper insulating layer caused by laser repair, pinholes, or the like. This is because generated ions (anions) are generated. Since the generated ions are not neutralized, the ion concentration in the liquid crystal near the defect increases, the voltage holding ratio decreases, and the liquid crystal looks black. This is schematically shown in FIG.

【0019】しかし液晶層へ直接露出しているか、ある
いは配向膜を介して液晶層と電気的に通じている中和電
極がある場合には、中和電極で再び電子を電極に与える
ことが出来るため、絶縁層欠陥部近傍のイオン濃度はあ
まり増大せず、電圧保持率の低下を最小限に抑え、黒点
むらの発生を抑制出来るのである。これを模式的に表し
たのが図14である。
However, when there is a neutralizing electrode directly exposed to the liquid crystal layer or electrically connected to the liquid crystal layer via the alignment film, electrons can be supplied to the electrode again by the neutralizing electrode. Therefore, the ion concentration in the vicinity of the insulating layer defective portion does not increase so much, the decrease in the voltage holding ratio can be minimized, and the occurrence of black spot unevenness can be suppressed. This is schematically shown in FIG.

【0020】手段2においては、中和電極にゲート信号
配線に対し正の電位を供給する手段を設けることで、よ
り効果的に生成したアニオンを中和し、黒点むらの発生
を抑制することが出来る。
In the means 2, by providing a means for supplying a positive potential to the gate signal wiring to the neutralizing electrode, it is possible to more effectively neutralize the generated anions and suppress the occurrence of black spot unevenness. I can do it.

【0021】また手段3では中和電極をゲート信号配線
に沿って形成しているため、アニオン発生源から画素へ
拡散していく前に、より効率的に生成されたアニオンを
中和出来る。
In the means 3, since the neutralizing electrode is formed along the gate signal wiring, the generated anions can be neutralized more efficiently before diffusing from the anion generating source to the pixel.

【0022】手段4においては中和電極を対向基板上に
形成しており、これによってゲート信号線との間隔が広
がりゲート信号配線との間に形成される寄生容量を低減
出来、ゲート信号の遅延に対する影響を無くする事が出
来る。
In the means 4, the neutralizing electrode is formed on the opposite substrate, whereby the distance between the neutralizing electrode and the gate signal line is widened, the parasitic capacitance formed between the neutralizing electrode and the gate signal wiring can be reduced, and the delay of the gate signal can be reduced. Can be eliminated.

【0023】手段5においては中和電極をブラックマト
リクスとすることで、電極形成工数を低減出来る。
In the means 5, since the neutralizing electrode is a black matrix, the number of steps for forming the electrode can be reduced.

【0024】[0024]

【発明の実施の形態】以下本発明の液晶表示パネルにつ
いて図面を用いてより具体的に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a liquid crystal display panel of the present invention will be described more specifically with reference to the drawings.

【0025】(実施の形態1)画面の対角15.2イン
チ、アスペクト比16:9、解像度が縦768X横13
64RGBのIPSモードTFT液晶表示パネルを以下
のようにして作製した。このパネルの画素部におけるア
レイ形状の平面模式図を図1に、図1におけるA−A'
断面模式図を図2に示す。
(Embodiment 1) The diagonal of the screen is 15.2 inches, the aspect ratio is 16: 9, and the resolution is 768 × 13.
A 64 RGB IPS mode TFT liquid crystal display panel was manufactured as follows. FIG. 1 is a schematic plan view of an array shape in a pixel portion of this panel, and FIG.
FIG. 2 shows a schematic sectional view.

【0026】図1、図2においてガラス基板をベースに
したアレイ基板20上にゲート信号配線1、共通配線
2、共通電極3はアルミニウムを主成分とする金属膜で
成膜し、フォトリソグラフ法で同一平面状にパターン形
成した。ゲート信号配線として使用する材料は配線抵抗
の低い金属が望ましいが、とくにアルミニウム系金属に
限定するものではなく、また、単層膜でも多層膜であっ
てもよい。次に絶縁層4として前記アルミニウム膜の陽
極酸化層と窒化珪素(SiNx)を、半導体層6として
アモルファスシリコンを堆積した後、ゲート信号配線1
上の絶縁層の一部を取り除き、スパッタリング法により
アルミニウム/チタン(Al/Ti)の2層を堆積させ
てスイッチング素子となる薄膜トランジスタ(TFT)
7、ソース信号配線8、画素電極9をフォトリソグラフ
法でパターン形成するとともに、画素電極9と共通配線
2の間で蓄積容量10を形成した。更に保護層11とし
てCVD法により窒化珪素(SiNx)を堆積させた
後、その上層に中和電極12としてアルミニウムを主成
分とする金属膜を成膜しフォトリソグラフ法でゲート信
号配線に沿ってパターン形成し、また表示領域外で各中
和電極が連結するように形成した。
1 and 2, a gate signal wiring 1, a common wiring 2, and a common electrode 3 are formed of a metal film containing aluminum as a main component on an array substrate 20 based on a glass substrate. Patterns were formed on the same plane. The material used for the gate signal wiring is desirably a metal having a low wiring resistance. However, the material is not particularly limited to an aluminum-based metal, and may be a single-layer film or a multilayer film. Next, after depositing the anodic oxide layer of the aluminum film and silicon nitride (SiNx) as the insulating layer 4 and amorphous silicon as the semiconductor layer 6, the gate signal wiring 1
A thin film transistor (TFT) serving as a switching element by removing a part of the upper insulating layer and depositing two layers of aluminum / titanium (Al / Ti) by a sputtering method
7, the source signal wiring 8 and the pixel electrode 9 were patterned by photolithography, and a storage capacitor 10 was formed between the pixel electrode 9 and the common wiring 2. Further, after silicon nitride (SiNx) is deposited as a protective layer 11 by a CVD method, a metal film containing aluminum as a main component is formed as a neutralizing electrode 12 thereon, and a pattern is formed along a gate signal wiring by a photolithographic method. It was formed so that each neutralization electrode was connected outside the display area.

【0027】この上記のように形成されたアレイ基板2
0と、このアレイ基板と対向してブラックマトリクス及
びRGBが形成されたカラーフィルタ基板21の対向面
側に配向膜13(AL5417:JSR製)を印刷形成
し、ラビング処理を施した後、ギャップ3.5μm間隔
で両基板を貼り合わせ、液晶14を真空注入しIPSパ
ネルを形成した。注入した液晶は、p型成分としてシア
ノ置換フェニルシクロヘキサンを主成分とするp型のネ
マチック液晶である。液晶は電界無印加時には上下基板
間で捻れを持たずに配向しており、そのダイレクター方
向は、ゲート信号配線1と80度の角度を成している。
偏光板は基板の上下に互いの偏光軸を直交させ、かつ一
方の偏光軸を液晶のダイレクター方向と一致させて貼り
付けた。
The array substrate 2 formed as described above
0, an alignment film 13 (AL5417: manufactured by JSR) is printed and formed on the opposite surface side of the color filter substrate 21 on which a black matrix and RGB are formed so as to face the array substrate, and after performing a rubbing process, a gap 3 is formed. The two substrates were bonded together at an interval of 0.5 μm, and the liquid crystal 14 was injected under vacuum to form an IPS panel. The injected liquid crystal is a p-type nematic liquid crystal mainly containing cyano-substituted phenylcyclohexane as a p-type component. The liquid crystal is aligned without twist between the upper and lower substrates when no electric field is applied, and its director direction forms an angle of 80 degrees with the gate signal wiring 1.
The polarizing plates were attached on the upper and lower sides of the substrate so that their polarizing axes were orthogonal to each other, and one of the polarizing axes was aligned with the director direction of the liquid crystal.

【0028】以上のように作成した液晶表示パネルにお
いて、レーザーリペアを行うのと同様にゲート信号配線
部分にレーザービームを照射し、ゲート信号配線部が液
晶層に露出するようにした。
In the liquid crystal display panel prepared as described above, a laser beam was irradiated to the gate signal wiring portion in the same manner as when performing laser repair, so that the gate signal wiring portion was exposed to the liquid crystal layer.

【0029】このパネルに駆動回路を接続し、60℃の
雰囲気温度中で300時間まで連続駆動させたが、約3
00時間まではゲート信号配線上の絶縁層の欠損部分か
ら黒点むらの発生は認められず、300時間で微小な黒
点むらの発生が認められた。
A driving circuit was connected to the panel, and the panel was continuously driven at an ambient temperature of 60 ° C. for up to 300 hours.
Until 00 hours, no black spot unevenness was observed from a defective portion of the insulating layer on the gate signal wiring, and minute black spot unevenness was observed after 300 hours.

【0030】本実施の形態では画素電極およびソース信
号配線上に絶縁層が存在せず、電極が露出しているた
め、ゲート信号配線上の絶縁層の欠損部分があっても黒
点むら発生を最小限に抑制することが出来る。
In this embodiment, since the insulating layer does not exist on the pixel electrode and the source signal wiring and the electrode is exposed, even if there is a defective portion of the insulating layer on the gate signal wiring, occurrence of black spot unevenness is minimized. Can be minimized.

【0031】尚、本実施の形態では中和電極をアルミニ
ウムを主成分とする金属により形成しているが、ITO
等の電極材料としても良い。
In the present embodiment, the neutralizing electrode is formed of a metal containing aluminum as a main component.
And the like.

【0032】また中和電極12をソース信号配線上にも
形成しているが、図3に示すようにゲート信号配線1上
のみに形成し、表示領域外で各中和電極が連結するよう
に形成しても良い。この場合にはソース信号配線8と中
和電極12との間に形成される寄生容量をなくすること
が出来、ソース信号の遅延を抑制出来る。また、図4に
示すように中和電極11をゲート信号配線1上からずら
して形成しても良く、この場合にはゲート信号配線と中
和電極との間に形成される寄生容量を低減出来、ゲート
信号の遅延を抑制出来る。ゲート信号配線1と中和電極
12の層間に形成している保護層10についても、寄生
容量の抑制、ピンホール発生確率の低減の観点から厚み
を厚く形成した方がよく2000Å以上、好ましくは3
500Å以上の厚みで形成する方が良い。
Although the neutralizing electrode 12 is also formed on the source signal wiring, it is formed only on the gate signal wiring 1 as shown in FIG. 3 so that the neutralizing electrodes are connected outside the display area. It may be formed. In this case, the parasitic capacitance formed between the source signal wiring 8 and the neutralizing electrode 12 can be eliminated, and the delay of the source signal can be suppressed. Further, as shown in FIG. 4, the neutralizing electrode 11 may be formed so as to be shifted from above the gate signal wiring 1, and in this case, the parasitic capacitance formed between the gate signal wiring and the neutralizing electrode can be reduced. And delay of the gate signal can be suppressed. Regarding the protective layer 10 formed between the gate signal wiring 1 and the neutralizing electrode 12, it is better to form the protective layer 10 to have a large thickness in order to suppress the parasitic capacitance and reduce the probability of occurrence of pinholes.
It is better to form with a thickness of 500 ° or more.

【0033】更に、中和電極12として金属クロムやポ
リピロール等の導電性高分子を主体とした遮光性のある
材料を用い、図5に示すようにゲート信号配線1と共通
電極3の間隙やソース信号配線と共通電極の間隙を遮光
するように形成しても良い。この場合にはカラーフィル
タ基板21上のブラックマトリクスを形成する必要がな
くなり、工数やコストの削減が可能となる。
Further, as the neutralizing electrode 12, a light-shielding material mainly composed of a conductive polymer such as chromium metal or polypyrrole is used, and as shown in FIG. It may be formed so as to shield the gap between the signal wiring and the common electrode from light. In this case, there is no need to form a black matrix on the color filter substrate 21, and the number of steps and costs can be reduced.

【0034】(比較例1)画面の対角15.2インチ、
アスペクト比16:9、解像度が縦768X横1364
RGBのIPSモードTFT液晶表示パネルを以下のよ
うにして作製した。このパネルの画素部におけるアレイ
形状の平面模式図を図10に、断面模式図を図11に示
す。
(Comparative Example 1) 15.2 inch diagonal of screen
Aspect ratio 16: 9, resolution is 768 vertical x 1364 horizontal
An RGB IPS mode TFT liquid crystal display panel was manufactured as follows. FIG. 10 is a schematic plan view of an array shape in a pixel portion of this panel, and FIG. 11 is a schematic cross-sectional view thereof.

【0035】図10、11においてゲート信号配線10
1、共通電極103はアルミニウムを主成分とする金属
膜を製膜し、フォトリソグラフ法で同一平面状にパター
ン形成した。ゲート信号配線として使用する材料は配線
抵抗の低い金属が望ましいが、とくにアルミニウム系金
属に限定するものではなく、また、単層膜でも多層膜で
あってもよい。次に絶縁層として前記アルミニウム膜の
陽極酸化層と窒化珪素(SiNx)、半導体層としてア
モルファスシリコンを堆積した後、ゲート信号配線1上
の陽極酸化層と窒化珪素層の一部を取り除き、さらにス
パッタリング法によりアルミニウム/チタン(Al/T
i)の2層を堆積させて薄膜トランジスタ(TFT)、
ソース信号配線108、画素電極109をフォトリソグ
ラフ法でパターン形成した。画素電極109とゲート信
号配線の間で蓄積容量110を形成した。さらに画素部
全面に保護層111として窒化珪素(SiNx)を堆積
した。
10 and 11, the gate signal wiring 10
1. The common electrode 103 was formed by forming a metal film containing aluminum as a main component and patterning it on the same plane by photolithography. The material used for the gate signal wiring is desirably a metal having a low wiring resistance. However, the material is not particularly limited to an aluminum-based metal, and may be a single-layer film or a multilayer film. Next, after an anodic oxide layer of the aluminum film and silicon nitride (SiNx) are deposited as an insulating layer and amorphous silicon is deposited as a semiconductor layer, a part of the anodic oxide layer and the silicon nitride layer on the gate signal line 1 is removed, and sputtering is performed. Aluminum / titanium (Al / T
i) depositing two layers, thin film transistor (TFT),
The source signal wiring 108 and the pixel electrode 109 were patterned by photolithography. A storage capacitor 110 was formed between the pixel electrode 109 and the gate signal line. Further, silicon nitride (SiNx) was deposited as a protective layer 111 on the entire surface of the pixel portion.

【0036】このアレイ基板とカラーフィルタ基板をギ
ャップ3.5μm間隔で貼り合わせ、液晶を真空注入し
てIPSパネルを形成した。注入した液晶は、p型成分
としてシアノ置換フェニルシクロヘキサンを主成分とす
るp型のネマチック液晶である。液晶は電界無印加時に
は上下基板間で捻れを持たずに配向しており、そのダイ
レクター方向は、ゲート信号配線1と80度の角度を成
している。偏光板は基板の上下に互いの偏光軸を直交さ
せ、かつ一方の偏光軸を液晶のダイレクター方向と一致
させて貼り付けた。
The array substrate and the color filter substrate were bonded at a gap of 3.5 μm, and liquid crystal was injected under vacuum to form an IPS panel. The injected liquid crystal is a p-type nematic liquid crystal mainly containing cyano-substituted phenylcyclohexane as a p-type component. The liquid crystal is aligned without twist between the upper and lower substrates when no electric field is applied, and its director direction forms an angle of 80 degrees with the gate signal wiring 1. The polarizing plates were attached on the upper and lower sides of the substrate so that their polarizing axes were orthogonal to each other, and one of the polarizing axes was aligned with the director direction of the liquid crystal.

【0037】ゲート信号配線上の絶縁層の欠損部分をモ
デル的に作り込むために、ゲート信号配線部分にレーザ
ービームを照射し、ゲート信号配線部の絶縁層の一部を
除去した。
In order to modelly form a defective portion of the insulating layer on the gate signal wiring, the gate signal wiring was irradiated with a laser beam to remove a part of the insulating layer in the gate signal wiring.

【0038】このパネルに駆動回路を接続し、60℃の
雰囲気温度中で連続駆動させたところ、20時間でゲー
ト信号配線上の絶縁層の欠損部分から黒点むらの発生が
認められた。
When a drive circuit was connected to the panel and the panel was continuously driven at an ambient temperature of 60 ° C., black spot unevenness was observed from a defective portion of the insulating layer on the gate signal wiring in 20 hours.

【0039】本比較例ではゲート信号配線上の絶縁層の
欠損部分近傍において他の電極がすべて絶縁層で被覆さ
れているため、比較的短時間で黒斑点が発生してしま
う。
In this comparative example, all the other electrodes are covered with the insulating layer in the vicinity of the defective portion of the insulating layer on the gate signal wiring, so that black spots are generated in a relatively short time.

【0040】(実施の形態2)実施の形態1で作成した
液晶表示パネルに駆動回路を接続するとともに中和電極
の一端をこの駆動回路の電源回路に接続し、+6Vの電
位を印加するようにした。このパネルを60℃の雰囲気
温度中で500時間まで連続駆動させたが、ゲート信号
配線上の絶縁層の欠損部分から黒点むらの発生は認めら
れなかった。
(Embodiment 2) A drive circuit is connected to the liquid crystal display panel prepared in Embodiment 1, and one end of the neutralizing electrode is connected to a power supply circuit of this drive circuit so that a potential of +6 V is applied. did. The panel was continuously driven in an atmosphere temperature of 60 ° C. for up to 500 hours, but no black spot unevenness was observed from a defective portion of the insulating layer on the gate signal wiring.

【0041】(実施の形態3)中和電極の形成を除いて
実施の形態1と同様にしてアレイ基板を形成した。この
アレイ基板と対向し、ブラックマトリクス及びRGBが
形成されたカラーフィルタ基板21のブラックマトリク
ス上に図6、7に示すように実施の形態1と同様の方法
で中和電極をパターン形成した。この両基板の対向面側
に配向膜(AL5417:JSR製)を印刷形成し、ラ
ビング処理を施した後、図のようにギャップ3.5μm
間隔で両基板を貼り合わせ、p型成分としてシアノ置換
フェニルシクロヘキサンを主成分とするp型のネマチッ
ク液晶を真空注入してIPSパネルを形成した。偏光板
は基板の上下に互いの偏光軸を直交させ、かつ一方の偏
光軸を液晶のダイレクター方向と一致させて貼り付け
た。
(Embodiment 3) An array substrate was formed in the same manner as in Embodiment 1 except that a neutralizing electrode was formed. As shown in FIGS. 6 and 7, a neutralizing electrode was pattern-formed on the black matrix of the color filter substrate 21 on which the black matrix and RGB were formed, facing the array substrate. An alignment film (AL5417: manufactured by JSR) is printed and formed on the opposing surfaces of the two substrates, and a rubbing process is performed.
The two substrates were bonded at an interval, and a p-type nematic liquid crystal mainly containing cyano-substituted phenylcyclohexane as a p-type component was vacuum-injected to form an IPS panel. The polarizing plates were attached on the upper and lower sides of the substrate so that their polarizing axes were orthogonal to each other, and one of the polarizing axes was aligned with the director direction of the liquid crystal.

【0042】以上のように作成した液晶表示パネルにお
いて、レーザーリペアを行うのと同様にゲート信号配線
部分にレーザービームを照射し、ゲート信号配線部が液
晶層に露出するようにした。
In the liquid crystal display panel prepared as described above, a laser beam was irradiated to the gate signal wiring portion in the same manner as when performing laser repair, so that the gate signal wiring portion was exposed to the liquid crystal layer.

【0043】このパネルに駆動回路を接続するととも
に、中和電極の一端を駆動回路の電源に接続し、+6V
の電位を印加するようにした。この液晶表示パネルを6
0℃の雰囲気温度中で500時間まで連続駆動させた
が、ゲート信号配線上の絶縁層の欠損部分から黒点むら
の発生は認められなかった。
A drive circuit is connected to this panel, and one end of the neutralizing electrode is connected to a power supply of the drive circuit, and a voltage of +6 V
Was applied. This liquid crystal display panel
The device was continuously driven for up to 500 hours in an atmosphere temperature of 0 ° C., but no black spot unevenness was observed from a defective portion of the insulating layer on the gate signal wiring.

【0044】本実施の形態では中和電極が形成されてい
るため、ゲート信号配線上の絶縁層の欠損部分があって
も黒点むら発生を防止することが出来る。また本実施の
形態では、中和電極をアレイ基板側に形成せずカラーフ
ィルタ基板側に形成したため、ゲート信号配線や映像信
号配線の寄生容量がほとんど増加せず、信号の遅延のな
い液晶表示パネルが得られる。
In this embodiment, since the neutralizing electrode is formed, black spot unevenness can be prevented even if there is a defect in the insulating layer on the gate signal wiring. Further, in the present embodiment, the neutralizing electrode is formed on the color filter substrate side instead of the array substrate side, so that the parasitic capacitance of the gate signal wiring and the video signal wiring hardly increases and the liquid crystal display panel without signal delay Is obtained.

【0045】尚、本実施の形態においては中和電極をソ
ース信号配線上にも形成したが図8に示すようにゲート
信号配線上のみに形成しても良い。また中和電極をブラ
ックマトリクス上に別に形成したが、図9に示すように
ブラックマトリクスを導電性の材料、例えば金属クロム
やポリピロール等の導電性高分子を主体として形成し、
ブラックマトリクス自身を中和電極としても良い。この
場合は中和電極を別途形成する必要がないので、工数や
コストの削減が可能となる。
In the present embodiment, the neutralizing electrode is formed on the source signal wiring, but may be formed only on the gate signal wiring as shown in FIG. Also, the neutralizing electrode was separately formed on the black matrix, but as shown in FIG. 9, the black matrix was formed mainly of a conductive material, for example, a conductive polymer such as metal chromium or polypyrrole,
The black matrix itself may be used as the neutralizing electrode. In this case, since it is not necessary to separately form a neutralizing electrode, the number of steps and cost can be reduced.

【0046】[0046]

【発明の効果】以上のように本発明によれば、中和電極
を設けることによってレーザーリペアを行った場合やゲ
ート信号配線上の絶縁層にピンホール等の欠損が存在す
る場合でも黒点むらが発生しない液晶表示パネルを得る
ことが出来容易に表示品位の高いパネルを製造すること
が可能となる。
As described above, according to the present invention, even when laser repair is performed by providing a neutralizing electrode or when a defect such as a pinhole is present in an insulating layer on a gate signal wiring, black spot unevenness is generated. It is possible to obtain a liquid crystal display panel that does not cause any problem, and easily manufacture a panel with high display quality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施の形態1の液晶表示パネルにおけるアレイ
基板の画素部の形状を示す平面模式図
FIG. 1 is a schematic plan view showing a shape of a pixel portion of an array substrate in a liquid crystal display panel of Embodiment 1.

【図2】実施の形態1の液晶表示パネルにおける図1の
A−A'部の形状を示す断面模式図
FIG. 2 is a schematic cross-sectional view showing a shape of an AA ′ part of FIG. 1 in the liquid crystal display panel of Embodiment 1.

【図3】実施の形態1の液晶表示パネルにおけるアレイ
基板の画素部の形状を示す平面模式図
FIG. 3 is a schematic plan view showing a shape of a pixel portion of an array substrate in the liquid crystal display panel of Embodiment 1.

【図4】実施の形態1の液晶表示パネルにおけるアレイ
基板の画素部の形状を示す平面模式図
FIG. 4 is a schematic plan view illustrating a shape of a pixel portion of an array substrate in the liquid crystal display panel of Embodiment 1.

【図5】実施の形態1の液晶表示パネルにおける画素部
の形状を示す断面模式図
FIG. 5 is a schematic cross-sectional view illustrating a shape of a pixel portion in the liquid crystal display panel of Embodiment 1.

【図6】実施の形態3の液晶表示パネルにおけるカラー
フィルタ基板の画素部の形状を示す平面模式図
FIG. 6 is a schematic plan view illustrating a shape of a pixel portion of a color filter substrate in a liquid crystal display panel of Embodiment 3.

【図7】実施の形態3の液晶表示パネルにおける図6の
A−A'部の形状を示す断面模式図
FIG. 7 is a schematic cross-sectional view showing a shape of an AA ′ part of FIG. 6 in the liquid crystal display panel of Embodiment 3.

【図8】実施の形態3の液晶表示パネルにおけるカラー
フィルタ基板の画素部の形状を示す平面模式図
FIG. 8 is a schematic plan view showing the shape of a pixel portion of a color filter substrate in a liquid crystal display panel of Embodiment 3.

【図9】実施の形態3の液晶表示パネルにおけるカラー
フィルタ基板の画素部の形状を示す平面模式図
FIG. 9 is a schematic plan view illustrating a shape of a pixel portion of a color filter substrate in a liquid crystal display panel of Embodiment 3.

【図10】従来及び比較例の液晶表示パネルにおけるア
レイ基板の画素部の形状を示す平面模式図
FIG. 10 is a schematic plan view showing the shape of a pixel portion of an array substrate in liquid crystal display panels of a conventional example and a comparative example.

【図11】従来及び比較例の液晶表示パネルにおける図
10のB−B'部の形状を示す断面模式図
11 is a schematic cross-sectional view showing the shape of a BB ′ part in FIG. 10 in the conventional and comparative liquid crystal display panels.

【図12】従来及び比較例の液晶表示パネルの異物付着
時における図10のA−A'部の形状を示す断面模式図
FIG. 12 is a schematic cross-sectional view showing the shape of the AA ′ portion in FIG. 10 when foreign matter adheres to the liquid crystal display panels of the conventional and comparative examples.

【図13】黒点むらの発生メカニズムを示す模式図FIG. 13 is a schematic view showing the mechanism of occurrence of black spot unevenness.

【図14】黒点むらの抑制メカニズムを示す模式図FIG. 14 is a schematic view showing a mechanism for suppressing black spot unevenness.

【符号の説明】[Explanation of symbols]

1 ゲート信号配線 2 共通配線 3 共通電極 4 絶縁層 7 薄膜トランジスタ(TFT) 8 ソース信号配線 9 画素電極 10 蓄積容量部 11 保護層 12 中和電極 13 配硬膜 14 液晶層 20 アレイ基板 21 カラーフィルタ基板 BM ブラックマトリクス R カラーフィルタ(赤) G カラーフィルタ(緑) B カラーフィルタ(青) DESCRIPTION OF SYMBOLS 1 Gate signal wiring 2 Common wiring 3 Common electrode 4 Insulating layer 7 Thin film transistor (TFT) 8 Source signal wiring 9 Pixel electrode 10 Storage capacitor part 11 Protective layer 12 Neutralizing electrode 13 Hardening film 14 Liquid crystal layer 20 Array substrate 21 Color filter substrate BM Black matrix R Color filter (red) G Color filter (green) B Color filter (blue)

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開2000−284319(JP,A) 特開2000−206510(JP,A) 特開 平11−295763(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/1343 G02F 1/13 101 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-2000-284319 (JP, A) JP-A-2000-206510 (JP, A) JP-A-11-295763 (JP, A) (58) Fields surveyed ( Int.Cl. 7 , DB name) G02F 1/1368 G02F 1/1343 G02F 1/13 101

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】液晶層を挟持して対向する2枚の基板のう
ち、一方の基板の対向面側に、マトリックス状に配置さ
れたソース信号配線及びゲート信号配線、前記ソース信
号配線とゲート信号配線の各交差点に対応して設けらた
スイッチング素子、前記スイッチング素子に接続された
画素電極、前記画素電極と対峙するように形成された共
通電極、前記共通電極を連結する共通配線、及び前記液
晶層表面に形成された配向層とを少なくとも備えた液晶
表示パネルにおいて、前記各配線あるいは前記各電極と
は別に、すくなくとも一部が前記液晶層あるいは配向層
に接するように中和電極を形成したことを特徴とする液
晶表示パネル。
1. A source signal line and a gate signal line arranged in a matrix on a surface of one of two substrates opposed to each other with a liquid crystal layer interposed therebetween, and the source signal line and the gate signal A switching element provided corresponding to each intersection of wiring, a pixel electrode connected to the switching element, a common electrode formed so as to face the pixel electrode, a common wiring connecting the common electrode, and the liquid crystal In a liquid crystal display panel having at least an alignment layer formed on a layer surface, a neutralizing electrode is formed so that at least a part thereof is in contact with the liquid crystal layer or the alignment layer, separately from the wirings or the electrodes. A liquid crystal display panel characterized by the following.
【請求項2】液晶層を挟持して対向する2枚の基板のう
ち、一方の基板の対向面側に、マトリックス状に配置さ
れたソース信号配線及びゲート信号配線、前記ソース信
号配線とゲート信号配線の各交差点に対応して設けらた
スイッチング素子、前記スイッチング素子に接続された
画素電極、前記画素電極と対峙するように形成された共
通電極、前記共通電極を連結する共通配線、及び前記液
晶層表面に形成された配向層とを少なくとも備えた液晶
表示パネルにおいて、前記各配線あるいは前記各電極と
は別に、すくなくとも一部が前記液晶層あるいは配向層
に接するように中和電極を形成し、この中和電極にゲー
ト信号配線に対し正の電位を供給する手段を設けること
を特徴とする液晶表示パネル。
2. A source signal line and a gate signal line arranged in a matrix on a surface of one of two substrates opposed to each other with a liquid crystal layer sandwiched therebetween, and the source signal line and the gate signal A switching element provided corresponding to each intersection of wiring, a pixel electrode connected to the switching element, a common electrode formed so as to face the pixel electrode, a common wiring connecting the common electrode, and the liquid crystal In a liquid crystal display panel having at least an alignment layer formed on a layer surface, separately from the wirings or the electrodes, at least a part thereof is formed with a neutralizing electrode so as to be in contact with the liquid crystal layer or the alignment layer, A liquid crystal display panel characterized in that a means for supplying a positive potential to the gate signal wiring is provided to the neutralizing electrode.
【請求項3】液晶層を挟持して対向する2枚の基板のう
ち、一方の基板の対向面側に、マトリックス状に配置さ
れたソース信号配線及びゲート信号配線、前記ソース信
号配線とゲート信号配線の各交差点に対応して設けらた
スイッチング素子、前記スイッチング素子に接続された
画素電極、前記画素電極と対峙するように形成された共
通電極、前記共通電極を連結する共通配線、及び前記液
晶層表面に形成された配向層とを少なくとも備えた液晶
表示パネルにおいて、前記各配線あるいは前記各電極と
は別に、すくなくとも一部が前記液晶層あるいは配向層
に接するように前記ゲート信号配線に沿って中和電極を
形成し、この中和電極にゲート信号配線に対し正の電位
を供給する手段を設けることを特徴とする液晶表示パネ
ル。
3. A source signal line and a gate signal line arranged in a matrix on a surface of one of two substrates opposed to each other with a liquid crystal layer interposed therebetween, and the source signal line and the gate signal A switching element provided corresponding to each intersection of wiring, a pixel electrode connected to the switching element, a common electrode formed so as to face the pixel electrode, a common wiring connecting the common electrode, and the liquid crystal A liquid crystal display panel having at least an alignment layer formed on the surface of the layer, in addition to each of the wirings or the electrodes, at least a portion along the gate signal wiring so as to be in contact with the liquid crystal layer or the alignment layer. A liquid crystal display panel comprising: a neutralizing electrode; and means for supplying a positive potential to the neutralizing electrode with respect to a gate signal line.
【請求項4】液晶層を挟持して対向する2枚の基板のう
ち、一方の基板の対向面側に、マトリックス状に配置さ
れたソース信号配線及びゲート信号配線、前記ソース信
号配線とゲート信号配線の各交差点に対応して設けらた
スイッチング素子、前記スイッチング素子に接続された
画素電極、前記画素電極と対峙するように形成された共
通電極、前記共通電極を連結する共通配線、及び前記液
晶層表面に形成された配向層とを少なくとも備えた液晶
表示パネルにおいて、すくなくとも一部が前記液晶層あ
るいは配向層に接するように前記他方の基板の対向面側
に前記ゲート信号配線に沿って中和電極を形成し、この
中和電極にゲート信号配線に対し正の電位を供給する手
段を設けることを特徴とする液晶表示パネル。
4. A source signal line and a gate signal line arranged in a matrix on a surface of one of two substrates opposed to each other with a liquid crystal layer interposed therebetween, and the source signal line and the gate signal A switching element provided corresponding to each intersection of wiring, a pixel electrode connected to the switching element, a common electrode formed so as to face the pixel electrode, a common wiring connecting the common electrode, and the liquid crystal A liquid crystal display panel having at least an alignment layer formed on the surface of the layer, wherein at least a portion of the liquid crystal display panel is neutralized along the gate signal line on the opposite surface side of the other substrate so as to be in contact with the liquid crystal layer or the alignment layer. A liquid crystal display panel comprising: an electrode; and a means for supplying a positive potential to the neutralizing electrode with respect to a gate signal line.
【請求項5】液晶層を挟持して対向する2枚の基板のう
ち、一方の基板の対向面側に、マトリックス状に配置さ
れたソース信号配線及びゲート信号配線、前記ソース信
号配線とゲート信号配線の各交差点に対応して設けらた
スイッチング素子、前記スイッチング素子に接続された
画素電極、前記画素電極と対峙するように形成された共
通電極、前記共通電極を連結する共通配線、及び前記液
晶層表面に形成された配向層とを少なくとも備えた液晶
表示パネルにおいて、すくなくとも一部が前記液晶層あ
るいは配向層に接するように前記ゲート信号配線あるい
は前記映像信号配線に沿って遮光性の中和電極を形成
し、この中和電極にゲート信号配線に対し正の電位を供
給する手段を設けるとともに、この中和電極がブラック
マトリクスとなることを特徴とする液晶表示パネル。
5. A source signal line and a gate signal line which are arranged in a matrix on a surface of one of two substrates opposed to each other with a liquid crystal layer interposed therebetween. A switching element provided corresponding to each intersection of wiring, a pixel electrode connected to the switching element, a common electrode formed so as to face the pixel electrode, a common wiring connecting the common electrode, and the liquid crystal A liquid crystal display panel having at least an alignment layer formed on the surface of the layer, wherein at least a portion of the light-shielding neutralizing electrode is arranged along the gate signal wiring or the video signal wiring so as to be in contact with the liquid crystal layer or the alignment layer. And a means for supplying a positive potential to the gate signal wiring is provided to the neutralizing electrode, and the neutralizing electrode becomes a black matrix. A liquid crystal display panel characterized by the following.
【請求項6】中和電極がカラーフィルタ基板側に形成さ
れていることを特徴とする請求項1から5のいずれかに
記載の液晶表示パネル。
6. The liquid crystal display panel according to claim 1, wherein the neutralizing electrode is formed on the color filter substrate side.
JP28554999A 1999-10-06 1999-10-06 LCD panel Expired - Lifetime JP3346354B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP28554999A JP3346354B2 (en) 1999-10-06 1999-10-06 LCD panel
KR1020027004211A KR20020035625A (en) 1999-10-06 2000-10-06 Liquid crystal element, liquid crystal display device and production methods therefor
EP00964742A EP1229378A1 (en) 1999-10-06 2000-10-06 Liquid crystal element, liquid crystal display device and production methods therefor
CN00813948A CN1378657A (en) 1999-10-06 2000-10-06 Liquid crystal element, liquid crystal device and production methods therefor
US10/089,888 US6801293B1 (en) 1999-10-06 2000-10-06 Method for manufacturing an in-plane electric field mode liquid crystal element
PCT/JP2000/007011 WO2001025843A1 (en) 1999-10-06 2000-10-06 Liquid crystal element, liquid crystal display device and production methods therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28554999A JP3346354B2 (en) 1999-10-06 1999-10-06 LCD panel

Publications (2)

Publication Number Publication Date
JP2001109015A JP2001109015A (en) 2001-04-20
JP3346354B2 true JP3346354B2 (en) 2002-11-18

Family

ID=17692989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28554999A Expired - Lifetime JP3346354B2 (en) 1999-10-06 1999-10-06 LCD panel

Country Status (1)

Country Link
JP (1) JP3346354B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3542023B2 (en) 2000-03-16 2004-07-14 インターナショナル・ビジネス・マシーンズ・コーポレーション Liquid crystal display
JP2002341364A (en) * 2001-05-16 2002-11-27 Matsushita Electric Ind Co Ltd Method for manufacturing liquid crystal display panel
KR101090253B1 (en) 2004-10-06 2011-12-06 삼성전자주식회사 Thin film transistor array panel and liquid crystal display including the same
JP2012247663A (en) * 2011-05-30 2012-12-13 Seiko Epson Corp Liquid crystal device, projection type display device, and electronic appliance
JP6332984B2 (en) * 2013-02-08 2018-05-30 株式会社ジャパンディスプレイ Liquid crystal characteristic measuring apparatus, liquid crystal characteristic measuring method, and liquid crystal display panel

Also Published As

Publication number Publication date
JP2001109015A (en) 2001-04-20

Similar Documents

Publication Publication Date Title
JP3289099B2 (en) Active matrix type liquid crystal display device and manufacturing method thereof
US7557886B2 (en) Liquid crystal display device and method of fabricating the same
JP3661443B2 (en) Active matrix liquid crystal display device
JP2701698B2 (en) Liquid crystal display
KR100270127B1 (en) Lcd apparatus
US7224414B2 (en) Active matrix liquid crystal display device
JPH103092A (en) Liquid crystal display device
US10310339B2 (en) Liquid crystal display device and method for manufacturing the same
JPH06250210A (en) Liquid crystal display device and its production
JPH0486726A (en) Liquid crystal display element
JPH09281497A (en) Liquid crystal display device
JP4875702B2 (en) Transflective liquid crystal display device and manufacturing method thereof
JP3346354B2 (en) LCD panel
US20080143907A1 (en) Liquid crystal display device and method of manufacturing the same
US7880700B2 (en) Liquid crystal display panel of horizontal electronic field applying type and fabricating method thereof
JPH09230378A (en) Liquid crystal display device and its manufacture
KR20070002801A (en) Method of forming fine pattern, liquid crystal display using the same, and fabricating method thereof
US20080211981A1 (en) Display device
JP2002040484A (en) Active matrix type liquid crystal display device
JP3029426B2 (en) Array substrate of liquid crystal display element, liquid crystal display element provided with array substrate, and method of manufacturing array substrate
JP3282542B2 (en) Active matrix type liquid crystal display
JP3209730B2 (en) Liquid crystal display panel and method of manufacturing the same
JPH0980415A (en) Active matrix type liquid crystal display device and its manufacture
KR20020053575A (en) Liquid crystal display device and method for manufacturing the same
KR20050037846A (en) In plane switching mode liquid crystal display device and method for fabricating thereof

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R151 Written notification of patent or utility model registration

Ref document number: 3346354

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080906

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090906

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100906

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110906

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120906

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130906

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130906

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140906

Year of fee payment: 12

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term