JP3234525B2 - ディジタル変調方法と復調方法及びディジタル変調回路と復調回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ｍビットのディジ
タル信号をｎビットのビット列に変調して、ＮＲＺＩ
（Non Return to Zero Inversion）変調するディジタル
変調方法と回路、並びに、ｎビットの変調データをＮＲ
ＺＩ復調して、元のｍビットのディジタル信号に復調す
るディジタル復調方法と回路に関する。

【０００２】

【従来の技術】記録媒体に高密度で２進データを記憶し
て再生する方法として、ＲＬＬ変調してＮＲＺＩ変調す
る方法がある。この方法は、１と１の間に存在する０の
個数をｄ個以上ｋ個以下に制限し、ビット１の信号で信
号の反転を行い、０では反転を行わない。この方式に於
いては、次のような条件が要求されている。

【０００３】（１）検出窓幅（Ｔw ）が大きいこと ｍ／ｎに比例した値である。この値は、再生ビットの検
出に使用できる時間であり、高密度化に伴う波形干渉或
いは雑音による再生パルスの位相変動に対する許容能力
を示す。したがって、Ｔw は大きい方がよい。 （２）最小極性反転間隔（Ｔmin ）が大きいこと Ｔmin は、「ｄ＋１」とＴw との積で求まる。この値が
小さくなると再生パルス間の波形干渉が大きくなり、復
調時の検出エラーが増大する。したがって、Ｔmin は大
きい方がよい。

【０００４】（３）最大極性反転間隔（Ｔmax ）が小さ
いこと Ｔmax は、「ｋ＋１」とＴw との積で求まる。再生信号
のジッタに対してビットクロックを追随させるためには
頻繁に極性反転がなければならない。したがって、Ｔma
x は小さい方がよい。 （４）拘束長Ｌc が小さいこと 変調されたデータを復調する際に、参照する前後のデー
タの長さを拘束長という。この値が大きいほど、エラー
伝播が大きくなり、また、回路も複雑になる。したがっ
て、Ｌc は小さい方がよい。

【０００５】（５）低周波成分が少ないこと 低域成分量を評価する尺度としてＤＳＶ（Digital Sum
Variation ）が用いられている。この値は、記録信号の
ビット１に「＋１」を、ビット０に「−１」を割り当て
て、信号の先頭から或る時点までの総和をとることで求
められる。記録媒体に信号を記録再生する際には、直流
成分や低周波成分が遮断されるため、この値は０に近い
ほどよい。即ち、上記総和が＋又は−の大きな値となる
ような場合、記録信号波形はその周波数スペクトルに直
流成分を持つことになるが、通常、記録信号や再生信号
は交流結合素子を介して伝送されるので、このように記
録信号波形が直流成分を持つ場合には伝送中に記録信号
波形が歪んでしまい、好ましくないのである。また、再
生時に元の記録信号波形と同じものを再生しようとして
も、交流結合素子で失われた直流成分は再生することが
できない。この理由から、記録信号波形は直流成分を含
まないものであることが望ましい。

【０００６】上記（１）〜（４）の条件に着目した手法
としては、例えば、特公平５−３４７４７号公報に示さ
れている（ｄ，ｋ；ｍ，ｎ）＝（２，７；ｉ，２ｉ）Ｒ
ＬＬ符号（ｉは自然数）や、特開昭５２−１２８０２４
号公報に示されている（ｄ，ｋ；ｍ，ｎ）＝（１，７；
２ｉ，３ｉ）ＲＬＬ符号がある。また、条件（５）にも
注目した変調方式として、特公平１−２７５１０号公報
に示されているＥＦＭ変調方式がある。この変調方式で
は、８ビットの入力データが、「ｄ＝２」「ｋ＝１０」
の制約を受けた１４ビットのチャネルコードに変調され
るとともに、各コードの境界値に、「ｄ＝２」「ｋ＝１
０」の制約を満たし、且つ、ＤＳＶを０に近づける３ビ
ットか付加されている。したがって、この変調符号は
（２，１０；８，１７）ＲＬＬ符号に相当する。

【０００７】他の手法としては、特公平４−７７９９１
号に示されるように、ビット０のラン長が変調コードの
境界部分でも制約を満たすように、８ビットから１４ビ
ットへの変調を行う手法がある。「ＣＤＳ（Cord word
Digital Sum ）＝０」の１４ビット変換コードは、８ビ
ットの入力コードと１対１に対応する。また、「ＣＤＳ
＝０」の変調コードは、ＣＤＳの符号が異なっていて、
且つ、ＣＤＳの絶対値が異なる変調コードを１組とし
て、入力コードに対応している。これにより、ＤＳＶが
０に近づくように変調コードを選択して、低周波成分を
抑えている。この変調符号は（１，７；８，１４）ＲＬ
Ｌ符号に相当する。

【０００８】さらに、特開平６−３１１０４２号公報に
は、（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号に於いてｍビットか
ら「ｎ−ｄ」ビットへの変調を行い、ＤＳＶが０に近
く、且つ、（ｄ，ｋ）の制約を満足するようなｄビット
を付加している。但し、｜ＣＤＳ｜（ＣＤＳの絶対値）
が比較的小さい場合はＤＳＶの変動が小さいため、ｍビ
ットから「ｎ−ｄ」ビットへの変調コードは１対１に対
応されており、ＣＤＳが大きいものと小さいものは、お
互いを１組として入力コードに対応している。この変調
則を満足する符号として、（２，９；８，１７）ＲＬＬ
符号と、（１，７；８，１３）ＲＬＬ符号が挙げられて
いる。

【０００９】

【発明が解決しようとする課題】上記に示される条件
（５）を考慮した手法は、何れもＤＳＶを０に近づける
ことを目的とするため、付加ビットを用意する、変調テ
ーブルを複数用意する、といった手法を用いている。そ
のため、１と１の間に入る０の個数の制限を緩和した
り、変調後のビット数を大きくせざるをえないという問
題がある。

【００１０】それゆえ、特公平５−３４７４７号公報
や、特開昭５２−１２８０２４号公報等と比較して、検
出窓幅Ｔw が小さくなったり、最小極性反転間隔Ｔmin
が小さくなったり、１と１の間に入る０の最大個数ｋが
大きくなったりするという欠点が生じてている。本発明
は、上述した従来の問題点を考慮して、特公平５−３４
７４７号公報や、特開昭５２−１２８０２４号公報等が
有しているパラメータｄ，ｋ，ｍ，ｎを保ちながら、Ｄ
ＳＶを０に近づける変調方法と回路、並びに復調方法と
回路を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明は、入力ディジタ
ルデータｍビットを変調単位としてｎビットの変調デー
タに変調するディジタル変調方法に於いて、所定数分の
変調単位の入力ディジタルデータのブロックを複数種類
の変調データに変調したときの各変調ブロックデータの
直流成分をそれぞれ検出し、前記検出結果に基づき前記
直流成分の絶対値が小さい変調ブロックデータを選択
し、前記選択した変調ブロックデータに種類選択識別情
報を付加して出力データを発生する、ことを特徴とする
ディジタル変調方法である。但し、ｎ＞ｍであり、以
下、同様とする。

【００１２】本発明は、入力されるディジタルデータの
各ｍビットを符号変調の単位として各ｍビットをｎビッ
トの変調データに各々ｍ−ｎ変調するディジタル変調方
法に於いて、所定数分の符号変調の単位で構成されるデ
ィジタルデータのブロックを複数種類のｍ−ｎ変調方式
により各々ｍ−ｎ変調して得られる各変調ブロックデー
タの直流成分を相互に比較し、前記直流成分の絶対値が
小さい変調ブロックデータに対応するｍ−ｎ変調方式を
選択し、前記選択したｍ−ｎ変調方式を用いて前記ディ
ジタルデータのブロックをｍ−ｎ変調して変調ブロック
データを生成し、前記選択したｍ−ｎ変調方式を示す変
調方式番号情報を前記変調ブロックデータに付加して出
力する、ディジタル変調方法である。

【００１３】本発明は、上記のディジタル変調方法によ
って生成された変調データを復調するディジタル復調方
法であって、ｎビットを復調単位とする所定単位数分の
変調ブロックデータと、その変調方式を示す種類識別情
報とを入力し、前記種類識別情報に応じて前記変調ブロ
ックデータを復調する。

【００１４】本発明は、入力されるディジタルデータの
各ｎビットを符号復調の単位として各ｎビットをｍビッ
トの復調データに各々ｎ−ｍ復調するディジタル復調方
法に於いて、所定数分の符号復調の単位で構成されるブ
ロックデータのｎ−ｍ復調方式として各ブロックデータ
毎に付加されている当該ブロックデータの変調方式を示
す変調方式番号情報に対応するｎ−ｍ復調方式を各ブロ
ックデータ毎に選択し、前記選択したｎ−ｍ復調方式を
用いて各々対応するブロックデータをｎ−ｍ復調する、
ディジタル復調方法である。

【００１５】本発明は、入力ディジタルデータｍビット
を変調単位としてｎビットの変調データに変調するディ
ジタル変調回路に於いて、入力ディジタルデータを変調
して変調の種類識別情報と該情報に対応する種類の変調
データとより成る複数種類の出力データから特定の出力
データを選択して出力する変調手段と、所定変調単位数
分のデータ毎に前記各種類の変調データの直流レベルを
それぞれ検出する直流レベル検出手段と、前記直流レベ
ル検出手段による検出結果に基づいて直流成分が小さい
種類の変調データを含む出力データを前記所定変調単位
数分のデータ毎に前記変調手段から出力させる変調制御
手段と、をそれぞれ配して成るディジタル変調回路であ
る。

【００１６】本発明は、入力されるディジタルデータの
各ｍビットを符号変調の単位として各ｍビットをｎビッ
トの変調データに各々ｍ−ｎ変調するディジタル変調回
路に於いて、所定数分の符号変調の単位で構成されるデ
ィジタルデータのブロックを複数種類のｍ−ｎ変調方式
により各々ｍ−ｎ変調して得られる各変調ブロックデー
タの直流成分を各々求める演算手段と、前記各直流成分
の絶対値の大小を相互に比較する比較手段と、前記比較
手段による比較結果に基づいて前記直流成分の絶対値が
小さい変調ブロックデータに対応するｍ−ｎ変調方式を
選択する選択手段と、前記選択手段により選択したｍ−
ｎ変調方式を用いて前記ディジタルデータのブロックを
ｍ−ｎ変調して変調ブロックデータを生成する変調手段
と、前記選択手段により選択したｍ−ｎ変調方式を示す
変調方式番号情報を前記変調ブロックデータに付加する
多重回路と、を有するディジタル変調回路である。

【００１７】本発明は、上記のディジタル変調回路によ
って生成された変調データを復調するディジタル復調回
路であって、変調データと該変調データの種類識別情報
より成る入力データから、前記種類識別情報を検出する
検出手段と、複数種類の変調データから選択された変調
データを復調して復調データを出力する復調手段と、前
記検出手段により検出された種類識別情報に基づき、前
記復調手段の選択動作を制御する復調制御手段とを有す
る。

【００１８】本発明は、入力されるディジタルデータの
各ｎビットを符号復調の単位として各ｎビットをｍビッ
トの復調データに各々ｎ−ｍ復調するディジタル復調回
路に於いて、所定数分の符号復調の単位で構成されるブ
ロックデータのｎ−ｍ復調方式として各ブロックデータ
毎に付加されている当該ブロックデータの変調方式を示
す変調方式番号情報を検出する検出手段と、前記検出手
段により検出された前記変調方式番号情報に対応するｎ
−ｍ復調方式を各ブロックデータ毎に選択する選択手段
と、前記選択手段により選択されたｎ−ｍ復調方式を用
いて各々対応するブロックデータをｎ−ｍ復調する復調
手段と、を有するディジタル復調回路である。

【００１９】本発明は、入力されるディジタルデータの
各ｍビットを符号変調の単位として各ｍビットをｎビッ
ト（但しｎ＞ｍ）の変調データに各々ｍ−ｎ変調して
（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号を得るディジタル変調方
法に於いて、所定数分の符号変調の単位で構成されるデ
ィジタルデータのブロックを複数種類のｍ−ｎ変調方式
により各々ｍ−ｎ変調して得られる複数種類の変調ブロ
ックデータを、前記複数種類のｍ−ｎ変調方式に１対１
に対応する各変調方式番号情報の各々からｄ制約を満た
すように１種類以上づつ得られる変調方式番号データ
に、各々変調方式を対応付けて結合した場合に於ける、
各結合データの直流成分を相互に比較し、前記直流成分
の絶対値が小さい前記結合データに対応するｍ−ｎ変調
方式を選択し、前記選択したｍ−ｎ変調方式を用いて前
記ディジタルデータのブロックをｍ−ｎ変調して変調ブ
ロックデータを生成し、前記生成した変調ブロックデー
タに対応する変調方式番号データを該変調ブロックデー
タに結合して出力する、ディジタル変調方法である。

【００２０】本発明は、入力されるディジタルデータの
各ｍビットを符号変調の単位として各ｍビットをｎビッ
ト（但しｎ＞ｍ）の変調データに各々ｍ−ｎ変調して
（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号を得るディジタル変調回
路に於いて、所定数分の符号変調の単位で構成されるデ
ィジタルデータのブロックを複数種類のｍ−ｎ変調方式
により各々ｍ−ｎ変調して得られる複数種類の変調ブロ
ックデータを、前記複数種類のｍ−ｎ変調方式に１対１
に対応する各変調方式番号情報の各々からｄ制約を満た
すように１種類以上づつ得られる変調方式番号データ
に、各々変調方式を対応付けて結合した場合に於ける、
各結合データの直流成分を各々求める演算手段と、前記
各直流成分の絶対値の大小を相互に比較する比較手段
と、前記比較手段による比較結果に基づいて、前記直流
成分の絶対値が小さい結合データに対応するｍ−ｎ変調
方式を選択する選択手段と、前記選択手段により選択し
たｍ−ｎ変調方式を用いて前記ディジタルデータのブロ
ックをｍ−ｎ変調して変調ブロックデータを生成する変
調手段と、前記選択手段により選択した結合データに含
まれる変調方式番号データを前記変調ブロックデータに
付加する多重回路と、を有するディジタル変調回路であ
る。

【００２１】また、本発明は、上記の何れか１つ以上の
構成に於いて、変調後のデータの最終ビットでの直流成
分の累積値の絶対値が最小となる変調方式を選択する方
法や回路、変調後のデータ内での直流成分の最大振幅値
の絶対値が最小となる変調方式を選択する方法や回路、
直流成分の演算をＲＯＭに記憶したデータに基づいて行
う回路や方法、直流成分の演算が基づく変調データがＮ
ＲＺＩ変調データである方法や回路である。

【００２２】また、本発明は、１つの変調方式番号情報
に対して、複数の変調方式番号データが存在し得る方法
や回路であり、その場合には、結合データの直流成分が
小さくなるようにｍ−ｎ変調方式を選択する方法や回路
である。

【００２３】また、本発明は、入力されるディジタルデ
ータの各ｍビットを符号変調の単位として各ｍビットを
ｎビット（但しｎ＞ｍ）の変調データに各々ｍ−ｎ変調
して（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号を得るディジタル変
調方法に於いて、所定数分の符号変調の単位で構成され
るディジタルデータのブロックを複数種類のｍ−ｎ変調
方式により各々ｍ−ｎ変調して得られる各変調ブロック
データの直流成分を相互に比較し、前記直流成分の絶対
値が小さい変調ブロックデータに対応するｍ−ｎ変調方
式を選択し、前記選択したｍ−ｎ変調方式を用いて前記
ディジタルデータのブロックをｍ−ｎ変調して変調ブロ
ックデータを生成し、各データがｄ制約を満たす変調方
式番号データ群から前記選択したｍ−ｎ変調方式に対応
する変調方式番号データを選択して読み出し、前記選択
して読み出した変調方式番号データを前記変調ブロック
データに付加して出力するディジタル変調方法である。

【００２４】また、前記各データがｄ制約を満たす変調
方式番号データ群は、前記ｍ−ｎ変調方式の総数を越え
る数の番号データ群をｄ制約を満たすように生成し、こ
れに基づいて誤り訂正符号群を生成し、前記番号データ
群に前記誤り訂正符号群を結合した組合せの中から、ｄ
制約を満たす組合せを、前記ｍ−ｎ変調方式の総数と同
数個抽出することで構成されているディジタル変調方法
である。

【００２５】また、本発明は、入力されるディジタルデ
ータの各ｍビットを符号変調の単位として、各ｍビット
をｎビット（但しｎ＞ｍ）の変調データに各々ｍ−ｎ変
調して（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号を得るディジタル
変調回路に於いて、所定数分の符号変調の単位で構成さ
れるディジタルデータのブロックを、複数種類のｍ−ｎ
変調方式により各々ｍ−ｎ変調して得られる各変調ブロ
ックデータの直流成分を各々求める演算手段と、前記各
直流成分の絶対値の大小を相互に比較する比較手段と、
前記比較手段による比較結果に基づいて、前記直流成分
の絶対値が小さい変調ブロックデータに対応するｍ−ｎ
変調方式を選択する選択手段と、前記選択手段により選
択したｍ−ｎ変調方式を用いて前記ディジタルデータの
ブロックをｍ−ｎ変調して変調ブロックデータを生成す
る変調手段と、各データがｄ制約を満たす変調方式番号
データ群から、前記選択手段により選択したｍ−ｎ変調
方式に対応する変調方式番号データを選択して読み出す
番号発生手段と、前記番号発生手段により読み出した変
調方式番号データを前記変調ブロックデータに付加する
多重回路と、を有するディジタル変調回路である。

【００２６】また、前記番号発生手段は、前記ｍ−ｎ変
調方式の総数を越える数の番号データ群をｄ制約を満た
すように生成し、これに基づいて誤り訂正符号群を生成
し、前記番号データ群に前記誤り訂正符号群を結合した
組合せの中からｄ制約を満たす組合せを前記ｍ−ｎ変調
方式の総数と同数個抽出することで構成して成る変調方
式番号データ群のテーブルを有する、ディジタル変調回
路である。

【００２７】また、本発明は、任意のｍビット配列に任
意のｎビット（但しｎ＞ｍ）配列を１対１に対応付けて
変換するｍ−ｎ変調方式により入力されるディジタルデ
ータの各ｍビットを符号変調単位として各ｍビットを各
々ｎビットの変調データにｍ−ｎ変調するディジタル変
調方法に於いて、少なくとも１つの同一情報に対するｍ
ビット配列が異なるように任意の情報と任意のｍビット
配列とを対応付けられて成る複数種類のｍビット記述方
式を用いて所定数分の符号変調単位で構成される入力ブ
ロックを記述するべく該入力ブロックデータをｍ−ｍ変
換し、前記ｍ−ｍ変換後の各ブロックに各々当該ブロッ
クの記述方式を示す番号データを付加して番号付加ブロ
ックを構成し、前記各番号付加ブロックについて各々演
算した誤り訂正符号を各々当該番号付加ブロックに付加
して誤り訂正符号付加ブロックを構成し、前記各誤り訂
正符号付加ブロックを各々ｍ−ｎ変調して得られる各変
調ブロックデータの直流成分を相互に比較し、前記直流
成分の絶対値が小さい変調ブロックデータに対応する前
記ｍビット記述方式を選択し、前記選択したｍビット記
述方式に基づく前記誤り訂正符号付加ブロックをｍ−ｎ
変調して変調ブロックデータを生成する、ディジタル変
調方法である。

【００２８】また、本発明は、任意のｍビット配列に任
意のｎビット（但しｎ＞ｍ）配列を１対１に対応付けて
変換するｍ−ｎ変調方式により、入力されるディジタル
データの各ｍビットを符号変調単位として、各ｍビット
を各々ｎビットの変調データにｍ−ｎ変調するディジタ
ル変調方法に於いて、少なくとも１つの同一情報に対応
するｍビット配列が異なるように任意の情報と任意のｍ
ビット配列とを対応付けられて成る複数種類のｍビット
記述方式を用いて、所定数分の符号変調単位で構成され
る入力ブロックを記述するべく、該入力ブロックデータ
のビット列を、前記複数種類のｍビット記述方式に従う
ビット列に変換することにより、複数種類のブロックデ
ータを生成し、前記記述方式変換後の各ブロックデータ
に各々当該ブロックの記述方式を示す番号データを付加
して番号付加ブロックを構成し、前記各番号付加ブロッ
クについて各々演算した誤り訂正符号を各々当該番号付
加ブロックに付加して誤り訂正符号付加ブロックを構成
し、前記各誤り訂正符号付加ブロックを各々ｍ−ｎ変調
して得られる各変調ブロックデータの直流成分を相互に
比較し、前記直流成分の絶対値が小さい変調ブロックデ
ータに対応する前記ｍビット記述方式を選択し、前記選
択したｍビット記述方式に基づく前記誤り訂正符号付加
ブロックをｍ−ｎ変調して変調ブロックデータを生成す
る、ディジタル変調方法である。

【００２９】また、上記選択を、前記変調ブロックデー
タの最終ビットでの直流成分の累積値の絶対値が最小の
変調ブロックデータを特定することに基づいて行う、デ
ィジタル変調方法である。また、上記選択を、前記変調
ブロックデータの最大振幅の絶対値が最小の変調ブロッ
クデータを特定することに基づいて行う、ディジタル変
調方法である。

【００３０】また、本発明は、任意のｍビット配列に任
意のｎビット（但しｎ＞ｍ）配列を１対１に対応付けて
変換するｍ−ｎ変調方式により入力されるディジタルデ
ータの各ｍビットを符号変調単位として各ｍビットを各
々ｎビットの変調データにｍ−ｎ変調するディジタル変
調回路に於いて、少なくとも１つの同一情報に対するｍ
ビット配列が異なるように任意の情報と任意のｍビット
配列とを対応付けられて成る複数種類のｍビット記述方
式を用いて所定数分の符号変調単位で構成される入力ブ
ロックを記述するべく該入力ブロックデータをｍ−ｍ変
換するデータ変換回路と、前記データ変換回路により変
換された各ブロックに各々当該ブロックの記述方式を示
す番号データを付加して番号付加ブロックとする多重回
路と、前記各番号付加ブロックについて各々誤り訂正符
号を演算して付加することにより各々誤り訂正符号付加
ブロックを構成する誤り訂正符号化回路と、前記各誤り
訂正符号付加ブロックを各々ｍ−ｎ変調して得られる各
変調ブロックデータの直流成分を各々求める演算手段
と、前記各直流成分の絶対値の大小を相互に比較する比
較手段と、前記比較手段による比較結果に基づいて前記
直流成分の絶対値が小さい変調ブロックデータに対応す
る前記ｍビット記述方式を選択する選択手段と、前記選
択したｍビット記述方式に基づく前記誤り訂正符号付加
ブロックをｍ−ｎ変調して変調ブロックデータを生成す
る変調手段と、を有するディジタル変調回路である。

【００３１】また、本発明は、任意のｍビット配列に任
意のｎビット（但しｎ＞ｍ）配列を１対１に対応付けて
変換するｍ−ｎ変調方式により、入力されるディジタル
データの各ｍビットを符号変調単位として、各ｍビット
を各々ｎビットの変調データにｍ−ｎ変調するディジタ
ル変調回路に於いて、少なくとも１つの同一情報に対応
するｍビット配列が異なるように任意の情報と任意のｍ
ビット配列とを対応付けられて成る複数種類のｍビット
記述方式を用いて、所定数分の符号変調単位で構成され
る入力ブロックを記述するべく、該入力ブロックデータ
のビット列を、前記複数種類のｍビット記述方式に従う
ビット列に変換して、複数種類のブロックデータを生成
するデータ変換回路と、前記データ変換回路により変換
された各ブロックデータに各々当該ブロックの記述方式
を示す番号データを付加して番号付加ブロックとする多
重回路と、前記各番号付加ブロックについて各々誤り訂
正符号を演算して付加することにより各々誤り訂正符号
付加ブロックを構成する誤り訂正符号化回路と、前記各
誤り訂正符号付加ブロックを各々ｍ−ｎ変調して得られ
る各変調ブロックデータの直流成分を各々求める演算手
段と、前記各直流成分の絶対値の大小を相互に比較する
比較手段と、前記比較手段による比較結果に基づいて、
前記直流成分の絶対値が小さい変調ブロックデータに対
応する前記ｍビット記述方式を選択する選択手段と、前
記選択したｍビット記述方式に基づく前記誤り訂正符号
付加ブロックをｍ−ｎ変調して変調ブロックデータを生
成する変調手段と、を有するディジタル変調回路であ
る。

【００３２】また、上記選択手段が、前記変調ブロック
データの最終ビットでの直流成分の累積値の絶対値が最
小の変調ブロックデータに対応するｍ−ｎ変調方式を選
択する、ディジタル変調回路である。また、上記選択手
段が、前記変調ブロックデータの最大振幅の絶対値が最
小の変調ブロックデータに対応するｍ−ｎ変調方式を選
択する、ディジタル変調回路である。

【００３３】また、上記構成に於いて、さらに、各誤り
訂正符号付加ブロックを各々記憶するメモリを有し、上
記変調手段が、前記メモリから前記選択手段により選択
されたｍビット記述方式に対応する誤り訂正符号付加ブ
ロックを読み出してｍ−ｎ変調する、ディジタル変調回
路である。

【００３４】また、上記構成に於いて、さらに、前記入
力ブロックデータを記憶するメモリと、前記メモリから
入力ブロックデータを読み出して前記選択手段により選
択されたｍビット記述方式を用いてｍ−ｍ変換する第２
のデータ変換回路と、前記第２のデータ変換回路により
変換されたブロックに前記選択手段により選択された記
述方式を示す番号データを付加する第２の多重回路と、
前記第２の多重回路により番号データを付加されたブロ
ックに誤り訂正符号を演算して付加して前記変調手段へ
出力する第２の誤り訂正符号化回路と、を有するディジ
タル変調回路である。

【００３５】また、本発明は、入力されるディジタルデ
ータの各ｎビットを符号復調単位として各々ｍビット
（但しｎ＞ｍ）の復調データにｎ−ｍ復調して所定数分
の符号復調単位に対応する復調ブロックデータを順次生
成し、順次生成される復調ブロックデータに付加されて
いる誤り訂正符号を用いて当該復調ブロックデータを誤
り訂正し、誤り訂正後の復調ブロックデータから当該復
調ブロックデータの記述方式を示す番号データを検出
し、前記番号データにより指定されるｍ−ｍ逆変換方式
を用いて当該復調ブロックデータを、少なくとも１つの
同一情報に対するｍビット配列が異なる別のブロックデ
ータにｍ−ｍ逆変換する、ディジタル復調方法である。

【００３６】また、本発明は、入力されるディジタルデ
ータの各ｎビットを符号復調単位として各々ｍビット
（但しｎ＞ｍ）の復調データにｎ−ｍ復調して、所定数
分の符号復調単位に対応する復調ブロックデータを順次
生成し、順次生成される復調ブロックデータに付加され
ている誤り訂正符号を用いて当該復調ブロックデータを
誤り訂正し、誤り訂正後の復調ブロックデータから、当
該復調ブロックデータの記述方式を示す番号データを検
出し、当該復調ブロックデータを、前記番号データによ
り指定される記述方式に従うビット列のブロックデータ
に変換する、ディジタル復調方法である。

【００３７】また、本発明は、入力されるディジタルデ
ータの各ｎビットを符号復調単位として各々ｍビット
（但しｎ＞ｍ）の復調データにｎ−ｍ復調して所定数分
の符号復調単位に対応する復調ブロックデータを順次生
成する復調回路と、前記復調回路により順次生成される
復調ブロックデータに付加されている誤り訂正符号を用
いて当該復調ブロックデータを誤り訂正する誤り訂正回
路と、誤り訂正後の復調ブロックデータから当該復調ブ
ロックデータの記述方式を示す番号データを検出する検
出回路と、前記番号データにより指定されるｍ−ｍ逆変
換方式を用いて当該復調ブロックデータを少なくとも１
つの同一情報に対するｍビット配列が異なる別のブロッ
クデータにｍ−ｍ逆変換する逆変換回路と、を有するデ
ィジタル復調回路である。

【００３８】また、本発明は、入力されるディジタルデ
ータの各ｎビットを符号復調単位として各々ｍビット
（但しｎ＞ｍ）の復調データにｎ−ｍ復調して、所定数
分の符号復調単位に対応する復調ブロックデータを順次
生成する復調回路と、前記復調回路により順次生成され
る復調ブロックデータに付加されている誤り訂正符号を
用いて当該復調ブロックデータを誤り訂正する誤り訂正
回路と、誤り訂正後の復調ブロックデータから、当該復
調ブロックデータの記述方式を示す番号データを検出す
る検出回路と、当該復調ブロックデータを、前記番号デ
ータにより指定される記述方式に従うビット列のブロッ
クデータに変換する記述方式変換回路と、を有するディ
ジタル復調回路である。

【００３９】

【発明の実施の形態】

１．情報語のＤＳＶ まず、情報語（記録／再生対象の本来のデータ；付随的
なデータである変調方式番号と区別するため「情報語」
という）をｍ−ｎ変調し、これをＮＲＺＩ変調する場合
に於いて、ＤＳＶの絶対値を最小にする例を説明する。

【００４０】1-1.変調の原理（図４） まず、図４を参照して、本発明の変調の原理を説明す
る。本発明では、入力データのｍビットを変調単位とし
て、各ｍビットを各々ｎビットにｍ−ｎ変調（符号変
換）して（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号を得た後、これ
を、ＮＲＺＩ変調する。上記ｍ−ｎ変調方式として、複
数種類の変調方式を用意しておき、その中で、ｍ−ｎ変
調とＮＲＺＩ変調後の直流成分が最小となるｍ−ｎ変調
方式を各ブロック毎に選択し、該選択した変調方式によ
り各ブロックをｍ−ｎ変調するとともに、その選択した
ｍ−ｎ変調方式を識別するデータ（変調方式番号デー
タ）を、当該ブロックのｍ−ｎ変調データに付加して、
この識別データ付加後のデータを、ＮＲＺＩ変調して出
力する。

【００４１】図４に於いて、入力端子28に供給される入
力データは、シリアル／パラレル変換器29に入力され
て、ｍビットのパラレルデータとして出力される。この
ｍビットのデータは、ｍ−ｎ変調器30にてｎビットの変
調データに変換される。このｍ−ｎ変調器30は、変調方
式の異なるｊ種類のｍ−ｎ変調器30a,30b,,,にて構成さ
れており、同時にｊ種類のｍ−ｎ変調データを発生す
る。

【００４２】発生されたｊ種類のｍ−ｎ変調データは、
ＤＳＶ演算器31と、メモリ37に供給される。ＤＳＶ演算
器31は、内部にｊ種類のＤＳＶ演算器31a,31b,,,を擁し
ており、各ＤＳＶ演算器31a,31b,,,は、各々対応するｍ
−ｎ変調器30a,30b,,,から出力されたｍ−ｎ変調データ
を各々ＮＲＺＩ変調した場合に於ける各ＮＲＺＩ変調デ
ータのＤＳＶの絶対値｜ＤＳＶ｜を演算する。この演算
は、ブロック（変調単位であるｍビットの所定数で構成
される単位）について行われる。

【００４３】最小｜ＤＳＶ｜選択器32は、ＤＳＶ演算器
31a,31b,,,から出力されるデータを比較して、ＤＳＶの
絶対値｜ＤＳＶ｜が最小となる出力を特定し、これに対
応するｍ−ｎ変調方式を選択する。この選択されたｍ−
ｎ変調方式の番号情報（請求の範囲の種類選択識別情報
に対応）は、セレクタ33と変調方式番号付加器36に供給
される。

【００４４】セレクタ33は、最小｜ＤＳＶ｜選択器32の
動作終了後、メモリ37より読み出される各ｍ−ｎ変調出
力を順次入力して、最小｜ＤＳＶ｜選択器32により選択
された番号に対応する出力のみを選択して出力する。セ
レクタ33から出力されたｍ−ｎ変調データは、パラレル
／シリアル変換器34に送られてシリアルデータに変換さ
れた後、変調方式番号付加器36に供給される。

【００４５】変調方式番号付加器36は、最小｜ＤＳＶ｜
選択器32により選択された変調方式の番号情報をシリア
ルデータに多重して、その出力をＮＲＺＩ変調器38に入
力する。該ＮＲＺＩ変調器38は、入力された多重データ
をＮＲＺＩ変調して、このＮＲＺＩ変調データを、出力
端子35に出力している。

【００４６】このようにして、本発明では、複数のｍ−
ｎ変調方式の中で、ｍ−ｎ変調及びＮＲＺＩ変調後のＤ
ＳＶの絶対値が最小となるｍ−ｎ変調方式を各ブロック
毎に選択して、該選択したｍ−ｎ変調方式で当該ブロッ
クをｍ−ｎ変調し、これに選択したｍ−ｎ変調方式を示
す識別データを多重して、この多重データをＮＲＺＩ変
調している。

【００４７】なお、本発明では、前記メモリ37を省略す
るととも、その代わりに、ｍ−ｎ変調器30より再度ｍ−
ｎ変調データを出力するように構成してもよい。また、
ｊ種類のｍ−ｎ変調器30a,30b,,,を設ける代わりに、入
力ビット列をｊ種類のビット列に置き換え、これらを単
一のｍ−ｎ変調器に入力してｍ−ｎ変調することによ
り、ｊ種類の変調を行うことも可能である。また、ｎビ
ット変調コードについてのＣＤＳと極性情報を用いるこ
とで、ｍ−ｎ変調器を用いることなくＤＳＶを演算する
ことも可能である。また、ｍ−ｎ変調器をｊ個設ける代
わりに、ｊ種類のｍ−ｎ変調を、単一のｍ−ｎ変調器を
高速駆動することで実現してもよい。

【００４８】1-2.第１実施例（変調器の実施例：図１） 第１実施例では、ｍ−ｎ変調とＮＲＺＩ変調後のＤＳＶ
のブロック終端での絶対値が最小になるｍ−ｎ変調方式
が、当該ブロックのｍ−ｎ変調方式として、２４種類の
ｍ−ｎ変調方式の中から選択される。また、選択された
ｍ−ｎ変調方式により、当該ブロックの各ｍビットの情
報語が各々ｎビットの符号語に変換（ｍ−ｎ変調）され
る。このｍ−ｎ変調データがＮＲＺＩ変調されて出力さ
れる。なお、１ブロックは所定数個の情報語で構成さ
れ、各情報語はｍビットで構成される。例えば、入力デ
ータの８００ビットで１ブロックが構成される。

【００４９】入力端子1 から入力される入力データは、
まず、１ブロックメモリ2 に蓄えられる。この１ブロッ
クメモリ2 はＦＩＦＯ（First In First Out）メモリで
構成されており、その容量は、１ブロック分の情報語
（同期データ間に存在する入力データのビット数）に相
当する。１ブロックメモリ2 に格納された各ｍビットの
情報語は、格納順に読み出されて、ｍビットづつＲＬＬ
変調器３にてｍ−ｎ変調されて、（ｄ，ｋ；ｍ，ｎ）符
号とされる。ここで用いられるｍ−ｎ変調の種類は、｜
ＤＳＶ｜比較器17a によって指定される。ＲＬＬ変調器
３にてｍビットの情報語からｎビットの符号語に変換さ
れたｍ−ｎ変調データは、同期信号及びｍ−ｎ変調方式
を示す番号データとともにＮＲＺＩ変調器４にてＮＲＺ
Ｉ変調されて、記録媒体への記録用データとして出力端
子５から出力される。

【００５０】本第１実施例では、ＲＬＬ変調器３にて用
いられるｍ−ｎ変調方式は、ＮＲＺＩ変調後のＤＳＶの
ブロック終端での絶対値が最小になるように、２４種類
のｍ−ｎ変調方式の中から、下記の処理によって、各ブ
ロック毎に選択される。

【００５１】まず、入力端子1 から入力される入力デー
タは、１ブロックメモリ2 に上述の如く蓄えられる一方
で、ＲＯＭで構成されるＣＤＳ算出器10へも送られる。
このＣＤＳ算出器10には、入力データのｍビット毎にテ
ーブル番号発生器11から「０〜２３」のテーブル番号デ
ータが入力される。即ち、入力データｍビットの入力に
対応して、テーブル番号データが順に２４個入力され
る。

【００５２】ＣＤＳ算出器10は、テーブル番号データと
ｍビットの入力データとで指定される極性データを、テ
ーブル番号順に排他的論理和回路13へ出力する。また、
ＣＤＳ算出器10は、テーブル番号データとｍビットの入
力データとで指定されるＣＤＳデータを、テーブル番号
順に演算器12へ出力する。

【００５３】極性データとは、入力データのｍビットを
「０〜２３」の各テーブルのｍ−ｎ変調方式で各々ｍ−
ｎ変調し、さらに、各々ＮＲＺＩ変調した場合に於い
て、その最終ビットが、高レベル「１」であるか、低レ
ベル「０」であるかを示すデータであり、各ｍビットと
各テーブル番号に対応付けて、予めＣＤＳ算出器10に記
憶されているものである。但し、入力ｍビットのｍ−ｎ
変調後のｎビットの先頭が「１」の場合には、そのＮＲ
ＺＩ変調データは「１」で始まり、入力ｍビットのｍ−
ｎ変調後のｎビットの先頭が「０」の場合には、そのＮ
ＲＺＩ変調データは「０」で始まるものとする。

【００５４】また、ＣＤＳデータとは、入力データのｍ
ビットを「０〜２３」の各テーブルのｍ−ｎ変調方式で
各々ｍ−ｎ変調し、さらに、各々ＮＲＺＩ変調した場合
に於いて、各変調データの直流分を示すデータであり、
各ｍビットと各テーブル番号に対応付けて、予めＣＤＳ
算出器10に記憶されているものである。但し、入力ｍビ
ットのｍ−ｎ変調後のｎビットの先頭が「１」の場合に
は、そのＮＲＺＩ変調データは「１」で始まり、入力ｍ
ビットのｍ−ｎ変調後のｎビットの先頭が「０」の場合
には、そのＮＲＺＩ変調データは「０」で始まるものと
する。

【００５５】ＣＤＳ算出器10から出力された極性データ
は、排他的論理和回路13にて、直前に入力されて同一の
テーブル番号により処理された極性データとの排他的論
理和をとられ、その結果が、２４段の極性シフトレジス
タ14に入力される。なお、上記直前に入力されて同一の
テーブル番号により処理された極性データは、図示のよ
うに、２４段の極性シフトレジスタ14の出力側から、上
記排他的論理和回路13へ供給される。

【００５６】また、ＣＤＳ算出器10から出力されたＣＤ
Ｓデータは、演算器12にて、直前に入力されて同一のテ
ーブル番号により処理されたＣＤＳデータに加算又は減
算され、その結果が、２４段のブロック内ＤＳＶシフト
レジスタ15に入力される。なお、上記直前に入力されて
同一のテーブル番号により処理されたＣＤＳデータは、
図示のように、２４段のブロック内ＤＳＶシフトレジス
タ15の出力側から、上記演算器12へ供給される。

【００５７】演算器12に於ける上記加算又は減算の選択
は、上記直前に入力されて同一のテーブル番号により処
理された極性データに従って行われる。つまり、該直前
の極性データが低レベル「０」の場合は、符号を反転す
る必要が無いため、加算が選択される。また、上記直前
の極性データが高レベル「１」の場合は、符号を反転す
る必要があるため、減算が選択される。なお、符号反転
の必要性の有無は、前述のように、極性データとＣＤＳ
を、「入力ｍビットのｍ−ｎ変調後のｎビットの先頭が
「１」の場合には、そのＮＲＺＩ変調データは「１」で
始まり、入力ｍビットのｍ−ｎ変調後のｎビットの先頭
が「０」の場合には、そのＮＲＺＩ変調データは「０」
で始まる」と定義したことに起因するものである。

【００５８】上述の処理により、２４段の極性シフトレ
ジスタ14には、最新に入力されたｍビットを各テーブル
番号の方式でｍ−ｎ変調し、さらに、ＮＲＺＩ変調して
得られた変調データの最終ビットの極性が、テーブル番
号順に各々記憶される。同様に、２４段のブロック内Ｄ
ＳＶシフトレジスタ15には、最新に入力されたｍビット
を各テーブル番号の方式でｍ−ｎ変調し、さらに、ＮＲ
ＺＩ変調して得られた変調データの最終ビットでのＤＳ
Ｖが、テーブル番号順に各々記憶される。

【００５９】したがって、１ブロック分の処理が終了し
たとき、２４段の極性シフトレジスタ14には、当該ブロ
ックを各テーブル番号の方式でｍ−ｎ変調し、さらに、
ＮＲＺＩ変調して得られた変調ブロックデータの最終ビ
ットの極性が、テーブル番号順に各々記憶されている。
同様に、２４段のブロック内ＤＳＶシフトレジスタ15に
は、当該ブロックを各テーブル番号の方式でｍ−ｎ変調
し、さらに、ＮＲＺＩ変調して得られた変調ブロックデ
ータの最終ビットでのＤＳＶが、テーブル番号順に各々
記憶されている。これらの極性データとＤＳＶデータ
は、１ブロック分の処理が終了したとき、テーブル番号
順に、ＤＳＶ算出器16a へ送られる。その後、２４段の
極性シフトレジスタ14と、２４段のブロック内ＤＳＶシ
フトレジスタ15は、ともにリセットされて、次ブロック
のための処理が同様に行われる。

【００６０】ＤＳＶ算出器16a には、レジスタ18a か
ら、直前のブロックに於いて選択された方式によりｍ−
ｎ変調され、更にＮＲＺＩ変調された変調ブロックデー
タの最終ビットでのＤＳＶデータが入力される。また、
ＤＳＶ算出器16a には、レジスタ18b から、直前のブロ
ックに於いて選択された方式によりｍ−ｎ変調され、更
にＮＲＺＩ変調された変調ブロックデータの最終ビット
の極性データが入力される。この極性データとＤＳＶデ
ータとは、前記シフトレジスタ14,15 での１ブロック分
の処理が終了したときに、レジスタ18a,18b からＤＳＶ
算出器16a へ各々入力され、当該ブロックに関する処理
が終了するまでＤＳＶ算出器16a のレジスタに保持され
て、下記の演算に供される。

【００６１】ＤＳＶ算出器16a は、レジスタ18a から入
力された直前のブロックの最終ビットでのＤＳＶデータ
に、シフトレジスタ15からテーブル番号順に入力される
カレントブロック（現在処理中のブロック）の最終ビッ
トでのＤＳＶデータを加算又は減算して、その結果を、
テーブル番号順に、｜ＤＳＶ｜比較器17a と、レジスタ
18a の入力側スイッチ端子へ出力する。即ち、履歴を考
慮して得られたカレントブロックの最終ビットでのＤＳ
Ｖデータを、テーブル番号順に、｜ＤＳＶ｜比較器17a
と、レジスタ18a の入力側スイッチ端子へ出力する。

【００６２】ＤＳＶ算出器16a に於ける上記加算又は減
算の選択は、レジスタ18b から入力された直前のブロッ
クの最終ビットの極性データに従って行われる。即ち、
直前のブロックの最終ビットの極性が低レベル「０」の
場合は、符号を反転する必要が無いため加算が選択され
る。また、直前のブロックの最終ビットの極性が高レベ
ル「１」の場合は、符号を反転する必要があるため、減
算が選択される。なお、符号反転の必要性の有無は、基
本的には、前述のように、極性データとＣＤＳを、「入
力ｍビットのｍ−ｎ変調後のｎビットの先頭が「１」の
場合には、そのＮＲＺＩ変調データは「１」で始まり、
入力ｍビットのｍ−ｎ変調後のｎビットの先頭が「０」
の場合には、そのＮＲＺＩ変調データは「０」で始ま
る」と定義したことに起因するものである。

【００６３】｜ＤＳＶ｜比較器17a は、ＤＳＶ算出器16
a からテーブル番号順に送られて来るカレントブロック
の最終ビットでのＤＳＶデータ（履歴を考慮済みのＤＳ
Ｖデータ）を、従前に記憶していた従前のテーブル番号
に関するＤＳＶデータと比較して、絶対値が小さい方を
ＤＳＶデータとして記憶する。即ち、ＤＳＶデータを、
絶対値の小さい値で更新する。

【００６４】また、｜ＤＳＶ｜比較器17a は、上記比較
の結果、ＤＳＶ算出器16a から入力されたＤＳＶデータ
の絶対値が、従前に記憶していた従前のテーブル番号に
関するＤＳＶデータの絶対値より小さい場合は、レジス
タ18a,18b の入力側の各スイッチを、各々ＤＳＶ算出器
16a の各出力側に設定する。これにより、レジスタ18a
には、従前よりも絶対値の小さなＤＳＶデータが記憶さ
れ、レジスタ18b には、その極性が記憶される。

【００６５】したがって、カレントブロックの処理が終
了したとき、レジスタ18a には、変調ブロックデータの
最終ビットでのＤＳＶデータの絶対値が最小になる方式
でｍ−ｎ変調され、更にＮＲＺＩ変調された場合に於け
る、該ＤＳＶデータが記憶されている。また、レジスタ
18b には、上記場合に於ける、変調ブロックデータの最
終ビットの極性データが記憶されている。

【００６６】最終のテーブル番号に関する処理が終了す
ると、｜ＤＳＶ｜比較器17a は、変調ブロックデータの
最終ビットでのＤＳＶデータの絶対値が最小になるｍ−
ｎ変調方式を示すテーブル番号データを、ＲＬＬ変調器
3 と変調方式番号発生器6 へ出力する。その後、｜ＤＳ
Ｖ｜比較器17a はリセットされて、次ブロックのための
処理が同様に行われる。

【００６７】ＲＬＬ変調器3 は、１ブロックメモリ2 内
のデータを格納順に読み出して、ｍビットづつｍ−ｎ変
調して、（ｄ，ｋ；ｍ，ｎ）符号に変換する。その際に
用いられるｍ−ｎ変調方式は、｜ＤＳＶ｜比較器17a か
ら上述の如く送られて来るテーブル番号データによって
指定される方式である。

【００６８】変調方式番号発生器6 は、｜ＤＳＶ｜比較
器17a から上述の如く入力されるテーブル番号データに
対応するｎビットの番号データを発生する。また、同期
信号発生器8 はｎビットの同期信号を発生する。これら
のｎビットデータは、スイッチ9 によりＲＬＬ変調器3
の出力に多重され、更にＮＲＺＩ変調器4 によりＮＲＺ
Ｉ変調されるのであるが、このＮＲＺＩ変調データのＤ
ＳＶの絶対値が小さくなるように、上記番号データと同
期信号が選ばれるものとする。

【００６９】1-3.第２実施例（変調器の実施例：図２） 第２実施例では、ｍ−ｎ変調され更にＮＲＺＩ変調され
た変調ブロックデータのＤＳＶの絶対値の当該ブロック
内に於ける最大値が最小になるｍ−ｎ変調方式が、当該
ブロックのｍ−ｎ変調方式として、２４種類のｍ−ｎ変
調方式の中から選択される。また、選択されたｍ−ｎ変
調方式により、前記第１実施例と同様に、当該ブロック
の各ｍビットの情報語が各々ｎビットの符号語に変換
（ｍ−ｎ変調）され、このｍ−ｎ変調データがＮＲＺＩ
変調されて出力される。なお、１ブロックの構成は、前
記第１実施例と同様である。以下、第２実施例に於い
て、前記第１実施例と同じ構成については、図中、同一
の符号を付して示し、説明は簡略化する。

【００７０】入力端子1 から入力される入力データは、
まず、１ブロックメモリ2 に蓄えられる。１ブロックメ
モリ2 に格納された入力データは、格納順に読み出さ
れ、ｍビットづつＲＬＬ変調器３にてｍ−ｎ変調され
て、（ｄ，ｋ；ｍ，ｎ）符号とされる。ここで用いられ
るｍ−ｎ変調方式は、｜ＤＳＶ｜比較器17b によって指
定される。ＲＬＬ変調器３にてｍビットの情報語からｎ
ビットの符号語に変換されたｍ−ｎ変調データは、ＮＲ
ＺＩ変調器４にてＮＲＺＩ変調されて、記録媒体への記
録用データとして出力端子５から出力される。

【００７１】上記に於いて、ＲＬＬ変調器３で用いられ
るｍ−ｎ変調方式は、ｍ−ｎ変調され更にＮＲＺＩ変調
された変調ブロックデータのＤＳＶの絶対値の当該ブロ
ック内に於ける最大値が最小になるｍ−ｎ変調方式が、
２４種類のｍ−ｎ変調方式の中から、下記の処理によ
り、各ブロック毎に選択される。

【００７２】まず、入力端子1 から入力される入力デー
タは、前記第１実施例と同様に、ＲＯＭで構成されるＣ
ＤＳ算出器10へも送られる。このＣＤＳ算出器10には、
入力データのｍビット毎に、テーブル番号発生器11から
「０〜２３」のテーブル番号データが入力される。

【００７３】ＣＤＳ算出器10は、テーブル番号データと
ｍビットの入力データとで指定される極性データを、テ
ーブル番号順に排他的論理和回路13へ出力する。また、
ＣＤＳ算出器10は、テーブル番号データとｍビットの入
力データとで指定されるＣＤＳデータを、テーブル番号
順に演算器12へ出力する。極性データ、及び、ＣＤＳデ
ータは、前記第１実施例と同義である。

【００７４】ＣＤＳ算出器10から排他的論理和回路13へ
出力された極性データは、前記第１実施例と同様に、２
４段の極性シフトレジスタ14に入力される。また、ＣＤ
Ｓ算出器10から出力されたＣＤＳデータは、前記第１実
施例と同様に、演算器12にて、直前に入力されて同一の
テーブル番号により処理されたＣＤＳデータに加算又は
減算され、その結果が、２４段のブロック内ＤＳＶシフ
トレジスタ15に入力される。上記加算又は減算の選択
は、前記第１実施例と同様に行われる。

【００７５】上述の処理により、２４段の極性シフトレ
ジスタ14には、最新に入力されたｍビットを各テーブル
番号の方式でｍ−ｎ変調し、さらに、ＮＲＺＩ変調して
得られた変調データの最終ビットの極性が、テーブル番
号順に各々記憶される。同様に、２４段のブロック内Ｄ
ＳＶシフトレジスタ15には、最新に入力されたｍビット
を各テーブル番号の方式でｍ−ｎ変調し、さらに、ＮＲ
ＺＩ変調して得られた変調データの最終ビットでのＤＳ
Ｖが、テーブル番号順に各々記憶される。

【００７６】本第２実施例では、上述の演算によりシフ
トレジスタ14に記憶されている最新のｍビット入力の変
調データの最終ビットの極性データと、シフトレジスタ
15に記憶されている最新のｍビット入力の変調データの
最終ビットのＤＳＶデータとが、テーブル番号順に、上
記シフトレジスト14,15 の各出力側から、順次、ＤＳＶ
算出器16b へ出力される。

【００７７】ＤＳＶ算出器16b には、レジスタ18a か
ら、直前のブロックに於いて選択された方式によりｍ−
ｎ変調され、更にＮＲＺＩ変調された変調ブロックデー
タの最終ビットでのＤＳＶデータが入力される。また、
ＤＳＶ算出器16b には、レジスタ18b から、直前のブロ
ックに於いて選択された方式によりｍ−ｎ変調され、更
にＮＲＺＩ変調された変調ブロックデータの最終ビット
の極性データが入力される。この極性データとＤＳＶデ
ータは、前記シフトレジスタ14,15 での最初のｍビット
に関する処理が終了したときにレジスタ18a,18b からＤ
ＳＶ算出器16b へ各々入力され、当該カレントブロック
に関する処理が終了するまでＤＳＶ算出器16b のレジス
タに保持されて、下記の演算に供される。

【００７８】ＤＳＶ算出器16b は、レジスタ18a から入
力された直前のブロックの最終ビットでのＤＳＶデータ
に、シフトレジスタ15から各ｍビットの処理毎に順次テ
ーブル番号順に入力されるＤＳＶデータ（各テーブル番
号のｍ−ｎ変調方式によりｍ−ｎ変調され、更にＮＲＺ
Ｉ変調された各ｎビットの変調データの最終ビットでの
ＤＳＶデータ）を加算又は減算して、その結果を、テー
ブル番号順に、｜ＤＳＶ｜比較器17c と遅延メモリ21a
へ出力する。即ち、履歴を考慮して得られたＤＳＶデー
タを、テーブル番号順に、｜ＤＳＶ｜比較器17c と遅延
メモリ21a へ出力する。また、上記加算又は減算後の最
終ビットの極性データを遅延メモリ21bへ出力する。な
お、ＤＳＶ算出器16b での上記加算又は減算の選択は、
直前のブロックに於いて選択された方式によりｍ−ｎ変
調され更にＮＲＺＩ変調された変調ブロックデータの最
終ビットの極性に応じて選択される。つまり、直前のブ
ロックの最終ビットの極性が低レベル「０」の場合は、
符号を反転する必要が無いため、加算が選択される。逆
に、直前のブロックの最終ビットの極性が高レベル
「１」の場合は、符号を反転する必要があるため、減算
が選択される。この符号反転の必要性の有無の原理は、
先述の各場合と同様である。

【００７９】｜ＤＳＶ｜比較器17c は、ＤＳＶ算出器16
b からテーブル番号順に送られて来る最新入力ｍビット
から得られた変調データの最終ビットでのＤＳＶデータ
（履歴を考慮済みのＤＳＶデータ）を、直前入力ｍビッ
トから得られた同一テーブル番号についての変調データ
の最終ビットでのＤＳＶデータ（履歴を考慮し、且つ、
当該ブロック内での絶対値が最大のＤＳＶデータ）と比
較して、絶対値が大きい方を、当該テーブル番号のＤＳ
Ｖデータとして、２４段の最大｜ＤＳＶ｜シフトレジス
タ20a へ出力する。即ち、当該テーブル番号に関するＤ
ＳＶデータを、絶対値が大きい値で更新して、２４段の
最大｜ＤＳＶ｜シフトレジスタ20a へ出力する。なお、
上記直前入力ｍビットから得られた同一のテーブル番号
についての変調データの最終ビットのＤＳＶデータは、
２４段の最大｜ＤＳＶ｜シフトレジスタ20a の出力側か
ら、｜ＤＳＶ｜比較器17c へ供給される。

【００８０】上述の処理により、２４段の最大｜ＤＳＶ
｜シフトレジスタ20a には、カレントブロック内に於い
てＤＳＶの絶対値が最大であるＤＳＶデータが、テーブ
ル番号順に各々記憶される。

【００８１】したがって、１ブロック分の処理が終了し
たとき、２４段の最大｜ＤＳＶ｜シフトレジスタ20a に
は、当該カレントブロック内でのＤＳＶの絶対値の最大
値がテーブル番号順に各々記憶されている。各ＤＳＶデ
ータ（最大値データ）は、当該カレントブロックの処理
が終了したとき、テーブル番号順に、｜ＤＳＶ｜比較器
17b へ送られる。その後、２４段の最大｜ＤＳＶ｜シフ
トレジスタ20a はリセットされて、次ブロックのための
処理が同様に行われる。

【００８２】｜ＤＳＶ｜比較器17b は、２４段の最大｜
ＤＳＶ｜シフトレジスタ20a からテーブル番号順に送ら
れて来るカレントブロックのＤＳＶデータ（履歴を考慮
済みで、当該カレントブロック内での当該テーブル番号
に関する絶対値が最大のＤＳＶデータ）を、従前に記憶
していた従前のテーブル番号に関するＤＳＶデータと比
較して、絶対値が小さい方をＤＳＶデータとして記憶す
る。即ち、ＤＳＶデータを、絶対値の小さい値で更新す
る。

【００８３】また、｜ＤＳＶ｜比較器17b は、上記比較
の結果、２４段の最大｜ＤＳＶ｜シフトレジスタ20a か
ら入力されたカレントテーブル番号に関するＤＳＶデー
タの絶対値が、従前に記憶していた従前のテーブル番号
に関するＤＳＶデータの絶対値より小さい場合は、レジ
スタ18a,18b の入力側の各スイッチを、各々遅延メモリ
21a,21b の各出力側に設定する。これにより、レジスタ
18a には、カレントテーブル番号に関する変調ブロック
データの最終ビットでのＤＳＶデータが記憶され、レジ
スタ18b には、その極性が記憶される。

【００８４】したがって、｜ＤＳＶ｜比較器17b に於け
るカレントブロックの処理が終了したとき、レジスタ18
a には、変調ブロック内に於いてＤＳＶデータの絶対値
の最大値が最小になるｍ−ｎ変調方式でｍ−ｎ変調さ
れ、更にＮＲＺＩ変調された場合に於ける、当該変調ブ
ロックデータの最終ビットでのＤＳＶデータが記憶され
ている。また、レジスタ18b には、上記場合に於ける、
変調ブロックデータの最終ビットの極性データが記憶さ
れている。

【００８５】最終のテーブル番号に関する処理が終了す
ると、｜ＤＳＶ｜比較器17b は、変調ブロック内に於い
てＤＳＶデータの絶対値の最大値が最小になるｍ−ｎ変
調方式を示すテーブル番号データを、ＲＬＬ変調器3 と
変調方式番号発生器6 へ出力する。その後、｜ＤＳＶ｜
比較器17b はリセットされて、次ブロックのための処理
が同様に行われる。

【００８６】ＲＬＬ変調器3 は、１ブロックメモリ2 内
のデータを格納順に読み出して、ｍビットづつｍ−ｎ変
調して、（ｄ，ｋ；ｍ，ｎ）符号に変換する。その際に
用いられるｍ−ｎ変調方式は、｜ＤＳＶ｜比較器17b か
ら上述の如く送られて来るテーブル番号データによって
指定される方式である。

【００８７】変調方式番号発生器6 は、｜ＤＳＶ｜比較
器17b から上述の如く入力されるテーブル番号データに
対応するｎビットの番号データを発生する。また、同期
信号発生器8 はｎビットの同期信号を発生する。これら
のｎビットデータは、スイッチ9 によりＲＬＬ変調器3
の出力に多重され、更にＮＲＺＩ変調器4 によりＮＲＺ
Ｉ変調されるのであるが、このＮＲＺＩ変調データのＤ
ＳＶの絶対値が小さくなるように、上記番号データと同
期信号が選ばれるものとする。

【００８８】1-4.第３実施例（復調器の実施例：図３） 前述の第１又は第２の実施例の変調器により変調され、
光ディスクに記録された情報は、図３の復調回路を備え
た装置によって再生される。

【００８９】即ち、この回路は、入力端子40に入力され
る再生データを、ＮＲＺＩ復調器41にて復調し、復調出
力を変調方式番号検出器42に入力する。この変調方式番
号検出器42は、同期信号に続く変調方式番号を検出し、
その検出出力をＲＬＬ復調器44に供給する。ＲＬＬ復調
器44は、検出された変調方式番号に対応するｎ−ｍ復調
方式で復調を行い、復調出力を出力端子45に供給してい
る。

【００９０】２．変調番号 次に、前記変調番号からｒビット（ｒは小さい値が望ま
しい）の変調番号データを生成し、これに、入力データ
の各ｍビットを各々ｎビットにｍ−ｎ変調（変換）して
得られたｍ−ｎ変調データを多重し、この多重データを
ＮＲＺＩ変調する際に、そのＤＳＶの絶対値を最小にす
る例を、「ｄ＝２，ｒ＝１５」の場合に即して説明す
る。なお、ｄは、（ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号のｄで
ある。また、ｒビットの変調番号データを情報部と検査
部で構成し、このｒビットの変調番号データが、全体
（情報部＋検査部）として、前記（ｄ，ｋ；ｍ，ｎ）Ｒ
ＬＬ符号のｄ制約を満たすようにした例を、ｄ＝２，ｒ
＝１５の場合について説明する。換言すれば、ｄを比較
的大きくし、且つ、ｒを比較的小さくした場合に於い
て、ｄ制約を満たすようにした例を説明する。

【００９１】2-1.変調の原理（図１１） まず、図１１を参照して、本発明の変調の原理を説明す
る。入力データの各ｍビットを各々ｎビットに変換する
部分については、前述の図４と同様であるため、説明は
省略する。なお、図４との共通部分とは、入力端子28、
シリアル／パラレル変換器29、ｍ−ｎ変調器30、ＤＳＶ
演算器31、最小｜ＤＳＶ｜選択器32、メモリ37、セレク
タ33、パラレル／シリアル変換器34、変調方式番号付加
器36、ＮＲＺＩ変調器38、及び出力端子35である。

【００９２】図１１では、ｊ個のｍ−ｎ変調方式に対応
するｊ個の番号を各々ビットデータに変換し、各ビット
データに各々誤り訂正符号を付加してｒビットとし、こ
の誤り訂正符号付加後のｒビットのビットデータが全体
としてｄ制約を満たすようにして、これを、変調方式番
号データとして、変調方式番号誤り訂正符号付加器39に
て多重している。

【００９３】なお、ｄ制約とは、（ｄ，ｋ；ｍ，ｎ）Ｒ
ＬＬ符号に関する制約であり、ｎビットデータに符号変
換された変調データでは、各「１」と「１」の間に、少
なくとも「ｄ」個の「０」が存在しなければならないと
いう制約である。

【００９４】例えば、図６は「０〜２３」という２４個
の番号で、（１，ｋ；ｍ，ｎ）ＲＬＬ符号の場合、即
ち、「ｄ＝１」の場合を示す。「０〜２３」という２４
個の番号は、３２個より少ないため、本来、５ビットの
データで表すことが可能であるが、「ｄ＝１」の制約を
満たすためには７ビットが必要である。このため、情報
部（「０〜２３」の番号部）に、各々７ビットを割り当
てる。

【００９５】上記７ビットの各データに、図９の（ａ）
に示す生成多項式Ｇ（ｄ＝１の場合の生成多項式）を乗
算することで、各々４ビットの誤り訂正符号を得る。し
かし、これら４ビットの誤り訂正符号は、そのままで
は、「ｄ＝１」の制約を満足できない場合がある。即
ち、「１１」と連続する場合がある。このため、４ビッ
トの誤り訂正符号を８ビットから成る検査部の奇数ビッ
トに割り当て、偶数ビットには「０」を代入すること
で、「ｄ＝１」の制約を遵守するようにした誤り訂正符
号とし、これを付加した変調方式番号データを発生して
いる。

【００９６】さらに、検査部の偶数ビットに代入した
「０」のうち、その前後のビットがともに「０」の場
合、「０」の代わりに「１」を代入しても、「ｄ＝１」
の制約を満たすことができる。かかるビットを、図６に
「＊」で示す。このような場合には、直流成分が最小に
なるように、「０」又は「１」を選択する。

【００９７】図８は、「０〜２３」という２４個の変調
方式番号で、（２，ｋ；ｍ，ｎ）ＲＬＬ符号の制約、即
ち、「ｄ＝２」の制約を満たし、且つ、変調方式番号デ
ータのビット数ｒを小さくした例を示す。図８では、ｒ
＝１５のうち、情報部に若干多めの１１ビットを割り当
て、その中から「ｄ＝２」の制約を満たす情報語を選び
出す。更に、図９（ｂ）の生成多項式を乗算することで
得られる４ビットの検査部を上記各情報語に付加して、
全体が「ｄ＝２」の制約を満たす組合せ（情報部１１ビ
ットと検査部４ビットの組合せ）を２４個抽出して、こ
れを、変調方式番号データとして採用している。このよ
うに選択することで、「ｄ＝２」を満たし、且つ、ｒの
小さな変調方式番号データを得ることができる。

【００９８】本発明では、同期信号及び変調方式番号デ
ータに、前記入力データのｍ−ｎ変調データを多重し
て、これらを、ＮＲＺＩ変調した場合に、そのＤＳＶが
小さくなるように、上述の２種類の変調方式番号データ
の一方を選択している。また、本発明では、（ｄ，ｋ；
ｍ，ｎ）ＲＬＬ符号のｄを大きく（ｄ＝２）するととも
に、ビット数ｒを小さく抑えた変調方式番号データを提
供している。以下、具体的回路に即して、２種類の変調
方式番号データの一方を選択する実施例（「ｄ＝１」の
実施例）と、「ｄ＝２」での変調方式番号データを与え
る実施例を説明する。

【００９９】2-2.第４実施例（変調器の実施例：図５） 第４実施例（図５）は、第１実施例（図１）と略同様で
ある。このため、図１と同様の部分の説明は省略する。
図１との共通部分とは、入力端子1 、１ブロックメモリ
2 、ＲＬＬ変調器3 、ＮＲＺＩ変調器4 、出力端子5 、
ＣＤＳ算出器10、テーブル番号発生器11、排他的論理和
回路13、演算器12、２４段の極性シフトレジスタ14、２
４段のＤＳＶシフトレジスタ15、ＤＳＶ算出器16a 、｜
ＤＳＶ｜比較器17a 、レジスタ18a 、レジスタ18b 、変
調方式番号発生器6 、同期信号発生器8 である。図１に
無い部分は、変調方式番号誤り訂正符号発生器27であ
る。また、図１と若干異なっている部分は、スイッチ9
である。

【０１００】先述のように、｜ＤＳＶ｜比較器17a に於
いてカレントブロックの最終のテーブル番号で示される
ＤＳＶデータの比較処理が終了すると、｜ＤＳＶ｜比較
器17a は、変調ブロックデータの最終ビットでのＤＳＶ
データの絶対値が最小になるｍ−ｎ変調方式を示すテー
ブル番号データを、ＲＬＬ変調器3 と変調方式番号発生
器6 へ出力する。

【０１０１】これに対応して、変調方式番号発生器6
は、上記テーブル番号データに対応する７ビットの番号
データ（図６；「ｄ＝１」の場合）を発生する。この７
ビットの番号データは、スイッチ9 の端子へ出力される
とともに、変調方式番号誤り訂正符号発生器27へ送られ
る。

【０１０２】変調方式番号誤り訂正符号発生器27は、変
調方式番号発生器6 から入力された７ビットの番号デー
タに、図９の（ａ）生成多項式Ｇ（「ｄ＝１」の場合）
を乗算し、これによって得られる４ビットデータに「ｄ
＝１」の制約を満たすように４個の「０」を配して成る
８ビットの誤り訂正符号を発生する。

【０１０３】この誤り訂正符号が２種類存在する場合
（図６の「＊」参照）、変調方式番号誤り訂正符号発生
器27は、ＲＬＬ変調器3 から出力される選択された方式
でｍ−ｎ変調されたデータを多重してＮＲＺＩ変調した
場合に於いてＤＳＶが小さくなる方の誤り訂正符号を選
択して、スイッチ9 の端子へ出力する。

【０１０４】スイッチ9 は、同期信号発生器8 から発生
される同期信号、変調方式番号発生器6 から発生される
７ビットの変調方式番号データ、変調方式番号誤り訂正
符号発生器27から発生される８ビットの誤り訂正符号、
及び、ＲＬＬ変調回路3 から出力される１ブロック分の
ｍ−ｎ変調データを多重して、ＮＲＺＩ変調器4 へ出力
する。こうして、多重データがＮＲＺＩ変調される。

【０１０５】なお、上記では、「ｄ＝１」の場合を説明
しているが、「ｄ＝２」（図８）の場合、前述のように
誤り訂正符号は１種類のみであるため、変調方式番号誤
り訂正符号発生器27は、ＤＳＶの絶対値の大小を比較す
ることなく、誤り訂正符号をスイッチ9 の端子へ出力す
る。

【０１０６】2-3.第５実施例（変調器の実施例：図７） 第５実施例（図７）は、第２実施例（図２）と略同様で
ある。このため、図２と同様の部分の説明は省略する。
図２との共通部分とは、入力端子1 、１ブロックメモリ
2 、ＲＬＬ変調器3 、ＮＲＺＩ変調器4 、出力端子5 、
ＣＤＳ算出器10、テーブル番号発生器11、排他的論理和
回路13、演算器12、２４段の極性シフトレジスタ14、２
４段のＤＳＶシフトレジスタ15、｜ＤＳＶ｜比較器17c
、２４段の最大｜ＤＳＶ｜シフトレジスタ20a 、レジ
スタ18a 、レジスタ18b 、｜ＤＳＶ｜比較器17b 、遅延
メモリ21a、遅延メモリ21b 、変調方式番号発生器6 、
同期信号発生器8 である。図２に無い部分は、変調方式
番号誤り訂正符号発生器27、｜ＤＳＶ｜比較器17d 、２
４段の最大｜ＤＳＶ｜シフトレジスタ20b 、｜ＤＳＶ｜
比較器17e 、遅延メモリ21c 、遅延メモリ21d 、及びセ
レクタ22、である。また、図２と若干異なっている部分
は、ＤＳＶ算出器16c(図２ではＤＳＶ算出器16b)、スイ
ッチ9 である。

【０１０７】先述の図２の例では、ＤＳＶ算出器16b 、
｜ＤＳＶ｜比較器17c 、及び、２４段の最大｜ＤＳＶ｜
シフトレジスタ20a により、カレントブロック内のカレ
ントｍビットのｍ−ｎ変調データに関して、ＮＲＺＩ変
調後の履歴を考慮したＤＳＶが、各テーブル番号別に算
出され、これらが、｜ＤＳＶ｜比較器17b にて順に比較
されることで、カレントブロック内のＤＳＶの絶対値の
最大値が最小となるｍ−ｎ変調方式が選択されている。

【０１０８】本例では、この選択が、２種類の変調方式
番号データ（図６の「＊」参照）に起因する２種類の履
歴を考慮して、２通り行われる。即ち、変調方式番号デ
ータは、ＲＬＬ変調器3 から出力されるｍ−ｎ変調ブロ
ックデータの先頭に、スイッチ9 に於いて付加されるの
であるが、変調方式番号データが図６の如く２種類存在
し得る場合、何れの変調方式番号データが付加されるか
によって、上述のＤＳＶが異なってしまい、その結果、
カレントブロック内のＤＳＶの絶対値の最大値が最小と
なるｍ−ｎ変調方式も異なってしまう。

【０１０９】このため、本例では、図２のＤＳＶ算出器
16b に代えてＤＳＶ算出器16c を設け、このＤＳＶ算出
器16c から２系統の処理を行い、その結果を、｜ＤＳＶ
｜比較器17e にて比較して、２種類の変調方式番号デー
タに起因する２種類の履歴を考慮した上で、カレントブ
ロック内のＤＳＶの絶対値の最大値が最小となるｍ−ｎ
変調方式を特定するとともに、併せて、２種類の変調方
式番号データの一方を特定することにより、ＮＲＺＩ変
調器4 から出力されるビットストリームのＤＳＶを最小
にしているのである。

【０１１０】なお、上記に於いて、２系統の処理とは、
「｜ＤＳＶ｜比較器17c 、２４段の最大｜ＤＳＶ｜シフ
トレジスタ20a 、遅延メモリ21a 、遅延メモリ21b 」の
系統と、「｜ＤＳＶ｜比較器17d 、２４段の最大｜ＤＳ
Ｖ｜シフトレジスタ20b 、遅延メモリ21c 、遅延メモリ
21d 」の系統である。何れの系統の処理中であるかに応
じて、セレクタ22が切り換えられる。

【０１１１】また、両系統の処理結果は、「｜ＤＳＶ｜
比較器17e にて比較され、上述のように、カレントブロ
ック内のＤＳＶの絶対値の最大値が最小となるｍ−ｎ変
調方式が特定されるとともに、これを実現するための変
調方式番号データが特定されて、これらが、変調方式番
号発生器（変調モード信号発生器）6 と変調方式番号誤
り訂正符号発生器27へ出力され、先述の処理に供され
る。

【０１１２】つまり、スイッチ9 は、同期信号発生器8
から発生される同期信号、変調方式番号発生器6 から発
生される７ビットの変調方式番号データ、変調方式番号
誤り訂正符号発生器27から発生される８ビットの誤り訂
正符号、及び、ＲＬＬ変調回路3 から出力される１ブロ
ック分のｍ−ｎ変調データを多重して、ＮＲＺＩ変調器
4 へ出力する。こうして、多重データがＮＲＺＩ変調さ
れる。

【０１１３】なお、上記では、「ｄ＝１」の場合を説明
しているが、「ｄ＝２」（図８）の場合、前述のように
誤り訂正符号は１種類のみであるため、上述の２系統の
処理のうち、一方は不要となる。

【０１１４】2-4.第６実施例（復調器の実施例：図１
０） 前述の第４又は第５の実施例の変調器により変調され、
光ディスクに記録された情報は、図１０の復調回路を備
えた装置によって再生される。

【０１１５】図１０の回路は、先述の図３の回路と略同
様であるため、図３の回路と同一の要素については同一
の符号で示し、説明は省略する。図１０の回路は、変調
方式番号用誤り訂正復号器43を備えている点で図３の回
路と異なる。

【０１１６】変調方式番号用誤り訂正復号器43は、変調
方式番号データの下位８ビットにパリティ検査行列Ｈ
（図９の（ａ））を乗算し、その結果を、検査部（図
６）と比較することにより、誤りの有無を検査するとと
もに変調方式番号データを特定している。なお、図９の
（ａ）と図６は「ｄ＝１」の場合であるが、「ｄ＝２」
の場合であれば、図９の（ｂ）と図８とが用いられる。

【０１１７】３．変調方式番号を情報語に含める場合 上述の第１〜第６実施例では、情報語、即ち、本来の記
録／再生対象のデータを選択された方式でｍ−ｎ変調
し、これに、選択されたｍ−ｎ変調方式を示す変調方式
番号をｄ制約を満たすように符号化して成るデータを付
加しているが、これに代えて、変調方式番号を情報語に
含めてｍ−ｎ変調することもできる。以下、そのような
方式を、第７〜第９の各実施例に即して説明する。

【０１１８】3-1.データフォーマット 図１２は、前述の第１〜第６実施例でのデータフォーマ
ット（上段）と、下記の第７〜第９実施例でのデータフ
ォーマット（下段）を示す。

【０１１９】図示上段のように、第１〜第６実施例で
は、ｍ−ｎ変調方式の選択単位である１ブロックのデー
タは、同期信号ＳＹＮＣ、当該ブロックのｍ−ｎ変調方
式を示す変調方式番号部（図では変調モード信号部）、
及び、本来の記録／再生対象の情報を有するデータ部か
ら成る。また、誤り訂正符号は、変調方式番号部とデー
タ部の各々に、各々「検査部」「データの誤り符号」と
して付加されている。

【０１２０】一方、第７〜第９実施例では、図示下段の
ように、１ブロックのデータは、同期信号ＳＹＮＣとデ
ータ部とから成り、データ部に、当該ブロック内の本来
の記録／再生対象の情報の記述方式を示す番号データが
含められている。また、誤り訂正符号は、記述方式を示
す番号データと本来の記録／再生対象の情報とから成る
データ群について、一括して演算して付加されている。

【０１２１】上記に於いて、記述方式とは、任意の情報
を任意のｍビット配列に対応付ける方式であり、少なく
とも１つの同一情報に対応するｍビット配列が記述方式
間で異なるようにすることで、複数の記述方式が用意さ
れている。例えば、「Ａ」という情報に対して、第１の
記述方式では「００００」を割り当て、第２の記述方式
では第１の方式とは異なる「１０００」を割り当て、第
３の記述方式では第２の方式と同じ「１０００」を割り
当てる。また、「Ｂ」という情報に対して、第１の記述
方式では「０００１」を割り当て、第２の記述方式では
第１の方式と同じ「０００１」を割り当て、第３の記述
方式では第２の方式とは異なる「００１０」を割り当て
る。このように、少なくとも１つの同一情報に対応する
ｍビット配列が記述方式間で異なるように割り当てられ
ている。

【０１２２】3-2.第７実施例（変調器の実施例：図１
３） 入力されるデータは、まず、各々記述方式が異なるｊ種
類のデータに変換される。例えば、ｍ−ｎ変調に於ける
符号変調の単位であるｍビットをデータ変換の単位とし
て、ｊ種類のデータ変換器51a により、各々記述方式が
異なるｊ種類のデータであって符号変調の単位がｍビッ
トであるデータに変換される（ｍ−ｍ変換）。ｍ−ｍ変
換とは、或る記述方式のｍビットのデータを、別の記述
方式の対応するｍビットのデータにデータ変換すること
をいう。なお、ｊ種類のデータ変換器51a は、入力デー
タを、各々記述方式が異なるｊ種類のデータに変換する
機能を果たせば足りるものであり、例えば、変換単位
も、必ずしもｍビットでなくともよい。つまり、変換後
のデータが、変換前と同じくｍビットを符号変調の単位
として記述されていればよい。

【０１２３】ｍ−ｍ変換された１ブロック分の各記述方
式のデータは、次に、ｊ種類データ変換番号多重器52a
により、当該ブロックの記述方式を示すデータ変換番号
データを多重される。ここで、１ブロックとは、或る所
定数のｍビットで構成されるデータ量をいい、｜ＤＳＶ
｜比較の単位となる。

【０１２４】記述方式を示す番号データを各々多重され
た各記述方式のブロック（番号付加ブロック）は、次
に、ｊ種類誤り訂正符号化器53a により当該番号付加ブ
ロックの誤り訂正符号を演算して付加されて、請求項に
記載の誤り訂正符号付加ブロックとされる。このよう
に、本実施例では、番号データと本来の記録／再生対象
の情報とから成るデータ全体について誤り訂正を行って
いるため、積符号等の適用が可能となり、誤り訂正能力
が強化される。各記述方式の誤り訂正符号付加ブロック
の各データは、各々１ブロックメモリ54a に格納される
とともに、ｊ種類｜ＤＳＶ｜演算・比較器55に入力され
る。

【０１２５】次に、上記各記述方式の誤り訂正符号付加
ブロックが、ｊ種類｜ＤＳＶ｜演算・比較器55にて、｜
ＤＳＶ｜を相互に比較され、絶対値が最小となる誤り訂
正符号付加ブロックが選択される。ここで、比較される
べき絶対値は、例えば、誤り訂正符号付加ブロックの最
終ビットに於ける値である。或いは、誤り訂正符号付加
ブロック内での最大振幅の絶対値が最小となる誤り訂正
符号付加ブロックを選択してもよい。この点について
は、前述の第１実施例等で詳述したため、ここでの説明
は割愛する。また、ｊ種類｜ＤＳＶ｜演算・比較器55の
構成についても前述の第１実施例等で詳述しているた
め、同様に、説明は割愛する。

【０１２６】｜ＤＳＶ｜が最小となる誤り訂正符号付加
ブロックが選択されると、その情報がセレクタ56へ送ら
れ、セレクタ56により、｜ＤＳＶ｜が最小の誤り訂正符
号付加ブロックがＲＬＬ変調器57へ入力される。これに
より、ＲＬＬ変調器57にてｍ−ｎ変調が行われ、その
後、ＮＲＺＩ変調器58にてＮＲＺＩ変調が行われる。Ｒ
ＬＬ変調器57及びＮＲＺＩ変調器58の構成や機能につい
ては前述の第１実施例等で詳述したため、ここでの説明
は割愛する。

【０１２７】3-3.第８実施例（変調器の実施例：図１
４） 第８実施例は、ブロックメモリの数を減らすことを目的
として構成された回路である。即ち、前述の第７実施例
では、各記述方式の誤り訂正符号付加ブロックを、各々
１ブロックメモリ54a に格納しているため、ブロックメ
モリ54a 全体としては、ｊブロック分の容量が必要であ
った。このことに鑑み、本第８実施例では、入力データ
を１ブロックメモリ54b に記憶することで、１ブロック
メモリ54b の必要容量を１ブロック分としている。な
お、以下の説明で、第７実施例と同様の部分について
は、説明を簡略化する。

【０１２８】まず、ｊ種類データ変換器51a 、ｊ種類デ
ータ変換番号多重器52a 、及び、ｊ種類誤り訂正符号化
器53a により、各記述方式に基づく誤り訂正符号付加ブ
ロックが演算され、これらが、ｊ種類｜ＤＳＶ｜演算・
比較器55にて相互に比較されて、｜ＤＳＶ｜が最小の誤
り訂正符号付加ブロックが選択される。この選択結果が
データ変換器51b に送られる。

【０１２９】上記選択結果が入力されると、データ変換
器51b は、｜ＤＳＶ｜が最小の誤り訂正符号付加ブロッ
クが基づいている記述方式のデータとなるように、１ブ
ロックメモリ54b から読み出したデータをｍ−ｍ変換す
る。このｍ−ｍ変換されたデータに、データ変換番号多
重器52b にて当該記述方式を示す番号データが多重さ
れ、さらに、誤り訂正符号化器53b にて誤り訂正符号が
演算されて付加され、その後、ＲＬＬ変調器57にてｍ−
ｎ変調され、さらに、ＮＲＺＩ変調器58にてＮＲＺＩ変
調されて出力される。

【０１３０】3-4.第９実施例（復調器の実施例：図１
５） 図１５は、図１３又は図１４の変調器により、図１２の
下段の如く構成されたデータを復調する回路である。

【０１３１】本復調器に入力されるデータは、まず、Ｎ
ＲＺＩ復調器61にてＮＲＺＩ復調され、次に、ＲＬＬ復
調器62にてｎ−ｍ復調される。このｎ−ｍ復調されたデ
ータについて、誤り訂正復号化器63にて誤り訂正が行わ
れる。次に、誤り訂正後のデータから、データ変換番号
検出器64にて、記述方式を示す番号データが検出され、
この番号データが、データ逆変換器65に送られる。

【０１３２】データ逆変換器65は、データ変換番号検出
器64から入力された番号データに基づいて、誤り訂正復
号化器63から入力されるデータをｍ−ｍ逆変換する。こ
れにより、データは、元の記述方式のデータ（図１３又
は図１４の変調回路へ入力されるときのデータ）に戻さ
れる。

【０１３３】

【発明の効果】以上説明したように、本発明では、１ブ
ロック分のデータ毎にｍ−ｎ変調方式が選択されるた
め、直流レベル変動の小さな変調出力が効率よく成され
る。また、本発明に於いて、ブロックの最終タイミング
で直流レベルを検出して記憶するようにした場合には、
その直流レベルを評価に利用することで、回路を簡単に
できる。また、本発明に於いて、ブロック内の各タイミ
ングに於ける直流レベルを評価するようにした場合に
は、直流レベルの絶対値を最小にできる。

【０１３４】また、本発明では、選択された変調方式を
示す変調方式番号情報の変調方式番号データが複数存在
する場合には、該データに変調ブロックデータを結合し
た場合に於ける直流成分を評価してｍ−ｎ変調方式を選
択することで、全体として最適な記録信号を得ることが
できる。また、変調方式番号情報を本発明のように選ぶ
ことで、直流レベル変動の小さな変調出力を得ることが
できる。

【０１３５】また、本発明では、１ブロック分のデータ
毎のｍ−ｎ変調方式の選択と等価のｍ−ｍデータ変換を
１ブロック分のデータ毎に選択することで｜ＤＳＶ｜を
小さくしているため、直流レベル変動の小さな変調出力
を効率よく達成できる。

【０１３６】更に、本発明によると、復調側に於いてブ
ロック毎に変調方式を検出して復調方式を切り換えるだ
けで復調が可能になり、簡単な回路で復調ができる。

【図面の簡単な説明】

【図１】本発明の第１実施例であるディジタル変調回路
のブロック図。

【図２】本発明の第２実施例であるディジタル変調回路
のブロック図。

【図３】本発明の第３実施例であるディジタル復調回路
のブロック図。

【図４】本発明の第１の変調原理を示すブロック図。

【図５】本発明の第４実施例であるディジタル変調回路
のブロック図。

【図６】本発明の第４及び第５実施例で用いられる変調
方式番号データの並びをｄ＝１について示すデータ構成
図。

【図７】本発明の第５実施例であるディジタル変調回路
のブロック図。

【図８】本発明の第４及び第５実施例で用いられる変調
方式番号データの並びをｄ＝２について示すデータ構成
図。

【図９】本発明の第４，第５，及び第６実施例で用いら
れる誤り訂正符号の生成多項式Ｇとパリティ検査行列Ｈ
を示し、（ａ）はｄ＝１の場合、（ｂ）はｄ＝２の場合
を各々示す。

【図１０】本発明の第６実施例であるディジタル復調回
路のブロック図。

【図１１】本発明の第２の変調原理を示すブロック図。

【図１２】本発明のデータフォーマットを示す説明図で
あり、上段は第１〜第６実施例でのデータフォーマット
を示し、下段は第７〜第９実施例でのデータフォーマッ
トを示す。

【図１３】本発明の第７実施例であるディジタル変調回
路のブロック図。

【図１４】本発明の第８実施例であるディジタル変調回
路のブロック図。

【図１５】本発明の第９実施例であるディジタル復調回
路のブロック図。

フロントページの続き (56)参考文献 特開 平２−34038（ＪＰ，Ａ) 特開 平３−80713（ＪＰ，Ａ) 特開 昭60−69866（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 7/14 H04L 25/49

Claims (54)

(57)【特許請求の範囲】
1. 【請求項１】 入力ディジタルデータｍビットを変調単
   位として、ｎ（但しｎ＞ｍ）ビットの変調データに変調
   するディジタル変調方法に於いて、 所定数分の変調単位の入力ディジタルデータのブロック
   を、複数種類の変調データに変調したときの各変調ブロ
   ックデータの直流成分をそれぞれ検出し、 前記検出結果に基づき、前記直流成分の絶対値が小さい
   変調ブロックデータを選択し、 前記選択した変調ブロックデータに種類選択識別情報を
   付加して出力データを発生する、 ディジタル変調方法。
2. 【請求項２】 入力されるディジタルデータの各ｍビッ
   トを符号変調の単位として、各ｍビットをｎビット（但
   しｎ＞ｍ）の変調データに各々ｍ−ｎ変調するディジタ
   ル変調方法に於いて、 所定数分の符号変調の単位で構成されるディジタルデー
   タのブロックを、複数種類のｍ−ｎ変調方式により各々
   ｍ−ｎ変調して得られる各変調ブロックデータの直流成
   分を相互に比較し、 前記直流成分の絶対値が小さい変調ブロックデータに対
   応するｍ−ｎ変調方式を選択し、 前記選択したｍ−ｎ変調方式を用いて前記ディジタルデ
   ータのブロックをｍ−ｎ変調して変調ブロックデータを
   生成し、 前記選択したｍ−ｎ変調方式を示す変調方式番号情報を
   前記変調ブロックデータに付加して出力する、 ディジタル変調方法。
3. 【請求項３】 請求項１、又は請求項２に於いて、 前記選択は、前記変調ブロックデータの最終ビットでの
   直流成分の累積値の絶対値が最小の変調ブロックデータ
   を特定することに基づいて行う、 ディジタル変調方法。
4. 【請求項４】 請求項１、又は請求項２に於いて、 前記選択は、前記変調ブロックデータの最大振幅の絶対
   値が最小の変調ブロックデータを特定することに基づい
   て行う、 ディジタル変調方法。
5. 【請求項５】 請求項１に於いて、 前記直流成分は前記変調ブロックデータを演算処理して
   求め、 前記選択は前記変調ブロックデータを記憶手段から読み
   出すことで行う、 ディジタル変調方法。
6. 【請求項６】 請求項１に於いて、 前記直流成分は前記変調ブロックデータの生成過程での
   演算により求め、 前記種類識別情報を付加されるべき変調ブロックデータ
   は、前記選択に基づいて変調ブロックデータを再生成し
   て得る、 ディジタル変調方法。
7. 【請求項７】 請求項２に於いて、 前記直流成分は、ｍビット入力データとｍ−ｎ変調方式
   とによって一義的に指定されるデータに基づいて得る、 ディジタル変調方法。
8. 【請求項８】 請求項１、又は請求項２に於いて、 前記変調ブロックデータは、ｍ−ｎ変調後のデータを更
   にＮＲＺＩ変調して得られるＮＲＺＩ変調データであ
   る、 ディジタル変調方法。
9. 【請求項９】 請求項１乃至請求項８のディジタル変調
   方法によって生成された変調データを復調するディジタ
   ル復調方法であって、 ｎビットを復調単位とする所定単位数分の変調ブロック
   データと、その変調方式を示す種類識別情報とを入力
   し、 前記種類識別情報に応じて前記変調ブロックデータを復
   調する、 ディジタル復調方法。
10. 【請求項１０】 入力されるディジタルデータの各ｎビ
    ットを符号復調の単位として、各ｎビットをｍビット
    （但しｎ＞ｍ）の復調データに各々ｎ−ｍ復調するディ
    ジタル復調方法に於いて、 所定数分の符号復調の単位で構成されるブロックデータ
    のｎ−ｍ復調方式として、各ブロックデータ毎に付加さ
    れている当該ブロックデータの変調方式を示す変調方式
    番号情報に対応するｎ−ｍ復調方式を各ブロックデータ
    毎に選択し、 前記選択したｎ−ｍ復調方式を用いて各々対応するブロ
    ックデータをｎ−ｍ復調する、 ディジタル復調方法。
11. 【請求項１１】 入力ディジタルデータｍビットを変調
    単位として、ｎ（但しｎ＞ｍ）ビットの変調データに変
    調するディジタル変調回路に於いて、 入力ディジタルデータを変調して、変調の種類識別情報
    と該情報に対応する種類の変調データとより成る複数種
    類の出力データから、特定の出力データを選択して出力
    する変調手段と、 所定変調単位数分のデータ毎に前記各種類の変調データ
    の直流レベルをそれぞれ検出する直流レベル検出手段
    と、 前記直流レベル検出手段による検出結果に基づいて、直
    流成分が小さい種類の変調データを含む出力データを、
    前記所定変調単位数分のデータ毎に、前記変調手段から
    出力させる変調制御手段と、 をそれぞれ配して成るディジタル変調回路。
12. 【請求項１２】 請求項１１に於いて、 前記変調手段は、前記所定変調単位数分のデータの最終
    ビットに於ける直流成分の累積値の絶対値が最小の変調
    データを選択して出力する、 ディジタル変調回路。
13. 【請求項１３】 請求項１１に於いて、 前記変調手段は、前記所定変調単位数分のデータ内の直
    流成分の絶対値の最大値が最小の変調データを選択して
    出力する、 ディジタル変調回路。
14. 【請求項１４】 請求項１１に於いて、 前記直流レベル検出手段は、記憶手段に記憶される各種
    類の変調データを演算処理して各々の直流レベルを求
    め、 前記変調手段は、前記選択した出力データに含まれるべ
    き種類の変調データを前記記憶手段から読み出す、 ディジタル変調回路。
15. 【請求項１５】 請求項１１に於いて、 前記直流レベル検出手段は、各種類の変調データを生成
    する過程に於いて各々の直流レベルを演算し、 前記変調手段は、前記選択した出力データに含まれるべ
    き種類の変調データを再生成する、 ディジタル変調回路。
16. 【請求項１６】 請求項１１に於いて、 前記出力データは、ＮＲＺＩ変調データである、 ディジタル変調回路。
17. 【請求項１７】 入力されるディジタルデータの各ｍビ
    ットを符号変調の単位として、各ｍビットをｎビット
    （但しｎ＞ｍ）の変調データに各々ｍ−ｎ変調するディ
    ジタル変調回路に於いて、 所定数分の符号変調の単位で構成されるディジタルデー
    タのブロックを、複数種類のｍ−ｎ変調方式により各々
    ｍ−ｎ変調して得られる各変調ブロックデータの直流成
    分を各々求める演算手段と、 前記各直流成分の絶対値の大小を相互に比較する比較手
    段と、 前記比較手段による比較結果に基づいて、前記直流成分
    の絶対値が小さい変調ブロックデータに対応するｍ−ｎ
    変調方式を選択する選択手段と、 前記選択手段により選択したｍ−ｎ変調方式を用いて前
    記ディジタルデータのブロックをｍ−ｎ変調して変調ブ
    ロックデータを生成する変調手段と、 前記選択手段により選択したｍ−ｎ変調方式を示す変調
    方式番号情報を前記変調ブロックデータに付加する多重
    回路と、 を有するディジタル変調回路。
18. 【請求項１８】 請求項１７に於いて、 さらに、ｍビット入力データとｍ−ｎ変調方式とによっ
    て一義的に指定される原直流成分データの記憶されたＲ
    ＯＭを有し、 前記演算手段は、前記ＲＯＭから読み出される原直流成
    分データに基づいて前記直流成分を求める、 ディジタル変調回路。
19. 【請求項１９】 請求項１７に於いて、 前記選択手段は、前記変調ブロックデータの最終ビット
    での直流成分の累積値の絶対値が最小の変調ブロックデ
    ータに対応するｍ−ｎ変調方式を選択する、 ディジタル変調回路。
20. 【請求項２０】 請求項１７に於いて、 前記選択手段は、前記変調ブロックデータの最大振幅の
    絶対値が最小の変調ブロックデータに対応するｍ−ｎ変
    調方式を選択する、 ディジタル変調回路。
21. 【請求項２１】 請求項１７に於いて、 前記変調ブロックデータは、ｍ−ｎ変調後のデータを更
    にＮＲＺＩ変調して得られるＮＲＺＩ変調データであ
    る、 ディジタル変調回路。
22. 【請求項２２】 請求項１１乃至請求項２１のディジタ
    ル変調回路によって生成された変調データを復調するデ
    ィジタル復調回路であって、 変調データと該変調データの種類識別情報より成る入力
    データから、前記種類識別情報を検出する検出手段と、 複数種類の変調データから選択された変調データを復調
    して復調データを出力する復調手段と、 前記検出手段により検出された種類識別情報に基づき、
    前記復調手段の選択動作を制御する復調制御手段と、 を有するディジタル復調回路。
23. 【請求項２３】 入力されるディジタルデータの各ｎビ
    ットを符号復調の単位として、各ｎビットをｍビット
    （但しｎ＞ｍ）の復調データに各々ｎ−ｍ復調するディ
    ジタル復調回路に於いて、 所定数分の符号復調の単位で構成されるブロックデータ
    のｎ−ｍ復調方式として、各ブロックデータ毎に付加さ
    れている当該ブロックデータの変調方式を示す変調方式
    番号情報を検出する検出手段と、 前記検出手段により検出された前記変調方式番号情報に
    対応するｎ−ｍ復調方式を各ブロックデータ毎に選択す
    る選択手段と、 前記選択手段により選択されたｎ−ｍ復調方式を用いて
    各々対応するブロックデータをｎ−ｍ復調する復調手段
    と、 を有するディジタル復調回路。
24. 【請求項２４】 入力されるディジタルデータの各ｍビ
    ットを符号変調の単位として、各ｍビットをｎビット
    （但しｎ＞ｍ）の変調データに各々ｍ−ｎ変調して
    （ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号を得るディジタル変調方
    法に於いて、 所定数分の符号変調の単位で構成されるディジタルデー
    タのブロックを複数種類のｍ−ｎ変調方式により各々ｍ
    −ｎ変調して得られる複数種類の変調ブロックデータ
    を、前記複数種類のｍ−ｎ変調方式に１対１に対応する
    各変調方式番号情報の各々からｄ制約を満たすように１
    種類以上づつ得られる変調方式番号データに、各々変調
    方式を対応付けて結合した場合に於ける、各結合データ
    の直流成分を相互に比較し、 前記直流成分の絶対値が小さい前記結合データに対応す
    るｍ−ｎ変調方式を選択し、 前記選択したｍ−ｎ変調方式を用いて前記ディジタルデ
    ータのブロックをｍ−ｎ変調して変調ブロックデータを
    生成し、 前記生成した変調ブロックデータに対応する変調方式番
    号データを該変調ブロックデータに結合して出力する、 ディジタル変調方法。
25. 【請求項２５】 請求項２４に於いて、 前記選択は、前記結合データの最終ビットでの直流成分
    の累積値の絶対値が最小の結合データを特定することに
    よって行う、 ディジタル変調方法。
26. 【請求項２６】 請求項２４に於いて、 前記選択は、前記結合データ中の前記変調ブロックデー
    タの最大振幅の絶対値が最小の変調ブロックデータを特
    定することによって行う、 ディジタル変調方法。
27. 【請求項２７】 請求項２４に於いて、 前記結合データの直流成分は、前記変調ブロックデータ
    の直流成分をｍビット入力データとｍ−ｎ変調方式とに
    よって一義的に指定されるデータに基づいて得ることに
    より求める、 ディジタル変調方法。
28. 【請求項２８】 請求項２４に於いて、 前記結合データは、前記ディジタルデータのブロックを
    ｍ−ｎ変調して得たデータに、前記変調方式番号データ
    を付加し、この付加後のデータを更にＮＲＺＩ変調して
    得られるＮＲＺＩ変調データである、 ディジタル変調方法。
29. 【請求項２９】 請求項２４に於いて、 前記ｍ−ｎ変調方式に対応する変調方式番号情報から得
    られる変調方式番号データは、１種類のｍ−ｎ変調方式
    に対して２種類存在する、 ディジタル変調方法。
30. 【請求項３０】 入力されるディジタルデータの各ｍビ
    ットを符号変調の単位として、各ｍビットをｎビット
    （但しｎ＞ｍ）の変調データに各々ｍ−ｎ変調して
    （ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号を得るディジタル変調回
    路に於いて、 所定数分の符号変調の単位で構成されるディジタルデー
    タのブロックを複数種類のｍ−ｎ変調方式により各々ｍ
    −ｎ変調して得られる複数種類の変調ブロックデータ
    を、前記複数種類のｍ−ｎ変調方式に１対１に対応する
    各変調方式番号情報の各々からｄ制約を満たすように１
    種類以上づつ得られる変調方式番号データに、各々変調
    方式を対応付けて結合した場合に於ける、各結合データ
    の直流成分を各々求める演算手段と、 前記各直流成分の絶対値の大小を相互に比較する比較手
    段と、 前記比較手段による比較結果に基づいて、前記直流成分
    の絶対値が小さい結合データに対応するｍ−ｎ変調方式
    を選択する選択手段と、 前記選択手段により選択したｍ−ｎ変調方式を用いて前
    記ディジタルデータのブロックをｍ−ｎ変調して変調ブ
    ロックデータを生成する変調手段と、 前記選択手段により選択した結合データに含まれる変調
    方式番号データを前記変調ブロックデータに付加する多
    重回路と、 を有するディジタル変調回路。
31. 【請求項３１】 請求項３０に於いて、 さらに、ｍビット入力データとｍ−ｎ変調方式とによっ
    て一義的に指定される原直流成分データの記憶されたＲ
    ＯＭを有し、 前記演算手段は、ｍビット入力データとｍ−ｎ変調方式
    とによって一義的に指定されるデータを前記ＲＯＭから
    読み出して前記変調ブロックデータの直流成分を得るこ
    とにより、前記結合データの直流成分を求める、 ディジタル変調回路。
32. 【請求項３２】 請求項３０に於いて、 前記選択手段は、前記結合データの最終ビットでの直流
    成分の累積値の絶対値が最小の結合データに対応するｍ
    −ｎ変調方式を選択する、 ディジタル変調回路。
33. 【請求項３３】 請求項３０に於いて、 前記選択手段は、前記結合データ中の前記変調ブロック
    データの最大振幅の絶対値が最小の変調ブロックデータ
    に対応するｍ−ｎ変調方式を選択する、 ディジタル変調回路。
34. 【請求項３４】 請求項３０に於いて、 前記結合データは、前記ディジタルデータのブロックを
    ｍ−ｎ変調して得たデータに、前記変調方式番号情報か
    ら得られたデータを付加し、この付加後のデータを更に
    ＮＲＺＩ変調して得られるＮＲＺＩ変調データである、 ディジタル変調回路。
35. 【請求項３５】 請求項３０に於いて、 前記ｍ−ｎ変調方式に対応する変調方式番号情報から得
    られる変調方式番号データは、１種類のｍ−ｎ変調方式
    に対して２種類存在する、 ディジタル変調回路。
36. 【請求項３６】 入力されるディジタルデータの各ｍビ
    ットを符号変調の単位として、各ｍビットをｎビット
    （但しｎ＞ｍ）の変調データに各々ｍ−ｎ変調して
    （ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号を得るディジタル変調方
    法に於いて、 所定数分の符号変調の単位で構成されるディジタルデー
    タのブロックを、複数種類のｍ−ｎ変調方式により各々
    ｍ−ｎ変調して得られる各変調ブロックデータの直流成
    分を相互に比較し、 前記直流成分の絶対値が小さい変調ブロックデータに対
    応するｍ−ｎ変調方式を選択し、 前記選択したｍ−ｎ変調方式を用いて前記ディジタルデ
    ータのブロックをｍ−ｎ変調して変調ブロックデータを
    生成し、 各データがｄ制約を満たす変調方式番号データ群から、
    前記選択したｍ−ｎ変調方式に対応する変調方式番号デ
    ータを選択して読み出し、 前記選択して読み出した変調方式番号データを前記変調
    ブロックデータに付加して出力する、 ディジタル変調方法。
37. 【請求項３７】 請求項３６に於いて、 前記各データがｄ制約を満たす変調方式番号データ群
    は、前記ｍ−ｎ変調方式の総数を越える数の番号データ
    群をｄ制約を満たすように生成し、これに基づいて誤り
    訂正符号群を生成し、前記番号データ群に前記誤り訂正
    符号群を結合した組合せの中から、ｄ制約を満たす組合
    せを、前記ｍ−ｎ変調方式の総数と同数個抽出すること
    で構成されている、 ディジタル変調方法。
38. 【請求項３８】 入力されるディジタルデータの各ｍビ
    ットを符号変調の単位として、各ｍビットをｎビット
    （但しｎ＞ｍ）の変調データに各々ｍ−ｎ変調して
    （ｄ，ｋ；ｍ，ｎ）ＲＬＬ符号を得るディジタル変調回
    路に於いて、 所定数分の符号変調の単位で構成されるディジタルデー
    タのブロックを、複数種類のｍ−ｎ変調方式により各々
    ｍ−ｎ変調して得られる各変調ブロックデータの直流成
    分を各々求める演算手段と、 前記各直流成分の絶対値の大小を相互に比較する比較手
    段と、 前記比較手段による比較結果に基づいて、前記直流成分
    の絶対値が小さい変調ブロックデータに対応するｍ−ｎ
    変調方式を選択する選択手段と、 前記選択手段により選択したｍ−ｎ変調方式を用いて前
    記ディジタルデータのブロックをｍ−ｎ変調して変調ブ
    ロックデータを生成する変調手段と、 各データがｄ制約を満たす変調方式番号データ群から、
    前記選択手段により選択したｍ−ｎ変調方式に対応する
    変調方式番号データを選択して読み出す番号発生手段
    と、 前記番号発生手段により読み出した変調方式番号データ
    を前記変調ブロックデータに付加する多重回路と、 を有するディジタル変調回路。
39. 【請求項３９】 請求項３８に於いて、 前記番号発生手段は、前記ｍ−ｎ変調方式の総数を越え
    る数の番号データ群をｄ制約を満たすように生成し、こ
    れに基づいて誤り訂正符号群を生成し、前記番号データ
    群に前記誤り訂正符号群を結合した組合せの中からｄ制
    約を満たす組合せを前記ｍ−ｎ変調方式の総数と同数個
    抽出することで構成して成る変調方式番号データ群のテ
    ーブルを有する、 ディジタル変調回路。
40. 【請求項４０】 任意のｍビット配列に任意のｎビット
    （但しｎ＞ｍ）配列を１対１に対応付けて変換するｍ−
    ｎ変調方式により、入力されるディジタルデータの各ｍ
    ビットを符号変調単位として、各ｍビットを各々ｎビッ
    トの変調データにｍ−ｎ変調するディジタル変調方法に
    於いて、 少なくとも１つの同一情報に対応するｍビット配列が異
    なるように任意の情報と任意のｍビット配列とを対応付
    けられて成る複数種類のｍビット記述方式を用いて、所
    定数分の符号変調単位で構成される入力ブロックを記述
    するべく、該入力ブロックデータをｍ−ｍ変換し、 前記ｍ−ｍ変換後の各ブロックに各々当該ブロックの記
    述方式を示す番号データを付加して番号付加ブロックを
    構成し、 前記各番号付加ブロックについて各々演算した誤り訂正
    符号を各々当該番号付加ブロックに付加して誤り訂正符
    号付加ブロックを構成し、 前記各誤り訂正符号付加ブロックを各々ｍ−ｎ変調して
    得られる各変調ブロックデータの直流成分を相互に比較
    し、 前記直流成分の絶対値が小さい変調ブロックデータに対
    応する前記ｍビット記述方式を選択し、 前記選択したｍビット記述方式に基づく前記誤り訂正符
    号付加ブロックをｍ−ｎ変調して変調ブロックデータを
    生成する、 ディジタル変調方法。
41. 【請求項４１】 任意のｍビット配列に任意のｎビット
    （但しｎ＞ｍ）配列を１対１に対応付けて変換するｍ−
    ｎ変調方式により、入力されるディジタルデータの各ｍ
    ビットを符号変調単位として、各ｍビットを各々ｎビッ
    トの変調データにｍ−ｎ変調するディジタル変調方法に
    於いて、 少なくとも１つの同一情報に対応するｍビット配列が異
    なるように任意の情報と任意のｍビット配列とを対応付
    けられて成る複数種類のｍビット記述方式を用いて、所
    定数分の符号変調単位で構成される入力ブロックを記述
    するべく、該入力ブロックデータのビット列を、前記複
    数種類のｍビット記述方式に従うビット列に変換するこ
    とにより、複数種類のブロックデータを生成し、 前記記述方式変換後の各ブロックデータに各々当該ブロ
    ックの記述方式を示す番号データを付加して番号付加ブ
    ロックを構成し、 前記各番号付加ブロックについて各々演算した誤り訂正
    符号を各々当該番号付加ブロックに付加して誤り訂正符
    号付加ブロックを構成し、 前記各誤り訂正符号付加ブロックを各々ｍ−ｎ変調して
    得られる各変調ブロックデータの直流成分を相互に比較
    し、 前記直流成分の絶対値が小さい変調ブロックデータに対
    応する前記ｍビット記述方式を選択し、 前記選択したｍビット記述方式に基づく前記誤り訂正符
    号付加ブロックをｍ−ｎ変調して変調ブロックデータを
    生成する、 ディジタル変調方法。
42. 【請求項４２】 請求項４０、又は請求項４１に於い
    て、 前記選択は、前記変調ブロックデータの最終ビットでの
    直流成分の累積値の絶対値が最小の変調ブロックデータ
    を特定することに基づいて行う、 ディジタル変調方法。
43. 【請求項４３】 請求項４０、又は請求項４１に於い
    て、 前記選択は、前記変調ブロックデータの最大振幅の絶対
    値が最小の変調ブロックデータを特定することに基づい
    て行う、 ディジタル変調方法。
44. 【請求項４４】 任意のｍビット配列に任意のｎビット
    （但しｎ＞ｍ）配列を１対１に対応付けて変換するｍ−
    ｎ変調方式により、入力されるディジタルデータの各ｍ
    ビットを符号変調単位として、各ｍビットを各々ｎビッ
    トの変調データにｍ−ｎ変調するディジタル変調回路に
    於いて、 少なくとも１つの同一情報に対応するｍビット配列が異
    なるように任意の情報と任意のｍビット配列とを対応付
    けられて成る複数種類のｍビット記述方式を用いて、所
    定数分の符号変調単位で構成される入力ブロックを記述
    するべく、該入力ブロックデータをｍ−ｍ変換するデー
    タ変換回路と、 前記データ変換回路により変換された各ブロックに各々
    当該ブロックの記述方式を示す番号データを付加して番
    号付加ブロックとする多重回路と、 前記各番号付加ブロックについて各々誤り訂正符号を演
    算して付加することにより各々誤り訂正符号付加ブロッ
    クを構成する誤り訂正符号化回路と、 前記各誤り訂正符号付加ブロックを各々ｍ−ｎ変調して
    得られる各変調ブロックデータの直流成分を各々求める
    演算手段と、 前記各直流成分の絶対値の大小を相互に比較する比較手
    段と、 前記比較手段による比較結果に基づいて、前記直流成分
    の絶対値が小さい変調ブロックデータに対応する前記ｍ
    ビット記述方式を選択する選択手段と、 前記選択したｍビット記述方式に基づく前記誤り訂正符
    号付加ブロックをｍ−ｎ変調して変調ブロックデータを
    生成する変調手段と、 を有するディジタル変調回路。
45. 【請求項４５】 任意のｍビット配列に任意のｎビット
    （但しｎ＞ｍ）配列を１対１に対応付けて変換するｍ−
    ｎ変調方式により、入力されるディジタルデータの各ｍ
    ビットを符号変調単位として、各ｍビットを各々ｎビッ
    トの変調データにｍ−ｎ変調するディジタル変調回路に
    於いて、 少なくとも１つの同一情報に対応するｍビット配列が異
    なるように任意の情報と任意のｍビット配列とを対応付
    けられて成る複数種類のｍビット記述方式を用いて、所
    定数分の符号変調単位で構成される入力ブロックを記述
    するべく、該入力ブロックデータのビット列を、前記複
    数種類のｍビット記述方式に従うビット列に変換して、
    複数種類のブロックデータを生成するデータ変換回路
    と、 前記データ変換回路により変換された各ブロックデータ
    に各々当該ブロックの記述方式を示す番号データを付加
    して番号付加ブロックとする多重回路と、 前記各番号付加ブロックについて各々誤り訂正符号を演
    算して付加することにより各々誤り訂正符号付加ブロッ
    クを構成する誤り訂正符号化回路と、 前記各誤り訂正符号付加ブロックを各々ｍ−ｎ変調して
    得られる各変調ブロックデータの直流成分を各々求める
    演算手段と、 前記各直流成分の絶対値の大小を相互に比較する比較手
    段と、 前記比較手段による比較結果に基づいて、前記直流成分
    の絶対値が小さい変調ブロックデータに対応する前記ｍ
    ビット記述方式を選択する選択手段と、 前記選択したｍビット記述方式に基づく前記誤り訂正符
    号付加ブロックをｍ−ｎ変調して変調ブロックデータを
    生成する変調手段と、 を有するディジタル変調回路。
46. 【請求項４６】 請求項４４、又は請求項４５に於い
    て、 前記選択手段は、前記変調ブロックデータの最終ビット
    での直流成分の累積値の絶対値が最小の変調ブロックデ
    ータに対応するｍ−ｎ変調方式を選択する、 ディジタル変調回路。
47. 【請求項４７】 請求項４４、又は請求項４５に於い
    て、 前記選択手段は、前記変調ブロックデータの最大振幅の
    絶対値が最小の変調ブロックデータに対応するｍ−ｎ変
    調方式を選択する、 ディジタル変調回路。
48. 【請求項４８】 請求項４４、又は請求項４５に於い
    て、さらに、 前記各誤り訂正符号付加ブロックを各々記憶するメモリ
    を有し、 前記変調手段は、前記メモリから前記選択手段により選
    択されたｍビット記述方式に対応する誤り訂正符号付加
    ブロックを読み出してｍ−ｎ変調する、 ディジタル変調回路。
49. 【請求項４９】 請求項４４に於いて、さらに、 前記入力ブロックデータを記憶するメモリと、 前記メモリから入力ブロックデータを読み出して、前記
    選択手段により選択されたｍビット記述方式を用いてｍ
    −ｍ変換する第２のデータ変換回路と、 前記第２のデータ変換回路により変換されたブロックに
    前記選択手段により選択された記述方式を示す番号デー
    タを付加する第２の多重回路と、 前記第２の多重回路により番号データを付加されたブロ
    ックに誤り訂正符号を演算して付加して前記変調手段へ
    出力する第２の誤り訂正符号化回路と、 を有するディジタル変調回路。
50. 【請求項５０】 請求項４５に於いて、さらに、 前記入力ブロックデータを記憶するメモリと、 前記メモリから入力ブロックデータを読み出して、該入
    力ブロックデータのビット列を、前記選択手段により選
    択されたｍビット記述方式に従うビット列に変換する第
    ２のデータ変換回路と、 前記第２のデータ変換回路により変換されたブロックに
    前記選択手段により選択された記述方式を示す番号デー
    タを付加する第２の多重回路と、 前記第２の多重回路により番号データを付加されたブロ
    ックに誤り訂正符号を演算して付加して前記変調手段へ
    出力する第２の誤り訂正符号化回路と、 を有するディジタル変調回路。
51. 【請求項５１】 入力されるディジタルデータの各ｎビ
    ットを符号復調単位として各々ｍビット（但しｎ＞ｍ）
    の復調データにｎ−ｍ復調して、所定数分の符号復調単
    位に対応する復調ブロックデータを順次生成し、 順次生成される復調ブロックデータに付加されている誤
    り訂正符号を用いて当該復調ブロックデータを誤り訂正
    し、 誤り訂正後の復調ブロックデータから、当該復調ブロッ
    クデータの記述方式を示す番号データを検出し、 前記番号データにより指定されるｍ−ｍ逆変換方式を用
    いて、当該復調ブロックデータを、少なくとも１つの同
    一情報に対応するｍビット配列が異なる別のブロックデ
    ータにｍ−ｍ逆変換する、 ディジタル復調方法。
52. 【請求項５２】 入力されるディジタルデータの各ｎビ
    ットを符号復調単位として各々ｍビット（但しｎ＞ｍ）
    の復調データにｎ−ｍ復調して、所定数分の符号復調単
    位に対応する復調ブロックデータを順次生成し、 順次生成される復調ブロックデータに付加されている誤
    り訂正符号を用いて当該復調ブロックデータを誤り訂正
    し、 誤り訂正後の復調ブロックデータから、当該復調ブロッ
    クデータの記述方式を示す番号データを検出し、 当該復調ブロックデータを、前記番号データにより指定
    される記述方式に従うビット列のブロックデータに変換
    する、 ディジタル復調方法。
53. 【請求項５３】 入力されるディジタルデータの各ｎビ
    ットを符号復調単位として各々ｍビット（但しｎ＞ｍ）
    の復調データにｎ−ｍ復調して、所定数分の符号復調単
    位に対応する復調ブロックデータを順次生成する復調回
    路と、 前記復調回路により順次生成される復調ブロックデータ
    に付加されている誤り訂正符号を用いて当該復調ブロッ
    クデータを誤り訂正する誤り訂正回路と、 誤り訂正後の復調ブロックデータから、当該復調ブロッ
    クデータの記述方式を示す番号データを検出する検出回
    路と、 前記番号データにより指定されるｍ−ｍ逆変換方式を用
    いて、当該復調ブロックデータを、少なくとも１つの同
    一情報に対応するｍビット配列が異なる別のブロックデ
    ータにｍ−ｍ逆変換する逆変換回路と、 を有するディジタル復調回路。
54. 【請求項５４】 入力されるディジタルデータの各ｎビ
    ットを符号復調単位として各々ｍビット（但しｎ＞ｍ）
    の復調データにｎ−ｍ復調して、所定数分の符号復調単
    位に対応する復調ブロックデータを順次生成する復調回
    路と、 前記復調回路により順次生成される復調ブロックデータ
    に付加されている誤り訂正符号を用いて当該復調ブロッ
    クデータを誤り訂正する誤り訂正回路と、 誤り訂正後の復調ブロックデータから、当該復調ブロッ
    クデータの記述方式を示す番号データを検出する検出回
    路と、 当該復調ブロックデータを、前記番号データにより指定
    される記述方式に従うビット列のブロックデータに変換
    する記述方式変換回路と、 を有するディジタル復調回路。