[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3228327B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3228327B2
JP3228327B2 JP35312597A JP35312597A JP3228327B2 JP 3228327 B2 JP3228327 B2 JP 3228327B2 JP 35312597 A JP35312597 A JP 35312597A JP 35312597 A JP35312597 A JP 35312597A JP 3228327 B2 JP3228327 B2 JP 3228327B2
Authority
JP
Japan
Prior art keywords
layer
emitter
emitter layer
composition gradient
type algaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35312597A
Other languages
English (en)
Other versions
JPH11186281A (ja
Inventor
隆樹 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP35312597A priority Critical patent/JP3228327B2/ja
Publication of JPH11186281A publication Critical patent/JPH11186281A/ja
Application granted granted Critical
Publication of JP3228327B2 publication Critical patent/JP3228327B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体装置の寄生抵抗の低減に関する。より具
体的には、ヘテロ接合型パイポーラトランジスタに関す
る。
【0002】
【従来の技術】例えば特開平6−244195号公報に
は、Alの組成がn型AlGaAs層側から0.3→0
になるように積層した層厚100〜400オングストロ
ームのn型傾斜組成AlGaAs層をこの順で積層した
ものが使用できると記載されている。そして、図1には
n型AlGaAs傾斜組成エミッタ層7が示されてい
る。
【0003】従来、この種のヘテロ接合型バイポーラト
ランジスタ(HBT)のエミッタ抵抗の低減には、例え
ば特開平6−244195に示されるように、エミッタ
キャップ層とエミッタ層およびエミッタ層とベース層の
間に組成傾斜層を挿入することで伝導帯不連続によるエ
ミッタ抵抗の増加を抑制する方法が一般的に採用されて
いる。
【0004】はじめに、従来技術の構成について具体的
に説明する。図8は、従来のHBTの一例を示すエピタ
キシャル層構造図である。半導体基板である半絶縁性G
aAs基板1上には、n型GaAsサブコレクタ層2、
n型GaAsコレクタ層3、p型InGaAs組成傾斜
ベース層4が順に積層されている。n型GaAsサブコ
レクタ層2およびp型InGaAs組成傾斜ベース層4
の一部にはコレクタ電極10およびベース電極11が蒸
着されている。p型InGaAs組成傾斜ベース層4の
上には、Al組成を傾斜したn型AlGaAs組成傾斜
エミッタ層5がある。この層は、この上に積層されるn
型AlGaAsエミッタ層6と、P型InGaAs組成
傾斜ベース層4との間で、バンド不連続が生じるのを防
ぐために採用されている。n型AlGaAsエミッタ層
6の上には、n型AlGaAs組成傾斜エミッタ層7が
積層されている。この層は、n型AlGaAs組成傾斜
エミッタ層5と同じく、n型AlGaAs組成傾斜エミ
ッタ層7の上に積層されるn型GaAsキャップ層8と
n型AlGaAsエミッタ層6との間で、バンド不連続
が生じるのを防ぐために採用されている。
【0005】図9は、従来のHBTにおける不純物濃度
分布とAl組成分布を示している。n型AlGaAs組
成傾斜エミッタ層5およびn型AlGaAs組成傾斜エ
ミッタ層7のドナー濃度は、ともにn型AlGaAsエ
ミッタ層6と同じ1×1017cm-3から1×1018cm
-3の間の値に設定されている。n型GaAsキャップ層
8とn型InGaAsコンタクト層9はともに1×10
18cm-3以上の不純物濃度に設定されている。n型Ga
Asキャップ層8はデバイスプロセス中にn型AlGa
Asエミッタ層6の保護層として機能する。また、n型
InGaAsコンタクト層9は、エミッタ電極との接触
抵抗を低減するために用いられている。
【0006】次に、従来技術でエミッタ抵抗が高い理由
について説明する、図10は、従来のHBTにおける伝
導帯のエネルギー図である。ベース電圧を1.5Vから
1.8Vま変化させると、P型InGaAs組成傾斜べ
ース層4のポテンシャルが下がるにつれて、n型AlG
aAs組成傾斜エミッタ層5およびn型AlGaAsエ
ミッタ層6もポテンシャルが下がるのがわかる。しか
し、n型AlGaAs組成傾斜エミッタ層7の一部は、
P型InGaAs組成傾斜ベース層4のポテンシャルを
下げても、ポテンシャルがほとんど変化せず、三角形状
のポテンシャル障壁が形成されている。この三角ポテン
シャルは、ベース電位によりポテンシャルの高さがほと
んど変化しないために、ベース−エミッタ間の電流を制
御しエミッタ抵抗を大幅に増加させる原因となってい
る。
【0007】図11は、従来のHBTにおける、エミッ
タ層内での微分抵抗率の分布を示している。微分抵抗率
r(x)は、下記式1に示すように、面積がエミッタ抵
抗となる。図11における点線は、n型AlGaAsエ
ミッタ層6のシート抵抗から計算されるバルクの抵抗率
である。図からわかるように2つの組成傾斜層5と7、
すなわちn型AlGaAs組成傾斜エミッタ層5とn型
AlGaAs傾斜エミッタ層7(以下、場合により省略
して記載する)、によりエミッタ抵抗がバルクの抵抗よ
りも高くなっているのがわかる。特に層7から層6に向
かって抵抗率が高くなっているのは、層7における三角
ポテンシャルがエミッタ−ベース間の電流を抑制してい
るためである。
【0008】
【式1】
【0009】
【発明が解決しようとする課題】第1の問題点は、図8
に示す従来構造では、エミッタを構成する層5から層9
までのバルクの抵抗とエミッタ電極12と層9間の接触
抵抗の和よりも、エミッタ抵抗(層5とベース層4の界
面からエミッタ電極12までの抵抗)はかなり高くなっ
てしまう。その理由は、層7中ではバンドギャップがエ
ミッタ側に向かって増加しているため、層7内に三角ポ
テンシャルが生じ、これがエミッタ抵抗を増大させてい
るためである。
【0010】本発明の目的は上記した特性および性能を
向上させることにあり、具体的にはエミッタ抵抗の低い
エミッタ層構造を有するHBTを提供することにある。
【0011】
【課題を解決するための手段】本発明によるエミッタ抵
抗低減の構造は、組成傾斜層近傍で生じる抵抗を低減す
ることであり、より具体的には不純物濃度の高い組成傾
斜層(図1のn+型AlGaAs組成傾斜エミッタ層1
3)により、組成傾斜層近傍に生じる高抵抗の原因とな
る三角ポテンシャルの生成を抑制することにある。
【0012】
【0013】
【0014】本発明は、ベース層からエミッタ電極に向
かって、第1の組成傾斜層、ベース層よりもバンドギャ
ップの広い第1のエミッタ層、第1のエミッタ層とバン
ドギャップが同じ第2のエミッタ層、第2の組成傾斜
層、エミッタ層よりもバンドギャップが狭くエミッタ層
よりも高い不純物濃度の半導体層が順次形成され、第2
のエミッタ層の不純物濃度が第1のエミッタ層よりも高
ことを特徴とするヘテロ接合型バイポーラトランジス
提供するものである。また本発明は、ベース層から
エミッタ電極に向かって、第1の組成傾斜層、ベース層
よりもバンドギャップの広い第1のエミッタ層、第1の
エミッタ層とバンドギャップが同じ第2のエミッタ層、
第2の組成傾斜層、エミッタ層よりもバンドギャップが
狭くエミッタ層よりも高い不純物濃度の半導体層が順次
形成され、第2のエミッタ層は、その不純物濃度がエミ
ッタ電極側に向かって高くなる傾斜濃度層であることを
特徴とするヘテロ接合型バイポーラトランジスタを提供
するものである。
【0015】
【0016】上記した本発明による場合は、組成傾斜層
自体を高濃度化することで、組成傾斜層近傍で生じる三
角ポテンシャルの生成を抑制し、高抵抗部位が生成され
るのを抑制している。これによりエミッタ抵抗を低減で
きる。
【0017】
【発明の実施の形態】最初に構成について説明する。
【0018】先ず、本発明の実施の形態について図面を
参照して詳細に説明する。
【0019】図1を参照すると、本発明のトランジスタ
構造は、p型InGaAs組成傾斜ベース層4の上にバ
ンドを緩やかに接続するためのn型AlGaAs組成傾
斜エミッタ層5、n型AlGaAsエミッタ層6、n型
AlGaAsエミッタ層6よりも高い不純物濃度を有す
るn+型AlGaAs組成傾斜エミッタ層13が積層さ
れていることを特徴としている。図1において、n型A
lGaAsエミッタ層6よりも高い不純物濃度を有する
エミッタと同じ物質の高ドナー濃度エミッタ層14は、
エミッタ抵抗をさらに低減するために用いられる。
【0020】次にn型AlGaAsエミッタ層6近傍で
の不純物濃度分布について説明する。図2は、本発明の
n型AlGaAsエミッタ層6近傍における不純物濃度
分布と組成分布を示している。高ドナー濃度エミッタ層
14は、n型AlGaAsエミッタ層6に対して、不純
物濃度のみを高くしている。この層は、n型AlGaA
sエミッタ層6によりn+型AlGaAs組成傾斜エミ
ッタ層13のポテンシャルの一部が引き上げられるのを
防ぐために導入されている。高ドナー濃度エミッタ層1
4がない場合、n型AlGaAsエミッタ層6の不純物
濃度はn+型AlGaAs組成傾斜エミッタ層13より
も低いために、n+型AlGaAs組成傾斜エミッタ層
13のポテンシャルを一部引き上げてしまう。
【0021】高ドナー濃度エミッタ層14の上には、n
型AlGaAsエミッタ層6よりも高い不純物濃度でか
つ組成を緩やかに変化させたn+型AlGaAs高濃度
組成傾斜エミッタ層13が積層してある。この層は、従
来のn型AlGaAs組成傾斜エミッタ層7とは異な
り、n型AlGaAsエミッタ層6の不純物濃度よりも
高くしてある。これにより全体的にn+型AlGaAs
組成傾斜エミッタ層13のポテンシャル位置を下げるこ
とができる。
【0022】次に、動作について説明する。
【0023】図3は本発明の構造におけるn型AlGa
Asエミッタ層6近傍のバンド図を示している。ベース
電位を増加するにしたがいベース層4のポテンシャルは
引き下げられ、n型AlGaAs組成傾斜エミッタ層
5、n型AlGaAsエミッタ層6のポテンシャルも下
がっているのがわかる。さらに、高ドナー濃度エミッタ
層14および高不純物濃度であるn+型AlGaAs組
成傾斜エミッタ層13のポテンシャルも、ベ−ス電位に
応じて低下しているのがわかる。ここで、図3におい
て、n型AlGaAsエミッタ層6と高ドナー濃度エミ
ッタ層14の間にバンド不連続が生じているように見え
るが、これは両方の層の間の不純物濃度が大きく異なっ
ているために生じている。この界面近傍のポテンシャル
の山は、従来のHBTにおける三角ポテンシャルと異な
り、ベース電位によりポテンシャルの位置も変動するた
め電流を常に律速することはなく抵抗の原因とはならな
い。
【0024】図4は本発明におけるn型AlGaAsエ
ミッタ層6近傍での微分抵抗率を示している。図から、
組成傾斜のあるn+型AlGaAs組成傾斜エミッタ層
13および高ドナー濃度エミッタ層14の微分抵抗率が
大きく低減されているのがわかる。さらに、n型AlG
aAsエミッタ層5での微分抵抗率も低減されている。
これは、電界、すなわち図3におけるバンドの傾きが従
来構造ではn型AlGaAs組成傾斜エミッタ層5に集
中していたのが、本発明構造ではn型AlGaAsエミ
ッタ層6中にも広がる結果、電界の集中が弱くなってい
るためである。その結果、従来構造では強電界のために
電子速度が飽和して電流を律速して抵抗が高くなってい
たのを、本発明構造では抑制することが可能となってい
る。
【0025】
【実施例】次に実施例により具体的に説明する。
【0026】実施例1 構成の説明 図1は、第1の実施例の構成を示す総構造図である。本
発明のトランジスタ構造は、p型InGaAs組成傾斜
ベース層4の上に、バンドを緩やかに接続するための2
0オングストロームn型AlGaAs組成傾斜エミッタ
層5、1000オングストロームn型Al0.25Ga0.75
Asエミッタ層6、n型AlGaAsエミッタ層6より
も高い不純物濃度を有する500オングストロームn+
型AlGaAs組成傾斜エミッタ層13が積層している
ことを特徴としている。Al組成は、n型AlGaAs
組成傾斜エミッタ層5ではp型InGaAs組成傾斜ベ
ース層4からn型AlGaAsエミッタ層6に向かって
0から0.25まで増加し、n+型AlGaAs組成傾
斜エミッタ層13では、n型AlGaAsエミッタ層6
からn型GaAsキャップ層8に向かって0.25から
0まで減少させている。さらに、n+型AlGaAs組
成傾斜エミッタ層13とn型AlGaAsエミッタ層6
の間に500オングストローム高ドナー濃度エミッタ層
14を挿入するとさらにエミッタ抵抗が低減される。
【0027】次に、図2を用いて、本発明の特徴となる
高ドナー濃度エミッタ層14および高濃度n+型AlG
aAs組成傾斜エミッタ層13の不純物濃度について具
体的に説明する。n型AlGaAs組成傾斜エミッタ層
5とn型AlGaAsエミッタ層6の不純物濃度はとも
に3×1017cm-3に設定してある。高ドナー濃度エミ
ッタ層14は、n型AlGaAsエミッタ層6以上の不
純物濃度で、かつn+型AlGaAs組成傾斜エミッタ
層13と同程度までの不純物濃度に設定する。図2で
は、高ドナー濃度エミッタ層14の不純物濃度は4×1
18cm-3に設定してある。n+型AlGaAs組成傾
斜エミッタ層13の不純物濃度は、従来構造にみられる
三角ポテンシャルをなくすためにできる限り高い方が望
ましい。図2では、n+型AlGaAs組成傾斜エミッ
タ層13がAl0.25Ga0.75Asであるため、Al0.25
Ga0.75Asで最大のキャリア濃度である4×1018
-3に設定した。三角ポテンシャルを抑制するには少な
くとも、n+型AlGaAs組成傾斜エミッタ層13の
不純物濃度を1×1018cm-3以上に設定することが望
ましい。
【0028】図3は本発明構造におけるn型AlGaA
sエミッタ層6近傍のバンド図を示している。ベース電
位を1.5Vから1.8Vまで増加させると、それにし
たがいp型InGaAs組成傾斜ベース層4のポテンシ
ャルは引き下げられ、n型AlGaAs組成傾斜エミッ
タ層5、n型AlGaAsエミッタ層6のポテンシャル
も下がっているのがわかる。さらに、高ドナー濃度エミ
ッタ層14およびn+型AlGaAs組成傾斜エミッタ
層13のポテンシャルも、ベース電位に応じて低下して
いるのがわかる。ここで、図3において、n型AlGa
Asエミッタ層6の高ドナー濃度エミッタ層14の間に
バンド不連続が生じているように見える。これは、不純
物濃度が高ドナー濃度エミッタ層14では4×1018
-3なのに対し、n型AlGaAsエミッタ層6では3
×1017cm-3とかなり濃度差があるため、フェルミレ
ベルの位置がずれていることが原因で生じている。この
界面近傍に見られるポテンシャルの山は、従来のHBT
における三角ポテンシャルと異なり、ベース電位により
ポテンシャル位置も移動している。ところで、オープン
コレクタ法で測定時、エミッタ抵抗rE はベース層4の
電位VB とIBEを用いてrE =dVB /dIBEとかける
ので、エミッタ抵抗はベース層のポテンシャルを変化さ
せたときに電流が大きく変化するほど低いことになる。
図3に見られるポテンシャルの山の高さはベース電位に
追随して変化しておりIBEも大きく変化するため、従来
例の三角ポテンシャルのような高抵抗部位とはならな
い。
【0029】以上の理由によりエミッタ面積が1.6μ
m×4.6μmの場合、エミッタ抵抗は、従来構造では
15Ωなのが、本発明構造では7Ωまで低減される。
【0030】図4は本発明におけるn型AlGaAsエ
ミッタ層6近傍での微分抵抗率を示している。図から、
組成傾斜のあるn+型AlGaAs組成傾斜エミッタ層
13および高ドナー濃度エミッタ層14の微分抵抗率が
大きく低減されているのがわかる。図11と図4を比較
すると、位置1.2から1.3μmまでの間の抵抗は、
エミッタ面積が1.6μm×4.6μmの場合、5Ω低
減されている。
【0031】さらに、層5での微分抵抗率も低減されて
いる。位置1.08から1.12μmまでの抵抗は、エ
ミッタ面積が1.6μm×4.6μmの場合、3Ω低減
される。これは、電界、すなわち図3におけるバンドの
傾きが従来構造ではn型AlGaAs組成傾斜エミッタ
層5に集中していたのが、本発明構造ではn型AlGa
Asエミッタ層6中にも広がる結果、電界の集中が弱く
なっているためである。その結果、従来構造では強電界
のために電子速度が飽和し電流を律速して抵抗が高くな
っていたのを、本発明構造では抑制することが可能とな
っている。
【0032】実施例2 次に第2の実施形態について説明する。図5は第2の実
施の形態を示すエミッタ層6近傍での組成分布と不純物
濃度分布を示している。第1の実施の形態と異なるの
は、高ドナー濃度エミッタ層14のかわりに濃度分布を
緩やかに変化させたドナー濃度傾斜エミッタ層15を採
用したことである。この濃度傾斜は図2においてn+
AlGaAs組成傾斜エミッタ層13の中程からn型A
lGaAsエミッタ層6とドナー濃度傾斜エミッタ層1
5の界面までの間で行われているが、ドナー濃度傾斜エ
ミッタ層15のみで行われていても構わない。ドナー濃
度傾斜エミッタ層15の不純物濃度傾斜としては、n型
AlGaAsエミッタ層6とn+型AlGaAs組成傾
斜エミッタ層13の不純物濃度の間で行われることが好
適である。
【0033】図6は、第2の実施の形態におけるバンド
図を示している。図からもわかるように、第1の実施の
形態で見られたn型AlGaAsエミッタ層6とドナー
濃度傾斜エミッタ層15の間の不連続部が完全になくな
り、ポテンシャルの山もかなり小さくなっている。
【0034】図7は、第2の実施例の形態における微分
抵抗率を示している。従来構造と比較し、組成傾斜層近
傍での抵抗がかなり低減されているのがわかる。
【0035】実施例3 次に第3の実施の形態について説明する。第3の実施の
形態は、第1の実施の形態における高濃度n+型AlG
aAs組成傾斜エミッタ層13をプレーナードープした
組成傾斜層に変えたものである。プレーナードープ位置
は、従来構造における三角ポテンシャルの頂点とする。
【0036】実施例4 次に第4の実施の形態について説明する。第4の実施の
形態は、第3の実施の形態における層13を第2の実施
の形態に適用したものである。
【0037】なお、本発明は、HBTのエミッタ抵抗に
限らず、組成傾斜を有する部位の抵抗を低減するために
用いることができる。
【0038】
【発明の効果】第1の効果はHBTのエミッタ抵抗を低
減することができる。
【0039】その理由は、高い不純物濃度層を用いて、
組成傾斜により引き起こされる三角ポテンシャルを抑制
しているためである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態を示す層構造図であ
る。
【図2】本発明の第1の実施の形態を示す不純物濃度分
布および組成分布図である。
【図3】本発明の第1の実施の形態の動作を説明するた
めのバンド図である。
【図4】本発明の第1の実施の形態の効果を示す抵抗率
の分布図である。
【図5】本発明の第2の実施の形態を示す不純物濃度分
布および組成分布図である。
【図6】本発明の第2の実施の形態の動作を説明するた
めのバンド図である。
【図7】本発明の第2の実施の形態の効果を示す抵抗率
の分布図である。
【図8】従来のHBTの層構造図である。
【図9】従来のHBTの不純物濃度分布および組成分布
図である。
【図10】従来のHBTの動作を説明するためのバンド
図である。
【図11】従来のHBT構造における抵抗率の分布図で
ある。
【符号の説明】
1 半絶縁性GaAs基板 2 n型GaAsサブコレクタ層 3 n型GaAsコレクタ層 4 p型InGaAs組成傾斜ベース層 5 n型AlGaAs組成傾斜エミッタ層 6 n型AlGaAsエミッタ層 7 n型AlGaAs組成傾斜エミッタ層 8 n型GaAsキャップ層 9 n型InGaAsコンタクト層 10 コレクタ電極 11 ベース電極 12 エミッタ電極 13 n+ 型AlGaAs組成傾斜エミッタ層 14 高ドナー濃度エミッタ層 15 ドナー濃度傾斜エミッタ層
フロントページの続き (56)参考文献 特開 平6−244195(JP,A) 特開 昭63−244679(JP,A) 特開 平8−293505(JP,A) 特開 平6−13315(JP,A) 特開 平1−103869(JP,A) 特開 平3−192727(JP,A) 特開 平8−250509(JP,A) 特開 昭63−12165(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/33 - 21/331 H01L 29/00 - 29/267 H01L 29/30 - 29/38 H01L 29/68 - 29/737

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 ベース層からエミッタ電極に向かって、
    第1の組成傾斜層、ベース層よりもバンドギャップの広
    い第1のエミッタ層、第1のエミッタ層とバンドギャッ
    プが同じ第2のエミッタ層、第2の組成傾斜層、エミッ
    タ層よりもバンドギャップが狭くエミッタ層よりも高い
    不純物濃度の半導体層が順次形成され、第2のエミッタ
    層の不純物濃度が第1のエミッタ層よりも高いことを特
    徴とするヘテロ接合型バイポーラトランジスタ。
  2. 【請求項2】 ベース層からエミッタ電極に向かって、
    第1の組成傾斜層、ベース層よりもバンドギャップの広
    い第1のエミッタ層、第1のエミッタ層とバンドギャッ
    プが同じ第2のエミッタ層、第2の組成傾斜層、エミッ
    タ層よりもバンドギャップが狭くエミッタ層よりも高い
    不純物濃度の半導体層が順次形成され、第2のエミッタ
    層は、その不純物濃度がエミッタ電極側に向かって高く
    なる傾斜濃度層であることを特徴とするヘテロ接合型バ
    イポーラトランジスタ。
JP35312597A 1997-12-22 1997-12-22 半導体装置 Expired - Fee Related JP3228327B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35312597A JP3228327B2 (ja) 1997-12-22 1997-12-22 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35312597A JP3228327B2 (ja) 1997-12-22 1997-12-22 半導体装置

Publications (2)

Publication Number Publication Date
JPH11186281A JPH11186281A (ja) 1999-07-09
JP3228327B2 true JP3228327B2 (ja) 2001-11-12

Family

ID=18428743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35312597A Expired - Fee Related JP3228327B2 (ja) 1997-12-22 1997-12-22 半導体装置

Country Status (1)

Country Link
JP (1) JP3228327B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252805B2 (ja) 1998-08-20 2002-02-04 日本電気株式会社 バイポーラトランジスタ

Also Published As

Publication number Publication date
JPH11186281A (ja) 1999-07-09

Similar Documents

Publication Publication Date Title
JP3573737B2 (ja) ヘテロ接合バイポーラ・トランジスタおよび半導体集積回路
JP2942500B2 (ja) 四基コレクタInAlAs−InGaAlAsヘテロ接合バイポーラトランジスタ
CN100364107C (zh) 半导体器件
EP0504925B1 (en) Multilayer base heterojunction device
US6563145B1 (en) Methods and apparatus for a composite collector double heterojunction bipolar transistor
TWI695504B (zh) 異質接面雙極性電晶體
EP1533849B1 (en) Heterojunction bipolar transistor
US7009225B2 (en) Heterojunction bipolar transistor with a base layer that contains bismuth
US7821037B2 (en) Heterojunction bipolar transistor
JP3252805B2 (ja) バイポーラトランジスタ
US5814843A (en) Heterojunction bipolar transistor having a graded-composition base region
US20040065898A1 (en) Heterojunction bipolar transistor having wide bandgap material in collector
EP1391938A2 (en) Heterojunction bipolar transistor (hbt) having improved emitter-base grading structure
JP3228327B2 (ja) 半導体装置
JP4134715B2 (ja) バイポーラトランジスタ
JP3629247B2 (ja) ダブルヘテロ接合バイポーラ・トランジスタ
JPH08288300A (ja) ヘテロ接合バイポーラトランジスタ
JPH07161727A (ja) ヘテロバイポーラトランジスタ
JP3327478B2 (ja) ヘテロ接合バイポーラトランジスタ
JPH04245439A (ja) バイポーラトランジスタ
JPH06209008A (ja) ヘテロ接合バイポーラトランジスタ
JPH04206814A (ja) 半導体装置
JP2005038903A (ja) ヘテロ接合バイポーラトランジスタ用エピタキシャルウェハ
KR19980041071A (ko) 헤테로정션 바이폴라 트랜지스터
JPH02148846A (ja) バイポーラトランジスタ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080907

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090907

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100907

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110907

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120907

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130907

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees