JP3221423B2 - Display driving circuit and driving method thereof - Google Patents
Display driving circuit and driving method thereofInfo
- Publication number
- JP3221423B2 JP3221423B2 JP235399A JP235399A JP3221423B2 JP 3221423 B2 JP3221423 B2 JP 3221423B2 JP 235399 A JP235399 A JP 235399A JP 235399 A JP235399 A JP 235399A JP 3221423 B2 JP3221423 B2 JP 3221423B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- switch
- energy
- circuit
- data electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、プラズマディスプ
レイパネル等の容量性負荷を駆動する回路に関し、特に
負荷エネルギーを回収することができるディスプレイ駆
動回路及びその駆動方法に属する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for driving a capacitive load such as a plasma display panel, and more particularly to a display driving circuit capable of recovering load energy and a driving method thereof.
【0002】[0002]
【従来の技術】従来、液晶ディスプレイ、プラズマディ
スプレイパネル(以下PDPと称す)、あるいはEL
(エレクトロ・ルミネッセント)といったフラットパネ
ルディスプレイが既に世の中に出現している。近年では
特にPDPの大画面化が進み、40、50インチといっ
た、CRT(Cathode Ray Tube)では
技術的に不可能なサイズの物も実用化されてきており、
将来CRTに代わるディスプレイとして大きな期待を集
めている。しかし一方では、CRTに比べてまだまだ高
価で、しかも消費電力が非常に大きいという問題点を抱
えているのが実状である。2. Description of the Related Art Conventionally, liquid crystal displays, plasma display panels (hereinafter referred to as PDPs),
Flat panel displays such as (electro-luminescent) are already appearing in the world. In recent years, in particular, the screen of PDPs has been increasing in size, and those having a size that is technically impossible with a CRT (Cathode Ray Tube), such as 40 and 50 inches, have been put into practical use.
It has attracted great expectations as a display replacing CRT in the future. However, on the other hand, there is a problem in that it is still more expensive than the CRT and the power consumption is very large.
【0003】PDPにはマトリクス状に発光セルが配列
されており、これらのセルを発光駆動するための方式と
して交流駆動型、及び直流駆動型がある。両者のうち現
在主流となっているのは交流駆動型である。[0003] Light emitting cells are arranged in a matrix in a PDP, and there are an AC driving type and a DC driving type as a method for driving these cells to emit light. Among them, the AC type is currently the mainstream.
【0004】図9は交流駆動型PDPのパネル及びその
駆動回路部分の構成を示したブロック図である。PDP
パネル101は、画素数に対応したk×n本のデータ電
極102を形成したガラス板と、走査電極103と維持
電極104を各々L×m本形成したガラス板とを、互い
に貼り合わせて封止した構造となっており、現在では1
024本程度のデータ電極102と、768本程度の走
査電極103が実用化されている。これら3種類の電極
で囲まれた空間領域が発光セルとなり、隣接するセル同
士は隔壁により分離されている。セル内には希ガス等か
らなる混合ガスが封入されており、これらの電極に電圧
を印加することによりセル内部では放電が起こり発光す
る。なお、全ての電極は絶縁層により放電空間から隔絶
されており、駆動回路からみるとPDPパネル101は
負荷容量となり、この容量に駆動回路から電荷が充電さ
れる過渡状態時にのみ放電が行われる。これが交流駆動
型と呼ばれる所以である。k×n本のデータ電極102
の入力端子D1〜Dknにはデータドライバ105−1
〜105−kが接続されており、L×m本の走査電極1
03の入力端子S1〜SLmには走査ドライバ106−
1〜106−Lが接続されている。また、L×m本の維
持電極104には維持パルス発生器107が接続されて
おり、更に走査ドライバ106−1〜106−Lの電源
入力端子には図示しない切換えスイッチを介して維持パ
ルス発生器107が接続されている。FIG. 9 is a block diagram showing a configuration of an AC-driven PDP panel and a drive circuit portion thereof. PDP
The panel 101 is formed by laminating a glass plate on which k × n data electrodes 102 corresponding to the number of pixels are formed and a glass plate on which L × m scan electrodes 103 and sustain electrodes 104 are formed, respectively. The structure is now
About 024 data electrodes 102 and about 768 scanning electrodes 103 have been put to practical use. A space region surrounded by these three types of electrodes is a light emitting cell, and adjacent cells are separated by a partition. A mixed gas composed of a rare gas or the like is sealed in the cell, and when a voltage is applied to these electrodes, a discharge occurs inside the cell to emit light. Note that all the electrodes are isolated from the discharge space by the insulating layer, and the PDP panel 101 becomes a load capacitance when viewed from the drive circuit, and discharge is performed only in a transient state in which the drive circuit charges the capacitance to this capacitance. This is why it is called the AC drive type. k × n data electrodes 102
Input terminals D1 to Dkn are connected to the data driver 105-1.
To 105-k are connected, and L × m scanning electrodes 1
03 input terminals S 1 to S Lm are connected to the scanning driver 106-
1 to 106-L are connected. Further, a sustain pulse generator 107 is connected to the L × m sustain electrodes 104, and a sustain pulse generator is connected to a power input terminal of each of the scan drivers 106-1 to 106-L via a changeover switch (not shown). 107 is connected.
【0005】PDPでは画像の中間調表示を行うため
に、画面の1フィールドを複数のサブフィールドに分割
して輝度変調を行っている。図10は、図9に示すPD
P各部の1サブフィールド期間における駆動波形図であ
る。先ず書込期間では、走査ドライバ106−1〜10
6−Lから各走査電極103の入力端子S1〜SLmに
対して走査パルス信号が順次印加され、これに同期して
データドライバ105−1、105−2〜105−kか
らデータ電極102の入力端子D1〜Dknに対して表
示信号DAT1〜DATkであるデータパルス信号が印
加される。これにより各データ電極102と選択状態に
ある走査電極103との交点上のセルに表示信号DAT
1〜DATkが印加され、すべての走査電極103を走
査することによりPDPパネル101の全てのセルに表
示信号DAT1〜DATkが書き込まれる。なお、この
データパルス信号の出力駆動電圧VDは、高電位側電源
Vdd及び低電位側電源Vss間の二値をとり、各セル
内ではこの書込情報が保持される。ちなみに、VDの値
は70〜100V程度で、走査パルス信号は−150〜
−200V程度である。In the PDP, in order to display a halftone image, one field of a screen is divided into a plurality of subfields to perform luminance modulation. FIG. 10 shows the PD shown in FIG.
FIG. 7 is a drive waveform diagram of each section of P in one subfield period. First, in the writing period, the scan drivers 106-1 to 106-1 are used.
6-L, the scanning pulse signals are sequentially applied to the input terminals S 1 to S Lm of each scanning electrode 103, and in synchronization with this, the data drivers 105-1 and 105-2 to 105-k output the data electrodes 102 the data pulse signal is a display signal DAT1~DATk to the input terminal D 1 to D kn is applied. As a result, the display signal DAT is applied to the cell on the intersection of each data electrode 102 and the selected scanning electrode 103.
1 to DATk are applied, and the display signals DAT1 to DATk are written to all the cells of the PDP panel 101 by scanning all the scan electrodes 103. The output drive voltage VD of the data pulse signal takes a binary value between the high potential power supply Vdd and the low potential power supply Vss, and the write information is held in each cell. Incidentally, the value of VD is about 70 to 100 V, and the scanning pulse signal is -150 to
It is about -200V.
【0006】次に維持期間では、維持パルス発生器10
7から全ての維持電極104に対して共通の連続した維
持パルスを印加する。因みに、維持パルスは−150〜
−200V程度である。また、全ての走査電極103に
対しては走査ドライバ106−1〜106−Lの電源入
力端子に接続されている図示しない切換えスイッチを維
持パルス発生器107側に切換えることにより、維持パ
ルス発生器107から全ての走査電極103に対して共
通の連続した維持パルスを印加する。但し、走査電極1
03に印加する維持パルスは維持電極104に印加する
それとは逆位相のものである。この維持期間において
は、書込期間でデータ電極102に高電位側電源Vdd
レベルの信号が書き込まれたセルのみが放電を起こして
発光する。また、連続した維持パルスの出力パルス数を
サブフィールド毎に変化させることでセルの発光回数が
変化するため、視覚的には発光輝度が変化したように見
え、中間調表示が可能となる。Next, in the sustain period, the sustain pulse generator 10
7 to apply a common continuous sustain pulse to all the sustain electrodes 104. By the way, the sustain pulse is from -150 to
It is about -200V. For all the scan electrodes 103, a switch (not shown) connected to the power input terminals of the scan drivers 106-1 to 106 -L is switched to the sustain pulse generator 107 side, so that the sustain pulse generator 107 is switched. , A common continuous sustain pulse is applied to all the scan electrodes 103. However, scanning electrode 1
The sustain pulse applied to the sustain electrode 03 has a phase opposite to that of the sustain pulse applied to the sustain electrode 104. In the sustain period, the high potential side power supply Vdd is applied to the data electrode 102 in the writing period.
Only the cells to which the level signal has been written emit a light to emit light. In addition, since the number of times of light emission of the cell changes by changing the number of continuous output pulses of the sustain pulse for each subfield, the light emission luminance visually looks like a change, and halftone display is possible.
【0007】最後に予備放電期間では、予備放電パル
ス、及び予備放電消去パルスを全ての走査電極103、
全ての維持電極104に印加することにより、各セルに
保持されていたデータパルス信号を消去し、次の1サブ
フィールド期間に移る。Finally, in the pre-discharge period, the pre-discharge pulse and the pre-discharge erase pulse are applied to all the scan electrodes 103,
By applying the voltage to all the sustain electrodes 104, the data pulse signal held in each cell is erased, and the operation proceeds to the next one subfield period.
【0008】上記の一連の動作において、各データ電極
102に印加すべき表示信号DAT1〜DATkは図9
に示す範囲の外部から低電圧ロジック信号としてデータ
ドライバ105−1〜105−kに入力される。データ
ドライバ105−1〜105−kではこの表示信号DA
T1〜DATkを直並列変換して、高電位側電源Vdd
レベル〜GND間の振幅を持つデータパルス信号を得
る。図11はデータパルス信号の波形図である。データ
パルス信号電圧が高電位側電源VddレベルであるかG
NDレベルであるかは発光セルに書き込む表示信号DA
T1〜DATkが「白」であるか「黒」であるかにより
決定されるため、その出現パターンは様々である。選択
時間Twは1ラインの走査電極103を選択している時
間に相当し、選択時間Twの値は約3μsecである。
立ち上がり時間tr、及び立ち下がり時間tfは約40
0nsec以内にする必要がある。これは、立ち上がり
時間tr、立ち下がり時間tfが長くなるとPDPのセ
ルの放電が不安定になり、正常な信号書込みができなく
なるためである。In the above series of operations, the display signals DAT1 to DATk to be applied to each data electrode 102 are shown in FIG.
Are input to the data drivers 105-1 to 105-k as low-voltage logic signals from outside the range shown in FIG. In the data drivers 105-1 to 105-k, this display signal DA
T1 to DATk are serial-parallel-converted, and the high potential side power supply Vdd
A data pulse signal having an amplitude between the level and GND is obtained. FIG. 11 is a waveform diagram of the data pulse signal. Whether the data pulse signal voltage is at the level of the high-potential-side power supply Vdd or G
The display signal DA to be written to the light emitting cell is determined to be at the ND level.
Since T1 to DATk are determined depending on whether they are “white” or “black”, their appearance patterns are various. The selection time Tw corresponds to a time during which one line of the scanning electrode 103 is selected, and the value of the selection time Tw is about 3 μsec.
About the rise time t r, and the fall time t f 40
It must be within 0 nsec. This rise time t r, the fall time t f becomes longer discharge PDP cell becomes unstable, it becomes impossible a normal signal writing.
【0009】上記したPDPの動作において、各電極を
駆動するために必要なエネルギーには、セルの放電発光
による電流分と、電極に寄生する静電容量の充放電分と
がある。これらのうち、静電容量の充放電分によるエネ
ルギーの割合が大きく、これを低減することはPDPの
低消費電力化に大きく寄与する。そこで、PDPでは容
量の充放電エネルギーを回収することのできる駆動回路
を用いている。In the above-described operation of the PDP, the energy required to drive each electrode includes a current component due to discharge light emission of the cell and a charge / discharge component of a parasitic capacitance of the electrode. Among these, the ratio of energy due to the charge and discharge of the capacitance is large, and reducing this greatly contributes to lower power consumption of the PDP. Therefore, the PDP uses a drive circuit capable of recovering the charge / discharge energy of the capacity.
【0010】図12はその例として特開平2−8109
0公報に開示されているディスプレイ駆動回路の構成を
示す回路図である。負荷容量123はPDPの電極に相
当する。Pチャンネルトランジスタ59(以下P−Tr
と称す)、及びNチャンネルトランジスタ57(以下N
−Trと略す)は駆動出力電圧を高電位側電源Vddレ
ベル若しくはGNDレベルに保持するためのものであ
る。インダクタ41より図面左側はエネルギー回収回路
を構成しており、回収されたエネルギーは回収容量46
に蓄積される。なお、PDPの電極は少なくとも数百本
以上はあるので、1本の電極に対して1個の回収回路を
用意したのでは不経済である。そこで、通常は複数本の
電極に対して1個の回収回路を用いる。その他、図12
中にはダイオード42、44、N−Tr49、定電圧ダ
イオード50、結合容量51、P−Tr53、定電圧ダ
イオード54、結合容量55、入力端子61、62、6
3、64、結合容量66、定電圧ダイオード67、ダイ
オード68を示す。FIG. 12 shows an example of such a system in Japanese Patent Application Laid-Open No. 2-8109.
FIG. 1 is a circuit diagram showing a configuration of a display driving circuit disclosed in Japanese Patent Publication No. 0-095. The load capacitance 123 corresponds to an electrode of the PDP. P-channel transistor 59 (hereinafter P-Tr)
) And an N-channel transistor 57 (hereinafter referred to as N
−Tr) is for holding the drive output voltage at the high-potential-side power supply Vdd level or the GND level. The left side of the drawing from the inductor 41 constitutes an energy recovery circuit, and the recovered energy is a recovery capacity 46.
Is accumulated in Since there are at least several hundred PDP electrodes, it is uneconomical to prepare one recovery circuit for one electrode. Therefore, one recovery circuit is usually used for a plurality of electrodes. In addition, FIG.
The diodes 42, 44, the N-Tr 49, the constant voltage diode 50, the coupling capacitance 51, the P-Tr 53, the constant voltage diode 54, the coupling capacitance 55, and the input terminals 61, 62, 6
3, 64, a coupling capacitor 66, a constant voltage diode 67, and a diode 68 are shown.
【0011】図13は、図12に示す従来の容量負荷駆
動回路における負荷エネルギーの回収動作時の波形であ
る。時刻t0において入力端子61に制御信号を入力し
てN−Tr49を閉状態にすると、負荷容量123に蓄
積されていたエネルギーがインダクタ41、ダイオード
42、N−Tr49を通って回収容量46に回収され
る。このとき負荷容量123、回収容量46、及びイン
ダクタ41により共振回路が形成され、負荷容量の電圧
エネルギーはインダクタ41に電流エネルギーとして移
送され、共振による回収電流ILが流れる。時刻t1で
は、負荷容量123の電圧Voutが回収容量46の電
圧Vctに等しくなり、このとき回収電流ILは最大に
なる。次に時刻t2では、負荷容量123に蓄積されて
いたエネルギーは全て回収容量46に移送される。更に
時刻t2以降でN−Tr57を閉状態にすることによ
り、負荷容量123の電圧VoutがGNDレベルに固
定される。なお、時刻t2以降では回収電流ILが逆方
向に流れようとするが、ダイオード42がブロッキング
するため、図13のような半波整流波形となる。FIG. 13 shows waveforms during a load energy recovery operation in the conventional capacitive load drive circuit shown in FIG. Enter the control signal to the input terminal 61 when the N-Tr49 closed at time t 0, collected in the collecting volume 46 energy accumulated in the load capacitor 123 through the inductor 41, diode 42, N-Tr49 Is done. In this case the load capacity 123, collecting capacitor 46, and the resonant circuit is formed by the inductor 41, the voltage energy of the load capacitor is transferred as a current energy in the inductor 41 flows through the recovery current I L caused by resonance. At time t 1, the voltage Vout of the load capacitance 123 becomes equal to the voltage Vct of collecting capacitor 46, the recovery current I L at this time is maximized. Next, at time t 2, the energy stored in the load capacitor 123 is transferred all recovery capacitor 46. By the N-TR57 closed with further time t 2 after the voltage Vout of the load capacitor 123 is fixed to the GND level. In the time t 2 or later recovery current I L is going to flow in the reverse direction, the diode 42 is blocked, a half-wave rectified waveform as shown in FIG. 13.
【0012】このとき、負荷容量123の値をCL、イ
ンダクタ41の値をL、回収電流経路における全抵抗分
をRとすれば、エネルギーの回収に必要な回収時間Tは T=π・√{1/(L・CL)−(R/2L)2} ≒π・√(L・CL) …… (イ) と表される。この回収時間Tが前述したデータパルス信
号の立ち上がり時間tr、及び立ち下がり時間tfに相
当し、Tは約400nsec以内にする必要がある。実
際の装置設計では、T<400nsecとなるようにL
及びCLの値を決定し、回収動作を開始してから400
nsecとなった時点でエネルギー回収動作を打ち切っ
て、負荷容量123の電圧を高電位側電源Vddレベル
又はGNDに保持する動作に移るようにする。At this time, assuming that the value of the load capacitance 123 is C L , the value of the inductor 41 is L, and the total resistance in the recovery current path is R, the recovery time T required for recovering energy is T = π · √. {1 / (L · C L ) − (R / 2L) 2 } {π · √ (L · C L ) (1) Rise time t r of the data pulse signal thus recovered time T described above, and fall corresponds to the time t f, T should be within about 400 nsec. In an actual device design, L is set so that T <400 nsec.
And it determines the value of C L, 400 from the start of the recovery operation
At the time of nsec, the energy recovery operation is terminated, and the operation shifts to an operation of holding the voltage of the load capacitor 123 at the level of the high potential power supply Vdd or GND.
【0013】なお、図12の回路が正常に動作するため
には、エネルギー回収時の負荷容量123と回収容量4
6の電位差、及びエネルギー供給時の回収容量46と負
荷容量123の電位差をそれぞれほぼ等しくする必要が
あり、そのためには回収容量46の電圧Vctを、Vc
t≒1/2・Vddとする必要がある。しかし、回収動
作の際に、エネルギーの回収分と供給分のアンバランス
や、回収経路、供給経路上にあるN−Tr49とP−T
r53のオン特性の違いにより、電圧Vctが徐々に変
動して前記電圧から外れてくることがある。そこで、1
/2・Vddの電圧値を持つ第2電源69及びダイオー
ド68を設けることにより、電圧Vctの変動を補償し
ている。In order for the circuit of FIG. 12 to operate normally, the load capacity 123 and the recovery capacity 4 during energy recovery are required.
6 and the potential difference between the recovery capacity 46 and the load capacity 123 at the time of energy supply, respectively, need to be substantially equal. To this end, the voltage Vct of the recovery capacity 46 is set to Vc
It is necessary to set t ≒ 1/2 · Vdd. However, during the recovery operation, the imbalance between the recovered energy and the supplied energy, the N-Tr 49 and the P-T
Due to the difference in the ON characteristics of r53, the voltage Vct may gradually fluctuate and deviate from the voltage. So 1
By providing the second power supply 69 and the diode 68 having a voltage value of / 2 · Vdd, the fluctuation of the voltage Vct is compensated.
【0014】ところで、これらの回路の動作電圧は前述
した通り70〜200V程度にも達するので、いずれも
高耐圧のパワートランジスタ、及び高耐圧のスイッチン
グダイオードにより構成されている。しかし、データ電
極102では、前述したような回収時間T内でエネルギ
ー回収させる必要があり、これらの回路素子の動作遅れ
時間を考えるとタイミング設計上の余裕がないのが実状
である。By the way, since the operating voltage of these circuits reaches about 70 to 200 V as described above, each of them is constituted by a high breakdown voltage power transistor and a high breakdown voltage switching diode. However, in the data electrode 102, it is necessary to recover energy within the recovery time T described above, and in reality, there is no margin in timing design in consideration of the operation delay time of these circuit elements.
【0015】複数のデータ電極102のエネルギーを同
時に回収しようとした場合には、ある1ラインの走査電
極103を選択したときに、表示信号DAT1〜DAT
kのパターンによっては、あるデータ電極102からは
エネルギーの回収が必要であり、別のデータ電極102
には逆に回収したエネルギーをデータ電極102に供給
する必要性が生じる。これらの一連の動作は先に述べた
400nsecの時間内に行う必要があるので、エネル
ギーの回収、供給の個々の動作において割り当てられる
時間は、その半分の200nsec以下である。When the energy of a plurality of data electrodes 102 is to be simultaneously recovered, when one scan electrode 103 of one line is selected, the display signals DAT1 to DAT
Depending on the pattern of k, it may be necessary to recover energy from one data electrode 102 and another data electrode 102
On the contrary, it becomes necessary to supply the recovered energy to the data electrode 102. Since a series of these operations need to be performed within the time of 400 nsec described above, the time allocated in each operation of energy recovery and supply is less than half that of 200 nsec.
【0016】更に、データ電極102では画像の表示パ
ターンによりセルの状態が「白」か「黒」かが決まるた
め、これによりエネルギーを回収すべきデータ電極10
2の本数が変化する。このことは、式(イ)でCLが変
化することを意味するため、回収時間Tも変化する。例
えば、回収すべき電極本数が増加すると回収時間Tが長
くなるので、負荷容量のエネルギーを決められた時間内
に全て回収することができない。このために、エネルギ
ー回収効率が低下する。一方、回収すべき電極本数が減
少すると今度は回収時間Tが短くなるので、理想的には
回収すべき負荷容量の全てのエネルギーを回収すること
は可能である。しかしながら、回収電極本数が減少する
と回収電流ILのパルス幅(Tに相当)が短くなり、次
第に回収回路内部での損失分が大きくなる。これは以下
の理由による。Further, in the data electrode 102, whether the state of the cell is "white" or "black" is determined by the display pattern of the image.
The number of 2 changes. This means that CL changes in the equation (A), so that the collection time T also changes. For example, if the number of electrodes to be recovered increases, the recovery time T increases, so that it is not possible to recover all the energy of the load capacitance within a predetermined time. For this reason, the energy recovery efficiency decreases. On the other hand, if the number of electrodes to be recovered decreases, the recovery time T becomes shorter this time, so that it is ideally possible to recover all the energy of the load capacity to be recovered. However, the recovery electrode number is decreased (corresponding to T) the pulse width of the recovery current I L is short, gradually the loss in recovery circuit inside increases. This is for the following reason.
【0017】PDPのデータ電極駆動電圧は100V近
くにも達するため、その回収回路には高耐圧の接合型ス
イッチングダイオードが一般に用いられている。このダ
イオードは逆回復時間trrが比較的長いため、trr
に対して回収電流ILのパルス幅が十分に長ければ問題
はないが、パルス幅が短くなると、その電流のほとんど
が逆方向電流として貫通してしまう。これは、回収した
エネルギーが逆流することを意味し、回収効率の著しい
低下をもたらす。Since the data electrode drive voltage of the PDP reaches nearly 100 V, a junction-type switching diode having a high withstand voltage is generally used for the recovery circuit. Since this diode has a relatively long reverse recovery time t rr , t rr
Recovering the pulse width of the current I L is not a problem if longer enough, the pulse width becomes shorter, most of the current will penetrate the reverse current to. This means that the recovered energy flows back, resulting in a significant decrease in recovery efficiency.
【0018】図14は、上記の問題点を改善するため
に、特開平10−11015公報に開示されているディ
スプレイ駆動回路の構成を示した回路図である。スイッ
チ手段121を構成する複数の第2スイッチ122−1
〜122−iの第1端子には、それぞれデータ電極10
2に相当する負荷容量123−1〜123−iが接続さ
れ、第2端子はGNDに接続されている。そして前記第
2スイッチ122−1〜122−iの第3端子は一つに
まとめられ、その先には回収回路150に含まれる複数
個のインダクタ41−1〜41−jの第1端子、及びス
イッチ47、48の第1端子が接続されている。前記イ
ンダクタ41−1〜41−jの第2端子にはそれぞれダ
イオード42−1〜42−jのアノード端子、及びダイ
オード44−1〜44−jのカソード端子が接続されて
いる。前記ダイオード42−1〜42−jのカソード端
子にはスイッチ43−1〜43−jの第1端子が、また
前記ダイオード44−1〜44−jのアノード端子には
スイッチ45−1〜45−jの第1端子が接続されてい
る。前記スイッチ43−1〜43−jの第2端子、及び
前記スイッチ45−1〜45−jの第2端子は一つにま
とめられ、その先には回収容量46の第1端子が接続さ
れている。更に、前記スイッチ48の第2端子は高電位
側電源Vddに接続され、前記スイッチ47の第2端
子、及び前記回収容量46の第2端子はGNDに接続さ
れている。FIG. 14 is a circuit diagram showing a configuration of a display driving circuit disclosed in Japanese Patent Application Laid-Open No. H10-11015 in order to improve the above problem. A plurality of second switches 122-1 constituting the switch means 121
122-i are connected to the data electrodes 10 respectively.
The load terminals 123-1 to 123-i corresponding to 2 are connected, and the second terminal is connected to GND. The third terminals of the second switches 122-1 to 122-i are integrated into one, and the first terminals of the plurality of inductors 41-1 to 41-j included in the recovery circuit 150, The first terminals of the switches 47 and 48 are connected. The anode terminals of the diodes 42-1 to 42-j and the cathode terminals of the diodes 44-1 to 44-j are connected to the second terminals of the inductors 41-1 to 41-j, respectively. The cathode terminals of the diodes 42-1 to 42-j have first terminals of the switches 43-1 to 43-j, and the anode terminals of the diodes 44-1 to 44-j have switches 45-1 to 45-j. j is connected to the first terminal. The second terminals of the switches 43-1 to 43-j and the second terminals of the switches 45-1 to 45-j are integrated into one, and the first terminal of the recovery capacitor 46 is connected to the other end. I have. Further, a second terminal of the switch 48 is connected to a high potential side power supply Vdd, and a second terminal of the switch 47 and a second terminal of the recovery capacitor 46 are connected to GND.
【0019】負荷のエネルギーを回収する際、表示信号
DAT1〜DATkの状態により決まる第2スイッチ1
22−1〜122−iの状態、すなわち回収回路側に閉
じている第2スイッチ122−1〜122−iの個数を
検出し、その結果によりスイッチ43−1〜43−jを
切換えることにより、合成インダクタンス値を変化させ
る。具体的には、回収回路側に閉じているスイッチの個
数が少ないときには合成インダクタンス値が大きくなる
ようにスイッチ43−1〜43−jを切換えることによ
り、回収時間Tが必要以上に小さくならないようにし、
逆の場合にはインダクタンス値が小さくなるようにする
ことにより、回収時間Tが必要以上に大きくならないよ
うにする。When recovering the energy of the load, the second switch 1 determined by the state of the display signals DAT1 to DATk
By detecting the state of 22-1 to 122-i, that is, the number of the second switches 122-1 to 122-i closed on the recovery circuit side, and switching the switches 43-1 to 43-j according to the result, Change the combined inductance value. Specifically, when the number of switches closed on the recovery circuit side is small, the switches 43-1 to 43-j are switched so as to increase the combined inductance value so that the recovery time T does not become shorter than necessary. ,
In the opposite case, the collection time T is prevented from becoming unnecessarily large by reducing the inductance value.
【0020】以上説明したように、本従来例によれば複
数のインダクタにそれぞれ接続されたスイッチを回収す
べき電極の本数に従って切り換えることにより、エネル
ギー回収効率の低下を防ぐことができる。As described above, according to the conventional example, by switching the switches respectively connected to the plurality of inductors according to the number of electrodes to be recovered, a reduction in energy recovery efficiency can be prevented.
【0021】ところで、特開平10−11015公報に
開示されているディスプレイ駆動回路のスイッチ素子を
具体的な回路素子で構成しようとした場合、特開平2−
81090公報に開示されているようなMOSFETを
用いた構成が考えられる。特に、負荷のエネルギーを回
収するような駆動回路では、そのエネルギー転送路にお
ける損失を最小限にしなければならない。このため、ス
イッチ素子としては専らパワーMOSFETを用いるの
が一般的である。By the way, when the switch element of the display drive circuit disclosed in Japanese Patent Application Laid-Open No. 10-11015 is to be constituted by a specific circuit element,
A configuration using a MOSFET as disclosed in Japanese Patent No. 81090 is conceivable. In particular, in a drive circuit that recovers the energy of the load, the loss in the energy transfer path must be minimized. For this reason, it is general to use a power MOSFET exclusively as a switch element.
【0022】図15は、特開平10−11015公報に
開示されているディスプレイ駆動回路のスイッチ素子を
パワーMOSFETにより構成した回路図である。スイ
ッチ手段221を構成する複数の第2スイッチ222−
1〜222−iの第1端子には、それぞれデータ電極1
02に相当する負荷容量223−1〜223−iが接続
され、第2端子はGNDに接続されている。そして前記
第2スイッチ222−1〜222−iの第3端子は一つ
にまとめられ、その先には回収回路1に含まれる複数個
のインダクタ41−1〜41−jの第1端子、及びN−
Tr57、P−Tr59のドレイン端子が接続されてい
る。前記N−Tr57、P−Tr59のゲート端子に
は、バッファ58、60の出力端子がそれぞれ接続され
ている。一方、前記インダクタ41−1〜41−jの第
2端子にはそれぞれダイオード42−1〜42−jのア
ノード端子、及びダイオード44−1〜44−jのカソ
ード端子が接続されている。前記ダイオード42−1〜
42−jのカソード端子にはN−Tr49−1〜49−
jのドレイン端子が接続されており、前記N−Tr49
−1〜49−jのゲート端子には、結合容量51−1〜
51−jの第1端子、及び定電圧ダイオード50−1〜
50−jのカソード端子がそれぞれ接続されている。ま
た、前記ダイオード44−1〜44−jのアノード端子
にはP−Tr53−1〜53−jのドレイン端子が接続
されており、前記P−Tr53−1〜53−jのゲート
端子には、結合容量55−1〜55−jの第1端子、及
び定電圧ダイオード54−1〜54−jのアノード端子
がそれぞれ接続されている。結合容量51−1〜51−
j、55−1〜55−jの第2端子には、バッファ52
−1〜52−j、入力端子62−1〜62−jを有する
バッファ56−1〜56−jの出力端子がそれぞれ接続
されている。そして、前記N−Tr49−1〜49−j
のソース端子、前記P−Tr53−1〜53−jのソー
ス端子、前記定電圧ダイオード50−1〜50−jのア
ノード端子、及び前記定電圧ダイオード54−1〜54
−jのカソード端子は一つにまとめられ、その先には回
収容量46の第1端子が接続されている。更に、前記P
−Tr59のソース端子は高電位側電源Vddに接続さ
れ、前記N−Tr57のソース端子、及び前記回収容量
46の第2端子はGNDに接続されている。FIG. 15 is a circuit diagram in which a switch element of a display drive circuit disclosed in Japanese Patent Application Laid-Open No. 10-11015 is constituted by a power MOSFET. A plurality of second switches 222- constituting the switch means 221;
Data electrodes 1 are respectively connected to first terminals 1-222-i.
02 are connected to the load capacitors 223-1 to 223-i, and the second terminal is connected to GND. The third terminals of the second switches 222-1 to 222-i are integrated into one, and the first terminals of the plurality of inductors 41-1 to 41-j included in the recovery circuit 1 are provided before the third terminals. N-
The drain terminals of Tr57 and P-Tr59 are connected. Output terminals of buffers 58 and 60 are connected to gate terminals of the N-Tr 57 and P-Tr 59, respectively. On the other hand, the anode terminals of the diodes 42-1 to 42-j and the cathode terminals of the diodes 44-1 to 44-j are connected to the second terminals of the inductors 41-1 to 41-j, respectively. The diodes 42-1 to 42-1
N-Trs 49-1 to 49- are connected to the cathode terminal of 42-j.
j is connected to the drain terminal of the N-Tr 49
-1 to 49-j have coupling capacitors 51-1 to 51-j, respectively.
The first terminal of 51-j and the constant voltage diodes 50-1 to 50-1
The cathode terminals 50-j are respectively connected. The anode terminals of the diodes 44-1 to 44-j are connected to the drain terminals of P-Trs 53-1 to 53-j, and the gate terminals of the P-Trs 53-1 to 53-j are The first terminals of the coupling capacitors 55-1 to 55-j are connected to the anode terminals of the constant voltage diodes 54-1 to 54-j, respectively. Coupling capacitance 51-1 to 51-
j, 55-1 to 55-j, a buffer 52
Output terminals of buffers 56-1 to 56-j having -1 to 52-j and input terminals 62-1 to 62-j are respectively connected. And the N-Trs 49-1 to 49-j
, The source terminals of the P-Trs 53-1 to 53-j, the anode terminals of the constant voltage diodes 50-1 to 50-j, and the constant voltage diodes 54-1 to 54.
The -j cathode terminals are combined into one, and the first terminal of the recovery capacitor 46 is connected to the end. Further, the P
The source terminal of -Tr59 is connected to the high potential side power supply Vdd, and the source terminal of the N-Tr57 and the second terminal of the recovery capacitor 46 are connected to GND.
【0023】図15においてバッファ52−1〜52−
jはスイッチ手段221の状態検出結果に基づいて入力
端子61−1〜61−jに入力された信号を増幅して、
N−Tr49−1〜49−jをオン・オフ制御する。こ
れにより、負荷容量223−1〜223−iのエネルギ
ーは複数のインダクタ41−1〜41−j、ダイオード
42−1〜42−j、及びN−Tr49−1〜49−j
を経由して回収容量46に回収される。ここで、N−T
r49−1〜49−jのオン・オフ動作を行うために
は、ソース電圧である回収容量46の電圧Vcを基準に
して所定のゲート電圧を印加しなければならない。一
方、バッファ52−1〜52−jを動作させるには電源
より電力を供給し、しかも外部から入力端子61−1〜
61−jに入力された信号により駆動されなければなら
ない。従って、バッファ52−1〜52−jとN−Tr
49−1〜49−jとは直流的に分離する必要があるの
で、結合容量51−1〜51−jを介して各N−Tr4
9−1〜49−jのゲート電極をフローティング駆動す
る構成をとる。定電圧ダイオード50−1〜50−j
は、N−Tr49−1〜49−jのゲート電圧がソース
電圧よりも低くなった場合に導通することでこれをソー
ス電圧にクランプすると共に、ゲート電圧が極端に高く
なった際にも導通することでN−Tr49−1〜49−
jのゲート耐圧を越えないようにする作用を持つ。Referring to FIG. 15, buffers 52-1 to 52-
j amplifies signals input to the input terminals 61-1 to 61-j based on the state detection result of the switch means 221,
On / off control of N-Trs 49-1 to 49-j is performed. Thereby, the energy of the load capacitors 223-1 to 223-i is reduced by the plurality of inductors 41-1 to 41-j, the diodes 42-1 to 42-j, and the N-Trs 49-1 to 49-j.
And is collected in the collection capacity 46 via. Where NT
In order to perform the on / off operations of r49-1 to r49-j, a predetermined gate voltage must be applied with reference to the source voltage Vc of the recovery capacitor 46. On the other hand, in order to operate the buffers 52-1 to 52-j, power is supplied from a power supply, and the input terminals 61-1 to 61-1 are externally supplied.
It must be driven by the signal input to 61-j. Therefore, buffers 52-1 to 52-j and N-Tr
Since it is necessary to be separated from DCs 49-1 to 49-j in a DC manner, each N-Tr4 is connected via coupling capacitors 51-1 to 51-j.
The configuration is such that the gate electrodes 9-1 to 49-j are driven to float. Constant voltage diodes 50-1 to 50-j
Is clamped to the source voltage by conducting when the gate voltage of the N-Trs 49-1 to 49-j becomes lower than the source voltage, and is also conducted when the gate voltage becomes extremely high. In this way, N-Tr 49-1 to 49-
It has the effect of not exceeding the gate breakdown voltage of j.
【0024】ここで、図15に示した従来のディスプレ
イ駆動回路の場合も、正常な回路動作をするためには、
エネルギー回収時の負荷容量223−1〜223−iと
回収容量46の電位差、及びエネルギー供給時の回収容
量46と負荷容量223−1〜223−iの電位差をそ
れぞれほぼ等しくする必要があり、前記特開平2−81
090公報に開示されているディスプレイ駆動回路と同
様、1/2・Vddの電圧値を持つ第2電源が必要とな
る。Here, also in the case of the conventional display driving circuit shown in FIG.
It is necessary to make the potential difference between the load capacity 223-1 to 223-i and the recovery capacity 46 at the time of energy recovery, and the potential difference between the recovery capacity 46 and the load capacity 223-1 to 223-i at the time of energy supply substantially equal to each other. JP-A-2-81
Similarly to the display driving circuit disclosed in Japanese Patent Publication No. 090, a second power supply having a voltage value of 1 / · Vdd is required.
【0025】[0025]
【発明が解決しようとする課題】しかしながら、従来技
術のディスプレイ駆動回路には以下に掲げる問題点があ
った。第1は、正常な回路動作をするためには、1/2
・Vddの電圧値を持つ第2電源が必要なことである。
特にPDP装置のような高電圧、大電流の電源を多値出
力化することは大幅なコストアップ要因となる問題があ
った。However, the prior art display driving circuit has the following problems. First, in order to perform a normal circuit operation, a half is required.
-A second power supply having a voltage value of Vdd is required.
In particular, there is a problem in that multi-value output of a high-voltage, large-current power supply such as a PDP device causes a significant cost increase.
【0026】第2は、図15のノード65、すなわち回
収容量46の第1端子、N−Tr49−1〜49−jの
ソース端子、及びP−Tr53−1〜53−jのソース
端子はGNDからは電気的にフローティング状態にある
ことである。データ電極102のエネルギー回収を行う
場合には、前述したようにデータ電極102の駆動出力
電圧は100V近くにも達する高電圧振幅で動作するた
めに、複数の電極から集めてきたエネルギーを回収しよ
うとすると、ノード65には負荷容量223−1〜22
3−iより回収されたエネルギーが極めて短い時間内に
数アンペアのオーダーで流れ込む。このとき、回収容量
46が十分に大きな容量値をもつ理想的な容量素子であ
れば、この電流による流入電荷を平滑化することができ
るため、ノード65の電圧変動は極めて小さく、図15
の回路動作上で全く問題はない。しかし、現実の容量素
子には寄生素子成分が含まれているために、このような
電流に対してノード65の電圧変動を平滑化しきれな
い。Second, the node 65 in FIG. 15, that is, the first terminal of the recovery capacitor 46, the source terminals of the N-Trs 49-1 to 49-j, and the source terminals of the P-Trs 53-1 to 53-j are GND. From the point of being in an electrically floating state. When recovering the energy of the data electrode 102, since the drive output voltage of the data electrode 102 operates at a high voltage amplitude reaching nearly 100 V as described above, the energy collected from a plurality of electrodes is recovered. Then, the load capacitances 223-1 to 22-2 are connected to the node 65.
The energy recovered from 3-i flows in the order of several amps within a very short time. At this time, if the recovery capacitance 46 is an ideal capacitance element having a sufficiently large capacitance value, the inflow charge due to this current can be smoothed, and the voltage fluctuation at the node 65 is extremely small.
There is no problem on the operation of the circuit. However, since the actual capacitance element includes a parasitic element component, the voltage fluctuation of the node 65 cannot be smoothed for such a current.
【0027】図16は現実の容量素子の等価回路図であ
り、本来の容量成分70の他に寄生素子として抵抗成分
72、73、インダクタンス成分71を含んでいる。こ
れらの内、特にインダクタンス成分が問題で、この成分
が大きいと容量値の周波数特性が低下する原因となるの
で、PDPのデータ電極102のエネルギー回収に求め
られる動作周波数に追随することができなくなる。特に
PDPの回収容量に用いるような高耐圧で大容量の容量
素子を作製しようとした場合には、大面積の誘電体を挟
んだ電極が必要となることから、寄生インダクタンス分
が大きくなり易い。FIG. 16 is an equivalent circuit diagram of an actual capacitance element, and includes resistance components 72 and 73 and an inductance component 71 as parasitic elements in addition to the original capacitance component 70. Among them, the inductance component is a problem. If the component is large, the frequency characteristic of the capacitance value is degraded. Therefore, it is impossible to follow the operating frequency required for energy recovery of the data electrode 102 of the PDP. In particular, when an attempt is made to produce a high-capacitance, large-capacity capacitive element used as a recovery capacitor for a PDP, an electrode sandwiching a large-area dielectric is required, so that the parasitic inductance tends to increase.
【0028】図17は、図15に示す従来のディスプレ
イ駆動回路において、回収容量46として現実の高耐圧
のフィルムコンデンサを用いて、エネルギー回収動作を
行ったときの動作波形である。同図において、時刻t0
でN−Tr49−1〜49−jの何れか1個を閉状態に
すると、負荷容量223−1〜223−iのエネルギー
が、インダクタ41−1〜41−jを回収電流ILとな
って流れて回収容量46に回収される。それと共に負荷
容量223−1〜223−iにおける電圧Voutは減
少し、時刻t2では負荷のエネルギーはほとんどなくな
っている。なお、PDPのデータ電極102のエネルギ
ー回収に必要な回収許容時間は、先に説明したようにt
2−t0=200nsecとした。回収容量46には図
16の等価回路で示したような寄生素子成分があるため
に、図17より、回収電流ILによる過渡的な電荷流入
に対して回収容量46が追随できず、ノード65の電圧
Vctが変動している様子が分かる。FIG. 17 shows operation waveforms when an energy recovery operation is performed using a real high-withstand-voltage film capacitor as the recovery capacitor 46 in the conventional display drive circuit shown in FIG. In the figure, at time t 0
One either in N-Tr49-1~49-j when the closed state, the energy of the load capacitance 223-1~223-i are taken inductor 41-1 to 41-j and the collecting current I L It flows and is collected in the collection capacity 46. Therewith the voltage Vout across the load capacitance 223-1~223-i is reduced, the energy of the load at time t 2 is almost gone. Note that the allowable recovery time required for recovering the energy of the data electrode 102 of the PDP is t as described above.
It was 2 -t 0 = 200nsec. For the recovery capacitor 46 have a parasitic component as illustrated in the equivalent circuit of FIG. 16, from 17, can not follow collecting capacitor 46 against transient charge flow from collection current I L, the node 65 It can be seen that the voltage Vct fluctuates.
【0029】電圧Vctの変動分をΔVct=Vct−
1/2・Vdd、定電圧ダイオード50−1〜50−j
の順方向電圧をVF、N−Tr49−1〜49−jのゲ
ート端子電圧をVgとすると、例えばΔVct>0とな
った場合には、ΔVct>Vg+VFとなるまで定電圧
ダイオード50−1〜50−jは導通しないから、この
電圧変動によってゲート〜ソース間電圧が低下すること
になる。これにより、N−Tr49−1〜49−jのオ
ン抵抗が上昇するので損失が増加し、その結果回収動作
が十分に行えなくなり、回収効率が低下するという問題
があった。The variation of the voltage Vct is represented by ΔVct = Vct−
1 / 2Vdd, constant voltage diodes 50-1 to 50-j
Forward voltage V F, when the gate terminal voltage of the N-Tr49-1~49-j and Vg, for example, when a ΔVct> 0 is, ΔVct> Vg + V F become until constant voltage diode 50-1 50-j do not conduct, so that the voltage fluctuation causes the voltage between the gate and the source to decrease. As a result, the on-resistance of the N-Trs 49-1 to 49-j increases, so that the loss increases. As a result, the collection operation cannot be performed sufficiently, and the collection efficiency is reduced.
【0030】また、ΔVctが大きくなったときには定
電圧ダイオード50−1〜50−jが本来は保護素子と
して動作するが、現実の定電圧ダイオードでは導通時の
コンダクタンスがスイッチングダイオードのように低い
ものがないため、PDPのデータ電極102駆動時の動
作速度に追随させることはできないのが実状である。従
って、電圧変動分によりN−Tr49−1〜49−jが
本来意図しないタイミングで不必要なオン・オフ動作が
起こり、回収回路が誤動作するなど、動作マージンが狭
いという問題点があった。When .DELTA.Vct increases, the constant voltage diodes 50-1 to 50-j normally operate as protective elements. However, in actual constant voltage diodes, the conductance at the time of conduction is as low as a switching diode. In fact, it is impossible to follow the operation speed of the PDP when the data electrode 102 is driven. Therefore, the N-Trs 49-1 to 49-j perform unnecessary ON / OFF operations at timings that are not originally intended due to the voltage fluctuation, and there is a problem that the operation margin is narrow, for example, the recovery circuit malfunctions.
【0031】以上説明した問題点は、一般的なパワート
ランジスタのオン・オフ動作に必要なゲート〜ソース間
電圧振幅は通常10V程度であり、そのゲート閾値電圧
は数Vであるから、1V程度の電圧変動であっても影響
を受け易いために引き起こされる。特に最近では、ロジ
ックレベル電圧である5Vや3.3Vのゲート電圧振幅
でもオン・オフ動作するものも現れており、このような
パワートランジスタを用いれば入力端子61−1〜61
−jに入力した信号電圧をレベル変換する必要がないこ
とから、ディスプレイ駆動回路の低コストを図ることが
可能である。しかし、その一方で、前述した電圧変動1
V以下であっても影響を受け易くなり、更に動作マージ
ンが狭くなって誤動作を起こし易くなるという問題点が
あった。しかも、PDPの駆動回路の出力は前述した通
り高電圧振幅であるから、そのエネルギーも非常に大き
い。このような回路では、1箇所のデバイスの誤動作が
引き金になり、それが周辺の回路素子に連鎖的に及ん
で、回路全体の誤動作を引き起こし、ひいてはそれによ
る回路素子の定格オーバーによる焼損事故などを招きか
ねないという問題点があった。The problem explained above is that the voltage amplitude between the gate and the source required for the on / off operation of a general power transistor is usually about 10 V, and the gate threshold voltage is several volts. This is caused because the voltage fluctuation is easily affected. In particular, recently, there has appeared one that performs an on / off operation even at a gate voltage amplitude of 5 V or 3.3 V, which is a logic level voltage.
Since there is no need to level-convert the signal voltage input to -j, the cost of the display drive circuit can be reduced. However, on the other hand, the aforementioned voltage fluctuation 1
There is a problem in that even if the voltage is V or less, the device is easily affected, and the operation margin is further narrowed so that a malfunction is likely to occur. In addition, the output of the driving circuit of the PDP has a high voltage amplitude as described above, so that its energy is also very large. In such a circuit, a malfunction of one device triggers, which chainly spreads to peripheral circuit elements, causing a malfunction of the entire circuit, and a burnout accident due to an over-rated circuit element due to the malfunction. There was a problem that it could be invited.
【0032】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、PDP等を駆動す
るための、負荷のエネルギーを回収することができるデ
ィスプレイ駆動回路に関し、PDPのデータ電極駆動す
るような高速動作条件下においても誤動作がなく、高い
動作マージンを得ると共に高いエネルギー回収率により
低コスト化が図られたディスプレイ駆動回路及びその駆
動方法を提供する点にある。The present invention has been made in view of such a problem, and an object of the present invention is to provide a display driving circuit capable of recovering load energy for driving a PDP or the like. It is an object of the present invention to provide a display drive circuit which does not malfunction even under high-speed operation conditions such as data electrode drive, obtains a high operation margin, and has a low cost due to a high energy recovery rate, and a driving method thereof.
【0033】[0033]
【課題を解決するための手段】請求項1記載の本発明の
要旨は、複数のデータ電極と複数の走査電極とがマトリ
クス状に形成されたディスプレイパネルの容量性データ
電極を駆動するディスプレイ駆動回路であって、電源か
ら複数の前記容量性データ電極に駆動電圧を供給するエ
ネルギー供給回路と、1つ又は複数の中間タップを有す
るオートトランスと、前記中間タップと接地電位との間
に各々接続された1個もしくは複数の第1スイッチと、
前記オートトランスの第1端子と複数の前記容量性デー
タ電極との間に接続され、前記容量性データ電極の駆動
電圧の状態に従って開閉状態が切換わる複数の第2スイ
ッチと、該第2スイッチの開閉状態の情報が入力され、
この情報を検出信号として出力する検出回路と、前記検
出信号が入力され、この検出信号に従い前記第1スイッ
チの開閉を制御するスイッチ制御回路と、前記電源と前
記オートトランスの第2端子との間に、カソード端子が
前記電源側になるように接続された第1ダイオードと、
前記オートトランスの前記第1端子と前記接地電位との
間に、カソード端子が前記オートトランスの前記第1端
子側になるように接続された第2ダイオードとを備えた
ことを特徴とするディスプレイ駆動回路に存する。請求
項2記載の本発明の要旨は、前記第2スイッチは、第1
端子と第2端子と第3端子とを有し、第1端子が複数の
前記容量性データ電極に接続され、第2端子が接地電位
に接続され、第3端子が前記オートトランスの前記第1
端子に接続されたことを特徴とする請求項1記載のディ
スプレイ駆動回路に存する。請求項3記載の本発明の要
旨は、前記第1スイッチは、前記検出信号によりオン・
オフ状態が制御されるNチャンネルトランジスタを備
え、該Nチャンネルトランジスタの両主電極は前記中間
タップと接地電位との間に接続されたことを特徴とす
る、請求項1又は2記載のディスプレイ駆動回路に存す
る。請求項4記載の本発明の要旨は、前記第2スイッチ
は、第1端子が複数の前記容量性データ電極に接続さ
れ、第2端子が前記オートトランスの第1端子に接続さ
れ、第3端子が前記エネルギー供給回路に接続され、第
1端子が複数の前記容量性データ電極に接続され、第2
端子が接地電位に接続され、第3端子が前記電源に接続
された第3スイッチを備え、前記第2スイッチと前記第
3スイッチとで前記オートトランスによる複数の前記容
量性データ電極からのエネルギー回収の経路と、エネル
ギー供給回路の経路とが分離されていることを特徴とす
る請求項1又は3記載のディスプレイ駆動回路に存す
る。請求項5記載の本発明の要旨は、前記第2スイッチ
は、第1端子が複数の前記容量性データ電極に接続さ
れ、第2端子が前記オートトランスの前記第1端子に接
続され、第3端子が前記エネルギー供給回路の出力端子
に接続され、前記第2スイッチで前記オートトランスに
よる複数の前記容量性データ電極からのエネルギー回収
の経路と、エネルギー供給回路の経路とが分離されてい
ることを特徴とする請求項1又は3記載のディスプレイ
駆動回路に存する。請求項6記載の本発明の要旨は、前
記第2スイッチは、集積化されたデータドライバICで
あることを特徴とする請求項1乃至3又は5のいずれか
に記載のディスプレイ駆動回路に存する。請求項7記載
の本発明の要旨は、前記第2スイッチ及び第3スイッチ
は、集積化されたデータドライバICであることを特徴
とする請求項4記載のディスプレイ駆動回路に存する。
請求項8記載の本発明の要旨は、請求項1乃至7のいず
れかに記載のディスプレイ駆動回路を備えたことを特徴
とするディスプレイ装置に存する。請求項9記載の本発
明の要旨は、複数のデータ電極と複数の走査電極とがマ
トリクス状に形成されたディスプレイパネルの容量性デ
ータ電極を駆動するディスプレイ駆動方法であって、オ
ートトランスの第1端子と複数の前記容量性データ電極
との間に接続され、この容量性データ電極の駆動電圧の
状態に従って開閉状態が切換わる複数の第2スイッチを
選択して閉状態にし、検出回路は、前記第2スイッチの
開閉状態の情報が入力され、この情報を検出信号として
出力し、スイッチ制御回路は、前記検出信号が入力さ
れ、この検出信号に従って前記オートトランスに設けら
れた1つ又は複数の中間タップと接地電位との間に各々
接続された複数の第1スイッチのうち1つを閉状態に
し、複数の前記容量性データ電極と、閉状態にした前記
第1スイッチに接続された前記中間タップを起点として
前記第1端子側に位置する前記オートトランスの1次側
巻線との共振を利用して、複数の前記容量性データ電極
に蓄積されていたエネルギーを電流エネルギーとして前
記オートトランスに蓄積し、閉状態にある前記第1スイ
ッチを開状態にし、前記オートトランスに蓄積された前
記電流エネルギーを電圧エネルギーに変換し、該電圧エ
ネルギーを、前記オートトランスの第2端子から前記電
源に回収することを特徴とするディスプレイ駆動方法に
存する。請求項10記載の本発明の要旨は、前記走査電
極の選択期間が次の選択期間に移行したとき、複数の前
記容量性データ電極と前記オートトランスの前記1次側
巻線との共振周波数の変化を補償するように、複数の前
記第1スイッチのうち1つを閉状態にすることを特徴と
する請求項9記載のディスプレイ駆動方法に存する。請
求項11記載の本発明の要旨は、前記走査電極の選択期
間が次の選択期間に移行したとき、駆動電圧が高電位か
ら低電位に状態変化する前記容量性データ電極の本数が
少ない場合、前記オートトランスの1次側巻線のインダ
クタンスが大きくなるように複数の前記第1スイッチの
うち1つを閉状態にし、前記駆動電圧が高電位から低電
位に状態変化する前記容量性データ電極の本数が多い場
合、前記オートトランスの1次側巻線のインダクタンス
が小さくなるように複数の前記第1スイッチのうち1つ
を閉状態にすることを特徴とする請求項9又は10記載
のディスプレイ駆動方法に存する。請求項12記載の本
発明の要旨は、前記走査電極の選択期間が次の選択期間
に移行したとき、前記駆動電圧が高電位から低電位に状
態変化する前記容量性データ電極の本数が少ない場合、
前記オートトランスの第2端子に近い前記中間タップに
接続された前記第1スイッチを排他的に閉状態にし、前
記駆動電圧が高電位から低電位に状態変化する前記容量
性データ電極の本数が多い場合、前記オートトランスの
第1端子に近い前記中間タップに接続された前記第1ス
イッチを排他的に閉状態にすることを特徴とする請求項
9乃至11に記載のディスプレイ駆動方法に存する。請
求項13記載の本発明の要旨は、請求項9乃至12のい
ずれかに記載のディスプレイ駆動方法を実行可能なプロ
グラムが記録された記憶媒体に存する。The gist of the present invention is to provide a display driving circuit for driving a capacitive data electrode of a display panel in which a plurality of data electrodes and a plurality of scanning electrodes are formed in a matrix. An energy supply circuit for supplying a drive voltage from a power supply to the plurality of capacitive data electrodes, an autotransformer having one or more intermediate taps, and each of the autotransformers connected between the intermediate taps and a ground potential. One or more first switches;
A plurality of second switches connected between a first terminal of the auto-transformer and the plurality of capacitive data electrodes, the open / close state being switched according to a state of a driving voltage of the capacitive data electrodes; Open / close status information is entered,
A detection circuit that outputs this information as a detection signal; a switch control circuit that receives the detection signal and controls opening and closing of the first switch according to the detection signal; and a switch between the power supply and a second terminal of the auto transformer. A first diode connected so that a cathode terminal is on the power supply side;
A second diode connected between the first terminal of the auto-transformer and the ground potential so that a cathode terminal is on the first terminal side of the auto-transformer. In the circuit. The gist of the present invention according to claim 2 is that the second switch is provided with a first switch.
A first terminal connected to the plurality of capacitive data electrodes, a second terminal connected to a ground potential, and a third terminal connected to the first terminal of the auto-transformer.
2. The display drive circuit according to claim 1, wherein the display drive circuit is connected to a terminal. The gist of the present invention is that the first switch is turned on / off by the detection signal.
3. The display driving circuit according to claim 1, further comprising an N-channel transistor whose off state is controlled, wherein both main electrodes of the N-channel transistor are connected between the intermediate tap and a ground potential. Exists. The gist of the present invention is that the second switch has a first terminal connected to the plurality of capacitive data electrodes, a second terminal connected to a first terminal of the autotransformer, and a third terminal. Is connected to the energy supply circuit, a first terminal is connected to the plurality of capacitive data electrodes,
A third switch having a terminal connected to a ground potential and a third terminal connected to the power supply, wherein the second switch and the third switch recover energy from the plurality of capacitive data electrodes by the autotransformer; 4. The display driving circuit according to claim 1, wherein a path of the power supply circuit is separated from a path of the energy supply circuit. The gist of the present invention is that the second switch has a first terminal connected to the plurality of capacitive data electrodes, a second terminal connected to the first terminal of the auto-transformer, A terminal is connected to an output terminal of the energy supply circuit, and a path for recovering energy from the plurality of capacitive data electrodes by the autotransformer and a path for the energy supply circuit are separated by the second switch. A display driving circuit according to claim 1 or 3, wherein: The gist of the present invention according to claim 6 resides in the display driving circuit according to any one of claims 1 to 3 or 5, wherein the second switch is an integrated data driver IC. According to a seventh aspect of the present invention, there is provided the display driving circuit according to the fourth aspect, wherein the second switch and the third switch are integrated data driver ICs.
The gist of the present invention described in claim 8 resides in a display device including the display drive circuit according to any one of claims 1 to 7. The gist of the present invention described in claim 9 is a display driving method for driving a capacitive data electrode of a display panel in which a plurality of data electrodes and a plurality of scanning electrodes are formed in a matrix. A plurality of second switches that are connected between a terminal and the plurality of the capacitive data electrodes and that switch between open and closed states according to the state of the drive voltage of the capacitive data electrodes, and close the selected switches; Information on the open / close state of the second switch is input, and this information is output as a detection signal. The switch control circuit receives the detection signal, and outputs one or more intermediate signals provided in the auto-transformer according to the detection signal. One of a plurality of first switches each connected between a tap and a ground potential is closed, and a plurality of the capacitive data electrodes are closed. Utilizing resonance with the primary winding of the auto transformer located on the first terminal side starting from the intermediate tap connected to a switch, energy stored in the plurality of capacitive data electrodes is used. The first switch in a closed state is stored in the autotransformer as current energy, the first switch in a closed state is opened, and the current energy stored in the autotransformer is converted into voltage energy. The display driving method is characterized in that the power is recovered from two terminals to the power supply. The gist of the present invention described in claim 10 is that, when the selection period of the scan electrode shifts to the next selection period, the resonance frequency of the plurality of the capacitive data electrodes and the primary winding of the auto transformer is changed. 10. The display driving method according to claim 9, wherein one of the first switches is closed to compensate for the change. The gist of the present invention according to claim 11 is that, when the selection period of the scan electrode shifts to the next selection period, when the number of the capacitive data electrodes whose drive voltage changes from a high potential to a low potential is small, One of the plurality of first switches is closed so that the inductance of the primary winding of the autotransformer becomes large, and the drive voltage changes from a high potential to a low potential. 11. The display drive according to claim 9, wherein when the number is large, one of the plurality of first switches is closed so that an inductance of a primary winding of the auto transformer is reduced. Be in the way. The gist of the present invention according to claim 12 is that, when the selection period of the scan electrode shifts to the next selection period, the number of the capacitive data electrodes whose drive voltage changes from a high potential to a low potential is small. ,
The first switch connected to the intermediate tap near the second terminal of the autotransformer is exclusively closed, and the number of the capacitive data electrodes whose drive voltage changes from a high potential to a low potential is large. 12. The display driving method according to claim 9, wherein the first switch connected to the intermediate tap near the first terminal of the auto transformer is exclusively closed. The gist of the present invention described in claim 13 resides in a storage medium in which a program capable of executing the display driving method according to any one of claims 9 to 12 is recorded.
【0034】[0034]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。 (実施の形態1)図1は、本発明の実施の形態1に係る
ディスプレイ駆動回路の構成を示す回路図である。図1
の回路構成図で示すように、本実施の形態1に係るディ
スプレイ駆動回路は、回収回路1とスイッチ手段21と
検出回路10とから概略構成される。Embodiments of the present invention will be described below in detail with reference to the drawings. (Embodiment 1) FIG. 1 is a circuit diagram showing a configuration of a display drive circuit according to Embodiment 1 of the present invention. FIG.
As shown in the circuit configuration diagram of FIG. 1, the display drive circuit according to the first embodiment includes a recovery circuit 1, switch means 21, and a detection circuit 10.
【0035】スイッチ手段21は、複数の第2スイッチ
22−1〜22−iにより構成されており、第2スイッ
チ22−1〜22−iの第1端子AS1は容量性データ
電極23−1〜23−iにそれぞれ接続されている。ま
た、第2スイッチ22−1〜22−iの第2端子AS2
はGNDに接続されている。更に、第2スイッチ22−
1〜22−iの第3端子AS3は共通に接続されてお
り、これが回収回路1の入出力端子に接続されている。
なお、第2スイッチ22−1〜22−iは集積化してデ
ータドライバICとして用いることが多い。The switch means 21 is composed of a plurality of second switches 22-1 to 22-i, and the first terminals AS1 of the second switches 22-1 to 22-i are connected to the capacitive data electrodes 23-1 to 22-i. 23-i. Also, the second terminals AS2 of the second switches 22-1 to 22-i.
Is connected to GND. Further, the second switch 22-
The third terminals AS3 of 1 to 22-i are commonly connected, and are connected to the input / output terminals of the recovery circuit 1.
The second switches 22-1 to 22-i are often integrated and used as a data driver IC.
【0036】回収回路1は、オートトランス2、第1ス
イッチ3−1〜3−j、スイッチ5、スイッチ制御回路
4、第2ダイオード6、第1ダイオード7、電源容量
8、及びエネルギー供給回路9によって構成されてい
る。回収回路1の入出力端子には、オートトランス2の
第1端子AT1、スイッチ5の第1端子、第2ダイオー
ド6のカソード端子、及びエネルギー供給回路9の出力
端子に接続されている。オートトランス2の第2端子A
T2は第1ダイオード7のアノード端子に接続されてい
る。オートトランス2にはj個の中間タップTP−1〜
TP−jが設けてあり、ここに第1スイッチ3−1〜3
−jの第1端子が接続されている。また、第1ダイオー
ド7のカソード端子は高電位側電源Vdd、電源容量
8、及びエネルギー供給回路9の入力端子に接続されて
いる。更に、スイッチ5の第2端子、第2ダイオード6
のアノード端子、及び第1スイッチ3−1〜3−jの第
2端子はGNDに接続されている。The recovery circuit 1 includes an autotransformer 2, first switches 3-1 to 3-j, a switch 5, a switch control circuit 4, a second diode 6, a first diode 7, a power supply capacitor 8, and an energy supply circuit 9. It is constituted by. The input / output terminals of the recovery circuit 1 are connected to the first terminal AT1 of the auto transformer 2, the first terminal of the switch 5, the cathode terminal of the second diode 6, and the output terminal of the energy supply circuit 9. Second terminal A of auto transformer 2
T2 is connected to the anode terminal of the first diode 7. The auto transformer 2 has j intermediate taps TP-1 to j.
TP-j is provided, and here, the first switches 3-1 to 3-1 are provided.
The first terminal of −j is connected. The cathode terminal of the first diode 7 is connected to the high-potential-side power supply Vdd, the power supply capacitor 8, and the input terminal of the energy supply circuit 9. Further, the second terminal of the switch 5, the second diode 6
And the second terminals of the first switches 3-1 to 3-j are connected to GND.
【0037】検出回路10には、スイッチ手段21内の
第2スイッチ22−1〜22−iの開閉状態の情報が入
力される。そして、検出回路10の出力はスイッチ制御
回路4に入力されており、スイッチ制御回路4の出力は
第1スイッチ3−1〜3−jの制御入力端子に接続され
ている。Information on the open / closed state of the second switches 22-1 to 22-i in the switch means 21 is input to the detection circuit 10. The output of the detection circuit 10 is input to the switch control circuit 4, and the output of the switch control circuit 4 is connected to the control input terminals of the first switches 3-1 to 3-j.
【0038】次に、本発明の実施の形態1に係るディス
プレイ駆動回路におけるエネルギー回収時の動作につい
て説明する。図11のデータパルス信号の波形図におい
て、選択期間Twが次の走査電極103の選択期間Tw
に移ったときに、容量負荷であるデータ電極102の状
態が高電位側電源VddレベルからGNDレベルに変化
するデータ電極102からエネルギーを回収すれば良
い。すなわち、図1においてこのような状態にある容量
性データ電極23−1〜23−iに接続されている、ス
イッチ手段21内の第2スイッチ22−1〜22−iの
第1端子AS1を選択して第3端子側AS3に切り換え
る。その際、第3端子側に切り換えられている第2スイ
ッチ22−1〜22−iの個数を検出回路10により検
出する。Next, the operation at the time of energy recovery in the display drive circuit according to the first embodiment of the present invention will be described. In the waveform diagram of the data pulse signal in FIG. 11, the selection period Tw is the selection period Tw of the next scan electrode 103.
, Energy may be recovered from the data electrode 102 where the state of the data electrode 102, which is a capacitive load, changes from the high-potential-side power supply Vdd level to the GND level. That is, in FIG. 1, the first terminal AS1 of the second switches 22-1 to 22-i in the switch means 21 connected to the capacitive data electrodes 23-1 to 23-i in such a state is selected. To the third terminal side AS3. At this time, the number of the second switches 22-1 to 22-i switched to the third terminal side is detected by the detection circuit 10.
【0039】第2スイッチ22−1〜22−iの開閉状
態は、次の走査電極103の選択期間Twで任意のデー
タ電極102の駆動信号の状態がどのように変化するか
で決まるので、元となる表示信号DAT1〜DATkの
状態変化を検出すれば良いことになる。その具体的検出
方法の例としては、前記特開平10−11015公報に
記載されているように、A/Dメモリ回路内部の表示信
号データを参照すれば、次の走査電極103の選択期間
Twに移行する前後で任意のデータ電極102の状態が
どうなるかが分かる。あるいは、上記したように、デー
タドライバ105−1〜105−kでは図9のPDPの
ブロック図で示した通り、データドライバ105−kに
入力された表示信号DATkがその内部でデータ蓄積さ
れて直並列変換されるので、この蓄積データを参照し
て、次の走査電極103の選択期間Twでデータ電極1
02の状態が高電位から低電位に変化するデータ電極1
02の本数を検出しても良い。The open / close state of the second switches 22-1 to 22-i is determined by how the state of the drive signal of an arbitrary data electrode 102 changes in the next selection period Tw of the scan electrode 103. It is sufficient to detect a change in the state of the display signals DAT1 to DATk. As an example of the specific detection method, as described in the above-mentioned Japanese Patent Application Laid-Open No. H10-11015, referring to the display signal data inside the A / D memory circuit, during the next selection period Tw of the scan electrode 103, Before and after the transition, it is possible to understand what happens to the state of any data electrode 102. Alternatively, as described above, in the data drivers 105-1 to 105-k, as shown in the block diagram of the PDP in FIG. 9, the display signal DATk input to the data driver 105-k is directly stored in the data driver 105-k. Since the parallel conversion is performed, the data electrode 1 is selected in the next selection period Tw of the scanning electrode 103 with reference to the accumulated data.
Data electrode 1 whose state changes from high potential to low potential
02 may be detected.
【0040】検出回路10は、検出結果をスイッチ制御
回路4に送り、スイッチ制御回路4ではその結果によ
り、第1スイッチ3−1〜3−jの内でどのスイッチを
オン状態にするかを判断する。具体例としては、検出回
路10は検出個数をコード化してスイッチ制御回路4に
送り、スイッチ制御回路4では、コード化された検出個
数が小さいときには、オートトランス2の中間タップT
P−1~TP−jに接続されている第1スイッチ3−1
〜3−jの内、第2端子AT2側に近いスイッチをオン
状態にする。逆に、検出個数が大きいときには、第1端
子AT1側に近いスイッチをオン状態にする。このよう
に切換える理由については後述する。The detection circuit 10 sends the detection result to the switch control circuit 4, and the switch control circuit 4 determines which of the first switches 3-1 to 3-j is to be turned on based on the result. I do. As a specific example, the detection circuit 10 codes the number of detections and sends it to the switch control circuit 4. When the number of detections coded is small, the switch control circuit 4 outputs the intermediate tap T
First switch 3-1 connected to P-1 to TP-j
The switch close to the second terminal AT2 is turned on. Conversely, when the number of detections is large, a switch close to the first terminal AT1 is turned on. The reason for such switching will be described later.
【0041】図2は、本発明の実施の形態1に係るディ
スプレイ駆動回路におけるエネルギー回収時の動作波形
図である。時刻t0において第2スイッチ22−1〜2
2−iを選択的に第3端子AS3側に切換え、更に前記
スイッチ制御回路4により第1スイッチ3−1〜3−j
の何れか1つのスイッチをオン状態にする。このとき、
選択された中間タップの位置を起点として第2ダイオー
ド6のカソード端子側に接続されている巻線を1次側巻
線、又同様に第1ダイオード7のアノード端子側に接続
されている巻線を2次側巻線と見なすことができる。す
ると、容量性データ電極23−1〜23−iに蓄積され
ていたエネルギーは電流IL1となって、オートトラン
ス2の1次側巻線及び第1スイッチ3−1〜3−jの内
でオン状態にある1つのスイッチを通り、GNDへと流
れる。なお、オートトランス2の2次側巻線の電流は第
1ダイオード7側によりブロッキングされているため流
れない。この動作において、容量性データ電極23−1
〜23−i、及びオートトランス2の1次側巻線のイン
ダクタンスにより共振回路が形成されている。そして、
時刻t2においては負荷容量の電圧Vout=0V、す
なわち電圧エネルギーはゼロとなり、オートトランス2
の1次側巻線の電流IL1は最大、すなわちエネルギー
は全て移送されたことになる。このとき、回収の対象と
なっている容量性データ電極23−1〜23−iの容量
値CL1〜CLiの合計をCL、オートトランス2の1
次側巻線のインダクタンス値をL1、回収電流経路にお
ける全抵抗分をRとすれば、エネルギーの移送に必要な
回収時間T=t2−t1は共振周波数の1/4周期に相
当し、(ロ)式で表される。FIG. 2 is an operation waveform diagram at the time of energy recovery in the display drive circuit according to the first embodiment of the present invention. The second switch at time t 0 22-1~2
2-i is selectively switched to the third terminal AS3 side, and the switch control circuit 4 further switches the first switches 3-1 to 3-j.
Is turned on. At this time,
The winding connected to the cathode terminal side of the second diode 6 starting from the position of the selected intermediate tap is the primary winding, and similarly the winding connected to the anode terminal side of the first diode 7. Can be regarded as a secondary winding. Then, the energy stored in the capacitive data electrodes 23-1 to 23-i becomes a current IL1, and is stored in the primary winding of the auto transformer 2 and the first switches 3-1 to 3-j. It flows to GND through one switch in the ON state. The current of the secondary winding of the auto transformer 2 does not flow because it is blocked by the first diode 7 side. In this operation, the capacitive data electrode 23-1
23-i and the inductance of the primary winding of the auto transformer 2 form a resonance circuit. And
Voltage Vout of the load capacitor at time t 2 = 0V, that is, the voltage energy becomes zero, autotransformer 2
Current I L1 of the primary winding is a maximum, i.e. the energy will have been all transferred. At this time, the sum of the capacitance values C L1 to C Li of the capacitive data electrodes 23-1 to 23 -i to be collected is C L, and the sum of the capacitance values is 1 for the auto transformer 2.
Assuming that the inductance value of the secondary winding is L 1 and the total resistance in the recovery current path is R, the recovery time T = t 2 −t 1 required for energy transfer corresponds to 相当 cycle of the resonance frequency. , (B).
【0042】 T=(π/2)・√{1/(L・CL)−(R/2L)2} ≒(π/2)・√(L・CL) …… (ロ) 時刻t1〜t2間では共振回路により電圧Voutが負
電位になろうとするのに対して、第2ダイオード6が導
通するので、IL1はオートトランス2の1次側巻線→
第1スイッチ3−1(3−2、3−j)→GND→第2
ダイオード6の順に流れて、IL1は時刻t2までの間
保持される。なお、この間の適当なタイミングでスイッ
チ5をオン状態にするか、あるいは時刻t0において選
択的に第3端子AS3側に切り換えた第2スイッチ22
−1〜22−iを第2端子AS2側に切り換えることに
より、エネルギー移送後の容量性データ電極の電圧Vo
utをGNDに保持する。従って、スイッチ5は省略す
ることも可能である。T = (π / 2) √ {{1 / (L · C L ) − (R / 2L) 2 }} (π / 2) · √ (L · C L ) (b) Time t 1 whereas in between ~t 2 and would voltage Vout by the resonance circuit is a negative potential, since the second diode 6 becomes conductive, I L1 is the autotransformer 2 primary windings →
First switch 3-1 (3-2, 3-j) → GND → Second switch
Flows in the order of the diode 6, I L1 is held until time t 2. Note that the second switch 22 which switches the switch 5 or the on state, or selectively to the third terminal AS3 side at time t 0 in the meantime the appropriate timing
By switching -1 to 22-i to the second terminal AS2 side, the voltage Vo of the capacitive data electrode after the energy transfer is changed.
ut is held at GND. Therefore, the switch 5 can be omitted.
【0043】次に、時刻t2においてオン状態にした前
記第1スイッチ3−1〜3−jをオフ状態にすると、オ
ートトランス2の1次側巻線に蓄積されていた電流エネ
ルギーの流出路が遮断されるため、今度はオートトラン
ス2の2次側巻線に電圧エネルギーとして高電位側電源
Vddレベルよりも高い電圧VL2が発生する。する
と、第1ダイオード7には順方向電流が流れるので、そ
のエネルギーが電流エネルギーとして高電位側電源Vd
dの出力端子に接続された電源容量8に流れる。これで
負荷容量のエネルギーが電源に戻されたことになる。こ
のときの、電流経路は、GND→第2ダイオード6→オ
ートトランス2の1次側巻線+2次側巻線→第1ダイオ
ード7→電源容量8となる。ここで、電源容量8の電圧
VC1は初期状態ではVC1=Vddであるが、エネル
ギーの流入によりΔVC1だけ上昇する。しかし、実際
のPDP装置等の電源にはスイッチング電源等の安定化
電源を用いるので、安定化電源はこの電圧変動ΔVC1
をゼロに補正するために、電源内部での出力を抑えるよ
うに作用する。これは、安定化電源が装置にエネルギー
を供給するために、商用電源ラインから取り出すエネル
ギーが本来よりも少なくて済むことを意味する。すなわ
ち、消費電力の低減になる。Next, when to turn off the first switch 3-1 to 3-j which is in the ON state at time t 2, the outflow path of the current energy stored in the primary winding of the autotransformer 2 There to be shut off, turn the high potential power supply Vdd level higher voltage V L2 than is generated as a voltage energy in the secondary winding of the autotransformer 2. Then, a forward current flows through the first diode 7, and the energy is used as current energy as the high-potential-side power supply Vd.
The current flows to the power supply capacitor 8 connected to the output terminal d. This means that the energy of the load capacity has been returned to the power supply. At this time, the current path is GND → second diode 6 → primary winding + secondary winding of auto transformer 2 → first diode 7 → power supply capacitance 8. Here, the voltage V C1 of the power supply capacitor 8 is V C1 = Vdd in the initial state, but increases by ΔV C1 due to the inflow of energy. However, since a stabilized power supply such as a switching power supply is used as an actual power supply of a PDP device or the like, the stabilized power supply uses this voltage fluctuation ΔV C1
Acts to suppress the output inside the power supply in order to correct to zero. This means that the stabilized power supply supplies energy to the device, so that less energy is taken from the commercial power supply line than originally expected. That is, power consumption is reduced.
【0044】エネルギー回収動作時におけるオートトラ
ンス2の作用について説明する。図5は、前記1次側巻
線及び2次側巻線と見なしたインダクタンスをそれぞれ
L1、L2とした場合の、インダクタで等価的に表した
オートトランス2、及びその周辺部分の回路図である。
オートトランスのL1、L2の間にはインダクタンス結
合が存在するから、相互インダクタンスMが存在する。
L1、L2の結合係数をkとすれば、相互インダクタン
スMは次式で表される。The operation of the auto transformer 2 during the energy recovery operation will be described. FIG. 5 shows an autotransformer 2 equivalently represented by an inductor, and circuits around the autotransformer 2 when the inductances regarded as the primary winding and the secondary winding are L 1 and L 2 , respectively. FIG.
Since inductance coupling exists between L 1 and L 2 of the autotransformer, mutual inductance M exists.
Assuming that the coupling coefficient of L 1 and L 2 is k, the mutual inductance M is represented by the following equation.
【0045】 M=k・√(L1・L2) …… (ハ) 但し、各インダクタの巻線は、M>0となる方向に巻く
ものとする。また、上式において、kの値は−1≦k≦
1であるが、一般的なオートトランスの場合はほぼk≒
1と考えて良い。これは、オートトランス2のL1、L
2が完全に結合していることを意味し、1つの磁気コア
に巻かれた2つの独立した巻線の片方に電流を流してい
る状態においては、それによってコアに発生する磁束と
同じ大きさの磁束が、もう一方の巻線にも鎖交してい
る。従って、第1スイッチ3−jがオン状態のときにL
2では、電流が流れていないにもかかわらず磁束による
エネルギーが蓄積されていることになる。このような状
態で第1スイッチ3−jをオンからオフ状態にすると、
L1及びL2は、今度は直列接続となるので、オートト
ランス2のインダクタンスL’は L’=L1+L2+2M ≒L1+L2+2√(L1・L2) …… (ニ) となって大きくなる。そこで、図5の回路で、エネルギ
ーを高電位側電源Vddに戻すときのピーク電流をI
L’とすれば、第1スイッチ3−jの切換の直前、直後
ではオートトランス2のもつエネルギーWは保存される
ので、 W=1/2・L1・IL1=1/2・L’・IL’ …… (ホ) となり、 IL’=√(L1/L’)・IL1’ …… (ヘ) と表され、IL’はIL1よりも減少する。従って、エ
ネルギーを高電位側電源Vddに戻すときのピーク電流
を低く抑えることができる。これにより、電流経路に存
在する抵抗分によるエネルギー損失を少なくすることが
でき、エネルギー回収効率の向上を図ることができる。M = k · √ (L 1 · L 2 ) (c) However, the winding of each inductor is wound in a direction where M> 0. In the above equation, the value of k is −1 ≦ k ≦
1, but in the case of a general auto transformer, almost k ≒
You can think of it as 1. This is because L 1 , L
2 means that the two are completely coupled, and in a state in which a current flows through one of two independent windings wound around one magnetic core, the same magnitude as the magnetic flux generated in the core by the current. Is also linked to the other winding. Therefore, when the first switch 3-j is in the ON state, L
In No. 2 , the energy due to the magnetic flux is stored even though no current is flowing. When the first switch 3-j is turned off from on in such a state,
Since L 1 and L 2 are now connected in series, the inductance L ′ of the autotransformer 2 is L ′ = L 1 + L 2 + 2M {L 1 + L 2 +2} (L 1 · L 2 ) (D) It becomes big. Therefore, in the circuit of FIG. 5, the peak current when returning energy to the high potential side power supply Vdd is represented by I
L ′ , the energy W of the auto-transformer 2 is preserved immediately before and immediately after the switching of the first switch 3-j, so that W = 1 / · L 1 · I L1 = 1 / · L ′ I L ′ (E) and I L ′ = √ (L 1 / L ′) I L1 ′ (f), where IL ′ is smaller than I L1 . Therefore, the peak current when returning energy to the high potential side power supply Vdd can be suppressed low. Thereby, energy loss due to the resistance existing in the current path can be reduced, and the energy recovery efficiency can be improved.
【0046】図3は、上記したエネルギー回収動作にお
いて、回収すべきデータ電極102の本数が少ない場合
の動作波形図である。負荷容量の値CLが小さくなるの
で、オートトランス2の1次側巻線のインダクタンスL
1を大きくしてエネルギーの移送に必要な回収時間Tが
大幅に小さくならないように補償する。この場合、C L
からのエネルギー移送電流IL1が小さくなるので、電
流経路に存在する抵抗分によるエネルギー損失を少なく
することができ、エネルギー回収効率の向上を図ること
ができる。この損失をPとすれば、P=IL1 2・Rで
表されるから、IL1を小さくすることは損失の低減に
極めて有効である。FIG. 3 illustrates the energy recovery operation described above.
And the number of data electrodes 102 to be collected is small
3 is an operation waveform diagram of FIG. Load capacity value CLBecomes smaller
And the inductance L of the primary winding of the autotransformer 2
1And the recovery time T required for energy transfer
Compensate for not being too small. In this case, C L
Energy transfer current I fromL1Is smaller,
Reduce energy loss due to resistance existing in flow path
To improve energy recovery efficiency
Can be. Assuming that this loss is P, P = IL1 2・ R
Because it is represented, IL1Reducing the loss reduces loss
Extremely effective.
【0047】一方、図4は、上記したエネルギー回収動
作において、回収すべきデータ電極102の本数が多い
場合の動作波形図である。負荷容量の値CLが大きくな
るので、オートトランス2の1次側巻線のインダクタン
スL1を小さくしてエネルギーの移送に必要な回収時間
Tが大きくならないように補償する。この場合、CLか
らのエネルギー移送電流IL1は図14で説明したよう
な従来のディスプレイ駆動回路と同様に大きくなるが、
(ヘ)式によりオートトランス2から高電位側電源Vd
dにエネルギーを戻すときの電流IL’は小さくなるの
で、回収経路に存在する抵抗分によるエネルギー損失を
従来のディスプレイ駆動回路よりも少なくすることがで
き、エネルギー回収効率の向上を図ることができる。な
お、負荷容量の値CLが大きくなると回収すべきエネル
ギーも大きくなり、そのエネルギーを少ない電流IL’
で高電位側電源Vddに戻そうとすると、それに必要な
時間(図2のt3−t2に相当)も大幅に長くなる。し
かし、本実施の形態1のディスプレイ駆動回路では、従
来のディスプレイ駆動回路とは異なり、エネルギー供給
回路9を別に設けたことから、オートトランス2は回収
動作にしか使用されない。従って、エネルギーを回収す
べきデータ電極102のエネルギーをオートトランス2
に移送できてしまえば、その後はエネルギーを供給すべ
きデータ電極102に対して、供給手段9からエネルギ
ーを供給すれば良く、この間の動作割り当て許容時間は
先述の通り約400nsecである。これにより、オー
トトランス2は保持しているエネルギーを、次の走査ラ
インが選択されるまでの間、すなわち3μsec−40
0nsec=2.6μsecの間で高電位側電源Vdd
に戻せば良く、全く問題はない。FIG. 4 is an operation waveform diagram when the number of data electrodes 102 to be recovered is large in the above-described energy recovery operation. Since the value C L of the load capacitance is large, the recovery time T required for the transfer by reducing the inductance L 1 of the primary winding of the autotransformer 2 energy is compensated not larger. In this case, the energy transfer current I L1 from C L becomes large similarly to the conventional display driving circuit as described in FIG.
According to the equation (f), the high potential side power supply Vd
Since the current IL ′ when returning energy to d becomes small, the energy loss due to the resistance existing in the recovery path can be made smaller than in the conventional display drive circuit, and the energy recovery efficiency can be improved. . Incidentally, the energy to be recovered to the value C L of the load capacitance is large also increases, its energy less current I L '
If it is attempted to return to the high-potential-side power supply Vdd, the time required for this (corresponding to t 3 -t 2 in FIG. 2) also becomes significantly longer. However, in the display driving circuit of the first embodiment, unlike the conventional display driving circuit, since the energy supply circuit 9 is provided separately, the auto transformer 2 is used only for the recovery operation. Therefore, the energy of the data electrode 102 from which energy is to be recovered is transferred to the auto-transformer 2.
After that, the energy can be supplied from the supply means 9 to the data electrode 102 to which the energy is to be supplied, and the permissible operation allocation time during this time is about 400 nsec as described above. As a result, the autotransformer 2 uses the held energy until the next scanning line is selected, that is, for 3 μsec-40.
0 nsec = 2.6 μsec, the high-potential-side power supply Vdd
You can return it to, and there is no problem at all.
【0048】ところで、図5の等価回路図で、仮に
L1、L2が結合係数k=0の単純な2個のインダクタ
の直列接続であるとした場合には、第1スイッチ3−j
をオン状態にしてL1に電流を流した状態では、L2の
エネルギーはゼロである。従って、第1スイッチ3−j
をオン→オフ状態にしたときにL1の電流エネルギーを
一旦L2に移送する必要が生じる。しかし、インダクタ
からインダクタへ直接エネルギー移送を行うと、大きな
エネルギー損失を伴うので、本発明のディスプレイ駆動
回路と同様の動作を実現することはできず、エネルギー
回収効率が極端に低下する。In the equivalent circuit diagram of FIG. 5, if L 1 and L 2 are a series connection of two simple inductors having a coupling coefficient k = 0, the first switch 3-j
At a state where in the on state a current flows to L 1, the energy of the L 2 is zero. Therefore, the first switch 3-j
ON → once it must be transferred to the L 2 results in current energy L 1 when in the OFF state. However, when energy is transferred directly from inductor to inductor, a large energy loss is involved, so that the same operation as the display drive circuit of the present invention cannot be realized, and the energy recovery efficiency is extremely reduced.
【0049】次に、負荷容量へのエネルギー供給時の動
作について説明する。図11のデータパルス信号の波形
図において、次の走査電極103の選択期間Twに移っ
た時に、容量負荷であるデータ電極102の状態がGN
Dから高電位側電源Vddレベルに変化するデータ電極
102に対して駆動回路からエネルギーを供給すれば良
い。このような状態にある容量性データ電極23−1〜
23−iに接続されている、第2スイッチ22−1〜2
2−iを第3端子AS3側に切り換えて、高電位側電源
Vddからエネルギー供給回路9を通じて、容量性デー
タ電極23−1〜23−iにエネルギーを供給する。Next, the operation when supplying energy to the load capacity will be described. In the waveform diagram of the data pulse signal in FIG. 11, when the next scanning electrode 103 selection period Tw is started, the state of the data electrode 102 which is a capacitive load is changed to GN.
Energy may be supplied from the drive circuit to the data electrode 102 which changes from D to the level of the high potential side power supply Vdd. The capacitive data electrodes 23-1 to 23-1 in such a state
Second switches 22-1 and 22-2 connected to 23-i
2-i is switched to the third terminal AS3 side, and energy is supplied from the high potential side power supply Vdd to the capacitive data electrodes 23-1 to 23-i through the energy supply circuit 9.
【0050】実施の形態1に係るディスプレイ駆動回路
は上記の如く構成されているので、以下に掲げる効果を
奏する。回収したエネルギーを高電位側電源Vddに戻
すときのピーク電流を低く抑えることができるので、電
流経路に存在する抵抗分によるエネルギー損失を少なく
することができ、エネルギー回収効率が向上するという
効果を有する。更に、従来例のように第2電源を必要と
しないので、PDPシステム全体としての低コスト化で
きる。Since the display drive circuit according to the first embodiment is configured as described above, the following effects can be obtained. Since the peak current when the recovered energy is returned to the high-potential-side power supply Vdd can be suppressed low, the energy loss due to the resistance existing in the current path can be reduced, and the energy recovery efficiency is improved. . Further, since the second power source is not required unlike the conventional example, the cost of the entire PDP system can be reduced.
【0051】(実施の形態2)図6は、本発明の実施の形
態2に係るディスプレイ駆動回路の構成を示す回路図で
ある。本実施の形態2のディスプレイ駆動回路は、回収
回路1Aとスイッチ手段21Aと検出回路10とから概
略構成される。スイッチ手段21Aの構成は、実施の形
態1におけるスイッチ手段21と同様であるため省略す
る。(Embodiment 2) FIG. 6 is a circuit diagram showing a configuration of a display drive circuit according to Embodiment 2 of the present invention. The display drive circuit according to the second embodiment is schematically composed of a recovery circuit 1A, a switch 21A, and a detection circuit 10. The configuration of the switch unit 21A is the same as that of the switch unit 21 according to the first embodiment, and a description thereof will be omitted.
【0052】回収回路1Aは、実施の形態1で用いてい
た第1スイッチ3−1〜3−j、スイッチ5の代わり
に、N−Tr13−1〜13−j、N−Tr12、及び
バッファ14−1〜14−j、バッファ17を用いてい
る点が異なる。その他、オートトランス2、スイッチ制
御回路4、第2ダイオード6、第1ダイオード7、電源
容量8、及びエネルギー供給回路9によって構成されて
いる点は実施の形態1と同様である。回収回路1Aの入
出力端子には、オートトランス2の第1端子AT1、N
−Tr12のドレイン端子、第2ダイオード6のカソー
ド端子、及びエネルギー供給回路9の出力端子に接続さ
れている。オートトランス2の第2端子AT2は第1ダ
イオード7のアノード端子に接続されている。オートト
ランス2にはj個の中間タップTP1〜TP−jが設け
てあり、ここにN−Tr13−1〜13−jのドレイン
端子が接続されている。また、第1ダイオード7のカソ
ード端子は高電位側電源Vdd、電源容量8、及びエネ
ルギー供給回路9の入力端子に接続されている。更に、
N−Tr12のソース端子、第2ダイオード6のアノー
ド端子、及びN−Tr13−1〜13−jのソース端子
はGNDに接続されている。なお、実施の形態1と同
様、N−Tr12、及びバッファ17は省略が可能であ
る。The recovery circuit 1A includes N-Trs 13-1 to 13-j, N-Tr12, and a buffer 14 instead of the first switches 3-1 to 3-j and the switch 5 used in the first embodiment. -1 to 14-j and the point that a buffer 17 is used. The other points are the same as those in the first embodiment in that they are configured by the auto transformer 2, the switch control circuit 4, the second diode 6, the first diode 7, the power supply capacitor 8, and the energy supply circuit 9. The input / output terminals of the recovery circuit 1A include the first terminals AT1, N of the autotransformer 2.
-It is connected to the drain terminal of Tr12, the cathode terminal of the second diode 6, and the output terminal of the energy supply circuit 9. The second terminal AT2 of the auto transformer 2 is connected to the anode terminal of the first diode 7. The auto transformer 2 is provided with j intermediate taps TP1 to TP-j, to which drain terminals of the N-Trs 13-1 to 13-j are connected. The cathode terminal of the first diode 7 is connected to the high-potential-side power supply Vdd, the power supply capacitor 8, and the input terminal of the energy supply circuit 9. Furthermore,
The source terminal of the N-Tr 12, the anode terminal of the second diode 6, and the source terminals of the N-Trs 13-1 to 13-j are connected to GND. Note that, similarly to the first embodiment, the N-Tr 12 and the buffer 17 can be omitted.
【0053】検出回路10には、スイッチ手段21A内
の第2スイッチ22−1〜22−iの開閉状態の情報が
入力される。そして、検出回路10の出力はスイッチ制
御回路4に入力されており、スイッチ制御回路4の出力
は、バッファ14−1〜14−jを介してN−Tr13
−1〜13−jのゲート端子に接続されている。Information on the open / closed state of the second switches 22-1 to 22-i in the switch means 21A is input to the detection circuit 10. The output of the detection circuit 10 is input to the switch control circuit 4, and the output of the switch control circuit 4 is supplied to the N-Tr 13 via buffers 14-1 to 14-j.
-1 to 13-j are connected to the gate terminals.
【0054】第2スイッチ22−1〜22−iの開閉状
態の具体的検出方法、エネルギー回収時のタイミング制
御、及びオートトランス2の動作については、実施の形
態1と同様であるため省略する。The specific method for detecting the open / closed state of the second switches 22-1 to 22-i, the timing control at the time of energy recovery, and the operation of the autotransformer 2 are the same as those in the first embodiment, and will not be described.
【0055】本実施の形態2の場合も現実の電源容量8
には高耐圧で大容量の容量素子を用いるため、図16の
等価回路図に示したような寄生素子成分が存在する。よ
って、N−Tr13−1〜13−jをオフ状態にして、
オートトランス2のエネルギーが第1ダイオード7を通
じて高電位側電源Vddに戻されるときには、やはり高
電位側電源Vddの電圧変動が起こる。しかし、本実施
の形態2ではN−Tr13−1〜13−jのソース端子
がGNDに接続されているので、これらのゲート〜ソー
ス間電圧は、前記変動の影響を受けない。従って、PD
Pのデータ電極駆動するような高速動作条件下において
も、N−Tr13−1〜13−jのオン抵抗の上昇や、
不安定なオン・オフ動作、あるいはゲート〜ソース間耐
圧を越えてしまうことがなくなる。Also in the case of the second embodiment, the actual power supply capacity 8
Has a parasitic element component as shown in the equivalent circuit diagram of FIG. Therefore, the N-Trs 13-1 to 13-j are turned off,
When the energy of the auto-transformer 2 is returned to the high-potential-side power supply Vdd through the first diode 7, the voltage of the high-potential-side power supply Vdd also varies. However, in the second embodiment, since the source terminals of the N-Trs 13-1 to 13-j are connected to GND, these gate-source voltages are not affected by the fluctuation. Therefore, PD
Even under high-speed operation conditions such as driving the P data electrode, the on-resistance of the N-Trs 13-1 to 13-j increases,
Unstable ON / OFF operation or exceeding the withstand voltage between the gate and the source is prevented.
【0056】実施の形態2に係るディスプレイ駆動回路
は上記の如く構成されているので、実施の形態1の奏す
る効果の他に以下に掲げる効果を奏する。PDPのデー
タ電極駆動するような高速動作条件下においても、N−
Tr13−1〜13−jのオン抵抗の上昇や、不安定な
オン・オフ動作、あるいはゲート〜ソース間耐圧を越え
てしまうことがなくなり、ディスプレイ駆動回路の動作
マージンが大幅に向上する。Since the display driving circuit according to the second embodiment is configured as described above, the following effects can be obtained in addition to the effects of the first embodiment. Even under high-speed operation conditions such as driving the data electrode of PDP, N-
The on-resistance of the Trs 13-1 to 13-j, the unstable on / off operation, and the withstand voltage between the gate and the source are not exceeded, and the operation margin of the display drive circuit is greatly improved.
【0057】(実施の形態3)図7は、本発明の実施の
形態3に係るディスプレイ駆動回路の構成を示す回路図
である。実施の形態3のディスプレイ駆動回路は、回収
回路1Bとスイッチ手段21Bと検出回路10とから概
略構成される。(Embodiment 3) FIG. 7 is a circuit diagram showing a configuration of a display drive circuit according to Embodiment 3 of the present invention. The display driving circuit according to the third embodiment is roughly composed of a recovery circuit 1B, a switch 21B, and a detection circuit 10.
【0058】スイッチ手段21Bは、複数の第2スイッ
チ24−1〜24−i、及び第3スイッチ25−1〜2
5−iにより構成されている。第3スイッチ25−1〜
25−iにおいて、その第1端子BS1は容量性データ
電極23−1〜23−iにそれぞれ接続されており、第
2端子BS2はGNDに、更に第3端子BS3は高電位
側電源Vddに接続されている。また、第2スイッチ2
4−1〜24−iにおいて、その第1端子AS11はそ
れぞれ個別に第3スイッチ25−1〜25−iの第1端
子BS1に接続されており、第2端子AS22は共通に
接続されており、これが回収回路1Bの入力端子に接続
されている。更に、第2スイッチ24−1〜24−iの
第3端子AS33は共通に接続されており、これが回収
回路1Bのエネルギー供給回路9の出力端子に接続され
ている。なお、第2スイッチ24−1〜24−i、及び
第3スイッチ25−1〜25−iは全て集積化してデー
タドライバICとして用いることが多い。The switch means 21B includes a plurality of second switches 24-1 to 24-i and third switches 25-1 to 25-2.
5-i. Third switch 25-1
25-i, the first terminal BS1 is connected to the capacitive data electrodes 23-1 to 23-i, the second terminal BS2 is connected to GND, and the third terminal BS3 is connected to the high-potential-side power supply Vdd. Have been. Also, the second switch 2
In 4-1 to 24-i, the first terminals AS11 are individually connected to the first terminals BS1 of the third switches 25-1 to 25-i, respectively, and the second terminals AS22 are commonly connected. , Which are connected to the input terminal of the recovery circuit 1B. Further, the third terminals AS33 of the second switches 24-1 to 24-i are commonly connected, and are connected to the output terminal of the energy supply circuit 9 of the recovery circuit 1B. The second switches 24-1 to 24-i and the third switches 25-1 to 25-i are often integrated and used as a data driver IC.
【0059】回収回路1Bの構成要素は実施の形態1と
同様であるため省略するが、本実施の形態3では、オー
トトランス2の第1端子AT1、スイッチ5の第1端
子、第2ダイオード6のカソード端子が接続されたノー
ドが、回収回路1Bの入力端子となり、一方、エネルギ
ー供給回路9の出力端子が回収回路1Bの出力端子とな
っている点が、実施の形態1とは異なる。なお、実施の
形態1と同様にスイッチ5は省略することも可能であ
る。The components of the recovery circuit 1B are the same as those in the first embodiment, and are therefore omitted. However, in the third embodiment, the first terminal AT1 of the autotransformer 2, the first terminal of the switch 5, and the second diode 6 The second embodiment differs from the first embodiment in that the node to which the cathode terminal is connected is an input terminal of the recovery circuit 1B, while the output terminal of the energy supply circuit 9 is an output terminal of the recovery circuit 1B. Note that the switch 5 can be omitted as in the first embodiment.
【0060】本実施の形態3において、スイッチ手段2
1Bと回収回路1Bとの間でエネルギーの回収、供給経
路が完全に分離している。このため、従来はエネルギー
の回収と供給を順番に行い、そのときの動作割り当て時
間は合計で約400nsecであったが、本実施の形態
3ではエネルギーの回収・供給動作を同時に行うことが
できるので、前記動作割り当て時間を大幅に増やすこと
ができる。従って、回収回路1B内のスイッチング第2
ダイオード6、第1ダイオード7の逆回復時間Trrに
対しても時間的余裕ができるため、内部エネルギー損失
を低くすることができる。また、実施の形態1の場合と
同じエネルギーを回収すると想定すれば、オートトラン
ス2の1次側巻線のインダクタンスL1を増やすこと
で、エネルギー移送電流をより少なくすることができる
ので、回収経路に存在する抵抗分によるエネルギー損失
を少なくすることができ、やはりエネルギー回収効率を
向上させることができる。In the third embodiment, the switching means 2
The energy recovery / supply path is completely separated between 1B and the recovery circuit 1B. For this reason, conventionally, energy recovery and supply are performed sequentially, and the operation allocation time at that time is about 400 nsec in total. However, in the third embodiment, the energy recovery and supply operations can be performed at the same time. In addition, the operation allocation time can be greatly increased. Therefore, the switching second in the recovery circuit 1B
Since a time margin can be provided for the reverse recovery time T rr of the diode 6 and the first diode 7, the internal energy loss can be reduced. Further, assuming for retrieving the same energy as in the first embodiment, by increasing the inductance L 1 of the primary winding of the autotransformer 2, since it is possible to reduce the energy transfer current, the recovery path The energy loss due to the resistance component existing in the power supply can be reduced, and the energy recovery efficiency can also be improved.
【0061】実施の形態3に係るディスプレイ駆動回路
は上記の如く構成されているので、実施の形態1及び実
施の形態2の奏する効果の他に以下に掲げる効果を奏す
る。実施の形態2と同じエネルギーを回収すると想定す
れば、オートトランス2の1次側巻線のインダクタンス
L1を増やすことで、エネルギー移送電流をより少なく
することができるので、回収経路に存在する抵抗分によ
るエネルギー損失を少なくすることができ、エネルギー
回収効率が向上する。Since the display drive circuit according to the third embodiment is configured as described above, the following effects can be obtained in addition to the effects of the first and second embodiments. Assuming that the recovery of the same energy as in the second embodiment, by increasing the inductance L 1 of the primary winding of the autotransformer 2, since it is possible to reduce the energy transfer current, present in the collecting channel resistance Energy loss due to energy consumption can be reduced, and the energy recovery efficiency is improved.
【0062】(実施の形態4)図8は、本発明の実施の
形態4に係るディスプレイ駆動回路の構成を示す回路図
である。実施の形態4のディスプレイ駆動回路は、回収
回路1Cとスイッチ手段21Cと検出回路10とから概
略構成される。スイッチ手段21Cは、複数の第2スイ
ッチ24−1〜24−iにより構成されている。その第
1端子AS1は容量性データ電極23−1、23−2、
23−iにそれぞれ接続されている。また、その第2端
子AS2は共通に接続されており、これが回収回路1C
の入力端子に接続されており、更にその第3端子AS3
は共通に接続されており、これが回収回路1Cのエネル
ギー供給回路9の出力端子300に接続されている。な
お、第2スイッチ24−1〜24−iは全て集積化して
データドライバICとして用いることが多い。回収回路
1Cの構成要素は実施の形態3と同様であるため省略す
る。(Embodiment 4) FIG. 8 is a circuit diagram showing a configuration of a display drive circuit according to Embodiment 4 of the present invention. The display drive circuit according to the fourth embodiment is roughly composed of a recovery circuit 1C, a switch 21C, and a detection circuit 10. The switch unit 21C includes a plurality of second switches 24-1 to 24-i. The first terminal AS1 has capacitive data electrodes 23-1, 23-2,
23-i. Further, the second terminal AS2 is commonly connected, and this is connected to the recovery circuit 1C.
And the third terminal AS3
Are connected in common, and this is connected to the output terminal 300 of the energy supply circuit 9 of the recovery circuit 1C. The second switches 24-1 to 24-i are often integrated and used as a data driver IC. The components of the recovery circuit 1C are the same as those in the third embodiment, and thus will not be described.
【0063】本実施の形態4の場合も、実施の形態3と
同様にスイッチ手段21Cと回収回路1Cとの間でエネ
ルギーの回収、供給経路が完全に分離しているため、エ
ネルギー回収、供給それぞれの動作において、その割り
当て許容時間である約400nsecを全て使用するこ
とができる。従って、実施の形態1の場合と同じエネル
ギーを回収する際には、オートトランス2の1次側巻線
の電流をより少なくすることができることから、回収経
路に存在する抵抗分によるエネルギー損失を少なくする
ことができる。In the fourth embodiment, as in the third embodiment, the energy recovery and supply paths are completely separated between the switch means 21C and the recovery circuit 1C. In the above operation, all of the allowable allocation time of about 400 nsec can be used. Therefore, when recovering the same energy as in the first embodiment, the current of the primary winding of the autotransformer 2 can be further reduced, so that the energy loss due to the resistance existing in the recovery path is reduced. can do.
【0064】また、実施の形態4の場合には、実施の形
態3におけるスイッチ手段21Bよりもスイッチ手段2
1Cの構成を簡略化することができることから、スイッ
チ手段21Cの低コスト化が可能である。但し、エネル
ギー回収動作完了後に容量性データ電極23−1〜23
−iの端子電圧を高電位側電源Vdd、若しくはGND
に固定する必要があるため、図8において、スイッチ5
と、エネルギー供給回路9の出力を高電位側電源Vdd
に固定する手段がそれぞれ必要である。Further, in the case of the fourth embodiment, the switching means 2 is more switched than the switching means 21B in the third embodiment.
Since the configuration of 1C can be simplified, the cost of the switch unit 21C can be reduced. However, after completion of the energy recovery operation, the capacitive data electrodes 23-1 to 23-1
-I terminal voltage to the high-potential-side power supply Vdd or GND
8, the switch 5 in FIG.
And the output of the energy supply circuit 9 to the high-potential-side power supply Vdd
A means for fixing to each is required.
【0065】実施の形態4に係るディスプレイ駆動回路
は上記の如く構成されているので、実施の形態1乃至実
施の形態3の奏する効果の他に以下に掲げる効果を奏す
る。スイッチ手段21Cの構成を簡略化することができ
ることから、スイッチ手段21Cの低コスト化ができ
る。Since the display drive circuit according to the fourth embodiment is configured as described above, the following effects can be obtained in addition to the effects of the first to third embodiments. Since the configuration of the switch 21C can be simplified, the cost of the switch 21C can be reduced.
【0066】なお、本実施の形態においては、本発明は
それに限定されず、本発明を適用する上で好適なディス
プレイ装置の駆動回路及びその駆動方法に適用すること
ができる。In the present embodiment, the present invention is not limited to this, and can be applied to a driving circuit and a driving method of a display device suitable for applying the present invention.
【0067】また、上記構成部材の数、位置、形状等は
上記実施の形態に限定されず、本発明を実施する上で好
適な数、位置、形状等にすることができる。Further, the number, position, shape, etc. of the above-mentioned constituent members are not limited to the above-mentioned embodiment, but can be set to a suitable number, position, shape, etc. for carrying out the present invention.
【0068】なお、各図において、同一構成要素には同
一符号を付している。In each of the drawings, the same components are denoted by the same reference numerals.
【0069】[0069]
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。回収したエネルギーを
電源に戻すときのピーク電流を低く抑えることができる
ので、電流経路に存在する抵抗分によるエネルギー損失
を少なくすることができ、エネルギー回収効率が向上す
るという効果を有する。更に、従来例のように第2電源
を必要としないので、PDPシステム全体としての低コ
スト化が可能である。Since the present invention is configured as described above, the following effects can be obtained. Since the peak current when the recovered energy is returned to the power supply can be suppressed low, the energy loss due to the resistance existing in the current path can be reduced, and the energy recovery efficiency is improved. Further, since the second power supply is not required unlike the conventional example, the cost of the entire PDP system can be reduced.
【0070】また、N−Trのソース端子がGNDに接
続されているので、これらのゲート〜ソース間電圧は、
電源の電圧変動の影響を受けない。従って、PDPのデ
ータ電極駆動するような高速動作条件下においても、N
−Trのオン抵抗の上昇や、不安定なオン・オフ動作、
あるいはゲート〜ソース間耐圧を越えてしまうことがな
くなり、ディスプレイ駆動回路の動作マージンが大幅に
向上する。Further, since the source terminal of the N-Tr is connected to GND, these gate-source voltages are
Not affected by power supply voltage fluctuations. Therefore, even under high-speed operation conditions such as driving the data electrode of the PDP, N
-Increase of on-resistance of Tr, unstable on / off operation,
Alternatively, the breakdown voltage between the gate and the source is not exceeded, and the operation margin of the display drive circuit is greatly improved.
【0071】また、エネルギーの回収、供給経路が完全
に分離しているので、エネルギーの回収・供給動作を同
時に行うことができ、動作割り当て時間を大幅に増やす
ことができる。従って、同じエネルギーを回収すると想
定すれば、オートトランスの1次側巻線のインダクタン
スを増やすことで、エネルギー移送電流をより少なくす
ることができるので、回収経路に存在する抵抗分による
エネルギー損失を少なくすることができ、エネルギー回
収効率が向上する。Since the energy recovery and supply paths are completely separated, the energy recovery and supply operations can be performed simultaneously, and the operation allocation time can be greatly increased. Therefore, assuming that the same energy is recovered, the energy transfer current can be further reduced by increasing the inductance of the primary winding of the autotransformer, so that the energy loss due to the resistance existing in the recovery path is reduced. Energy recovery efficiency can be improved.
【0072】更に、スイッチ手段の構成を簡略化するこ
とができることから、スイッチ手段の低コスト化が可能
である。Further, since the structure of the switch means can be simplified, the cost of the switch means can be reduced.
【図1】本発明の実施の形態1に係るディスプレイ駆動
回路の構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a display drive circuit according to a first embodiment of the present invention.
【図2】図1のエネルギー回収時の動作波形図である。FIG. 2 is an operation waveform diagram at the time of energy recovery of FIG. 1;
【図3】図1のエネルギー回収動作で、回収すべきデー
タ電極の本数が少ない場合の動作波形図である。FIG. 3 is an operation waveform diagram in a case where the number of data electrodes to be recovered is small in the energy recovery operation of FIG. 1;
【図4】図1のエネルギー回収動作で、回収すべきデー
タ電極の本数が多い場合の動作波形図である。FIG. 4 is an operation waveform diagram in a case where the number of data electrodes to be recovered is large in the energy recovery operation of FIG. 1;
【図5】図1のオートトランスのインダクタンスを等価
的に表した回路図である。FIG. 5 is a circuit diagram equivalently representing the inductance of the autotransformer of FIG. 1;
【図6】本発明の実施の形態2に係るディスプレイ駆動
回路の構成を示す回路図である。FIG. 6 is a circuit diagram showing a configuration of a display drive circuit according to a second embodiment of the present invention.
【図7】本発明の実施の形態3に係るディスプレイ駆動
回路の構成を示す回路図である。FIG. 7 is a circuit diagram showing a configuration of a display drive circuit according to a third embodiment of the present invention.
【図8】本発明の実施の形態4に係るディスプレイ駆動
回路の構成を示す回路図である。FIG. 8 is a circuit diagram showing a configuration of a display drive circuit according to a fourth embodiment of the present invention.
【図9】従来技術の交流駆動型PDPの駆動回路部分の
構成の一例を示したブロック図である。FIG. 9 is a block diagram showing an example of a configuration of a drive circuit portion of a conventional AC drive type PDP.
【図10】図9のPDP各部の1サブフィールド期間に
おける駆動波形図である。10 is a driving waveform diagram of each section of the PDP of FIG. 9 in one subfield period.
【図11】図9のデータパルス信号の波形図である。FIG. 11 is a waveform diagram of the data pulse signal of FIG. 9;
【図12】従来のディスプレイ駆動回路の構成の一例を
示す回路図である。FIG. 12 is a circuit diagram showing an example of a configuration of a conventional display drive circuit.
【図13】図12の負荷エネルギーの回収動作時の波形
である。13 is a waveform at the time of the load energy recovery operation of FIG.
【図14】従来のディスプレイ駆動回路の他の構成の一
例を示した回路図である。FIG. 14 is a circuit diagram showing an example of another configuration of a conventional display driving circuit.
【図15】図14のスイッチ素子をパワーMOSFET
で構成した回路図である。FIG. 15 shows the switching element shown in FIG. 14 as a power MOSFET.
FIG.
【図16】図14の現実の容量素子の等価回路図であ
る。FIG. 16 is an equivalent circuit diagram of the actual capacitive element in FIG. 14;
【図17】図14の回収容量として現実の容量素子を用
いてエネルギー回収動作を行った時の動作波形である。17 is an operation waveform when an energy recovery operation is performed using a real capacitance element as the recovery capacitance in FIG.
AS1、AS11、BS1 第1端子 AS2、AS22、BS2 第2端子 AS3、AS33、BS3 第3端子 AT1 第1端子 AT2 第2端子 CL1〜CLi 容量値 DAT1〜DATk 表示信号 D1〜Dkn 入力端子 IL 回収電流 S1〜SLm 入力端子 tf 立ち下がり時間 tr 立ち上がり時間 TP−1〜TP−j 中間タップ Tw 選択時間 t0、t1、t2 時刻 T 回収時間 Vct、Vout 電圧 Vdd 高電位側電源 1、1A、1B、1C 回収回路 2 オートトランス 3−1〜3−j 第1スイッチ 4 スイッチ制御回路 5 スイッチ 6 第2ダイオード 7 第1ダイオード 8 電源容量 9 エネルギー供給回路 10 検出回路 12、13−1〜13−j N−Tr 14−1〜14−j バッファ 17 バッファ 21、21A、21B、21C スイッチ手段 22−1〜22−i 第2スイッチ 23−1〜23−i 容量性データ電極 24−1〜24−i 第2スイッチ 25−1〜25−i 第3スイッチ 41、41−1〜41−j インダクタ 42、42−1〜42−j ダイオード 43−1〜43−j スイッチ 44、44−1〜44−j ダイオード 45−1〜45−j スイッチ 46 回収容量 47、48 スイッチ 49、49−1〜49−j N−Tr 50、50−1〜50−j 定電圧ダイオード 51、51−1〜51−j 結合容量 52−1〜52−j バッファ 53、53−1〜53−j P−Tr 54、54−1〜54−j 定電圧ダイオード 55、55−1〜55−j 結合容量 56−1〜56−j バッファ 57 N−Tr 58 バッファ 59 P−Tr 60 バッファ 61、61−1〜61−j、62、62−1〜62−
j、63、64 入力端子 65 ノード 66 結合容量 67 定電圧ダイオード 68 ダイオード 69 第2電源 70 容量成分 71 インダクタンス成分 72、73 抵抗成分 101 PDPパネル 102 データ電極 103 走査電極 104 維持電極 105−1〜105−k データドライバ 106−1〜106−L 走査ドライバ 107 維持パルス発生器 121、221 スイッチ手段 122−1〜122−i 第2スイッチ 123、123−1〜123−i 負荷容量 150、250 回収回路 222−1〜222−i 第2スイッチ 223−1〜223−i 負荷容量 300 出力端子AS1, AS11, BS1 first terminal AS2, AS22, BS2 second terminal AS3, AS33, BS3 third terminal AT1 first terminal AT2 second terminal C L1 -C Li capacitance value DAT1~DATk display signal D1~Dkn input terminal I L recovery current S 1 to S Lm input terminal t f fall time t r rise time TP-1 to TP-j intermediate tap Tw selection time t 0, t 1, t 2 time T recovery time Vct, Vout voltage Vdd high potential Side power supply 1, 1A, 1B, 1C recovery circuit 2 auto transformer 3-1 to 3-j first switch 4 switch control circuit 5 switch 6 second diode 7 first diode 8 power supply capacity 9 energy supply circuit 10 detection circuit 12, 13-1 to 13-j N-Tr 14-1 to 14-j Buffer 17 Buffer 21, 21A , 21B, 21C Switch means 22-1 to 22-i Second switch 23-1 to 23-i Capacitive data electrode 24-1 to 24-i Second switch 25-1 to 25-i Third switch 41, 41 -1 to 41-j Inductor 42, 42-1 to 42-j Diode 43-1 to 43-j Switch 44, 44-1 to 44-j Diode 45-1 to 45-j Switch 46 Recovery capacity 47, 48 switch 49, 49-1 to 49-j N-Tr 50, 50-1 to 50-j Constant voltage diode 51, 51-1 to 51-j Coupling capacitance 52-1 to 52-j Buffer 53, 53-1 to 53 -J P-Tr 54, 54-1 to 54-j Constant voltage diode 55, 55-1 to 55-j Coupling capacitance 56-1 to 56-j Buffer 57 N-Tr 58 Buffer 59 P-Tr 60 Buffers 61, 61-1 to 61-j, 62, 62-1 to 62-
j, 63, 64 input terminal 65 node 66 coupling capacitance 67 constant voltage diode 68 diode 69 second power supply 70 capacitance component 71 inductance component 72, 73 resistance component 101 PDP panel 102 data electrode 103 scan electrode 104 sustain electrode 105-1 to 105 -K data driver 106-1 to 106-L scan driver 107 sustain pulse generator 121, 221 switch means 122-1 to 122-i second switch 123, 123-1 to 123-i load capacitance 150, 250 recovery circuit 222 -1 to 222-i Second switch 223-1 to 223-i Load capacitance 300 Output terminal
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平3−20778(JP,A) 特開 平7−261701(JP,A) 特開 平1−126691(JP,A) 特開 平10−11017(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 3/20 621 G09G 3/28 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-3-20778 (JP, A) JP-A-7-261701 (JP, A) JP-A-1-126669 (JP, A) JP-A-10- 11017 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) G09G 3/20 621 G09G 3/28
Claims (13)
マトリクス状に形成されたディスプレイパネルの容量性
データ電極を駆動するディスプレイ駆動回路であって、 電源から複数の前記容量性データ電極に駆動電圧を供給
するエネルギー供給回路と、 1つ又は複数の中間タップを有するオートトランスと、 前記中間タップと接地電位との間に各々接続された1個
もしくは複数の第1スイッチと、 前記オートトランスの第1端子と複数の前記容量性デー
タ電極との間に接続され、前記容量性データ電極の駆動
電圧の状態に従って開閉状態が切換わる複数の第2スイ
ッチと、 該第2スイッチの開閉状態の情報が入力され、この情報
を検出信号として出力する検出回路と、 前記検出信号が入力され、この検出信号に従い前記第1
スイッチの開閉を制御するスイッチ制御回路と、 前記電源と前記オートトランスの第2端子との間に、カ
ソード端子が前記電源側になるように接続された第1ダ
イオードと、 前記オートトランスの前記第1端子と前記接地電位との
間に、カソード端子が前記オートトランスの前記第1端
子側になるように接続された第2ダイオードとを備えた
ことを特徴とするディスプレイ駆動回路。1. A display driving circuit for driving a capacitive data electrode of a display panel in which a plurality of data electrodes and a plurality of scanning electrodes are formed in a matrix, wherein the driving circuit is driven from a power supply to the plurality of capacitive data electrodes. An energy supply circuit for supplying a voltage, an auto-transformer having one or more intermediate taps, one or more first switches respectively connected between the intermediate taps and a ground potential, A plurality of second switches connected between a first terminal and the plurality of capacitive data electrodes, the open / close states of which are switched according to the state of the drive voltage of the capacitive data electrodes; and information on the open / close state of the second switches. And a detection circuit that outputs this information as a detection signal; and the detection signal is input, and the first
A switch control circuit that controls opening and closing of a switch; a first diode connected between the power supply and a second terminal of the auto transformer so that a cathode terminal is on the power supply side; A display drive circuit, comprising: a second diode connected between one terminal and the ground potential such that a cathode terminal is on the first terminal side of the autotransformer.
子と第3端子とを有し、第1端子が複数の前記容量性デ
ータ電極に接続され、第2端子が接地電位に接続され、
第3端子が前記オートトランスの前記第1端子に接続さ
れたことを特徴とする請求項1記載のディスプレイ駆動
回路。2. The second switch has a first terminal, a second terminal, and a third terminal, a first terminal connected to the plurality of capacitive data electrodes, and a second terminal connected to a ground potential. And
The display drive circuit according to claim 1, wherein a third terminal is connected to the first terminal of the auto transformer.
りオン・オフ状態が制御されるNチャンネルトランジス
タを備え、該Nチャンネルトランジスタの両主電極は前
記中間タップと接地電位との間に接続されたことを特徴
とする、請求項1又は2記載のディスプレイ駆動回路。3. The first switch includes an N-channel transistor whose ON / OFF state is controlled by the detection signal, and both main electrodes of the N-channel transistor are connected between the intermediate tap and a ground potential. The display drive circuit according to claim 1, wherein:
前記容量性データ電極に接続され、第2端子が前記オー
トトランスの第1端子に接続され、第3端子が前記エネ
ルギー供給回路に接続され、 第1端子が複数の前記容量性データ電極に接続され、第
2端子が接地電位に接続され、第3端子が前記電源に接
続された第3スイッチを備え、 前記第2スイッチと前記第3スイッチとで前記オートト
ランスによる複数の前記容量性データ電極からのエネル
ギー回収の経路と、エネルギー供給回路の経路とが分離
されていることを特徴とする請求項1又は3記載のディ
スプレイ駆動回路。4. The second switch has a first terminal connected to the plurality of capacitive data electrodes, a second terminal connected to a first terminal of the autotransformer, and a third terminal connected to the energy supply circuit. A third switch having a first terminal connected to the plurality of capacitive data electrodes, a second terminal connected to a ground potential, and a third terminal connected to the power supply. 4. The display drive circuit according to claim 1, wherein a path for recovering energy from the plurality of capacitive data electrodes by the auto-transformer and a path for an energy supply circuit are separated by the third switch. .
前記容量性データ電極に接続され、第2端子が前記オー
トトランスの前記第1端子に接続され、第3端子が前記
エネルギー供給回路の出力端子に接続され、 前記第2スイッチで前記オートトランスによる複数の前
記容量性データ電極からのエネルギー回収の経路と、エ
ネルギー供給回路の経路とが分離されていることを特徴
とする請求項1又は3記載のディスプレイ駆動回路。5. The second switch has a first terminal connected to the plurality of capacitive data electrodes, a second terminal connected to the first terminal of the autotransformer, and a third terminal connected to the energy supply circuit. 2. A path for recovering energy from the plurality of capacitive data electrodes by the auto-transformer and a path for an energy supply circuit are separated by the second switch. Or the display drive circuit according to 3.
タドライバICであることを特徴とする請求項1乃至3
又は5のいずれかに記載のディスプレイ駆動回路。6. The device according to claim 1, wherein the second switch is an integrated data driver IC.
Or the display drive circuit according to any one of 5.
集積化されたデータドライバICであることを特徴とす
る請求項4記載のディスプレイ駆動回路。7. The second switch and the third switch,
5. The display driving circuit according to claim 4, wherein the display driving circuit is an integrated data driver IC.
スプレイ駆動回路を備えたことを特徴とするディスプレ
イ装置。8. A display device comprising the display drive circuit according to claim 1. Description:
マトリクス状に形成されたディスプレイパネルの容量性
データ電極を駆動するディスプレイ駆動方法であって、 オートトランスの第1端子と複数の前記容量性データ電
極との間に接続され、この容量性データ電極の駆動電圧
の状態に従って開閉状態が切換わる複数の第2スイッチ
を選択して閉状態にし、 検出回路は、前記第2スイッチの開閉状態の情報が入力
され、この情報を検出信号として出力し、 スイッチ制御回路は、前記検出信号が入力され、この検
出信号に従って前記オートトランスに設けられた1つ又
は複数の中間タップと接地電位との間に各々接続された
複数の第1スイッチのうち1つを閉状態にし、 複数の前記容量性データ電極と、閉状態にした前記第1
スイッチに接続された前記中間タップを起点として前記
第1端子側に位置する前記オートトランスの1次側巻線
との共振を利用して、複数の前記容量性データ電極に蓄
積されていたエネルギーを電流エネルギーとして前記オ
ートトランスに蓄積し、 閉状態にある前記第1スイッチを開状態にし、 前記オートトランスに蓄積された前記電流エネルギーを
電圧エネルギーに変換し、 該電圧エネルギーを、前記オートトランスの第2端子か
ら前記電源に回収することを特徴とするディスプレイ駆
動方法。9. A display driving method for driving a capacitive data electrode of a display panel in which a plurality of data electrodes and a plurality of scanning electrodes are formed in a matrix, comprising: a first terminal of an auto-transformer; A plurality of second switches connected between the active data electrodes and switching between open and closed states according to the state of the drive voltage of the capacitive data electrodes are selected and closed, and the detection circuit is configured to open and close the second switches. And outputs the information as a detection signal. The switch control circuit receives the detection signal and outputs a signal between one or more intermediate taps provided in the auto-transformer and a ground potential according to the detection signal. Closing one of a plurality of first switches respectively connected between the plurality of capacitive data electrodes and the first closed switch;
Utilizing resonance with the primary winding of the auto transformer located on the first terminal side starting from the intermediate tap connected to a switch, energy stored in the plurality of capacitive data electrodes is used. Storing the current energy as current energy in the autotransformer, opening the first switch in a closed state, converting the current energy stored in the autotransformer into voltage energy, A display driving method, comprising recovering from two terminals to the power supply.
間に移行したとき、複数の前記容量性データ電極と前記
オートトランスの前記1次側巻線との共振周波数の変化
を補償するように、複数の前記第1スイッチのうち1つ
を閉状態にすることを特徴とする請求項9記載のディス
プレイ駆動方法。10. When the selection period of the scan electrode shifts to the next selection period, a change in resonance frequency between the plurality of capacitive data electrodes and the primary winding of the auto transformer is compensated. 10. The display driving method according to claim 9, wherein one of the plurality of first switches is closed.
間に移行したとき、駆動電圧が高電位から低電位に状態
変化する前記容量性データ電極の本数が少ない場合、前
記オートトランスの1次側巻線のインダクタンスが大き
くなるように複数の前記第1スイッチのうち1つを閉状
態にし、 前記駆動電圧が高電位から低電位に状態変化する前記容
量性データ電極の本数が多い場合、前記オートトランス
の1次側巻線のインダクタンスが小さくなるように複数
の前記第1スイッチのうち1つを閉状態にすることを特
徴とする請求項9又は10記載のディスプレイ駆動方
法。11. When the number of the capacitive data electrodes whose drive voltage changes from a high potential to a low potential is small when the selection period of the scan electrode shifts to the next selection period, the primary of the auto transformer is When one of the plurality of first switches is closed so that the inductance of the side winding increases, and the number of the capacitive data electrodes whose drive voltage changes from a high potential to a low potential is large, 11. The display driving method according to claim 9, wherein one of the plurality of first switches is closed so that an inductance of a primary winding of the autotransformer is reduced.
間に移行したとき、前記駆動電圧が高電位から低電位に
状態変化する前記容量性データ電極の本数が少ない場
合、前記オートトランスの第2端子に近い前記中間タッ
プに接続された前記第1スイッチを排他的に閉状態に
し、 前記駆動電圧が高電位から低電位に状態変化する前記容
量性データ電極の本数が多い場合、前記オートトランス
の第1端子に近い前記中間タップに接続された前記第1
スイッチを排他的に閉状態にすることを特徴とする請求
項9乃至11に記載のディスプレイ駆動方法。12. When the drive voltage changes from a high potential to a low potential when the number of the capacitive data electrodes is small when the scan electrode selection period shifts to the next selection period, the auto-transformer may be configured to perform the following operation. When the first switch connected to the intermediate tap close to two terminals is exclusively closed, and the number of the capacitive data electrodes whose drive voltage changes from a high potential to a low potential is large, the autotransformer is used. The first terminal connected to the intermediate tap near the first terminal of
The display driving method according to claim 9, wherein the switch is exclusively closed.
ディスプレイ駆動方法を実行可能なプログラムが記録さ
れた記憶媒体。13. A storage medium on which a program capable of executing the display driving method according to claim 9 is recorded.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP235399A JP3221423B2 (en) | 1999-01-07 | 1999-01-07 | Display driving circuit and driving method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP235399A JP3221423B2 (en) | 1999-01-07 | 1999-01-07 | Display driving circuit and driving method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000206919A JP2000206919A (en) | 2000-07-28 |
JP3221423B2 true JP3221423B2 (en) | 2001-10-22 |
Family
ID=11526919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP235399A Expired - Fee Related JP3221423B2 (en) | 1999-01-07 | 1999-01-07 | Display driving circuit and driving method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3221423B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008529041A (en) * | 2005-01-24 | 2008-07-31 | アイファイアー・テクノロジー・コープ | Energy efficient column driver for electroluminescent displays |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7050022B2 (en) | 2000-09-13 | 2006-05-23 | Matsushita Electric Industrial Co., Ltd. | Display and its driving method |
KR100370035B1 (en) * | 2000-10-28 | 2003-01-29 | 엘지전자 주식회사 | Method for driving address electrode of plasma display panel |
KR100383889B1 (en) * | 2001-01-19 | 2003-05-14 | 주식회사 유피디 | Energy Recovery Device and Method for AC Plasma Display Panel |
KR20020075627A (en) * | 2001-03-26 | 2002-10-05 | 엘지전자 주식회사 | Apparatus and method of controlling energy recovering circuit |
KR100421869B1 (en) * | 2001-07-06 | 2004-03-09 | 엘지전자 주식회사 | power saving circuit in display element of current driving type |
KR100421014B1 (en) * | 2001-08-28 | 2004-03-04 | 삼성전자주식회사 | Energy recovery apparatus and energy recovery circuit design method using a coupled inductor in the plasma display panel drive system |
KR100456680B1 (en) * | 2002-01-11 | 2004-11-10 | 재단법인서울대학교산학협력재단 | Driving circuit for energy recovery in plasma display panel |
KR100448190B1 (en) | 2002-01-21 | 2004-09-10 | 삼성전자주식회사 | plasma display panel apparatus |
KR100603282B1 (en) * | 2002-07-12 | 2006-07-20 | 삼성에스디아이 주식회사 | Method of driving 3-electrode plasma display apparatus minimizing addressing power |
JP4050724B2 (en) | 2003-07-11 | 2008-02-20 | 松下電器産業株式会社 | Display device and driving method thereof |
KR100761113B1 (en) | 2004-06-30 | 2007-09-21 | 엘지전자 주식회사 | Method for Driving Plasma Display Panel |
-
1999
- 1999-01-07 JP JP235399A patent/JP3221423B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008529041A (en) * | 2005-01-24 | 2008-07-31 | アイファイアー・テクノロジー・コープ | Energy efficient column driver for electroluminescent displays |
Also Published As
Publication number | Publication date |
---|---|
JP2000206919A (en) | 2000-07-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030090440A1 (en) | Energy recovery circuit for driving a capacitive load | |
EP0261584B1 (en) | Method for controlling cells and pixels of plasma panels, plasma display panels, electroluminescent panels, lcd's or that like and a circuit for carrying out the method | |
US8928646B2 (en) | Capacitive-load driving circuit and plasma display apparatus using the same | |
TWI274320B (en) | Energy recovering circuit with boosting voltage-up and energy efficient method using the same | |
US5642018A (en) | Display panel sustain circuit enabling precise control of energy recovery | |
US20040104866A1 (en) | Capacitive load drive recovery circuit, capacitive load drive circuit and plasma display apparatus using the same | |
TW200419496A (en) | Driving circuit and power supply circuit of a plasma display panel, driving method of a plasma display apparatus, driving apparatus, and pulse voltage generating circuit | |
JPH08160901A (en) | Driving circuit for display panel | |
JP3221423B2 (en) | Display driving circuit and driving method thereof | |
US6897834B2 (en) | Matrix display driver with energy recovery | |
KR20030077936A (en) | Capacitive load drive circuit and plasma display apparatus | |
JP3269451B2 (en) | Display device drive circuit | |
KR100749489B1 (en) | Plasma display panel and driving device thereof | |
KR20030066422A (en) | Driver Circuit and Power Supply for Plasma Display Penel(PDP) | |
JP2771525B2 (en) | Display device and display unit driving circuit | |
JP3498735B2 (en) | Flat panel display and driving method thereof | |
JP3475946B2 (en) | Display device, its driving circuit and its driving method | |
US8405578B2 (en) | Plasma display device and driving apparatus thereof | |
JP2771527B2 (en) | Display device and display unit driving circuit | |
KR20050077292A (en) | Driver circuit and power supply for plasma display penel(pdp) | |
US20060192731A1 (en) | Plasma display device | |
JP2771528B2 (en) | Display device, variable inductor, and display drive circuit | |
JP2771523B2 (en) | Display device | |
JP2771526B2 (en) | Display device | |
JPH1011014A (en) | Display device, display part driving circuit and driving method for display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070817 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080817 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090817 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 12 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 12 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |