[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3205686B2 - 実装用半導体装置とその実装方法 - Google Patents

実装用半導体装置とその実装方法

Info

Publication number
JP3205686B2
JP3205686B2 JP21173195A JP21173195A JP3205686B2 JP 3205686 B2 JP3205686 B2 JP 3205686B2 JP 21173195 A JP21173195 A JP 21173195A JP 21173195 A JP21173195 A JP 21173195A JP 3205686 B2 JP3205686 B2 JP 3205686B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
bump
bumps
resin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21173195A
Other languages
English (en)
Other versions
JPH0964237A (ja
Inventor
州志 江口
永井  晃
利昭 石井
博義 小角
正則 瀬川
雅彦 荻野
理恵 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP21173195A priority Critical patent/JP3205686B2/ja
Publication of JPH0964237A publication Critical patent/JPH0964237A/ja
Application granted granted Critical
Publication of JP3205686B2 publication Critical patent/JP3205686B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73215Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/157Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止された実装用
半導体装置とその実装方法に関するものである。
【0002】
【従来の技術】従来、半導体装置は図11に示すよう
に、リードフレーム1のタブ上に搭載された半導体素子
3の電極であるボンディングパッド24とインナーリー
ドをボンディングワイヤ23で接続した構造をとってい
る。そして、プリント基板9上にリードフレーム1を接
続はんだ25で固着している。
【0003】しかし、最近では、半導体装置の実装密度
を向上させる目的から、図12に示すような半導体素子
上に接着テープ26を用いてリードフレーム1に搭載
後、半導体素子の電極であるボンディングパッドとイン
ナーリードとを接続するLOC(Lead On Ch
ip)方式がDRAM等の半導体装置に採用されてい
る。
【0004】また、半導体素子の電極であるボンディン
グパッド24と外部リードとの接続にボンディングワイ
ヤ23を用いないで、金属バンプで直接接続する構造の
半導体装置も見受けられる。
【0005】半導体装置は、その信頼性を確保するた
め、通常は半導体素子とリードとを接続後、樹脂封止が
行なわれている。これらの半導体装置は、図11(b)
と図12(b)に示すように、そのリードフレーム1の
端子が接続半田25によってプリント基板9上に接続,
固定され実装される。
【0006】上記のような従来の半導体装置では、外部
回路との接続用リードが半導体素子から水平にはみ出る
ような構造となっているため、半導体装置の外形寸法を
小さくするには限界がある。
【0007】また、半導体装置の多ピン化に伴い、その
ピン数を多くするにはリード間の狭ピッチ化が必要であ
るが、ピッチが0.3mm以下になると、半導体装置の
プリント基板への実装が困難になる。そのため、多ピン
化するためには半導体装置の外形寸法を大きくする必要
がある。また、水平にはみ出たリードを有する半導体装
置では、リード長による抵抗インダクタンスを無視でき
ず、半導体装置の高速化に影響を及ぼす。
【0008】これらの問題を解決するため、半導体装置
を外部回路と接続するリードを半導体素子ボンディング
パッドに対して垂直方向に設ける構造が提案されてい
る。
【0009】例えば、図13に示すように、半導体素子
3の電極表面に金属柱体やバンプを設け、バンプ部分を
残して全体を封止樹脂5で封止した構造のものが特開平
5−82582号、同5−291346号、同6−12
0297号、同6−151650号、同6−31056
3号、同6−302604号公報に記載されている。
【0010】さらに、前記バンプを有する半導体素子に
おいて、バンプ接合部の信頼性を上げるための方法も種
々提案されている。例えば、特開平6−216194号
公報には応力緩和プレート27を半導体素子3の上面に
貼り付けた構造〔図14(a)〕が、また、サーフェイ
スマウントテクノロジー 93年 冬号には半導体素子
3とプリント基板9との間に、注入樹脂28を注入し、
これにより応力を分散する方法〔図14(b)〕が示さ
れている。
【0011】
【発明が解決しようとする課題】上記従来技術は、半導
体装置の外形寸法の小型化や高速化に効果があるもの
の、半導体装置としての信頼性を十分満足することはで
きない。
【0012】前記半導体素子の電極表面に金属柱体やバ
ンプを設け、バンプ部分を残してその他を樹脂で封止し
た構造では、耐湿信頼性は優れているが、はんだ接続信
頼性に問題がある。特に、半導体素子の封止樹脂5は、
クラック防止のために低熱膨張化の傾向にあるため、半
導体装置とプリント基板との線膨張係数のミスマッチに
よる応力発生が、はんだ接続信頼性を大幅に低下させ
る。
【0013】また、半導体素子全体を樹脂で封止した半
導体装置は、素子の放熱性が劣るため、素子発熱量が大
きい大容量,高速デバイスには適用できない場合があ
る。
【0014】はんだ接続信頼性を向上する方法として提
案された前記応力緩和プレート27は、はんだ接続性の
向上をある程度図ることができるが、実用レベルには到
達していないのが実情である。
【0015】図14の半導体素子とプリント基板との間
を樹脂で充填する方法は、応力を分散するためには効果
的であるが、半導体素子をプリント基板に搭載後に樹脂
を充填する工程が必要である。さらにまた、この樹脂の
充填方法は、半導体装置とプリント基板との狭い隙間へ
行なうために、充填不良やボイド発生の原因となる。さ
らに、半導体素子の一部が露出しているために、その管
理には細心の注意を要し、特に、湿度や汚染に弱いた
め、樹脂封止型半導体装置のように安易な取扱いができ
ない。
【0016】本発明の目的は、はんだ接続信頼性並びに
耐湿信頼性の優れた実装用半導体装置およびそれの実装
方法を提供することにある。
【0017】
【課題を解決するための手段】前記目的を達成する本発
明の要旨は次のとおりである。
【0018】(1) 電極形成面に外部接続用の金属柱
体またはバンプを備えた半導体素子が樹脂封止されてい
る半導体装置であって、前記金属柱体またはバンプが形
成されている面に半硬化状態の熱硬化性樹脂層または成
形温度が100℃以上の樹脂フィルム層が形成されてお
り、該樹脂層または樹脂フィルム層の厚さが、前記金属
柱体またはバンプの高さ以上の厚さに形成されているこ
とを特徴とする実装用半導体装置。
【0019】(2) 電極形成面に外部接続用の金属柱
体またはバンプを備えた半導体素子が前記金属柱体また
はバンプを露出させて樹脂封止されている半導体装置で
あって、前記金属柱体またはバンプが形成されている封
止樹脂面に半硬化状態の熱硬化性樹脂層または成形温度
が100℃以上の樹脂フィルム層が形成されていること
を特徴とする実装用半導体装置。
【0020】本発明において、半硬化状態の熱硬化性樹
脂層または100℃以上で成形可能な樹脂フィルム層
は、半導体装置とプリント基板との間の接着と、発生す
る応力を分散させるために設けるものである。この熱硬
化性樹脂層または樹脂フィルム層は圧着させながら、加
熱することにより樹脂層または樹脂フィルム層を溶融し
半導体装置とプリント基板とを密着させる。
【0021】さらに、加圧した状態で前記金属柱体また
はバンプのリフロー温度(200℃以上)に上昇させる
ことにより、金属柱体またはバンプを一部溶融させるこ
とによりプリント基板と電気的な接続を行う。この場
合、半硬化状態の熱硬化性樹脂層は加熱によって硬化反
応が進行し、半導体装置とプリント基板とを強固に接着
する。樹脂フィルム層の場合は、金属柱体またはバンプ
の接続後、冷却することによって同様に半導体装置とプ
リント基板とを強固に接着する。
【0022】以上の操作によって、半導体装置とプリン
ト基板との間に樹脂層が形成されるが、この樹脂層はボ
イドや未充填部分の発生を抑える必要がある。そのため
に半硬化状態の熱硬化性樹脂層または100℃以上で成
形可能な樹脂フィルム層の厚さを、金属柱体またはバン
プの高さ以上の厚さに形成することが望ましい。これに
よって加圧、加熱時に溶融した樹脂は金属柱体またはバ
ンプ周辺の微細な部分にまで充填され、ボイドの少ない
均一な樹脂層を得ることができる。
【0023】本発明における半硬化状態の熱硬化性樹脂
は、半導体装置の取扱い性を図るため、形成後の樹脂表
面をタックフリー(粘着のない状態)にする必要があ
る。こうした樹脂としては、従来から半導体の封止また
は接着等に用いられているエポキシ樹脂や熱硬化性のポ
リイミド樹脂があるが、これらの中で室温において固形
のものが半硬化状態でタックフリーにできるため好適で
ある。
【0024】これら半硬化状態の熱硬化性樹脂は、線膨
張係数を半導体素子やプリント基板のそれに近付けるこ
とにより熱応力を低減させることができる。例えば、無
機質フィラまたは繊維を配合することができる。無機質
フィラとしては溶融シリカ、結晶性シリカ、アルミナ、
窒化アルミナ等の1種以上を用いることができる。無機
質繊維としてはガラスクロス、ガラスマット等があり、
これらを配合し半硬化状態(Bステージ)にしたエポキ
シ樹脂またはポリイミド樹脂等のプリプレグを用いるこ
とも可能である。
【0025】これらの樹脂または無機質のフィラまたは
繊維を含む樹脂組成物は、金属柱体またはバンプが形成
された半導体装置に次の方法で適用することができる。
【0026】固形のエポキシ樹脂または熱硬化性ポリイ
ミド樹脂からなる組成物を、溶剤を用いて液状となし、
スクリーン印刷またはデイスペンサ方式によって半導体
装置の所定の面上に塗布した後、150℃以下で溶剤を
蒸発揮散させて得られる。
【0027】溶剤を使用しない場合は、樹脂組成物を1
20℃以下で混練機を用いて均一に混練した後、タブレ
ット成形機等によってペレット化し、半導体装置の所定
の面上に熱圧着して得ることができる。この時、上記ペ
レットをフィルム上に配置して半導体装置に熱圧着して
転写することもできる。さらに、ペレットの転写を容易
にするため、予め、シリコーンオイルやシリコーン樹脂
で離型処理したフィルムを用いることも可能である。
【0028】本発明においては、半硬化状態の熱硬化性
樹脂表面のタックフリーを得るために、樹脂内部の流動
性を維持させたまま、表面層のみをほぼ完全に硬化させ
る方法を採用することができる。それは、光硬化性樹脂
と熱硬化性樹脂との併用にある。この場合、光照射によ
って表面層の光硬化性樹脂の硬化を優先的に行なうこと
ができる。この時に、熱硬化性樹脂は反応が進まないた
め、プリント基板への実装時に樹脂層全体の流動,硬化
が可能となり、半導体装置とプリント基板との間で強固
な接着を容易に得ることができる。
【0029】光硬化性樹脂としては、アクリレート基ま
たはメタクリレート基を有する樹脂に、光重合開始剤を
配合した組成物や、芳香族ジアゾニウム塩、ジアリルヨ
ードニウム塩、スルホニウム塩等の光硬化剤を含むエポ
キシ樹脂が用いられる。
【0030】上記光硬化性樹脂と併用する熱硬化性樹脂
としては、室温で固形、あるいは、液状の樹脂、例え
ば、液状エポキシ樹脂を用いることができる。また、前
記の光硬化剤と熱による硬化促進剤を併用したエポキシ
樹脂を用いることもできる。
【0031】これらの熱硬化性樹脂または光硬化性樹脂
は、前記無機質フィラまたは繊維を配合することも可能
である。
【0032】本発明の100℃以上で成形可能な樹脂フ
ィルムとしては、半導体装置とプリント基板との接着力
を上げるためその少なくとも一方の表面に熱硬化性樹脂
層を有するものがよい。上記フィルムとしてはポリイミ
ド、ポリフェニレンスルフィド、アラミド、ポリエーテ
ルケトン、ポリエーテルイミド、ポリエーテルスルホン
等の耐熱性フィルムがある。これに前記のエポキシ樹脂
または熱硬化性のポリイミド樹脂をフィルム上に塗布ま
たはラミネートすることにより得られる。
【0033】また、耐熱性の樹脂フィルムの少なくとも
一方の面に熱可塑性樹脂層を設けたフィルムを用いるこ
とができる。
【0034】上記耐熱性の樹脂フィルムとしては、リフ
ロー時の温度においてフィルムの変形が生じないような
ガラス転移温度250℃以上の樹脂が好適であり、例え
ば、ポリイミド樹脂等が用いられる。
【0035】上記熱可塑性樹脂としては、200℃以上
で溶融する樹脂であればよいが、好ましくは耐熱性ポリ
エステル、ポリブチレンテレフタレート、ポリアミドイ
ミド等の接着性が優れた樹脂が好ましい。この場合、半
導体装置とプリント基板との圧着時の温度(150℃以
下)と、金属柱体またはバンプを接続するためのリフロ
ー温度(200℃以上)を区別するために、溶融温度の
異なる熱可塑性樹脂を重ね合わせたものが好ましい。例
えば、溶融温度150℃以下の熱可塑性樹脂と溶融温度
200℃以上の熱可塑性樹脂とを前記耐熱性フィルムの
両面に形成したフィルムが使用される。
【0036】本発明の実装用半導体装置は、半導体素子
の放熱性を向上させるために、前記電極表面と反対側の
半導体素子素面に放熱プレートを配置する構造であって
もよい。放熱プレートとしては、特に、熱伝導性に優れ
たセラミックや、銅,アルミ等の金属が主に使われる。
この他に、金属をコアとする樹脂基板や銅配線樹脂基板
も放熱効果があり、放熱プレートとして用いることがで
きる。
【0037】これらの放熱プレートは、半導体装置と外
部回路であるプリント基板とのはんだ接続信頼性の向上
効果も兼ね備えているため、線膨張係数を半導体素子よ
りも大きくする必要がある。好ましくは、プリント基板
に近い線膨張係数の放熱プレートを用いる。
【0038】また、この放熱プレートは、半導体素子を
金型を用いて樹脂封止する場合に、金型押さえのフレー
ム治具として兼用できる。樹脂封止後、半導体装置から
はみ出た前記フレーム治具部分を、切断除去して半導体
装置の外形寸法内に在る部分だけ残し放熱プレートとす
ることができる。
【0039】
【作用】本発明の実装用半導体装置は、金属柱体または
バンプのはんだ接続信頼性が高い理由は、半硬化状態の
熱硬化性樹脂層または100℃以上で成形可能な樹脂フ
ィルム層が実装後、半導体装置とプリント基板との間に
均一な絶縁層を形成し、金属柱体またはバンプに発生す
る応力を分散させるためである。
【0040】また、湿度や汚染に対する信頼性を確保で
きるのは、半導体素子全体が封止樹脂(または封止樹脂
と放熱プレート)で完全に密閉されているためである。
【0041】
【実施例】本発明の実施例を図面を用いて説明する。
【0042】〔実施例 1〕図1は、本実施例の実装用
半導体装置の製造工程を示す模式断面図である。
【0043】銅製のリードフレーム1のダイパッド2上
〔図1(a)〕に、半導体素子3を銀含有エポキシ樹脂
系ダイボンディング剤で接着し、搭載する〔図1
(b)〕。
【0044】この半導体素子を搭載したリードフレーム
をモールド金型4内に配置し、低圧トランスファ成形機
を用いて175℃,90秒間の条件で、溶融シリカ含有
エポキシ樹脂系成形材料により樹脂封止した後〔図1
(c)〕、175℃,5時間の後硬化を行なう〔図1
(d)〕。
【0045】次に、はんだボール6を用いて、半導体素
子の電極パッド部分に外部回路と接続するためのバンプ
を形成する〔図1(e)〕。
【0046】この半導体装置のバンプ形成面に、溶融シ
リカを含む室温で固形のエポキシ樹脂組成物を溶剤に溶
解し、スクリーン印刷で塗布した後、120℃で溶剤を
乾燥させて、半硬化状態の熱硬化性樹脂層8を、バンプ
の高さ以上の厚さに形成〔図1(f)〕する。
【0047】上記の室温で固形のエポキシ樹脂組成物
は、オルソクレゾールノボラック型エポキシ樹脂(軟化
温度65℃)と、フェノールノボラック樹脂硬化剤(軟
化温度65℃)およびイミダゾール系硬化促進剤からな
る組成物で、溶剤にはメチルエチルケトンを用いた。
【0048】以上の製造工程によって、図1(f)に示
すような、バンプ形成面に半硬化状態のエポキシ樹脂組
成物からなる熱硬化性樹脂層を有する実装用半導体装置
を得ることができる。
【0049】〔実施例 2〕図2は本実施例の実装用半
導体装置のバンプ配置面とその断面を示す模式図であ
る。
【0050】実施例1と同様にして、溶融シリカを含
み、固形のマレイミド樹脂からなる半硬化状態の熱硬化
性樹脂層8を、デイスペンサを用いて、バンプ形成面の
バンプ配列間に、該バンプの高さ以上の厚さに線状に形
成し、実装用半導体装置を作成した。
【0051】〔実施例 3〕図3は本実施例の実装用半
導体装置のバンプ配置面とその断面を示す模式図であ
る。
【0052】実施例1と同様にして、溶融シリカを含
み、固形エポキシ樹脂からなる半硬化状態の熱硬化性樹
脂層8を、バンプ形成面全面に、該バンプの高さ以上の
厚さに形成し、実装用半導体装置を作成した。
【0053】〔実施例 4〕図4は本実施例の実装用半
導体装置の製造工程を示す模式断面図である。
【0054】実施例1と同様な方法で、銅製のリードフ
レーム1のダイパッド2(a)上に搭載した半導体素子
3(b)を、モールド金型4に配置(c)し、溶融シリ
カを含むエポキシ樹脂系成形材料で樹脂封止した
(d)。
【0055】ここで、実施例1とは異なる形状の金型を
用いたため、バンプ搭載面には樹脂層が形成されない構
造を有する。この面にはんだボールを用いて、半導体素
子の電極パッド部分にバンプを形成する(e)。その
後、バンプ搭載面に、実施例1と同じエポキシ樹脂組成
物を塗布し(f)、120℃で乾燥することによりバン
プ高さ以上の厚さを有する半硬化状態の熱硬化性樹脂層
8を形成して実装用半導体装置を得た(g)。
【0056】以上の製造工程で得た実装用半導体装置の
プリント基板への実装例を図5の(a)〜(c)に示
す。
【0057】実装用半導体装置をプリント基板9に搭載
後、放熱プレート面に加圧用プレート11を介して加圧
する。加圧したまま温度を150℃まで上げ、半硬化状
態の樹脂層を溶融させることによって、バンプのはんだ
ボール6とプリント基板9の配線パターン10とを完全
に接触させる(a)。
【0058】次いで、同じ圧力で加圧したまま、240
℃に加熱してバンプをプリント基板の配線に確実に接
続,固定して半導体装置を実装する(b)ことにより、
半硬化状態の樹脂層は完全硬化状態の樹脂層12とな
る。加圧用プレート11を取り除いて半導体装置の実装
が完了する(c)。
【0059】本実施例においては、図4(a)の工程後
に、半導体装置の電気特性をチェックして動作不良を検
査することができる。この工程後では、半導体装置とプ
リント基板との間に形成された絶縁樹脂層の硬化がまだ
完全に終了していないため、接着力が低い。そのため、
搭載した半導体装置に動作不良等があれば、急速な高温
加熱によって容易にプリント基板から着脱できる。この
ように、本発明の実装用半導体装置はリペア性にも優れ
ている。
【0060】〔実施例 5〕図6は本実施例の実装用半
導体装置の製造工程を示す模式断面図である。
【0061】アルミ製の金属キャップ13に、半導体素
子3を銀含有エポキシ樹脂接着剤(図示省略)で接着す
る(a)。半導体素子の配線パッド部分にはんだボール
のバンプを形成する(b)。次いで、溶融シリカを含む
液状封止樹脂14(ビスフェノールA型エポキシ樹脂、
酸無水物、シリコーン可とう化剤およびイミダゾール硬
化促進剤からなる樹脂組成物)をデイスペンサで、半導
体素子3上にバンプ高さよりいくぶん低い位置まで注入
し、150℃で1時間の硬化を行なう(c)。さらに、
バンプ配置面に光硬化性樹脂(エポキシアクリレート、
アクリレートモノマ、光重合開始剤)と熱硬化性樹脂
(エポキシ樹脂、酸無水物、イミダゾール)とを混合し
た液状の熱硬化性樹脂層15を、デイスペンサーを用い
て半導体装置のバンプ面に再度塗布,形成した後
(d)、その上部から高圧水銀灯により紫外線照射を行
ない、表面をタックフリーとして実装用半導体装置を得
た(e)。
【0062】次に、上記の実装用半導体装置を、図5と
同様にしてプリント基板上に実装した。
【0063】実装用半導体装置をプリント基板9に搭載
後、金属キャップ13面に加圧用プレート11を乗せて
加圧しながら温度を150℃まで上げ、半硬化状態の樹
脂層を溶融させることによって、バンプとプリント基板
の配線パターン10とを完全に接触させ、同じ圧力で加
圧したまま、240℃に昇温してバンプをプリント基板
の配線パターンに接続,固定することによりプリント基
板上への半導体装置の実装が完了する。
【0064】〔実施例 6〕図7は本実施例の実装用半
導体装置の連続的な製造工程を示す模式断面図である。
【0065】実施例4で得られたバンプ形成後の半導体
装置を、支持フィルム16上に予め形成された半硬化状
態の熱硬化性樹脂層17のはんだボール挿入用穴18に
バンプの位置を合わせて圧着する。
【0066】なお、上記半硬化状態の熱硬化性樹脂は、
溶融シリカを含み、オルソクレゾールノボラック型エポ
キシ樹脂(軟化温度65℃)とフェノールノボラック樹
脂硬化剤(軟化温度65℃)およびトリフェニルホスフ
ィン硬化促進剤からなる固形のエポキシ樹脂組成物を、
溶剤を用いて液状にした後、支持フィルム16上に塗布
し、120℃以下の温度で乾燥して形成する。この半硬
化状態の熱硬化性樹脂層17には、予め、半導体装置の
バンプ位置に対応する穴18がスタンピング法によって
設けてある。
【0067】次に、前記バンプ形成後の半導体装置を、
圧着したまま150℃で短時間加熱して半硬化状態の熱
硬化性樹脂層17による接着を行なう。その後、半導体
装置をテープから引きはがし、半硬化状態の熱硬化性樹
脂絶縁層を有する実装用半導体装置を得た。
【0068】〔実施例 7〕図8は本実施例の実装用半
導体装置と、それのプリント基板への実装例を示す模式
断面図である。
【0069】実施例4で得たバンプ形成後の実装用半導
体装置を用い、バンプ位置に対応する穴を設けた熱硬化
性樹脂塗布フィルム19と圧着する。フィルム19はポ
リイミドフィルムの両面に、固形のエポキシ樹脂組成物
を塗布したもので、その厚さは半導体装置への圧着後に
おいてバンプ高さ以上となるように設定する。圧着はエ
ポキシ樹脂組成物が完全硬化しないよう、150℃以下
の温度で数分以内に行なう。
【0070】得られた実装用半導体装置は、プリント基
板9へ搭載後、加圧しながら240℃まで昇温して、バ
ンプをプリント基板の配線パターンに接続,固定する。
【0071】実装後の半導体装置はバンプ周辺部分が溶
融,硬化したエポキシ樹脂によって完全に充填されてお
り、ポリイミドフィルムとエポキシ樹脂とのボイドレス
絶縁層が半導体素子とプリント基板との間に形成され
る。
【0072】〔実施例 8〕図9は本実施例の実装用半
導体装置と、それのプリント基板への実装例を示す模式
断面図である。
【0073】実施例1で得たバンプ形成後の実装用半導
体装置を用い、バンプ位置に対応する穴18を設けた熱
可塑性樹脂ラミネートフィルム21と圧着する。該フィ
ルム21はポリイミドフィルムに、融点130℃のポリ
エステルフィルムと融点225℃のポリブチレンテレフ
タレートフィルムとでサンドイッチしたものである。フ
ィルムの厚は、圧着後の厚さがバンプ高さ以上となるよ
うに設定されている。
【0074】また、半導体装置のプリント基板への圧着
後にバンプがプリント基板の配線部分と接触できるよ
う、低融点ポリエステルフィルムが絶縁層の厚さを調節
できるよう厚く形成されている。
【0075】半導体装置とフィルム21との圧着は、低
融点ポリエステルフィルムが溶融する150℃で加圧し
て行なう。得られた実装用半導体装置は、プリント基板
9へ搭載後、加圧しながらポリブチレンテレフタレート
フィルムが溶融できる240℃以上に昇温し、バンプを
プリント基板9の配線パターンに確実に接続する。その
後、室温まで冷却し、プリント基板配線パターンへのバ
ンプの接続を固定する。
【0076】実装後の半導体装置はバンプ周辺部が溶融
した熱可塑性樹脂22によって完全に融着されており、
ポリイミドフィルムと熱可塑性樹脂からなるボイドレス
の絶縁層が半導体素子とプリント基板との間に形成され
る。
【0077】〔実施例 9〕図10は、本実施例の実装
用マルチチップ半導体装置の製造工程を示す模式断面図
である。
【0078】銅リードフレーム1のダイパッド2上に
(a)、2個の半導体素子3を銀含有エポキシ樹脂系ダ
イボンディング剤で接着,搭載する(b)。これら実装
用のマルチチップを搭載したリードフレームをモールド
金型4内に配置し、実施例1と同様に封止樹脂5によっ
て樹脂封止する(c)。その後、175℃,5時間の樹
脂の後硬化を行ない(d)、さらに、はんだボール6を
用いて、半導体素子の電極パッド部分に外部回路と接続
するためのバンプを形成する(e)。
【0079】上記バンプ配置面に実施例1と同様にし
て、半硬化状態のエポキシ樹脂組成物からなる樹脂層8
をバンプ高さ以上の厚さに形成する(f)。
【0080】以上の製造工程によって、銅製の放熱プレ
ート7と、バンプ形成面に固形のエポキシ樹脂組成物か
らなる半硬化状態の熱硬化性樹脂層8を有する実装用マ
ルチチップ半導体装置を得た。
【0081】〔実施例 10〕実施例1〜9で得られた
本発明の実装用半導体装置のはんだ接続部の温度サイク
ル信頼性と耐湿信頼性を調べた。信頼性の条件は下記の
とおりである。
【0082】なお、はんだ接続部の温度サイクル信頼性
は線膨張係数1.5×10~5/℃のエキシ樹脂系FR−
4プリント基板への実装後の評価であり、耐湿信頼性は
半導体装置としての評価である。評価結果を表1に示
す。
【0083】 はんだ接続部の温度サイクル信頼性:
125℃⇔−55℃のヒートサイクルを1000サイク
ル行ない、断線がないものを○、1000サイクルに満
たないで断線したものを×で表す。
【0084】 耐湿信頼性:65℃/95%RHの雰
囲気中に500時間放置し、アルミ電極部分またはバン
プ接続部分に腐食が認められないものを○、500時間
未満で腐食が認められたものを×で表す。
【0085】
【表1】
【0086】〔比較例 1〕図1に示す実装用半導体装
置の製造工程において、図1(a)〜(e)の工程まで
で得られた半導体素子のバンプ形成面に半硬化状態の熱
硬化性樹脂層が形成されていない半導体装置を用いて、
実施例10と同じ条件ではんだ接続部の温度サイクル信
頼性と耐湿信頼性を評価した。評価結果を表1に併せて
示す。
【0087】〔比較例 2〕図14(b)に示す半導体
素子が樹脂封止されていない構造半導体装置を用いて、
実施例10と同じ条件ではんだ接続部の温度サイクル信
頼性と耐湿信頼性を評価した。なお、プリント基板への
実装は半導体装置とプリント基板との間に樹脂充填を行
なった。評価結果を表1に併せて示す。
【0088】表1から明らかなように、本発明の実装用
半導体装置は、耐湿信頼性が優れており、プリント基板
への実装後のはんだ接続部の信頼性も優れている。
【0089】比較例1のものは、耐湿信頼性は優れてい
るが、プリント基板への実装後のはんだ接続部の応力が
大きくなり接続信頼性が劣る。
【0090】比較例2のものは、はんだ接続信頼性は確
保できるもののプリント基板への実装後、半導体素子と
プリント基板との間の樹脂充填の工程が必要であり、さ
らに、耐湿信頼性に問題がある。
【0091】
【発明の効果】本発明によれば、半導体素子の電極表面
と接合する金属柱体またはバンプの形成面に半硬化状態
の熱硬化性樹脂層、または、100℃以上で成形可能な
樹脂フィルム層を設けたことにより、金属柱体またはバ
ンプに生ずる応力を分散できる均一絶縁層をプリント基
板への実装時に容易に形成でき、はんだ接続信頼性を向
上させる実装用半導体装置を得ることができる。
【0092】また、半導体素子全体が封止樹脂(または
封止樹脂と放熱プレート)と前記半硬化状態の熱硬化性
樹脂層、または、100℃以上で成形可能な樹脂フィル
ム層により完全に密閉された構造となっているので、耐
湿信頼性に優れている。
【0093】さらにまた、半導体素子表面に放熱プレー
トを配置することにより、大容量,高速のデバイスに適
用できる実装用半導体装置を提供することができる。
【図面の簡単な説明】
【図1】実施例1の実装用半導体装置の製造工程を示す
断面図である。
【図2】実施例2の実装用半導体装置のバンプ配置を示
す模式断面図である。
【図3】実施例3の実装用半導体装置のバンプ配置を示
す模式断面図である。
【図4】実施例4の実装用半導体装置の製造工程の模式
断面図である。
【図5】実施例4の実装用半導体装置のプリント基板へ
の実装例を示す模式断面図である。
【図6】実施例5の実装用半導体装置の製造工程を示す
模式断面図である。
【図7】実施例6の実装用半導体装置の製造工程を示す
模式断面図である。
【図8】実施例7の実装用半導体装置のプリント基板へ
の実装例を示す模式断面図である。
【図9】実施例8の実装用半導体装置のプリント基板へ
の実装例を示す断面図である。
【図10】実施例9の実装用マルチチップ半導体装置の
製造工程を示す模式断面図である。
【図11】従来の半導体装置とプリント基板への実装例
を示す模式断面図である。
【図12】他の従来の半導体装置とプリント基板への実
装例を示す模式断面図である。
【図13】従来のバンプを有する半導体装置とプリント
基板への実装例を示す模式断面図である。
【図14】従来のフリップチップ方式の半導体素子のプ
リント基板への実装例を示す模式断面図である。
【符号の説明】
1…リードフレーム、2…ダイパッド、3…半導体素
子、4…モールド金型、5…封止樹脂、6…はんだボー
ル、7…放熱プレート、8…半硬化状態の熱硬化性樹脂
層、9…プリント基板、10…配線パターン、11…加
圧用プレート、12…完全硬化状態の樹脂層、13…金
属キャップ、14…液状封止樹脂、15…液状の熱硬化
性樹脂層、16…支持フィルム、18…はんだボール挿
入用穴、19…熱硬化性樹脂塗布フィルム、21…熱可
塑性樹脂ラミネートフィルム、22…熱可塑性樹脂、2
3…ボンディングワイヤ、24…ボンディングパッド、
25…接続はんだ、26…接着テープ、27…応力緩和
プレート、28…注入樹脂。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小角 博義 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所 日立研究所内 (72)発明者 瀬川 正則 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所 日立研究所内 (72)発明者 荻野 雅彦 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所 日立研究所内 (72)発明者 服部 理恵 茨城県日立市大みか町七丁目1番1号 株式会社日立製作所 日立研究所内 (56)参考文献 特開 平3−16148(JP,A) 特開 平3−177034(JP,A) 特開 平5−63027(JP,A) 特開 平3−12942(JP,A) 特開 平6−342794(JP,A) 特開 昭57−188852(JP,A) 特開 平6−37127(JP,A) 特開 平5−41407(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 23/28 - 23/31 H01L 21/56,21/60

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 電極形成面に外部接続用の金属柱体また
    はバンプを備えた半導体素子が樹脂封止されている半導
    体装置であって、前記金属柱体またはバンプが形成され
    ている面に、樹脂フィルムの両面にそれぞれの溶融温度
    の異なる熱可塑性樹脂層を有する樹脂フィルム層が形成
    されており、該樹脂フィルム層の厚さが、前記金属柱体
    またはバンプの高さ以上の厚さに形成されていることを
    特徴とする実装用半導体装置。
  2. 【請求項2】 電極形成面に外部接続用の金属柱体また
    はバンプを備えた半導体素子が樹脂封止されている半導
    体装置であって、前記金属柱体またはバンプが形成され
    ている面に、樹脂フィルムの両面の少なくとも一方の面
    に半硬化状態の熱硬化性樹脂層を有する樹脂フィルム層
    が形成されており、該樹脂フィルム層の厚さが、前記金
    属柱体またはバンプの高さ以上の厚さに形成されている
    ことを特徴とする実装用半導体装置。
  3. 【請求項3】 電極形成面に外部接続用の金属柱体また
    はバンプを備えた半導体素子が、前記金属柱体またはバ
    ンプを露出させて樹脂封止されている半導体装置であっ
    て、前記金属柱体またはバンプが形成されている封止樹
    脂面に樹脂フィルムの両面にそれぞれの溶融温度の異な
    る熱可塑性樹脂層を有する樹脂フィルムが形成されてお
    り、該樹脂フィルム層の厚さが、前記金属柱体またはバ
    ンプの高さ以上の厚さに形成されていることを特徴とす
    る実装用半導体装置。
  4. 【請求項4】 前記樹脂フィルムは、そのガラス転移温
    度が250℃以上の樹脂フィルムから成る請求項1,2
    または3に記載の実装用半導体装置。
  5. 【請求項5】 電極形成面に外部接続用の金属柱体また
    はバンプを備えた半導体素子が前記金属柱体またはバン
    プを露出させて樹脂封止されている半導体装置であっ
    て、前記金属柱体またはバンプが形成されている封止樹
    脂面に樹脂フィルムの両面に溶融温度の異なる熱可塑性
    樹脂層を有する樹脂フィルム層を、前記金属柱体または
    バンプの高さ以上の厚さに形成する工程、 プリント基板上に形成された所定の回路上に、前記半導
    体装置の金属柱体またはバンプ形成面が接触するように
    搭載,配置し、加圧しながら前記樹脂フィルム層の熱可
    塑性樹脂層を所定温度で加熱溶融し、金属柱体またはバ
    ンプを前記プリント基板面に密着させる工程、 加圧したままで前記金属柱体またはバンプのリフロー温
    度に上昇させ、金属柱体またはバンプを一部溶融させる
    ことにより前記プリント基板上の回路と電気的接続を行
    う工程、 を含むことを特徴とする実装用半導体装置の実装方法。
  6. 【請求項6】 電極形成面に外部接続用の金属柱体また
    はバンプを備えた半導体素子が前記金属柱体またはバン
    プを露出させて樹脂封止されている半導体装置であっ
    て、前記金属柱体またはバンプが形成されている封止樹
    脂面に、樹脂フィルムの両面の少なくとも一方の面に半
    硬化状態の熱硬化性樹脂層を有する樹脂フィルム層を、
    前記金属柱体またはバンプの高さ以上の厚さに形成する
    工程、 プリント基板上に形成された所定の回路上に、前記半導
    体装置の金属柱体またはバンプ形成面が接触するように
    搭載,配置し、加圧しながら前記樹脂フィルム層の樹脂
    層を所定温度で加熱溶融または硬化し、金属柱体または
    バンプを前記プリント基板面に密着させる工程、 加圧したままで前記金属柱体またはバンプのリフロー温
    度に上昇させ、金属柱体またはバンプを一部溶融させる
    ことにより前記プリント基板上の回路と電気的接続を行
    う工程、 を含むことを特徴とする実装用半導体装置の実装方法。
JP21173195A 1995-08-21 1995-08-21 実装用半導体装置とその実装方法 Expired - Fee Related JP3205686B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21173195A JP3205686B2 (ja) 1995-08-21 1995-08-21 実装用半導体装置とその実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21173195A JP3205686B2 (ja) 1995-08-21 1995-08-21 実装用半導体装置とその実装方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001127903A Division JP2001313315A (ja) 2001-04-25 2001-04-25 実装用半導体装置とその実装方法

Publications (2)

Publication Number Publication Date
JPH0964237A JPH0964237A (ja) 1997-03-07
JP3205686B2 true JP3205686B2 (ja) 2001-09-04

Family

ID=16610667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21173195A Expired - Fee Related JP3205686B2 (ja) 1995-08-21 1995-08-21 実装用半導体装置とその実装方法

Country Status (1)

Country Link
JP (1) JP3205686B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6790473B2 (en) 1995-10-26 2004-09-14 International Business Machines Corporation Lead protective coating composition, process and structure thereof
SG48462A1 (en) * 1995-10-26 1998-04-17 Ibm Lead protective coating composition process and structure thereof
US6063646A (en) * 1998-10-06 2000-05-16 Japan Rec Co., Ltd. Method for production of semiconductor package
JP3277996B2 (ja) 1999-06-07 2002-04-22 日本電気株式会社 回路装置、その製造方法
KR100862343B1 (ko) * 2007-05-29 2008-10-13 삼성전기주식회사 조명용 led 모듈 및 그 제조방법
JP2011091327A (ja) * 2009-10-26 2011-05-06 Sharp Corp 太陽電池モジュールおよび太陽電池モジュールの製造方法
JP5140133B2 (ja) 2010-10-29 2013-02-06 シャープ株式会社 配線シート付き太陽電池セルの製造方法、太陽電池モジュールの製造方法、配線シート付き太陽電池セルおよび太陽電池モジュール
JP2012099854A (ja) * 2012-02-03 2012-05-24 Sharp Corp 配線シート付き太陽電池セルの製造方法、太陽電池モジュールの製造方法、配線シート付き太陽電池セルおよび太陽電池モジュール
JP2012099853A (ja) * 2012-02-03 2012-05-24 Sharp Corp 配線シート付き太陽電池セルの製造方法、太陽電池モジュールの製造方法、配線シート付き太陽電池セルおよび太陽電池モジュール
US10403594B2 (en) * 2018-01-22 2019-09-03 Toyota Motor Engineering & Manufacturing North America, Inc. Hybrid bonding materials comprising ball grid arrays and metal inverse opal bonding layers, and power electronics assemblies incorporating the same
CN115050653B (zh) * 2022-08-16 2022-12-30 宁波芯健半导体有限公司 Soi芯片的晶圆级封装方法、系统及存储介质

Also Published As

Publication number Publication date
JPH0964237A (ja) 1997-03-07

Similar Documents

Publication Publication Date Title
JP4078033B2 (ja) 半導体モジュールの実装方法
KR100290993B1 (ko) 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
KR100232414B1 (ko) 다층회로기판 및 그 제조방법
KR19990036235A (ko) 반도체 소자의 실장 방법
JP2004342988A (ja) 半導体パッケージの製造方法、及び半導体装置の製造方法
JP3205686B2 (ja) 実装用半導体装置とその実装方法
JPH10242333A (ja) 半導体装置及び半導体装置の製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP4939916B2 (ja) 多層プリント配線板およびその製造方法
JPH09505444A (ja) 接着シートを用いたマルチチップ電子パッケージモジュール
KR100295731B1 (ko) 전자패키지의제조방법
JPH0832183A (ja) 半導体素子パッケージ
JP3207286B2 (ja) 樹脂封止型半導体装置
JP4381630B2 (ja) 自動車制御用樹脂封止型モジュール装置
JPH05218137A (ja) 半導体装置の製造方法
JP2001313315A (ja) 実装用半導体装置とその実装方法
JP3532450B2 (ja) Bga型半導体パッケージの実装構造およびその実装方法
JPH09246423A (ja) 半導体装置
JP2967080B1 (ja) 半導体装置の実装体の製造方法
JP2001068604A (ja) 固定樹脂、異方性導電樹脂、半導体装置及びその製造方法、回路基板並びに電子機器
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JPH09213741A (ja) 半導体装置およびその製造方法
JP3763962B2 (ja) チップ部品のプリント配線基板への搭載方法
JP4016557B2 (ja) 電子部品の実装構造及び実装方法
JP3120837B2 (ja) 電気的接続用の樹脂フィルムおよび樹脂フィルムを用いた電気的接続方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080629

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080629

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees