[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3204249B2 - 積層型インダクタ - Google Patents

積層型インダクタ

Info

Publication number
JP3204249B2
JP3204249B2 JP15875199A JP15875199A JP3204249B2 JP 3204249 B2 JP3204249 B2 JP 3204249B2 JP 15875199 A JP15875199 A JP 15875199A JP 15875199 A JP15875199 A JP 15875199A JP 3204249 B2 JP3204249 B2 JP 3204249B2
Authority
JP
Japan
Prior art keywords
coil
external electrode
input
output external
multilayer inductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15875199A
Other languages
English (en)
Other versions
JP2000348940A (ja
Inventor
浩一 高嶋
博道 徳田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP15875199A priority Critical patent/JP3204249B2/ja
Publication of JP2000348940A publication Critical patent/JP2000348940A/ja
Application granted granted Critical
Publication of JP3204249B2 publication Critical patent/JP3204249B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、積層型インダク
タ、特に、電磁干渉フィルタ等として使用される積層型
インダクタに関する。
【0002】
【従来の技術】従来より、この種の積層型インダクタと
して、図5に示すものが知られている。この積層型イン
ダクタ1は、コイル導体3〜6をそれぞれ表面に設けた
絶縁性シート2等で構成されている。コイル導体3〜6
は、絶縁性シート2に設けたビアホール7を介して電気
的に直列に接続され、絶縁性シート2の積み重ね方向に
対して平行なコイル軸を有した螺旋状コイルL1とされ
る。
【0003】各絶縁性シート2は積み重ねられた後、一
体的に焼成され、図6に示すような積層体9とされる。
積層体9の奥側及び手前側の端面には、それぞれコイル
L1の入力外部電極10並びに出力外部電極11(図6
において斜線で表示している)が設けられている。コイ
ルL1の一方の端部(具体的には、コイル導体3の引出
し部3a)は入力外部電極10に電気的に接続され、他
方の端部(コイル導体6の引出し部6a)は出力外部電
極11に電気的に接続されている。ここに、コイルL1
のコイル軸及び入出力外部電極10,11は、積層体9
の実装面(言い換えると、インダクタ1の実装面)15
に対して垂直である。そして、コイルL1のコイル軸は
入出力外部電極10,11に対して平行となっている。
【0004】ところが、図5及び図6に示した従来の積
層型インダクタ1は、入出力外部電極10,11が積層
体9の両端面に設けられており、コイルL1を構成して
いるコイル導体3〜6の一部がこの入出力外部電極1
0,11に近接している。従って、入出力外部電極1
0,11とコイルL1との間に浮遊容量が発生し易く、
この浮遊容量により電気特性が悪化するという問題があ
った。また、積層型インダクタ1を印刷配線板にリフロ
ー半田等を使用して実装する場合、積層体9の両端面に
形成された入出力外部電極に半田のフィレットが形成さ
れる。従って、印刷配線板上における積層型インダクタ
1の実装面積が広面積になるという問題もあった。
【0005】そこで、これらの問題を解消するために、
図7及び図8に示す積層型インダクタ21が提案されて
いる。この積層型インダクタ21は、コイル導体23〜
26をそれぞれ表面に設けた絶縁性シート22等で構成
されている。コイル導体23〜26は、絶縁性シート2
2に設けたビアホール27を介して電気的に直列に接続
され、絶縁性シート22の積み重ね方向に対して平行な
コイル軸を有した螺旋状コイルL2とされる。
【0006】絶縁性シート22の左側には、それぞれ帯
状のビアホール29a〜29eが形成され、これらビア
ホール29a〜29eは連接して引出し用ビアホール2
9を構成している。同様に、絶縁性シート22の右側に
は、ビアホール30a,30bが形成され、これらビア
ホール30a,30bは連接して引出し用ビアホール3
0を構成している。コイルL2の一方の端部(コイル導
体23の引出し部23a)は引出し用ビアホール29に
電気的に接続され、他方の端部(コイル導体26の引出
し部26a)は引出し用ビアホール30に電気的に接続
されている。
【0007】各絶縁性シート22は積み重ねられた後、
一体的に焼成され、図8に示すような積層体とされる。
図8において、積層体31の下面(言い換えると、積層
型インダクタ21の実装面)32の左右には、それぞれ
コイルL2の入力外部電極35並びに出力外部電極36
が設けられている。コイルL2の一方の端部は、引出し
用ビアホール29を介して入力外部電極35に電気的に
接続され、他方の端部は引出し用ビアホール30を介し
て出力外部電極36に電気的に接続されている。ここ
に、L2のコイル軸は積層型インダクタ21の実装面3
2に対して垂直である。そして、コイルL2のコイル軸
は入出力外部電極35,36に対して垂直となってい
る。
【0008】図7及び図8に示した積層型インダクタ2
1は、入出力外部電極35,36が実装面32に設けら
れているため、インダクタ21を印刷配線板にリフロー
半田等を使用して実装する場合、入出力外部電極35,
36に半田のフィレットが形成されない。従って、印刷
配線板上における積層型インダクタ21の実装面積が小
さくてすむ。また、入出力外部電極35,36は、コイ
ルL2を構成しているコイル導体23〜26から隔たっ
ている。従って、入出力外部電極35,36とコイルL
2との間に浮遊容量が発生しにくくなり、インダクタ2
1の電気特性を改善することができる。
【0009】
【発明が解決しようとする課題】しかしながら、前記積
層型インダクタ21は、コイルL2の外周近傍に引出し
用ビアホール29,30を形成しているため、コイルL
2の横断面の面積が小さくなり、大きなインダクタンス
が得られないという問題が新たに発生する。さらに、入
出力外部電極35,36とコイルL2との間の浮遊容量
は抑えられるが、引出し用ビアホール29がコイルL2
の全長に渡って近接しているので、引出し用ビアホール
29とコイルL2との間に浮遊容量が新たに生じる。
【0010】そこで、本発明の目的は、印刷配線板等に
実装する際に半田フィレットが形成されず、かつ、電気
特性の優れた積層型インダクタを提出する。
【0011】
【課題を解決するための手段】以上の目的を達成するた
め、本発明に係る積層型インダクタは、(a)複数の絶
縁層と複数のコイル導体を積み重ねて構成した積層体
と、(b)前記コイル導体を電気的に直列に接続して構
成し、前記積層体に内蔵したコイルと、(c)前記積層
体の実装面に設けた入力外部電極及び出力外部電極とを
備え、(d)前記コイルが複数のコイル部に分割されて
並置され、隣り合うコイル部の相互の巻き方向が逆であ
り、前記コイルの両端部を前記入力外部電極及び前記出
力外部電極に接続したこと、を特徴とする。
【0012】
【作用】以上の構成により、コイルの外周近傍に引出し
用ビアホールを形成する必要がなくなり、その分だけ積
層体内におけるコイルの占有領域が大きくなる。しか
も、コイルが複数のコイル部に分割され、直列に接続さ
れているため、大きなインダクタンスが得られる。ま
た、引出し用ビアホールがコイルの外周面に対向しない
ため、引出し用ビアホールとコイルとの間の浮遊容量が
抑えられる。そして、入出力外部電極を実装面に形成す
ることにより、積層型インダクタを印刷配線板等に実装
する際に入出力外部電極に半田フィレットが形成されな
い。
【0013】
【発明の実施の形態】以下、本発明に係る積層型インダ
クタの実施の形態について添付の図面を参照して説明す
る。
【0014】[第1実施形態、図1及び図2]図1に示
すように、積層型インダクタ41は、コイル導体43〜
47をそれぞれ表面に設けた絶縁性シート42と、表面
に予め導体が設けられていないカバー用絶縁性シート4
2等にて構成されている。コイル導体43〜47は、印
刷やスパッタリングや蒸着等の方法により、絶縁性シー
ト42の表面に形成されている。コイル導体43〜47
の材料としては、Ag,Ag−Pd,Cu,Ni等が使
用される。シート42の材料としては、フェライト等の
磁性体材料やセラミック等の絶縁体材料が使用される。
【0015】コイル導体45の略左半分とコイル導体4
3,44は、絶縁性シート42にそれぞれ設けたビアホ
ール48a,48bを介して電気的に直列に接続され、
反時計回り方向に巻回する螺旋状の第1コイル部Laを
構成する。コイル導体45の略右側半分とコイル導体4
6,47は、絶縁性シート42にそれぞれ設けたビアホ
ール48c,48dを介して電気的に直列に接続され、
時計回り方向に巻回する螺旋状の第2コイル部Lbを構
成する。第1コイル部Laと第2コイル部Lbは、それ
ぞれのコイル軸がシート42の積み重ね方向に対して平
行になるように並置されている。そして、第1コイル部
Laと第2コイル部Lbを電気的に直列に接続すること
により、シート42の積み重ね方向に逆U字形に配置し
ているコイルL3が形成される。
【0016】このコイルL3の一端部(即ち、コイル導
体43)は、絶縁性シート42に設けた引出し用ビアホ
ール49を介して、図1において最下層の絶縁性シート
42の裏面左側に露出している。コイルL3の他端部
(コイル導体47)は、絶縁性シート42に設けた引出
し用ビアホール50を介して、前記絶縁性シート42の
裏面右側に露出している。
【0017】以上の絶縁性シート42は積み重ねられた
後、一体的に焼成され、図2に示すように、積層体51
とされる。図2は、積層型インダクタ41の構成を模式
的に示したものである。積層体51の下面(言い換える
と、積層型インダクタ41の実装面)52の左右には、
それぞれ入力外部電極55及び出力外部電極56が設け
られている。入力外部電極55と出力外部電極56は、
それぞれ引出し用ビアホール49,50を介してコイル
L3の両端部、具体的にはコイル導体43とコイル導体
47に電気的に接続されている。これらの入出力外部電
極55,56は、Ag,Ag−Pd,Cu,Ni等の導
電性ペーストを塗布後、焼付けたり、あるいは乾式めっ
きしたりすることによって形成される。
【0018】以上の構成からなる積層型インダクタ41
は、図2に示すように、コイルL3を構成している二つ
のコイル部La,Lbの巻き方向が相互に逆方向である
ので、コイル部La,Lbのそれぞれに電流が流れるこ
とにより発生する磁束が、打ち消し合うことなく強めら
れる。そして、コイルL3の両端部(コイル導体43と
47)は、従来の距離の長い引出し用ビアホール29
(図7及び図8参照)を使用しないで、距離の短い引出
し用ビアホール49,50を利用して入出力外部電極5
5,56に引き出されている。つまり、その分だけ積層
体51内におけるコイルL3の占有領域を大きくするこ
とができる。この結果、インダクタンスの大きな積層型
インダクタ41を得ることができる。
【0019】さらに、引出し用ビアホール49,50が
コイルL3の外周面に対向しないため、引出し用ビアホ
ール49,50とコイルL3との間の浮遊容量が抑えら
れる。しかも、各コイル部La,Lbの横断面の面積が
小さくなるため、入出力外部電極55,56とコイルL
3との間に発生する浮遊容量も小さくなる。従って、高
周波特性の優れた積層型インダクタ41が得られる。そ
して、実装面52に入出力外部電極55,56を形成し
ているので、インダクタ41を印刷配線板にリフロー半
田等を使用して実装する際、入出力外部電極55,56
に半田フィレットが形成されない。
【0020】[第2実施形態、図3]第2実施形態は、
アレイタイプの積層型インダクタについて説明する。図
3に示すように、積層型インダクタアレイ61は、前記
第1実施形態で説明したインダクタ41を3個並置して
一体化したものと同様のものである。なお、図3におい
て、コイルL3は省略している。以上の構成により、印
刷配線板等に実装する際に半田フィレットが形成され
ず、かつ、電気特性の優れた積層型インダクタアレイ6
1が得られる。
【0021】[他の実施形態]なお、本発明は、前記実
施形態に限定されるものではなく、その要旨の範囲内で
種々に変更することができる。例えば、図4に示すよう
に、実装面52に形成した入出力外部電極55,56
は、積層体51の側面に折り返し部を延在させてもよ
い。また、前記実施形態は、コイルL3を二つのコイル
部La,Lbに分割した場合を例にして説明したが、四
つのコイル部、六つのコイル部、…に分割してもよいこ
とは言うまでもない。
【0022】さらに、前記実施形態は、それぞれパター
ンが形成された絶縁性シートを積み重ねた後、一体的に
焼成するものであるが、必ずしもこれに限定されない。
絶縁性シートは予め焼成されたものを用いてもよい。ま
た、以下に説明する製法によってインダクタを作成して
もよい。印刷等の方法によりペースト状の絶縁性材料に
て絶縁層を形成した後、その絶縁層の表面にペースト状
の導電性パターン材料を塗布して任意のパターンを形成
する。次に、ペースト状の絶縁性材料を前記パターンの
上から塗布してパターンが内蔵された絶縁層とする。同
様にして、順に重ね塗りすることにより積層構造を有す
るインダクタが得られる。
【0023】
【発明の効果】以上の説明からも明らかなように、本発
明によれば、実装面に入出力外部電極を設けているの
で、積層型インダクタを印刷配線板等に実装する際に入
出力外部電極に半田フィレットが形成されない。従っ
て、印刷配線板上における積層型インダクタの実装面積
が小さくてすむ。また、コイルを複数のコイル部に分割
して並置し、隣り合うコイル部の相互の巻き方向を逆に
することにより、引出し用ビアホールをコイルの外周面
に対向させなくてすむようになり、引出し用ビアホール
とコイルとの間の浮遊容量を抑えることができる。従っ
て、高周波領域でのインピーダンス値の減衰が抑えら
れ、ノイズ除去効果が優れた電磁干渉フィルタとして使
用することができる。
【図面の簡単な説明】
【図1】本発明に係る積層型インダクタの第1実施形態
の構成を示す分解斜視図。
【図2】図1に示した積層型インダクタの透視斜視図。
【図3】本発明に係る積層型インダクタの第2実施形態
を示す斜視図。
【図4】図2に示した積層型インダクタの変形例を示す
透視斜視図。
【図5】従来の積層型インダクタの一例を示す分解斜視
図。
【図6】図5に示した積層型インダクタの透視斜視図。
【図7】従来の積層型インダクタの別の例を示す分解斜
視図。
【図8】図7に示した積層型インダクタの透視斜視図。
【符号の説明】
41…積層型インダクタ 42…絶縁性シート 43〜47…コイル導体 49,50…引出し用ビアホール 51…積層体 52…実装面 55…入力外部電極 56…出力外部電極 61…積層型インダクタアレイ L3…コイル La,Lb…コイル部

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の絶縁層と複数のコイル導体を積み
    重ねて構成した積層体と、 前記コイル導体を電気的に直列に接続して構成し、前記
    積層体に内蔵したコイルと、 前記積層体の実装面に設けた帯状の入力外部電極及び出
    力外部電極とを備え、 前記コイルが複数のコイル部に分割されて並置され、隣
    り合うコイル部の相互の巻き方向が逆であり、前記コイ
    ルの両端部を同じ前記実装面に引き出し、それぞれ前記
    入力外部電極及び前記出力外部電極に接続したこと、 を特徴とする積層型インダクタ。
  2. 【請求項2】 複数の絶縁層と複数のコイル導体を積み
    重ねて構成した積層体と、 前記コイル導体を電気的に直列に接続して構成し、前記
    積層体内にアレイ状に並置された複数のコイルと、 前記積層体の実装面に前記コイル毎に設けた帯状の入力
    外部電極及び出力外部電極とを備え、 前記コイルのそれぞれが複数のコイル部に分割されて並
    置され、隣り合うコイル部の相互の巻き方向が逆であ
    り、前記コイルのそれぞれの両端部を同じ前記実装面に
    引き出し、それぞれ前記入力外部電極及び前記出力外部
    電極に接続したこと、 を特徴とする積層型インダクタ。
  3. 【請求項3】 前記入力外部電極及び前記出力外部電極
    が前記積層体の側面に折り返し部を延在させていること
    を特徴とする請求項1または請求項2記載の積層型イン
    ダクタ。
  4. 【請求項4】 前記コイルが四つ以上の偶数倍のコイル
    部に分割されて並置されていることを特徴とする請求項
    1から請求項3のいずれか一に記載の積層型インダク
    タ。
JP15875199A 1999-06-04 1999-06-04 積層型インダクタ Expired - Lifetime JP3204249B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15875199A JP3204249B2 (ja) 1999-06-04 1999-06-04 積層型インダクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15875199A JP3204249B2 (ja) 1999-06-04 1999-06-04 積層型インダクタ

Publications (2)

Publication Number Publication Date
JP2000348940A JP2000348940A (ja) 2000-12-15
JP3204249B2 true JP3204249B2 (ja) 2001-09-04

Family

ID=15678546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15875199A Expired - Lifetime JP3204249B2 (ja) 1999-06-04 1999-06-04 積層型インダクタ

Country Status (1)

Country Link
JP (1) JP3204249B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4760165B2 (ja) * 2005-06-30 2011-08-31 日立金属株式会社 積層インダクタ
WO2010007858A1 (ja) 2008-07-15 2010-01-21 株式会社村田製作所 電子部品
JP2012186440A (ja) * 2011-02-18 2012-09-27 Ibiden Co Ltd インダクタ部品とその部品を内蔵しているプリント配線板及びインダクタ部品の製造方法
KR101218985B1 (ko) * 2011-05-31 2013-01-04 삼성전기주식회사 칩형 코일 부품
CN204332583U (zh) 2011-11-04 2015-05-13 株式会社村田制作所 共模扼流圈及高频电子器件
JP2013143471A (ja) * 2012-01-11 2013-07-22 Murata Mfg Co Ltd 電子部品

Also Published As

Publication number Publication date
JP2000348940A (ja) 2000-12-15

Similar Documents

Publication Publication Date Title
JP3058164B1 (ja) 積層型インダクタ
JP3039538B1 (ja) 積層型インダクタ
US6590486B2 (en) Multilayer inductor
US6223422B1 (en) Method of manufacturing multilayer-type chip inductors
JPH10335143A (ja) 積層型インダクタ
JP2002289432A (ja) 積層型インピーダンス素子
JP3259717B2 (ja) 積層型インダクタ
JPH1197244A (ja) 積層型インダクタ
JP2002246244A (ja) チョークコイル
JP2976971B1 (ja) 同相型インダクタ
JP3077061B2 (ja) 積層型コイル
JPH097835A (ja) 積層ノイズ対策部品
JP3161455B2 (ja) コモンモードチョークコイル
JP3036542B1 (ja) 積層型インダクタ
JP3204249B2 (ja) 積層型インダクタ
JPH11307393A (ja) 積層型lc部品
JP3554780B2 (ja) 積層型電子部品
JP2006032424A (ja) 積層コイルアレイ
JPWO2005043750A1 (ja) 電磁遅延線のインダクタンス素子
JP2000216024A (ja) 積層型インダクタ
JP3166702B2 (ja) 積層型コモンモードチョークコイル
JP4813007B2 (ja) 積層型電子部品アレイ
JP4317179B2 (ja) 積層型フィルタ
JP2000151327A (ja) 積層型ノイズフィルタ
JP3245835B2 (ja) 積層型インダクタの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3204249

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080629

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 12

EXPY Cancellation because of completion of term