[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3204041B2 - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法

Info

Publication number
JP3204041B2
JP3204041B2 JP14526195A JP14526195A JP3204041B2 JP 3204041 B2 JP3204041 B2 JP 3204041B2 JP 14526195 A JP14526195 A JP 14526195A JP 14526195 A JP14526195 A JP 14526195A JP 3204041 B2 JP3204041 B2 JP 3204041B2
Authority
JP
Japan
Prior art keywords
insulating film
film
inorganic sog
sog film
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14526195A
Other languages
English (en)
Other versions
JPH08316228A (ja
Inventor
勇人 岩元
直人 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14526195A priority Critical patent/JP3204041B2/ja
Publication of JPH08316228A publication Critical patent/JPH08316228A/ja
Application granted granted Critical
Publication of JP3204041B2 publication Critical patent/JP3204041B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、絶縁膜の形成方法に
関し、例えば、多層配線構造の半導体装置における層間
絶縁膜の形成に適用して好適なものである。
【0002】
【従来の技術】近年、半導体装置の高集積化に伴い、配
線の最小幅はサブミクロンに達し、また、配線の多層化
も進んでいる。
【0003】従来、半導体装置における配線パターンの
形成は、薄膜形成技術、リソグラフィー技術およびエッ
チング技術を用いて行われているが、多層配線構造にお
いて微細な配線パターンを精度良く形成するためには、
配線の下地表面の平坦化が不可欠である。
【0004】すなわち、半導体装置の製造においては、
シリコン(Si)基板などの半導体基板にトランジスタ
などの素子を形成した後、その上にCVD法により二酸
化シリコン(SiO2 )膜や窒化シリコン(SiN)膜
などの層間絶縁膜を形成し、この層間絶縁膜上に配線パ
ターンを形成する。このCVD法により形成される層間
絶縁膜は、高密度であり、絶縁性能にも優れているもの
の、下地の半導体基板と相似形に形成されることから、
その表面には半導体基板の表面の凹凸に対応する凹凸が
現れる。このため、配線パターンを形成する前に、層間
絶縁膜の表面を平坦化しておく必要がある。
【0005】この表面平坦化の方法の一つとして、塗布
型絶縁膜を層間絶縁膜として用い、この塗布型絶縁膜を
凹凸のある半導体基板上に塗布する方法がある。この塗
布型絶縁膜には、大別して、無機系のものと、有機系の
ものとがある。このうち無機系の塗布型絶縁膜として
は、シラノールを水やアルコールに溶解させた原料液を
半導体基板上にスピン塗布した後、熱処理を行うことに
より容易にガラス化させることができるスピンオングラ
ス(Spin on Glass,SOG)膜(以下「無機SOG膜」
という。)と呼ばれるものが良く知られている。
【0006】この無機SOG膜は、表面平坦化を容易に
行うことができる層間絶縁膜であるため、従来より広く
用いられてきた。しかしながら、この無機SOG膜は、
吸湿性が高く、多くの水分が膜中に含まれているため、
層間絶縁膜として用いた場合には、次のような問題が生
ずる。
【0007】すなわち、半導体装置の製造においては、
例えば、図19に示すように、半導体基板101上に層
間絶縁膜102を介して形成された第1の配線103を
覆うように層間絶縁膜として無機SOG膜104を全面
にスピン塗布し、熱処理を行うことによりこの無機SO
G膜104をガラス化させた後、この無機SOG膜10
4にエッチングによりコンタクトホール105を形成す
る。次に、このコンタクトホール105を通じて第1の
配線103にコンタクトする第2の配線106をCVD
法やスパッタリング法により形成するが、この際に熱が
加わって無機SOG膜104から水分が放出されること
により、コンタクトホール105の埋め込み不良(例え
ば、ボイドの発生)や、無機SOG膜104に対する密
着性の悪化による第2の配線106のはがれなどが生じ
る。
【0008】これらの問題の解決を目的として、近年、
シリコン(Si)−水素(H)結合を含ませることによ
り耐吸湿性を向上させた無機SOG膜が開発されてい
る。このようなSi−H結合を含む無機SOG膜では、
種々のプロセスを経た後にも、Si−H結合をいかにし
て残すかが重要である。
【0009】
【発明が解決しようとする課題】しかしながら、本発明
者の知見によれば、Si−H結合を含む無機SOG膜1
04を例えば500℃以上の温度で熱処理したり、アミ
ン系有機溶剤などに代表される洗浄液や現像液などの薬
液により処理した場合には、熱の作用や薬液の触媒作用
により、無機SOG膜104中のSi−H結合が切断さ
れる反応が促進される。このため、無機SOG膜104
中に含まれるSi−H結合が減少し、結果的に耐吸湿性
が悪化する。
【0010】すなわち、図19に示すように、コンタク
トホール105を形成する際に用いられるレジスト、現
像液、洗浄液などが無機SOG膜104に接触すること
により、この無機SOG膜104においてSi−H結合
が切断される反応が生じ、その耐吸湿性が悪化してしま
う。このため、コンタクトホール105の内部における
ボイドの発生や第2の配線106のはがれなどが起き、
多層配線構造の信頼性を低下させていた。
【0011】図20および図21はSOG膜104の赤
外吸収スペクトルの測定結果の一例を示し、図20は塗
布および熱処理後の測定結果、図21はアミン系有機洗
浄液による洗浄後の測定結果を示す。図20および図2
1からわかるように、塗布および熱処理後のSOG膜1
04の赤外吸収スペクトルには波数2300cm-1付近
にSi−H結合に起因する吸収ピークが観測されるが
(図20)、アミン系有機洗浄液による洗浄後のSOG
膜104の赤外吸収スペクトルにはこのSi−H結合に
起因する吸収ピークは観測されない(図21)。このこ
とは、アミン系有機洗浄液による洗浄によりSOG膜1
04中のSi−H結合がほとんど切断されてしまったこ
とを示す。
【0012】したがって、この発明の目的は、熱処理や
アミン系有機溶剤などの薬液による処理を行った後にお
いても高い耐吸湿性が保持される絶縁膜を形成すること
ができる絶縁膜の形成方法を提供することにある。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、この発明による絶縁膜の形成方法は、Si−H結合
を含む無機系の塗布型絶縁膜を基板上に形成した後、塗
布型絶縁膜の表面に、圧力が40Pa以下の雰囲気中で
2 イオンを主反応種とした処理を施すようにしたこと
を特徴とするものである。
【0014】この発明の一実施形態においては、塗布型
絶縁膜にコンタクトホールを形成した後、コンタクトホ
ールの内壁に、圧力が40Pa以下の雰囲気中でO2
オンを主反応種とした処理を施す。
【0015】この発明において、O2 イオンを主反応種
とした処理の雰囲気の圧力の上限は40Pa(≒0.3
Torr)以下であるが、これは、40Paを超える圧
力では、O2 ラジカルが主反応種となり、塗布型絶縁膜
の表面層の緻密化の効果が得られにくくなることや、塗
布型絶縁膜にクラックが入りやすくなるなどの理由によ
る。
【0016】この発明において、表面層の緻密化により
塗布型絶縁膜の耐吸湿性を十分に高く保持し、しかもク
ラックなどが入るのをほぼ完全に防止するためには、O
2 イオンを主反応種とした処理の雰囲気の圧力は、好適
には、6.6〜13.3Pa(≒0.05〜0.1To
rr)に選ばれる。
【0017】この発明において、O2 イオンを主反応種
とした処理には、好適には、いわゆるホローカソード
(hollow cathode) 型のアッシング装置が用いられる。
このホローカソード型のアッシング装置では、放電イン
ピーダンスが小さいため、大きな放電電流が流れる。す
なわち、プラズマの密度が非常に高く、被処理基板の表
面に多量のO2 イオンが入射する。この場合、このO2
イオンのエネルギーは低いため、塗布型絶縁膜の表面層
のみが緻密化される。
【0018】この発明において、O2 イオンを主反応種
とした処理には、ホローカソード型のアッシング装置に
比べるとO2 イオン密度は一般に低いが、平行平板型の
反応性イオンエッチング(RIE)装置を用いてもよ
い。
【0019】
【作用】上述のように構成されたこの発明による絶縁膜
の形成方法によれば、Si−H結合を含む塗布型絶縁膜
を基板上に形成した後、その塗布型絶縁膜の表面に、圧
力が40Pa以下の雰囲気中でO2 イオンを主反応種と
した処理を施すようにしていることにより、この塗布型
絶縁膜の表面層を緻密化することができる。このため、
その後に熱処理やアミン系有機溶剤などの薬液による処
理を行っても、塗布型絶縁膜中のSi−H結合が切断さ
れる反応を抑制することができ、Si−H結合の減少を
防止することができる。これによって、塗布型絶縁膜の
耐吸湿性を高く保持することができる。
【0020】
【実施例】以下、この発明の実施例について図面を参照
しながら説明する。なお、実施例の全図において、同一
または対応する部分には同一の符号を付す。
【0021】図1〜図8はこの発明の第1実施例による
半導体装置の製造方法を工程順に示す断面図である。
【0022】この第1実施例による半導体装置の製造方
法においては、まず、図1に示すように、あらかじめト
ランジスタなどの素子(図示せず)が形成されたSi基
板のような半導体基板1上に層間絶縁膜2を介して第1
の配線3を形成する。
【0023】次に、図2に示すように、第1の配線3を
覆うように、Si−H結合を含む無機SOG膜4を層間
絶縁膜として全面にスピン塗布した後、熱処理を行うこ
とによりこの無機SOG膜4をガラス化させる。この熱
処理の温度は、無機SOG膜4中のSi−H結合が切断
されない温度、例えば400℃程度とする。
【0024】次に、図3に示すように、O2 イオンを主
反応種としたアッシング処理を行うことにより、無機S
OG膜4の表面層を緻密化する(このアッシング処理に
より緻密化した部分に「×」を付す。)。このアッシン
グ処理は、ホローカソード型のアッシング装置により、
2 流量100SCCM、RF電力200W、圧力1
3.3Pa(≒0.1Torr)の条件で1分間行っ
た。
【0025】図9に、この第1実施例において用いるホ
ローカソード型のアッシング装置の一例を示す。図9に
おいて、符号21は真空容器を示す。この真空容器21
は、真空排気口21aに接続された真空排気系(図示せ
ず)により真空排気されるようになっており、また、ガ
ス導入口21bからその内部にO2 ガスが導入されるよ
うになっている。この真空容器21内には、互いに対向
して設けられた下側電極22aおよびメッシュ状の上側
電極22bからなるホローカソード22が設置されてい
る。このホローカソード22にRF電力が印加される。
被処理基板23は下側電極22a上に載置される。
【0026】次に、図4に示すように、リソグラフィー
により無機SOG膜4上に所定形状のレジストパターン
5を形成する。このレジストパターン5を形成する際に
は、無機SOG膜4の表面にレジスト、現像液、水など
が接触し、Si−H結合が切断される反応が生じるが、
上述のように無機SOG膜4の表面層はアッシング処理
によりあらかじめ緻密化されているため、この反応は抑
制され、したがって無機SOG膜4の耐吸湿性は悪化し
ない。
【0027】次に、図5に示すように、レジストパター
ン5をマスクとして無機SOG膜4を、例えば、反応ガ
スとしてC2 6 やCHF3 を用いたRIE法によりエ
ッチングしてコンタクトホール6を形成する。
【0028】次に、上述と同様にして、図9に示すホロ
ーカソード型のアッシング装置によりO2 イオンを主反
応種としたアッシング処理を施し、レジストパターン5
を除去するとともに、コンタクトホール6の内壁の無機
SOG膜4の表面層を緻密化する。この後、レジスト残
渣やポリマーの除去などを目的として、アミン系有機溶
剤などを用いて洗浄を行う。この洗浄時には、アミン系
有機溶剤などがコンタクトホール6の内壁の無機SOG
膜4に接触するが、このコンタクトホール6の内壁の無
機SOG膜4の表面層は上述のようにアッシング処理に
よりあらかじめ緻密化されているため、Si−H結合が
切断される反応は抑制され、耐吸湿性は悪化しない。
【0029】次に、図8に示すように、コンタクトホー
ル6を通じて第1の配線3にコンタクトする第2の配線
7をCVD法やスパッタリング法により形成する。この
第2の配線7を形成する際には、熱が加わる場合がほと
んどであるが、上述のように無機SOG膜4の耐吸湿性
は悪化していないため、この無機SOG膜4から水分に
代表されるようなガスの放出はなく、コンタクトホール
6の内部におけるボイドの発生や第2の配線7のはがれ
などの不良は生じない。
【0030】図10、図11および図12は無機SOG
膜4の赤外吸収スペクトルの測定結果の一例を示し、そ
れぞれ、無機SOG膜4の塗布および熱処理後の測定結
果、アッシング処理後の測定結果およびアミン系有機洗
浄液による洗浄後の測定結果を示す。
【0031】図10、図11および図12からわかるよ
うに、Si−H結合に起因する波数2300cm-1付近
の吸収ピークは、無機SOG膜4の塗布および熱処理
後、アッシング処理後およびアミン系有機洗浄液による
洗浄後のいずれにおいても同様に観測される。これは、
これらのプロセスを経た後においても、無機SOG膜4
中のSi−H結合が減少していないことを示す。
【0032】以上のように、この第1実施例によれば、
Si−H結合を含む無機SOG膜4の表面およびコンタ
クトホール6の内壁に、圧力が40Pa以下、例えば1
3.3Paの雰囲気中でO2 イオンを主反応種としたア
ッシング処理を行っているので、この無機SOG膜4の
表面層およびコンタクトホール6の内壁の無機SOG膜
4の表面層を緻密化することができる。このため、後に
熱処理やアミン系有機溶剤などの薬液による処理を行っ
ても、無機SOG膜4中のSi−H結合が切断されて減
少するのを防止することができ、この無機SOG膜4の
耐吸湿性を高く保持することができる。これによって、
この無機SOG膜4からの水分などのガスの放出に起因
するコンタクトホール6の内部におけるボイドの発生や
第2の配線7のはがれなどを防止することができ、信頼
性の高い多層配線構造を実現することができる。
【0033】次に、この発明の第2実施例について説明
する。
【0034】図13〜図18はこの発明の第2実施例に
よる半導体装置の製造方法を工程順に示す断面図であ
る。
【0035】この第2実施例による半導体装置の製造方
法においては、まず、図13に示すように、第1実施例
による半導体装置の製造方法と同様に、半導体基板1上
に層間絶縁膜2を介して形成された第1の配線3を覆う
ように層間絶縁膜8を形成する。この層間絶縁膜8とし
ては、TEOS(Si(OC2 5 4 )を反応ガスと
したプラズマCVD法により形成されたSiO2 膜や、
シラン(SiH4 )を反応ガスとしたプラズマCVD法
により形成されたSiO2 膜が好適に用いられる。この
層間絶縁膜8は、後述の無機SOG膜4を薬液などから
保護したり、この無機SOG膜4の下地に対する密着性
の向上を図るためなどの理由により形成される。
【0036】次に、図14に示すように、Si−H結合
を含む無機SOG膜4を全面にスピン塗布した後、熱処
理を行うことによりこの無機SOG膜4をガラス化させ
る。次に、この無機SOG膜4上に層間絶縁膜9を形成
する。この層間絶縁膜9としては、層間絶縁膜8と同様
に、TEOS(Si(OC2 5 4 )を反応ガスとし
たプラズマCVD法により形成されたSiO2 膜やSi
4 を反応ガスとしたプラズマCVD法により形成され
たSiO2 膜が好適に用いられる。この層間絶縁膜8
は、後述の無機SOG膜4を薬液などから保護したり、
後述の第2の配線7の下地に対する密着性の向上を図る
ためなどの理由により形成される。
【0037】次に、図15に示すように、リソグラフィ
ーにより層間絶縁膜9上に所定形状のレジストパターン
5を形成する。この場合、無機SOG膜4の上下にCV
D法により形成された層間絶縁膜8、9が存在するた
め、Si−H結合が切断される反応を引き起こすレジス
ト、現像液などの薬液が無機SOG膜4に接触するのを
避けることができ、したがって無機SOG膜4の耐吸湿
性は悪化しない。
【0038】次に、図16に示すように、レジストパタ
ーン5をマスクとして、層間絶縁膜9、無機SOG膜4
および層間絶縁膜8を、例えば、反応ガスとしてC2
6 やCHF3 を用いたRIE法により順次エッチングし
てコンタクトホール6を形成する。
【0039】次に、図17に示すように、第1実施例と
同様にして、図9に示すホローカソード型のアッシング
装置により、O2 イオンを主反応種としたアッシング処
理を施し、レジストパターン5を除去するとともに、コ
ンタクトホール6の内壁の無機SOG膜4の表面層を緻
密化する(このアッシング処理により緻密化した部分に
「×」を付す。)。このアッシング処理は、O2 流量1
00SCCM、RF電力200W、圧力13.3Pa
(≒0.1Torr)の条件で1分間行った。この後、
レジスト残渣やポリマーの除去を目的として、アミン系
有機溶剤などの洗浄液を用いて洗浄を行う。この洗浄時
には、洗浄液がコンタクトホール6の内壁の無機SOG
膜4に接触しても、この内壁の無機SOG膜4の表面層
は上述のようにアッシング処理によりあらかじめ緻密化
されているので、Si−H結合が切断される反応は抑制
され、無機SOG膜4の耐吸湿性は悪化しない。
【0040】次に、図18に示すように、コンタクトホ
ール6を通じて第1の配線3にコンタクトする第2の配
線7をCVD法やスパッタリング法により形成する。こ
の第2の配線7を形成する際には、高温が加わる場合が
ほとんどであるが、上述のように無機SOG膜4の耐吸
湿性は悪化していないため、無機SOG膜4から水分に
代表されるようなガスの放出はなく、したがってコンタ
クトホール6の内部におけるボイドの発生や第2の配線
7のはがれなどの不良は生じない。
【0041】以上のように、この第2実施例によれば、
無機SOG膜4の上下にCVD法により層間絶縁膜8、
9を形成していることにより、後のプロセスにおいてレ
ジストや現像液などの薬液が無機SOG膜4に接触する
のを避けることができ、したがってこれらの薬液がこの
無機SOG膜4に接触することによる耐吸湿性の悪化を
防止することができる。また、第1実施例と同様に、無
機SOG膜4にコンタクトホール6を形成した後、この
コンタクトホール6の内壁にO2 イオンを主反応種とし
たアッシング処理を行っているので、このコンタクトホ
ール6の内壁の無機SOG膜4の表面層を緻密化するこ
とができ、無機SOG膜4の耐吸湿性を高く保持するこ
とができる。これによって、この無機SOG膜4からの
水分などのガスの放出に起因するコンタクトホール6の
内部におけるボイドの発生や第2の配線7のはがれなど
を防止することができる。以上により、信頼性の高い多
層配線構造を実現することができる。
【0042】以上、この発明の実施例について具体的に
説明したが、この発明は、上述の実施例に限定されるも
のではなく、この発明の技術的思想に基づく各種の変形
が可能である。
【0043】例えば、上述の第1実施例および第2実施
例においては、Si−H結合を含む無機系の塗布型絶縁
膜として、Si−H結合を含む無機SOG膜4を用いて
いるが、Si−H結合を含む無機系絶縁膜であれば、無
機SOG膜4以外のものを用いてもよい。
【0044】
【発明の効果】以上説明したように、この発明によれ
ば、Si−H結合を含む無機系の塗布型絶縁膜を基板上
に形成した後、塗布型絶縁膜の表面に、圧力が40Pa
以下の雰囲気中でO2 イオンを主反応種とした処理を施
すようにしていることにより、塗布型絶縁膜の表面層を
緻密化することができ、このため後に熱処理やアミン系
有機溶剤などの薬液による処理を行った後においても、
塗布型絶縁膜中のSi−H結合の減少を防止することが
でき、塗布型絶縁膜の耐吸湿性を高く保持することがで
きる。
【図面の簡単な説明】
【図1】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
【図2】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
【図3】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
【図4】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
【図5】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
【図6】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
【図7】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
【図8】この発明の第1実施例による半導体装置の製造
方法を説明するための断面図である。
【図9】この発明の第1実施例による半導体装置の製造
方法においてアッシング処理に用いるホローカソード型
のアッシング装置の一例を示す略線図である。
【図10】この発明の第1実施例による半導体装置の製
造方法において塗布および熱処理を行った後の無機SO
G膜の赤外吸収スペクトルの測定結果の一例を示すグラ
フである。
【図11】この発明の第1実施例による半導体装置の製
造方法においてアッシング処理を行った後の無機SOG
膜の赤外吸収スペクトルの測定結果の一例を示すグラフ
である。
【図12】この発明の第1実施例による半導体装置の製
造方法においてアミン系有機洗浄液による洗浄を行った
後の無機SOG膜の赤外吸収スペクトルの測定結果の一
例を示すグラフである。
【図13】この発明の第2実施例による半導体装置の製
造方法を説明するための断面図である。
【図14】この発明の第2実施例による半導体装置の製
造方法を説明するための断面図である。
【図15】この発明の第2実施例による半導体装置の製
造方法を説明するための断面図である。
【図16】この発明の第2実施例による半導体装置の製
造方法を説明するための断面図である。
【図17】この発明の第2実施例による半導体装置の製
造方法を説明するための断面図である。
【図18】この発明の第2実施例による半導体装置の製
造方法を説明するための断面図である。
【図19】従来の半導体装置の製造方法を説明するため
の断面図である。
【図20】従来の半導体装置の製造方法において塗布お
よび熱処理を行った後の無機SOG膜の赤外吸収スペク
トルの測定結果の一例を示すグラフである。
【図21】従来の半導体装置の製造方法においてアミン
系有機洗浄液による洗浄を行った後の無機SOG膜の赤
外吸収スペクトルの測定結果の一例を示すグラフであ
る。
【符号の説明】
1 半導体基板 2、8、9 層間絶縁膜 3 第1の配線 4 無機SOG膜 6 コンタクトホール 7 第2の配線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−196537(JP,A) 特開 平5−13405(JP,A) 特開 平5−299521(JP,A) 特開 平2−230735(JP,A) 特開 昭57−103333(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/316 H01L 21/312

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 Si−H結合を含む無機系の塗布型絶縁
    膜を基板上に形成した後、上記塗布型絶縁膜の表面に、
    圧力が40Pa以下の雰囲気中でO2 イオンを主反応種
    とした処理を施すようにしたことを特徴とする絶縁膜の
    形成方法。
  2. 【請求項2】 上記塗布型絶縁膜の表面に、圧力が6.
    6〜13.3Paの雰囲気中でO2 イオンを主反応種と
    した処理を施すようにしたことを特徴とする請求項1記
    載の絶縁膜の形成方法。
  3. 【請求項3】 上記塗布型絶縁膜にコンタクトホールを
    形成した後、上記コンタクトホールの内壁に、圧力が4
    0Pa以下の雰囲気中でO2 イオンを主反応種とした処
    理を施すようにしたことを特徴とする請求項1記載の絶
    縁膜の形成方法。
  4. 【請求項4】 上記コンタクトホールの内壁に、圧力が
    6.6〜13.3Paの雰囲気中でO2 イオンを主反応
    種とした処理を施すようにしたことを特徴とする請求項
    3記載の絶縁膜の形成方法。
JP14526195A 1995-05-19 1995-05-19 絶縁膜の形成方法 Expired - Lifetime JP3204041B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14526195A JP3204041B2 (ja) 1995-05-19 1995-05-19 絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14526195A JP3204041B2 (ja) 1995-05-19 1995-05-19 絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JPH08316228A JPH08316228A (ja) 1996-11-29
JP3204041B2 true JP3204041B2 (ja) 2001-09-04

Family

ID=15381045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14526195A Expired - Lifetime JP3204041B2 (ja) 1995-05-19 1995-05-19 絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JP3204041B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3916284B2 (ja) 1997-02-28 2007-05-16 東京応化工業株式会社 多層配線構造の形成方法
JP2000077410A (ja) 1998-08-27 2000-03-14 Tokyo Ohka Kogyo Co Ltd 多層配線構造の形成方法
JP2002203852A (ja) 2001-01-05 2002-07-19 Mitsubishi Electric Corp 絶縁膜の形成方法及び絶縁膜

Also Published As

Publication number Publication date
JPH08316228A (ja) 1996-11-29

Similar Documents

Publication Publication Date Title
JP3189781B2 (ja) 半導体装置の製造方法
KR100358545B1 (ko) 반도체 장치 및 그 제조 공정
JP3365554B2 (ja) 半導体装置の製造方法
US6936533B2 (en) Method of fabricating semiconductor devices having low dielectric interlayer insulation layer
USRE39273E1 (en) Hard masking method for forming patterned oxygen containing plasma etchable layer
CN101364565A (zh) 半导体器件的制造方法
JP3250518B2 (ja) 半導体装置及びその製造方法
US7235479B2 (en) Organic solvents having ozone dissolved therein for semiconductor processing utilizing sacrificial materials
US6713386B1 (en) Method of preventing resist poisoning in dual damascene structures
US6647994B1 (en) Method of resist stripping over low-k dielectric material
US20100301495A1 (en) Semiconductor device and method for manufacturing same
JPH05259156A (ja) 半導体装置の製造方法
KR0138853B1 (ko) 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
JPH10303295A (ja) 半導体装置の製造方法
JP3204041B2 (ja) 絶縁膜の形成方法
JP3015738B2 (ja) 半導体装置の製造方法
US20070254491A1 (en) Protective layer for a low k dielectric film and methods of forming the same
KR100391992B1 (ko) 저유전율 층간절연막을 가지는 반도체 장치 형성 방법
JP2001052979A (ja) レジストの形成方法及び基体の加工方法、並びにフィルター構造
JPH10209275A (ja) 半導体装置の製造方法
KR20000044890A (ko) 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법
JP3008996B2 (ja) 絶縁膜の形成方法
JP3327994B2 (ja) 半導体装置の製造方法
US20050158666A1 (en) Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma
JPH0851156A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080629

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090629

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term