[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3294590B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP3294590B2
JP3294590B2 JP2000139396A JP2000139396A JP3294590B2 JP 3294590 B2 JP3294590 B2 JP 3294590B2 JP 2000139396 A JP2000139396 A JP 2000139396A JP 2000139396 A JP2000139396 A JP 2000139396A JP 3294590 B2 JP3294590 B2 JP 3294590B2
Authority
JP
Japan
Prior art keywords
circuit
voltage
wiring
power supply
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000139396A
Other languages
Japanese (ja)
Other versions
JP2000353785A (en
Inventor
真志 堀口
正和 青木
清男 伊藤
儀延 中込
伸一 池永
潤 衛藤
規雄 三宅
孝明 野田
田中  均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP2000139396A priority Critical patent/JP3294590B2/en
Publication of JP2000353785A publication Critical patent/JP2000353785A/en
Application granted granted Critical
Publication of JP3294590B2 publication Critical patent/JP3294590B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、例えば、16Mビ
ット以上の記憶容量をもつ、ダイナミックメモリのよう
な、超大規模集積回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ultra-large-scale integrated circuit such as a dynamic memory having a storage capacity of 16 M bits or more.

【0002】[0002]

【従来の技術】半導体集積回路内で、外部電源電圧や温
度による変動の少ない、安定な基準電圧が必要になるこ
とがある。LSIの電圧リミッタについては、たとえ
ば、アイ・エス・エス・シー・シー・ダイジェスト・オ
ブ・テクニカル・ペーパーズ,第272頁から第273
頁,1986年2月(ISSCC Digest of Technic
alPapers,pp.272−273,Feb.1986)など
がある。最後の論文において述べられているように、D
RAM(ダイナミックランダムアクセスメモリ)等のメ
モリLSIにおいては、外部電源電圧よりも低い電圧を
LSIチップ上に設けた回路(電圧リミッタ)で発生
し、それを電源として用いることがある。この内部電源
電圧は、メモリ動作を安定にするために、外部電源電圧
や温度による変動の少ない安定した電圧である必要があ
り、そのためには安定な基準電圧が必要である。また、
アナログ回路を内蔵したLSIでは、参照用の電圧とし
て安定した基準電圧を必要とする場合が多い。
2. Description of the Related Art In a semiconductor integrated circuit, a stable reference voltage with little fluctuation due to an external power supply voltage or temperature may be required. The LSI voltage limiter is described in, for example, ISSC Digest of Technical Papers, pp. 272 to 273.
Page, February 1986 (ISSCC Digest of Technic)
alPapers, pp. 272-273, Feb. 1986). As stated in the last paper,
In a memory LSI such as a RAM (dynamic random access memory), a voltage lower than an external power supply voltage is generated by a circuit (voltage limiter) provided on an LSI chip, and is used as a power supply in some cases. The internal power supply voltage needs to be a stable voltage with little fluctuation due to the external power supply voltage and temperature in order to stabilize the memory operation, and for that purpose, a stable reference voltage is required. Also,
LSIs with built-in analog circuits often require a stable reference voltage as a reference voltage.

【0003】このような要求に応える基準電圧発生回路
としては、たとえば米国特許第3975648号や第4
100437号などで提案されている回路がある。図7
にその回路図を示す。これは、Hチャネルのエンハンス
メント形MOSFET(以下EMOSと略す)とデプリ
ーション形MOSFET(以下DMOSと略す)とのし
きい値電圧の差を利用して、安定な電圧を得る回路であ
る。図中、Q91がEMOS、Q90,Q92,Q93がDMO
Sであり、VCC,VBBはそれぞれ正電圧,負電圧の外部
電源である。EMOSとDMOSとのしきい値電圧の差
が出力電圧VRとなる。以下、この回路の動作を説明す
る。
As a reference voltage generating circuit which meets such demands, for example, US Pat. No. 3,975,648 and US Pat.
There is a circuit proposed in, for example, No. 100377. FIG.
Figure 2 shows the circuit diagram. This is a circuit that obtains a stable voltage by utilizing a difference in threshold voltage between an H-channel enhancement MOSFET (hereinafter abbreviated as EMOS) and a depletion MOSFET (hereinafter abbreviated as DMOS). In the figure, Q 91 is EMOS, Q 90, Q 92, Q 93 is DMO
S, and V CC and V BB are positive and negative external power supplies, respectively. The difference between the threshold voltages of EMOS and DMOS is the output voltage V R. Hereinafter, the operation of this circuit will be described.

【0004】Q90,Q91に流れる電流をI90,Q92,Q
93に流れる電流をI91とする。4つのMOSFETがい
ずれも飽和領域で動作しているとすると、次の4式が成
り立つ。
The currents flowing through Q 90 and Q 91 are represented by I 90 , Q 92 and Q
The current flowing through 93 is assumed to be I 91 . Assuming that all four MOSFETs operate in the saturation region, the following four equations hold.

【0005】 I90=(β90/2)・(−VTD)2 …(1) I90=(β91/2)・(V99−VTE)2 …(2) I91=(β92/2)・(V99−VR−VTD)2 …(3) I91=(β93/2)・(−VTD)2 …(4) ここでV99はノード99の電圧、VTE,VTDはそれぞれ
EMOS,DMOSのしきい値電圧(VTE>0,VTD
0)、β90,β91,β92,β93はそれぞれQ90,Q91
92,Q93のコンダクタンス係数である。(1)〜
(4)式より、 VR=VTE−(1+(β90/β91)−(β93/β92))・VTD …(5) ここでβ90およびβ93が十分に小さいか、あるいはβ90
/β91=β93/β92となるように各MOSFETの定数
を定めれば、 VR=VTE−VTD …(6) となる。すなわち、出力電圧VRとしてEMOSとDM
OSとのしきい値電圧の差の電圧が得られ、これは外部
電源VCCやVBBの電圧に依存しない安定な電圧である。
[0005] I 90 = (β 90/2 ) · (-V TD) 2 ... (1) I 90 = (β 91/2) · (V 99 -V TE) 2 ... (2) I 91 = (β 92/2 ) · (V 99 −V R −V TD ) 2 ... (3) I 91 = (β 93/2 ) · (−V TD ) 2 ... (4) where V 99 is the voltage of node 99, V TE and V TD are threshold voltages of EMOS and DMOS (V TE > 0, V TD <
0), β 90 , β 91 , β 92 , and β 93 are Q 90 , Q 91 ,
Is the conductance coefficient of Q 92, Q 93. (1)-
(4) from the equation, V R = V TE - ( 1+ (β 90 / β 91) - (β 93 / β 92)) · V TD ... (5) where beta 90 and beta 93 Do sufficiently small, Or β 90
/ Β 91 = β 93 / β 92 and so as to be determined the constant of each MOSFET, the V R = V TE -V TD ... (6). That, EMOS and DM as an output voltage V R
A voltage having a difference between the threshold voltage and the OS is obtained, which is a stable voltage independent of the voltage of the external power supply V CC or V BB .

【0006】近年、半導体装置の高集積化が進むにつれ
て、半導体素子の微細化に伴う耐圧の低下が問題になっ
てきた。この問題は半導体装置の電源電圧を下げれば解
決できるが、これは外部インタフェースの関係で必ずし
も好ましくない。そこで、外部から印加する電源電圧は
従来のまま(たとえばTTL(transistor transistor
logic)コンパチブルの場合は5V)としておき、それ
よりも低い電圧(たとえば3V)の内部電源を半導体装
置内で作るという方法が提案されている。たとえばアイ
・イー・イー・イー,ジャーナル・オブ・ソリッド・ス
テート・サーキッツ,第22巻,第3号,第437頁か
ら第441頁,1987年6月(IEEE Journal of
Solid-State Circuits,Vol.SC-22,No.3,
pp.437−441,June 1987)には、この方法
をDRAM(ダイナミックランダムアクセスメモリ)に
適用した例、および外部電源から内部電源を発生するた
めの回路(電圧リミッタ回路)について記述されてい
る。
[0006] In recent years, as the degree of integration of semiconductor devices has increased, the reduction in breakdown voltage due to miniaturization of semiconductor elements has become a problem. This problem can be solved by lowering the power supply voltage of the semiconductor device, but this is not always preferable because of the external interface. Therefore, the power supply voltage applied from the outside remains unchanged (for example, TTL (transistor transistor)
logic), a method has been proposed in which the voltage is set to 5 V) and an internal power supply of a lower voltage (for example, 3 V) is formed in the semiconductor device. For example, IEE, E., Journal of Solid State Circuits, Vol. 22, No. 3, pp. 437-441, June 1987 (IEEE Journal of Solid State Circuits).
Solid-State Circuits, Vol. SC-22, No. 3,
pp. 437-441, June 1987) describes an example in which this method is applied to a DRAM (Dynamic Random Access Memory) and a circuit (voltage limiter circuit) for generating an internal power supply from an external power supply.

【0007】図7(b)に上記文献に記載されている電
圧リミッタ回路の回路図を示す。図中、VLが電圧リミ
ッタ回路であり、基準電圧発生回路VRと駆動回路Bか
ら成る。Zは電圧リミッタの負荷、すなわち電圧リミッ
タの出力電圧VLを電源として動作する回路である。基
準電圧発生回路VRは、外部電源電圧VCCや温度による
変動の少ない安定な電圧VRを発生する。駆動回路B
は、電圧値がVRと同じで駆動能力の大きい電圧VLを発
生する回路であり、Q106〜Q111から成る差動増幅器D
Aと出力MOSトランジスタQ112から成る。差動増幅
器DAの2個の入力端子のうち、一方にはVRが接続さ
れ、他方には出力VLが帰還されているので、この回路
は出力VLが入力VRに追随するように動作する。出力V
Lの駆動能力は、出力MOSトランジスタQ112のチャネ
ル幅によって決まる。したがって、Q112のチャネル幅
を負荷の消費電流に見合った大きさを設計しておけば、
安定な内部電源電圧VLを負荷に供給することができ
る。
FIG. 7B is a circuit diagram of a voltage limiter circuit described in the above-mentioned document. In the figure, VL denotes a voltage limiter circuit, which comprises a reference voltage generation circuit VR and a drive circuit B. Z is a circuit that operates using the load of the voltage limiter, that is, the output voltage VL of the voltage limiter as a power supply. The reference voltage generation circuit V R generates a stable voltage V R with little fluctuation due to the external power supply voltage V CC and temperature. Drive circuit B
Is a circuit in which the voltage value to generate a larger voltage V L of the same driving capability as V R, the differential consists of Q 106 to Q 111 amplifier D
A to consist of the output MOS transistor Q 112. Of the two input terminals of the differential amplifier DA, V R is connected to one, since the other output V L is fed back, as the circuit output V L follows the input V R Operate. Output V
L of the drive capability is determined by the channel width of the output MOS transistor Q 112. Accordingly, if designing a size commensurate with channel widths of Q 112 to the current consumption of the load,
A stable internal power supply voltage VL can be supplied to the load.

【0008】[0008]

【発明が解決しようとする課題】上記した従来技術に基
づいて、本発明者らが、具体的な超大規模集積回路(例
えば、DRAMでいえば、16Mbit以上のLSI)に
ついて、詳細に検討したところ、次に詳説する問題点を
発見した。この問題は大きくわけて、基準電圧発生回路
に関するものと、電圧リミッタ回路に関するものと、こ
れらのテストに関するものである。
Based on the above-mentioned prior art, the present inventors have studied in detail a specific ultra-large-scale integrated circuit (for example, an LSI of 16 Mbit or more in a DRAM). I discovered the following problems. This problem is broadly related to the reference voltage generation circuit, to the voltage limiter circuit, and to these tests.

【0009】まず、上記図7(a)に示した従来技術の
問題点は、EMOSとDMOSという性質の異なるデバ
イスを用いるため、それらの特性を合せるのが難しいこ
とである。上の説明では簡単のため特性が同じとした
が、実際にはコンダクタンス係数β,βの温度依存性d
β/dT、しきい値電圧の温度依存性dVT/dT等の
特性がかなり異なる。これは以下に述べるような理由に
より、EMOSとDMOSとのしきい値電圧差VTE−V
TDをかなり大きくしなければならないからである。
First, the problem of the prior art shown in FIG. 7A is that it is difficult to match the characteristics of EMOS and DMOS because they use different devices. In the above description, the characteristics are assumed to be the same for simplicity, but actually, the temperature dependence d of the conductance coefficients β and β
The characteristics such as β / dT and the temperature dependency dV T / dT of the threshold voltage are considerably different. This is because the threshold voltage difference V TE −V between the EMOS and the DMOS is as follows.
This is because TD must be considerably large.

【0010】EMOSはゲート・ソース間電圧が0Vの
ときには確実に非導通状態にならなければならない。そ
のためには、そのしきい値電圧VTEは、製造ばらつきや
サブスレッショルド特性を考慮すると、かなり高く(た
とえばVTE≧0.5V)設定する必要がある。また、D
MOSは式(1)および(4)で示されるように電流源
として用いられる場合があるので、電流値のばらつきを
抑えるためには、そのしきい値電圧VTDの絶対値はかな
り大きく(たとえばVTD≦−1.5V)設定しなければ
ならない。したがってVTE−VTDはかなり大きく(たと
えばVTE−VTD≧2V)なり、これはMOSFETのチ
ャネル領域の不純物プロファイルが大幅に異なることを
意味する。これによって、上で述べたようなMOSFE
Tとしての特性の不一致が生ずる。本発明の1つの目的
は、上記問題点を解決し、ブプリーション形のFETを
用いない基準電圧発生回路を提供することにある。
The EMOS must be reliably turned off when the gate-source voltage is 0V. For this purpose, the threshold voltage V TE needs to be set to a considerably high value (for example, V TE ≧ 0.5 V) in consideration of manufacturing variations and sub-threshold characteristics. Also, D
Since the MOS is sometimes used as a current source as shown by the equations (1) and (4), the absolute value of the threshold voltage V TD is considerably large (eg, V TD ≤ -1.5V). Therefore, V TE −V TD becomes considerably large (for example, V TE −V TD ≧ 2 V), which means that the impurity profile of the channel region of the MOSFET is greatly different. As a result, the MOSFE as described above
A mismatch in characteristics as T occurs. An object of the present invention is to solve the above-mentioned problems and to provide a reference voltage generating circuit that does not use a buried type FET.

【0011】上記図7(b)に示す従来技術の第1の問
題点は、電圧リミッタ回路の動作の安定性について考慮
されていないことである。一般に、図7(b)の駆動回
路Bのような帰還のかかった増幅器は、十分な位相余裕
があるように設計しなければ、動作が不安定になる。こ
れを図2(a),(b)を用いて説明する。帰還をかけ
ないときの増幅器の周波数対利得および周波数対位相の
関係が図のようになっていたとすると、利得が0dBに
なる周波数において、位相遅れが180°にどれだけ余
裕があるかを示す数値が、位相余裕である。位相余裕が
負であれば帰還増幅器は発振するし、正であっても余裕
が小さい場合、動作が不安定になる。一般に安定に動作
するためには位相余裕は45°以上必要であると言われ
ている。そのためには、周波数対利得の特性が折れ曲が
る点(ポール)のうち、2番目の点P2(傾きが6dB
/octから12dB/octに変わる点)における利得が0
dB以下でなければならない。電圧リミッタ回路は、内
部回路に安定な内部電源電圧を供給するのがその使命で
あるから、発振したり動作が不安定になったりしてはな
らないのはもちろんのことである。
A first problem of the prior art shown in FIG. 7B is that the stability of the operation of the voltage limiter circuit is not considered. Generally, an amplifier with feedback, such as the drive circuit B in FIG. 7B, becomes unstable if not designed to have a sufficient phase margin. This will be described with reference to FIGS. Assuming that the relationship between the frequency and the gain and the frequency and the phase of the amplifier when no feedback is applied is as shown in the figure, a numerical value indicating how much the phase delay has a margin of 180 ° at the frequency where the gain is 0 dB. Is the phase margin. If the phase margin is negative, the feedback amplifier oscillates, and if it is positive, the operation becomes unstable if the margin is small. It is generally said that a stable operation requires a phase margin of 45 ° or more. For this purpose, the second point P 2 (in which the slope is 6 dB) among the points (poles) where the frequency vs. gain characteristics are bent.
At the point where the gain changes from / oct to 12 dB / oct)
It must be less than dB. Since the mission of the voltage limiter circuit is to supply a stable internal power supply voltage to the internal circuit, it is needless to say that the voltage limiter circuit must not oscillate or operate unstable.

【0012】この問題に対する対策としては、位相遅れ
を補償する各種の方法が、たとえばポール・アール・グ
レイ,ロバート・ジー・マイヤー共著,アナリシス・ア
ンド・デザイン・オブ・アナログ・インテグレーテッド
・サーキッツ,第2版,ジョン・ウィリー・アンド・サ
ンズ社(Paul R.Gray and Robert G.Meyer:Ana
lysys and Design of Analog Intergrated Circuit
s,2nd Ed.,JohnWiley and sons Inc. に示され
ている。しかし、位相補償を実際の半導体装置の電圧リ
ミッタ回路に適用するには、次のような問題がある。電
圧リミッタ回路の負荷となる回路は、実際の半導体装置
の内部回路であり、その中には容量,抵抗,インダクタ
ンス,非線形素子、あるいはそれらの組合せなど極めて
多種・多様なものが含まれる。しかも、それらの負荷
が、時間的に一定ではなく、半導体装置の動作モードに
よって変化することがある。たとえば、半導体装置が動
作状態にあるときと、待機状態にあるときとでは、負荷
に流れる電流が大きく異なる。これによって、図7
(b)の駆動回路Bの出力段のバイアス条件が変化し、
その結果増幅器全体の周波数特性も変化する。電圧リミ
ッタ回路を安定に動作させるためには、このような複雑
な性質をもった増幅器が常に安定に動作するようにする
必要がある。それには、従来の位相補償法だけは不十分
である。
As a countermeasure against this problem, various methods for compensating for the phase delay are disclosed in, for example, Paul Earl Gray and Robert G. Meyer, Analysis and Design of Analog Integrated Circuits, 2nd Edition, John R. Gray and Robert G. Meyer: Ana
lysys and Design of Analog Integrated Circuit
s, 2nd Ed., John Wiley and sons Inc. However, applying the phase compensation to a voltage limiter circuit of an actual semiconductor device has the following problems. A circuit serving as a load of the voltage limiter circuit is an internal circuit of an actual semiconductor device, and includes a very large variety of circuits such as a capacitance, a resistance, an inductance, a non-linear element, and a combination thereof. In addition, these loads are not constant over time, and may change depending on the operation mode of the semiconductor device. For example, the current flowing through the load greatly differs between when the semiconductor device is in the operating state and when it is in the standby state. As a result, FIG.
(B) the bias condition of the output stage of the drive circuit B changes,
As a result, the frequency characteristics of the whole amplifier also change. In order to operate the voltage limiter circuit stably, it is necessary that the amplifier having such a complicated property always operates stably. The conventional phase compensation method alone is insufficient for that.

【0013】上記従来技術の第2の問題点は、半導体チ
ップ上の配置や配線について配慮されていないことであ
る。特に、内部電源電圧VLで動作する回路が複数個あ
る場合の、電圧リミッタ回路の配置やその出力電圧VL
の配線については配慮されていなかった。
A second problem of the above prior art is that the arrangement and wiring on the semiconductor chip are not considered. In particular, when there are a plurality of circuits operating at the internal power supply voltage VL , the arrangement of the voltage limiter circuit and the output voltage VL
No consideration was given to wiring.

【0014】本発明者らは、上記従来技術を半導体メモ
リに適用した場合、以下に述べるような問題が生ずるこ
とを発見した。図3および図4に上記従来技術を半導体
メモリに適用した例を示す。図3において、1は半導体
メモリチップ全体、3は周辺回路、7は電圧リミッタ回
路のうちの駆動回路(電圧リミッタ回路のうちの基準電
圧発生回路はここでは記載を省略してある)、14a〜
14dはパルス発生回路、2a〜2dは微細MOSトラ
ンジスタで構成されているメモリマットである。
The present inventors have discovered that the following problems occur when the above conventional technique is applied to a semiconductor memory. 3 and 4 show examples in which the above-described conventional technology is applied to a semiconductor memory. In FIG. 3, 1 is the entire semiconductor memory chip, 3 is a peripheral circuit, 7 is a driving circuit of the voltage limiter circuit (a reference voltage generating circuit of the voltage limiter circuit is omitted here), and 14a to 14a to
14d is a pulse generation circuit, and 2a to 2d are memory mats composed of fine MOS transistors.

【0015】メモリマットは微細素子を使用しているた
め、内部電源電圧VLで動作させる。駆動回路7とパル
ス発生回路14a〜14dはこのための回路である。7
は内部電源電圧VLを発生し、14a〜14dは振幅VL
のパルスφP1〜φP4をそれぞれ発生する。この例では、
パルス発生回路が14a〜14dの4個あるのに対し
て、駆動回路は7の1個だけである。したがって、この
電圧リミッタ回路によって発生した内部電源電圧VL
各パルス発生回路に供給するためには、チップの上辺か
ら下辺にわたる長い配線が必要であり、配線の寄生イン
ピーダンスが大きくなって雑音発生の原因となる。この
インピーダンスを小さくするために配線幅を太くする
と、今度は配線のチップ上の占有面積が増すという問題
が生ずる。
Since the memory mat uses fine elements, it is operated at the internal power supply voltage VL . The drive circuit 7 and the pulse generation circuits 14a to 14d are circuits for this purpose. 7
Generates an internal power supply voltage VL , and 14a to 14d have an amplitude VL
Pulse φ P1 to φ P4 are generated. In this example,
While there are four pulse generating circuits 14a to 14d, only one driving circuit 7 is provided. Therefore, in order to supply the internal power supply voltage VL generated by this voltage limiter circuit to each pulse generation circuit, a long wiring extending from the upper side to the lower side of the chip is required, and the parasitic impedance of the wiring becomes large and noise is generated. Cause. If the wiring width is increased to reduce the impedance, a problem arises that the area occupied by the wiring on the chip increases.

【0016】図4は、図3における配線が長くなるとい
う問題を避けるために、各パルス発生回路に対応して1
個ずつ駆動回路7a,7b,7c,7dを設けた例であ
る。こうすれば、電圧リミッタ回路とパルス発生回路と
の間の配線長を短くすることができるが、パルス発生回
路数と同じ数(ここでは4個)の電圧リミッタ回路が必
要となる。したがって、電圧リミッタ回路のチップ上の
占有面積および消費電流が図3の場合に比べて増加す
る。パルス発生回路の数がさらに大きくなった場合に
は、電圧リミッタ回路の占有面積と消費電力の増加は、
高集積化,低消費電力化を目的とする半導体装置にとっ
て重大な問題となる。
FIG. 4 shows one pulse generation circuit corresponding to each pulse generation circuit in order to avoid the problem of long wiring in FIG.
This is an example in which drive circuits 7a, 7b, 7c, 7d are provided individually. By doing so, the wiring length between the voltage limiter circuit and the pulse generation circuit can be shortened, but the same number (in this case, four) of voltage limiter circuits as the number of pulse generation circuits is required. Therefore, the occupied area and current consumption of the voltage limiter circuit on the chip are increased as compared with the case of FIG. If the number of pulse generation circuits is further increased, the occupied area and power consumption of the voltage limiter circuit will increase.
This is a serious problem for a semiconductor device for high integration and low power consumption.

【0017】上記従来技術の第3の問題点は、CMOS
回路の動作速度について考慮されていないことである。
この問題を、微細加工技術の最先端を駆使して製造され
るダイナミックランダムアクセスメモリ(以下DRAM
と略す)を用いて説明する。
The third problem of the prior art is that the CMOS
That is, the operation speed of the circuit is not considered.
This problem is solved by using a dynamic random access memory (hereinafter referred to as DRAM) manufactured using the state of the art in microfabrication technology.
This will be described below.

【0018】図5は、Nウェル形CMOS・DRAMの
回路ブロック構成の一部を示す。図中のメモリセルアレ
ー部はP形基板上にある。センスアンプ部はNチャネル
およびPチャネルMOSトランジスタから成り、Pチャ
ネルMOSトランジスタの基板に相当するNウェルは電
源電圧に接続されている。
FIG. 5 shows a part of a circuit block configuration of an N-well type CMOS DRAM. The memory cell array section in the figure is on a P-type substrate. The sense amplifier section includes N-channel and P-channel MOS transistors, and an N-well corresponding to a substrate of the P-channel MOS transistor is connected to a power supply voltage.

【0019】アイ・エス・エス・シー・シー,エフ・エ
ー・エム18.6,1984年,第282頁(ISSC
C,FAM18.6,1984,p282)において論
じられているように、MOSトランジスタの寸法を小さ
くしてDRAMの集積度を上げて行くと、MOSトラン
ジスタのホットキャリヤによるストレス耐圧の低下など
の問題が生じる。これを防ぐために、集積度向上のため
に微細化が必要なメモリアレーで使用する電源電圧のみ
を、上記ストレス耐圧を考慮して下げることが考えられ
る。これは、たとえばDRAMの周辺回路部(Xデコー
ダ,Yデコーダなど)に外部電源電圧VCC,センスアン
プを含むメモリセルアレー部にVCCより低い動作電圧V
L(|VL|<|VCC|)を用いることである。すなわ
ち、図5中のセンスアンプのPチャネルMOSトランジ
スタのソースにつながる電圧供給線をVLとし、周辺回
路部の電圧供給線をVCCとする。
ISSC, FAM 18.6, 1984, 282 (ISSC)
As discussed in US Pat. Occurs. In order to prevent this, it is conceivable to lower only the power supply voltage used in a memory array that needs to be miniaturized to improve the degree of integration in consideration of the stress withstand voltage. This is because, for example, the external power supply voltage V cc is applied to the peripheral circuit section (X decoder, Y decoder, etc.) of the DRAM, and the operating voltage V CC lower than V cc is applied to the memory cell array section including the sense amplifier.
L (| V L | <| V CC |). That is, the voltage supply line connected to the source of the P-channel MOS transistor of the sense amplifier in FIG. 5 is set to V L, and the voltage supply line of the peripheral circuit portion is set to V CC .

【0020】しかしながら、CMOS・DRAMにおい
て、上述の如くメモリアレー部の動作電圧を低くする
と、著しく動作速度が低下することが判明した。詳細な
解析の結果、その原因がPチャネルMOSトランジスタ
のバックゲートバイアス効果によるしきい値電圧上昇で
あることが明らかになった。すなわち、P形基板中のN
ウェル中に形成されたPチャネルMOSトランジスタの
ソースの電位が内部電源電圧VL、Nウェル(Pチャネ
ルMOSトランジスタのバックゲート)の電位が外部電
源電圧VCCであると、PチャネルMOSトランジスタに
CC−VLのバックゲートバイアスがかかり、そのしき
い値電圧が上昇する。
However, it has been found that in a CMOS DRAM, when the operating voltage of the memory array section is reduced as described above, the operating speed is significantly reduced. As a result of detailed analysis, it has been clarified that the cause is an increase in threshold voltage due to the back gate bias effect of the P-channel MOS transistor. That is, N in the P-type substrate
If the potential of the source of the P-channel MOS transistor formed in the well is the internal power supply voltage V L and the potential of the N-well (the back gate of the P-channel MOS transistor) is the external power supply voltage V CC , V A back gate bias of CC - VL is applied, and the threshold voltage increases.

【0021】図6は、ゲート長1.2μm、ゲート幅1
0μmのPチャネルMOSトランジスタのバックゲート
(Nウェル)電圧とソース電圧との差(バックゲートバ
イアス)に対し、しきい値電圧をプロットしたものであ
る。この例では、バックゲートバイアスが2V印加され
ると、約0.35Vしきい値電圧が上昇する。現在LS
Iで多く用いられている電源電圧VCCに対し、たとえば
L=3Vとすると、0.35Vのしきい値電圧上昇は動
作電圧の10%を越えており、それがそのまま速度劣化
につながる。
FIG. 6 shows a gate length of 1.2 μm and a gate width of 1.
The threshold voltage is plotted against the difference (back gate bias) between the back gate (N well) voltage and the source voltage of a 0 μm P-channel MOS transistor. In this example, when a back gate bias of 2 V is applied, the threshold voltage increases by about 0.35 V. Currently LS
If, for example, V L = 3 V with respect to the power supply voltage V CC frequently used in I, the threshold voltage rise of 0.35 V exceeds 10% of the operating voltage, which directly leads to speed degradation.

【0022】本発明の他の1つの目的は、上記第1の問
題点を解決し、動作の安定は電圧リミッタ回路を提供す
ることにある。
Another object of the present invention is to solve the above first problem and to provide a voltage limiter circuit with stable operation.

【0023】本発明の他の目的は、上記第2の問題点を
解決し、低雑音,小占有面積,低消費電力の電圧リミッ
タ回路を提供することにある。
Another object of the present invention is to solve the above second problem and to provide a voltage limiter circuit with low noise, small occupation area and low power consumption.

【0024】本発明の更に他の目的は、上記第3の問題
点を解決し、高速かつ高信頼性のCMOS・LSI(la
rge scale intergrated aircuit)を提供することにあ
る。
Still another object of the present invention is to solve the above third problem and provide a high-speed and high-reliability CMOS LSI (la
rge scale intergrated aircuit).

【0025】本発明の目的は、上記した他、更に、超大
規模集積回路の実際の構成を提供することにある。
Another object of the present invention is to provide an actual configuration of an ultra-large scale integrated circuit in addition to the above.

【0026】本発明の更に他の目的は、超大規模集積回
路の実際のレイアウトを提供することにある。
It is yet another object of the present invention to provide a practical layout for very large scale integrated circuits.

【0027】[0027]

【課題を解決するための手段】 上記目的の少なくとも
一つを達成するための本発明の代表的な手段の一つは以
下の通りである。即ち、第1電位と第2電位によって規
定される電源電圧を受けるノード(たとえば図40の
4,5)と、前記第1電位を基準として基準電圧を出力
するための基準電圧発生回路(たとえば図40の6)
と、前記基準電圧を受けて内部電圧を出力するための駆
動回路(たとえば図40の7a)と、前記基準電圧発生
回路と前記駆動回路とを接続するための第1配線(たと
えば図40の12や図42の109b)と、前記第1配
線の一辺に沿って設けられる第1シールド線(たとえば
図42の109a)と、前記第1配線の一辺に対向する
他の一辺に沿って設けられる第2シールド線(たとえば
図42の109c)とを具備し、前記第1及び第2シール
ド線は、前記第1電位が供給されるよう半導体装置を構
成する。基準電圧の発生の際に基準とする電位と第1お
よび第2シールド線の電位とが共に第1電位とされるの
で、基準電圧を安定に分配できるようになる。
Means for Solving the Problems One of the representative means of the present invention for achieving at least one of the above objects is as follows. That is, a node (for example, 4, 5 in FIG. 40) receiving a power supply voltage defined by the first potential and the second potential, and a reference voltage generating circuit (for example, FIG. 40-6)
40, a drive circuit (for example, 7a in FIG. 40) for receiving the reference voltage and outputting an internal voltage, and a first wiring (for example, 12a in FIG. 40) for connecting the reference voltage generation circuit and the drive circuit. 42, a first shield line (for example, 109a in FIG. 42) provided along one side of the first wiring, and a first shield line provided along another side opposite to one side of the first wiring. And a second shield line (for example, 109c in FIG. 42), and the first and second shield lines constitute a semiconductor device so that the first potential is supplied. Since the reference potential and the potential of the first and second shield lines are both set to the first potential when the reference voltage is generated, the reference voltage can be distributed stably.

【0028】[0028]

【0029】[0029]

【0030】[0030]

【0031】[0031]

【0032】[0032]

【0033】[0033]

【0034】[0034]

【0035】[0035]

【発明の実施の形態】以下、本発明を実施例を用いて説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to embodiments.

【0036】この説明は、理解を容易にする為に、第
1,第2,第3のグループに分け、この順に説明する。
よって、それぞれのグループにおいて実際の超大規模集
積回路への応用が説明される。しかし、これは、これら
のグループが全く独立のものを意味するものでないこと
は、当業者であれば、理解できるであろう。すなわち、
これらのグループは、それぞれ組み合せて実施すること
が技術的に可能である場合には、その組み合わせを当然
に示唆しているのである。更に、以下の説明で明らかに
なるが、第1,第2、及び第3のグループは、互いに排
せきしあう技術ではなく、ほとんどの場合、組合せるこ
とにより、より相乗的に効果を発揮する技術であること
は、当業者であれば、理解しうるであろう。
This description is divided into first, second, and third groups for easy understanding, and will be described in this order.
Thus, each group describes its application to an actual ultra-large scale integrated circuit. However, this will not be understood by those skilled in the art that these groups are not meant to be completely independent. That is,
These groups naturally suggest the combination when it is technically possible to carry out the combination. Further, as will be apparent from the following description, the first, second, and third groups are not mutually exclusive technologies and, in most cases, are more synergistic when combined. The art will be understood by those skilled in the art.

【0037】〔第1グループ〕以下、本発明の第1のグ
ループの実施例を図面により説明する。以下の説明では
正の基準電圧を発生する場合について説明するが、トラ
ンジスタの極性等を逆にすることによって負の基準電圧
を発生することもできる。
[First Group] Embodiments of a first group of the present invention will be described below with reference to the drawings. In the following description, a case where a positive reference voltage is generated will be described. However, a negative reference voltage can be generated by reversing the polarity and the like of the transistor.

【0038】図1(a)に本発明の第1の実施例の回路
図を示す。この回路は、NチャネルMOSFET・Q61
〜Q63とPチャネルMOSFET・Q64,Q65から成
り、VDDは正電圧の外部電源である。NチャネルMOS
FETのうち、Q62とQ63は標準しきい値電圧VTEを持
つエンハンスメント形FET(以下EMOSと略す)で
あり、Q61はVTEよりも高いしきい値電圧VTEEを持つ
エンハンスメント形FET(以下EEMOSと略す)で
ある。以下、この回路の動作を説明する。
FIG. 1A is a circuit diagram of a first embodiment of the present invention. This circuit is an N-channel MOSFET Q61
Consists to Q 63 and P-channel MOSFET · Q 64, Q 65, V DD is the external power supply positive voltage. N channel MOS
Among FET, Q 62 and Q 63 are enhancement type FET having a standard threshold voltage V TE (hereinafter abbreviated as EMOS), enhancement type FET Q 61 is having a higher threshold voltage V TEE than V TE (Hereinafter abbreviated as EEMOS). Hereinafter, the operation of this circuit will be described.

【0039】PチャネルMOSFET・Q64とQ65
は、ゲートおよびソースを共有しており、いわゆるカレ
ントミラー回路70を構成している。すなわち、Q64
ドレイン電流I1とQ65のドレイン電流I2との比が一定
になるように動作する。その電流比(ミラー比)は、Q
64とQ65との定数比によって定まる。Q61〜Q63の定数
が等しく、いずれも飽和領域で動作しているとすると、
次の3式が成り立つ。
The P-channel MOSFETs Q 64 and Q 65 share a gate and a source, and constitute a so-called current mirror circuit 70. That is, the ratio between the drain current I 2 of the drain currents I 1 and Q 65 of Q 64 operates as a constant. The current ratio (mirror ratio) is Q
Determined by the constant ratio between the 64 and Q 65. Equal constants Q 61 to Q 63, when both are to be operating in the saturation region,
The following three equations hold.

【0040】 I1=(βEE/2)・(V1−VTEE)2 …(7) I1=(βE/2)・(V1−VR−VTE)2 …(8) I2=(βE/2)・(VR−VTE)2 …(9) ここでβEEはEEMOS(Q61)のコンダクタンス係
数、βEはEMOS(Q62,Q63)のコンダクタンス係
数、V1はノード61の電圧である。(7)〜(9)式
より、 V1=2VR …(10) VR=(VTEE−xVTE)/(2−x) …(11) ただし、 x=(αβE)/(βEE) …(12) ここでαはカレントミラー回路70のミラー比(I1
2=α:1)である。特にQ64とQ65の定数が同一の
場合はα=1である。このとき、βEE≒βEならば VR=VTEE−VTE …(13) となる。すなわち、基準電圧VRとしてEEMOSとE
MOSとのしきい値電圧の差の電圧が得られ、これは外
部電源VDDの電圧に依存しない安定な電圧である。な
お、VRのかわりにV1(=2VR)を基準電圧として用
いてもよい。
I 1 = (β EE / 2) · (V 1 −V TEE ) 2 ··· (7) I 1 = (β E / 2) · (V 1 −V R −V TE ) 2 ··· (8) I 2 = (β E / 2 ) · (V R -V TE) 2 ... (9) where beta EE conductance coefficient EEMOS (Q 61), conductance coefficient beta E is EMOS (Q 62, Q 63) , V 1 is the voltage at node 61. (7) than to (9) below, V 1 = 2V R ... ( 10) V R = (V TEE -xV TE) / (2-x) ... (11) However, x = (αβ E) /EE ) (12) where α is the mirror ratio of the current mirror circuit 70 (I 1 :
I 2 = α: 1). In particular, when the constants of Q 64 and Q 65 are the same, α = 1. In this case, the β EE ≒ β E if V R = V TEE -V TE ... (13). That, EEMOS and E as the reference voltage V R
A voltage having a difference between the threshold voltage of the MOS and the MOS is obtained, which is a stable voltage independent of the voltage of the external power supply VDD . Incidentally, V 1 in place of V R (= 2V R) may be used as the reference voltage.

【0041】この基準電圧発生回路の特徴は、前記の従
来技術に比べてMOSFETの特性を合せることが容易
なことである。Q61〜Q63を飽和領域で動作させるため
には、VTEE≧2VTE、すなわちVTEE−VTE≧VTEであ
ればよい。しきい値電圧差V TEE−VTEは従来に比べて
小さく(たとえば0.7Vでき、チャネル領域の不純物
プロファイルの相違を従来に比べて小さくできるからで
ある。
The feature of this reference voltage generating circuit is that
Easy to match MOSFET characteristics compared to conventional technology
That is what. Q61~ Q63To operate in the saturation region
Has VTEE≧ 2VTEIe, VTEE-VTE≧ VTEIn
Just do it. Threshold voltage difference V TEE-VTEIs more than before
Small (for example, 0.7 V, and impurities in the channel region
Because the difference in profile can be made smaller than before
is there.

【0042】本発明による回路ではしきい値電圧の温度
依存性dVT/dTの差異を小さくできるので、温度に
対しても安定な基準電圧を得ることができるが、さらに
温度依存性を小さくするにはミラー比αを調整すればよ
い。次にその方法を説明する。(11)式を温度Tによ
って微分すると、 dVR/dT=(1/(2−x))・(dVTEE/dT) −(x/(2−x))・(dVTE/dT)…(14) したがってdVTEE/dT=x・dVTE/dTとなるよ
うにミラー比αを設定すれば、基準電圧の温度依存性d
R/dT=0にできる。
In the circuit according to the present invention, the difference in the threshold voltage temperature dependence dV T / dT can be reduced, so that a stable reference voltage can be obtained even with temperature, but the temperature dependence is further reduced. May be adjusted by adjusting the mirror ratio α. Next, the method will be described. (11) is differentiated by the temperature T of the equation, dV R / dT = (1 / (2-x)) · (dV TEE / dT) - (x / (2-x)) · (dV TE / dT) ... (14) Therefore, if the mirror ratio α is set so that dV TEE / dT = x · dV TE / dT, the temperature dependency d of the reference voltage can be obtained.
V R / dT = 0.

【0043】なお、本回路に用いるMOSFETのチャ
ネル長は、ある程度長い方が望ましい。たとえば、半導
体装置の他の回路でチャネル長1μm程度のMOSFE
Tが用いられていたとしても、本回路ではそれよりも長
い、たとえば5μm以上のチャネル長のMOSFETを
用いるのがよい。(7)〜(9)式では簡単のため、飽
和領域のドレイン電流はゲート・ソース間電圧にのみ依
存するとしたが、実際にはドレイン・ソース間電圧によ
っても多少変化する。チャネル長が長いほどこの変化の
割合(ドレインコンダクタンス)が小さく、したがって
基準電圧の安定度が良くなる。また、短チャネル効果に
よるしきい値電圧変動を抑えるためにも、チャネル長は
長い方がよい。
It is desirable that the channel length of the MOSFET used in the present circuit is somewhat long. For example, a MOSFE having a channel length of about 1 μm in another circuit of a semiconductor device.
Even if T is used, it is better to use a longer MOSFET, for example, a MOSFET having a channel length of 5 μm or more, in this circuit. In Equations (7) to (9), for simplicity, the drain current in the saturated region depends only on the gate-source voltage. However, the drain current actually varies slightly depending on the drain-source voltage. The longer the channel length is, the smaller the rate of this change (drain conductance) is, and the better the stability of the reference voltage is. Further, in order to suppress threshold voltage fluctuation due to the short channel effect, the longer the channel length is, the better.

【0044】図1 (a),(b),(c) の回路では、基準
電圧を作るためのMOSFET・Q61〜Q63のバックゲ
ートはそれぞれのソースに接続されているが、共通の基
板端子に接続するようにしてもよい。しかし、MOSF
ETのしきい値電圧はバックゲート電圧によって変化す
るので、その影響を避けるためにはソースに接続した方
がよい。
[0044] FIG. 1 (a), in the circuit of (b), (c) is a back gate of the MOSFET · Q 61 ~Q 63 for making the reference voltage is connected to each of the source, a common substrate You may make it connect to a terminal. However, MOSF
Since the threshold voltage of ET changes depending on the back gate voltage, it is better to connect to the source to avoid the influence.

【0045】ここで本発明に用いるカレントミラー回路
について補足しておく。カレントミラー回路は、図1
(a)の実施例に用いられている2個のMOSFETか
ら成る回路に限られない。たとえば、図1(b)または
(c)の回路でもよい。これらの回路はそれぞれカスコ
ード形,ウィルソン形という名称で知られている回路で
ある。これらの回路の特徴は、ミラー特性が良いことで
ある。すなわち、図1(a)のカレントミラー回路で
は、Q64とQ65のドレイン・ソース間電圧の変化によっ
てミラー比αがわずかに変化するが、図1(b)または
図1(c)の回路ではその変化量が少ない。したがっ
て、本発明に適用した場合、ミラー比をより正確に設定
でき、より安定な基準電圧を得ることができる。また、
カレントミラー回路としては、図1(d)に示すよう
な、MOSFETのかわりにバイポーラトランジスタを
用いた回路でもよい。以下の実施例では、簡単のため、
主として図1(a)のカレントミラー回路を用いた図を
掲げてあるが、これらの実施例に図1(b)〜(d)の
回路を適用してもよいことは言うまでもない。
Here, the current mirror circuit used in the present invention will be supplemented. Figure 1 shows the current mirror circuit.
The present invention is not limited to the circuit composed of two MOSFETs used in the embodiment of FIG. For example, the circuit shown in FIG. 1B or 1C may be used. These circuits are known under the names of cascode type and Wilson type, respectively. The feature of these circuits is that they have good mirror characteristics. That is, in the current mirror circuit of FIG. 1A, the mirror ratio α slightly changes due to a change in the drain-source voltage of Q 64 and Q 65 , but the circuit of FIG. 1B or FIG. Then the amount of change is small. Therefore, when applied to the present invention, the mirror ratio can be set more accurately, and a more stable reference voltage can be obtained. Also,
As the current mirror circuit, a circuit using a bipolar transistor instead of the MOSFET as shown in FIG. 1D may be used. In the following examples, for simplicity,
Although a diagram mainly using the current mirror circuit of FIG. 1A is shown, it goes without saying that the circuits of FIGS. 1B to 1D may be applied to these embodiments.

【0046】図8に本発明の第2の実施例を示す。この
回路は図1(a)のQ63を抵抗R61で置き換えたもので
ある。Q61とQ62の定数が等しく、いずれも飽和領域で
動作しているとすると、次の3式が成り立つ。
FIG. 8 shows a second embodiment of the present invention. This circuit is obtained by replacing Q 63 in FIG. 1A with a resistor R 61 . Equal constants Q 61 and Q 62, when both the operating in the saturation region, holds the following three equations.

【0047】 I1=(βEE/2)・(V1−VTEE)2 …(15) I1=(βE/2)・(V1−VR−VTE)2 …(16) I2=VR/R61 …(17) これらの式より、ミラー比α=1,βEE≒βEとして計
算すると、 VR=VTEE−VTE …(18) となり、基準電圧VRとしてEEMOSとEMOSとの
しきい値電圧の差の電圧が得られる。
I 1 = (β EE / 2) · (V 1 −V TEE ) 2 ··· (15) I 1 = (β E / 2) · (V 1 −V R −V TE ) 2 ··· (16) from I 2 = V R / R 61 ... (17) these equations, the mirror ratio alpha = 1, is calculated as β EE ≒ β E, V R = V TEE -V TE ... (18) , and the reference voltage V R As a result, a voltage having a difference between the threshold voltages of EEMOS and EMOS is obtained.

【0048】本実施例の特徴は、EEMOSとEMOS
とのしきい値電圧の差を、図1(a)の場合よりもさら
に小さくできる(原理的にはいくら小さくてもよい)こ
とである。そのため、MOSFETの特性を合せること
がさらに容易である。ただし、通常のMOSプロセスで
は、一般に抵抗よりもMOSFETの方が占有面積が小
さくできるので、しきい値電圧差がある程度大きくても
よい場合は図1(a)の実施例の方が望ましい。
This embodiment is characterized by EEMOS and EMOS
Is smaller than that in FIG. 1A (in principle, it may be as small as possible). Therefore, it is easier to match the characteristics of the MOSFET. However, in the ordinary MOS process, the occupied area of the MOSFET can be generally smaller than that of the resistor. Therefore, when the threshold voltage difference may be large to some extent, the embodiment of FIG.

【0049】図9(a)に本発明の他の実施例を示す。
図1(a)の実施例との相違点は、電流I1とI2との比
を一定に保つ方法にある。図1(a)の場合は、カレン
トミラー回路70が直接I1とI2の比を一定に保ってい
たが、本実施例では2組のカレントミラー回路71およ
び72が間接的にこれを実現する。すなわち、4個のN
チャネルMOSFETから成るカレントミラー回路71
(これは前述のカスコード形である)がI2とI3とを一
定比に保つと同時に、2個のPチャネルMOSFETか
ら成るカレントミラー回路72がI3と(I1+I2)と
を一定比に保つ。これによりI1とI2との比が一定に保
たれる。たとえば、回路71のミラー比をI2:I3
1:1、回路72のミラー比をI3:(I1+I2)=
1:2とすれば、I1:I2=1:1となる。
FIG. 9A shows another embodiment of the present invention.
The difference from the embodiment of FIG. 1A lies in the method of keeping the ratio between the currents I 1 and I 2 constant. In the case of FIG. 1A, the current mirror circuit 70 directly keeps the ratio between I 1 and I 2 constant, but in the present embodiment, two sets of current mirror circuits 71 and 72 indirectly realize this. I do. That is, four N
Current mirror circuit 71 composed of channel MOSFET
(This is the cascode type described above) keeps I 2 and I 3 at a constant ratio, while the current mirror circuit 72 comprising two P-channel MOSFETs keeps I 3 and (I 1 + I 2 ) constant. Keep ratio. This keeps the ratio between I 1 and I 2 constant. For example, if the mirror ratio of the circuit 71 is I 2 : I 3 =
1: 1, the mirror ratio of the circuit 72 is I 3 : (I 1 + I 2 ) =
If 1: 2, I 1 : I 2 = 1: 1.

【0050】本実施例の特徴は、Q62のドレイン・ソー
ス間電圧がほぼ一定になることである。図1(a)の実
施例では、Q62のドレイン(ノード62)の電圧はほぼ
DD−|VTP|(VTPはPチャネルMOSFETのしき
い値電圧)であり、これは外部電源電圧VDDの変動によ
って変化する。ドレイン電圧の変化は、ドレインコンダ
クタンスによるドレイン電流の変化をもたらし、基準電
圧VRの変動を招く。それに対して本実施例では、Q62
のドレイン電圧は2VRに保たれているので、VDDに対
してより安定な基準電圧を得ることができる。
The feature of this embodiment, the drain-source voltage of Q 62 is that substantially constant. In the embodiment of FIG. 1 (a), approximately V DD voltage of the drain (node 62) of Q 62 - | V TP | ( V TP is the threshold voltage of the P-channel MOSFET) is, this external supply voltage It changes according to the fluctuation of V DD . Change in the drain voltage results in a change in the drain current due to the drain conductance, leading to fluctuations in the reference voltage V R. In contrast, in the present embodiment, Q 62
Is maintained at 2V R , so that a more stable reference voltage with respect to V DD can be obtained.

【0051】図9(b)の回路の同様な趣旨の実施例で
ある。この回路では、2個のEEMOSから成るカレン
トミラー回路73がI2とI4とを一定比に保ち、2個の
PチャネルMOSFETから成るカレントミラー回路7
2が、I4と(I1+I2)とを一定比に保つことによ
り、I1とI2の比が一定に保たれる。
This is an embodiment having the same concept as the circuit shown in FIG. In this circuit, a current mirror circuit 73 composed of two EEMOSs maintains a constant ratio between I 2 and I 4 and a current mirror circuit 73 composed of two P-channel MOSFETs.
2 keeps the ratio of I 1 to I 2 constant by keeping I 4 and (I 1 + I 2 ) at a constant ratio.

【0052】これまでの実施例は、いずれもNチャネル
MOSFETのしきい値電圧差を基準とする回路であっ
たが、PチャネルMOSFETのしきい値電圧差を、基
準とすることもできる。図10(a),(b)にその例
を示す。Q74は標準しきい値電圧VTPを持つPチャネル
MOSFETであり、Q73はVTPよりも低い(負で絶対
値が大きい)しきい値電圧VTPEを持つPチャネルMO
SFETである。Q74とQ73がいずれも飽和領域で動作
しているとすると、次の2式が成り立つ。
In each of the embodiments described above, the circuits are based on the threshold voltage difference of the N-channel MOSFET. However, the threshold voltage difference of the P-channel MOSFET can be used as the reference. 10 (a) and 10 (b) show examples. Q 74 is a P-channel MOSFET having a standard threshold voltage V TP , and Q 73 is a P-channel MO having a threshold voltage V TPE lower (negative and larger in absolute value) than V TP.
SFET. Assuming that both Q74 and Q73 operate in the saturation region, the following two equations hold.

【0053】 I1=(βPE/2)・(−V3−VTPE)2 …(19) I2=(βP/2)・(VR−V3−VTP)2 …(20) ここでV3はノード63の電圧、βPE,βEはそれぞれQ
73,Q74のコンダクタンス係数である。こららの式よ
り、I1:I2=1:1、βPE≒βEとして計算すると、 VR=VTP−VTPE …(21) となり、基準電圧VRとしてPチャネルMOSFETの
しきい値電圧差が得られる。
[0053] I 1 = (β PE / 2 ) · (-V 3 -V TPE) 2 ... (19) I 2 = (β P / 2) · (V R -V 3 -V TP) 2 ... (20 Where V 3 is the voltage at node 63 and β PE and β E are Q
73 and Q74 are conductance coefficients. The equation of Korara, I 1: I 2 = 1 : 1, β PE ≒ is calculated as β E, V R = V TP -V TPE ... (21) becomes, as a reference voltage V R of the P-channel MOSFET threshold Value voltage difference is obtained.

【0054】本実施例は、P形の基板上に形成される半
導体集積回路であって安定な基準電圧を必要とするもの
に組み込むのに好適である。前述のように、基準電圧を
作るためのMOSFETのバックゲートはそれぞれのソ
ースに接続することが望ましい。しかし、P形の基板上
の半導体集積回路では、NチャネルMOSFETは基板
上に直接形成され、そのバックゲートはすべて共通の基
板端子に接続されるのが普通である。したがって基板電
圧が変動すると、NチャネルMOSFETのしきい値電
圧が変化する。それに対して、PチャネルMOSFET
はN形のウェル内に形成されるので、各MOSFETの
バックゲート(ウェル)をソースに接続することによっ
て、基板電圧変動の影響を受けないようにすることがで
きる。たとえば、DRAMでは、P形の基板を用い、チ
ップ上に設けた基板電圧発生回路で発生した電圧(通常
−3V程度)を基板に印加するのが普通である。しかし
この基板電圧は、外部電源電圧の変動やメモリの動作に
よって変動しやすい。このような場合には、本実施例の
回路が特に有効である。逆に、N形の基板上に形成され
る半導体集積回路では、NチャネルMOSFETのしき
い値電圧差を基準とする回路の方がよい。
This embodiment is suitable for being incorporated in a semiconductor integrated circuit formed on a P-type substrate, which requires a stable reference voltage. As described above, it is desirable to connect the back gate of the MOSFET for generating the reference voltage to each source. However, in a semiconductor integrated circuit on a P-type substrate, the N-channel MOSFET is usually formed directly on the substrate, and all its back gates are connected to a common substrate terminal. Therefore, when the substrate voltage changes, the threshold voltage of the N-channel MOSFET changes. On the other hand, P-channel MOSFET
Is formed in the N-type well, so that by connecting the back gate (well) of each MOSFET to the source, it is possible to prevent the influence of the substrate voltage fluctuation. For example, in a DRAM, a P-type substrate is used, and a voltage (usually about −3 V) generated by a substrate voltage generating circuit provided on a chip is usually applied to the substrate. However, the substrate voltage is likely to fluctuate due to fluctuations in the external power supply voltage or the operation of the memory. In such a case, the circuit of this embodiment is particularly effective. Conversely, in a semiconductor integrated circuit formed on an N-type substrate, a circuit based on the threshold voltage difference of an N-channel MOSFET is better.

【0055】図10(b)も同様にPチャネルMOSF
ETのしきい値電圧差を基準とする回路である。これま
での実施例との相違点は、動作点(動作電流)の設定方
法にある。これまでの実施例は、基準電圧発生回路内で
自動的に動作点が定まる、いわゆるセルフバイアス方式
の回路であった。しかし、本回路では、動作点を設定す
るための回路76が独立に設けられている。動作点設定
回路76に流れる電流I5は、主として抵抗R62(MO
SFETで置換してもよい)によって定まる。基準電圧
発生回路の動作電流I1およびI2は、I5と2組のカレ
ントミラー回路72および75によって定まる。たとえ
ば、回路72のミラー比をI5:(I1+I2)=1:
2、回路75のミラー比をI5:I2=1:1とすれば、
1=I2=I5となる。
FIG. 10B similarly shows a P-channel MOSF.
This is a circuit based on the threshold voltage difference of ET. The difference from the previous embodiments lies in the method of setting the operating point (operating current). In the embodiments described above, the so-called self-bias system is used, in which the operating point is automatically determined in the reference voltage generating circuit. However, in this circuit, a circuit 76 for setting an operating point is provided independently. The current I 5 flowing through the operating point setting circuit 76, mainly resistors R 62 (MO
SFET). The operating currents I 1 and I 2 of the reference voltage generating circuit are determined by I 5 and two sets of current mirror circuits 72 and 75. For example, if the mirror ratio of the circuit 72 is I 5 : (I 1 + I 2 ) = 1:
2. If the mirror ratio of the circuit 75 is I 5 : I 2 = 1: 1,
I 1 = I 2 = I 5 .

【0056】本回路は、動作点設定回路が独立している
ので、セルフバイアス方式の回路よりも、デバイスのば
らつきによる動作点の変動が少なく、したがって消費電
流のばらつきが少ないという特徴がある。
This circuit is characterized in that the operating point setting circuit is independent, so that the operating point varies less due to device variations and therefore the current consumption varies less than the self-bias circuit.

【0057】なお、セルフバイアス方式の回路では、起
動回路を付けておくことが望ましい。起動回路とは、回
路が望ましくない安定点に陥るのを防止するための回路
である。たとえば図9(a)の回路では、望ましい安定
点は前述のように正常にVRを発生している状態であ
り、このときノード63の電圧V3=2VR、ノード64
の電圧V4≒VDD−|VTP|である。しかし、これ以外
にもI1=I2=0という安定点があり、このときV3
0、V4=VDD、VR=0である。回路がこの安定点に
陥るのを防ぐには、たとえば図11に示すような起動回
路77を付ければよい。PチャネルMOSFET・
75,Q76および抵抗R63(MOSFETによって置換
してもよい)は電流源を構成している。回路が望ましく
ない安定点にあるときはV3=0でEEMOS・Q77
非常通状態であるから、ノード60が電流源によって充
電される。するとQ78が導通状態になってノード63の
電圧を上昇させ、回路を望ましくない安定点から脱出さ
せるように働く。回路が望ましい安定点に到達するとV
3がVTEEを越えてQ77が導通状態になり、ノード60の
電圧が下がる。するとQ78は非導通状態になり、基準電
圧発生回路本体の動作には影響を及ぼさなくなる。
It is desirable that a self-biasing circuit be provided with a starting circuit. The starting circuit is a circuit for preventing the circuit from falling into an undesirable stable point. For example, in the circuit of FIG. 9A, a desirable stable point is a state where V R is normally generated as described above. At this time, the voltage V 3 of the node 63 = 2V R ,
V 4 ≒ V DD − | V TP | However, there is another stable point of I 1 = I 2 = 0. At this time, V 3 =
0, V 4 = V DD , VR = 0. In order to prevent the circuit from falling into this stable point, for example, an activation circuit 77 as shown in FIG. 11 may be provided. P-channel MOSFET
Q 75 , Q 76 and resistor R 63 (which may be replaced by a MOSFET) constitute a current source. Since when in the stable point circuit is undesirable EEMOS · Q 77 at V 3 = 0 is very communication state, node 60 is charged by the current source. Then Q 78 is in a conductive state increases the voltage at node 63 acts to escape from stable point undesirably circuit. When the circuit reaches the desired stability point, V
3 goes above V TEE and Q 77 conducts, causing the voltage at node 60 to drop. Then, Q78 becomes non-conductive, and does not affect the operation of the reference voltage generating circuit main body.

【0058】次に、本発明をDRAMに適用した例を示
す。図12は、メモリアレーを外部電源電圧VCCよりも
低い内部電圧VLで動作させるために、オンチップ電圧
リミッタを設けたDRAMの構成図である。内部電圧V
Lを発生するために、本発明による基準電圧発生回路を
用いている。図中、6は本発明による基準電圧発生回
路、24は差動アンプ、7aおよび7bはバッファ、3
0はワード線昇圧回路、2はメモリセルMCを縦横に配
列したメモリアレー、33はセンスアンプ、31はワー
ドドライバである。
Next, an example in which the present invention is applied to a DRAM will be described. FIG. 12 is a configuration diagram of a DRAM provided with an on-chip voltage limiter in order to operate the memory array at an internal voltage VL lower than the external power supply voltage V CC . Internal voltage V
To generate L , a reference voltage generation circuit according to the present invention is used. In the figure, 6 is a reference voltage generating circuit according to the present invention, 24 is a differential amplifier, 7a and 7b are buffers, 3
0 is a word line booster circuit, 2 is a memory array in which memory cells MC are arranged vertically and horizontally, 33 is a sense amplifier, and 31 is a word driver.

【0059】差動アンプ24と2個の抵抗R21,R
22は、基準電圧発生回路6の出力電圧VRから、次式の
ようにメモリアレーの動作電圧VR′を作るための回路
である。
The differential amplifier 24 and the two resistors R 21 and R
22, the output voltage V R of the reference voltage generating circuit 6 is a circuit for producing an operating voltage V R 'of the memory array as shown in the following equation.

【0060】 VR′=((R21+R22)/(R22))・VR …(22) VRは、前述のようにFETのしきい値電圧差を基準と
しているため、必ずしもメモリアレーの動作電圧として
適当な電圧であるとは限らない。そのためにこの回路に
よってVRからVR′への変換を行っている。たとえば、
R=1V,VR′=3Vならば、R21:R22=2:1と
すればよい。また、R21とR22を可変にして、VR′の
微調整、いわゆるトリミングができるようにしてもよ
い。トリミングの方法としては、たとえば前記米国特許
に記載されている方法を用いることができる。
V R ′ = ((R 21 + R 22 ) / (R 22 )) · V R (22) Since V R is based on the threshold voltage difference of the FET as described above, the memory is not necessarily used. The operating voltage of the array is not always appropriate. And performs conversion to V R 'from V R by the circuit for that. For example,
If V R = 1 V and V R ′ = 3 V, then R 21 : R 22 = 2: 1. Also, the R 21 and R 22 variable, the fine adjustment of V R ', may be so-called trimming. As the trimming method, for example, the method described in the aforementioned US Patent can be used.

【0061】バッファ7aおよび7bは、VR′の電流
駆動能力を高めるための回路である。バッファは、MO
SFET・Q21〜Q24と電流源I25から成る差動アンプ
と、MOSFET・Q26と電流源I27から成る出力段に
よって構成されている。なお、7bの構成は7aと同一
なので、図では記載を省略してある。この回路は、出力
段から差動アンプの入力へフィードバックがかかってい
るので、出力VL1,VL2の電圧が入力電圧VR′に追随
するように動作する。すなわち、電圧値はそのままで駆
動能力の大きな出力VL1,VL2を得ることができる。V
L1,VL2は、それぞれセンスアンプ,メモリセルのワー
ド線を駆動するのに用いられる。本実施例では、ワード
線電圧をメモリアレーの動作電圧(ここではVL1)より
も高くする、ワードブーストと呼ばれる手法を用いてい
る。そのために、ワード線昇圧回路30を設けてある。
そのために、ワード線昇圧回路30を設けてある。ただ
し、30の電源は、外部電源VCCではなく内部電源VL2
である。したがって、ワード線駆動信号φXはVL2を基
準に昇圧される。ワードドライバ31は、φXとデコー
ダ出力XDとを受けて、ワード線WLを駆動する。
[0061] buffers 7a and 7b is a circuit for increasing the current driving capability of the V R '. Buffer is MO
A differential amplifier consisting of SFET · Q 21 ~Q 24 and the current source I 25, is constituted by an output stage composed of MOSFET · Q 26 and a current source I 27. Since the configuration of 7b is the same as that of 7a, it is omitted in the figure. Since feedback is applied from the output stage to the input of the differential amplifier, this circuit operates so that the voltages of the outputs V L1 and V L2 follow the input voltage V R ′. That is, it is possible to obtain the outputs V L1 and V L2 having a large driving ability without changing the voltage value. V
L1 and V L2 are used to drive a sense amplifier and a word line of a memory cell, respectively. In the present embodiment, a method called word boost, in which the word line voltage is made higher than the operating voltage of the memory array (here, V L1 ), is used. For this purpose, a word line boosting circuit 30 is provided.
For this purpose, a word line boosting circuit 30 is provided. However, the power supply of 30 is not the external power supply V CC but the internal power supply V L2
It is. Therefore, the word line drive signal φ X is boosted based on V L2 . Word driver 31 receives φ X and decoder output XD, and drives word line WL.

【0062】本実施例に用いられているセンスアンプ3
3は、PチャネルMOSFET・Q125,Q126とNチャ
ネルMOSFET・Q127,Q128から成る、通常のCM
OSセンスアンプである。33は、φSを高レベルに、
/φSを低レベルにしてMOSFET・Q136,Q137
導通させることにより、起動される。ただし、Q137
ソースは、外部電源VCCではなく内部電源VL1に接続さ
れているので、33は動作することにより、データ線の
高レベル側はVL1に、低レベル側は設置電位になる。す
なわち、データ線の振幅はVL1に抑えられる。
The sense amplifier 3 used in this embodiment
3 is a normal CM comprising P-channel MOSFETs Q 125 and Q 126 and N-channel MOSFETs Q 127 and Q 128.
An OS sense amplifier. 33 sets φ S to a high level,
It is activated by lowering / φ S to make the MOSFETs Q 136 and Q 137 conductive. However, the source of Q 137 is because it is connected to the external power supply V in CC without an internal power supply V L1, by 33 to operate, the high level side of the data line in V L1, the low level side is ground potential Become. That is, the amplitude of the data line is suppressed to VL1 .

【0063】次に、本発明をDRAMに適用した他の実
施例を紹介する。図13は本発明を適用した16Mビッ
トDRAMの回路図、図14はチップ内レイアウト図、
図15は電圧リミッタ13の詳細レイアウト図である。
なお、レイアウト図においては、簡単のため、一部の回
路は記載を省略してある。図中、1は半導体チップ、2
はメモリアレー、31はワードドライバ、32はロウデ
コーダ、33はセンスアンプ、34はデータ線プリチャ
ージ回路、35はデータ線選択回路、36Lおよび36
Rはスイッチ回路、37はカラムデコーダ、38はメイ
ンアンプ、39はデータ出力バッファ、40はデータ入
力バッファ、41は書込み回路、42はロウアドレスバ
ッファ、43はカラムアドレスバッファ、44はタイミ
ング発生回路、45はセンスアンプ駆動信号発生回路、
46はワード線電圧発生回路、47はデータ線プリチャ
ージ線圧発生回路、48は基板電圧発生回路である。電
圧リミッタ回路13の中の6は本発明による基準電圧発
生回路、6aは電圧変換回路、7a,7b,7cは駆動
回路、4a,4b,4cは接地VSSのボンディングパッ
ド、5a,5bは外部電源電圧VCCのボンディングパッ
ドである。基準電圧発生回路6は外部電源電圧VCC(こ
こでは5V)に対して安定化された電圧VR(ここでは
1.1V)を発生し、電圧変換回路6aはそれぞれVR
(ここでは3.3V)に変換する。駆動回路は、VR′を
もとに、メモリアレー用の電源電圧VL1、周辺回路用の
電源電圧VL2を発生する。この例では、VL1,VL2の電
圧レベルは、ともに3.3Vである。
Next, another embodiment in which the present invention is applied to a DRAM will be introduced. FIG. 13 is a circuit diagram of a 16 Mbit DRAM to which the present invention is applied, FIG. 14 is a layout diagram in a chip,
FIG. 15 is a detailed layout diagram of the voltage limiter 13.
In the layout diagram, some circuits are omitted for simplicity. In the figure, 1 is a semiconductor chip, 2
Is a memory array, 31 is a word driver, 32 is a row decoder, 33 is a sense amplifier, 34 is a data line precharge circuit, 35 is a data line selection circuit, and 36L and 36
R is a switch circuit, 37 is a column decoder, 38 is a main amplifier, 39 is a data output buffer, 40 is a data input buffer, 41 is a write circuit, 42 is a row address buffer, 43 is a column address buffer, 44 is a timing generation circuit, 45 is a sense amplifier drive signal generation circuit,
46 is a word line voltage generation circuit, 47 is a data line precharge line pressure generation circuit, and 48 is a substrate voltage generation circuit. Reference voltage generating circuit 6 according to the invention in the voltage limiter circuit 13, 6a voltage conversion circuit, 7a, 7b, 7c are drive circuit, 4a, 4b, 4c the bonding pads of the ground V SS, 5a, 5b external This is a bonding pad for the power supply voltage V CC . Reference voltage generation circuit 6 generates a regulated voltage V R (1.1V in this case) with respect to (5V in this case) the external power supply voltage V CC, the voltage converter 6a each V R '
(In this case, 3.3V). The drive circuit generates a power supply voltage V L1 for a memory array and a power supply voltage V L2 for a peripheral circuit based on V R ′. In this example, the voltage levels of V L1 and V L2 are both 3.3V.

【0064】本実施例の第1の特徴は、周辺回路にも電
圧リミッタ回路を適用したことである。VL1は45およ
び47に、VL2は32,37,38,40,41,4
2,43,44,46,48にそれぞれ供給される。す
なわち、データ出力バッファ39以外の回路は内部電源
電圧VL1もしくはVL2で動作する。周辺回路をも外部電
源電圧VCCよりも低い安定化された電圧VL1で動作させ
ることにより、周辺回路で消費される電力を低減するこ
とができ、またその動作を安定化することができる。
The first feature of this embodiment is that a voltage limiter circuit is also applied to peripheral circuits. V L1 is 45 and 47, and V L2 is 32, 37, 38, 40, 41, 4
2, 43, 44, 46, and 48, respectively. That is, circuits other than the data output buffer 39 operate at the internal power supply voltage V L1 or V L2 . By operating the peripheral circuit also at the stabilized voltage V L1 lower than the external power supply voltage V CC , the power consumed by the peripheral circuit can be reduced and the operation can be stabilized.

【0065】本実施例の第2の特徴は、電圧リミッタ回
路13を半導体チップの中央に配置したことである。こ
れにより、内部電源電圧VL1,VL2の配線11a,11
bのインピーダンスによる電圧降下が小さくなる。その
ため、VL1,VL2を電源とする回路の動作が安定かつ高
速になる。
A second feature of the present embodiment is that the voltage limiter circuit 13 is arranged at the center of the semiconductor chip. As a result, the wirings 11a and 11a of the internal power supply voltages V L1 and V L2 are
The voltage drop due to the impedance b becomes small. Therefore, the operation of the circuit using V L1 and V L2 as the power supply becomes stable and high speed.

【0066】本実施例の第3の特徴は、接地配線の方法
にある。まず、基準電圧発生回路および電圧変換回路用
としては、専用の短い接地配線8を設ける。次に、駆動
回路用としては接地配線9aおよび9bを設ける。そし
て、電圧リミッタ回路用のボンディングパッド4bは、
他の回路用のボンディングパッド4a,4cとは別に設
ける。これにより、各回路が動作するときに流れる電流
によって接地配線上に発生する雑音が、他の回路に悪影
響を与えるのを防止できる。特に、基準電圧発生回路お
よび電圧変換回路の接地配線に雑音が生ずると、内部電
源電圧VL1,VL2のレベルが変動し、チップ内のほとん
どすべての回路に影響を与えるので、この配線8は極力
短くし、かつ他の接地配線とは分離しておくことが望ま
しい。そのためには、ポンディングパッドから別にして
おくのが最も望ましいが、ボンディングパッドは共通に
して配線の取り出し部から分離するという方式でもよ
い。また、図には示していないが、メモリアレー用の接
地配線も、他の配線とは分離しておくことが望ましい。
なぜならば、DRAMでは、センスアンプが増幅動作を
行うとき、多数のデータ線(その容量は通常合計数千p
F)が同時に充放電され、接地配線に大きな雑音が発生
するからである。
The third feature of this embodiment resides in a method of ground wiring. First, a dedicated short ground wiring 8 is provided for the reference voltage generation circuit and the voltage conversion circuit. Next, ground wirings 9a and 9b are provided for the driving circuit. The bonding pad 4b for the voltage limiter circuit is
It is provided separately from the bonding pads 4a and 4c for other circuits. Thus, it is possible to prevent the noise generated on the ground wiring due to the current flowing when each circuit operates from affecting the other circuits. In particular, if noise is generated in the ground wiring of the reference voltage generation circuit and the voltage conversion circuit, the levels of the internal power supply voltages V L1 and V L2 fluctuate and affect almost all circuits in the chip. It is desirable to keep the distance as short as possible and separate it from other ground wiring. For this purpose, it is most preferable to separate the bonding pads from the bonding pads. However, a method may be used in which the bonding pads are commonly used and separated from the wiring extraction portion. Although not shown in the figure, it is desirable that the ground wiring for the memory array be separated from other wirings.
This is because in a DRAM, when the sense amplifier performs an amplification operation, a large number of data lines (the capacity of which is usually several thousand p
F) is charged and discharged at the same time, and large noise is generated in the ground wiring.

【0067】本実施例の第4の特徴は、電源配線の方法
にある。外部電源電圧VCC用のボンディングパッドは、
メモリアレー用の5aと、周辺回路用の5bとで別に設
ける。メモリアレー用の駆動回路7aは5aに、周辺回
路用の駆動回路7b,7cは5bにそれぞれ近接して配
置する。これにより、電源電圧10a,10bでの電圧
降下を低減できる。もちろんこの電圧降下分は各駆動回
路で吸収するようになっているが、降下分があまりに大
きいと吸収しきれなくなり、内部電源電圧VL1もしくは
L2の低下を招くことがある。これを防ぐためには、本
実施例のように、配線10a,10bのインピーダンス
を小さくすることが望ましい。周辺回路用とメモリアレ
ー用とでボンディングパッドを別に設けたのは、上述の
接地の場合と同様、回路が動作するときに流れる電流に
よって電源電線上に発生する雑音が、他の回路に悪影響
を与えるのを防止するためである。基準電圧発生回路お
よび電圧変換回路用の電源は、ここでは5bから配線し
ているが、もちろん別のボンディングパッドを設けても
よい。
The fourth feature of the present embodiment lies in the method of power supply wiring. The bonding pad for the external power supply voltage V CC
5a for the memory array and 5b for the peripheral circuit are separately provided. The drive circuit 7a for the memory array is arranged near 5a, and the drive circuits 7b and 7c for the peripheral circuits are arranged close to 5b. Thereby, the voltage drop at the power supply voltages 10a and 10b can be reduced. Of course, this voltage drop is adapted to absorb the respective driving circuits, drop ceases completely absorbed too large, resulting in deterioration of the internal power supply voltage V L1 or V L2. In order to prevent this, it is desirable to reduce the impedance of the wirings 10a and 10b as in this embodiment. The reason why bonding pads are separately provided for the peripheral circuit and the memory array is that, similarly to the case of the above-mentioned grounding, noise generated on the power supply line due to current flowing when the circuit operates adversely affects other circuits. This is to prevent giving. The power supply for the reference voltage generation circuit and the voltage conversion circuit is wired from 5b here, but of course another bonding pad may be provided.

【0068】なお、図には示していないが、データ出力
バッファ用の接地配線および電源配線も、他の接地配線
および電源配線とはそれぞれ分離しておくことが望まし
い。なぜならば、データ出力バッファが動作するときに
は外部負荷(通常数百pF)が充放電されるため、接地
配線および電源配線(データ出力バッファは外部電源電
圧VCCで直接動作する)に大きな雑音が発生するからで
ある。
Although not shown in the figure, it is desirable that the ground wiring and the power supply wiring for the data output buffer are also separated from the other ground wirings and the power supply wiring. Because, when the data output buffer operates, an external load (usually several hundred pF) is charged and discharged, so that a large noise is generated on the ground wiring and the power supply wiring (the data output buffer operates directly at the external power supply voltage V CC ). Because you do.

【0069】以下、本実施例の各部について詳細に説明
する。
Hereinafter, each part of this embodiment will be described in detail.

【0070】まず、基準電圧発生回路6について述べ
る。基準電圧発生回路としては、図1(a)〜(d),
図8〜図11に示した回路を用いることができる。ここ
で、前述のように、基板電位変動の影響を少なくするた
めには、各MOSFETのバックゲートはそれぞれのソ
ースに接続することが望ましい。たとえば図10
(a),(b)の回路では、PチャネルMOSFET・
73とQ74とのしきい値電圧差が基準電圧VRとなる。
この場合は、Q73とQ74としては、たとえば図16
(a),(b)に示す構造のPチャネルMOSFETを
用いればよい。同図16(a)はレイアウト図、図16
(b)は断面図である。図中、101はP形の半導体基
板、102はN形のウェル、103はN+拡散層、10
7はP+拡散層、104はアイソレーション用のSiO
2、106はゲートとなる多結晶シリコンもしくは金
属、113は層間絶縁膜、108は配線層、115は保
護膜、116はコンタクト孔である。ソース拡散層(図
の左側のP+拡散層)とNウェルとが、配線層108に
よって接続されている。この端子が図10(a),
(b)の回路図のノード66に相当する。この構造は通
常のCMOSプロセスで作ることができる。図17
(a),(b)は、ウェルを二重構造にした例である。
図中,111はN形の基板、112はP形のウェルであ
る。このように、ウェルを二重構造にして、外側のウェ
ル112の電位を固定(たとえば接地)することによ
り、基板111とMOSFETのバックゲート102と
が静電的にシールドされる。したがって、それらの間の
寄生容量を介した干渉雑音を防止でき、基板電位変動の
影響をほぼ完全になくすることができる。なお、基板1
11はたとえば外部電源VCCに接続すればよい。この構
造は通常のCMOSプロセスにウェルを形成する工程を
一つ追加するだけで作ることができ、比較的低コストで
大きな効果が得られる。
First, the reference voltage generating circuit 6 will be described. As the reference voltage generating circuit, FIGS.
The circuits shown in FIGS. 8 to 11 can be used. Here, as described above, in order to reduce the influence of the substrate potential fluctuation, it is desirable that the back gate of each MOSFET is connected to each source. For example, FIG.
In the circuits (a) and (b), a P-channel MOSFET
Threshold voltage difference between Q 73 and Q 74 is the reference voltage V R.
In this case, as Q 73 and Q 74 , for example, FIG.
A P-channel MOSFET having the structure shown in FIGS. FIG. 16A is a layout diagram, and FIG.
(B) is a sectional view. In the figure, 101 is a P-type semiconductor substrate, 102 is an N-type well, 103 is an N + diffusion layer,
7 is a P + diffusion layer, 104 is SiO for isolation.
2 and 106 are polycrystalline silicon or metal serving as a gate, 113 is an interlayer insulating film, 108 is a wiring layer, 115 is a protective film, and 116 is a contact hole. The source diffusion layer (the P + diffusion layer on the left side in the figure) and the N well are connected by the wiring layer 108. This terminal is shown in FIG.
This corresponds to the node 66 in the circuit diagram of FIG. This structure can be made by a normal CMOS process. FIG.
(A), (b) is an example in which the well has a double structure.
In the figure, 111 is an N-type substrate, and 112 is a P-type well. In this way, by forming the well into a double structure and fixing the potential of the outer well 112 (for example, grounding), the substrate 111 and the back gate 102 of the MOSFET are electrostatically shielded. Therefore, it is possible to prevent interference noise via a parasitic capacitance between them, and it is possible to almost completely eliminate the influence of substrate potential fluctuation. The substrate 1
11 may be connected to, for example, an external power supply V CC . This structure can be made by adding only one step of forming a well to a normal CMOS process, and a great effect can be obtained at a relatively low cost.

【0071】図1(a)〜(d)、図8、図9(a),
(b)図11の回路では、NチャネルMOSFET・Q
61とQ62とのしきい値電圧差が基準電圧となる。これら
の回路を用いる場合は、図16(a),(b)または図
17(a),(b)において導電形を逆にした構造のN
チャネルMOSFETを用いればよい。
FIGS. 1 (a) to 1 (d), FIGS. 8, 9 (a),
(B) In the circuit of FIG. 11, the N-channel MOSFET Q
Threshold voltage difference between the 61 and Q 62 is a reference voltage. When these circuits are used, the N type having a structure in which the conductivity type is reversed in FIGS. 16A and 16B or FIGS. 17A and 17B is used.
A channel MOSFET may be used.

【0072】基準電圧を発生するための一対のMOSF
ET図10(a),(b)の場合はQ73とQ74、図1
(a)〜(d)、図8、図7(a),(b)、図11の
場合はQ61とQ62)のレイアウトパターンは、幾何学的
に合同な図形とし、配置する方向も同一にするのが、製
造プロセスのばらつきの影響を少なくする意味で望まし
い。たとえば、ソース・ドレイン拡散層上のコンタクト
孔の配置方法を同一にすることにより、拡散層抵抗の影
響を同じにすることができる。また、チャネルの方向を
同じにすることにより、結晶面方向による移動度の差の
影響をなくすことができる。
A pair of MOSFs for generating a reference voltage
In the case of ET FIGS. 10 (a) and 10 (b), Q 73 and Q 74 , FIG.
(A) ~ (d), 8, FIG. 7 (a), the layout pattern of (b), Q 61 and Q 62 in the case of FIG. 11) is to geometrically congruent figures, also the direction of placing It is desirable to make them the same from the viewpoint of reducing the influence of manufacturing process variations. For example, by making the arrangement method of the contact holes on the source / drain diffusion layers the same, the influence of the diffusion layer resistance can be made the same. Further, by making the channel direction the same, the influence of the difference in mobility depending on the crystal plane direction can be eliminated.

【0073】次に、電圧変換回路6aについて述べる。
電圧変換回路の一実現方法を図18に示す。図中、24
は差動増幅器、25はトリミング回路、Q39〜Q47およ
びQ49はPチャネルMOSFET、F4〜F7はヒューズ
である。これに関連する実施例が図35,図37,図3
9(a)で説明されるので、これを参照すれば、一層明
らかになるであろう。この回路は、基準電圧VRの定数
倍の電圧VR′を発生する。また、製造プロセスなどに
よるVRのばらつきを補償するための電圧の微調整(ト
リミング)が可能である。
Next, the voltage conversion circuit 6a will be described.
FIG. 18 shows one implementation method of the voltage conversion circuit. In the figure, 24
Is a differential amplifier, 25 is a trimming circuit, Q 39 to Q 47 and Q 49 are P-channel MOSFETs, and F 4 to F 7 are fuses. Embodiments related to this are shown in FIGS.
9 (a), which will be more apparent upon reference to this. This circuit generates a voltage V R 'constant multiple of the reference voltage V R. Also, fine adjustment of the voltage to compensate for variations in V R due to the manufacturing process (trimming) is possible.

【0074】差動増幅器24の入力端子の一方には、V
Rが入力され、他方にはVR′をMOSFETQ44〜Q47
およびQ39〜Q42によって分割した電圧VR″が帰還さ
れている。24の増幅率が十分大きいとすれば、出力電
圧VR′は次式で与えられる。
One of the input terminals of the differential amplifier 24 has V
R is input, MOSFET Q 44 to Q 47 and V R 'to the other
And the voltage V R ″ divided by Q 39 to Q 42 is fed back. If the amplification factor of 24 is sufficiently large, the output voltage V R ′ is given by the following equation.

【0075】VR′=((RT1+RT2)/RT2)・VR ここで、RT1はQ44〜Q47から成る回路を等価的に抵抗
とみなしたときの抵抗値、RT2はQ39〜Q42から成る回
路を等価的に抵抗とみなしたときの抵抗値である。ヒュ
ーズを切断することによりRT1,RT2が変わるので、V
R′を調整することができる。VR,VR′の標準値は、
前述のようにそれぞれ1.1V,3.3Vであるから、ヒ
ューズを切断しないときはRT1:RT2=2:1としてお
く。VR>1.1VのときはF4〜F6を切断することによ
りRT2を大きくし、VR<1.1VのときはF7を切断す
ることによりRT1を大きくして、VR′が標準値から大
きくはずれないように調節することができる。
[0075] V R '= ((R T1 + R T2) / R T2) · V R wherein, R T1 resistance value when regarded as equivalent to resistance circuit consisting of Q 44 ~Q 47, R T2 Is a resistance value when the circuit composed of Q 39 to Q 42 is equivalently regarded as a resistance. By cutting the fuse, R T1 and R T2 change.
R ′ can be adjusted. Standard values of V R, V R 'is,
Since the voltages are 1.1 V and 3.3 V, respectively, as described above, R T1 : R T2 = 2: 1 when the fuse is not cut. When V R > 1.1 V, R T2 is increased by cutting F 4 to F 6, and when V R <1.1 V, R T1 is increased by cutting F 7 to increase V R. 'Can be adjusted so as not to deviate significantly from the standard value.

【0076】MOSFET・Q49およびQ50はテストモ
ードのときにVR′=0Vとするためのものである。テ
ストモードのときは信号TEがVCCレベルになり、出力
R′は0Vになる。
[0076] MOSFET · Q 49 and Q 50 is for the V R '= 0V when the test mode. In the test mode, the signal TE is at the V CC level, and the output V R 'is at 0 V.

【0077】図18に示した回路は、米国特許第410
0437号に記載されている回路に比べて、通常のMO
Sプロセスで作った場合の占有面積が小さいという利点
がある。すなわち、米国特許に記載されている回路で
は、出力電圧VR′を分割するための素子として、抵抗
を用いていたのに対し、図18の回路ではMOSFET
を用いている。回路の消費電流を低減するためには、電
圧分割用素子の等価抵抗はかなり大きく(数百kΩ程
度)なければならない。通常のMOSプロセスでは、抵
抗よりもMOSFETの方が、小面積で等価抵抗の大き
い素子が得られる。ただし、MOSFETを用いると、
そのしきい値電圧の変動によってVR′の特性が変動す
ることが懸念されるが、MOSFETのチャネル幅・チ
ャネル長を十分大きくしてばらつきを抑え、バックゲー
トをソースに接続して基板電位変動の影響を回避し、さ
らにしきい値電圧のばらつき分も見込んでヒューズの切
断方法を選択することにより、解決できる。なお、この
トリミングに用いるMOSFETは、基板電位変動の影
響を少なくするため、図16(a),(b)または図1
7(a),(b)に示した構造にすることが望ましい。
The circuit shown in FIG.
In comparison with the circuit described in
There is an advantage that the area occupied by the S process is small. That is, in the circuit described in U.S. Patent, as an element for dividing the output voltage V R ', whereas have used resistors in the circuit of Figure 18 is MOSFET
Is used. In order to reduce the current consumption of the circuit, the equivalent resistance of the voltage dividing element must be considerably large (about several hundred kΩ). In a normal MOS process, an element having a smaller area and a larger equivalent resistance can be obtained with a MOSFET than with a resistor. However, if MOSFET is used,
There is a concern that the characteristics of V R ′ may fluctuate due to the fluctuation of the threshold voltage. However, the channel width and channel length of the MOSFET are made sufficiently large to suppress the fluctuation, and the back gate is connected to the source to change the substrate potential. Can be solved by avoiding the effect of the above and selecting the fuse cutting method in consideration of the variation of the threshold voltage. The MOSFET used for this trimming is shown in FIGS. 16A and 16B or FIG.
It is desirable to adopt the structure shown in FIGS.

【0078】基準電圧VR,VR′の端子には、接地との
間に大きな容量のキャパシタを付加しておくのが望まし
い。これは、VR,VR′の高周波に対するインピーダン
スを低減させ、高周波雑音をバイパスさせるためであ
る。特に、図15のように、VR′の配線12aがやむ
を得ず他の配線と交差する場合には、電圧リミッタ回路
の動作を安定化する(発振を防止する)意味もある。こ
の理由を図19を参照して説明する。
It is desirable to add a large-capacity capacitor between the terminals of the reference voltages V R and V R 'between the terminals and the ground. This is to reduce the impedance of V R , V R ′ to high frequencies and to bypass high frequency noise. In particular, as shown in FIG. 15, when the V R ′ wiring 12a inevitably intersects with other wirings, it also has the meaning of stabilizing the operation of the voltage limiter circuit (preventing oscillation). The reason will be described with reference to FIG.

【0079】駆動回路7a,7bは、それぞれVR′か
ら電流駆動能力の大きい電圧VL1,VL2を作る。このV
L1,VL2自体、あるいはパルス発生回路14のようなV
L2を電源として動作する回路の出力(その電圧レベルは
L2)の配線16がVR′の配線が、VR′の配線12a
と交差していると、17a〜17cに示すように、配線
間の寄生容量CC3を介した帰還ループが生ずる。このル
ープの利得が1(0dB)より大きいと回路は発振し、
1より小さくても余裕が少ないと回路動作が不安定にな
る。これを防止するためには、VR′と接地との間にC
C1〜CC3よりも十分大きなキャパシタCR1,CR2を挿入
し、ループの利得を十分小さく(たとえば−10dB以
下)しておけばよい。
The driving circuits 7a and 7b respectively generate voltages V L1 and V L2 having large current driving capability from V R '. This V
L1 , V L2 itself or V such as the pulse generation circuit 14
The output of the circuit which operates the L2 as the power supply (the voltage level V L2) wiring 16 of V R 'wiring is, V R' wire 12a of
When they intersect with each other, a feedback loop occurs via the parasitic capacitance C C3 between the wirings as shown in 17a to 17c. If the gain of this loop is greater than 1 (0 dB), the circuit will oscillate,
If the margin is small even if it is smaller than 1, the circuit operation becomes unstable. In order to prevent this, C R is connected between VR 'and ground.
Capacitors C R1 and C R2, which are sufficiently larger than C 1 to C C3 , may be inserted to make the loop gain sufficiently small (for example, -10 dB or less).

【0080】ここで用いるキャパシタの実現方法の一例
を図20(a),(b)に示す。図20(a)はレイア
ウト図、図20(b)は断面図である。図中、101は
P形の半導体基板、102はN形のウェル、103はN
+拡散層、104はアイソレーション用のSiO2、1
05はゲート絶縁膜、106はゲートとなる多結晶シリ
コンもしくは金属、113は層間絶縁膜、108は配線
層、115は保護層、116はコンタクト孔である。キ
ャパシタは、通常のMOSキャパシタと同じように、ゲ
ート絶縁膜をはさんで、ゲート106と基板表面102
aとの間に形成される。キャパシタ絶縁膜として薄いゲ
ート絶縁膜を用いているために、比較的小面積で大きな
静電容量が得られるのが特徴である。ただし、通常のM
OSキャパシタと異なる点は、ゲート下にNウェルがあ
るためにしきい値電圧(フラットバンド電圧)が負であ
ることである。したがって、ゲート側が正になるように
一方向の電圧が印加されるかぎり、その収電容量はほと
んど一定であるという特徴がある。このキャパシタを作
るのに必要な工程は、ウェル形成,アイソレーション領
域形成,ゲート絶縁膜形成,ゲート形成,拡散層形成、
および配線の各工程であるが、これらはいずれも通常の
CMOSプロセスに含まれている工程である。したがっ
て、CMOSプロセスで製造される半導体装置ならば、
本キャパシタを作るために特に工程を追加する必要はな
い。
FIGS. 20A and 20B show an example of a method of realizing the capacitor used here. FIG. 20A is a layout diagram, and FIG. 20B is a sectional view. In the figure, 101 is a P-type semiconductor substrate, 102 is an N-type well, and 103 is N
+ Diffusion layer 104 is SiO 2 for isolation, 1
05 is a gate insulating film, 106 is polycrystalline silicon or metal serving as a gate, 113 is an interlayer insulating film, 108 is a wiring layer, 115 is a protective layer, and 116 is a contact hole. The capacitor has a gate 106 and a substrate surface 102 sandwiched by a gate insulating film in the same manner as a normal MOS capacitor.
a is formed between them. Since a thin gate insulating film is used as the capacitor insulating film, it is characterized in that a large capacitance can be obtained in a relatively small area. However, the usual M
The difference from the OS capacitor is that the threshold voltage (flat band voltage) is negative because there is an N well under the gate. Therefore, as long as a voltage in one direction is applied so that the gate side becomes positive, there is a characteristic that the power collection capacity is almost constant. The steps required to make this capacitor are well formation, isolation area formation, gate insulation film formation, gate formation, diffusion layer formation,
And the steps of wiring, all of which are steps included in a normal CMOS process. Therefore, if the semiconductor device is manufactured by a CMOS process,
There is no need to add any additional steps to make this capacitor.

【0081】駆動回路7a,7bの一実現方法を図21
(a)に示す。図中、21は差動増幅器であり、MOS
FET・Q21〜Q25から成る。22は出力段であり、M
OSFET・Q26〜Q27から成る。CLは駆動回路の負
荷(メモリアレーもしくは周辺回路)を等価的に1つの
キャパシタで表したものである。差動増幅器21の2個
の入力端子のうち、一方には基準電圧VR′が入力さ
れ、他方には出力段からVL1(VL2)が帰還されてい
る。したがって、この回路はVL1(VL2)がVR′に追
随するように動作する。23は21,22から成る帰還
増幅器の動作を安定にするための、いわゆる位補償回路
である。MOSFET・Q28〜Q30は、駆動回路が非活
性状態のとき出力を高インピーダンスにするため、およ
びテストモードのときにVL1(VL2)をVCCレベルにす
るためである。すなわち、非活性状態のときはテスト信
号TEが低レベル、活性化信号φ1′(φ2′)が低レベ
ルであり、Q26のゲートVCCレベルになり、出力V
L1(VL2)が高インピーダンスになる。また、このとき
はQ25,Q27が非導通状態になるため、回路の消費電力
が低減される。テストモードのときは、TEがVCCレベ
ルになり、Q6のゲートが低レベルになり、VCCが直接
出力される。駆動回路7cの一実現方法を図21(b)
に示す。この回路でも、活性化信号φ3′が低レベルの
ときは、出力は高インピーダンスになる。なお、この回
の位相補償回路は7bのそれで兼用できる(7bと7c
は並列に接続されているため)ので、ここには特に位相
補償回路は設けていない。
FIG. 21 shows a method for realizing the driving circuits 7a and 7b.
(A). In the figure, reference numeral 21 denotes a differential amplifier,
Consisting of FET · Q 21 ~Q 25. 22 is an output stage;
Consisting of OSFET · Q 26 ~Q 27. CL is equivalent to a load of a drive circuit (memory array or peripheral circuit) expressed by one capacitor. One of the two input terminals of the differential amplifier 21 receives the reference voltage V R ', and the other receives V L1 (V L2 ) from the output stage. Therefore, this circuit operates such that V L1 (V L2 ) follows V R ′. Reference numeral 23 denotes a so-called phase compensation circuit for stabilizing the operation of the feedback amplifier composed of 21 and 22. MOSFET · Q 28 ~Q 30, the drive circuit for a high impedance output when inactive, and V L1 a (V L2) in order to V CC level when the test mode. That is, when in the inactive state, the test signal TE is at a low level, the activation signal φ 1 ′ (φ 2 ′) is at a low level, and the gate is at the level of the gate V CC of Q 26 , and the output V
L1 (V L2 ) becomes high impedance. Further, at this time, since Q 25 and Q 27 are turned off, the power consumption of the circuit is reduced. When the test mode, TE becomes V CC level, the gate of Q 6 goes low, V CC is output directly. FIG. 21 (b) shows a method for realizing the driving circuit 7c.
Shown in Also in this circuit, when the activation signal φ 3 ′ is at a low level, the output has a high impedance. Note that the phase compensation circuit of this time can be shared with that of 7b (7b and 7c
Are connected in parallel), so no phase compensation circuit is provided here.

【0082】前述のように、駆動回路7aはVL1を、7
bと7cとはVL2を発生するための回路である。通常状
態では、7cは常に活性化され、7aと7bはメモリが
動作状態のときのみ活性化される。そのため、活性化信
号φ3′は常にVCCレベル、φ1′とφ2′とはメモリの
動作タイミング(タイミングの詳細は後述に従ってVCC
レベルになる。テストモードのときは、φ1′,φ2′,
φ3′はすべて低レベルになり、テスト信号TEがVCC
レベルになる。このときVL1とVL2は共にVCCに等しく
なる。これは、外部電源電圧を直接印加して、メモリの
動作(たとえばアクセス時間の電源電圧依存性)を調べ
るのに有効である。電源投入直後はVL1とVL2の立
上りを早くするために、φ1′,φ2′,φ3′をすべて
活性化することが望ましい。また、後述のように、VL2
はワード線電圧VCHおよび基板電圧VBBを発生するのに
用いられる。そこで、VCHおよびVBBの電圧レベルが標
準値から外れたときにφ2′を活性化するようにする
と、これらの電圧の安定度をよくすることができる。な
お、活性化信号φ1′,φ2′,φ3′およびテスト信号
TEの高レベルをVL2でなくてVCCとしているのは、P
チャネルMOSFET・Q28,Q29を確実に非導通状態
にするためである。
As described above, the drive circuit 7a sets V L1 to 7
b and 7c are circuits for generating V L2 . In the normal state, 7c is always activated, and 7a and 7b are activated only when the memory is in operation. Therefore, the activation signal phi 3 'is always V CC level, phi 1' and the phi 2 'V according below for details of the operation timing (timing of the memory CC
Become a level. In the test mode, φ 1 ′, φ 2 ′,
φ 3 ′ are all low, and the test signal TE is V CC
Become a level. At this time, both V L1 and V L2 become equal to V CC . This is effective for directly applying an external power supply voltage and examining the operation of the memory (for example, power supply voltage dependence of access time). Immediately after the power is turned on in order to speed up the rise of V L1 and V L2, φ 1 ', φ 2', it is desirable to activate all phi 3 '. Also, as described later, V L2
Are used to generate the word line voltage V CH and the substrate voltage V BB . Therefore, when φ 2 ′ is activated when the voltage levels of V CH and V BB deviate from the standard values, the stability of these voltages can be improved. Note that the high levels of the activation signals φ 1 ′, φ 2 ′, φ 3 ′ and the test signal TE are not V L2 but V CC instead of P CC
This is for surely turning off the channel MOSFETs Q 28 and Q 29 .

【0083】駆動回路7aと7bとは、電流駆動能力が
大きくなければならない。メモリが動作状態のとき、7
aと7bとは大きな(数百〜数千pF)負荷容量を駆動
する必要があるからである。特に7aは、センスアンプ
が増幅動作をするとき、多数のデータ線を駆動しなけれ
ばならない。たとえば、データ線1本の容量を0.3p
F、同時に動作するセンスアンプの数を8192とする
と、合計の容量は2500pFにもなる。そのため、7
a,7bの出力MOSFET・Q26としては、たとえば
チャネル幅/チャネル長が3000μm/1.2μm程
度のものを用いる。7cは、メモリが待機状態のときに
リーク電流を保証する程度の電流駆動能力があればよい
ので、その出力MOSFETは100μm/1.2μm
程度でよい。
The drive circuits 7a and 7b must have a large current drive capability. When the memory is active, 7
This is because a and 7b need to drive a large (several hundred to several thousand pF) load capacitance. In particular, in the case 7a, when the sense amplifier performs an amplifying operation, a large number of data lines must be driven. For example, if the capacity of one data line is 0.3p
F, assuming that the number of sense amplifiers operating simultaneously is 8192, the total capacitance is 2500 pF. Therefore, 7
a, as the output MOSFET · Q 26 of 7b, for example, the channel width / channel length used of about 3000 .mu.m / 1.2 [mu] m. 7c is only required to have a current driving capability enough to guarantee a leak current when the memory is in a standby state, and its output MOSFET is 100 μm / 1.2 μm.
Degree is fine.

【0084】接続回路15は、VL1とVL2との電位差が
大きくなりすぎないようにするためのものである。VL2
とVL1との電位差が大きいと、メモリアレーと周辺回路
との間で信号の授受のミスマッチが起こりうるからであ
る。この回路の一例を図22に示す。図中、Q1,Q2
5はNチャネルMOSFET、Q4はPチャネルMOS
FETである。NチャネルMOSFETのしきい値電圧
をVTNとすると、Q1はVL1−VL2>VTNのときに、Q2
はVL2−VL1>VTNのときにそれぞれ導通する。したが
って、VL1とVL2との電位差はVTN以内に保たれる。Q
5のゲートには電源投入直後にのみ高レベルになる信号
WKが入力されている。これは特に、VL1とVL2との負
荷の時定数が大きく異なる場合に、電位差が生ずるのを
防止するのに有効である。Q1,Q2,Q5のいずれも非
導通の場合でもコンダクタンスの比較的小さいMOSF
ET・Q4は導通している。これは、たとえばメモリが
待機状態にある間に、VL1=VL2とする役割を果たす。
The connection circuit 15 is for preventing the potential difference between V L1 and V L2 from becoming too large. V L2
This is because if the potential difference between the memory array and V L1 is large, a mismatch in transmission and reception of signals between the memory array and the peripheral circuits may occur. FIG. 22 shows an example of this circuit. In the figure, Q 1 , Q 2 ,
Q 5 is an N-channel MOSFET, Q 4 is a P-channel MOS
FET. Assuming that the threshold voltage of the N-channel MOSFET is V TN , Q 1 is Q 2 when V L1 −V L2 > V TN
Conduct when V L2 −V L1 > V TN . Therefore, the potential difference between V L1 and V L2 is kept within V TN . Q
The signal WK, which goes high only immediately after the power is turned on, is input to the gate 5 . This is particularly the case where the time constant of the load between V L1 and V L2 are significantly different, it is effective to prevent a potential difference that occurs. Even when none of Q 1 , Q 2 , Q 5 is non-conductive, a MOSF having a relatively small conductance
ET · Q 4 is conducting. This serves, for example, as V L1 = V L2 while the memory is in a standby state.

【0085】メモリアレー2内には、MOSFETQ
121とキャパシタC122から成る、いわゆる1トランジス
タ・1キャパシタ形ダイナミックメモリセルMCijが、
ワード線WLiとデータ線DLjとの交点に配置されてい
る。図にはワード線は2本、データ線は1対しか示して
いないが、実際には縦横に多数配置されている。キャパ
シタC122の一端PL(プレート)は直流電流に接続す
る。その電圧レベルは任意であるが、キャパシタC122
の耐圧の観点からは、メモリアレーの動作電圧の1/
2、すなわちVL1/2が望ましい。
In the memory array 2, the MOSFET Q
A so-called one-transistor, one-capacitor dynamic memory cell MC ij comprising 121 and a capacitor C 122 is
They are arranged at intersections of the word lines WL i and the data lines DL j. Although only two word lines and one pair of data lines are shown in the figure, a large number of word lines are actually arranged vertically and horizontally. One end PL (plate) of the capacitor C122 is connected to a direct current. Although the voltage level is arbitrary, the capacitor C 122
From the viewpoint of the withstand voltage of the memory array,
2, that is, V L1 / 2 is desirable.

【0086】ワードドライバ31は、ロウデコーダ32
の出力を受けて、選択されたワード線を駆動する回路で
ある。本実施例では、ワード線電圧をメモリアレーの動
作電圧(ここではVL1=3.3V)よりも高くする。い
わゆるワード線昇圧方式を採用している。この方式の利
点は、メモリセルの蓄積電圧を大きくできることであ
る。そのため、ワード線電圧発生回路46で作られた電
圧VCH(VCH>VL1)を選択されたワード線に供給す
る。
The word driver 31 includes a row decoder 32
And drives the selected word line in response to the output of In this embodiment, the word line voltage is set higher than the operation voltage of the memory array (here, V L1 = 3.3 V). A so-called word line boosting method is employed. The advantage of this method is that the storage voltage of the memory cell can be increased. Therefore, the voltage V CH (V CH > V L1 ) generated by the word line voltage generation circuit 46 is supplied to the selected word line.

【0087】センスアンプ33は、データ線上の微小信
号を増幅するための回路であり、NチャネルMOSFE
T・Q125,Q126から成るフリップフロップと、Pチャ
ネルMOSFETQ127,Q128から成るフリップフロッ
プによって構成されている。センスアンプはφSを高レ
ベル、/φSを低レベルとしてMOSFETQ136,Q
137を導通状態にすることによって、活性化される。
The sense amplifier 33 is a circuit for amplifying a small signal on the data line, and is an N-channel MOSFET.
It is composed of a flip-flop composed of T · Q 125 and Q 126 and a flip-flop composed of P-channel MOSFETs Q 127 and Q 128 . MOSFET Q 136 sense amplifier high levels phi S, a / phi S as a low level, Q
It is activated by making 137 conductive.

【0088】データ線プリチャージ回路34は、メモリ
セル読出しに先立って各データ線を所定の電圧VPに設
定するための回路である。プリチャージ信号φPを印加
することによって、MOSFETQ129〜Q131が導通状
態になり、データ線DLj/DLjの電圧はVPに等しく
なる。なお、データ線プリチャージ電圧VPは任意の電
圧でよいが、データ線充放電電流を低減する観点から
は、メモリアレーの動作電圧の1/2、すなわちVL2
2にするのが望ましい。
[0088] Data line precharge circuit 34 is a circuit for prior to reading a memory cell sets each data line to a predetermined voltage V P. By applying the precharge signal φ P, MOSFETQ 129 ~Q 131 becomes conductive, the voltage of the data line DL j / DL j is equal to V P. The data line precharge voltage V P can be any voltage, but in view of reducing the data line charging and discharging current, one half of the operating voltage of the memory array, i.e. V L2 /
It is desirable to set it to 2.

【0089】データ線選択回路35は、カラムデコーダ
37の出力φYSを受けて、選択されたデータ線対をMO
SFET・Q132,Q133を通して入出力線I/O,/I
/Oに接続する回路である。本実施例では、カラムデコ
ーダ37は端に1個だけ配置し、その出力φYSを複数の
データ線選択回路に分配するという、いわゆる多分割デ
ータ線と呼ばれる手法を用いている。これはカラムデコ
ーダの占有面積低減に有効である。
[0089] Data line selection circuit 35 receives the output phi YS of the column decoder 37, the selected data line pair MO
Input / output lines I / O and / I through SFETs Q 132 and Q 133
/ O circuit. In this embodiment, by using the technique of column decoder 37 is arranged only one on the end, that distributes the output phi YS to a plurality of data line selection circuit, so-called multi-divided data lines. This is effective in reducing the area occupied by the column decoder.

【0090】本実施例では、センスアンプ33,データ
線プリチャージ回路34,データ線選択回路35を左右
のメモリアレーで共有する、いわゆるシェアドセンス,
シェアドI/Oと呼ばれる手法を採用している。これ
は、33,34,35を共有することにより、その占有
面積を低減するのに有効である。そのため、メモリアレ
ーと33,34,35との間に、スイッチ信号φSHL
よびφSHRによって制御されるスイッチ回路36Lおよ
び36Rが設けられている。
In this embodiment, the sense amplifier 33, the data line precharge circuit 34, and the data line selection circuit 35 are shared by the left and right memory arrays.
A technique called shared I / O is employed. This is effective in reducing the area occupied by sharing 33, 34, 35. Therefore, switch circuits 36L and 36R controlled by switch signals φ SHL and φ SHR are provided between the memory array and 33, 34, 35.

【0091】メインアンプ38,データ出力バッファ3
9,データ入力バッファ40,書込み回路41は、デー
タの入出力のための回路である。読出しの場合は、セン
スアンプ33にラッチされているデータが、入出力線,
メインアンプ38,データ出力バッファ39を介して、
データ出力端子Dontに出力される。書込みの場合は、
データ入力端子Dinから入力されたデータが、データ入
力バッファ40,書込み回路41を介して入出力線に設
定され、さらにデータ線選択回路35,データ線を通し
てメモリセルに書き込まれる。本実施例では、前述のよ
うに、38,40,41は内部電源電圧VL2で動作させ
て、消費電力の低減と動作の安定化を図っている。デー
タ出力バッファ39のみは、外部インタフェース(ここ
ではTTLコンパチブル)の都合上、外部電源電圧VCC
(=5V)で動作されている。
Main amplifier 38, data output buffer 3
9, a data input buffer 40 and a write circuit 41 are circuits for inputting and outputting data. In the case of reading, the data latched in the sense amplifier 33 is input / output lines,
Via the main amplifier 38 and the data output buffer 39,
The data is output to the data output terminal Dont. For writing,
Data input from the data input terminal Din is set to an input / output line via a data input buffer 40 and a write circuit 41, and further written to a memory cell via a data line selection circuit 35 and a data line. In the present embodiment, as described above, the power supplies 38, 40, and 41 are operated at the internal power supply voltage V L2 to reduce power consumption and stabilize the operation. Only the data output buffer 39 has an external power supply voltage V CC for convenience of the external interface (TTL compatible here).
(= 5V).

【0092】ロウアドレスバッファ42,カラムアドレ
スバッファ43は、外部アドレス信号Aを受けて、それ
ぞれロウデコーダ32,カラムデコーダ37にアドレス
信号を供給する回路である。タイミング発生回路44
は、外部制御信号/RAS,/CAS,/WEを受け
て、メモリの動作に必要なタイミング信号を発生する回
路である。これらの回路も、内部電源電圧でVL2で動作
させて、消費電力の低減と動作の安定化を図っている。
The row address buffer 42 and the column address buffer 43 are circuits that receive an external address signal A and supply address signals to the row decoder 32 and the column decoder 37, respectively. Timing generation circuit 44
Is a circuit which receives external control signals / RAS, / CAS and / WE and generates a timing signal necessary for the operation of the memory. These circuits are also operated at V L2 with the internal power supply voltage to reduce power consumption and stabilize operation.

【0093】ワード線電圧発生回路46は、前述のよう
に、ワード線電圧VCH(ここでは約5V)を発生する回
路である(後述のようにこの電圧はスイッチ回路でも使
用される)。データ線プリチャージ電圧発生回路47
は、データ線プリチャージ電圧VP)(ここでは1.65
V)を発生する回路である。基板電圧発生回路48は、
半導体基板に印加する電圧VBB(ここでは−2V)を発
生する回路である。これらの回路の電源は、VCCではな
く、安定化されたVL1もしくはVL2である。そのため、
CCが変化しても出力電圧の変動が少ないという利点が
ある。
The word line voltage generating circuit 46 is a circuit for generating the word line voltage V CH (about 5 V here) as described above (this voltage is also used in the switch circuit as described later). Data line precharge voltage generation circuit 47
The data line precharge voltage V P) (here 1.65
V). The substrate voltage generation circuit 48
This is a circuit that generates a voltage V BB (here, −2 V) applied to the semiconductor substrate. The power supply for these circuits is stabilized V L1 or V L2 instead of V CC . for that reason,
There is an advantage that the output voltage does not fluctuate even if V CC changes.

【0094】次に、このDRAMの読出しの場合の動作
を、図23の動作波形図を参照しながら説明する。
Next, the operation of the DRAM for reading will be described with reference to the operation waveform diagram of FIG.

【0095】待機状態(/RAS,/CASともに高レ
ベル)のときは、データ線プリチャージ信号φPおよび
スイッチ信号φSHL,φSHRがともに高レベル(=VL2
であり、データ線DL,/DLがVPに設定されてい
る。また、センスアンプ駆動信号φSAN,φSAPおよび入
出力線I/O,/I/OもVPにプリチャージされてい
る(これらのプリチャージ回路は図13には示されてい
ない)。この状態では、電圧リミッタの駆動回路活性化
信号のうち、φ3′のみが高レベル(=VCC)、φ1′,
φ2′は低レベルである。したがって、消費電力の小さ
い待機時用の駆動回路7cのみが活性化されており、こ
れによって内部電源電圧VL2のレベルが保持されてい
る。また、接続回路15を通してVL1のレベルも保持さ
れている。電流駆動能力が大きいが消費電力も大きい7
a,7bは非活性状態である。こうすることにより、待
機時の消費電力を低減することができる。
In the standby state (both / RAS and / CAS are high), data line precharge signal φ P and switch signals φ SHL and φ SHR are both high (= V L2 ).
, And the data lines DL, / DL is set to V P. The sense amplifier driving signal phi SAN, phi SAP and the input-output lines I / O, / I / O has to be V P is precharged (these precharge circuit is not shown in FIG. 13). In this state, among the drive circuit activation signals of the voltage limiter, only φ 3 ′ is at a high level (= V CC ), φ 1 ′,
φ 2 ′ is at a low level. Therefore, only the standby driving circuit 7c with low power consumption is activated, and thereby the level of the internal power supply voltage V L2 is maintained. Also, the level of V L1 is held through the connection circuit 15. High current drive capability but high power consumption 7
a and 7b are inactive. By doing so, power consumption during standby can be reduced.

【0096】/RASが低レベルになると、まず周辺回
路用の駆動回路活性化信号φ2′が高レベル(=VCC
になる。これにより、電流駆動能力の大きい7bが活性
化され、VL2を電源として動作する周辺回路に大電流を
供給できるようになる。プリチャージ信号φPが低レベ
ル(=0V)になり、選択されたメモリアレー側のスイ
ッチ信号(図23の場合はφSHL)はVCHレベルまで昇
圧され、反対側のスイッチ信号(図23の場合は
φSHR)は0Vになる。φSHLを昇圧するのは、次のよう
な理由による。センスアンプの電圧振幅は後述のように
L1であるが、φSHLのレベルがVL2であると、データ
線の電圧振幅がVL2−VTNに低下し、その結果メモリセ
ルの蓄積電圧もVL2−VTNに低下してしまう(VTNはN
チャネルMOSFET・Q123,Q124のしきい値電
圧)。φSHLを昇圧することによってこれを防止し、メ
モリセルの蓄積電圧を確保することができる。
When / RAS goes low, the drive circuit activation signal φ 2 ′ for the peripheral circuit goes high (= V CC ).
become. As a result, 7b having a large current driving capability is activated, and a large current can be supplied to peripheral circuits that operate using V L2 as a power supply. Precharge signal phi P goes low (= 0V), (in the case of FIG. 23 phi SHL) of memory array side selected switch signal is boosted to V CH levels, the other side of the switch signal (FIG. 23 In this case, φ SHR becomes 0V. The reason for raising φ SHL is as follows. Although the voltage amplitude of the sense amplifier is V L1 as described later, when the level of φ SHL is V L2 , the voltage amplitude of the data line decreases to V L2 −V TN, and as a result, the storage voltage of the memory cell also decreases. V L2 −V TN (V TN is N
Threshold voltage of channel MOSFETs Q 123 and Q 124 ). This can be prevented by boosting φ SHL and the storage voltage of the memory cell can be secured.

【0097】次に、ロウアドレスバッファ42およびロ
ウデコーダ32が動作すると、1本のワード線WLi
選択され、その電圧がVCHになる。WLi上の各メモリ
セルから各データ線に信号電荷が読出され、データ線の
電位が変化する。図18の動作波形は、メモリセルのキ
ャパシタにあらかじめ高電位(≒VL1)が蓄積されてい
た場合の例であり、データ線DLjの電位がわずかに上
昇し、/DLjとの間に電位差を生じている。
[0097] Next, when the row address buffer 42 and row decoder 32 is operated, is selected one word line WL i, its voltage becomes V CH. Signal charge to each data line from each memory cell on WL i is read, the potential of the data line changes. Operation waveforms of FIG. 18 is an example in which the capacitor in advance the high potential of the memory cell (≒ V L1) is accumulated, the potential of the data line DL j is increased slightly, between / DL j A potential difference has occurred.

【0098】センスアンプの動作に先立って、メモリア
レー用の駆動回路活性化信号φ1′が高レベル(=
CC)になる。これにより、駆動回路7aが活性化さ
れ、VL1を電源として動作するセンスアンプ駆動信号発
生回路45に大電流を供給できるようになる。次に、φ
Sが高レベル(=VL2)、/φSが低レベル(=0V)に
なる。これにより、MOSFET・Q136,Q137が導通
状態になり、φSANはをQ136通して接地され、φSAP
137を通してVL1に接続される。これによって、デー
タ線DLj/DLj間の微小な電位差が増幅され、一方
(図23の場合はDLj)はVL1に、他方(図23は/
DLj)は0Vになる。
Prior to the operation of the sense amplifier, the drive circuit activation signal φ 1 ′ for the memory array is set to a high level (=
V CC ). As a result, the drive circuit 7a is activated, and a large current can be supplied to the sense amplifier drive signal generation circuit 45 that operates using V L1 as a power supply. Next, φ
S goes high (= V L2 ) and / φ S goes low (= 0 V). As a result, the MOSFETs Q 136 and Q 137 become conductive, φ SAN is grounded through Q 136 , and φ SAP is connected to V L1 through Q 137 . As a result, a minute potential difference between the data lines DL j / DL j is amplified, and one (DL j in FIG. 23) becomes VL1 and the other (/ FIG.
DL j ) becomes 0V.

【0099】/CASが低レベルになると、カラムアド
レスバッファ43,カラムデコーダ37が動作し、1本
のデータ線が選択される。これにより、データ線選択信
号φ YSが高レベル(=VL2)になり、データ線選択回路
35を通してデータ線が入出力線に接続される。センス
アンプ33にラッチされていたデータは、入出力線,メ
インアンプ38,データ出力バッファ39を介して、デ
ータ出力端子Dontに出力される。
When / CAS goes low, column add
Buffer 43 and column decoder 37 operate, and one
Are selected. This allows the data line selection signal
No.φ YSIs at a high level (= VL2), And the data line selection circuit
The data line is connected to the input / output line through 35. sense
The data latched by the amplifier 33 is input / output lines,
Through the in-amplifier 38 and the data output buffer 39, the data
Output to the data output terminal Dont.

【0100】/RASが高レベルに戻ると、まずワード
線WLiが低レベルになり、φS,/φS,φSHL
φSHR,φPが元のレベルに復帰する。メモリアレー用の
駆動回路活性化信号φ1′はここで低レベル(=0V)
になり、駆動回路7aが非活性状態になる。さらに、/
CASが高レベルに戻ると、周辺回路用の駆動回路活性
化信号φ2′も低レベル(=0V)になり、駆動回路7
bが非活性状態になる。
[0100] The / RAS returns to a high level, first made the word line WL i is at a low level, φ S, / φ S, φ SHL,
φ SHR and φ P return to the original level. The drive circuit activation signal φ 1 ′ for the memory array is at a low level (= 0 V) here.
, And the drive circuit 7a becomes inactive. further,/
When CAS returns to the high level, the drive circuit activation signal φ 2 ′ for the peripheral circuit also goes to the low level (= 0 V), and the drive circuit 7
b becomes inactive.

【0101】以上の説明から明らかなように、駆動回路
の活性化信号φ1′およびφ2′は、それぞれ必要なとき
にのみ高レベルになる。すなわち、φ1′はセンスアン
プの動作開始直前から/RASが高レベルに戻るまで、
φ2′は/RASまたは/CASが低レベルにあるとき
に、それぞれ高レベルになる。これにより、駆動回路7
a,7bで消費される電力の低減が実現できる。
As is apparent from the above description, the activation signals φ 1 ′ and φ 2 ′ of the drive circuit go high only when required. That is, φ 1 ′ changes from immediately before the start of the operation of the sense amplifier until / RAS returns to a high level.
φ 2 'goes high when / RAS or / CAS is low, respectively. Thereby, the driving circuit 7
Reduction of the power consumed by a and 7b can be realized.

【0102】以上説明したように、本実施例によれば、
デプリーション形のFETを用いず、エンハンスメント
形のFET同士のしきい値電圧差を基準とする基準電圧
発生回路を作ることができる。エンハンスメント形のF
ET同士の特性を合せることはデプリーション形とエン
ハンスメント形のFETの特性を合せることよりも容易
であるから、従来よりも安定な基準電圧を得ることがで
きる。したがって、たとえば前述のメモリLSIの電圧
リミッタに適用した場合、より安定な内部電源電圧を発
生することができる。
As described above, according to the present embodiment,
A reference voltage generating circuit based on the threshold voltage difference between enhancement-type FETs without using a depletion-type FET can be made. Enhancement type F
Matching the characteristics of the ETs is easier than matching the characteristics of the depletion-type and enhancement-type FETs, so that a more stable reference voltage can be obtained than before. Therefore, for example, when applied to the above-described voltage limiter of the memory LSI, a more stable internal power supply voltage can be generated.

【0103】〔第2グループ〕以下、図面を参照して本
発明の第2のグループの実施例を説明する。以下の説明
では、主として本発明をMOS技術による半導体装置に
適用した例を示すが、本発明は他の半導体装置、たとえ
ばバイポーラやBiCMOS技術による半導体装置にも
適用できる。また、外部電源電圧および内部電源電圧は
正である場合について述べるが、負である場合でも、ト
ランジスタの極性などを逆にすることによって本発明が
適用できる。
[Second Group] An embodiment of the second group of the present invention will be described below with reference to the drawings. In the following description, an example in which the present invention is mainly applied to a semiconductor device based on MOS technology will be described. However, the present invention is also applicable to other semiconductor devices, for example, a semiconductor device based on bipolar or BiCMOS technology. The case where the external power supply voltage and the internal power supply voltage are positive will be described. However, even when the external power supply voltage and the internal power supply voltage are negative, the present invention can be applied by reversing the polarity of the transistor.

【0104】まず、第2のグループの基本概念を説明す
る。
First, the basic concept of the second group will be described.

【0105】図24に本実施例を示す。図中、VLが電
圧リミッタ回路であり、外部電源電圧VCCから内部電源
電圧VL1〜VL3(以下、VLi(i=1,2,3)として
説明する)を発生する。電圧リミッタ回路VLは、基準
電圧発生回路VRと駆動回路B1〜B3(以下Bi(i=
1,2,3)として説明する)から成る。基準電圧発生
回路VRは、外部電源電圧VCCや温度による変動が少な
い安定な電圧VRを発生し、各駆動回路Bi(B1〜B3
は、VRをもとに電流駆動能力の大きい電圧VL1を発生
する。各駆動回路Biは、帰還増幅器Aiと相位補償回路
i(i=1,2,3)から成る。Z1〜Z3は、電圧リ
ミッタ回路VLの負荷となる半導体装置内の回路であ
り、それぞれVL1〜VL3を電源として動作する。φ1
φ3は、それぞれ負荷回路Z1〜Z3を制御するタイミン
グ信号である。φ1′〜φ3′は、それぞれφ1〜φ3に同
期したタイミング信号である。
FIG. 24 shows this embodiment. In the figure, VL is a voltage limiter circuit which generates internal power supply voltages V L1 to V L3 (hereinafter, described as V Li (i = 1, 2, 3)) from the external power supply voltage V CC . The voltage limiter circuit VL includes a reference voltage generation circuit VR and drive circuits B 1 to B 3 (hereinafter, B i (i =
1, 2, 3). Reference voltage generating circuit VR generates the external power supply voltage V CC and fluctuation due to a temperature less stable voltage V R, the driving circuit B i (B 1 ~B 3)
Generates a large voltage V L1 of the current driving capability on the basis of V R. Each drive circuit B i includes a feedback amplifier A i and a phase compensation circuit C i (i = 1, 2, 3). Z 1 to Z 3 is a circuit in the semiconductor device as a load of the voltage limiter circuit VL, it operates as a power source V L1 ~V L3, respectively. φ 1 ~
φ 3 is a timing signal for controlling the load circuits Z 1 to Z 3 , respectively. φ 1 '~φ 3' is a timing signal synchronized with phi 1 to [phi] 3, respectively.

【0106】本実施例の第1の特徴は、電圧リミッタ回
路の負荷となる内部回路をZ1〜Z3の3個の分割し、そ
れに応じて電圧リミッタ回路内の駆動回路もB1〜B3
3個に分割し、それぞれに位相補償を施したことであ
る。一般に、半導体装置内の回路には、容量,抵抗,イ
ンダクタンス,非線形素子、あるいはそれらの組合せな
ど極めて多種・多様なものが含まれる。しかも、それら
が半導体チップ上に分散して(すなわち分布定数的に)
存在する。そのような複雑な負荷を有する帰還増幅器を
安定に動作させるための位相補償は極めて難しい。本実
施例のように、負荷回路を種類や大きさによって複数個
に分割すれば、各負荷回路に適した帰還増幅器および位
相補償回路の設計は比較的容易になる。これにより各駆
動回路の動作を安定にすることができる。
The first feature of the present embodiment is that the internal circuit serving as the load of the voltage limiter circuit is divided into three parts Z 1 to Z 3 , and the driving circuits in the voltage limiter circuit are accordingly divided into B 1 to B 3. 3 is divided into three parts, and each of them is subjected to phase compensation. Generally, circuits in a semiconductor device include a very wide variety of circuits such as a capacitance, a resistance, an inductance, a non-linear element, or a combination thereof. Moreover, they are dispersed on the semiconductor chip (ie, distributed constant).
Exists. Phase compensation for stably operating a feedback amplifier having such a complicated load is extremely difficult. If the load circuit is divided into a plurality according to the type and size as in the present embodiment, the design of the feedback amplifier and the phase compensation circuit suitable for each load circuit becomes relatively easy. Thereby, the operation of each drive circuit can be stabilized.

【0107】負荷回路の分割方法としては、例えば下記
の方法が考えられる。
As a method of dividing the load circuit, for example, the following method can be considered.

【0108】 抵抗性負荷と容量性負荷とに分割する
方法。
A method of dividing into a resistive load and a capacitive load.

【0109】 負荷の大きさ(消費電流)によって分
割する方法。
A method of dividing according to the size of the load (current consumption).

【0110】 回路の動作タイミングによって分割す
る方法。
A method of dividing according to the operation timing of a circuit.

【0111】 回路の半導体チップ内の物理的位置に
よって分割する方法。
A method of dividing a circuit according to a physical position in a semiconductor chip.

【0112】物理的位置によって分割した場合は、必要
に応じて駆動回路B1〜B3を分散配置することが望まし
い。
In the case of division according to the physical position, it is desirable to disperse the drive circuits B 1 to B 3 as necessary.

【0113】本実施例の第2の特徴は、各駆動回路Bi
に、各負荷を制御するタイミング信号φiに同期した信
号φi′が入力されていることである。一般に、半導体
装置内の回路に流れる電流は、動作モードによって大き
く変化する。このことは、電源側から見れば、負荷のイ
ンピーダンスが変化することを意味する。このような負
荷変動に対応できるようにするために、本実施例では、
タイミング信号φi′を用いる。φi′によって帰還増幅
器Aiや位相補償回路Ciの回路定数を変化させ、常に負
荷の動作モードに適応した特性にすることができる。こ
れにより、常に駆動回路の動作を安定にすることができ
る。
The second feature of this embodiment is that each drive circuit B i
, A signal φ i ′ synchronized with a timing signal φ i for controlling each load is input. Generally, a current flowing through a circuit in a semiconductor device greatly changes depending on an operation mode. This means that the impedance of the load changes from the power supply side. In order to be able to cope with such a load fluctuation, in this embodiment,
The timing signal φ i ′ is used. changing the circuit constant of the feedback amplifier A i and the phase compensation circuit C i by phi i ', can always be the characteristics adapted to the operating mode of the load. Thereby, the operation of the drive circuit can be always stabilized.

【0114】なお、本実施例では、負荷回路Z1〜Z3
動作電圧VL1〜VL3のレベルはすべて等しいとしてい
る。そのため、基準電圧発生回路は1個だけ設け、その
出力VRを駆動回路B1〜B3で共通に使用している。負
荷回路によって動作電圧が異なる場合は、図25のよう
に基準電圧発生回路を複数個設ければよい。あるいは基
準電圧発生回路は1個だけとしておき、駆動回路B1
3内に電圧変換機構を設けてもよい。
In this embodiment, the levels of the operating voltages V L1 to V L3 of the load circuits Z 1 to Z 3 are all assumed to be equal. Therefore, the reference voltage generating circuit is only one provided, and commonly use the output V R by the drive circuit B 1 .about.B 3. When the operating voltage differs depending on the load circuit, a plurality of reference voltage generating circuits may be provided as shown in FIG. Alternatively, only one reference voltage generating circuit is provided, and the driving circuits B 1 to B 1 to
A voltage conversion mechanism may be provided in the B 3.

【0115】図26に本発明の他の実施例を示す。本実
施例の特徴は、負荷回路Z1の動作モードに対応して複
数(ここでは2個)の駆動回路を設け、それらの出力を
スイッチで切替えていることである。駆動回路B11,B
12にはそれぞれ、Z1の動作に同期したタイミング信号
φi′およびその補信号/φi′が入力されている。
11,B12の出力VL11,VL12のうちの一方が、スイッ
チSWで選択されて、負荷Z1に供給される。φ1′が高
レベル、φ1′が低レベルのときは、B11が活性化、B
12が非活性化され、スイッチSWはVL11側に接続され
る。逆に、φ1′が低レベル、/φ1′が高レベルのとき
は、B11が非活性化、B12が活性化され、スイッチSW
はVL12側に接続される。すなわち、2個の駆動回路B
11,B12のうちの一方だけが負荷回路Z1に内部電源電
圧VL1を供給するのに使用され、他方は切り離された状
態にある。
FIG. 26 shows another embodiment of the present invention. The feature of this embodiment, corresponding to the operation mode of the load circuit Z 1 is provided a drive circuit of a plurality (two in this case), it is that their output is switched by the switch. Drive circuits B 11 and B
12 , a timing signal φ i ′ and a complementary signal / φ i ′ synchronized with the operation of Z 1 are input.
One of the output V L11, V L12 of B 11, B 12 is selected by the switch SW, is supplied to the load Z 1. When φ 1 ′ is at a high level and φ 1 ′ is at a low level, B 11 is activated and B 11
12 is deactivated, and the switch SW is connected to the VL11 side. Conversely, when φ 1 ′ is at a low level and / φ 1 ′ is at a high level, B 11 is deactivated, B 12 is activated, and the switch SW
Is connected to the V L12 side. That is, two drive circuits B
11, only one of B 12 is used to supply the internal power supply voltage V L1 to the load circuit Z 1, the other is in a state of being detached.

【0116】図24の実施例では、負荷の変動に対応す
るために、駆動回路の回路定数を変えるという方法を採
っていた。しかし、負荷のインピーダンスが動作モード
によって極めて大きく変化し、単なる回路定数の変更だ
けでは複数の動作モードで安定に動作させることが困難
なことがある。このようなときに本実施例の方法が有効
である。各駆動回路は1つの動作モード専用に設計すれ
ばよいからである。たとえば、Z1が動作状態にあると
きと待機状態にあるときとで、非常に大きな消費電流の
変化があるとする。この場合は、駆動回路B11はZ1
動作状態にあるときに、B12はZ1が待機状態にあると
きにそれぞれ安定に動作するように、帰還増幅器および
位相補償回路を設計しておけばよい。
The embodiment of FIG. 24 employs a method of changing the circuit constant of the drive circuit in order to cope with a change in load. However, the impedance of the load greatly varies depending on the operation mode, and it may be difficult to operate the operation stably in a plurality of operation modes only by changing the circuit constant. In such a case, the method of this embodiment is effective. This is because each drive circuit may be designed exclusively for one operation mode. For example, the in the case in a standby state when Z 1 is in operation, there is a change in a very large current consumption. In this case, the driving circuit B 11 when the Z 1 is in operation, B 12 is to operate stably respectively when Z 1 is in the standby state, Oke design the feedback amplifier and phase compensation circuit I just need.

【0117】本実施例では、使用されない方の駆動回路
は非活性化しているが、これは必ずしも必要ではない。
使用されない方の駆動回路はスイッチによって切り離さ
れるからである。しかし、消費電力を低減するためには
非活性状態にしておく方が望ましい。また、スイッチに
よって駆動回路の出力を切り替えているが、駆動回路が
非活性状態のときにその出力が高インピーダンスになる
ように設計しておけば、スイッチは不要である。
In this embodiment, the drive circuit which is not used is inactivated, but this is not always necessary.
This is because the drive circuit that is not used is separated by the switch. However, in order to reduce power consumption, it is desirable to keep it inactive. Further, although the output of the drive circuit is switched by a switch, the switch is not required if the output is designed to have a high impedance when the drive circuit is in an inactive state.

【0118】図24の実施例では、駆動回路を分割して
いるために、内部電源電圧VL1〜VL3の間に電位の差が
生じることが懸念される。内部電源電圧間の電位差が大
きいと、負荷回路Z1〜Z3相互間に信号の授受がある場
合にミスマッチが起こったり、素子が破壊したりするこ
とがある。図27にこれを防止する一方法を示す。簡単
のため、負荷および駆動回路を2個に分割した場合につ
いて示してある。本実施例では、2個の内部電源電圧同
士を2個のNチャネルMOSトランジスタQ1,Q2によ
って接続している。MOSトランジスタのしきい値電圧
をVTHとすると、Q1はVL1−VL2>VTHのときに、Q2
はVL2−VL1>VTHのときにそれぞれ導通する。したが
って、VL1とVL2との間の電位差はVTH以内に保たれ
る。
In the embodiment of FIG. 24, since the driving circuit is divided, there is a concern that a potential difference may occur between the internal power supply voltages V L1 to V L3 . And the potential difference between the internal power supply voltage is large, or occurred mismatch when there is exchange of the load circuit Z 1 to Z 3 signals therebetween, sometimes elements to destroy. FIG. 27 shows one method for preventing this. For simplicity, the case where the load and the drive circuit are divided into two is shown. In this embodiment, two internal power supply voltages are connected to each other by two N-channel MOS transistors Q 1 and Q 2 . Assuming that the threshold voltage of the MOS transistor is V TH , Q 1 is Q 2 when V L1 −V L2 > V TH
Are conductive when V L2 −V L1 > V TH . Therefore, the potential difference between V L1 and V L2 is kept within V TH .

【0119】内部電源電圧同士を接続する方法は、図2
7に示したものに限られない。図28(a)〜(e)に
いくつかの例を示す。最も単純な方法は、同図(a)な
いし(e)のように、抵抗あるいは等価的に抵抗とみな
せる素子によって接続する方法である。同図(d)は、
図27と同様に、内部電源電圧間の電位差が一定値を越
えないようにする方法である。ここでは、MOSトラン
ジスタのかわりにダイオードD1,D2を用いている。V
L1とVL2との間の電位差は、ダイオードのオン電圧以内
に抑えられる。同図(e)は、電源投入直後にのみ高レ
ベルになる信号WKを用いて、VL1とVL2とを接続する
方法である。これは特に、負荷VL1とVL2との立上りの
時定数が大きく異なる場合に、電位差が生じるのを防止
するのに有効である。もちろん、図27および図28
(a)〜(e)のうちいくつかを組合せた接続方法を採
用してもよい。
The method of connecting the internal power supply voltages is shown in FIG.
7 is not limited. FIGS. 28A to 28E show some examples. The simplest method is a method of connecting with a resistor or an element which can be regarded as equivalently a resistor as shown in FIGS. FIG.
As in FIG. 27, this is a method for preventing the potential difference between the internal power supply voltages from exceeding a certain value. Here, diodes D 1 and D 2 are used instead of MOS transistors. V
The potential difference between the L1 and V L2 are suppressed within the ON voltage of the diode. FIG. 11E shows a method of connecting V L1 and V L2 by using a signal WK which becomes high only immediately after power-on. This is particularly the case where the time constant of the rise of the load V L1 and V L2 are significantly different, it is effective to prevent a potential difference from occurring. 27 and 28.
A connection method in which some of (a) to (e) are combined may be adopted.

【0120】なお、ここで述べた接続方法は、位相補償
を施していない電圧リミッタに対しても有効である。
Note that the connection method described here is also effective for a voltage limiter that is not subjected to phase compensation.

【0121】図24〜図27では簡単のため、負荷回路
を単一のインピーダンスZiで表していた。しかし、実
際の半導体装置における負荷は図29に示すように、半
導体チップ内に分布している場合が多い。このような場
合は、分布した負荷の途中あるいは遠い端の部分から増
幅器Aiへ帰還をかけてもよい。図の例では、A1へは分
布した負荷Z11〜Z19の近端から帰還をかけているが、
2へは負荷Z21〜Z29の中央部から、A3へは負荷Z31
〜Z39の遠端からそれぞれ帰還をかけている。こうする
ことによる利点は、配線のインピーダンスによる内部電
源電圧の低下部を補償でき、駆動回路から遠い負荷の動
作を安定化できることである。分布した負荷の途中ある
いは遠端から帰還をかける場合は、位相補償回路の入力
も同じ個所からとることが望ましい。
In FIGS. 24 to 27, the load circuit is represented by a single impedance Z i for simplicity. However, the load in an actual semiconductor device is often distributed in a semiconductor chip as shown in FIG. In such a case, it may be subjected to feedback from the portion of the middle or far end of the load distribution to the amplifier A i. In the illustrated example, although the A 1 is multiplied by the feedback from the proximal end of the load Z 11 to Z 19 distributed,
From the center of the load Z 21 to Z 29 are the A 2, loads the A 3 Z 31
Respectively multiplying the feedback from the far end of the to Z 39. The advantage of this configuration is that the drop in the internal power supply voltage due to the impedance of the wiring can be compensated, and the operation of a load far from the drive circuit can be stabilized. When feedback is applied in the middle of the distributed load or from the far end, it is desirable that the input of the phase compensation circuit is also taken from the same point.

【0122】[帰還増幅器と位相補償回路]次に、本発
明に用いるのに好適な帰還増幅器と位相補償回路につい
て説明する。
[Feedback Amplifier and Phase Compensation Circuit] Next, a feedback amplifier and a phase compensation circuit suitable for use in the present invention will be described.

【0123】図30(a)に帰還増幅器Aiと位相補償
回路Ciの一実施例を示す。図中、21は差動増幅器で
あり、MOSトランジスタQ21〜Q25から成る。22は
出力段であり、MOSトランジスタQ26,Q27から成
る。差動増幅器21の2個の入力端子のうち、一方には
基準電圧VRが入力され、他方には出力段からVLが帰還
されている。Ciは位相補償回路であり、抵抗RDとキャ
パシタCDが直列に接続されている。この回路の帰還を
かけないときの小信号等価回路を図30(b)に示す。
簡単のため、負荷が単独の容量CLである場合を示して
ある。ここで、gm1,gm2はそれぞれ差動増幅器、出力
段の伝達コンダクタンス、r1,r2はそれぞれ差動増幅
器、出力段の出力抵抗、CGは出力段の入力容量(Q26
のゲート容量)である。
[0123] FIG. 30 (a) shows an embodiment of a feedback amplifier Ai and the phase compensation circuit C i. In the figure, reference numeral 21 denotes a differential amplifier, which comprises MOS transistors Q 21 to Q 25 . Reference numeral 22 denotes an output stage, which includes MOS transistors Q 26 and Q 27 . Of the two input terminals of the differential amplifier 21, the reference voltage V R is input to one, V L is fed back from the output stage to the other. C i is the phase compensation circuit, the resistor R D and a capacitor C D is connected in series. FIG. 30 (b) shows a small signal equivalent circuit of this circuit when no feedback is applied.
For simplicity, the case where the load is a single capacitance CL is shown. Here, g m1, g m @ 2 each differential amplifier, the transfer conductance of the output stage, r 1, r 2, respectively differential amplifier, the output resistance of the output stage, C G is the input capacitance of the output stage (Q 26
Gate capacitance).

【0124】この回路の周波数特性を図31(a),
(b)を用いて説明する。まず位相補償を施さない場合
について述べる。図31(a)は位相補償回路がない場
合の周波数対利得の関係である。図中、aは差動増幅器
21の利得vi′/vi、bは出力段22の利得vo
i′、cは総合の利得vo/viである。a,bはそれ
ぞれ、f1,f2なる周波数で6dB/octの割合で低
下し始める。ここで、 f1=1/(2πCG1), f2=1/(2πCL) である。この例ではf>f2であるから、総合の利得
c=Vo/Viは、周波数がf2を越えると6dB/oc
tで、さらにf1を越えると12dB/octの割合で
低下する。これらの点f2,f1がいわゆるポール周波数
である。前述のように、帰還増幅器が安定に動作するた
めには、12dB/octで低下し始める点(ここでは
1)における利得が0dB以下でなければならない。
図から明らかなように、f1とf2とが比較的近接してい
ると、この条件が満たされないことが多い。図31
(a)では満たされていない。したがって、f1とf2
を十分離すことによって、帰還増幅器を安定化すること
ができる。
The frequency characteristics of this circuit are shown in FIG.
This will be described with reference to FIG. First, a case where no phase compensation is performed will be described. FIG. 31A shows the relationship between frequency and gain when there is no phase compensation circuit. In the figure, the gain v of a differential amplifier 21 i '/ v i, b is the output stage 22 gain v o /
v i ′, c is the total gain v o / v i . a and b start to decrease at a rate of 6 dB / oct at frequencies f 1 and f 2 , respectively. Here, f 1 = 1 / (2πC G r 1 ) and f 2 = 1 / (2πC L r 2 ). In this example, since f 1 > f 2 , the total gain c = V o / V i becomes 6 dB / oc when the frequency exceeds f 2.
In t, further lowered at a rate of 12dB / oct exceeds f 1. These points f 2 and f 1 are the so-called pole frequencies. As described above, in order for the feedback amplifier to operate stably, the gain at the point where it starts to decrease at 12 dB / oct (here, f 1 ) must be 0 dB or less.
As is clear from the figure, if f 1 and f 2 are relatively close, this condition is often not satisfied. FIG.
(A) is not satisfied. Therefore, by separating sufficiently and f 1 and f 2, it is possible to stabilize the feedback amplifier.

【0125】ここで位相補償回路Ciを付加すると、周
波数特性が図31(b)のようになる。すなわち、差動
増幅器21の利得は変わらないが、出力段の利得は
21,Z2,P22の3ヵ所で折れ曲がった特性になる。
21とP22はポール、Z2は零点と呼ばれる点である。
これらの点の周波数は次のとおりである。 f21=1/(2π(CD2+CL2DD)) f22=(CD2+CL2DD)/(2πCLD2D) f2=1/(2πCDD) この図から明らかなように、f2を差動増幅器のポール
周波数f1の近傍に設定することによって、すなわちCD
D≒CG1とすることによって、総合の利得のf1にお
ける折れ曲がりがなくなる。その結果、総合の利得は、
周波数がf21を越えると6dB/octで、さらにf22
を越えると12dB/octの割合で低下するようにな
る。ここで、CD=nCG1/r2、RD=r2/nとして
nを十分大きくすれば、f21とf22とを十分離すことが
できるので、帰還増幅器を安定化することができる。
[0125] Here, when adding a phase compensation circuit C i, the frequency characteristic becomes as shown in FIG. 31 (b). That is, the gain of the differential amplifier 21 does not change, but the gain of the output stage has a characteristic bent at three points P 21 , Z 2 , and P 22 .
P 21 and P 22 Paul, Z 2 is a point called the zero point.
The frequencies at these points are as follows: f 21 = 1 / (2π ( C D r 2 + C L r 2 C D R D)) f 22 = (C D r 2 + C L r 2 C D R D) / (2πC L C D r 2 R D) f 2 = 1 / (2π C D R D ) As is apparent from this figure, by setting f 2 near the pole frequency f 1 of the differential amplifier, ie, C D
By setting R D ≒ C G r 1 , the bending at f 1 of the total gain is eliminated. As a result, the overall gain is
If the frequency exceeds f 21 in 6 dB / oct, further f 22
Is exceeded, the rate will decrease at a rate of 12 dB / oct. Here, by securing larger n as C D = nC G r 1 / r 2, R D = r 2 / n, it is possible to separate sufficiently and f 21 and f 22, to stabilize the feedback amplifier Can be.

【0126】図32(a)に帰還増幅器と位相補償回路
の他の実施例を示す。この回路では、出力段22の入力
と出力との間にキャパシタCFを挿入することによっ
て、位相補償を行っている。この回路の帰還をかけない
ときの小信号等価回路を図32(b)に、その周波数特
性を図33に示す。この場合は、差動増幅器の方の利得
が、P11,Z1,P12の3ヵ所で折れ曲がった特性とな
る。この場合も前実施例と同様、f1≒f2となるように
設定し、f11とf12とを十分離すことによって、帰還増
幅器を安定化することができる。本実施例の特徴は、位
相補償用のキャパシタCFが増幅段の入力と出力との間
に挿入されているため、いわゆるミラー効果により見掛
けの静電容量が大きくなることである。したがって、実
際の静電容量が比較的小さくても位相補償を行うことが
できるので、キャパシタの占有面積を低減することがで
きる。
FIG. 32A shows another embodiment of the feedback amplifier and the phase compensation circuit. In this circuit, by inserting a capacitor C F between the input and the output of the output stage 22, which performs phase compensation. FIG. 32B shows a small signal equivalent circuit of this circuit when no feedback is applied, and FIG. 33 shows its frequency characteristics. In this case, the gain in the direction of the differential amplifier, a bent characteristic at three locations of the P 11, Z 1, P 12 . In this case, as in the previous embodiment, the feedback amplifier can be stabilized by setting f 1 ≒ f 2 and separating f 11 and f 12 sufficiently. The feature of this embodiment, since the capacitor C F for phase compensation is inserted between the output and the input of the amplifier stage is that the capacitance of the apparent by the so-called Miller effect is increased. Therefore, even if the actual capacitance is relatively small, phase compensation can be performed, so that the area occupied by the capacitor can be reduced.

【0127】ここで図30(a)もしくは図32(a)
の位相補償回路に用いるキャパシタについて説明する。
これらのキャパシタとしては、静電容量がかなり大きく
(通常数百〜数千pF)、しかも電圧依存性の小さいも
のが必要である。図34(a)に通常のCMOSプロセ
スでこれを実現する一方法を示す。図中、101はP形
の半導体基板、102はN形ウェル、103はN+拡散
層、104はアイソレーション用のSiO2、105は
ゲート絶縁膜、106はゲートである。キャパシタは、
通常のMOSキャパシタと同じように、ゲート絶縁膜1
05をはさんで、ゲート106と基板表面102aとの
間に形成される。キャパシタ絶縁膜として薄いゲート絶
縁膜を用いているために、比較的小面積で大きな静電容
量が得られるのが特徴である。ただし、通常のMOSキ
ャパシタと異なる点は、ゲート下にNウェルがあるため
に、しきい値電圧が負であることである。これを図34
(b)を用いて説明する。横軸はキャパシタに印加する
電圧(ゲート側が正)、縦軸は静電容量である。しきい
値電圧(フラットバンド電圧)は、静電容量が大きく変
化するときの印加電圧V0であるが、V0<0である。し
たがって、ゲート側が正になるように一方向の電圧が印
加されるかぎり、その収電容量はほとんど一定であると
いう特徴がある。双方向の電圧が印加されうる場合は、
図34(a)に示したキャパシタを2個用い、図34
(c)のように互いに逆方向に並列接続すればよい。
Here, FIG. 30 (a) or FIG. 32 (a)
The capacitor used in the phase compensation circuit described above will be described.
These capacitors need to have a considerably large capacitance (usually several hundred to several thousand pF) and a small voltage dependency. FIG. 34A shows one method of realizing this by a normal CMOS process. In the figure, 101 is a P-type semiconductor substrate, 102 is an N-type well, 103 is an N + diffusion layer, 104 is SiO 2 for isolation, 105 is a gate insulating film, and 106 is a gate. The capacitor is
As with the ordinary MOS capacitor, the gate insulating film 1
It is formed between the gate 106 and the substrate surface 102a with the layer 05 interposed. Since a thin gate insulating film is used as the capacitor insulating film, it is characterized in that a large capacitance can be obtained in a relatively small area. However, the difference from a normal MOS capacitor is that the threshold voltage is negative because there is an N well under the gate. This is shown in FIG.
This will be described with reference to FIG. The horizontal axis is the voltage applied to the capacitor (positive on the gate side), and the vertical axis is the capacitance. The threshold voltage (flat band voltage) is the applied voltage V 0 when the capacitance greatly changes, and V 0 <0. Therefore, as long as a voltage in one direction is applied so that the gate side becomes positive, there is a characteristic that the power collection capacity is almost constant. If bidirectional voltage can be applied,
By using two capacitors shown in FIG.
What is necessary is just to connect in parallel in the opposite direction as shown in (c).

【0128】本実施例のキャパシタを作るのに必要な工
程は、ウェル形成,アイソレーション領域形成,ゲート
絶縁膜形成,ゲート形成,拡散層形成、および配線の各
工程であるが、これらはいずれも通常のCMOSプロセ
スに含まれている工程である。したがって、CMOSプ
ロセスで作られる半導体装置ならば、本キャパシタを作
るために特に工程を追加する必要はない。
The steps required to fabricate the capacitor of this embodiment are the steps of forming a well, forming an isolation region, forming a gate insulating film, forming a gate, forming a diffusion layer, and wiring. This is a step included in a normal CMOS process. Therefore, as long as the semiconductor device is manufactured by a CMOS process, it is not necessary to add a special step to manufacture the present capacitor.

【0129】また、本発明を適用する半導体装置によっ
ては、積層容量が利用できることがある。たとえば、積
層容量をメモリセルのキャパシタとして用いたDARM
がそうである。このような場合は、積層容量を位相補償
用キャパシタとして用いてもよい。積層容量を用いたD
RAMについては、アイ・イー・イー・イー,ジャーナ
ル・オブ・ソリッド・ステート・サーキッツ,第15
巻、第4号,第661頁から第666頁,1980年8
月(IEEE Journal of Solid-State Circuits,
Vol.SC−22,No.3,pp.661−666,Aug.
1980)に記述されている。
Also, depending on the semiconductor device to which the present invention is applied, a laminated capacitance may be used. For example, a DRAM using a stacked capacitance as a capacitor of a memory cell
Is so. In such a case, the laminated capacitance may be used as a phase compensation capacitor. D using stacked capacitance
About RAM, IEE, Journal of Solid State Circuits, 15th
Vol. 4, No. 4, pp. 661 to 666, August 1980
Month (IEEE Journal of Solid-State Circuits,
Vol. SC-22, No. 3, pp. 661-666, Aug.
1980).

【0130】[基準電圧発生回路]次に、本発明による
電圧リミッタ回路に用いるのに適した基準電圧発生回路
について説明する。なお、ここで述べる基準電圧発生回
路は、位相補償を施していない電圧リミッタ回路にもち
ろん用いることができる。また、グループ1で説明した
実施例を応用することができることもいうまでもない。
[Reference Voltage Generating Circuit] Next, a reference voltage generating circuit suitable for use in the voltage limiter circuit according to the present invention will be described. The reference voltage generation circuit described here can be used for a voltage limiter circuit that does not perform phase compensation. It goes without saying that the embodiment described in Group 1 can be applied.

【0131】電気リミッタの出力電圧VLは、基準電圧
Rを基に作られる。したがって、VRの特性によって、
Lの特性を任意に設定できる。半導体装置において電
圧リミッタ回路を使用する際には、VLの外部電源電圧
CC依存性が特に重要であるから、VRのVCC依存性に
特に留意して設計する必要がある。これに関しては、種
々の目的に応じた特性例とその発生法が、特願昭56−
57143,特願昭56−168698,特願昭57−
220083,特願昭60−261213,特願昭63
−8372,特願昭63−125742,米国特許第4
100437号などに開示されている。これらの回路が
本発明に適用可能なことはいうまでもない。
[0131] The output voltage V L of the electric limiter is made on the basis of the reference voltage V R. Therefore, the characteristics of V R,
The characteristic of VL can be set arbitrarily. When using a voltage limiter circuit in the semiconductor device, since the external power supply voltage V CC dependence of V L is particularly important, it is necessary to design special attention to the V CC dependency of V R. Regarding this, examples of characteristics for various purposes and methods of generating the characteristics are described in Japanese Patent Application No.
57143, Japanese Patent Application 56-168698, Japanese Patent Application 57-57
220083, Japanese Patent Application No. 60-261213, Japanese Patent Application No. 63
-8372, Japanese Patent Application No. 63-125742, U.S. Pat.
No. 100377. It goes without saying that these circuits are applicable to the present invention.

【0132】図24〜図27の実施例では、基準電圧V
Rを直接駆動回路に入力していた。しかし、基準電圧発
生回路で得られる電圧は、必ずしも半導体装置内で用い
る内部電源電圧として適当な値であるとは限らない。こ
の場合は電圧の変換が必要になる。また、場合によって
は、基準電圧の製造プロセスによるばらつきを補償する
ために、電圧の微調整、いわゆるトリミングが必要にな
ることがある。電圧の変換およびトリミングの方法とし
ては、前記の米国特許第4100437号に記載されて
いる方法を用いてもよいが、ここでは通常のMOSプロ
セスで作られる半導体装置に適した方法を紹介する。
In the embodiments of FIGS. 24 to 27, the reference voltage V
R was directly input to the drive circuit. However, the voltage obtained by the reference voltage generation circuit is not always an appropriate value as the internal power supply voltage used in the semiconductor device. In this case, voltage conversion is required. In some cases, fine adjustment of the voltage, so-called trimming, may be necessary to compensate for variations in the reference voltage due to the manufacturing process. As a method of voltage conversion and trimming, the method described in the aforementioned US Pat. No. 4,100,437 may be used. Here, a method suitable for a semiconductor device manufactured by a normal MOS process will be introduced.

【0133】図35に回路図を示す。図中、DAは差動
増幅器、Q31〜Q43はPチャネルMOSトランジスタ、
1〜F8はヒューズである。VRが入力電圧(基準電圧
発生回路の出力)、VR′が出力電圧(駆動回路の入力
となる)である。DAの入力端子の一方には、VRが入
力され、他方にはVR′をMOSトランジスタQ31〜Q
42によって分割したVR″が帰還されている。DAの増
幅率が十分大きいとすれば、出力電圧VR′は次式で与
えられる。
FIG. 35 shows a circuit diagram. In the figure, DA is a differential amplifier, Q 31 to Q 43 are P-channel MOS transistors,
F 1 ~F 8 is a fuse. (Output of the reference voltage generating circuit) V R is the input voltage is V R 'is the output voltage (the input of the drive circuit). V R is input to one of the input terminals of DA, and V R ′ is connected to the other of the MOS transistors Q 31 to Q 31.
The V R ″ divided by 42 is fed back. If the amplification factor of DA is sufficiently large, the output voltage V R ′ is given by the following equation.

【0134】VR′=((R1+R2)/R2)・VR ここで、R1はQ31〜Q38から成る回路を等価的に抵抗
とみなしたときの抵抗値、R2はQ39〜Q42から成る回
路を等価的に抵抗とみなしたときの抵抗値である。ヒュ
ーズを切断することによりR1,R2が変わるので、
R′を調整することができる。
V R ′ = ((R 1 + R 2 ) / R 2 ) · V R where R 1 is a resistance value when a circuit composed of Q 31 to Q 38 is equivalently regarded as a resistance, R 2 Is a resistance value when the circuit composed of Q 39 to Q 42 is equivalently regarded as a resistance. R 1 and R 2 change by cutting the fuse.
It is possible to adjust the V R '.

【0135】具体的なトリミングの方法を図36を用い
て説明する。この図は、入力VRと出力VR′との関係を
示したものである。図中、dがヒューズを全く切断しな
いときの特性である。ヒューズF1,F2,F3を順に切
断すると、上記R1が大きくなるので、c,b,aで示
すようにVR′は高くなる。ヒューズF4,F5,F6を順
に切断すると、上記R2が大きくなるので、e,f,g
で示すようにVR′は低くなる。したがって、まずVR
観測し、図13を見てVR′が最も目標値VR0′に近く
なるように、ヒューズの切断方法を選択すればよい。わ
れわれの目標は、VRが広い範囲でばらついても、VR
がある範囲内VR0′±ΔVR′に入るようにすることで
ある。そのためには、図中に破線で示したように、ある
トリミング方法(たとえばa)を採用したときにVR
=VR0′+ΔVR′になるときに、それと隣接するトリ
ミング方法(たとえばb)を採用するとVR′=VR0
−ΔVR′になるように、回路定数(各MOSトランジ
スタのチャネル幅/チャネル長)を選んでおけばよい。
A specific trimming method will be described with reference to FIG. This figure shows the relationship between the input V R and output V R '. In the figure, d is the characteristic when the fuse is not blown at all. When the fuse F 1, F 2, F 3 in order, since the R 1 increases, c, b, as indicated by a V R 'increases. When the fuses F 4 , F 5 , and F 6 are blown in order, the value of R 2 increases, so that e, f, g
As shown by, V R ′ decreases. Therefore, first observe the V R, as V R from FIG 13 'is most target value V R0' close to, it may be selected method of cutting a fuse. Our goal is, also vary in the V R is a wide range, V R '
Is within a certain range V R0 ′ ± ΔV R ′. For this purpose, as shown by a broken line in FIG, V R 'to the case of employing some trimming method (e.g., a)
= V R0 ′ + ΔV R ′, if a trimming method (for example, b) adjacent thereto is adopted, V R ′ = V R0
The circuit constant (channel width / channel length of each MOS transistor) may be selected so as to be −ΔV R ′.

【0136】図37にトリミング回路の他の実施例を示
す。出力電圧VR′を低くするときは、図35と同様
に、ヒューズF4,F5,F6を順に切断すればよい。図
35との相違点は、出力電圧VR′を高くする方法にあ
る。この場合は、まずヒューズF7を切断し(この時点
で入出力特性は図36のhのようになるように回路定数
を選んでおく)、次にF4,F5,F6を順に切断してい
けばよい。本回路は、図35の回路よりもヒューズの数
が少なく、したがって占有面積を小さくできるという利
点がある。
FIG. 37 shows another embodiment of the trimming circuit. To lower the output voltage V R ′, fuses F 4 , F 5 , and F 6 may be cut in order, as in FIG. The difference from FIG. 35 lies in the method of increasing the output voltage V R ′. In this case, first, the fuse F 7 (this input-output characteristic at the time left to choose circuit constant so as h in FIG. 36), then F 4, F 5, cut F 6 sequentially Just do it. This circuit has an advantage that the number of fuses is smaller than that of the circuit of FIG. 35, so that the occupied area can be reduced.

【0137】図35および図37に示した回路は、前記
米国特許に記載されている回路に比べて、通常のMOS
プロセスで作った場合の占有面積が小さいという利点が
ある。すなわち、米国特許に記載されている回路では、
出力電圧VR′を分割するための素子として、抵抗を用
いていたのに対し、図35および図37の回路ではMO
Sトランジスタを用いている。回路の消費電流を低減す
るためには、電圧分割用素子の等価抵抗はかなり大きく
(数百kπ程度)しなければならない。通常のMOSプ
ロセスでは、抵抗よりもMOSトランジスタの方が、小
面積で等価抵抗の大きい素子が得られる。ただし、MO
Sトランジスタを用いると、そのしきい値電圧の変動に
よってVR′の特性が変動することが懸念されるが、各
トランジスタのチャネル幅・チャネル長を十分大きくし
てばらつきを抑え、バックゲートをソースに接続して基
板電位変動の影響を回避し、さらにしきい値電圧のばら
つき分も見込んでヒューズの切断方法を選択することに
より、解決できる。
The circuits shown in FIG. 35 and FIG. 37 are different from the circuit described in the above-mentioned US patent in that a conventional MOS transistor is used.
There is an advantage that the area occupied by the process is small. That is, in the circuit described in the US patent,
While a resistor is used as an element for dividing output voltage V R ′, the circuit shown in FIGS.
An S transistor is used. In order to reduce the current consumption of the circuit, the equivalent resistance of the voltage dividing element must be considerably large (about several hundred kπ). In a normal MOS process, an element having a small area and a large equivalent resistance can be obtained with a MOS transistor than with a resistor. However, MO
When the S transistor is used, there is a concern that the characteristics of V R ′ may fluctuate due to the fluctuation of the threshold voltage. However, the channel width and channel length of each transistor are made sufficiently large to suppress the fluctuation, and the back gate is connected to the source. Can be solved by avoiding the influence of the substrate potential fluctuation and selecting the fuse cutting method in consideration of the variation in the threshold voltage.

【0138】次に、トリミング回路に用いるMOSトラ
ンジスタについて、図38(a),(b)によって説明
する。前述のように、各トランジスタのバックゲート
は、基板電位変動の影響を抑えるために、それぞれのソ
ースに接続することが望ましい。たとえば、基板がP形
の場合は、図38(a)に示すようなPチャネルMOS
トランジスタを用いればよい。基板がN形の場合は、図
38(a)において導電形をすべて逆にしたNチャネル
MOSトランジスタを用いればよい。また、図38
(b)のように、二重のウェル構造にして、外側のウェ
ル112の電位を固定(ここでは接地)することによ
り、基板電位変動に対してさらに強くすることができ
る。
Next, the MOS transistor used in the trimming circuit will be described with reference to FIGS. As described above, the back gate of each transistor is desirably connected to each source in order to suppress the influence of substrate potential fluctuation. For example, when the substrate is a P-type, a P-channel MOS as shown in FIG.
A transistor may be used. When the substrate is N-type, an N-channel MOS transistor whose conductivity type is all reversed in FIG. 38A may be used. FIG. 38
As shown in (b), by forming the double well structure and fixing the potential of the outer well 112 (grounding in this case), it is possible to further strengthen the substrate potential fluctuation.

【0139】次に、トリミング回路に用いるヒューズに
ついて説明する。ヒューズとしては、たとえば多結晶シ
リコンなど、半導体メモリの欠陥救済に用いられている
ものと同じものが利用できる。したがって、欠陥救済回
路を有する半導体メモリならば、ヒューズを作るために
特に工程を追加する必要はない。ヒューズの切断方法
は、レーザ光を用いる方法でも、電気的な方法でもよ
い。レーザ光を用いる方法には、切断用のトランジスタ
が不要であるため、占有面積を小さくできるという利点
があり、電気的な方法には、高価なレーザ光照射装置を
用いなくてもよいという利点がある。
Next, the fuse used in the trimming circuit will be described. As the fuse, for example, the same fuse used for relieving defects in a semiconductor memory, such as polycrystalline silicon, can be used. Therefore, in the case of a semiconductor memory having a defect relieving circuit, it is not necessary to add a particular step for forming a fuse. The method of cutting the fuse may be a method using laser light or an electric method. The method using laser light has an advantage that an occupied area can be reduced because a cutting transistor is not necessary, and the advantage that an expensive laser light irradiation device does not need to be used for an electrical method. is there.

【0140】図39(a)にVRからVR′への変換回路
の他の実施例を示す。図35あるいは図37の回路との
相違点は、PチャネルMOSトランジスタQ48を追加し
たことである。これにより、出力電圧VR′の最大値は
CC−|VTP|(VTPはPチャネルMOSトランジスタ
のしきい値電圧)に抑えられる。これを図39を用いて
説明する。この図は、VRとVR′のVCC依存性を示した
ものである。図35あるいは図37の回路では、VCC
低いときVR′≒VCCである。しかし図39(a)の回
路では、Q48の追加により、VCCが低いときVR′=V
CC−|VTP|と、|VTP|の分だけ低くなる。
[0140] shows another embodiment of the conversion circuit to the V R 'from V R in FIG. 39 (a). Differs from the circuit of FIG. 35 or FIG. 37 is that obtained by adding a P-channel MOS transistor Q 48. As a result, the maximum value of the output voltage V R ′ is suppressed to V CC − | V TP | (V TP is the threshold voltage of the P-channel MOS transistor). This will be described with reference to FIG. This figure shows the dependence of V R and V R ′ on V CC . In the circuit of FIG. 35 or 37, when V CC is low, V R ≒ V CC . However, the circuit of FIG. 39 (a) is the addition of Q 48, when V CC is lower V R '= V
CC− | V TP | and | V TP |.

【0141】本実施例の利点は、VCCが通常動作状態
(たとえば5V)よりもかなり低いとき(たとえば3
V)の、内部電源電圧VLの電圧安定度がよいことであ
る。これを図39(c)を用いて説明する。この図は、
図30(a)もしくは図32(a)の駆動回路におい
て、VCCが低いときの電力電圧VLと電流ILの関係の一
例である。VR′を発生するのに図35あるいは図37
の回路を用いた場合は、VCCが低いときはVL≒VR′≒
CCであるから、駆動回路の出力MOSトランジスタ
(図30(a)もしくは図32(a)のQ26)のドレイ
ン・ソース間電圧がほとんど0であり、電流駆動能力が
小さい。そのため、出力電流(負荷の消費電流)IL
大きくなると、VLが低下してしまう。これに対して
R′を発生するのに図39(a)の回路を用いた場合
は、VL≒VR′≒VCC−|VTP|であるから、駆動回路
の出力MOSトランジスタのドレイン・ソース間電圧は
ほぼ|VTP|(この例では0.5V)に等しい。したが
って、その電流駆動能力は比較的大きく、VLの低下量
は小さい。すなわち、あらかじめVLを少し低く設定し
ておくことにより、電圧変動量を動作する半導体装置内
の回路の、VCCが低いときの動作がより安定になり、V
CCに対する動作マージンが大きくなる。
The advantage of this embodiment is that when V CC is much lower than normal operating conditions (eg, 5V) (eg, 3 V).
V), the voltage stability of the internal power supply voltage VL is good. This will be described with reference to FIG. This figure is
In the driving circuit of FIG. 30 (a) or FIG. 32 (a), which is an example of the relationship between the power voltage V L and the current I L when V CC is low. 35 or 37 to generate V R '.
When using the circuit of, V L ≒ V R When V CC is low '≒
Since V CC , the drain-source voltage of the output MOS transistor (Q 26 in FIG. 30A or FIG. 32A) of the driving circuit is almost 0, and the current driving capability is small. Therefore, when the output current (current consumption of the load) I L increases, V L decreases. On the other hand, when the circuit of FIG. 39A is used to generate V R ′, V L ≒ V R ′ ≒ V CC − | V TP | The drain-source voltage is approximately equal to | V TP | (in this example, 0.5 V). Therefore, its current driving capability is relatively large, and the amount of decrease in V L is small. That is, by setting VL a little lower in advance, the operation of the circuit in the semiconductor device that operates the amount of voltage fluctuation when V CC is low becomes more stable,
The operating margin for CC increases.

【0142】なお、図39(a)の回路Q48も、前述の
トリミング回路のMOSトランジスタと同様、基板電位
変動の影響を抑えるために、図38(a),(b)に示
す構造にしておくのが望ましい。
[0142] Note that the circuit Q 48 in FIG. 39 (a) is also similar to the MOS transistor of the above-mentioned trimming circuit, in order to suppress the influence of the change of substrate voltage, FIG. 38 (a), in the structure shown in (b) It is desirable to keep.

【0143】[チップ内配置・配線]次に、本発明を実
際の半導体チップ内に実装する場合の、回路配置方法、
ならびに基準電圧VRや内部電源電圧VLの配線方法に
ついて述べる。本発明を適用する半導体装置として、こ
こではDRAMを例に取り上げるが、もちろん他の半導
体装置にも本発明は適用可能である。また、ここで述べ
る配置・配線方法は、位相補償を施していない電圧リミ
ッタ回路に対しても有効である。
[In-Chip Arrangement / Wiring] Next, a circuit arrangement method for mounting the present invention in an actual semiconductor chip will be described.
And described interconnection method of the reference voltage V R and the internal power supply voltage VL. Although a DRAM is taken as an example of a semiconductor device to which the present invention is applied, the present invention can be applied to other semiconductor devices. Further, the arrangement / wiring method described here is also effective for a voltage limiter circuit that is not subjected to phase compensation.

【0144】図40に電圧リミッタ回路をDRAMに適
用した場合の、望ましい回路配置および配線の一例を示
す。図中、1は半導体チップ、2a,2bは微細MOS
トランジスタで構成されているメモリアレー、3a,3
b,3cは周辺回路である。4,5はそれぞれ接地V
GND、外部電源電圧VCC用のボンディングパッド、6は
基準電圧発生回路、7a,7b,7c,7dは駆動回路
である。6と7a〜7dとにより電圧リミッタ回路を構
成している。7a,7b,7cはそれぞれ、周辺回路3
a,3b,3cを駆動する内部電源電圧VL1,VL2,V
L3を発生する。7dはメモリアレー2a,2bを駆動す
る内部電源電圧VL4を発生する。
FIG. 40 shows an example of a desirable circuit arrangement and wiring when the voltage limiter circuit is applied to a DRAM. In the figure, 1 is a semiconductor chip, 2a and 2b are fine MOSs
Memory array composed of transistors, 3a, 3
b and 3c are peripheral circuits. 4 and 5 are ground V
GND is a bonding pad for the external power supply voltage V CC , 6 is a reference voltage generating circuit, and 7a, 7b, 7c, 7d are driving circuits. 6 and 7a to 7d constitute a voltage limiter circuit. 7a, 7b and 7c are peripheral circuits 3 respectively.
a, 3b, 3c internal power supply voltages V L1 , V L2 , V
Generates L3 . 7d generates an internal power supply voltage V L4 for driving the memory arrays 2a and 2b.

【0145】本実施例の特徴は、基準電圧発生回路6と
駆動回路7a〜7dとを分離し、基準電圧発生回路は接
地電位入力用ボンディングパッドの近傍に、駆動回路は
それぞれの負荷回路の近傍に配置したことである。その
ため、接地電位入力用ボンディングパッドから基準電圧
発生回路までの接地配線8、および各駆動回路から各負
荷回路までの内部電源電圧配線11a〜11dが短くな
り、それらのインピーダンスが小さくなる。これによ
り、配線8上の雑音が減少するので、基準電圧発生回路
の接地レベルが安定し、安定な基準電圧VRが得られ
る。また、配線11a〜11dのインピーダンスによる
内部電源電圧VL1〜VL4の電圧降下が減少するので、V
L1〜VL4のレベルが安定し、負荷回路の動作が安定にな
る。
This embodiment is characterized in that the reference voltage generating circuit 6 is separated from the driving circuits 7a to 7d, the reference voltage generating circuit is located near the bonding pad for inputting the ground potential, and the driving circuit is located near the respective load circuits. It is arranged in. Therefore, the ground wiring 8 from the ground potential input bonding pad to the reference voltage generating circuit and the internal power supply voltage wirings 11a to 11d from each drive circuit to each load circuit are shortened, and their impedance is reduced. Thus, the noise on the wire 8 is reduced, the ground level of the reference voltage generating circuit is stabilized, stable reference voltage V R is obtained. Further, since the voltage drop of the internal power supply voltages V L1 to V L4 due to the impedance of the wirings 11a to 11d is reduced,
Level L1 ~V L4 is stabilized, the operation of the load circuit is stabilized.

【0146】本実施例のもう一つの特徴は、接地配線の
方法にある。まず、基準電圧発生回路用としては、専用
の短い配線8を設ける。他の回路用としては、配線9a
〜9dを設ける。すなわち、各駆動回路とその負荷回路
とは共通の線で配線するが、他の駆動回路や負荷回路と
は分離する。この配線方式の利点は、各回路が動作する
ときに流れる電流によって接地配線上に発生する雑音
が、他の回路に悪影響を与えるのを防止できることであ
る。特に、基準電圧発生回路の接地配線に雑音が生ずる
と、すべての内部電源電圧VL1〜VL4のレベルが変動す
るので、基準電圧発生回路用の接地配線だけは必ず他の
接地配線とは分離しておくことが望ましい。また、メモ
リアレー用の接地配線も他の接地配線と分離しておくこ
とが望ましい。なぜならば、DRAMではセンスアンプ
が増幅動作を行うとき、多数のデータ線(その容量は通
常数千pF)が同時に充放電され、接地配線に大きな雑
音が発生するからである。
Another feature of the present embodiment lies in a method of ground wiring. First, a dedicated short wiring 8 is provided for the reference voltage generating circuit. For other circuits, wiring 9a
To 9d. That is, each drive circuit and its load circuit are wired with a common line, but are separated from other drive circuits and load circuits. The advantage of this wiring method is that noise generated on the ground wiring due to current flowing when each circuit operates can be prevented from adversely affecting other circuits. In particular, the reference voltage noise to the ground wiring of the generator occurs, all the level of the internal power supply voltage V L1 ~V L4 varies, only a ground wire for the reference voltage generating circuit is necessarily other ground wiring is separated It is desirable to keep. It is also desirable that the ground wiring for the memory array be separated from other ground wirings. This is because, in a DRAM, when a sense amplifier performs an amplifying operation, a large number of data lines (the capacitance of which is usually several thousand pF) are simultaneously charged and discharged, and a large noise is generated in a ground wiring.

【0147】図41に回路配置および配線の他の実施例
を示す。本実施例では、周辺回路3がチップの中央に集
中して配置され、さらに接地および外部電源電圧VCC
のボンディングパッド4,5もチップの中央に配置され
ている。本実施例でも、基準電圧発生回路6は接地電位
入力用ボンディングパッドの近傍に、駆動回路7a,7
dはそれぞれの負荷回路の近傍に配置されている。
FIG. 41 shows another embodiment of the circuit arrangement and wiring. In this embodiment, the peripheral circuit 3 are arranged concentrated in the center of the chip, which is further disposed at the center of the bonding pads 4, 5 chip for ground and the external power supply voltage V CC. Also in this embodiment, the reference voltage generating circuit 6 is provided with the driving circuits 7a and 7
d is arranged near each load circuit.

【0148】この実施例の利点は、図41から明らかな
ように、配線長が短くなることである。これにより、外
部電源電圧VCCの変動や負荷回路に流れる電流の変動に
対して強くなる。すなわち、前実施例では、VCC用ボン
ディングパッドと各駆動回路との間の配線10が長いた
め、そのインピーダンスが大きく、負荷回路の消費電流
によってVCCのレベルが低下する。もちろんこの低下分
は各駆動回路で吸収するようになっているが、低下量が
あまりに大きいと吸収しきれなくなり、内部電源電圧V
Lのレベルの低下を招くことがある。これに対して本実
施例では、VCC配線10のインピーダンスが小さいの
で、その分大きな負荷電流を流すことができる。またV
CCの低下に対しても強い。
The advantage of this embodiment is that the wiring length is short, as is apparent from FIG. As a result, the power supply becomes more resistant to fluctuations in the external power supply voltage V CC and fluctuations in the current flowing through the load circuit. That is, in the previous embodiment, since the wiring 10 between the V CC bonding pad and each drive circuit is long, its impedance is large, and the level of V CC is reduced by the current consumption of the load circuit. Of course, this reduction is absorbed by each drive circuit, but if the reduction is too large, it cannot be absorbed, and the internal power supply voltage V
L level may decrease. On the other hand, in the present embodiment, since the impedance of the V CC wiring 10 is small, a larger load current can flow. Also V
Strong against CC drop.

【0149】図40もしくは図41において、接地配線
の雑音を特に問題にしているのは、基準電圧VRおよび
内部電源電圧VLiが接地電位を基準にして発生されるか
らである。逆に、VR,VLiが外部電源電圧VCCを基準
として発生される場合は、VCC配線の雑音の方が問題に
なる。この場合は、基準電圧発生回路をVCCボンディン
グパッドの近傍に配置し、VCC用配線を各回路ごとに分
離すればよい。
In FIG. 40 or FIG. 41, the reason why the noise of the ground wiring is particularly problematic is that the reference voltage V R and the internal power supply voltage V Li are generated with reference to the ground potential. Conversely, when V R and V Li are generated with reference to the external power supply voltage V CC , the noise of the V CC wiring is more problematic. In this case, the reference voltage generating circuit may be arranged near the V CC bonding pad, and the V CC wiring may be separated for each circuit.

【0150】なお、図40もしくは図41に示した配置
・配線方法において、基準電圧VRを基準電圧発生回路
から各駆動回路まで配線しているが、この配線12には
シールドを施しておくのが望ましい。半導体チップ内の
他の回路から雑音を受けてVRが変動するのを防ぐため
である。通常の半導体製造プロセスで実現できるシール
ド方法の例を次に説明する。
[0150] Incidentally, in the arrangement and wiring method shown in FIG. 40 or FIG. 41, the reference voltage V R from the reference voltage generating circuit is wired to each drive circuit, keep Faraday shield to the wiring 12 Is desirable. This is to prevent V R from fluctuating due to noise from other circuits in the semiconductor chip. An example of a shielding method that can be realized by a normal semiconductor manufacturing process will be described below.

【0151】図42(a),(b)に、シールドを施し
た配線の一実施例のそれぞれ平面図および断面図を示
す。図中、101は半導体基板、104はSiO2、1
08は第1の配線層、109a,109b,109cは
第2の配線層、113,114は層間絶縁膜、115は
保護膜である。109bが基準電圧VRの配線である。
その周囲の108,109,109cがシールド用の配
線であり、一定電位(ここでは接地)に固定されてい
る。109bの下方に108を設けたことにより基板1
01との容量結合による雑音を防止でき、左右に109
a,109cを設けたことにより隣接する配線(図示せ
ず)との容量結合による雑音を防止できる。図42
(c)および(d)は、シールドを施した配線の他の実
施例である。本実施例では、VRを第1の配線層108
bで配線し、その左右(108a,108c)、下方
(106)および上方(109)にそれぞれシールド用
配線を設けている。上方にもシールド配線を設けること
により、上方の空間を通した容量結合による雑音をも防
止でき、シールドがより効果的になる。
FIGS. 42 (a) and 42 (b) are a plan view and a cross-sectional view, respectively, of an embodiment of a shielded wiring. In the figure, 101 is a semiconductor substrate, 104 is SiO 2 , 1
08 is a first wiring layer, 109a, 109b and 109c are second wiring layers, 113 and 114 are interlayer insulating films, and 115 is a protective film. 109b is the reference voltage V R wiring.
The surrounding wires 108, 109, and 109c are shielding wires, which are fixed to a constant potential (here, ground). Substrate 1 is provided by providing 108 below 109b.
01 can be prevented and noise 109
The provision of a and 109c can prevent noise due to capacitive coupling with an adjacent wiring (not shown). FIG.
(C) and (d) show another embodiment of the shielded wiring. In this embodiment, the V R first wiring layer 108
The wiring is provided by b, and shielding wirings are provided on the left and right (108a, 108c), below (106) and above (109), respectively. By providing the shield wiring also above, noise due to capacitive coupling through the space above can also be prevented, and the shield becomes more effective.

【0152】さらに図61(a),(b)のように、コ
ンタクト孔116a,116c、およびスルーホール1
17a,117cを設けてシールド用配線同士を接続す
れば、シールドが完全になる。図61(c),(d)に
シールドを施した配線の他の実施例を示す。本実施例で
は、多結晶シリコン層106がVRの配線である。その
下方にはウェル112が形成され、P形拡散層107
a,107c、およびコンタクト孔116a,116c
を介して、上方の第1の配線層108に接続されてい
る。すなわち、106の周囲を112,107a,11
6a,108,116c,107cで囲むことによりシ
ールドしている。本実施例の利点は、シールドに第2の
配線層を使用していないので、これを図61(c)の1
09に示すように、他の目的に使用できることである。
これは、たとえばVRの配線と他の配線とが交差する部
分に使用するのに有効である。
Further, as shown in FIGS. 61A and 61B, contact holes 116a and 116c and through hole 1
If the shield wires are connected by providing the wires 17a and 117c, the shield becomes complete. FIGS. 61C and 61D show another embodiment of the shielded wiring. In this embodiment, the polycrystalline silicon layer 106 is a wiring V R. A well 112 is formed below the P-type diffusion layer 107.
a, 107c and contact holes 116a, 116c
Is connected to the upper first wiring layer 108 via the. That is, 112, 107a, 11
6a, 108, 116c, and 107c provide shielding. An advantage of this embodiment is that the second wiring layer is not used for the shield, and this is shown in FIG.
09, it can be used for other purposes.
This is, for example, the wiring and the other wiring V R is effective for use in the intersection.

【0153】なお、以上のようなシールドにより、VR
と接地との間に寄生容量が付くが、これはむしろ好まし
い効果をもたらす。この寄生容量は、VR配線の高周波
に対するインピーダンスを低減させ、高周波雑音をバイ
パスさせる、いわゆるデカップリングコンデンサとして
働くからである。シールド線だけでは、デカップリング
コンデンサとして静電容量が不足の場合は、別にキャパ
シタと負荷してももちろんさしつかえない。
It is to be noted that the above-mentioned shield allows the V R
There is a parasitic capacitance between the capacitor and ground, which has a rather favorable effect. This parasitic capacitance reduces the impedance to the high frequency of V R wiring, thereby bypassing the high frequency noise, because acts as a so-called decoupling capacitor. In the case where the capacitance is insufficient as a decoupling capacitor using only the shielded wire, it is of course possible to load the capacitor separately with the capacitor.

【0154】上の例では、シールド線を固定する電位は
接地電位としているが、安定な電位ならば必ずしも接地
電位でなくてもよい。しかし、接地電位にするのが、最
も簡単であり、しかも上に述べたように寄生容量がデカ
ップリングコンデンサとして働くので望ましい。特に、
基準電圧発生回路用の接地配線(図40,図41に示す
8の部分)に接続するのが、他の回路の動作によって発
生する雑音を避ける意味でよい。前述のようにVRが
CCを基準にして発生される場合は、シールド線はVCC
固定する方がよい。
In the above example, the potential for fixing the shield line is the ground potential. However, the potential is not necessarily the ground potential as long as the potential is stable. However, a ground potential is the simplest, and is desirable because the parasitic capacitance acts as a decoupling capacitor as described above. In particular,
The connection to the ground wiring for the reference voltage generation circuit (the portion 8 shown in FIGS. 40 and 41) may be sufficient to avoid noise generated by the operation of other circuits. As described above, V R is V
If generated on the basis of the CC, the shield line is better to fix the V CC.

【0155】図43に回路配置および配線の他の実施例
を示す。図中、1は半導体メモリチップ、3は周辺回
路、7a,7b,7cはそれぞれ内部電源電圧VLを発
生する駆動回路、14a,14b,14c,14dは駆
動回路の出力を電源として用いて電圧振幅VLのパルス
φP1,φP2,φP3,φP4を発生するパルス発生回路、2
a,2b,2c,2dはそれぞれφP1,φP2,φP3,φ
P4によって動作する微細MOSトランジスタを用いたメ
モリアレーである。なお、ここでは基準電圧発生回路
は、記載を省略してある。図44にこれらの回路の動作
タイミングを示す。
FIG. 43 shows another embodiment of the circuit arrangement and wiring. In the figure, 1 is a semiconductor memory chip, 3 is a peripheral circuit, 7a, 7b, 7c are drive circuits each generating an internal power supply voltage VL , and 14a, 14b, 14c, 14d are voltages using the output of the drive circuit as a power supply. A pulse generating circuit for generating pulses φ P1 , φ P2 , φ P3 , φ P4 of amplitude VL ;
a, 2b, 2c, 2d are φ P1 , φ P2 , φ P3 , φ
This is a memory array using micro MOS transistors operated by P4 . The description of the reference voltage generation circuit is omitted here. FIG. 44 shows the operation timing of these circuits.

【0156】本実施例の半導体メモリチップ1には単一
の外部電源電圧VCC(たとえば5V)が印加されてい
る。駆動回路7a,7b,7cからはVCCから降下させ
た内部電源電圧VL(たとえば3V)が出力され、パル
ス発生回路14a,14b,14c,14dにそれぞれ
入力されている。そして、パルス発生回路には図44に
示すタイミングパルスφTと、アドレス信号aiと逆相の
/aiが入力されている。
A single external power supply voltage V CC (for example, 5 V) is applied to the semiconductor memory chip 1 of this embodiment. Drive circuits 7a, 7b, 7c output internal power supply voltage VL (for example, 3 V) lowered from V CC and are input to pulse generation circuits 14a, 14b, 14c, 14d, respectively. The pulse generation circuit receives a timing pulse φ T shown in FIG. 44 and a signal / ai having a phase opposite to that of the address signal a i .

【0157】周辺回路3は、外部アドレス信号Aiを受
けて内部アドレス信号aiおよび/aiを、外部制御信号
(ここではロウアドレスストローブ信号/RAS,カラ
ムアドレスストローブ/CAS、および書込みエネーブ
ル信号/WE)を受けて内部タイミングパルスφTを発
生する。周辺回路は、チップの集積度にはあまり影響し
ないのであえて微細素子を用いる必要がないこと、およ
び注飛インタフェースの都合により、外部電源電圧VCC
で直接動作させているが、もちろん内部電源電圧で動作
させてもよい。
[0157] peripheral circuit 3, an external address signal A and the internal address signals a i and / a i receives i, external control signals (where the row address strobe signal / RAS, a column address strobe / CAS, and write enable signal / WE) to generate an internal timing pulse φ T. Peripheral circuits, it is not necessary to use a dare fine element since the chip integration little effect, and the convenience of the Eastern Marsh Harrier interface, external power supply voltage V CC
, But may of course be operated with the internal power supply voltage.

【0158】メモリはアドレスによって選択されたアレ
ーのみが動作する。この例では、ai=“0”(/ai
“1”)のときアレー2aと2cが選択(2bと2dは
非選択)、ai=“1”(/ai=“0”)のときアレー
2bと2dが選択(2aと2cは非選択)の状態とな
る。そのために、選択されたアレー用のパルスのみが出
力される。すなわち、図44に示すように、ai
“0”のときは、パルス発生回路14aと14cがタイ
ミングパルスφTによりφP1,φP3を出力してアレー2
aと2cを、逆にai=“1”のときは、パルス発生回
路14bと14dがタイミングパルスφTによりφP2
φP4を出力してアレー2bと2dを動作させる。
In the memory, only the array selected by the address operates. In this example, a i = “0” (/ a i =
When “1”), the arrays 2a and 2c are selected (2b and 2d are not selected), and when a i = “1” (/ a i = “0”), the arrays 2b and 2d are selected (2a and 2c are not selected). (Selection). Therefore, only the pulse for the selected array is output. That is, as shown in FIG. 44, a i =
"0" when the pulse generation circuit 14a and 14c is a timing pulse phi T phi P1, and outputs the phi P3 array 2
a and 2c, when the a i = "1" Conversely, the pulse generating circuit 14b and 14d is the timing pulse phi T phi P2,
By outputting φP4 , the arrays 2b and 2d are operated.

【0159】本実施例の特徴は、各駆動回路を各パルス
発生回路に近接して配置し、しかもパルス発生回路14
bと14cとで駆動回路7bを共有していることであ
る。そのため、図3に比べて配線が短くなり、配線のイ
ンピーダンスが小さくなり、これによって発生する雑音
のレベルを抑えることができる。また、図4に比べて、
駆動回路数が1個減り、これによってチップ占有面積と
消費電力の低減が実現できる。しかも、パルス発生回路
14bと14cとは同時には動作しないので、駆動回路
7bは1個のパルス発生回路のみを駆動できればよく、
電流駆動能力を2倍にする必要はない。
The feature of this embodiment is that each drive circuit is arranged close to each pulse generation circuit, and the pulse generation circuit 14
b and 14c share the drive circuit 7b. Therefore, compared to FIG. 3, the wiring is shorter, the impedance of the wiring is smaller, and the level of generated noise can be suppressed. Also, compared to FIG.
The number of drive circuits is reduced by one, thereby realizing a reduction in chip occupation area and power consumption. Moreover, since the pulse generating circuits 14b and 14c do not operate at the same time, the driving circuit 7b only needs to be able to drive one pulse generating circuit.
There is no need to double the current drive capability.

【0160】パルス発生回路14a〜14dは、たとえ
ば図45(a),(b)に示した回路で実現できる。図
45(a)において、51は、PチャネルMOSトラン
ジスタQ51,Q52とNチャネルMOSトランジスタ
53,Q54から成る2入力NAND回路である。この回
路の電源はVCCであり、入力はタイミングパルスとアド
レス信号ai(または/ai)である。52は、Pチャネ
ルMOSトランジスタQ55とNチャネルMOSトランジ
スタQ56から成るインバータであり、その電源はVL
ある。aiが“1”(電位VCC)のときにφTが入力され
ると、内部電源VLの振幅のパルスφPが入力される。な
お、ここではNAND回路は外部電源電圧VCCで動作さ
せているが、内部電源電圧VLで動作させてもよい。
The pulse generating circuits 14a to 14d can be realized by the circuits shown in FIGS. 45 (a) and 45 (b), for example. In FIG. 45A, reference numeral 51 denotes a two-input NAND circuit including P-channel MOS transistors Q 51 and Q 52 and N-channel MOS transistors Q 53 and Q 54 . The power supply for this circuit is V CC and the inputs are the timing pulse and the address signal a i (or / a i ). 52 is an inverter composed of a P-channel MOS transistor Q 55 and an N-channel MOS transistor Q 56, the power source is a V L. When φ T is input when a i is “1” (potential V CC ), a pulse φ P having an amplitude of the internal power supply VL is input. Here, the NAND circuit is operated at the external power supply voltage V CC , but may be operated at the internal power supply voltage V L.

【0161】図46は、図43の実施例に比べて、駆動
回路の数をさらに1個減らした例である。アドレス信号
i,/ai、タイミングパルスφT、およびパルスφP1
〜φP4は、図43で説明したものと同じである。
FIG. 46 shows an example in which the number of drive circuits is further reduced by one as compared with the embodiment of FIG. Address signals a i , / a i , timing pulse φ T , and pulse φ P1
To [phi] P4 is the same as described in FIG. 43.

【0162】本実施例では、パルス発生回路14aと1
4bとで駆動回路7aを、14cと14dとで7bをそ
れぞれ共有している。そのため、図43の実施例に比べ
て、駆動回路数が1個減り、これによるチップ面積と消
費電力を低減できる。ここで図44に示すように、14
aと14b、14cと14dとはそれぞれ同時には動作
しない。したがって、駆動回路7aと7bとはそれぞれ
1個のパルス発生回路のみを駆動できればよく、駆動能
力を2倍にする必要はない。
In this embodiment, the pulse generation circuits 14a and 14a
The drive circuit 7a is shared by 4b, and the drive circuit 7b is shared by 14c and 14d. Therefore, as compared with the embodiment of FIG. 43, the number of drive circuits is reduced by one, thereby reducing the chip area and power consumption. Here, as shown in FIG.
a and 14b and 14c and 14d do not operate simultaneously. Therefore, the driving circuits 7a and 7b need only be able to drive only one pulse generating circuit, and it is not necessary to double the driving capability.

【0163】図47は、メモリアレーが8個の分割され
ている場合に本発明を適用した実施例である。図中、1
は半導体チップ、3は周辺回路、2a〜2hはメモリア
レー、7a,7bは駆動回路、14a〜14hはパルス
発生回路である。本実施例では、8個のアレーのうち2
個がアドレス信号ai,ajによって選択され、選択され
たアレーのみが動作する。すなわち、aij=“00”
のときは2aと2e、aij=“01”のときは2bと
2f,aij=“10”のときは2cと2g、aij
“11”のときは2dと2hがそれぞれ選択される。そ
のため、選択されたアレー用のパルスφPk(k=1〜
8)のみが出力される。すなわち、図48に示すよう
に、アドレス信号aij=“00”のときはパルスφP1
φP5、aij=“01”のときはパルスφP2とφP6、a
ij=“10”のときはパルスφP3とφP7、aij
“11”のときはパルスφP4とφPがそれぞれ出力され
る。これらのパルスφPk(k=1〜8)は、φTのタイ
ミングで出力されるパルスであり、その振幅は内部電源
電圧VLである。
FIG. 47 shows an embodiment to which the present invention is applied when the memory array is divided into eight. In the figure, 1
Is a semiconductor chip, 3 is a peripheral circuit, 2a to 2h are memory arrays, 7a and 7b are drive circuits, and 14a to 14h are pulse generation circuits. In this embodiment, two out of eight arrays
Are selected by the address signals a i and a j , and only the selected array operates. In other words, a i a j = "00 "
2a and 2e, a i a j = 2b and 2f when the "01", 2c and 2g is when a i a j = "10" when the, a i a j =
In the case of "11", 2d and 2h are respectively selected. Therefore, the pulse φ Pk (k = 1 to
Only 8) is output. That is, as shown in FIG. 48, the address signal a i a j = "00" pulses phi P1 when the
φ P5, a i a j = pulse φ P2 and φ P6, a when the "01"
When i aj = “10”, pulses φ P3 and φ P7 , a i a j =
When it is “11”, pulses φ P4 and φ P are output, respectively. These pulses φ Pk (k = 1 to 8) are pulses output at the timing of φ T and have an amplitude of the internal power supply voltage VL .

【0164】本実施例では、メモリアレーを動作させる
ための8個のパルス発生回路で2個の駆動回路7a,7
bを共有している。このようにすることにより、駆動回
路数を大幅に減らすことができ、占有面積と消費電力の
低減を実現することができる。
In this embodiment, two driving circuits 7a and 7 are composed of eight pulse generating circuits for operating the memory array.
b. By doing so, the number of driving circuits can be significantly reduced, and the occupied area and power consumption can be reduced.

【0165】[DRAMへの適用例]最後に、本発明を
DRAMに適用した例について述べる。図49は本発明
を適用したDRAMの構成図である。図中、201は電
源電圧(VCC)供給用ボンディングパッドで、外部電源
に接続されている。202は差動増幅器、203は内部
降圧された電源電圧(VL)の供給線、204はPチャ
ネルMOSセンスアンプの駆動MOSトランジスタ、2
05はNチャネルMOSセンスアンプの起動MOSトラ
ンジスタ、206はPチャネルMOSセンスアンプ、2
07はNチャネルMOSセンスアンプ、208はメモリ
セル、209はPチャネルMOSセンスアンプのN形ウ
ェル部、210はセルアレー部とセンスアンプ部を含む
メモリブロック、211はXデコーダ、212はYデコ
ーダ、213はショート・プリチャージ信号線、214
は電源線VL/2である。電源電圧VCCは、Xデコー
ダ,Yデコーダ,ゲート保護ならびに信号発生回路など
の周辺回路で使う。内部降圧された電源電圧VLは、本
実施例の場合、センスアンプ駆動MOSトランジスタ2
04につながるPチャネルMOSトランジスタのバック
ゲート(ウェル)とYデコーダの一部に使っている。
[Application Example to DRAM] Finally, an example in which the present invention is applied to a DRAM will be described. FIG. 49 is a configuration diagram of a DRAM to which the present invention is applied. In the figure, reference numeral 201 denotes a bonding pad for supplying a power supply voltage (V CC ), which is connected to an external power supply. 202 is a differential amplifier, 203 is a supply line for an internally stepped-down power supply voltage (V L ), 204 is a driving MOS transistor of a P-channel MOS sense amplifier,
05 is a starting MOS transistor of the N-channel MOS sense amplifier, 206 is a P-channel MOS sense amplifier, 2
07 is an N-channel MOS sense amplifier, 208 is a memory cell, 209 is an N-type well of a P-channel MOS sense amplifier, 210 is a memory block including a cell array and a sense amplifier, 211 is an X decoder, 212 is a Y decoder, 213 Is a short precharge signal line, 214
Is a power supply line V L / 2. The power supply voltage V CC is used in peripheral circuits such as an X decoder, a Y decoder, gate protection and a signal generation circuit. In the case of the present embodiment, the internally stepped down power supply voltage VL is the sense amplifier driving MOS transistor 2
It is used for the back gate (well) of the P-channel MOS transistor connected to the part 04 and part of the Y decoder.

【0166】センスアンプのようないわゆるCMOS回
路の場合、P形の基板を用いると、PチャネルMOSト
ランジスタはN形のウェル内に形成されるのが普通であ
る。この場合、図50の断面図に示すように、Nウェル
(PチャネルMOSトランジスタのバックゲート)の電
位は外部電源電圧VCCではなく、そのソースに供給され
る動作電圧(この場合はVL)とするのが望ましい。こ
の理由を次に述べる。
In the case of a so-called CMOS circuit such as a sense amplifier, when a P-type substrate is used, a P-channel MOS transistor is usually formed in an N-type well. In this case, as shown in the cross-sectional view of FIG. 50, the potential of the N-well (the back gate of the P-channel MOS transistor) is not the external power supply voltage V CC but the operating voltage supplied to its source (V L in this case). It is desirable that The reason will be described below.

【0167】たとえばVCC=5V,VL1=3Vとする
と、データ線プリチャージレベルが1.5Vであるか
ら、センスアンプ起動前、PチャネルMOSトランジス
タには1.5Vのバックゲートバイアスがかかり、起動
後は0Vになる。図6を参照すると、センスアンプ起動
前のしきい値電圧(絶対値)は約0.86V、起動後は
約0.57Vである。もしNウェル電圧をVCC(=5
V)としていると、各々1.1V,0.92Vとなる。こ
れはVL1とした場合に比較してあまりに大きい。図51
は、上記DRAMのセンス系の動作速度を、Pチャネル
MOSトランジスタのしきい値電圧に対してプロットし
た図である。同図からわかるように、0.1Vのしきい
値電圧上昇は約2nsの遅延に相当するので、この場合
Nウェル電圧をVL1(=3V)とすることで約5ns以
上の高速化が実現できることがわかる。超高集積化時代
のCMOSLSIは、より動作電圧を下げ、基板(ウェ
ル)濃度を上げる(バックゲートバイアス効果が大きく
なる)傾向があるので、上記本発明の効果はさらに重要
になる。
For example, if V CC = 5 V and V L1 = 3 V, since the data line precharge level is 1.5 V, a back gate bias of 1.5 V is applied to the P-channel MOS transistor before the start of the sense amplifier. After starting, it becomes 0V. Referring to FIG. 6, the threshold voltage (absolute value) before the start of the sense amplifier is about 0.86 V and about 0.57 V after the start. If the N-well voltage V CC (= 5
V), they are 1.1V and 0.92V, respectively. This is too large as compared with V L1 . FIG.
FIG. 7 is a diagram in which the operating speed of the sense system of the DRAM is plotted against the threshold voltage of a P-channel MOS transistor. As can be seen from the figure, a rise in threshold voltage of 0.1 V corresponds to a delay of about 2 ns. In this case, setting the N-well voltage to V L1 (= 3 V) achieves a speedup of about 5 ns or more. We can see that we can do it. Since the CMOS LSI in the era of ultra-high integration tends to lower the operating voltage and increase the substrate (well) concentration (increase the back gate bias effect), the effect of the present invention becomes even more important.

【0168】ここで、Nウェル電圧をPチャネルMOS
トランジスタに供給される内部電源電圧VLと等しくす
るにあたり、容量結合などによるNウェル電圧の変動が
懸念される。図49に示した実施例は、データ線はVL
/2にプリチャージされるので、PチャネルMOSトラ
ンジスタが動作するとき、ドレイン電圧が上昇するのも
と下降するものとが対を成し、雑音はきわめて小さい。
したがって、Nウェル電圧の変動によるラッチアップ等
の問題は発生しない。
Here, the N-well voltage is changed to a P-channel MOS
In making the internal power supply voltage VL equal to the internal power supply voltage supplied to the transistor, there is a concern that the N-well voltage may fluctuate due to capacitive coupling or the like. In the embodiment shown in FIG. 49, the data line is V L
Since the transistor is precharged to / 2, when the P-channel MOS transistor operates, it is paired with the transistor which decreases as the drain voltage increases, and the noise is extremely small.
Therefore, problems such as latch-up due to fluctuations in the N-well voltage do not occur.

【0169】以上、センスアンプを例にとって説明した
が、同様の手法は、他のCMOS回路に対しても適用で
きる。またDRAMに限らず、2種類以上の異なる動作
電圧を有するCMOS・LSIならば適用可能である。
また、本発明の実施例において、半導体の導電形,電位
関係をすべて逆にしても、本発明が成立することは明ら
かである。
Although the sense amplifier has been described as an example, the same method can be applied to other CMOS circuits. In addition, the present invention is not limited to a DRAM, and is applicable to any CMOS / LSI having two or more different operating voltages.
Further, in the embodiments of the present invention, it is apparent that the present invention is established even if all the conductivity types and potential relationships of the semiconductor are reversed.

【0170】以上説明したように、本発明によれば、電
圧リミッタ回路が多くの種類の負荷を駆動する必要があ
り、また負荷の種類や大きさが動作モードによって変動
する場合でも、負荷の種類や動作モードに応じた最適な
位相補償が可能になり、電圧リミッタの動作を安定化で
きる。
As described above, according to the present invention, it is necessary for the voltage limiter circuit to drive many types of loads, and even when the type and size of the loads vary depending on the operation mode, And an optimal phase compensation according to the operation mode and the operation of the voltage limiter can be stabilized.

【0171】また、内部電圧を電源として用いる負荷回
路が半導体チップ内に複数個ある場合、各駆動回路から
各負荷回路までの配線を短くすることができるので、雑
音レベルを低く抑えることができる。また、駆動回路の
駆動能力を増加させることなく、回路数を減らすことが
できるので、占有面積および消費電力を低減することが
できる。
When there are a plurality of load circuits in the semiconductor chip using the internal voltage as a power supply, the wiring from each drive circuit to each load circuit can be shortened, so that the noise level can be reduced. Further, the number of circuits can be reduced without increasing the driving capability of the driving circuit, so that the occupied area and power consumption can be reduced.

【0172】また、内部降圧された動作電圧を用いるC
MOS回路において、ウェル内に形成されているトラン
ジスタのバックゲート(ウェル)の電圧を降圧された電
圧と等しくすることにより、回路の高速化が可能にな
る、超高集積化LSIの高信頼性、高速性を併せて実現
することができる。
In addition, C using the internally stepped down operating voltage
In a MOS circuit, by making the voltage of the back gate (well) of the transistor formed in the well equal to the stepped-down voltage, the circuit can be operated at high speed. High speed can also be realized.

【0173】〔第3グループ〕上記技術の問題点は、内
部電圧を外部から検査する方法について考慮されていな
いことである。たとえば電圧リミッタを有するメモリL
SIの場合、電圧リミッタで発生した内部電圧値が設計
値から外れていると、内部回路の動作マージンが狭くな
ったり、誤動作したりする。しかし、メモリLSIをメ
モリテスタ等で検査する場合、内部電圧値を知ることが
できないと、上記のような問題は容易に確かめることが
できない。
[Third Group] The problem with the above technique is that the method of externally checking the internal voltage is not considered. For example, a memory L having a voltage limiter
In the case of SI, if the internal voltage value generated by the voltage limiter deviates from the design value, the operation margin of the internal circuit becomes narrow or malfunctions. However, when testing the memory LSI with a memory tester or the like, the above-described problems cannot be easily confirmed unless the internal voltage value is known.

【0174】内部電圧端子にパッドを設けて、そのパッ
ドにメモリテスタを接続すれば、外部から内部電圧値を
知ることができる。しかしこの方法には次のような問題
点がある。
If a pad is provided at the internal voltage terminal and a memory tester is connected to the pad, the internal voltage value can be known from the outside. However, this method has the following problems.

【0175】第1に、パッドからメモリテスタまでの配
線が受ける雑音によって、測定値に誤差が生ずる。
First, an error occurs in the measured value due to noise received on the wiring from the pad to the memory tester.

【0176】第2に、メモリテスタの入力インピーダン
スによって電圧値が変化することがある。
Second, the voltage value may change depending on the input impedance of the memory tester.

【0177】第3に、メモリテスタはアナログ電圧を測
定することになるので、デジタル信号を取扱うよりも測
定に時間がかかる。
Third, since the memory tester measures an analog voltage, it takes longer to measure than a digital signal.

【0178】本実施例の目的は、上記の問題点を解決
し、内部電圧を外部からメモリテスタ等で検査すること
が容易な半導体装置を提供することにある。
An object of the present embodiment is to solve the above problems and to provide a semiconductor device in which the internal voltage can be easily inspected from the outside by a memory tester or the like.

【0179】上記目的を達成するため、本実施例では、
外部から指定された電圧と内部電圧とを比較する手段
と、その比較結果を出力する手段を設ける。
In order to achieve the above object, in this embodiment,
Means are provided for comparing the externally designated voltage with the internal voltage, and means for outputting the result of the comparison.

【0180】外部から指定された電圧と内部電圧とを比
較し、その比較結果を出力することにより、外部に取り
出す信号はデジタル信号になる。したがって、前述の内
部電圧端子から直接取り出す場合に比べて、雑音や測定
器の入力インピーダンスの影響を受けにくく、またメモ
リテスタ等で検査することが容易になる。
By comparing the voltage specified from the outside with the internal voltage and outputting the result of the comparison, the signal taken out to the outside becomes a digital signal. Therefore, compared to the case where the voltage is directly taken out from the above-mentioned internal voltage terminal, it is less susceptible to the influence of noise and the input impedance of the measuring instrument, and the inspection with a memory tester becomes easy.

【0181】以下、図面を参照して本実施例を説明す
る。以下の説明では、本発明をDRAMに適用した例を
示すが、本発明はDRAMに限らず他の半導体装置にも
適用できる。
Hereinafter, this embodiment will be described with reference to the drawings. In the following description, an example in which the present invention is applied to a DRAM will be described. However, the present invention is not limited to a DRAM and can be applied to other semiconductor devices.

【0182】図52に本実施例を示す。これは電圧リミ
ッタを有するDARMである。図中、1は半導体チッ
プ、2はDRAMのメモリアレー、3はDARMの周辺
回路、4は電圧リミッタ、5は比較回路、6はマルチプ
レクサおよび出力バッファ、8はテストエネーブル信号
発生回路である。電圧リミッタ4は、外部電源VCCをも
とに、VCCよりも低い内部電源VLを発生する。DRA
Mの周辺回路3は外部電源VCCによって動作するが、メ
モリアレー2は内部電源VLの電圧を動作する。
FIG. 52 shows this embodiment. This is a DARM with a voltage limiter. In the figure, 1 is a semiconductor chip, 2 is a DRAM memory array, 3 is a peripheral circuit of DARM, 4 is a voltage limiter, 5 is a comparison circuit, 6 is a multiplexer and an output buffer, and 8 is a test enable signal generation circuit. The voltage limiter 4 generates an internal power supply VL lower than V CC based on the external power supply V CC . DRA
The peripheral circuit 3 of M operates by the external power supply V CC , while the memory array 2 operates by the voltage of the internal power supply VL .

【0183】本実施例において内部電源VLの電圧を検
査する方法について説明する。
A method for inspecting the voltage of the internal power supply VL in this embodiment will be described.

【0184】比較回路5は、VLと比較用電圧VSとを比
較する。本実施例では、VSを入力する端子は、DRA
Mのデータ端子Dinと兼用であるが、専用の端子でもよ
いし、他の端子、たとえばアドレス端子の一つと兼用し
てもよい。比較回路の出力Cは、マルチプレクサおよび
出力バッファ6を介して出力される。本実施例では、C
を出力する端子は、DRAMのデータ出力端子Dout
兼用であるが、専用の端子でもよい。
[0184] Comparison circuit 5 compares the comparison voltage V S and V L. In this embodiment, the terminal for inputting the V S is, DRA
Although it is shared with the data terminal D in of M, it may be a dedicated terminal or may be shared with another terminal, for example, one of the address terminals. The output C of the comparison circuit is output via the multiplexer and the output buffer 6. In this embodiment, C
Is also used as the data output terminal D out of the DRAM, but may be a dedicated terminal.

【0185】比較出力Cは、VL>VSのときは高レベ
ル、VL<VSのときは低レベルになる。したがって、D
inに印加する比較用電圧VSを変えてDoutを観測するこ
とにより、内部電圧VLを知ることができる。
The comparison output C goes high when V L > V S and goes low when V L <V S. Therefore, D
By observing the D out by changing the comparison voltage V S applied to the in, it is possible to know the internal voltage V L.

【0186】たとえば、外部電源VCCが、 VCCmin≦VCC≦VCCmax …(1) の範囲で、VLがVLminよりも高くVLmaxよりも低くな
ければならないとする。これを検査するには、まず、D
inにVLminを印加してVCCをVCCminからVCCmaxまで変
化させ、Doutが常に高レベルであることを確認する。
次に、DinにVCCmaxを印加してVCCをVCCminからV
CCmaxまで変化させ、Doutが常に低レベルであることを
確認すればよい。
[0186] For example, the external power supply V CC is, in the range of V CCmin ≦ V CC ≦ V CCmax ... (1), and V L must be lower than the high V Lmax than V Lmin. To test this, first, D
Apply V Lmin to in and change V CC from V CCmin to V CCmax to confirm that D out is always high.
Next, V CCmax is applied to D in to change V CC from V CCmin to V CC
Until CCmax varied, it may be confirmed that D out is always low level.

【0187】このようにDout端子から出力される信号
が高レベルか低レベルというデジタル信号であること
が、本発明の特徴である。したがって、アナログ電圧を
直接出力する場合に比べて、雑音やメモリテスタの入力
インピーダンスによる誤差を避けることができ、メモリ
テスタで検査することが容易になる。
It is a feature of the present invention that the signal output from the D out terminal is a digital signal of a high level or a low level. Therefore, compared to the case of directly outputting the analog voltage, it is possible to avoid noise and errors due to the input impedance of the memory tester, and it is easy to perform the inspection with the memory tester.

【0188】テストエネーブル信号TEは、VLを検査
するモードであるか、通常の読出し/書込みモードであ
るかを示す信号である。この信号は、比較回路5をエネ
ーブルするた、およびマルチプレクサおよび出力バッフ
ァ6を切り替えるために用いられる。TEを入力するた
めの専用の端子を設けてもよいが、本実施例では、TE
を発生するための回路8を設けてある。この回路は、D
RAMのロウアドレスストローブ信号(/RAS)、カ
ラムアドレスストローブ信号(/CAS)、および書込
みエネーブル信号(/WE)が印加されるタイミングの
組合せによってTEを発生する。
The test enable signal TE is a signal indicating whether the mode is for testing VL or the normal read / write mode. This signal is used to enable the comparison circuit 5 and to switch the multiplexer and the output buffer 6. Although a dedicated terminal for inputting TE may be provided, in this embodiment, TE
Is provided. This circuit uses D
The TE is generated by a combination of the timing at which the row address strobe signal (/ RAS), the column address strobe signal (/ CAS), and the write enable signal (/ WE) of the RAM are applied.

【0189】これを図53(a),(b)を用いて説明
する。
This will be described with reference to FIGS. 53 (a) and 53 (b).

【0190】DRAMでは、通常の読出し/書込みモー
ドのときは、図53(a)のように、/RASは/CA
Sよりも先に印加される。逆に図53(b)のように、
/CASが/RASよりも先に印加され、しかもそのと
きの/WEが低レベルであったとき、回路8は、VL検査
モードの指定であると判断し、TEを発生する。なお、
/RAS,/CAS,/WEのタイミングの組合せによ
って特殊な動作モードを指定する方法については、たと
えばアイ・エス・エス・シー・シー,ダイジェスト・オ
ブ・テクニカル・ペーパーズ,第18頁から第19頁,
1987年2月(ISSCC Digest of Technical
Papers, pp.18−19,Feb.1987)あるいは、
アイ・エス・エス・シー・シー,ダイジェスト・オブ・
テクニカル・ペーパーズ,第286頁から第287頁,
1987年2月(ISSCC Digest of Technical
Papers,pp.286−287,Feb.1987)におい
て論じられている。
In the normal read / write mode of the DRAM, as shown in FIG. 53A, / RAS is / CA
It is applied before S. Conversely, as shown in FIG.
/ CAS is applied before the / RAS, moreover at that time / W E was low, circuit 8 is determined to be a specified V L inspection mode, generates a TE. In addition,
A method of designating a special operation mode by a combination of timings of / RAS, / CAS and / WE is described in, for example, ISSC, Digest of Technical Papers, pp. 18-19. page,
February 1987 (ISSCC Digest of Technical)
Papers, pp. 18-19, Feb. 1987) or
ISSC, Digest of
Technical Papers, pages 286-287,
February 1987 (ISSCC Digest of Technical)
Papers, pp. 286-287, Feb. 1987).

【0191】ここでVLの検査に用いる専用の信号
(VS,C、およびTE)の入出力方法について補足し
ておく。
Here, a supplementary explanation will be given on the input / output method of the dedicated signals (V S , C and TE) used for the inspection of V L.

【0192】これらの信号の専用の端子を設けてもよい
ことは、上に述べたとおりである。しかし、図1の実施
例では、VSの入力端子はDinと、Cの出力端子はDout
とそれぞれ兼用であり、TEは/RAS,/CAS,/
WEのタイミングの組合せにより作られる。この方式の
利点は、DRAM本来の端子のみを用いてVLを検査で
きることである。したがって、ウエハ状態での検査だけ
でなく、パッケージに組立てた後の検査も可能になる。
As described above, dedicated terminals for these signals may be provided. However, in the embodiment of FIG. 1, the input terminal of V S is D in and the output terminal of C is D out.
, And TE is / RAS, / CAS, /
It is created by a combination of WE timings. The advantage of this method is that VL can be inspected using only the original terminals of the DRAM. Therefore, not only inspection in a wafer state but also inspection after assembling in a package becomes possible.

【0193】図54に比較回路5の一例を示す。FIG. 54 shows an example of the comparison circuit 5.

【0194】図54において、20はVLおよびVSを入
力とし、ノード27を出力とする差動増幅器であり、N
チャネルMOSトランジスタ21,22,23とPチャ
ネルMOSトランジスタ24,25から成る。30はノ
ード27を入力としCを出力とするインバータであり、
NチャネルMOSトランジスタ31とPチャネルMOS
トランジスタ32から成る。VLがVSよりも高いときは
ノード27が低レベル、出力Cが高レベルになる。VL
がVSよりも低いときはノード27が高レベル、出力C
が低レベルになる。
In FIG. 54, reference numeral 20 denotes a differential amplifier having V L and V S as inputs and a node 27 as an output.
It comprises channel MOS transistors 21, 22, 23 and P channel MOS transistors 24, 25. Reference numeral 30 denotes an inverter having a node 27 as an input and C as an output.
N-channel MOS transistor 31 and P-channel MOS
It comprises a transistor 32. Node 27 when V L is higher than V S is low, output C is high. V L
Is below V S, node 27 is high and output C
Becomes low level.

【0195】比較回路としては単独の差動増幅器でもよ
いが、本実施例のように差動増幅器の出力をさらにイン
バータで増幅するようにした方が、出力Cのレベルに確
実に高レベル(≒VCC)、低レベル(≒0V)にできる
ので望ましい。
As a comparison circuit, a single differential amplifier may be used. However, when the output of the differential amplifier is further amplified by an inverter as in the present embodiment, the level of the output C is reliably increased to a high level (≒ V CC ) and low level (≒ 0 V).

【0196】本回路では、MOSトランジスタ21のゲ
ートにTEが入力されているので、VL検査モードのと
き(TEが高レベルのとき)以外は差動増幅器に電流が
流れない。これにより通常動作時の消費電力の増加を防
止できる。また、通常動作時はPチャネルMOSトラン
ジスタ26が導通しているので、ノード27は高レベル
に固定されている。
In this circuit, since TE is input to the gate of the MOS transistor 21, no current flows through the differential amplifier except in the VL inspection mode (when TE is at a high level). This can prevent an increase in power consumption during normal operation. Also, during normal operation, P-channel MOS transistor 26 is conductive, so that node 27 is fixed at a high level.

【0197】次に、本発明に用いるマルチプレクサおよ
び出力バッファ6の実現方法について説明する。
Next, a method of realizing the multiplexer and the output buffer 6 used in the present invention will be described.

【0198】図55はマルチプレクサおよび出力バッフ
ァの一例である。図55中、41,42、および49〜
52はインバータ、43〜48はNAMDゲート、53
および54はNチャネルMOSトランジスタである。こ
の回路は、DRAMのデータ出力doutと比較回路の出
力Cのうちの一方を選択して、出力端子Doutに出力す
る回路である。いずれを選択するかは、TE(前述のテ
ストエネーブル信号)およびOE(DRAMの出力エネ
ーブル信号)によって決定される。TEが高レベル,O
Eが低レベルのとき(VL検査モードのとき)はCが、
TE低レベル、OEが高レベルのとき(読出しモードの
とき)は、doutが、それぞれ選択・出力される。T
E,OEがともに低レベルのとき(書込みモードもしく
は待機状態のとき)は出力端子Doutは高インピーダン
スである。
FIG. 55 shows an example of a multiplexer and an output buffer. 55, 41, 42, and 49 to
52 is an inverter, 43 to 48 are NAMD gates, 53
And 54 are N-channel MOS transistors. This circuit is a circuit that selects one of the data output d out of the DRAM and the output C of the comparison circuit and outputs it to an output terminal D out . Which one to select is determined by TE (the above-described test enable signal) and OE (the output enable signal of the DRAM). TE is high level, O
When E is at a low level (in the VL inspection mode), C is
When TE is at a low level and OE is at a high level (in a read mode), d out is selected and output. T
When both E and OE are at a low level (in a write mode or a standby state), the output terminal D out has a high impedance.

【0199】図56に本発明の他の実施例を示す。前実
施例との相違点は、比較用電圧としてVS1,VS2の2個
が入力されており、比較回路5−1,5−2の2個が設
けられていることである。
FIG. 56 shows another embodiment of the present invention. The difference from the previous embodiment is that two comparison voltages V S1 and V S2 are input and two comparison circuits 5-1 and 5-2 are provided.

【0200】比較回路5−1は内部電圧VLとVS1
を、5−2はVLとVS2とをそれぞれ比較する。比較出
力C1は、VL>VS1のときは高レベル、VL>VS2のと
きは低レベルになる。比較出力C2は、VL>VS2のとき
は低レベル、VL<VS2のときは高レベルになる。外部
に出力される信号Cは、C1とC2をANDゲート9によ
って論理積をとった結果である。
The comparison circuit 5-1 compares the internal voltages VL and VS1 , and 5-2 compares VL and VS2 . Comparison output C 1 may, when the V L> V S1 is at high level, V L> V S2 goes low. Comparison output C 2 may, when the V L> V S2 goes high when the low level, V L <V S2. The signal C output to the outside is the result of ANDing C 1 and C 2 with the AND gate 9.

【0201】本実施例は、データ入力端子と出力端子と
が兼用で、4ビット同時に読出し/書込みされる。いわ
ゆる×4ビット構成のDRAMである。そこで、比較用
電圧VS1とVS2との入力、および比較結果Cの出力に
は、4個のデータ入出力端子I/O0〜I/O3のうちの
3個を利用している。前実施例のような×1ビット構成
DRAMの場合は、たとえばCの出力にはDoutを、V
S1,VS2の入力にはDinまたはアドレス端子のうちの2
個を利用すればよい。
In this embodiment, the data input terminal and the output terminal are shared, and four bits are read / written simultaneously. This is a so-called × 4 bit DRAM. Therefore, three of the four data input / output terminals I / O 0 to I / O 3 are used for inputting the comparison voltages V S1 and V S2 and outputting the comparison result C. In the case of the × 1 bit DRAM as in the previous embodiment, for example, D out is applied to the output of C,
S1 and VS2 are input to Din or 2 of the address terminals.
You just have to use them.

【0202】本実施例の利点は、VLがある範囲内にあ
るか否かが一度の検査でわかることである。たとえば、
LがVLminよりも高くVLmaxよりも低くなければなら
ないとする。これを検査するには、VS1=VLmin,VS2
=VLmaxとすればよい。VLmin<VL<VLmaxのときに
限り、Cは高レベルになる。
An advantage of this embodiment is that it is possible to determine by one inspection whether or not VL is within a certain range. For example,
Assume that VL must be higher than VLmin and lower than VLmax . To check this, V S1 = V Lmin , V S2
= V Lmax . C is high only when V Lmin <V L <V Lmax .

【0203】図57に本発明の他の実施例を示す。FIG. 57 shows another embodiment of the present invention.

【0204】前述の2実施例との相違点は、比較用電圧
Sをデジタル信号で指定し、それをDA変換すること
により比較用電圧VSをDACで作っていることであ
る。本実施例では、デジタル信号S0〜S3の入力端子は
アドレス端子Aiと兼用である。
The difference from the above-described two embodiments is that the comparison voltage V S is designated by a digital signal, and the D / A conversion is performed to generate the comparison voltage V S by the DAC. In this embodiment, the input terminal of the digital signal S 0 to S 3 are also used as address terminal A i.

【0205】入力されたデジタル信号は、DAコンバー
タ10によってアナログ電圧VSに変換される。DAコ
ンバータに与える基準電圧は、VCCでもよいが、専用の
電圧VRの方が望ましい。内部電圧VLのVCC依存性を測
定できるからである。本実施例ではVRの入力端子は、
DRAMのデータ入力端子Dinと兼用である。
The input digital signal is converted by the DA converter 10 into an analog voltage V S. The reference voltage applied to the DA converter may be V CC , but a dedicated voltage V R is more desirable. This is because the V CC dependency of the internal voltage VL can be measured. Input terminal of the V R In this example,
It is also used as a data input terminal D in the DRAM.

【0206】本実施例の特徴は、出力だけでなく入力デ
ジタル信号であることである。そのため、前実施例に比
べてメモリテスタによるテストがさらに容易になる。な
お、本実施例では比較用電圧はVS1個だけであるが、
前実施例のように2個にしてもよいことはもちろんであ
る。
The feature of this embodiment is that it is an input digital signal as well as an output. Therefore, the test by the memory tester is further facilitated as compared with the previous embodiment. In this embodiment, although the comparison voltage is only one V S ,
Needless to say, two pieces may be used as in the previous embodiment.

【0207】次に、本実施例に用いるDAコンバータに
ついて説明する。
Next, a DA converter used in this embodiment will be described.

【0208】図58(a)にDAコンバータの一例を示
す。図中、61および62はインバータ、Rおよび2R
は抵抗である。ここではインバータ62の電源は基準電
圧VRである。端子S0〜S3からデジタル信号が入力さ
れると、インバータ62の出力電圧は入力信号に応じて
Rまたは0Vになる。出力VSの電圧は、 V8=(VR/16)・(8S3+4S2+2S1+1S0) …(2) で与えられる。ただし、インバータ62の出力インピー
ダンスは抵抗R,2Rに比べて十分小さいと仮定してい
る。
FIG. 58A shows an example of a DA converter. In the figure, 61 and 62 are inverters, R and 2R
Is resistance. Wherein the power supply of the inverter 62 is the reference voltage V R. When the digital signal from the terminal S 0 to S 3 are input, the output voltage of the inverter 62 becomes V R or 0V according to the input signal. Voltage output V S is given by V 8 = (V R / 16 ) · (8S 3 + 4S 2 + 2S 1 + 1S 0) ... (2). However, it is assumed that the output impedance of the inverter 62 is sufficiently smaller than the resistances R and 2R.

【0209】図58(b)にDAコンバータの他の実施
例を示す。図中、71はデコーダ、72はMOSトラン
ジスタ、Rは抵抗である。この回路は、基準電圧VR
抵抗分割した電圧 Vi=(i/16)・Vr (i=0〜15) …(3) のうち、1つを選択して出力VSとする。この選択は、
入力信号S0〜S3をデコーダ71でデコードした信号T
0〜T15によって行われる。この回路の特徴は、負荷の
インピーダンス(図57の比較回路5の入力インピーダ
ンス)が十分大きければ(図54の回路は、この条件を
満たしている)、出力電圧VSはMOSトランジスタ7
2のオン抵抗の影響を受けないことである。
FIG. 58B shows another embodiment of the DA converter. In the figure, 71 is a decoder, 72 is a MOS transistor, and R is a resistor. This circuit selects one of a voltage V i = (i / 16) · V r (i = 0 to 15) (3) obtained by dividing the reference voltage V R by resistance and sets the selected output as the output V S. This choice is
A signal T obtained by decoding the input signals S 0 to S 3 by the decoder 71
It is carried out by 0 ~T 15. The feature of this circuit, is sufficiently large if (input impedance of the comparator circuit 5 in FIG. 57) the impedance of the load (circuit of Figure 54, this condition is satisfied), the output voltage V S is MOS transistor 7
2 is not affected by the on-resistance.

【0210】なお、図58(a),(b)はいずれも4
ビットのDA変換器である。しかし、ビット数は、どの
程度正確に内部電圧VLを設定する必要があるかにより
増減してもよいことは言うまでもない。
FIGS. 58 (a) and 58 (b) show the case where 4
It is a bit DA converter. However, it goes without saying that the number of bits may be increased or decreased depending on how accurately it is necessary to set internal voltage VL .

【0211】図59に本発明の更に他の実施例を示す。
本実施例の特徴は、内部電圧VLをAD変換して出力す
ることである。そのため、デジタル信号S0〜S3を記憶
するためのレジスタ80が設けられている。以下、本実
施例の動作を図60のタイミング図に従って説明する。
FIG. 59 shows still another embodiment of the present invention.
The feature of this embodiment is that the internal voltage VL is AD-converted and output. Therefore, the register 80 for storing the digital signal S 0 to S 3 are provided. Hereinafter, the operation of this embodiment will be described with reference to the timing chart of FIG.

【0212】/RAS,/CAS,/WEのタイミング
の組合せによりテストエネーブル信号TEを発生するこ
とは前実施例と同様である。この時点でレジスタ80の
内容は、最上位ビットS3のみが“1”、他は“0”と
いう状態に設定される。このとき、比較用電圧VSはVR
/2に等しい。このVSと内部電圧VLとを比較した結
果、C=1すなわちVL>VR/2ならば、最上位ビット
3はそのまま“1”に保たれ、C=0すなわちVL<V
R/2ならばS3は“0”にリセットされる。
The generation of the test enable signal TE by the combination of the timings of / RAS, / CAS and / WE is the same as in the previous embodiment. The contents of the register 80 at this time, only the most significant bit S 3 is "1", the other is set to a state of "0". At this time, the comparison voltage V S is V R
/ 2. Results of the comparison between the V S and the internal voltage V L, if C = 1 i.e. V L> V R / 2, the upper bits S 3 top is kept as it is "1", C = 0 i.e. V L <V
R / 2 if S 3 is reset to "0".

【0213】次にレジスタのS2が“1”にセットされ
る。このとき、比較用電圧VSはVR/4または3VR
4である。このVSと内部電圧VLとを比較した結果、C
=1ならばS2はそのまま“1”に保たれ、C=0なら
ばS2は“0”にリセットされる。以下同様にして、
1,S0が順次に決定される。
[0213] of the next register S 2 is set to "1". At this time, the comparison voltage V S is V R / 4 or 3V R /
4. Results of the comparison between the V S and the internal voltage V L, C
= 1 if S 2 is directly held at "1", C = 0 if S 2 is reset to "0". Similarly,
S 1 and S 0 are sequentially determined.

【0214】以上の動作はクロックに同期して行われ
る。本実施例では/CASをクロックとして用いてい
る。すなわち、まず/CASを/RASよりも先に低レ
ベルにしてVL検査モードを指定する。これによりTE
が高レベルになる。次に、/RASは低レベルに保った
まま、/CASを上げ下げすることにより、上記のAD
変換が行われる。この間、出力端子Doutには各回の比
較結果が順に現れるので、Doutを観測することによ
り、AD変換の結果を知ることができる。
The above operation is performed in synchronization with the clock. In this embodiment, / CAS is used as a clock. That is, first, / CAS is set to a low level prior to / RAS, and the VL inspection mode is designated. This allows TE
Becomes a high level. Next, by keeping / RAS low and raising / lowering / CAS, the above AD
Conversion is performed. During this time, the result of each comparison appears at the output terminal D out in order, so that the result of AD conversion can be known by observing D out .

【0215】[0215]

【発明の効果】本発明の一つによれば、基準電圧発生回
路の発生した基準 電圧を半導体装置内で安定に分配で
きるようになる。
According to one aspect of the present invention, the reference voltage generated by the reference voltage generating circuit can be stably distributed in the semiconductor device.

【0216】[0216]

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1のグループの実施例を説明する
図。
FIG. 1 is a diagram illustrating an example of a first group of the present invention.

【図2】本発明者らが発見した問題点を説明する図。FIG. 2 is a diagram illustrating a problem discovered by the present inventors.

【図3】本発明者らが発見した問題点を説明する図。FIG. 3 is a diagram illustrating a problem discovered by the present inventors.

【図4】本発明者らが発見した問題点を説明する図。FIG. 4 is a diagram illustrating a problem discovered by the present inventors.

【図5】本発明者らが発見した問題点を説明する図。FIG. 5 is a diagram illustrating a problem discovered by the present inventors.

【図6】本発明者らが発見した問題点を説明する図。FIG. 6 is a diagram illustrating a problem discovered by the present inventors.

【図7】(a),(b)は従来技術を説明する回路図。FIGS. 7A and 7B are circuit diagrams illustrating a conventional technique.

【図8】本発明の第1のグループの実施例を説明する
図。
FIG. 8 is a diagram illustrating an example of a first group of the present invention.

【図9】本発明の第1のグループの実施例を説明する
図。
FIG. 9 is a diagram illustrating an example of the first group of the present invention.

【図10】本発明の第1のグループの実施例を説明する
図。
FIG. 10 is a view for explaining an example of the first group of the present invention.

【図11】本発明の第1のグループの実施例を説明する
図。
FIG. 11 is a view for explaining an example of the first group of the present invention.

【図12】本発明の第1のグループの実施例を説明する
図。
FIG. 12 is a diagram illustrating an example of the first group of the present invention.

【図13】本発明の第1のグループの実施例を説明する
図。
FIG. 13 is a view for explaining an example of the first group of the present invention.

【図14】本発明の第1のグループの実施例を説明する
図。
FIG. 14 is a view for explaining an example of the first group of the present invention.

【図15】本発明の第1のグループの実施例を説明する
図。
FIG. 15 is a diagram illustrating an example of the first group of the present invention.

【図16】本発明の第1のグループの実施例を説明する
図。
FIG. 16 is a view for explaining an example of the first group of the present invention.

【図17】本発明の第1のグループの実施例を説明する
図。
FIG. 17 is a view for explaining an example of the first group of the present invention.

【図18】本発明の第1のグループの実施例を説明する
図。
FIG. 18 is a view for explaining an example of the first group of the present invention.

【図19】本発明の第1のグループの実施例を説明する
図。
FIG. 19 is a view for explaining an example of the first group of the present invention.

【図20】本発明の第1のグループの実施例を説明する
図。
FIG. 20 is a diagram illustrating an example of the first group of the present invention.

【図21】本発明の第1のグループの実施例を説明する
図。
FIG. 21 is a view for explaining an example of the first group of the present invention.

【図22】本発明の第1のグループの実施例を説明する
図。
FIG. 22 is a view for explaining an example of the first group of the present invention.

【図23】本発明の第1のグループの実施例を説明する
図。
FIG. 23 is a view for explaining an example of the first group of the present invention.

【図24】本発明の第2のグループの実施例を説明する
図。
FIG. 24 is a view for explaining an example of the second group of the present invention.

【図25】本発明の第2のグループの実施例を説明する
図。
FIG. 25 is a diagram illustrating an example of the second group of the present invention.

【図26】本発明の第2のグループの実施例を説明する
図。
FIG. 26 is a view for explaining an example of the second group of the present invention.

【図27】本発明の第2のグループの実施例を説明する
図。
FIG. 27 is a diagram illustrating an example of the second group of the present invention.

【図28】本発明の第2のグループの実施例を説明する
図。
FIG. 28 is a diagram illustrating an example of the second group of the present invention.

【図29】本発明の第2のグループの実施例を説明する
図。
FIG. 29 is a diagram illustrating an example of the second group of the present invention.

【図30】本発明の第2のグループの実施例を説明する
図。
FIG. 30 is a view for explaining an example of the second group of the present invention.

【図31】本発明の第2のグループの実施例を説明する
図。
FIG. 31 is a view for explaining an example of the second group of the present invention.

【図32】本発明の第2のグループの実施例を説明する
図。
FIG. 32 is a view for explaining an example of the second group of the present invention.

【図33】本発明の第2のグループの実施例を説明する
図。
FIG. 33 is a view for explaining an example of the second group of the present invention.

【図34】本発明の第2のグループの実施例を説明する
図。
FIG. 34 is a view for explaining an example of the second group of the present invention.

【図35】本発明の第2のグループの実施例を説明する
図。
FIG. 35 is a view for explaining an example of the second group of the present invention.

【図36】本発明の第2のグループの実施例を説明する
図。
FIG. 36 is a view for explaining an example of the second group of the present invention.

【図37】本発明の第2のグループの実施例を説明する
図。
FIG. 37 is a view for explaining an example of the second group of the present invention.

【図38】本発明の第2のグループの実施例を説明する
図。
FIG. 38 is a view for explaining an example of the second group of the present invention.

【図39】本発明の第2のグループの実施例を説明する
図。
FIG. 39 is a view for explaining an example of the second group of the present invention.

【図40】本発明の第2のグループの実施例を説明する
図。
FIG. 40 is a view for explaining an example of the second group of the present invention.

【図41】本発明の第2のグループの実施例を説明する
図。
FIG. 41 is a view for explaining an example of the second group of the present invention.

【図42】本発明の第2のグループの実施例を説明する
図。
FIG. 42 is a view for explaining an example of the second group of the present invention.

【図43】本発明の第2のグループの実施例を説明する
図。
FIG. 43 is a view for explaining an example of the second group of the present invention.

【図44】本発明の第2のグループの実施例を説明する
図。
FIG. 44 is a view for explaining an example of the second group of the present invention.

【図45】本発明の第2のグループの実施例を説明する
図。
FIG. 45 is a view for explaining an example of the second group of the present invention.

【図46】本発明の第2のグループの実施例を説明する
図。
FIG. 46 is a view for explaining an example of the second group of the present invention.

【図47】本発明の第2のグループの実施例を説明する
図。
FIG. 47 is a view for explaining an example of the second group of the present invention.

【図48】本発明の第2のグループの実施例を説明する
図。
FIG. 48 is a view for explaining an example of the second group of the present invention.

【図49】本発明の第2のグループの実施例を説明する
図。
FIG. 49 is a view for explaining an example of the second group of the present invention.

【図50】本発明の第2のグループの実施例を説明する
図。
FIG. 50 is a view for explaining an example of the second group of the present invention.

【図51】本発明の第2のグループの実施例を説明する
図。
FIG. 51 is a diagram illustrating an example of the second group of the present invention.

【図52】本発明の第3のグループの実施例を説明する
図。
FIG. 52 is a view for explaining an example of the third group of the present invention.

【図53】本発明の第3のグループの実施例を説明する
図。
FIG. 53 is a view for explaining an example of the third group of the present invention;

【図54】本発明の第3のグループの実施例を説明する
図。
FIG. 54 is a view for explaining an example of the third group of the present invention.

【図55】本発明の第3のグループの実施例を説明する
図。
FIG. 55 is a view for explaining an example of the third group of the present invention.

【図56】本発明の第3のグループの実施例を説明する
図。
FIG. 56 is a view for explaining an example of the third group of the present invention.

【図57】本発明の第3のグループの実施例を説明する
図。
FIG. 57 is a view for explaining an example of the third group of the present invention.

【図58】本発明の第3のグループの実施例を説明する
図。
FIG. 58 is a view for explaining an example of the third group of the present invention;

【図59】本発明の第3のグループの実施例を説明する
図。
FIG. 59 is a view for explaining an example of the third group of the present invention.

【図60】本発明の第3のグループの実施例を説明する
図。
FIG. 60 is a view for explaining an example of the third group of the present invention.

【図61】本発明の第2のグループの実施例を説明する
図。
FIG. 61 is a view for explaining an example of the second group of the present invention.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 清男 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 中込 儀延 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 池永 伸一 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 衛藤 潤 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 三宅 規雄 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 野田 孝明 東京都小平市上水本町1450番地 株式会 社日立製作所武蔵工場内 (72)発明者 田中 均 東京都小平市上水本町5丁目20番1号 日立超エル・エス・アイ・エンジニアリ ング株式会社内 (56)参考文献 特開 昭61−20291(JP,A) 特開 昭60−15947(JP,A) 特開 昭62−158346(JP,A) 特開 昭62−121990(JP,A) 特開 昭63−268257(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/822 G11C 11/401 H01L 21/8242 H01L 27/04 H01L 27/108 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Kiyoo Ito 1-280 Higashi Koikekubo, Kokubunji-shi, Tokyo Inside the Central Research Laboratory, Hitachi, Ltd. Inside the Hitachi Central Research Laboratory (72) Inventor Shinichi Ikenaga 1-280 Higashi Koikekubo, Kokubunji, Tokyo Prefecture Inside the Hitachi Central Research Laboratory Co., Ltd. (72) Inventor Jun Eto 1-280 Higashi Koikebo, Kokubunji City, Tokyo In-house (72) Inventor Norio Miyake 1450 Josui Honcho, Kodaira City, Tokyo Inside Musashi Plant, Hitachi, Ltd. (72) Inventor Takaaki Noda 1450 Josui Honcho, Kodaira City, Tokyo Inside Musashi Plant, Hitachi, Ltd. 72) Inventor Hitoshi Tanaka 5-20-1, Josuihoncho, Kodaira-shi, Tokyo Hitachi Inside of Super LSI Engineering Co., Ltd. (56) References JP-A-61-20291 (JP, A) JP-A-60-15947 (JP, A) JP-A-62-158346 (JP, A JP-A-62-121990 (JP, A) JP-A-63-268257 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/822 G11C 11/401 H01L 21 / 8242 H01L 27/04 H01L 27/108

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】第1電位と第2電位によって規定される電
源電圧を受けるための第1及び第2電源端子と、 前記第1電位を基準として基準電圧を発生するための基
準電圧発生回路と、 前記基準電圧を受けて内部電圧を出力するための駆動回
路と、前記内部電圧を受けて動作する内部回路と、 前記基準電圧発生回路と前記駆動回路とを接続するため
の第1配線と、 前記第1配線の一辺に沿って設けられる第1シールド線
と、 前記第1配線の一辺に対向する他の一辺に沿って設けら
れる第2シールド線とを半導体基板上に具備し、 前記第1配線の長さは、前記基準電圧発生回路と第1電源
端子とを接続する配線及び前記駆動回路と前記内部回路
とを接続する配線より長く、 前記第1及び第2シールド線は、前記第1電位が供給され
ることを特徴とする半導体装置。
1. A first and second power supply terminal for receiving a power supply voltage defined by a first potential and a second potential; and a reference voltage generation circuit for generating a reference voltage based on the first potential. A drive circuit for receiving the reference voltage and outputting an internal voltage, an internal circuit that receives and operates the internal voltage, a first wiring for connecting the reference voltage generation circuit and the drive circuit, A first shield line provided along one side of the first wiring, and a second shield line provided along another side facing the one side of the first wiring on a semiconductor substrate; The length of the wiring is longer than the wiring connecting the reference voltage generation circuit and the first power supply terminal and the wiring connecting the drive circuit and the internal circuit, and the first and second shield lines are the first and second shield lines. A semiconductor device to which a potential is supplied.
【請求項2】第1電位と第2電位によって規定される電
源電圧を受ける第1及び第2電源端子と、 前記第1電位を基準として基準電圧を発生するための基
準電圧発生回路と、 前記基準電圧を受けて内部電圧を出力するための複数の
駆動回路と、前記複数の駆動回路に対応して設けられ、前記内部電圧
を受けて動作する複数の内部回路と、 前記基準電圧発生回路と前記複数の駆動回路とを接続す
るための第1配線と、 前記第1配線の一辺に沿って設けられる第1シールド線
と、 前記第1配線の一辺に対向する他の一辺に沿って設けら
れる第2シールド線とを半導体基板上に具備し、前記第1配線の長さは、前記基準電圧発生回路と前記第1
電源端子とを接続する配線及び前記複数の駆動回路と対
応する前記複数の内部回路とを接続する配線より長く、 前記第1及び第2シールド線は、前記第1電位が供給され
ることを特徴とする半導体装置。
2. A first and second power supply terminal for receiving a power supply voltage defined by a first potential and a second potential; a reference voltage generation circuit for generating a reference voltage based on the first potential; A plurality of drive circuits for receiving a reference voltage and outputting an internal voltage; provided in correspondence with the plurality of drive circuits;
A plurality of internal circuits that operate in response to the first wiring, a first wiring for connecting the reference voltage generating circuit and the plurality of driving circuits, a first shield line provided along one side of the first wiring, A second shield line provided along another side facing the one side of the first wiring on a semiconductor substrate, wherein the length of the first wiring is equal to the length of the reference voltage generation circuit and the first wiring.
A wiring for connecting to a power supply terminal and a pair with the plurality of driving circuits;
A semiconductor device , wherein the first and second shield lines are longer than a wiring connecting the corresponding plurality of internal circuits, and the first potential is supplied to the first and second shield lines.
【請求項3】請求項1または2において、 第1配線層と、前記第1配線層と半導体基板との間に設
けられた第2配線層と、第3シールド線とを更に具
し、 前記第1配線、第1及び第2シールド線は、第1配線層
に設けられ、 前記第3シールド線は、前記第2配線層に設けられ、 前記第3シールド線は、前記第1電位が供給されること
を特徴とする半導体装置。
3. An apparatus according to claim 1 or 2, a first wiring layer, a second wiring layer provided between the first wiring layer and the semiconductor substrate, further in and immediately Bei a third shield line The first wiring, the first and second shield lines are provided in a first wiring layer, the third shield line is provided in the second wiring layer, and the third shield line is provided with the first potential. Is supplied.
【請求項4】請求項3において、第3配線層と、前記第
3配線層に設けられる第4シールド線とを更に具備し前
記第1配線層は、前記第2配線層と前記第3配線層の間
に設けられ、 前記第4シールド線は、前記第1電位が供給されるるこ
とを特徴とする半導体装置。
4. The semiconductor device according to claim 3, further comprising a third wiring layer, and a fourth shield line provided on the third wiring layer, wherein the first wiring layer includes the second wiring layer and the third wiring. A semiconductor device provided between layers, wherein the fourth potential is supplied to the fourth shield line.
【請求項5】請求項1から4のいずれかにおいて、前記
第1電位は、接地電位であることを特徴とする半導体装
置。
5. The semiconductor device according to claim 1, wherein the first potential is a ground potential.
JP2000139396A 1989-03-17 2000-05-08 Semiconductor device Expired - Lifetime JP3294590B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000139396A JP3294590B2 (en) 1989-03-17 2000-05-08 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000139396A JP3294590B2 (en) 1989-03-17 2000-05-08 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP02964899A Division JP3340690B2 (en) 1999-02-08 1999-02-08 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001355488A Division JP3524531B2 (en) 2001-11-21 2001-11-21 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2000353785A JP2000353785A (en) 2000-12-19
JP3294590B2 true JP3294590B2 (en) 2002-06-24

Family

ID=18646848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000139396A Expired - Lifetime JP3294590B2 (en) 1989-03-17 2000-05-08 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3294590B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4703133B2 (en) 2004-05-25 2011-06-15 ルネサスエレクトロニクス株式会社 Internal voltage generation circuit and semiconductor integrated circuit device
JP4970722B2 (en) 2004-12-16 2012-07-11 エルピーダメモリ株式会社 Semiconductor chip and semiconductor memory device
US7576382B2 (en) 2005-02-02 2009-08-18 Ricoh Company, Ltd. Semiconductor integrated device and method of providing shield interconnection therein
JP2009231513A (en) 2008-03-21 2009-10-08 Elpida Memory Inc Semiconductor device
JP2012099735A (en) 2010-11-04 2012-05-24 Elpida Memory Inc Semiconductor device

Also Published As

Publication number Publication date
JP2000353785A (en) 2000-12-19

Similar Documents

Publication Publication Date Title
US4994688A (en) Semiconductor device having a reference voltage generating circuit
US5376839A (en) Large scale integrated circuit having low internal operating voltage
JP3853513B2 (en) Dynamic RAM
US7320482B2 (en) Semiconductor integrated circuit device
US20050264347A1 (en) Internal voltage generating circuit and semiconductor integrated circuit device
US20020000583A1 (en) System with meshed power and signal buses on cell array
US5179539A (en) Large scale integrated circuit having low internal operating voltage
US6411160B1 (en) Semiconductor integrated circuit device
US7061814B2 (en) Semiconductor device realized by using partial SOI technology
US20070236844A1 (en) Semiconductor device and system
KR0132431B1 (en) Large scale integrated circuit having low internal operating voltage
KR100283542B1 (en) Semiconductor memory device clamping the overshoot and undershoot of input signal by circuit with pn junction
US4259729A (en) Dynamic memory
JP3294590B2 (en) Semiconductor device
US5929539A (en) Semiconductor memory device adaptable to external power supplies of different voltage levels
JP2928531B2 (en) Large-scale integrated circuits
JP3340690B2 (en) Semiconductor device
JP3524531B2 (en) Semiconductor device
JPH02245810A (en) Reference voltage generating circuit
JP3786660B2 (en) Semiconductor device
JP2003110030A (en) Semiconductor device
JPH11288586A (en) Semiconductor device
JP2006310871A (en) Semiconductor device
JP3341697B2 (en) Semiconductor device
JPH02198096A (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020305

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080405

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090405

Year of fee payment: 7

EXPY Cancellation because of completion of term