JP3281290B2 - 電圧作成回路およびこれを備えた液晶表示装置 - Google Patents
電圧作成回路およびこれを備えた液晶表示装置Info
- Publication number
- JP3281290B2 JP3281290B2 JP16305597A JP16305597A JP3281290B2 JP 3281290 B2 JP3281290 B2 JP 3281290B2 JP 16305597 A JP16305597 A JP 16305597A JP 16305597 A JP16305597 A JP 16305597A JP 3281290 B2 JP3281290 B2 JP 3281290B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitor
- input
- output
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/367—Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、例えば液晶表示装
置のように容量性表示素子を用いた表示装置を駆動する
ための電圧作成回路に関する。
置のように容量性表示素子を用いた表示装置を駆動する
ための電圧作成回路に関する。
【０００２】
【従来の技術】近年の情報化社会の中で、移動体情報端
末、特に携帯情報端末（ＰＤＡ：Personal Digital Ass
istants ）が注目されている。この携帯情報端末の一つ
の課題が低消費電力化である。携帯情報端末の表示装置
としての主流が液晶表示装置であるが、この液晶表示装
置にも低消費電力化の要望は大きい。
末、特に携帯情報端末（ＰＤＡ：Personal Digital Ass
istants ）が注目されている。この携帯情報端末の一つ
の課題が低消費電力化である。携帯情報端末の表示装置
としての主流が液晶表示装置であるが、この液晶表示装
置にも低消費電力化の要望は大きい。
【０００３】液晶表示装置には大別してパッシブマトリ
クスタイプとアクティブマトリクスタイプがあり、後者
の方が表示品位に優れた特徴を示す。アクティブマトリ
クスタイプには、スイッチング素子として、ＴＦＴ（Th
in Film Transistor）等の３端子型非線形素子を用いた
ものと、ＭＩＭ（Metal Insulator Metal）等の２端子
型非線形素子を用いたものとがある。２端子型は３端子
型に比較して製造工程が簡素なため、ローコストである
こと、および２端子で電極配線が簡素であるので画素の
開口率が高い、という優位性がある。
クスタイプとアクティブマトリクスタイプがあり、後者
の方が表示品位に優れた特徴を示す。アクティブマトリ
クスタイプには、スイッチング素子として、ＴＦＴ（Th
in Film Transistor）等の３端子型非線形素子を用いた
ものと、ＭＩＭ（Metal Insulator Metal）等の２端子
型非線形素子を用いたものとがある。２端子型は３端子
型に比較して製造工程が簡素なため、ローコストである
こと、および２端子で電極配線が簡素であるので画素の
開口率が高い、という優位性がある。
【０００４】上記の２端子非線形素子を用いたアクティ
ブマトリクスタイプ液晶表示装置では、電圧平均化法に
よって、高いコントラスト及び均一な表示が実現できる
が、残像（焼き付き）が発生しやすいという問題点を有
している。残像を軽減するために、例えば特開平８−２
６２４０６号公報に開示された駆動方法では、走査電極
信号の１選択期間を３つの電圧レベルに切り換える方法
（三分割駆動法）を使用している。
ブマトリクスタイプ液晶表示装置では、電圧平均化法に
よって、高いコントラスト及び均一な表示が実現できる
が、残像（焼き付き）が発生しやすいという問題点を有
している。残像を軽減するために、例えば特開平８−２
６２４０６号公報に開示された駆動方法では、走査電極
信号の１選択期間を３つの電圧レベルに切り換える方法
（三分割駆動法）を使用している。
【０００５】ここで、従来の三分割駆動法について説明
する。まず、液晶表示装置の一般的な構成について、図
３を参照しながら説明する。
する。まず、液晶表示装置の一般的な構成について、図
３を参照しながら説明する。
【０００６】この液晶表示装置は、液晶表示パネル５０
を備えている。液晶表示パネル５０は、データ電極線Ｘ
１〜Ｘｎ、及び走査電極線Ｙ１〜Ｙｍを備えている。上
記液晶表示装置は、さらに、液晶表示パネル５０を駆動
するために、制御信号を生成する制御部５５、制御信号
に応じて電圧を生成する電圧作成回路５１・５３、電圧
作成回路５３で生成された電圧をもとに走査信号を生成
して走査電極線Ｙ１〜Ｙｍへ印加する走査電極ドライバ
５４、及び電圧作成回路５１で生成された電圧をもとに
データ信号を生成してデータ電極線Ｘ１〜Ｘｎへ印加す
るデータ電極ドライバ５２を備えている。
を備えている。液晶表示パネル５０は、データ電極線Ｘ
１〜Ｘｎ、及び走査電極線Ｙ１〜Ｙｍを備えている。上
記液晶表示装置は、さらに、液晶表示パネル５０を駆動
するために、制御信号を生成する制御部５５、制御信号
に応じて電圧を生成する電圧作成回路５１・５３、電圧
作成回路５３で生成された電圧をもとに走査信号を生成
して走査電極線Ｙ１〜Ｙｍへ印加する走査電極ドライバ
５４、及び電圧作成回路５１で生成された電圧をもとに
データ信号を生成してデータ電極線Ｘ１〜Ｘｎへ印加す
るデータ電極ドライバ５２を備えている。
【０００７】次に、図１６を参照しながら、三分割駆動
法で用いられる各種の信号について説明する。図１６に
示すＶP は、走査電極線Ｙ１〜Ｙｍへ印加される走査信
号である。走査信号ＶP は以下のように作成される。
法で用いられる各種の信号について説明する。図１６に
示すＶP は、走査電極線Ｙ１〜Ｙｍへ印加される走査信
号である。走査信号ＶP は以下のように作成される。
【０００８】電圧作成回路５３は、走査電極ドライバ入
力信号ＶH ・ＶL ・ＶM を作成し、走査電極ドライバ５
４へ入力する。ここで、走査電極ドライバ入力信号ＶH
は、電圧値Ｖ1 またはＶ2 が交互に表れる矩形波であ
り、走査電極ドライバ入力信号ＶL は、電圧値Ｖ4 また
はＶ5 が交互に表れる矩形波である。なお、走査電極ド
ライバ入力信号ＶM は、非選択電圧としての一定電圧で
ある。
力信号ＶH ・ＶL ・ＶM を作成し、走査電極ドライバ５
４へ入力する。ここで、走査電極ドライバ入力信号ＶH
は、電圧値Ｖ1 またはＶ2 が交互に表れる矩形波であ
り、走査電極ドライバ入力信号ＶL は、電圧値Ｖ4 また
はＶ5 が交互に表れる矩形波である。なお、走査電極ド
ライバ入力信号ＶM は、非選択電圧としての一定電圧で
ある。
【０００９】走査電極ドライバ５４では、走査クロック
信号ＬＰ、走査開始信号Ｓ、及び交流化反転信号Ｍによ
る制御信号に従い、走査電極ドライバ入力信号ＶH ・Ｖ
L ・ＶM に基づいて、走査信号ＶP が作成される。すな
わち、走査電極ドライバ５４は、選択期間ＴS において
走査電極ドライバ入力信号ＶH またはＶL を選択的に出
力し、非選択期間において非選択電圧として走査電極ド
ライバ入力信号ＶM を出力することにより、走査信号Ｖ
P を作成する。
信号ＬＰ、走査開始信号Ｓ、及び交流化反転信号Ｍによ
る制御信号に従い、走査電極ドライバ入力信号ＶH ・Ｖ
L ・ＶM に基づいて、走査信号ＶP が作成される。すな
わち、走査電極ドライバ５４は、選択期間ＴS において
走査電極ドライバ入力信号ＶH またはＶL を選択的に出
力し、非選択期間において非選択電圧として走査電極ド
ライバ入力信号ＶM を出力することにより、走査信号Ｖ
P を作成する。
【００１０】電圧作成回路５３は、走査電極ドライバ入
力信号ＶH あるいは走査電極ドライバ入力信号ＶL のよ
うに、異なる２レベルの電圧を交互に出力する矩形波を
作成するために、例えば図１７に示すような電圧切り換
え回路を備えている。図１７に示す電圧切り換え回路
は、走査電極ドライバ入力信号ＶH を生成するために、
ｐ−ｃｈＭＯＳ型トランジスタ１５１とｎ−ｃｈＭＯＳ
型トランジスタ１５２とを備えている。制御信号ＣＳ１
・ＣＳ２によって、ｐ−ｃｈＭＯＳ型トランジスタ１５
１とｎ−ｃｈＭＯＳ型トランジスタ１５２とが交互にオ
ン・オフ動作を繰り返すように制御することにより、入
力電圧Ｖ2 ・Ｖ1 が出力電圧ＶO として交互に出力さ
れ、走査電極ドライバ入力信号ＶH が作成される。
力信号ＶH あるいは走査電極ドライバ入力信号ＶL のよ
うに、異なる２レベルの電圧を交互に出力する矩形波を
作成するために、例えば図１７に示すような電圧切り換
え回路を備えている。図１７に示す電圧切り換え回路
は、走査電極ドライバ入力信号ＶH を生成するために、
ｐ−ｃｈＭＯＳ型トランジスタ１５１とｎ−ｃｈＭＯＳ
型トランジスタ１５２とを備えている。制御信号ＣＳ１
・ＣＳ２によって、ｐ−ｃｈＭＯＳ型トランジスタ１５
１とｎ−ｃｈＭＯＳ型トランジスタ１５２とが交互にオ
ン・オフ動作を繰り返すように制御することにより、入
力電圧Ｖ2 ・Ｖ1 が出力電圧ＶO として交互に出力さ
れ、走査電極ドライバ入力信号ＶH が作成される。
【００１１】
【発明が解決しようとする課題】図１８は、図１５に示
す電圧切り換え回路の出力電圧ＶO と、出力電流ＩO と
の関係を示す波形図である。液晶をはじめとする容量性
素子に出力電圧ＶO のような電圧が加えられると、高い
電圧Ｖ2 から低い電圧Ｖ1 へ切り換わるタイミングで、
電流ＩO の波形で見られるように、逆電流ａが生じる。
この逆電流ａが電力の浪費の原因となり、消費電力を増
大させるという問題があった。また、この電圧切り換え
回路では、出力電圧と同レベルの入力電圧が必要とされ
る。このため、電圧切り換えを行う周辺部材に出力レベ
ル以上の耐圧が要求され、製造コストを上昇させる要因
となっていた。
す電圧切り換え回路の出力電圧ＶO と、出力電流ＩO と
の関係を示す波形図である。液晶をはじめとする容量性
素子に出力電圧ＶO のような電圧が加えられると、高い
電圧Ｖ2 から低い電圧Ｖ1 へ切り換わるタイミングで、
電流ＩO の波形で見られるように、逆電流ａが生じる。
この逆電流ａが電力の浪費の原因となり、消費電力を増
大させるという問題があった。また、この電圧切り換え
回路では、出力電圧と同レベルの入力電圧が必要とされ
る。このため、電圧切り換えを行う周辺部材に出力レベ
ル以上の耐圧が要求され、製造コストを上昇させる要因
となっていた。
【００１２】
【課題を解決するための手段】上記の課題を解決するた
めに、請求項１記載の表示装置の電圧作成回路は、容量
性素子を有する表示装置へ電圧を供給する電圧作成回路
において、上記表示装置へ接続される出力端子と、電圧
Ｖa ，Ｖb をそれぞれ入力する入力端子と、上記入力端
子と出力端子との間に設けられ、第１および第２の状態
間で切り換え動作を行うスイッチ素子と、上記スイッチ
素子と上記出力端子との間に設けられたコンデンサと、
上記コンデンサと並列に接続された整流素子とを備え、
スイッチ素子が第１の状態にあるときに、出力端子から
電圧Ｖa を出力すると共に、上記コンデンサの充電を行
い、スイッチ素子が第２の状態にあるときに、入力端子
から入力される電圧Ｖa ，Ｖb のいずれか一方と上記コ
ンデンサに充電された電圧Ｖc との和電圧Ｖd を出力端
子から出力し、スイッチ素子が上記第２の状態から上記
第１の状態に切り換わるときに、上記出力端子を介して
上記容量性素子から逆電流を上記整流素子によって導
き、上記コンデンサに充電し、Ｖa ，Ｖd は基準電圧に
対して同極性であり、｜Ｖa ｜＜｜Ｖd ｜、かつ｜Ｖb
｜＜｜Ｖd ｜であることを特徴とする。
めに、請求項１記載の表示装置の電圧作成回路は、容量
性素子を有する表示装置へ電圧を供給する電圧作成回路
において、上記表示装置へ接続される出力端子と、電圧
Ｖa ，Ｖb をそれぞれ入力する入力端子と、上記入力端
子と出力端子との間に設けられ、第１および第２の状態
間で切り換え動作を行うスイッチ素子と、上記スイッチ
素子と上記出力端子との間に設けられたコンデンサと、
上記コンデンサと並列に接続された整流素子とを備え、
スイッチ素子が第１の状態にあるときに、出力端子から
電圧Ｖa を出力すると共に、上記コンデンサの充電を行
い、スイッチ素子が第２の状態にあるときに、入力端子
から入力される電圧Ｖa ，Ｖb のいずれか一方と上記コ
ンデンサに充電された電圧Ｖc との和電圧Ｖd を出力端
子から出力し、スイッチ素子が上記第２の状態から上記
第１の状態に切り換わるときに、上記出力端子を介して
上記容量性素子から逆電流を上記整流素子によって導
き、上記コンデンサに充電し、Ｖa ，Ｖd は基準電圧に
対して同極性であり、｜Ｖa ｜＜｜Ｖd ｜、かつ｜Ｖb
｜＜｜Ｖd ｜であることを特徴とする。
【００１３】上記の構成によれば、スイッチ素子が第１
の状態にあるときは、入力端子から入力された電圧Ｖa
がそのまま出力端子から出力されると共に、コンデンサ
が充電される。そして、スイッチ素子が第２の状態へ切
り換わったときに、入力電圧Ｖa およびＶb のいずれか
一方とコンデンサに充電された電圧Ｖc との和電圧Ｖd
が、出力端子から出力される。すなわち、スイッチ素子
の切り換え動作に従って、出力端子から、電圧Ｖa およ
びＶd が交互に出力されることとなる。この出力電圧Ｖ
a およびＶd は、基準電圧に対して同極性であり、｜Ｖ
a ｜＜｜Ｖd ｜であることから、出力電圧がＶd からＶ
a へ切り換わるとき、すなわちスイッチ素子が第２の状
態から第１の状態へ切り換わった直後には、表示装置の
容量性素子に蓄えられていた電荷が、逆電流として出力
端子を介して電圧作成回路へ流れ込む。この逆電流は、
整流素子の整流効果によってコンデンサへ導かれて蓄積
され、次にスイッチ素子が第２の状態へ切り換わったと
きに有効活用されるので、消費電力を低減することがで
きる。
の状態にあるときは、入力端子から入力された電圧Ｖa
がそのまま出力端子から出力されると共に、コンデンサ
が充電される。そして、スイッチ素子が第２の状態へ切
り換わったときに、入力電圧Ｖa およびＶb のいずれか
一方とコンデンサに充電された電圧Ｖc との和電圧Ｖd
が、出力端子から出力される。すなわち、スイッチ素子
の切り換え動作に従って、出力端子から、電圧Ｖa およ
びＶd が交互に出力されることとなる。この出力電圧Ｖ
a およびＶd は、基準電圧に対して同極性であり、｜Ｖ
a ｜＜｜Ｖd ｜であることから、出力電圧がＶd からＶ
a へ切り換わるとき、すなわちスイッチ素子が第２の状
態から第１の状態へ切り換わった直後には、表示装置の
容量性素子に蓄えられていた電荷が、逆電流として出力
端子を介して電圧作成回路へ流れ込む。この逆電流は、
整流素子の整流効果によってコンデンサへ導かれて蓄積
され、次にスイッチ素子が第２の状態へ切り換わったと
きに有効活用されるので、消費電力を低減することがで
きる。
【００１４】また、従来は、このように２レベルの電圧
Ｖa およびＶd を出力するためには、出力電圧と同じレ
ベルの電圧Ｖa およびＶd を入力する必要があったの
で、電圧作成回路を構成する部材に対して、基準電圧と
の電位差の絶対値が大きい方の電圧Ｖd に十分耐え得る
だけの耐圧性が要求されていた。これに対して、上記の
構成では、コンデンサに充電されている電圧Ｖc を利用
することから、入力電圧は、電圧Ｖd よりも、基準電圧
との電位差の絶対値が小さい電圧Ｖa およびＶbで良い
ので、電圧作成回路の構成部材に要求される耐圧性が低
くてすみ、低コスト化を図れるという更なる利点も有す
る。
Ｖa およびＶd を出力するためには、出力電圧と同じレ
ベルの電圧Ｖa およびＶd を入力する必要があったの
で、電圧作成回路を構成する部材に対して、基準電圧と
の電位差の絶対値が大きい方の電圧Ｖd に十分耐え得る
だけの耐圧性が要求されていた。これに対して、上記の
構成では、コンデンサに充電されている電圧Ｖc を利用
することから、入力電圧は、電圧Ｖd よりも、基準電圧
との電位差の絶対値が小さい電圧Ｖa およびＶbで良い
ので、電圧作成回路の構成部材に要求される耐圧性が低
くてすみ、低コスト化を図れるという更なる利点も有す
る。
【００１５】請求項２記載の電圧作成回路は、請求項１
記載の構成において、Ｖd ＝Ｖb ＋Ｖc 、かつＶc ＝Ｖ
a であることを特徴とする。
記載の構成において、Ｖd ＝Ｖb ＋Ｖc 、かつＶc ＝Ｖ
a であることを特徴とする。
【００１６】上記の構成では、スイッチ素子が第１の状
態にある間に、入力電圧の一方である電圧Ｖa が出力端
子から出力されると共に、コンデンサに蓄積される電荷
量によってコンデンサの端子間電圧Ｖc がこの電圧Ｖa
と等しくなり、スイッチ素子が第２の状態に切り換わっ
たときに出力される電圧Ｖd が、入力電圧の他方である
電圧Ｖb とコンデンサに充電された電圧Ｖc すなわちＶ
a との和となる。つまり、入力電圧Ｖa およびＶb か
ら、２レベルの出力電圧Ｖa およびＶa ＋Ｖb を得るこ
とが可能となる。言い換えれば、例えば、入力電圧
Ｖa ，Ｖb をそれぞれＶ1 ，Ｖ2 −Ｖ1 とすれば、出力
電圧としてＶ1 ，Ｖ2 を得ることができる。
態にある間に、入力電圧の一方である電圧Ｖa が出力端
子から出力されると共に、コンデンサに蓄積される電荷
量によってコンデンサの端子間電圧Ｖc がこの電圧Ｖa
と等しくなり、スイッチ素子が第２の状態に切り換わっ
たときに出力される電圧Ｖd が、入力電圧の他方である
電圧Ｖb とコンデンサに充電された電圧Ｖc すなわちＶ
a との和となる。つまり、入力電圧Ｖa およびＶb か
ら、２レベルの出力電圧Ｖa およびＶa ＋Ｖb を得るこ
とが可能となる。言い換えれば、例えば、入力電圧
Ｖa ，Ｖb をそれぞれＶ1 ，Ｖ2 −Ｖ1 とすれば、出力
電圧としてＶ1 ，Ｖ2 を得ることができる。
【００１７】請求項３記載の電圧作成回路は、請求項１
記載の構成において、Ｖd ＝Ｖa ＋Ｖc 、かつＶc ＝Ｖ
a −Ｖb であることを特徴としている。
記載の構成において、Ｖd ＝Ｖa ＋Ｖc 、かつＶc ＝Ｖ
a −Ｖb であることを特徴としている。
【００１８】上記の構成では、スイッチ素子が第１の状
態にある間に、入力電圧の一方である電圧Ｖa が出力端
子から出力されると共に、コンデンサに蓄積される電荷
量によってコンデンサの端子間電圧Ｖc が電圧Ｖa −Ｖ
b と等しくなり、スイッチ素子が第２の状態に切り換わ
ったときに出力される電圧Ｖd が、電圧Ｖa とコンデン
サに充電された電圧Ｖc すなわちＶa −Ｖb との和とな
る。つまり、入力電圧Ｖa およびＶb から、２レベルの
出力電圧Ｖa および２Ｖa −Ｖb を得ることが可能とな
る。言い換えれば、例えば、入力電圧Ｖa ，Ｖb をそれ
ぞれＶ1 ，２Ｖ1 −Ｖ2 とすれば、出力電圧として
Ｖ1 ，Ｖ2 を得ることができる。
態にある間に、入力電圧の一方である電圧Ｖa が出力端
子から出力されると共に、コンデンサに蓄積される電荷
量によってコンデンサの端子間電圧Ｖc が電圧Ｖa −Ｖ
b と等しくなり、スイッチ素子が第２の状態に切り換わ
ったときに出力される電圧Ｖd が、電圧Ｖa とコンデン
サに充電された電圧Ｖc すなわちＶa −Ｖb との和とな
る。つまり、入力電圧Ｖa およびＶb から、２レベルの
出力電圧Ｖa および２Ｖa −Ｖb を得ることが可能とな
る。言い換えれば、例えば、入力電圧Ｖa ，Ｖb をそれ
ぞれＶ1 ，２Ｖ1 −Ｖ2 とすれば、出力電圧として
Ｖ1 ，Ｖ2 を得ることができる。
【００１９】請求項４記載の電圧作成回路は、請求項１
記載の構成において、上記コンデンサの容量が、負荷容
量より小さく設定されていることを特徴としている。
記載の構成において、上記コンデンサの容量が、負荷容
量より小さく設定されていることを特徴としている。
【００２０】上記の構成により、コンデンサの容量を変
化させることによって、入力電圧値を変化させることな
く、基準電圧との電位差が大きい方の出力電圧値を変化
させることができる。
化させることによって、入力電圧値を変化させることな
く、基準電圧との電位差が大きい方の出力電圧値を変化
させることができる。
【００２１】請求項５記載の電圧作成回路は、請求項１
記載の構成において、スイッチ素子として、ＭＯＳ型ト
ランジスタを用いることを特徴としている。
記載の構成において、スイッチ素子として、ＭＯＳ型ト
ランジスタを用いることを特徴としている。
【００２２】上記の構成により、高速スイッチングが可
能になり、スイッチングによる消費電力も低減化するこ
とができる。
能になり、スイッチングによる消費電力も低減化するこ
とができる。
【００２３】請求項６記載の電圧作成回路は、請求項１
記載の構成において、整流素子として、ＭＯＳ型トラン
ジスタを用いることを特徴としている。
記載の構成において、整流素子として、ＭＯＳ型トラン
ジスタを用いることを特徴としている。
【００２４】上記の構成によれば、整流素子における損
失を低減することが可能となる。
失を低減することが可能となる。
【００２５】請求項７記載の液晶表示装置は、請求項１
記載の表示装置の電圧作成回路を備え、表示パネルの画
素におけるスイッチング素子として非線形素子が用いら
れたことを特徴とする。
記載の表示装置の電圧作成回路を備え、表示パネルの画
素におけるスイッチング素子として非線形素子が用いら
れたことを特徴とする。
【００２６】上記の構成では、表示パネルの画素におけ
るスイッチング素子として用いられる、例えばＴＦＴや
ＭＩＭ等の非線形素子が、容量性素子として作用する。
この液晶表示装置に請求項１に記載の表示装置の電圧作
成回路を用いることにより、この液晶表示装置において
も、請求項１に記載の表示装置の電圧作成回路を用いる
ことによる利点を享受することができる。すなわち、低
消費電力の液晶表示装置を、低コストで提供することが
可能となる。
るスイッチング素子として用いられる、例えばＴＦＴや
ＭＩＭ等の非線形素子が、容量性素子として作用する。
この液晶表示装置に請求項１に記載の表示装置の電圧作
成回路を用いることにより、この液晶表示装置において
も、請求項１に記載の表示装置の電圧作成回路を用いる
ことによる利点を享受することができる。すなわち、低
消費電力の液晶表示装置を、低コストで提供することが
可能となる。
【００２７】
〔実施の形態１〕本発明の実施の一形態について、図１
ないし図６に基づいて説明すれば、下記のとおりであ
る。
ないし図６に基づいて説明すれば、下記のとおりであ
る。
【００２８】図３は、本実施の形態に係る液晶表示装置
（表示装置）の概略構成を示すブロック図である。この
液晶表示装置は、液晶表示パネル５０を備えている。液
晶表示パネル５０は、データ電極線Ｘ１〜Ｘｎ及び走査
電極線Ｙ１〜Ｙｍが互いに直交するように設けられてい
る。上記液晶表示装置は、さらに、液晶表示パネル５０
を駆動するために、制御信号を生成する制御部５５、制
御信号に応じて電圧を生成する電圧作成回路５１・５
３、電圧作成回路５３で生成された電圧をもとに走査信
号を生成して走査電極線Ｙ１〜Ｙｍへ印加する走査電極
ドライバ５４、及び電圧作成回路５１で生成された電圧
をもとにデータ信号を生成してデータ電極線Ｘ１〜Ｘｎ
へ印加するデータ電極ドライバ５２を備えている。
（表示装置）の概略構成を示すブロック図である。この
液晶表示装置は、液晶表示パネル５０を備えている。液
晶表示パネル５０は、データ電極線Ｘ１〜Ｘｎ及び走査
電極線Ｙ１〜Ｙｍが互いに直交するように設けられてい
る。上記液晶表示装置は、さらに、液晶表示パネル５０
を駆動するために、制御信号を生成する制御部５５、制
御信号に応じて電圧を生成する電圧作成回路５１・５
３、電圧作成回路５３で生成された電圧をもとに走査信
号を生成して走査電極線Ｙ１〜Ｙｍへ印加する走査電極
ドライバ５４、及び電圧作成回路５１で生成された電圧
をもとにデータ信号を生成してデータ電極線Ｘ１〜Ｘｎ
へ印加するデータ電極ドライバ５２を備えている。
【００２９】液晶表示パネル５０は、図４に示すよう
に、データ電極線Ｘ１〜Ｘｎ及び走査電極線Ｙ１〜Ｙｍ
で区切られた各領域が１画素に対応し、液晶素子１４１
および２端子型非線形素子１４２が設けられている。液
晶素子１４１および２端子型非線形素子１４２は、直列
に接続されており、液晶素子１４１の一方の電極は、デ
ータ電極線Ｘ１〜Ｘｎにそれぞれ接続され、２端子型非
線形素子１４２の一方の電極は、走査電極線Ｙ１〜Ｙｍ
にそれぞれ接続されている。
に、データ電極線Ｘ１〜Ｘｎ及び走査電極線Ｙ１〜Ｙｍ
で区切られた各領域が１画素に対応し、液晶素子１４１
および２端子型非線形素子１４２が設けられている。液
晶素子１４１および２端子型非線形素子１４２は、直列
に接続されており、液晶素子１４１の一方の電極は、デ
ータ電極線Ｘ１〜Ｘｎにそれぞれ接続され、２端子型非
線形素子１４２の一方の電極は、走査電極線Ｙ１〜Ｙｍ
にそれぞれ接続されている。
【００３０】図５は、上記の液晶表示装置における、制
御部５５から走査電極ドライバ５４への間の制御信号お
よび入力電圧の入力経路を示しているブロック図であ
る。
御部５５から走査電極ドライバ５４への間の制御信号お
よび入力電圧の入力経路を示しているブロック図であ
る。
【００３１】制御部５５は、制御信号である走査クロッ
ク信号ＬＰ、走査開始信号Ｓ、及び交流化反転信号Ｍ等
を生成し、走査電極ドライバ５４や、電圧作成回路５３
に、これらの制御信号を送っている。
ク信号ＬＰ、走査開始信号Ｓ、及び交流化反転信号Ｍ等
を生成し、走査電極ドライバ５４や、電圧作成回路５３
に、これらの制御信号を送っている。
【００３２】電圧作成回路５３は、外部入力電圧ＶE に
基づいて、制御部５５からの制御信号に応じて、走査電
極ドライバ入力信号ＶH ・ＶL ・ＶM を作成し、走査電
極ドライバ５４へ出力する。
基づいて、制御部５５からの制御信号に応じて、走査電
極ドライバ入力信号ＶH ・ＶL ・ＶM を作成し、走査電
極ドライバ５４へ出力する。
【００３３】図６は、走査電極ドライバ５４の構成を示
す回路図である。電圧作成回路５３で作成された走査電
極ドライバ入力信号ＶH ・ＶL ・ＶM のいずれかが、制
御信号である走査クロック信号ＬＰ、走査開始信号Ｓ、
及び交流化反転信号Ｍに応じて選択的に出力されること
により、走査信号ＶP が作成される。走査信号ＶP は、
走査電極線Ｙ１〜Ｙｍへ印加される。
す回路図である。電圧作成回路５３で作成された走査電
極ドライバ入力信号ＶH ・ＶL ・ＶM のいずれかが、制
御信号である走査クロック信号ＬＰ、走査開始信号Ｓ、
及び交流化反転信号Ｍに応じて選択的に出力されること
により、走査信号ＶP が作成される。走査信号ＶP は、
走査電極線Ｙ１〜Ｙｍへ印加される。
【００３４】図１は、本液晶表示装置における電圧作成
回路５３の構成例を示している。電圧作成回路５３は、
入力端子１０ａ・１０ｂを備えている。入力端子１０ａ
・１０ｂへの入力電圧の各々は、基準電圧ＶS に対して
正極性の一定電圧であり、基準電圧ＶS に対する電位は
それぞれＶ1 、Ｖ2 −Ｖ1 である。なお、ＶS ＜Ｖ1＜
Ｖ2 である。
回路５３の構成例を示している。電圧作成回路５３は、
入力端子１０ａ・１０ｂを備えている。入力端子１０ａ
・１０ｂへの入力電圧の各々は、基準電圧ＶS に対して
正極性の一定電圧であり、基準電圧ＶS に対する電位は
それぞれＶ1 、Ｖ2 −Ｖ1 である。なお、ＶS ＜Ｖ1＜
Ｖ2 である。
【００３５】入力端子１０ａと、出力端子１４との間
に、ダイオード（整流素子）１３を設ける。基準電圧Ｖ
S と、入力端子１０ｂからの入力電圧Ｖ2 −Ｖ1 とを切
り換えるためのスイッチ１１を設け、基準電圧ＶS 側を
端子１１ａ、入力端子１０ｂからの入力電圧Ｖ2 −Ｖ1
側を端子１１ｂとする。スイッチ１１と、出力端子１４
との間に、コンデンサ１２を設ける。
に、ダイオード（整流素子）１３を設ける。基準電圧Ｖ
S と、入力端子１０ｂからの入力電圧Ｖ2 −Ｖ1 とを切
り換えるためのスイッチ１１を設け、基準電圧ＶS 側を
端子１１ａ、入力端子１０ｂからの入力電圧Ｖ2 −Ｖ1
側を端子１１ｂとする。スイッチ１１と、出力端子１４
との間に、コンデンサ１２を設ける。
【００３６】図２は、スイッチ１１を端子１１ａ・１１
ｂの間で交互に切り換え操作をしたときの、出力端子１
４からの出力電圧ＶO の波形の一例を示す。スイッチ１
１が端子１１ａに接続される期間Ｔa1では、出力端子１
４にはダイオード１３を介して電圧Ｖ1 が出力され、同
時にコンデンサ１２には電圧Ｖ1 が充電される。次にス
イッチ１１が端子１１ｂに接続される期間Ｔa2では、出
力電圧ＶO は、入力電圧Ｖ2 −Ｖ1 とコンデンサ１２へ
の充電電圧Ｖ1 との和電圧である電圧Ｖ2 に昇圧され
る。
ｂの間で交互に切り換え操作をしたときの、出力端子１
４からの出力電圧ＶO の波形の一例を示す。スイッチ１
１が端子１１ａに接続される期間Ｔa1では、出力端子１
４にはダイオード１３を介して電圧Ｖ1 が出力され、同
時にコンデンサ１２には電圧Ｖ1 が充電される。次にス
イッチ１１が端子１１ｂに接続される期間Ｔa2では、出
力電圧ＶO は、入力電圧Ｖ2 −Ｖ1 とコンデンサ１２へ
の充電電圧Ｖ1 との和電圧である電圧Ｖ2 に昇圧され
る。
【００３７】再びスイッチ１１が端子１１ａに接続され
ると、出力電圧ＶO には電圧Ｖ1 が出力される。このと
きスイッチ１１が端子１１ａに接続された直後には、液
晶表示パネル５０から電圧作成回路５３に流れ込む逆電
流が、出力端子１４を介しコンデンサ１２に蓄積され
る。これにより、入力端子１０ａから流れ込んでコンデ
ンサ１２の充電に消費される電流の量が軽減されるの
で、消費電力が低減化される。
ると、出力電圧ＶO には電圧Ｖ1 が出力される。このと
きスイッチ１１が端子１１ａに接続された直後には、液
晶表示パネル５０から電圧作成回路５３に流れ込む逆電
流が、出力端子１４を介しコンデンサ１２に蓄積され
る。これにより、入力端子１０ａから流れ込んでコンデ
ンサ１２の充電に消費される電流の量が軽減されるの
で、消費電力が低減化される。
【００３８】電圧作成回路５３は、スイッチ１１の切り
換えにより、上記の動作を繰り返し、図２のような矩形
波ＶH を出力端子１４から出力する。以上のように、電
圧作成回路５３において、出力電圧をＶ1 、Ｖ2 とする
ために必要な入力電圧の値は、コンデンサ１２に十分な
電荷が蓄積されていれば、Ｖ1 およびＶ2 −Ｖ1 であ
る。なお、ここでは、Ｖ2 −Ｖ1 ＜Ｖ2 である。すなわ
ち、図１７に示すような、従来の電圧切り換え回路にお
いては、出力電圧をＶ1 、Ｖ2 とするために必要な入力
電圧の値はＶ1 、Ｖ2 であったのに対し、本実施形態の
電圧作成回路５３によれば、入力電圧の一方は、Ｖ2 よ
りも低電圧であるＶ2 −Ｖ1 で良い。これにより、本電
圧作成回路５３を構成する部品やその周辺部材に対して
従来ほど高い耐圧性が要求されないので低コスト化を図
れると共に、消費電力を低減させることができる。
換えにより、上記の動作を繰り返し、図２のような矩形
波ＶH を出力端子１４から出力する。以上のように、電
圧作成回路５３において、出力電圧をＶ1 、Ｖ2 とする
ために必要な入力電圧の値は、コンデンサ１２に十分な
電荷が蓄積されていれば、Ｖ1 およびＶ2 −Ｖ1 であ
る。なお、ここでは、Ｖ2 −Ｖ1 ＜Ｖ2 である。すなわ
ち、図１７に示すような、従来の電圧切り換え回路にお
いては、出力電圧をＶ1 、Ｖ2 とするために必要な入力
電圧の値はＶ1 、Ｖ2 であったのに対し、本実施形態の
電圧作成回路５３によれば、入力電圧の一方は、Ｖ2 よ
りも低電圧であるＶ2 −Ｖ1 で良い。これにより、本電
圧作成回路５３を構成する部品やその周辺部材に対して
従来ほど高い耐圧性が要求されないので低コスト化を図
れると共に、消費電力を低減させることができる。
【００３９】〔実施の形態２〕本発明の実施に係る他の
形態について、図７および図８に基づいて説明すれば、
以下のとおりである。なお、前記した実施の形態１で説
明した構成と同様の機能を有する構成には、同一の符号
を付記し、その説明を省略する。
形態について、図７および図８に基づいて説明すれば、
以下のとおりである。なお、前記した実施の形態１で説
明した構成と同様の機能を有する構成には、同一の符号
を付記し、その説明を省略する。
【００４０】本実施形態では、基準電圧ＶS に対して負
極性の入力電圧を用いる場合の電圧作成回路５３の構成
例について説明する。図７に示すように、電圧作成回路
５３は、基準電圧ＶS に対して負極性の電圧を入力する
入力端子３０ａ・３０ｂを備えている。入力端子３０ａ
・３０ｂへそれぞれ入力される電圧は、基準電圧ＶSに
対して負極性の一定電圧であり、基準電圧ＶS に対する
電位はそれぞれＶ4 、Ｖ5 −Ｖ4 である。なお、ＶS ＞
Ｖ4 ＞Ｖ5 である。
極性の入力電圧を用いる場合の電圧作成回路５３の構成
例について説明する。図７に示すように、電圧作成回路
５３は、基準電圧ＶS に対して負極性の電圧を入力する
入力端子３０ａ・３０ｂを備えている。入力端子３０ａ
・３０ｂへそれぞれ入力される電圧は、基準電圧ＶSに
対して負極性の一定電圧であり、基準電圧ＶS に対する
電位はそれぞれＶ4 、Ｖ5 −Ｖ4 である。なお、ＶS ＞
Ｖ4 ＞Ｖ5 である。
【００４１】入力端子３０ａと、出力端子３４との間
に、ダイオード３３を設ける。基準電圧ＶS と、入力端
子３０ｂからの入力電圧Ｖ5 −Ｖ4 とを切り換えるため
のスイッチ３１を設け、基準電圧ＶS 側を端子３１ｃ、
入力端子３０ｂからの入力電圧Ｖ5 −Ｖ4 側を端子３１
ｄとする。スイッチ３１と、出力端子３４との間に、コ
ンデンサ３２を設ける。
に、ダイオード３３を設ける。基準電圧ＶS と、入力端
子３０ｂからの入力電圧Ｖ5 −Ｖ4 とを切り換えるため
のスイッチ３１を設け、基準電圧ＶS 側を端子３１ｃ、
入力端子３０ｂからの入力電圧Ｖ5 −Ｖ4 側を端子３１
ｄとする。スイッチ３１と、出力端子３４との間に、コ
ンデンサ３２を設ける。
【００４２】図８は、スイッチ３１を端子３１ｃ・３１
ｄの間で交互に切り換え操作をしたときの、出力端子３
４からの出力電圧ＶO の波形の一例を示す。スイッチ１
１が端子３１ｃに接続される期間Ｔb1では、出力端子３
４にはダイオード３３を介して電圧Ｖ4 が出力され、同
時にコンデンサ３２には電圧Ｖ4 が充電される。次にス
イッチ３１が端子３１ｄに接続される期間Ｔb2では、出
力電圧ＶO は入力電圧Ｖ5 −Ｖ4 とコンデンサへの充電
電圧Ｖ4 との和電圧である電圧Ｖ5 になる。
ｄの間で交互に切り換え操作をしたときの、出力端子３
４からの出力電圧ＶO の波形の一例を示す。スイッチ１
１が端子３１ｃに接続される期間Ｔb1では、出力端子３
４にはダイオード３３を介して電圧Ｖ4 が出力され、同
時にコンデンサ３２には電圧Ｖ4 が充電される。次にス
イッチ３１が端子３１ｄに接続される期間Ｔb2では、出
力電圧ＶO は入力電圧Ｖ5 −Ｖ4 とコンデンサへの充電
電圧Ｖ4 との和電圧である電圧Ｖ5 になる。
【００４３】再びスイッチ３１が端子３１ｃに接続され
ると、出力電圧ＶO には電圧Ｖ4 が出力される。このと
きスイッチ３１が端子３１ｃに接続された直後には、液
晶表示パネル５０から電圧作成回路５３に流れ込む逆電
流が、出力端子３４を介しコンデンサ３２に蓄積され
る。これにより、入力端子３０ａから流れ込む、コンデ
ンサ３２の充電に消費される電流が軽減され、消費電力
が低減化される。
ると、出力電圧ＶO には電圧Ｖ4 が出力される。このと
きスイッチ３１が端子３１ｃに接続された直後には、液
晶表示パネル５０から電圧作成回路５３に流れ込む逆電
流が、出力端子３４を介しコンデンサ３２に蓄積され
る。これにより、入力端子３０ａから流れ込む、コンデ
ンサ３２の充電に消費される電流が軽減され、消費電力
が低減化される。
【００４４】スイッチ３１の切り換えにより、上記の動
作を繰り返し、図４のような矩形波ＶL が作成される。
以上のように、電圧作成回路５３において、出力電圧を
Ｖ4、Ｖ5 とするために必要な入力電圧の値は、コンデ
ンサ３２に十分な電荷が蓄積されていれば、Ｖ4 および
Ｖ5 −Ｖ4 である。従来の電圧切り換え回路において
は、出力電圧をＶ4 、Ｖ5 とするために必要な入力電圧
の値はＶ4 、Ｖ5 （｜Ｖ4 ｜＜｜Ｖ5 ｜）であった。｜
Ｖ5 −Ｖ4 ｜＜｜Ｖ5 ｜であるので、本電圧作成回路５
３に必要な入力電圧の絶対値は、従来と比較して、小さ
くてすむという利点がある。
作を繰り返し、図４のような矩形波ＶL が作成される。
以上のように、電圧作成回路５３において、出力電圧を
Ｖ4、Ｖ5 とするために必要な入力電圧の値は、コンデ
ンサ３２に十分な電荷が蓄積されていれば、Ｖ4 および
Ｖ5 −Ｖ4 である。従来の電圧切り換え回路において
は、出力電圧をＶ4 、Ｖ5 とするために必要な入力電圧
の値はＶ4 、Ｖ5 （｜Ｖ4 ｜＜｜Ｖ5 ｜）であった。｜
Ｖ5 −Ｖ4 ｜＜｜Ｖ5 ｜であるので、本電圧作成回路５
３に必要な入力電圧の絶対値は、従来と比較して、小さ
くてすむという利点がある。
【００４５】電圧作成回路５３は、スイッチ３１の切り
換えにより、上記の動作を繰り返し、図４のような矩形
波ＶL を出力端子３４から出力する。以上のように、電
圧作成回路５３において、出力電圧をＶ4 、Ｖ5 とする
ために必要な入力電圧の値は、コンデンサ３２に十分な
電荷が蓄積されていれば、Ｖ4 およびＶ5 −Ｖ4 で良
い。なお、ここでは、｜Ｖ5 −Ｖ4 ｜＜｜Ｖ5 ｜であ
る。すなわち、図１７に示すような、従来の電圧切り換
え回路においては、出力電圧をＶ4 、Ｖ5 とするために
必要な入力電圧の値はＶ4 、Ｖ5 であったのに対し、本
実施形態の電圧作成回路５３によれば、入力電圧の絶対
値が従来よりも小さくてすむという利点がある。これに
より、本電圧作成回路５３を構成する部品やその周辺部
材に対して従来ほど高い耐圧性が要求されないので低コ
スト化を図れると共に、消費電力を低減させることがで
きる。
換えにより、上記の動作を繰り返し、図４のような矩形
波ＶL を出力端子３４から出力する。以上のように、電
圧作成回路５３において、出力電圧をＶ4 、Ｖ5 とする
ために必要な入力電圧の値は、コンデンサ３２に十分な
電荷が蓄積されていれば、Ｖ4 およびＶ5 −Ｖ4 で良
い。なお、ここでは、｜Ｖ5 −Ｖ4 ｜＜｜Ｖ5 ｜であ
る。すなわち、図１７に示すような、従来の電圧切り換
え回路においては、出力電圧をＶ4 、Ｖ5 とするために
必要な入力電圧の値はＶ4 、Ｖ5 であったのに対し、本
実施形態の電圧作成回路５３によれば、入力電圧の絶対
値が従来よりも小さくてすむという利点がある。これに
より、本電圧作成回路５３を構成する部品やその周辺部
材に対して従来ほど高い耐圧性が要求されないので低コ
スト化を図れると共に、消費電力を低減させることがで
きる。
【００４６】〔実施の形態３〕本発明の実施に係るさら
に他の形態について、図９および図１０に基づいて説明
すれば、以下のとおりである。なお、前記した各実施の
形態１及び２で説明した構成と同様の機能を有する構成
には、同一の符号を付記し、その説明を省略する。
に他の形態について、図９および図１０に基づいて説明
すれば、以下のとおりである。なお、前記した各実施の
形態１及び２で説明した構成と同様の機能を有する構成
には、同一の符号を付記し、その説明を省略する。
【００４７】本実施形態に係る電圧作成回路５３は、実
施の形態１において図１に示した構成において、コンデ
ンサ１２の容量が、負荷容量よりも小さく設定されてい
ることを特徴とする。ここで言う「負荷容量」とは、液
晶表示パネル５０における、液晶容量と素子容量との和
で表される容量のことである。これにより、電圧Ｖ1に
対してコンデンサ１２に充電される電荷量が十分でない
ため、スイッチ１１を端子１１ａと端子１１ｂとの間で
切り換え動作させると、出力端子１４からの出力電圧Ｖ
O として、図９に示すように、電圧Ｖ1 、Ｖe （Ｖ1 ≦
Ｖe ≦Ｖ2 ）が交互に出力されることとなる。すなわ
ち、コンデンサ１２の容量を、負荷容量よりも小さい範
囲で適切に設定することによって、入力電圧Ｖ1 、Ｖ2
−Ｖ1 を用いて、電圧Ｖ1 と、Ｖ1 ≦Ｖe ≦Ｖ2 の範囲
の任意の電圧Ｖe とを交互に出力する電圧作成回路５３
を実現できる。
施の形態１において図１に示した構成において、コンデ
ンサ１２の容量が、負荷容量よりも小さく設定されてい
ることを特徴とする。ここで言う「負荷容量」とは、液
晶表示パネル５０における、液晶容量と素子容量との和
で表される容量のことである。これにより、電圧Ｖ1に
対してコンデンサ１２に充電される電荷量が十分でない
ため、スイッチ１１を端子１１ａと端子１１ｂとの間で
切り換え動作させると、出力端子１４からの出力電圧Ｖ
O として、図９に示すように、電圧Ｖ1 、Ｖe （Ｖ1 ≦
Ｖe ≦Ｖ2 ）が交互に出力されることとなる。すなわ
ち、コンデンサ１２の容量を、負荷容量よりも小さい範
囲で適切に設定することによって、入力電圧Ｖ1 、Ｖ2
−Ｖ1 を用いて、電圧Ｖ1 と、Ｖ1 ≦Ｖe ≦Ｖ2 の範囲
の任意の電圧Ｖe とを交互に出力する電圧作成回路５３
を実現できる。
【００４８】同様に、実施の形態２において図７に示し
た構成において、コンデンサ３２の容量を負荷容量に対
して小さく設定することにより、図１０に示すように、
出力端子３４からの出力電圧ＶO として、電圧Ｖ4 と、
Ｖ5 ≦Ｖf ≦Ｖ4 の範囲の任意の電圧Ｖf とが交互に出
力される。すなわち、コンデンサ３２の容量を負荷容量
よりも小さい範囲で適切に設定することによって、入力
電圧Ｖ4 、Ｖ5 −Ｖ4を用いて、電圧Ｖ4 と、Ｖ5 ≦Ｖ
f ≦Ｖ4 の範囲の任意の電圧Ｖf とを交互に出力する電
圧作成回路５３を実現できる。
た構成において、コンデンサ３２の容量を負荷容量に対
して小さく設定することにより、図１０に示すように、
出力端子３４からの出力電圧ＶO として、電圧Ｖ4 と、
Ｖ5 ≦Ｖf ≦Ｖ4 の範囲の任意の電圧Ｖf とが交互に出
力される。すなわち、コンデンサ３２の容量を負荷容量
よりも小さい範囲で適切に設定することによって、入力
電圧Ｖ4 、Ｖ5 −Ｖ4を用いて、電圧Ｖ4 と、Ｖ5 ≦Ｖ
f ≦Ｖ4 の範囲の任意の電圧Ｖf とを交互に出力する電
圧作成回路５３を実現できる。
【００４９】また、実施の形態１において、スイッチ１
１が端子１１ａに接続される期間Ｔa1が、コンデンサ１
２に十分な電荷が蓄積できるほど十分に長くない場合で
も、コンデンサ１２に充電された電荷量に応じた差電圧
と、電圧Ｖ2 −Ｖ1 との和電圧を出力することにより、
上記と同じような効果が実現できる。さらに実施の形態
２において、スイッチ３１が端子３１ｃに接続される期
間Ｔb1が、コンデンサ３２に十分な電荷が蓄積できるほ
ど十分に長くない場合でも同様に、上記と同じような効
果が実現できる。
１が端子１１ａに接続される期間Ｔa1が、コンデンサ１
２に十分な電荷が蓄積できるほど十分に長くない場合で
も、コンデンサ１２に充電された電荷量に応じた差電圧
と、電圧Ｖ2 −Ｖ1 との和電圧を出力することにより、
上記と同じような効果が実現できる。さらに実施の形態
２において、スイッチ３１が端子３１ｃに接続される期
間Ｔb1が、コンデンサ３２に十分な電荷が蓄積できるほ
ど十分に長くない場合でも同様に、上記と同じような効
果が実現できる。
【００５０】〔実施の形態４〕本発明の実施に係るさら
に他の形態について、図１１ないし図１４に基づいて説
明すれば、以下のとおりである。なお、前記した各実施
の形態で説明した構成と同様の機能を有する構成には、
同一の符号を付記し、その説明を省略する。
に他の形態について、図１１ないし図１４に基づいて説
明すれば、以下のとおりである。なお、前記した各実施
の形態で説明した構成と同様の機能を有する構成には、
同一の符号を付記し、その説明を省略する。
【００５１】図１１、図１２は、上記実施の形態１およ
び２で説明した電圧作成回路５３において、スイッチ１
１・３１として、ＭＯＳ型トランジスタを用いた構成の
一例を示す回路図である。
び２で説明した電圧作成回路５３において、スイッチ１
１・３１として、ＭＯＳ型トランジスタを用いた構成の
一例を示す回路図である。
【００５２】図１１に示す構成の場合、入力端子１０ａ
とコンデンサ１２との間にｐ−ｃｈＭＯＳ型トランジス
タ１１４が設けられ、入力端子１０ｂとコンデンサ１２
との間にｎ−ｃｈＭＯＳ型トランジスタ１１５が設けら
れている。
とコンデンサ１２との間にｐ−ｃｈＭＯＳ型トランジス
タ１１４が設けられ、入力端子１０ｂとコンデンサ１２
との間にｎ−ｃｈＭＯＳ型トランジスタ１１５が設けら
れている。
【００５３】入力端子１０ａ・１０ｂへの入力電圧は、
それぞれＶ1 、２Ｖ1 −Ｖ2 である。ｐ−ｃｈＭＯＳ型
トランジスタ１１４には、切り換え制御信号ＣＳ１が入
力され、ｎ−ｃｈＭＯＳ型トランジスタ１１５には切り
換え制御信号ＣＳ２が入力される。
それぞれＶ1 、２Ｖ1 −Ｖ2 である。ｐ−ｃｈＭＯＳ型
トランジスタ１１４には、切り換え制御信号ＣＳ１が入
力され、ｎ−ｃｈＭＯＳ型トランジスタ１１５には切り
換え制御信号ＣＳ２が入力される。
【００５４】図１３に示すような、切り換え制御信号Ｃ
Ｓ１及び切り換え制御信号ＣＳ２として、常にいずれか
一方のみがＯＮとなるように同期制御される信号を用い
る。ＣＳ２がＯＮ、ＣＳ１がＯＦＦである場合、出力端
子１４には、入力端子１０ａからダイオード１３を介し
て電圧Ｖ1 が出力される。このとき、コンデンサ１２の
出力端子１４側の電位はＶ1 となり、ｎ−ｃｈＭＯＳ型
トランジスタ１１５側の電位は２Ｖ1 −Ｖ2 となる。し
たがってコンデンサ１２には、出力端子１４側の電位と
ｎ−ｃｈＭＯＳ型トランジスタ１１５側の電位との差電
圧Ｖ2 −Ｖ1 が充電される。次にＣＳ２がＯＦＦ、ＣＳ
１がＯＮに切り替わったとき、出力端子１４には、入力
端子１０ａからの入力電圧Ｖ1 とコンデンサ１２への充
電電圧Ｖ2 −Ｖ1 との和電圧である電圧Ｖ2 が出力され
る。
Ｓ１及び切り換え制御信号ＣＳ２として、常にいずれか
一方のみがＯＮとなるように同期制御される信号を用い
る。ＣＳ２がＯＮ、ＣＳ１がＯＦＦである場合、出力端
子１４には、入力端子１０ａからダイオード１３を介し
て電圧Ｖ1 が出力される。このとき、コンデンサ１２の
出力端子１４側の電位はＶ1 となり、ｎ−ｃｈＭＯＳ型
トランジスタ１１５側の電位は２Ｖ1 −Ｖ2 となる。し
たがってコンデンサ１２には、出力端子１４側の電位と
ｎ−ｃｈＭＯＳ型トランジスタ１１５側の電位との差電
圧Ｖ2 −Ｖ1 が充電される。次にＣＳ２がＯＦＦ、ＣＳ
１がＯＮに切り替わったとき、出力端子１４には、入力
端子１０ａからの入力電圧Ｖ1 とコンデンサ１２への充
電電圧Ｖ2 −Ｖ1 との和電圧である電圧Ｖ2 が出力され
る。
【００５５】上記の動作を繰り返すことで、出力端子１
４から出力される走査電極ドライバ入力信号ＶH は、電
圧Ｖ1 、Ｖ2 が交互に表れる矩形波となる。
４から出力される走査電極ドライバ入力信号ＶH は、電
圧Ｖ1 、Ｖ2 が交互に表れる矩形波となる。
【００５６】同様に、図１２に示す構成の場合には、入
力端子３０ａとコンデンサ３２との間にｎ−ｃｈＭＯＳ
型トランジスタ１２４を設け、入力端子３０ｂとコンデ
ンサ３２との間にｐ−ｃｈＭＯＳ型トランジスタ１２５
を設けることにより、電圧Ｖ4 、Ｖ5 が交互に表れる矩
形波が、出力端子３４から出力される。なお、ｎ−ｃｈ
ＭＯＳ型トランジスタ１２４には、切り換え制御信号Ｃ
Ｓ１の反転信号が入力され、ｐ−ｃｈＭＯＳ型トランジ
スタ１２５には切り換え制御信号ＣＳ２の反転信号が入
力される。
力端子３０ａとコンデンサ３２との間にｎ−ｃｈＭＯＳ
型トランジスタ１２４を設け、入力端子３０ｂとコンデ
ンサ３２との間にｐ−ｃｈＭＯＳ型トランジスタ１２５
を設けることにより、電圧Ｖ4 、Ｖ5 が交互に表れる矩
形波が、出力端子３４から出力される。なお、ｎ−ｃｈ
ＭＯＳ型トランジスタ１２４には、切り換え制御信号Ｃ
Ｓ１の反転信号が入力され、ｐ−ｃｈＭＯＳ型トランジ
スタ１２５には切り換え制御信号ＣＳ２の反転信号が入
力される。
【００５７】ＭＯＳ型トランジスタは、低消費電力にて
高速スイッチング動作が可能であるので、上述の構成に
よれば、電圧作成回路５３における消費電力をさらに低
減することができると共に、立ち上がりおよび立ち下が
りが急峻な矩形波を作成することが可能となる。
高速スイッチング動作が可能であるので、上述の構成に
よれば、電圧作成回路５３における消費電力をさらに低
減することができると共に、立ち上がりおよび立ち下が
りが急峻な矩形波を作成することが可能となる。
【００５８】なお、切り換え制御信号ＣＳ１及びＣＳ２
は、それぞれ異なるタイミングで反転するような信号で
もよい。例えば、図１４に示すような反転タイミング
で、切り換え制御信号ＣＳ１及びＣＳ２を入力すること
ができる。この場合、ＣＳ１およびＣＳ２が共にＯＦＦ
となる期間（図１４においてハッチングで示す期間）を
経た後、ＣＳ１あるいはＣＳ２をＯＮにするため、ＣＳ
１とＣＳ２とが同時にＯＮになることが皆無になる。こ
れにより貫通電流を抑えることができ、上記の図１３に
示すような、常にいずれか一方のみがＯＮとなるように
同期制御される信号を用いるよりも、更に消費電力を低
減することができる。
は、それぞれ異なるタイミングで反転するような信号で
もよい。例えば、図１４に示すような反転タイミング
で、切り換え制御信号ＣＳ１及びＣＳ２を入力すること
ができる。この場合、ＣＳ１およびＣＳ２が共にＯＦＦ
となる期間（図１４においてハッチングで示す期間）を
経た後、ＣＳ１あるいはＣＳ２をＯＮにするため、ＣＳ
１とＣＳ２とが同時にＯＮになることが皆無になる。こ
れにより貫通電流を抑えることができ、上記の図１３に
示すような、常にいずれか一方のみがＯＮとなるように
同期制御される信号を用いるよりも、更に消費電力を低
減することができる。
【００５９】〔実施の形態５〕本発明の実施に係る更に
他の形態について、図１５に基づいて説明すれば、以下
のとおりである。なお、前記した各実施の形態で説明し
た構成と同様の機能を有する構成には、同一の符号を付
記し、その説明を省略する。
他の形態について、図１５に基づいて説明すれば、以下
のとおりである。なお、前記した各実施の形態で説明し
た構成と同様の機能を有する構成には、同一の符号を付
記し、その説明を省略する。
【００６０】本実施形態に係る電圧作成回路は、図１５
に示すように、上記実施の形態４で図１１に示した電圧
作成回路５３において、ダイオード１３の代わりとし
て、ｎ−ｃｈＭＯＳ型トランジスタ１５３を用いた構成
である。
に示すように、上記実施の形態４で図１１に示した電圧
作成回路５３において、ダイオード１３の代わりとし
て、ｎ−ｃｈＭＯＳ型トランジスタ１５３を用いた構成
である。
【００６１】上記の構成の場合、入力端子１０ａと出力
端子１４との間に、ｎ−ｃｈＭＯＳ型トランジスタ１５
３が設けられ、該ｎ−ｃｈＭＯＳ型トランジスタ１５３
には、切り換え制御信号ＣＳ１の反転信号が入力され
る。この構成により、ｎ−ｃｈＭＯＳ型トランジスタ１
５３とｎ−ｃｈＭＯＳ型トランジスタ１１５とのＯＮ、
ＯＦＦのタイミングが同期するので、ｎ−ｃｈＭＯＳ型
トランジスタ１５３は、電圧Ｖ1 が出力される時はＯＮ
となり、電圧Ｖ2 が出力される時はＯＦＦとなる。従っ
て、本実施形態に係る電圧作成回路は、ダイオード１３
を使用する場合と同様の動作をすることができ、また、
ＭＯＳ型トランジスタを用いることで、整流時における
損失を低減することが可能となる。
端子１４との間に、ｎ−ｃｈＭＯＳ型トランジスタ１５
３が設けられ、該ｎ−ｃｈＭＯＳ型トランジスタ１５３
には、切り換え制御信号ＣＳ１の反転信号が入力され
る。この構成により、ｎ−ｃｈＭＯＳ型トランジスタ１
５３とｎ−ｃｈＭＯＳ型トランジスタ１１５とのＯＮ、
ＯＦＦのタイミングが同期するので、ｎ−ｃｈＭＯＳ型
トランジスタ１５３は、電圧Ｖ1 が出力される時はＯＮ
となり、電圧Ｖ2 が出力される時はＯＦＦとなる。従っ
て、本実施形態に係る電圧作成回路は、ダイオード１３
を使用する場合と同様の動作をすることができ、また、
ＭＯＳ型トランジスタを用いることで、整流時における
損失を低減することが可能となる。
【００６２】なお、前記した各実施の形態１ないし４に
おいても、整流素子としてのダイオードの代わりに、上
記で示したように、ＭＯＳ型トランジスタを用いること
ができる。
おいても、整流素子としてのダイオードの代わりに、上
記で示したように、ＭＯＳ型トランジスタを用いること
ができる。
【００６３】
【発明の効果】以上のように、請求項１の発明に係る電
圧作成回路は、表示装置へ接続される出力端子と、電圧
Ｖa ，Ｖb をそれぞれ入力する入力端子と、上記入力端
子と出力端子との間に設けられ、第１および第２の状態
間で切り換え動作を行うスイッチ素子と、上記スイッチ
素子と上記出力端子との間に設けられたコンデンサと、
上記コンデンサと並列に接続された整流素子とを備え、
スイッチ素子が第１の状態にあるときに、出力端子から
電圧Ｖa を出力すると共に、上記コンデンサの充電を行
い、スイッチ素子が第２の状態にあるときに、入力端子
から入力される電圧Ｖa ，Ｖb のいずれか一方と上記コ
ンデンサに充電された電圧Ｖc との和電圧Ｖd を出力端
子から出力し、スイッチ素子が上記第２の状態から上記
第１の状態に切り換わるときに、上記出力端子を介して
上記容量性素子から逆電流を上記整流素子によって導
き、上記コンデンサに充電し、Ｖa ，Ｖd は基準電圧に
対して同極性であり、｜Ｖa ｜＜｜Ｖd ｜、かつ｜Ｖb
｜＜｜Ｖd ｜となる構成である。
圧作成回路は、表示装置へ接続される出力端子と、電圧
Ｖa ，Ｖb をそれぞれ入力する入力端子と、上記入力端
子と出力端子との間に設けられ、第１および第２の状態
間で切り換え動作を行うスイッチ素子と、上記スイッチ
素子と上記出力端子との間に設けられたコンデンサと、
上記コンデンサと並列に接続された整流素子とを備え、
スイッチ素子が第１の状態にあるときに、出力端子から
電圧Ｖa を出力すると共に、上記コンデンサの充電を行
い、スイッチ素子が第２の状態にあるときに、入力端子
から入力される電圧Ｖa ，Ｖb のいずれか一方と上記コ
ンデンサに充電された電圧Ｖc との和電圧Ｖd を出力端
子から出力し、スイッチ素子が上記第２の状態から上記
第１の状態に切り換わるときに、上記出力端子を介して
上記容量性素子から逆電流を上記整流素子によって導
き、上記コンデンサに充電し、Ｖa ，Ｖd は基準電圧に
対して同極性であり、｜Ｖa ｜＜｜Ｖd ｜、かつ｜Ｖb
｜＜｜Ｖd ｜となる構成である。
【００６４】これにより、入力電圧を出力電圧よりも低
く抑えることができるので、電圧切り換えを行う周辺部
材の耐圧を低くすることができるという効果を奏する。
また、出力端子から流入する逆電流をコンデンサに充電
し、この充電電圧を有効利用することで、消費電力を低
減することができるという効果を奏する。
く抑えることができるので、電圧切り換えを行う周辺部
材の耐圧を低くすることができるという効果を奏する。
また、出力端子から流入する逆電流をコンデンサに充電
し、この充電電圧を有効利用することで、消費電力を低
減することができるという効果を奏する。
【００６５】請求項２の発明に係る電圧作成回路は、Ｖ
d ＝Ｖb ＋Ｖc 、かつＶc ＝Ｖa となる構成である。
d ＝Ｖb ＋Ｖc 、かつＶc ＝Ｖa となる構成である。
【００６６】これにより、スイッチ素子が第１の状態に
ある間に、入力電圧の一方である電圧Ｖa が出力端子か
ら出力されると共に、コンデンサに蓄積される電荷量に
よってコンデンサの端子間電圧Ｖc がこの電圧Ｖa と等
しくなり、スイッチ素子が第２の状態に切り換わったと
きに出力される電圧Ｖd が、入力電圧の他方である電圧
Ｖb とコンデンサに充電された電圧Ｖc すなわちＶa と
の和となる。つまり、入力電圧Ｖa およびＶb から、２
レベルの出力電圧Ｖa およびＶa ＋Ｖb を得ることがで
きるという効果を奏する。
ある間に、入力電圧の一方である電圧Ｖa が出力端子か
ら出力されると共に、コンデンサに蓄積される電荷量に
よってコンデンサの端子間電圧Ｖc がこの電圧Ｖa と等
しくなり、スイッチ素子が第２の状態に切り換わったと
きに出力される電圧Ｖd が、入力電圧の他方である電圧
Ｖb とコンデンサに充電された電圧Ｖc すなわちＶa と
の和となる。つまり、入力電圧Ｖa およびＶb から、２
レベルの出力電圧Ｖa およびＶa ＋Ｖb を得ることがで
きるという効果を奏する。
【００６７】請求項３の発明に係る電圧作成回路は、Ｖ
d ＝Ｖa ＋Ｖc 、かつＶc ＝Ｖa −Ｖb となる構成であ
る。
d ＝Ｖa ＋Ｖc 、かつＶc ＝Ｖa −Ｖb となる構成であ
る。
【００６８】これにより、スイッチ素子が第１の状態に
ある間に、入力電圧の一方である電圧Ｖa が出力端子か
ら出力されると共に、コンデンサに蓄積される電荷量に
よってコンデンサの端子間電圧Ｖc が電圧Ｖa −Ｖb と
等しくなり、スイッチ素子が第２の状態に切り換わった
ときに出力される電圧Ｖd が、電圧Ｖa とコンデンサに
充電された電圧Ｖc すなわちＶa −Ｖb との和となる。
つまり、入力電圧ＶaおよびＶb から、２レベルの出力
電圧Ｖa および２Ｖa −Ｖb を得ることが可能となる。
言い換えれば、例えば、入力電圧Ｖa ，Ｖb をそれぞれ
Ｖ1 ，２Ｖ1 −Ｖ2 とすれば、出力電圧としてＶ1 ，Ｖ
2 を得ることができるという効果を奏する。
ある間に、入力電圧の一方である電圧Ｖa が出力端子か
ら出力されると共に、コンデンサに蓄積される電荷量に
よってコンデンサの端子間電圧Ｖc が電圧Ｖa −Ｖb と
等しくなり、スイッチ素子が第２の状態に切り換わった
ときに出力される電圧Ｖd が、電圧Ｖa とコンデンサに
充電された電圧Ｖc すなわちＶa −Ｖb との和となる。
つまり、入力電圧ＶaおよびＶb から、２レベルの出力
電圧Ｖa および２Ｖa −Ｖb を得ることが可能となる。
言い換えれば、例えば、入力電圧Ｖa ，Ｖb をそれぞれ
Ｖ1 ，２Ｖ1 −Ｖ2 とすれば、出力電圧としてＶ1 ，Ｖ
2 を得ることができるという効果を奏する。
【００６９】請求項４の発明に係る電圧作成回路は、コ
ンデンサの容量が、負荷容量より小さく設定された構成
である。
ンデンサの容量が、負荷容量より小さく設定された構成
である。
【００７０】これにより、入力電圧値を変化させること
なく、基準電圧との電位差が大きい方の出力電圧値を変
化させることができるという効果を奏する。
なく、基準電圧との電位差が大きい方の出力電圧値を変
化させることができるという効果を奏する。
【００７１】請求項５の発明に係る電圧作成回路は、ス
イッチ素子として、ＭＯＳ型トランジスタを用いた構成
である。
イッチ素子として、ＭＯＳ型トランジスタを用いた構成
である。
【００７２】これにより、高速スイッチングが可能であ
り、スイッチングによる消費電力も低減化することがで
きるという効果を奏する。
り、スイッチングによる消費電力も低減化することがで
きるという効果を奏する。
【００７３】請求項６の発明に係る電圧作成回路は、整
流素子として、ＭＯＳ型トランジスタを用いた構成であ
る。
流素子として、ＭＯＳ型トランジスタを用いた構成であ
る。
【００７４】これにより、整流素子における損失を低減
することが可能となる。
することが可能となる。
【００７５】請求項７の発明に係る液晶表示装置は、請
求項１に記載の表示装置の電圧作成回路を備え、表示パ
ネルの画素におけるスイッチング素子として非線形素子
が用いられた構成である。
求項１に記載の表示装置の電圧作成回路を備え、表示パ
ネルの画素におけるスイッチング素子として非線形素子
が用いられた構成である。
【００７６】これにより、表示パネルの画素におけるス
イッチング素子として非線形素子が用いられた液晶表示
装置においても、請求項１に記載の表示装置の電圧作成
回路を用いることによる利点を享受することができ、低
消費電力の液晶表示装置を、低コストで提供できるとい
う効果を奏する。
イッチング素子として非線形素子が用いられた液晶表示
装置においても、請求項１に記載の表示装置の電圧作成
回路を用いることによる利点を享受することができ、低
消費電力の液晶表示装置を、低コストで提供できるとい
う効果を奏する。
【図１】本発明の実施の一形態に係る電圧作成回路の構
成を示す回路図である。
成を示す回路図である。
【図２】図１に示す電圧作成回路の出力電圧の波形を示
す波形図である。
す波形図である。
【図３】本発明の表示装置の実施の一形態としての液晶
表示装置の概略構成を示すブロック図である。
表示装置の概略構成を示すブロック図である。
【図４】図３に示す液晶表示装置が備える画素の等価回
路を示す回路図である。
路を示す回路図である。
【図５】図３に示す液晶表示装置が備える走査電極ドラ
イバへの制御信号および入力電圧の入力経路を示すブロ
ック図である。
イバへの制御信号および入力電圧の入力経路を示すブロ
ック図である。
【図６】上記走査電極ドライバの構成を示す等価回路図
である。
である。
【図７】本発明の実施の他の形態に係る電圧作成回路の
構成を示す回路図である。
構成を示す回路図である。
【図８】図７に示す電圧作成回路の出力電圧の波形を示
す波形図である。
す波形図である。
【図９】本発明の実施のさらに他の形態に係る電圧作成
回路の出力電圧の波形を示す波形図である。
回路の出力電圧の波形を示す波形図である。
【図１０】本発明の実施のさらに他の形態に係る電圧作
成回路の出力電圧の波形を示す波形図である。
成回路の出力電圧の波形を示す波形図である。
【図１１】本発明の実施に係るさらに他の形態としての
電圧作成回路の構成を示す回路図である。
電圧作成回路の構成を示す回路図である。
【図１２】本発明の実施に係るさらに他の形態としての
電圧作成回路の構成を示す回路図である。
電圧作成回路の構成を示す回路図である。
【図１３】図１１に示す電圧作成回路においてスイッチ
の切り換えを制御する切り換え制御信号の波形と、上記
電圧作成回路の出力電圧の波形とを示す波形図である。
の切り換えを制御する切り換え制御信号の波形と、上記
電圧作成回路の出力電圧の波形とを示す波形図である。
【図１４】本発明の実施のさらに他の形態に係る、スイ
ッチの切り換えを制御する切り換え制御信号の波形と、
上記電圧作成回路の出力電圧の波形とを示す波形図であ
る。
ッチの切り換えを制御する切り換え制御信号の波形と、
上記電圧作成回路の出力電圧の波形とを示す波形図であ
る。
【図１５】本発明の実施に係るさらに他の形態としての
電圧作成回路の構成を示す回路図である。
電圧作成回路の構成を示す回路図である。
【図１６】三分割駆動法で用いられる各種の信号および
これらの信号に基づいて作成される走査信号の波形をそ
れぞれ示す波形図である。
これらの信号に基づいて作成される走査信号の波形をそ
れぞれ示す波形図である。
【図１７】従来の電圧作成回路の構成を示す回路図であ
る。
る。
【図１８】従来の電圧作成回路による出力電圧および出
力電流の波形をそれぞれ示す波形図である。
力電流の波形をそれぞれ示す波形図である。
１１ スイッチ １２ コンデンサ １３ ダイオード（整流素子） ５０ 液晶表示パネル Ｘ１〜Ｘｎ データ電極線 Ｙ１〜Ｙｍ 走査電極線
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 550 G02F 1/133 520 G09G 3/36
Claims (7)
- 【請求項１】容量性素子を有する表示装置へ電圧を供給
する電圧作成回路において、 上記表示装置へ接続される出力端子と、 電圧Ｖa ，Ｖb をそれぞれ入力する入力端子と、 上記入力端子と出力端子との間に設けられ、第１および
第２の状態間で切り換え動作を行うスイッチ素子と、 上記スイッチ素子と上記出力端子との間に設けられたコ
ンデンサと、 上記コンデンサと並列に接続された整流素子とを備え、 スイッチ素子が第１の状態にあるときに、出力端子から
電圧Ｖa を出力すると共に、上記コンデンサの充電を行
い、 スイッチ素子が第２の状態にあるときに、入力端子から
入力される電圧Ｖa ，Ｖb のいずれか一方と上記コンデ
ンサに充電された電圧Ｖc との和電圧Ｖd を出力端子か
ら出力し、スイッチ素子が上記第２の状態から上記第１の状態に切
り換わるときに、上記出力端子を介して上記容量性素子
から逆電流を上記整流素子によって導き、上記コンデン
サに充電し、 Ｖa ，Ｖd は基準電圧に対して同極性であり、｜Ｖa ｜
＜｜Ｖd ｜、かつ｜Ｖb ｜＜｜Ｖd ｜であることを特徴
とする電圧作成回路。 - 【請求項２】Ｖd ＝Ｖb ＋Ｖc 、かつＶc ＝Ｖa である
ことを特徴とする請求項１記載の電圧作成回路。 - 【請求項３】Ｖd ＝Ｖa ＋Ｖc 、かつＶc ＝Ｖa −Ｖb
であることを特徴とする請求項１記載の電圧作成回路。 - 【請求項４】上記コンデンサの容量が、負荷容量よりも
小さく設定されていることを特徴とする請求項１記載の
電圧作成回路。 - 【請求項５】スイッチ素子として、ＭＯＳ型トランジス
タを用いることを特徴とする請求項１記載の電圧作成回
路。 - 【請求項６】整流素子として、ＭＯＳ型トランジスタを
用いることを特徴とする請求項１に記載の電圧作成回
路。 - 【請求項７】請求項１に記載の電圧作成回路を備え、表
示パネルの画素におけるスイッチング素子として非線形
素子が用いられたことを特徴とする液晶表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16305597A JP3281290B2 (ja) | 1997-06-19 | 1997-06-19 | 電圧作成回路およびこれを備えた液晶表示装置 |
| US09/093,411 US6084580A (en) | 1997-06-19 | 1998-06-09 | Voltage generating circuit and liquid crystal display device incorporating the voltage generating circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16305597A JP3281290B2 (ja) | 1997-06-19 | 1997-06-19 | 電圧作成回路およびこれを備えた液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1114966A JPH1114966A (ja) | 1999-01-22 |
| JP3281290B2 true JP3281290B2 (ja) | 2002-05-13 |
Family
ID=15766325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16305597A Expired - Fee Related JP3281290B2 (ja) | 1997-06-19 | 1997-06-19 | 電圧作成回路およびこれを備えた液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6084580A (ja) |
| JP (1) | JP3281290B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11242207A (ja) * | 1997-12-26 | 1999-09-07 | Sony Corp | 電圧発生回路、光学空間変調素子、画像表示装置並びに画素の駆動方法 |
| JP2001075541A (ja) | 1999-06-28 | 2001-03-23 | Sharp Corp | 表示装置の駆動方法およびそれを用いた液晶表示装置 |
| US7106318B1 (en) * | 2000-04-28 | 2006-09-12 | Jps Group Holdings, Ltd. | Low power LCD driving scheme employing two or more power supplies |
| JP2002268610A (ja) * | 2001-03-09 | 2002-09-20 | Nec Corp | 液晶駆動用電源回路 |
| KR100480621B1 (ko) * | 2002-10-04 | 2005-03-31 | 삼성전자주식회사 | Ｓｔｎ ｌｃｄ 드라이버에 소요되는 구동전압 안정화용커패시터의 개수를 줄이는 회로 및 방법 |
| KR100983575B1 (ko) * | 2003-10-24 | 2010-09-27 | 엘지디스플레이 주식회사 | 액정 표시 장치 및 그의 구동방법 |
| US7203111B2 (en) * | 2005-02-08 | 2007-04-10 | Hewlett-Packard Development Company, L.P. | Method and apparatus for driver circuit in a MEMS device |
| KR101241139B1 (ko) * | 2006-06-28 | 2013-03-08 | 엘지디스플레이 주식회사 | 액정표시장치 및 이의 구동방법 |
| US8232947B2 (en) | 2008-11-14 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| TWI430580B (zh) * | 2010-10-29 | 2014-03-11 | Chunghwa Picture Tubes Ltd | 切角信號產生電路 |
| CN103839961B (zh) * | 2012-11-23 | 2017-09-01 | 上海天马微电子有限公司 | 像素单元、显示装置以及缺陷修复方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0140041B1 (ko) * | 1993-02-09 | 1998-06-15 | 쯔지 하루오 | 표시 장치용 전압 발생 회로, 공통 전극 구동 회로, 신호선 구동 회로 및 계조 전압 발생 회로 |
| JPH07120718A (ja) * | 1993-08-31 | 1995-05-12 | Sharp Corp | 液晶表示装置の駆動電圧発生装置 |
| JP3096836B2 (ja) * | 1994-03-03 | 2000-10-10 | セイコーインスツルメンツ株式会社 | 表示装置 |
| JP2715943B2 (ja) * | 1994-12-02 | 1998-02-18 | 日本電気株式会社 | 液晶表示装置の駆動回路 |
| JP3110648B2 (ja) * | 1995-03-22 | 2000-11-20 | シャープ株式会社 | 表示装置の駆動方法 |
| JP3372142B2 (ja) * | 1995-07-10 | 2003-01-27 | 株式会社東芝 | 液晶表示装置及びその駆動回路 |
| US5945970A (en) * | 1996-09-06 | 1999-08-31 | Samsung Electronics Co., Ltd. | Liquid crystal display devices having improved screen clearing capability and methods of operating same |
-
1997
- 1997-06-19 JP JP16305597A patent/JP3281290B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-09 US US09/093,411 patent/US6084580A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6084580A (en) | 2000-07-04 |
| JPH1114966A (ja) | 1999-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2626451B2 (ja) | 液晶表示装置の駆動方法 | |
| US8125432B2 (en) | Common voltage generation circuit employing a charge-pump operation to generate low-potential-side voltage | |
| JP3428380B2 (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| US20020036636A1 (en) | Image display device and portable electrical equipment | |
| TW525131B (en) | System for driving a liquid crystal display with power saving and cross-talk reduction features | |
| JP3281290B2 (ja) | 電圧作成回路およびこれを備えた液晶表示装置 | |
| KR19990077863A (ko) | 디지탈-아날로그 변환기 | |
| EP1277195A1 (en) | Lcd driving system with low power requirements | |
| US20080204121A1 (en) | Voltage generating circuit having charge pump and liquid crystal display using same | |
| KR100630799B1 (ko) | 전압 공급 회로, 전압 공급 방법, 전원 회로, 전기 광학 장치 및 전자기기 | |
| JP3454003B2 (ja) | 液晶表示装置 | |
| JP2005274658A (ja) | 液晶表示装置 | |
| KR101053249B1 (ko) | 전원전압 변환회로 및 그 제어방법과 표시장치 및 휴대단말 | |
| KR100529566B1 (ko) | 박막 트랜지스터 액정 표시 장치의 구동 방법 | |
| US7528813B2 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
| US20070152931A1 (en) | LCD Driver | |
| JP3981526B2 (ja) | 液晶駆動用電源回路並びにそれを用いた液晶装置及び電子機器 | |
| JP4039414B2 (ja) | 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 | |
| JP4006903B2 (ja) | 電源回路、電気光学装置及び電子機器 | |
| JPS6057391A (ja) | 液晶表示装置の駆動方法 | |
| JP3217288B2 (ja) | 液晶表示装置およびそのための電圧作成回路 | |
| KR20060101190A (ko) | Ｌｃｄ를 위한 저전력 다위상 구동방법 | |
| KR100732837B1 (ko) | Ｌｃｄ 구동 ｉｃ의 네거티브 전압 발생기 | |
| JP2003005721A (ja) | 液晶表示装置 | |
| JP2002287706A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |