[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3277074B2 - 半導体装置及び半導体組立装置 - Google Patents

半導体装置及び半導体組立装置

Info

Publication number
JP3277074B2
JP3277074B2 JP21264294A JP21264294A JP3277074B2 JP 3277074 B2 JP3277074 B2 JP 3277074B2 JP 21264294 A JP21264294 A JP 21264294A JP 21264294 A JP21264294 A JP 21264294A JP 3277074 B2 JP3277074 B2 JP 3277074B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor chip
semiconductor
lead frame
fixing jig
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP21264294A
Other languages
English (en)
Other versions
JPH0878465A (ja
Inventor
英二 狐塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21264294A priority Critical patent/JP3277074B2/ja
Publication of JPH0878465A publication Critical patent/JPH0878465A/ja
Application granted granted Critical
Publication of JP3277074B2 publication Critical patent/JP3277074B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体組立装置に関し、
特にワイヤーボンディングにより半導体チップに入出力
信号を接続する半導体装置及びその組立を行う半導体組
立装置に関するものである。
【０００２】
【従来の技術】近年、半導体記憶装置、特にＤＲＡＭは
高集積化、大容量化、高機能化の傾向にある。これに伴
うチップサイズの増加、入出力端子数の増加により半導
体チップを収納する容器も大きくなる傾向にある。容器
が大きくなるとコストが上がり、実装密度も低下するた
め、より大きな半導体チップをより小さな容器に収納す
る技術が必要となる。この技術の一つとしてＬＯＣ（Ｌ
ｅａｄ Ｏｎ Ｃｈｉｐ）が挙げられる。
【０００３】図５にＬＯＣの従来の半導体装置用パッケ
ージの内部構成図を示す。この半導体装置１は半導体チ
ップ３（樹脂１３奥に設けられているため、図中は点線
で図示する）と、リードフレーム５ｃと、このリードフ
レーム５ｃと半導体チップ３を接続するボンディングワ
イヤ７と、半導体チップ３及びリードフレーム５ｃを封
止する樹脂１３と、電源および接地電位のリードフレー
ム１５及び１７と、半導体チップ３中央の上下両端部に
設けられた電源および接地パッド２３とリードフレーム
１５及び１７を接続するためのボンディングワイヤー９
及び１１とを有する。ここで、樹脂１３内部に用いられ
るリードフレームを特にインナーリードということにす
る。
【０００４】また、図６（ａ）は図５の（Ｘ）−（Ｘ）
の断面図である。半導体チップ３の周辺部にはリードフ
レーム５ｃが配置され、このリードフレーム５ｃと半導
体チップ３とがボンディングワイヤー７により接続され
ている。また、半導体チップ３及びリードフレーム５ｃ
は樹脂１３により封止され、リードフレーム５ｃと電源
線及び接地のリードフレーム１５及び１７は半導体チッ
プ３に物質１９にて絶縁・接着されている。
【０００５】このような半導体装置の組立工程のうち
で、外部と信号の入出力を行うために半導体チップ上に
設けられたパッド２５と、半導体チップ３と信号の入出
力を行うために、一端が外容器の内側に配置されるリー
ドとを接続する工程（以下、単にボンディングと記す）
の際には、半導体チップ３を固定し、この半導体チップ
３の上でリードフレーム５ｃとボンディングワイヤー７
を介してパッド２５を接続することで、パッケージの大
きさに近いようなチップサイズまで収納可能としてい
る。
【０００６】図６（ｂ）はこの半導体チップのボンディ
ング時の断面図である。ＬＯＣ構造の場合リードフレー
ムのベッド部（図中の斜線部であり、ボンディングワイ
ヤーが打たれる所をいう）は半導体チップ上に配置され
る。このため、ボンディング時に用いられる半導体組立
装置は半導体チップのみを固定する治具２１ａがあれば
ボンディングが可能である。
【０００７】半導体パッケージのサイズの増加に伴い、
センターパッド方式ではリードフレーム長が長くなりリ
ードフレーム自体のインダクタンスの影響による性能の
劣化が考えられる。特に高速動作の要求される製品では
その影響が顕著である。また、同一半導体チップを別の
外容器に収納する場合などを考慮するとＬＯＣを使用す
る場合でも周辺にパッド部を配列する周辺パッド方式を
採用する場合が主流と考えられる。
【０００８】
【発明が解決しようとする課題】図７に上述の様な周辺
パッド方式の半導体チップにＬＯＣを使用した場合の理
想的なパッド配置図とリードフレームの配置図の一部を
表す。入出力端子に対応するパッドには同じ符号を付し
てある。
【０００９】図に示す通り、周辺パッドのＬＯＣの場
合、パッド２５とリードフレーム５を接続する際に、ワ
イヤの圧着の際に生じるリードフレーム５のインナーリ
ードの撓みによる接続不良を防止するため、リードフレ
ーム５の固定が必要であった。このため、リードフレー
ム５の先端のベッド部の接続点を半導体チップ３上のパ
ッド列を横切り、十分に固定して接続しなければならな
かった。従って、リードフレーム５の間隔とパッド２５
の間に以下のような配置上の制約が生じた。
【００１０】この制約は、パッド列を横切るインナーリ
ードとインナーリードの間隔を、（インナーリードの
幅）＋（ボンディングの際の製造プロセスの変動による
誤差）より大きくしなければならない。即ち、（インナ
ーリードの幅）＋（ボンディングの際の製造プロセスの
変動による誤差）は［（リードフレームと半導体チップ
の合わせズレ）＋（ボンダーの精度）］×２＋（リード
幅＋加工精度）となり、 ｒ：（リードフレームと半導体チップの合わせズレ）＋
（ボンダーの精度） ｆ：（リード幅＋加工精度） とすれば、パッド列を横切るインナーリードとインナー
リードの間隔はｆ＋２ｒより大きくしなければならなか
った。
【００１１】一方では、先にも述べたように多ビット、
大容量化が進むにつれ、入出力端子数も増加する傾向に
ある。加えて、実装密度をあげるためパッケージの小型
化、入出力端子の間隔の短縮化などの要求が高まってい
る。すでにピンピッチは２．５４ｍｍ，１．２７ｍｍ，
０．８ｍｍ，０．５ｍｍと年々短縮された製品が開発さ
れている。
【００１２】
【表１】 仮に、ｆ＝０．２ｍｍ，ｒ＝０．３ｍｍとした場合の例
を表１に示す。この場合には、インナーリードとインナ
ーリードの間隔ｐは最低でも０．８ｍｍとなり、ピンピ
ッチが２．５４ｍｍ，１．２７ｍｍではボンディング可
能であるが、０．８ｍｍになるとパッド配置に制約が加
えられ場合によってはインナーリードが半導体チップ上
に配置することができずボンディング不可能となる。従
って、 ｐ≧ｆ＋２ｒ の関係を満たせなくなるピンピッチではボンディングが
不可能となる。
【００１３】ここで、ボンダーの精度やリードフレーム
と半導体チップの合わせの精度はマシンの性能に依存し
ているが、ここ数年あまり向上していないのが現状であ
り、製造プロセスの変動による誤差を縮小するのは困難
である。更に、リードフレームをモールドする為の手段
として、インナーリードを半導体チップ上から外す方法
が考えられるがリードフレームを半導体チップ上より外
すとリードフレームのベッド部は固定されていないた
め、リードフレームへのボンディングができない。
【００１４】以上の通り、近年より大きな半導体チップ
サイズを小さなパッケージに入れるため、ＬＯＣ技術の
開発・使用が高まっている。その一方では、開発製品の
ピンピッチは縮小の傾向にあり、近年の主流は１．２７
ｍｍから０．８ｍｍに移りつつある。この結果、表１に
示した様にリードフレームがモールドできなくなり製品
開発に支障をきたすようになった。
【００１５】本発明は上記事情を鑑みてなされたもので
あり、その目的とするところは、インナーリードのベッ
ド部を半導体チップ上に配置しないことにより、半導体
チップ上に配置されるパッドの配置の自由度を向上させ
ることである。
【００１６】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明の第１の構成は、チップ上に設けられ、
信号の入出力を行うパッドと、その一端が外容器の内側
に配置され、前記半導体チップと信号の入出力を行うリ
ードとを接続する工程で用いられる半導体組立装置にお
いて、前記半導体チップを固定する半導体チップ固定治
具部と、先端の全部又は一部が前記半導体チップ上に配
置されるリードを固定するリード固定治具部とを有し、
前記リードの接続部のうち、一部が前記半導体チップ上
ではなく前記リード固定治具部の上にて、前記パッドと
接続することを特徴とする。また、第１の発明の第２の
構成は、前記リード固定治具部と、前記半導体チップ固
定治具部とのうち、少なくとも一方の高さの調整が可能
であることを特徴とする。また、第１の発明の第３の構
成は、前記リード固定治具部が複数に分割されているこ
とを特徴とする。さらに、上記目的を達成するため、第
２の発明の構成は、半導体チップ上に設けられ、信号の
入出力を行うパッドと、その一端が外容器の内側に配置
され、外部信号を半導体チップに入力させるリードとを
ワイヤにて接続してなる半導体装置において、前記リー
ドの先端の全部または一部が前記半導体チップ上に配置
され、前記リードと前記ワイヤを接続する前記リードの
接続点は半導体チップ上に配置されないことを特徴とす
る。
【００１７】
【作用】第１の発明の構成によれば、リード固定治具部
を有しているので、半導体チップ上にあったリードフレ
ームのベッド部を半導体チップに接触させずにボンディ
ングすることができる。これにより、リードフレームの
ベッド部が半導体チップ上に位置しないので、インナー
リードの間隔をつめることが出来るのであり、また同じ
パッケージサイズでも配置可能なインナーリードの本数
を増やすことが出来るのである。
【００１８】また、パッドを配置する際にもパッド列を
横切るインナーリードとパッドとの関係を考慮する必要
がなくなったのでパッド配置の自由度も増加する。加え
て、インナーリードの長さ自体が短くなるので、ノイズ
の原因となるインダクタンスや入出力信号の遅延の原因
となる容量と抵抗を小さくすることができる。
【００１９】また、第１の発明の第２の構成によれば、
ボンディング時に半導体チップとリードフレームとを各
々最適な高さで固定することで、半導体チップ上に配置
されていたインナーリードのべッド部を半導体チップの
上から外すことが可能となり、更に、半導体チップ等の
製造プロセスの変動による誤差（バラツキ）にも対応す
ることができるのである。
【００２０】また、第１の発明の第３の構成によれば、
前記リード固定治具部が複数に分割されているので、更
に、半導体チップ等の製造プロセスの変動による誤差
（バラツキ）にも対応することができるのである。
【００２１】また、第２の発明の構成によれば、前記リ
ードと前記ワイヤを接続する前記リードの接続点（ベッ
ド部）は半導体チップ上に配置されないのである。これ
により、リードフレームのインナーリードがパッド列を
横切らなくても良いためリードフレームと半導体チップ
の合わせズレの精度を考慮する必要がない。従って、イ
ンナーリードの間隔をつめることができるのであり、更
には、同じパッケージサイズでも配置可能なインナーリ
ードの本数を増やす事ができるのである。また、リード
の先端部は半導体チップに接触しているため、ボンディ
ング時における信頼性が向上し、半導体装置の歩留りを
向上することができるのである。
【００２２】ここで、前記半導体装置は、ＬＯＣ構造を
有していることが好ましい。このＬＯＣ構造は、リード
フレームを半導体チップ上より外すとリードフレームの
ベッド部は固定されていないため、リードフレームへの
ボンディングができない。従って、リードの接続部を前
記リード固定治具部の上に配置し、前記パッドと接続す
ることにより、確実に接続することができるのである。
【００２３】
【実施例】以下、図面を参照しながら本発明の実施例に
ついての説明を行う。 第１実施例 図１に本発明に係る半導体組立装置を使用した場合の第
１の半導体装置の平面図を示す。図５に示す従来技術と
対応した関係を示し、同一部分には同一符号を付し、そ
の詳細な説明は省略する。
【００２４】この実施例では、一部のインナーリードを
半導体チップとリードフレームとを固定するためのバス
・バーピンとして使用している。ここで、リードフレー
ム５ａは半導体チップ３（図の点線部）の上に配置され
ていない。このため、パッド配置の制約が少なくなる。
即ち、上述した制約ｆ＋２ｒのうち、ｆ（リード幅＋加
工精度）を０にすることができる。
【００２５】次に、このリードフレームを用いたときの
ボンディング時のリードフレームと半導体チップとを固
定する半導体組立装置について説明する。図２に、この
半導体組立装置の治具部分の断面図を示す。図２（ａ）
に示す通り、この半導体組立装置は、半導体チップ３を
固定する半導体チップ固定治具２１ａと、前記リード５
を固定するリード固定治具２１ｂとを有している。
【００２６】ここで、リードフレーム５のベッド部（図
中の斜線部）の下にリード固定治具２１ｂを設けている
ので、ボンディングの際に、ボンディングワイヤ７を圧
着してもリードフレーム５のインナーリードが撓むこと
はないため、確実に圧着することができる。また、リー
ドフレームのインナーリードがパッド列を横切らなくて
も良いためリードフレームと半導体チップの合わせズレ
の精度を考慮する必要がないため、インナーリードの間
隔をつめることができる。更に、インナーリードの長さ
自体が短くなるので、ノイズの原因となるインダクタン
スや入出力信号の遅延の原因となる容量と抵抗を小さく
することができる。
【００２７】また、半導体チップ固定治具２１ａと、リ
ード固定治具２１ｂとが独立しているため、いずれか一
方の高さを調整させることもできる。この場合には、半
導体チップ固定治具２１ａ、またはリード固定治具２１
ｂの少なくともいずれか一方の治具を上下に移動可能に
する移動手段を設ければよい。さらに、リード固定治具
２１ｂが分割されていれば、異なった半導体チップサイ
ズにでも対応可能である。また、リードの固定治具を変
更することもできる。ボンディング時に半導体チップと
リードのズレを押さえるためには半導体チップとバス・
バーを接着剤・接着テープを使ったり、インナーリード
をテープで押えたりリードフレームを下からバキューム
で引いたりする方法がある。
【００２８】図２（ａ）は半導体チップの固定治具とリ
ードフレームの固定治具を分離したタイプで独立に高さ
を調整できる様になっている例であるが、図２（ｂ）は
半導体チップの固定治具とリードの固定治具が一体にな
っているもので半導体チップを固定する部分が凹型の溝
の部分であって、リードを固定する部分が凹型の溝でな
い部分になっている例である。この場合においても同様
に、リードフレーム５のベッド部（図中の斜線部）の下
にリード固定治具２１ｂを設けているので、ボンディン
グの際に、ボンディングワイヤ７を圧着してもリードフ
レーム５のインナーリードが撓むことはないため、確実
に圧着することができる。
【００２９】第２実施例 図３に本発明に係る半導体組立装置を使用した場合の第
２の半導体装置の平面図を示す。図５に示す従来技術と
対応した関係を示し、同一部分には同一符号を付し、そ
の詳細な説明は省略する。この実施例も、一部のインナ
ーリードを半導体チップとリードフレームを固定するた
めのバス・バーピンとして使用している。本実施例の特
徴は、リードフレーム５の先端部が半導体チップ３（図
中の点線部）上に配置されてはいるものの、半導体チッ
プ周辺に配置されたパッド列には掛かっていないという
点である。これにより、パッド配置の制約が少なくな
る。即ち、上述した制約ｆ＋２ｒのうち、ｆ（リード幅
＋加工精度）を０にすることができる。
【００３０】また、本実施例においては、上述した第１
実施例に比べ、パッド配置が半導体チップの内側にある
場合（インナーパッド）にさらにその効果を発揮するこ
とができる。なお、このリードフレーム５の先端部と接
続するパッドの距離が非常に近くなってしまうことにな
り、ボンディングが不可能な場合が多い。従って、パッ
ドとインナリードの接続部とが所定の距離を有すること
ができるという点においても本発明の効果はある。
【００３１】次に、このリードフレームを用いたときの
ボンディング時のリードフレームと半導体チップとを固
定する半導体組立装置について説明する。図４に、この
半導体組立装置の治具部分の断面図を示す。図４（ａ）
に示す通り、この半導体組立装置は、半導体チップ３を
固定する半導体チップ固定治具２１ａと、前記リード５
を固定するリード固定治具２１ｂとを有している。
【００３２】ここで、リードフレーム５のベッド部（図
中の斜線部）の下にリード固定治具２１ｂを設けてお
り、更に、半導体チップ３にも掛かっているので、ボン
ディングの際に、ボンディングワイヤ７を圧着してもリ
ードフレーム５のインナーリードが撓むことはないた
め、確実に圧着することができる。また、リードフレー
ム５のインナーリードがパッド列を横切らなくても良い
ためリードフレームと半導体チップの合わせズレの精度
を考慮する必要がないため、インナーリードの間隔をつ
めることができる。更に、インナーリードの長さ自体が
短くなるので、ノイズの原因となるインダクタンスや入
出力信号の遅延の原因となる容量と抵抗を小さくするこ
とができる。
【００３３】また、半導体チップ固定治具２１ａと、リ
ード固定治具２１ｂとが独立しているため、いずれか一
方の高さを調整させることもできる。この場合には、半
導体チップ固定治具２１ａ、またはリード固定治具２１
ｂの少なくともいずれか一方の治具を上下に移動可能に
する移動手段を設ければよい。さらに、リード固定治具
２１ｂが分割されていれば、異なった半導体チップサイ
ズにでも対応可能である。また、リードの固定治具を変
更することもできる。ボンディング時に半導体チップと
リードのズレを押さえるためには半導体チップとバス・
バーを接着剤・接着テープを使ったり、インナーリード
をテープで押えたりリードフレームを下からバキューム
で引いたりする方法がある。
【００３４】図４（ｂ）は固定治具が分離されていない
タイプのものである。この例においても、ボンディング
ベッド部は半導体チップ上に配置されていないがインナ
ーリードの一部が半導体チップに掛っている。このため
図２（ｂ）の場合に比べ半導体チップの固定治具とリー
ドの固定治具の高さの調節の精度が荒くても良くなる。
なお、半導体チップとリードの固定の仕方は図２の場合
と同じである。
【００３５】
【発明の効果】以上、実施例に基づき説明したように、
第１の発明に係る半導体組立装置によれば、リードの接
続部を前記リード固定治具部の上に配置し、パッドと接
続することができるため、モールド可能なインナーリー
ドの本数を増やし、かつ、インナーリードを短くするこ
とができる事により、ノイズに強い半導体装置を提供す
ることができる。
【００３６】また、第２の発明に係る半導体装置によれ
ば、インナーリードのベッド部を半導体チップ上に配置
しないことにより、半導体チップ上に配置されるパッド
の配置の自由度を向上することができることである。
【図面の簡単な説明】
【図１】本発明に係る半導体組立装置を用いた場合の半
導体装置の第一実施例の平面図である。
【図２】（ａ），（ｂ）は第一実施例のボンディング時
に本発明に係る半導体組立装置を使用した場合の断面図
である。
【図３】本発明に係る半導体組立装置を用いた場合の半
導体装置の第二実施例の平面図である。
【図４】（ａ），（ｂ）は第二実施例のボンディング時
に本発明に係る半導体組立装置を使用した場合の断面図
である。
【図５】従来のリードオンチップの平面図である。
【図６】（ａ）は図５の断面図である。（ｂ）は図５の
ボンディング時の断面図である。
【図７】従来のリードオンチップの問題点を説明するた
めの平面図である。
【符号の説明】
１ 半導体装置 ３ 半導体チップ ５ リードフレーム ７，９，１１ ボンディングワイヤ １３ 半導体チップとリードフレームを封止する樹脂 １５，１７ リードフレーム １９ リードフレームと半導体チップを固定するインナ
ーリードを絶縁・接着する物質 ２１（ａ） ボンディング時にチップを固定する治具部 ２１（ｂ） ボンディング時にリードを固定する治具部 ２３ 電源および接地パッド ２５ 入出力パッド Ｐ ピンピッチ ｆ インナーリードの加工最小幅 ｒ チップとリードフレームの合わせズレ＋ボンダーの
精度
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−218032（ＪＰ，Ａ) 特開 平４−372161（ＪＰ，Ａ) 特開 平６−77273（ＪＰ，Ａ) 特開 平６−302644（ＪＰ，Ａ) 特開 昭60−111449（ＪＰ，Ａ) 特開 平４−208558（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60 301 H01L 23/50

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体チップ上に設けられ、信号の入
    出力を行うパッドと、 その一端が外容器の内側に配置され、前記半導体チップ
    と信号の入出力を行うリードとを接続する工程で用いら
    れる半導体組立装置において、 前記半導体チップを固定する半導体チップ固定治具部
    と、先端の全部又は一部が前記半導体チップ上に配置される
    リードを固定するリード固定治具部とを有し、 前記リードの接続部のうち、一部が前記半導体チップ上
    ではなく前記リード固定治具部の上にて、前記パッドと
    接続することを特徴とする半導体組立装置。
  2. 【請求項２】 前記リード固定治具部と、前記半導体
    チップ固定治具部とのうち、少なくとも一方の高さの調
    整が可能であることを特徴とする請求項１記載の半導体
    組立装置。
  3. 【請求項３】 前記リード固定治具部が複数に分割さ
    れていることを特徴とする請求項１記載の半導体組立装
    置。
  4. 【請求項４】 半導体チップ上に設けられ、信号の入
    出力を行うパッドと、その一端が外容器の内側に配置さ
    れ、外部信号を半導体チップに入力させるリードとをワ
    イヤにて接続してなる半導体装置において、 前記リードの先端の全部又は一部が前記半導体チップ上
    に配置され、前記リードと前記ワイヤを接続する前記リ
    ードの接続点は半導体チップ上に配置されないことを特
    徴とする半導体装置。
  5. 【請求項５】 前記リードは、前記パッドの列の前記
    半導体チップにおいて外側にその先端が配置されること
    を特徴とする請求項４記載の半導体装置。
  6. 【請求項６】 前記前記リードは、その先端が前記接
    続点のリード部分より細くなっている事を特徴とする請
    求項４記載の半導体装置。
JP21264294A 1994-09-06 1994-09-06 半導体装置及び半導体組立装置 Expired - Fee Related JP3277074B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21264294A JP3277074B2 (ja) 1994-09-06 1994-09-06 半導体装置及び半導体組立装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21264294A JP3277074B2 (ja) 1994-09-06 1994-09-06 半導体装置及び半導体組立装置

Publications (2)

Publication Number Publication Date
JPH0878465A JPH0878465A (ja) 1996-03-22
JP3277074B2 true JP3277074B2 (ja) 2002-04-22

Family

ID=16626024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21264294A Expired - Fee Related JP3277074B2 (ja) 1994-09-06 1994-09-06 半導体装置及び半導体組立装置

Country Status (1)

Country Link
JP (1) JP3277074B2 (ja)

Also Published As

Publication number Publication date
JPH0878465A (ja) 1996-03-22

Similar Documents

Publication Publication Date Title
US5640044A (en) Semiconductor device and method of producing said semiconductor device
KR101277391B1 (ko) 반도체 장치
US5589420A (en) Method for a hybrid leadframe-over-chip semiconductor package
US6458617B1 (en) Multi-chip semiconductor package structure
US4934820A (en) Semiconductor device
EP0538003B1 (en) Method of manufacturing inversion type ICs and IC module using same
JPH08255862A (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
US6815807B2 (en) Method of fabricating a redundant pinout configuration for signal enhancement in an IC package
EP0710982A2 (en) Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
KR100381979B1 (ko) 반도체 장치 및 그 제조방법
US5917235A (en) Semiconductor device having LOC structure, a semiconductor device lead frame, TAB leads, and an insulating TAB tape
JP3277074B2 (ja) 半導体装置及び半導体組立装置
JP2856642B2 (ja) 半導体装置及びその製造方法
US5841188A (en) Tape carrier structure for a tape carrier package
JP4162758B2 (ja) 半導体装置の製造方法
US6610561B2 (en) Method of fabricating a semiconductor device
JP3078526B2 (ja) 樹脂封止型半導体装置
JPH0529528A (ja) 半導体集積回路装置およびそれに用いるリードフレーム
JPH0777256B2 (ja) 樹脂封止型半導体装置
JP2507855B2 (ja) 半導体装置
JP2501382B2 (ja) 半導体装置の組立方法
JPH04372161A (ja) 半導体装置
JP3574718B2 (ja) 半導体装置およびその製造方法
KR950007769Y1 (ko) 반도체 패키지
KR980012384A (ko) 내부리드 선단이 차별화된 리드프레임

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090208

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100208

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees