JP3260095B2 - 誤り訂正符号及び誤り検出符号の復号器並びにその復号方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ディジタル自動
車電話システムや携帯電話システムのような移動体通信
システムを典型例とする情報ビット系列伝送システムの
受信側装置におけるＢＣＨ符号やＣＲＣ符号などの誤り
訂正符号及び誤り検出符号の復号器に関するものであ
る。

【０００２】

【従来の技術】誤り訂正及び誤り検出符号器及び復号器
は、ディジタル自動車電話システムや携帯電話システム
のような移動体通信システム、及び光ディスクのような
記録媒体への書き込み、ないし記録媒体からの読み出し
システム等に用いられている。移動体通信システムに用
いられる誤り訂正及び誤り検出符号の場合には、移動体
通信システムで送受信される信号は制御信号と非制御信
号からなり、双方とも送受信遅延時間が極力短縮される
必要があり、高速な符号化及び復号化処理が要求される
とともに制御信号に高い信頼性も要求される。

【０００３】また、記録媒体に用いられる誤り訂正及び
誤り検出符号は、記録媒体が読み出し専用媒体の場合に
は復号化処理に高速化が要求され、書き込みと読み出し
可能な媒体には符号化と復号化処理の双方に高速化が要
求される。

【０００４】移動体通信システムに用いられている誤り
訂正／検出符号は、内符号に誤り検出を目的としたＣＲ
Ｃ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃ
ｋ）符号を、外符号に誤り訂正を目的としたＢＣＨ（Ｂ
ｏｓｅ ＣｈａｕｄｈｕｒｉＨｏｃｑｕｅｎｇｈｅｍ）
符号を適用するのが一般的である。

【０００５】基本的な符号器／復号器における処理は、
以下の通りである。送信側が情報ビット系列にＣＲＣ符
号による誤り検出符号化処理を施してから、さらにＢＣ
Ｈ符号により誤り訂正符号化して（この処理によって、
ＣＲＣ符号は内符号、ＢＣＨ符号は外符号となる）伝送
路へ伝送し、受信側は伝送路から伝送された符号系列に
対してＢＣＨの誤り訂正復号処理を適用して、その結果
得られた復号結果に対してさらにＣＲＣ符号を用いて誤
り検出チェックを行うことにより、最終的な復号結果を
得ている。

【０００６】一方、記録媒体に用いられている誤り訂正
／検出符号の場合、内符号に誤り検出を目的としたＣＲ
Ｃ符号を、外符号に誤り訂正を目的としたＲＳ（Ｒｅｅ
ｄＳｏｌｏｍｏｎ）符号が適用されるのが一般的であ
る。また、基本的な符号器／復号器における処理は移動
体通信システムと同様になされるが、誤り訂正復号処理
と誤り検出復号処理とを並列に行うことによって復号処
理を高速化する方法や、剰余演算処理については剰余演
算処理結果が登録された剰余演算換算テーブルを収容す
るＲＯＭから解を得るようにして復号化処理の高速化を
図る方法、及び複数のフォーマットのデータを同一の回
路構成で実現する方法などが考案されている。

【０００７】移動体通信システムにおける誤り訂正及び
誤り検出を行う符号器及び復号器での処理方法は、例え
ば特開平６−１８８８６２号公報に示されている。以下
に、この誤り訂正と誤り検出符号器及び復号器の構成及
び動作について、図１０を用いて説明する。

【０００８】図１０は上記の特開平６−１８８８６２号
公報に示されている従来の符号器と復号器の構成図であ
る。図１０において、１００１は符号器、１００２は復
号器、１００３は無線伝送部である。なお、この従来例
に記載されている誤り検出符号はＣＲＣ符号であり、誤
り訂正符号はＢＣＨ符号である。但し、ＢＣＨ符号はラ
ンダム誤り訂正とバースト誤り訂正の双方に用い、復号
時にはこのランダム誤り訂正とバースト誤り訂正を並列
に復号化する。更に、この従来例ではインタリーブを用
いて伝送している。

【０００９】次に、符号器１００１の構成について説明
する。１０１１は情報ビット系列を入力して誤り検出を
目的とするＣＲＣ符号を生成かつ付加するＣＲＣ符号
部、１０１２はＣＲＣ符号部１０１１からのＣＲＣ符号
が付加された情報ビット系列を複数の情報ブロックに分
割する分割部、１０１３は分割部１０１２からの情報ブ
ロックを入力して誤り訂正を目的としたＢＣＨ符号を生
成かつ付加するＢＣＨ符号部、１０１４はＢＣＨ符号部
１０１３からのＢＣＨ符号及びＣＲＣ符号が付加された
情報ブロックを合成した上でインタリーブを用いて無線
伝送部１００３へ出力するインタリービング部である。

【００１０】次に、復号器１００２の構成について説明
する。１０２１は無線伝送部１０３からのインタリーブ
された情報をデ・インタリーブした上で複数の情報ブロ
ックに分割するデ・インタリービング部／分割部、１０
２２はＢＣＨ符号が付加された情報ブロックのランダム
誤りに対して訂正復号を行うランダム誤り訂正復号部、
１０２３はＢＣＨ符号が付加された情報ブロックのバー
スト誤りに対して訂正復号を行うバースト誤り訂正復号
部、１０２４はランダム誤り訂正復号部１０２２または
バースト誤り訂正復号部１０２３からの分割された情報
ブロックを合成する合成部、１０２５は合成部１０２４
からのＣＲＣ符号が付加された情報に対してＣＲＣ誤り
検出を行うＣＲＣ誤り検出復号部、１０２６は選択部で
ある。

【００１１】次に、図１０に示す従来の符号器／復号器
の動作を説明する。まず、符号器１００１において、Ｃ
ＲＣ符号部１０１１は情報ビット系列を入力し、この情
報ビット系列（以下Ａ系列という）をＣＲＣ符号化して
誤り検出符号化のために用いられる冗長ビットを生成
し、Ａ系列と冗長ビットとからなるＢ系列を生成して出
力する。次に、分割部１０１２はＣＲＣ符号部１０１１
からのＢ系列を受信すると、このＢ系列をｋ（ｋは自然
数）個（図１０では３個）の情報ブロックに分割し、Ｂ
ｉ（ｉ＝１〜３）系列を生成して出力する。

【００１２】次に、ＢＣＨ符号部１０１３は分割部１０
１２からの分割された個々のＢｉ（ｉ＝１〜３）系列を
それぞれＢＣＨ符号化し、Ｃｉ（ｉ＝１〜３）系列を生
成する。インタリービング部１０１４はＢＣＨ符号部１
０１３からのＢＣＨ符号化されたＣｉ系列をインタリー
ビングし、無線伝送するためのＤ系列を生成して伝送路
へ出力する。このようにして符号器１は情報ビットであ
るＡ系列から無線伝送するためのＤ系列を生成する。こ
のＤ系列は無線伝送部１００３によってＥ系列に変換さ
れて伝送路へ出力される。

【００１３】次に、復号器１００２において、伝送路か
らのＥ系列をデ・インタリービング部／分割部１０２１
が入力し、このＥ系列をデ・インタリービングし、ＢＣ
Ｈ符号復号化に対応したｋ個のＥｉ系列に分割する。ラ
ンダム誤り訂正復号部１０２２は、前記個々のＥｉ系列
に対してそれぞれランダム誤り訂正復号化を行いＦｉ系
列を生成する。また、バースト誤り訂正復号部１０２３
は、前記個々のＥｉ系列に対してそれぞれバースト誤り
訂正復号化を行いＨｉ系列を生成する。

【００１４】また、最終復号化手段としての合成部１０
２４はランダム誤り訂正復号部１０２２からの前記Ｆｉ
系列とバースト誤り訂正復号部１０２３からのＨｉ系列
とからＩｋ系列を合成し、誤り訂正復号処理を行った上
でＣＲＣ誤り検出復号部１０２５にこのＩｋ系列を引き
渡す。ＣＲＣ誤り検出復号部１０２５は合成部１０２４
からこのＩｋ系列を受け取るとＩｋ系列のＣＲＣ誤りを
検出かつ復号する。また、選択部１０２６はＣＲＣ誤り
検出復号部１０２５によって誤りが検出されなかったＩ
ｋ系列からＣＲＣの冗長ビットを削除した上で、この冗
長ビットを削除した系列を復号結果として復号器１００
２から出力する。

【００１５】以上に述べた方法による誤り訂正と誤り検
出符号器及び復号器が考案されている。

【００１６】また、例えば、特開昭６３−２５７９６６
号公報には記録媒体の復号処理の際に、誤り訂正復号処
理と誤り検出復号処理とを並列に行うことにより復号処
理の高速化を図る方法が示されている。図１１はこの特
開昭６３−２５７９６６号公報に示された従来の復号処
理の際に、符号器及び復号器が使用するデータの配列を
示すデータ配列図であり、図１２はこの図１１に示され
た従来例に係る符号器を含むディジタル変調器の構成
図、図１３は図１１に示された従来例に係る復号器を含
むディジタル復調器の構成図である。

【００１７】また、図１２において、１２０１はバッフ
ァメモリ、１２０２は誤り訂正回路、１２０３は累積加
算回路、１２０４はＣＲＣジェネレータ、１２０５はデ
ジタル変調回路、１２０６は記録媒体、１２０７はホス
トコンピュータ、１２０８はインタフェースである。

【００１８】また、図１３において、１３０１はバッフ
ァメモリ、１３０２は誤り訂正回路、１３０３は累積加
算回路、１３０４はＣＲＣチェッカ、１３０５はデジタ
ル復調回路、１３０６は記録媒体であり、図１２に示す
記録媒体１２０６と同じものである。また、１３０７は
ホストコンピュータ、１３０８はインタフェースであ
る。

【００１９】以下に、この従来の誤り訂正及び誤り検出
の復号器の構成及び動作について、図１１〜図１３を用
いて説明する。記録媒体１３０６から読み出されたデー
タは図１３に示すディジタル復調回路１３０５によって
復調され、バッファメモリ１３０１に図１１に示すよう
な記録時と同じセクタフォーマットを形成するように格
納される。同時に、復調されたデータは次式に示される
ような累積加算回路１３０３へ入力され、ＸＯＲ累積加
算が実行される。

【００２０】

【数１】

【００２１】これらのＩj撃ヘバッファメモリ１３０１へ
格納される。次に、バッファメモリ１３０１からＤ景,j
の各ｉに関するデータ（図１１の各横一列）と誤り訂正
用パリティＥ景,kが読み出され、誤り訂正回路１３０２
によって誤りの大きさ（パターン）と誤りの位置が計算
され、次にこの誤りの位置に対応するバッファメモリの
アドレスから誤りデータが読み出され、それに前記の誤
りの大きさがＸＯＲ加算され、元のアドレスへ再格納さ
れることにより、誤り訂正が実行される。

【００２２】この後、前記の誤り位置に対応するＩj撃ェ
バッファメモリ１３０１から読み出され、これに前記の
誤りの大きさがＸＯＲ加算され、ＣＲＣ演算用データに
修正が加えられた上で元のアドレスへ再格納される。こ
の操作を各ｉ（各横一列）ごとにｉ回繰り返し実行す
る。最後にＩj戟iｊ=１０３〜０の順）, Ｃ３, Ｃ２,
Ｃ,Ｃ０の順に読み出され、ＣＲＣチェッカに入力され
誤りの有無がチェックされる。

【００２３】以上のように、誤り訂正処理完了後、短時
間にＣＲＣ誤り検出復号処理が完了する方法が考案され
ている。

【００２４】また、例えば、特開平４−４７８１３号公
報に記録媒体の誤り訂正符号の復号処理において高速化
を図る方法が示されている。この従来例では、リードソ
ロモン符号装置がガロア体ＧＦ（２の４乗）上の乗算処
理を実現するハードウェアを有しており、当該ハードウ
ェアはガロア体ＧＦ（２の４乗）上の乗算処理結果が登
録された乗算換算テーブルを収容するＲＯＭと、ガロア
体ＧＦ（２の４乗）上でハーフバイト情報として示され
る乗数及び被乗数に基づき前記乗算加算テーブルを直接
アクセスするアドレスを生成するアドレス生成回路とを
備え、乗算を乗数及び被乗数をもとにその解を表上で得
る方法が考案されている。

【００２５】さらに、例えば、特開平６−３９７２０号
公報には記録媒体における複数の信号フォーマットのデ
ータに対する誤り訂正符号化及び復号化処理を同一の回
路構成で実現する方法が示されている。この従来例で
は、異なるデータフォーマットを持つ映像信号（ＮＴＳ
ＣとＰＡＬ）の誤り訂正回路を共通化するために、共用
する二つの信号フォーマットの内、データ量の大きい信
号フォーマットで誤り訂正回路を用い、データ量の少な
い信号フォーマットに利用する場合には、符号器系で予
め不足分のデータ領域にダミービット（０）を付加し
て、誤り訂正符号化を行い、ダミーデータのみで生成さ
れたダミービット部分を除いて記録を行い、復号器は復
号時に前記所定のダミーデータを補って復号する方法が
考案されている。

【００２６】

【発明が解決しようとする課題】特開平６−１８８８６
２号公報に示されている従来の誤り検出符号および誤り
訂正符号の復号装置は、誤り訂正符号の復号化のための
剰余演算処理を行った後、当該剰余演算処理結果を用い
て誤り訂正を実施し、次に誤り訂正結果を元に誤り検出
符号の復号化のための剰余演算処理を行っていた。この
ように並列処理ではなく逐次処理であるため、処理時間
がかかるという問題点があった。

【００２７】また、特開平４−４７８１３号公報に示さ
れている従来の誤り訂正符号の復号装置では、剰余演算
処理結果が登録された剰余演算換算テーブルを収容する
ＲＯＭを設けることにより誤り訂正復号器の高速化を図
っているが、正しい誤り検出符号を得るために、誤り訂
正復号を行った後に、再度、誤り検出符号の復号化のた
めの剰余演算処理を行わねばならないという問題点があ
った。

【００２８】また、特開昭６３−２５７９６６号公報に
示されている従来の誤り訂正符号の復号装置では、複数
のフォーマットに対応するためにダミービットを付加し
て対処しているが、誤り訂正時の誤り検出には対処して
いないという問題点があった。

【００２９】また、従来の誤り訂正符号の復号装置で
は、同一誤り訂正用の外符号内に異なるフォーマットを
持つ複数の誤り検出用の内符号を持つデータフォーマッ
トの場合には、フォーマットが異なる数だけの誤り検出
符号用復号回路を持たねばならないという問題点があっ
た。

【００３０】この発明はこのような問題点を解決するた
めに為されたものであり、広帯域移動通信システムにお
いて、ＢＣＨ符号の復号化及びＣＲＣ符号の復号化の処
理の高速化を小規模の復号回路で実現することを目的と
している。

【００３１】

【課題を解決するための手段】第１の発明に係る誤り訂
正符号及び誤り検出符号の復号器は、情報ビット系列に
対して剰余演算を行うＢＣＨ（Ｂｏｓｅ Ｃｈａｕｄｈ
ｕｒｉ Ｈｏｃｑｕｅｎｇｈｅｍ）剰余演算回路と、前
記情報ビット系列に対して前記ＢＣＨ剰余演算回路とは
異なる剰余演算を行うＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕ
ｎｄａｎｃｙ Ｃｈｅｃｋ）剰余演算回路と、前記ＢＣ
Ｈ剰余演算回路からの出力に基づき誤り位置を出力する
誤り訂正判定回路と、前記ＢＣＨ剰余の内、該誤り訂正
判定回路から得られた誤り位置における部分に対して剰
余演算を行うＣＲＣ誤り検出判定回路と、前記情報ビッ
ト系列に対する前記ＣＲＣ剰余演算回路の剰余演算によ
って出力された剰余の内、前記誤り位置における部分に
対して前記ＣＲＣ誤り検出判定回路が剰余演算した結果
に基づいて訂正を施したした結果をＣＲＣ誤り検出結果
として出力するＣＲＣ誤り検出手段とを具備し、ＢＣＨ
剰余演算回路から得られた剰余演算結果の内の誤り位置
の部分に対するＣＲＣ剰余演算結果を記憶したテーブル
を収容するＲＯＭと、前記ＢＣＨ剰余演算回路からの剰
余演算結果に基づき前記テーブルを直接アクセスするア
ドレスを生成するアドレス生成回路とを備えたものであ
る。

【００３２】 第２の発明に係る誤り訂正符号及び誤り検
出符号の復号器は、アドレス生成回路が生成するアドレ
スはＢＣＨ剰余演算回路からの剰余をそのまま利用する
ものである。

【００３３】 第３の発明に係る誤り訂正符号及び誤り検
出符号の復号器は、所定の長さの源信号を復号化する誤
り訂正符号及び誤り検出符号の復号器において、前記所
定の長さよりも短い源信号であるビット系列に対して前
記所定の長さになるようにダミーデータ（０）を付加し
て符号化された情報系列を無線回線による伝送路もしく
は記録媒体を介して、受信もしくは読み出しを行った
後、ＢＣＨ剰余演算回路で演算した結果である剰余出力
に対して誤り判定を行う誤り訂正判定回路は前記誤り位
置が前記仮想情報ビット系列である場合にも誤り位置と
して出力するものである。

【００３４】 第４の発明に係る誤り訂正符号及び誤り検
出符号の復号器は、情報ビット系列を分割して成る各情
報ビット系列毎に、各々異なるＣＲＣ誤り検出符号化を
施し、その異なるＣＲＣ誤り検出符号毎に、ＣＲＣ剰余
演算回路と、誤り訂正判定回路から得られた誤り位置に
対する剰余演算を行うＣＲＣ誤り検出判定回路とを具備
し、前記情報ビット系列に対する剰余演算を行うＣＲＣ
剰余演算回路からの出力と前記誤り位置に対する剰余演
算を行うＣＲＣ剰余演算回路の出力の加算結果を、前記
ＣＲＣ誤り検出符号毎に、ＣＲＣ誤り検出結果として出
力するものである。

【００３５】 第５の発明に係る誤り訂正符号及び誤り検
出符号の復号方法は、情報ビット系列に対して剰余演算
を行うＢＣＨ（Ｂｏｓｅ Ｃｈａｕｄｈｕｒｉ Ｈｏｃ
ｑｕｅｎｇｈｅｍ）剰余演算工程と、前記情報ビット系
列に対して前記ＢＣＨ剰余演算工程とは異なる剰余演算
を行うＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ
Ｃｈｅｃｋ）剰余演算工程と、前記ＢＣＨ剰余演算工程
からの出力に基づき誤り位置を出力する誤り訂正判定工
程と、前記ＢＣＨ剰余の内、該誤り訂正判定工程から得
られた誤り位置における部分に対して剰余演算を行うＣ
ＲＣ誤り検出判定工程と、前記情報ビット系列に対する
前記ＣＲＣ剰余演算回路の剰余演算によって出力された
剰余の内、前記誤り位置における部分に対して前記ＣＲ
Ｃ誤り検出判定工程が剰余演算した結果に基づいて訂正
を施したした結果をＣＲＣ誤り検出結果として出力する
ＣＲＣ誤り検出工程とを具備し、ＢＣＨ剰余演算工程か
ら得られた剰余演算結果の内の誤り位置の部分に対する
ＣＲＣ剰余演算結果を出力するテーブルと、前記ＢＣＨ
剰余演算工程からの剰余演算結果に基づき前記テーブル
を直接アクセスするアドレスを生成する アドレス生成工
程とを備えたものである。

【００３６】 第６の発明に係る誤り訂正符号及び誤り検
出符号の復号方法は、アドレス生成工程が生成するアド
レスはＢＣＨ剰余演算工程からの剰余をそのまま利用す
るものである。

【００３７】 第７の発明に係る誤り訂正符号及び誤り検
出符号の復号方法は、所定の長さの源信号を復号化する
誤り訂正符号及び誤り検出符号の復号方法において、前
記所定の長さよりも短い源信号であるビット系列に対し
て前記所定の長さになるようにダミーデータ（０）を付
加して符号化された情報系列を無線回線による伝送路も
しくは記録媒体を介して、受信もしくは読み出しを行っ
た後、ＢＣＨ剰余演算工程で演算した結果である剰余出
力に対して誤り判定を行う誤り訂正判定工程は前記誤り
位置が前記仮想情報ビット系列である場合にも誤り位置
として出力するものである。

【００３８】 第８の発明に係る誤り訂正符号及び誤り検
出符号の復号方法は、情報ビット系列を分割して成る各
情報ビット系列毎に、各々異なるＣＲＣ誤り検出符号化
を施し、その異なるＣＲＣ誤り検出符号毎に、ＣＲＣ剰
余演算工程と、誤り訂正判定工程から得られた誤り位置
に対する剰余演算を行うＣＲＣ誤り検出判定工程とを具
備し、前記情報ビット系列に対する剰余演算を行うＣＲ
Ｃ剰余演算工程からの出力と前記誤り位置に対する剰余
演算を行うＣＲＣ剰余演算工程の出力の加算結果を、前
記ＣＲＣ誤り検出符号毎に、ＣＲＣ誤り検出結果として
出力するものである。

【００３９】

【発明の実施の形態】実施の形態１． 図１はこの発明に係る誤り訂正符号及び誤り検出符号の
復号回路の一実施の形態を示す構成図であり、図２は図
１に示す誤り訂正符号及び誤り検出符号の復号回路の動
作を示すフロー図である。また、図３は図１に示す復号
回路への入力データの構造を示すデータ配列図であり、
情報部とＣＲＣ冗長ビット、ＢＣＨ冗長ビットから成る
ことを示している。以下、図１、図２及び図３を用いて
この発明に係るＢＣＨ及びＣＲＣ復号器の一実施の形態
を説明する。

【００４０】 図１において、１０１は入力データに対し
てＢＣＨ剰余演算を行うＢＣＨ剰余演算回路、１０２は
ＢＣＨ剰余演算回路１０１からの演算結果に基づいて誤
り位置を算出するシンドローム演算回路、１０３はシン
ドローム演算回路からの出力である誤り位置とＣＲＣ剰
余演算結果の剰余との関係を表わすテーブルを持つＲＯ
Ｍとし、誤り位置からＣＲＣ剰余演算結果を出力する誤
り位置でのＣＲＣ剰余演算回路である。

【００４１】 また、１０４は入力データを一時的に記憶
するＦＩＦＯバッファ、１０５はＦＩＦＯバッファの書
き込みアドレスを作成する書き込みカウンタ、１０６は
ＦＩＦＯバッファの読み出しアドレスを作成する読み出
しカウンタ、１０７はシンドローム演算回路１０２から
のデータと読み出しカウンタ１０６からのデータを入力
し、この２つのデータが一致すれば、１を出力し、一致
しないときには０を出力する比較器、１０８は入力デー
タをＣＲＣ生成多項式で剰余演算し、その剰余（０：剰
余０、１：剰余０以外）を出力するＣＲＣ剰余演算回
路、１０９、１１０は２つの入力データのＸＯＲ演算を
行うＸＯＲ演算回路である。

【００４２】 次に、図１に示すＢＣＨ及びＣＲＣ復号器
の動作を図２を用いて説明する。ＢＣＨ及びＣＲＣ復号
器に入力されたデータはＢＣＨ剰余演算回路１０１とＦ
ＩＦＯバッファ１０４に入力され、ＣＲＣ剰余演算回路
１０８にはＢＣＨ冗長ビットが外されたデータが入力さ
れる。ＢＣＨ剰余演算回路１０１は入力データをＢＣＨ
生成多項式を用いて剰余演算を行い剰余を出力し、出力
結果は入力データの誤り位置を算出するシンドローム演
算回路１０２に入力される。

【００４３】 また、ＦＩＦＯバッファ１０７は入力デー
タを格納する。なお、書き込み時には書き込みカウンタ
１０５がインクリメントされ、読み出し時には読み出し
カウンタ１０６がインクリメントされる。

【００４４】 シンドローム演算回路１０２はＢＣＨ剰余
演算回路１０１からの剰余に基づいて誤り位置を算出す
る。比較器１０７はこのシンドローム演算回路１０２か
らの誤り位置を入力し、この誤り位置が読み込みカウン
タの値と一致したとき、「１」を出力し、ＸＯＲ演算回
路１０９を介してＦＩＦＯバッファ１０４に書込まれた
データを出力する。ＦＩＦＯバッファ１０４からの読み
出しカウンタ１０６と比較器１０７に入力された誤り位
置が一致したときすなわちＦＩＦＯバッファ１０４に書
き込まれた入力データは比較器１０７によって誤り位置
を検出したタイミングで読み出しが開始され、誤りのあ
るビットをＸＯＲ演算回路１０９が反転させることによ
って誤り訂正を施したデータを出力する。

【００４５】 また、ＣＲＣ剰余演算回路１０８に入力さ
れた入力データはＣＲＣ生成多項式で剰余演算され剰余
（０もしくは１）が出力される。一方、シンドローム演
算回路１０２が算出した誤り位置は誤り位置でのＣＲＣ
剰余演算回路１０３に入力される。当該誤り位置でのＣ
ＲＣ剰余演算回路１０３は、入力された誤り位置を元
に、当該誤り位置に該当するビットのみを１としたデー
タをＣＲＣ生成多項式で剰余演算した剰余（０もしくは
１）を出力し、当該剰余をＸＯＲ演算回路１１０に入力
する。ＸＯＲ演算回路１１０は前記予め求めたＣＲＣ剰
余演算回路１０８の出力結果と誤り位置でのＣＲＣ剰余
演算結果とのＸＯＲ演算を行い、誤り検出結果として出
力する。

【００４６】 なお、この実施の形態ではシンドローム演
算回路１０２が誤り位置を算出しているが、ＢＣＨ剰余
演算結果と誤り位置の関係を表わすテーブルを持つＲＯ
Ｍをシンドローム演算回路１０２に置き換えてもよい。

【００４７】 この実施の形態によれば、情報ビット系列
に対するＢＣＨ剰余演算とＣＲＣ剰余演算とを並行して
実施するだけでなく、誤り位置に対するＣＲＣ剰余演算
結果からの誤り検出結果をＲＯＭ内のテーブルから直接
出力することにより、誤り訂正位置に対してのＣＲＣ剰
余演算も短時間で行えるため、誤り訂正復号処理と誤り
検出復号処理との時間差を短くできる。従ってＢＣＨ符
号及びＣＲＣ符号の復号化の高速化を図ることができる
という効果を奏する。

【００４８】 実施の形態２． 図４はこの発明に係る誤り訂正符号及び誤り検出符号の
復号回路の別の実施の形態を示す構成図であり、図５は
図４に示す誤り訂正符号及び誤り検出符号の復号回路の
動作を示すフロー図である。

【００４９】 図４において、図１と同符号は同一または
相当部分を示す。４０１はＢＣＨ剰余演算回路１０１か
らの出力に基づき当該出力に対応した誤り訂正用ＲＯＭ
と誤り位置でのＣＲＣ剰余演算結果用ＲＯＭ１０３の各
々のアドレスを生成するアドレス生成回路、４０２はア
ドレス生成回路４０１からのアドレスに対応した誤り位
置を出力する誤り訂正用ＲＯＭである。

【００５０】 アドレス生成回路４０１はＢＣＨ剰余演算
回路１０１からの出力に基づき当該出力に対応した誤り
訂正用ＲＯＭ４０２と誤り位置でのＣＲＣ剰余演算結果
用ＲＯＭ１０３の各々のアドレスを生成する。誤り訂正
用ＲＯＭ４０２は前記アドレスと誤り位置との対応関係
を示すテーブルを持ち、誤り位置でのＣＲＣ剰余演算結
果用ＲＯＭも前記アドレスと誤り位置をとしたデータの
ＣＲＣ剰余演算の剰余を出力する。

【００５１】 次に、図４に示す復号器の動作を図５のフ
ロー図を用いて説明する。ＢＣＨ及びＣＲＣ復号器に入
力されたデータはＢＣＨ剰余演算回路１０１とＦＩＦＯ
バッファ１０４に入力され、ＣＲＣ剰余演算回路１０８
には図３に示すＢＣＨ冗長ビットが外されたデータが入
力される。ＢＣＨ剰余演算回路１０１は入力データに対
して生成多項式での剰余演算を行い剰余を出力し、出力
結果はアドレス生成回路４０１に入力される。

【００５２】 アドレス生成回路４０１はＢＣＨ剰余演算
回路１０１から入力した剰余に対応するアドレスを出力
する。このアドレスは誤り訂正用ＲＯＭ４０２および誤
り訂正位置でのＣＲＣ剰余結果用ＲＯＭ１０３へ入力さ
れる。誤り訂正用ＲＯＭ４０２によって当該アドレスに
書き込まれた誤り位置が読み出され、比較器１０７に入
力される。ＦＩＦＯバッファ１０４からの読み出しカウ
ンタ１０６と比較器１０７に入力された誤り位置が一致
したときすなわち比較器１０７が誤り位置を検出したタ
イミングでＦＩＦＯバッファ１０４に書き込まれた入力
データの読み出しが開始され、誤りのあるビットをＸＯ
Ｒ演算回路１０９が反転させることによって誤り訂正を
施したデータを出力する。

【００５３】 また、ＣＲＣ剰余演算回路１０８に入力さ
れた入力データはＣＲＣ生成多項式で剰余演算され剰余
（０もしくは１）が出力される。一方、アドレス生成回
路４０１はＢＣＨ剰余演算回路１０１から出力された剰
余に対応するアドレスを用いて、誤り位置でのＣＲＣ剰
余演算用ＲＯＭ１０３内の当該アドレスに書き込まれて
いる誤り位置でのＣＲＣ剰余演算結果を読み出す。ＸＯ
Ｒ演算回路１１０はこの誤り位置でのＣＲＣ剰余演算結
果と前記予め求めたＣＲＣ剰余演算回路の出力結果との
ＸＯＲを行うことにより、訂正を施した正しい誤り検出
結果を出力する。

【００５４】 この実施の形態によれば、誤り位置に対す
るＣＲＣ剰余演算結果からの誤り検出結果をＲＯＭ内の
テーブルにより直接出力するため、誤り検出復号処理を
短時間に行うことができるという効果を奏する。

【００５５】 なお、この実施の形態においてはアドレス
生成回路がＢＣＨ剰余演算回路の出力結果からＲＯＭ内
のアドレスを算出しているが、ＢＣＨ剰余演算回路の出
力結果そのものをアドレスとするテーブルをＲＯＭ内に
構成しても構わない。この場合、アドレス生成回路が生
成するアドレスはＢＣＨ剰余演算回路からの剰余をその
まま利用するので、アドレス生成回路を省けるため、回
路規模の縮小を図るだけでなく、その分処理遅延がなく
なり高速化を図ることができることができるという効果
を奏する。

【００５６】 また、複数ビットの誤り訂正能力を持つＢ
ＣＨ符号を用いている場合には、誤り位置が複数発生す
るため、１つの剰余に対して複数のＲＯＭを持つ構造を
取ってもかまわない。

【００５７】 実施の形態３． 図６はこの発明に係る誤り訂正符号及び誤り検出符号の
復号器におけるダミービット及び誤りの位置を示す説明
図であり、図７はこの実施の形態におけるＢＣＨ及びＣ
ＲＣ復号処理の動作を示すフロー図である。なお、図４
に示した構成図はこの実施の形態でも用いられる。以
下、図４、図６および図７を用いてこの実施の形態を説
明する。

【００５８】 図６に示すように異なるデータ長を有する
複数のデータフォーマットを同一の符号器及び復号器が
符号化または復号化する場合には、当該符号器及び復号
器は対象となるデータの中で最大のデータ長を有するデ
ータに対応するように構成される。このように構成され
た符号器及び復号器が前記の最大データ長未満のデータ
長を持つデータを符号化する場合には当該データの最大
データ長よりも不足した分のビットをダミービット
（０）で補って仮想情報部分とし、さらにＢＣＨ符号の
符号化を行う場合には前記データからダミービットを削
除し、さらに算出したＣＲＣ冗長ビットとＢＣＨ冗長ビ
ットを付加した上で、伝送路へ出力もしくは記録媒体に
書き込む。

【００５９】 一方、図７に示すように復号器は最大のデ
ータ長の入力データが入力されたものとみなし、復号化
処理に入る。図７に示すように、ＢＣＨ及びＣＲＣ復号
器に入力されたデータは、最大情報長が入力されたもの
と見なされ、リセット状態の復号器には入力データのみ
をＢＣＨ剰余演算回路１０１とＦＩＦＯバッファ１０４
に入力し、ＣＲＣ剰余演算回路１０８にはＢＣＨ冗長ビ
ットが外されたデータが入力される。ＢＣＨ剰余演算回
路１０１はリセット状態から、最大情報長よりも短い入
力データを入力し、入力完了後に生成多項式を用いて剰
余演算を行うため、あたかも最大情報長に不足している
部分が「０」である最大情報長の入力がなされたものと
して剰余を出力し、出力結果である剰余はアドレス生成
回路４０１に入力される。

【００６０】 アドレス生成回路４０１は入力された剰余
に対応するアドレスを生成して当該アドレスを誤り訂正
位置でのＣＲＣ剰余演算結果用ＲＯＭおよび誤り訂正用
ＲＯＭに出力する。誤り訂正用ＲＯＭ４０２はアドレス
生成回路４０１からのアドレスに基づき、当該アドレス
に書き込まれた誤り位置を読み出し、比較器１０７に入
力する。ＦＩＦＯバッファ１０４に書き込まれた入力デ
ータは比較器１０７に誤り位置が入力されたタイミング
で読み出しが開始され、ＦＩＦＯバッファ１０４からの
読み出しカウンタ１０６と比較器１０７に入力された誤
り位置が一致したビットすなわち誤りのあるビットをＸ
ＯＲ演算回路で反転させて誤り訂正を施した出力データ
を生成して、出力する。但し、仮想情報部分は比較器１
０７によって廃棄される。

【００６１】 また、ＣＲＣ剰余演算回路１０８の処理及
び誤り位置でのＣＲＣ剰余演算結果用ＲＯＭ１０３の読
み出しは実施の形態２と同様にして実行される。

【００６２】 この実施の形態で示した出力データ生成方
法において、仮想情報部分は比較器１０７によって廃棄
されたが、ＦＩＦＯバッファ１０４にダミービット
「０」を入れたデータを書き込み、最終出力段で仮想部
分を廃棄するように構成しても構わない。

【００６３】 この実施の形態によれば、最大データ長の
復号器と同一のＲＯＭによるテーブルも含め、ＢＣＨ誤
り訂正回路及びＣＲＣ誤り検出回路を用い、最大長より
も不足している部分をダミービットで補うことにより、
異なるデータ長のデータに対しても柔軟に符号化および
復号化を行うことができるという効果を奏する。

【００６４】 実施の形態４． 図８はこの発明に係る誤り訂正符号及び誤り検出符号の
復号回路の別の実施の形態を示す構成図であり、図中、
図４と同符号は同一または相当部分を示す。また、図９
は図８に示す誤り訂正符号及び誤り検出符号の復号回路
への入力データの構成を示すデータ配列図であり、情報
部、ＣＲＣ冗長ビット、ＢＣＨ冗長ビットの関係を示し
ている。

【００６５】 次に、図８に示す復号器の動作を説明す
る。図９に示すように図示しない符号器側ではＮ個の情
報ビット系列Ｘi（i=〜Ｎ）に対してＣＲＣ符号化を行
い冗長ビットＤi（i=〜Ｎ）が生成される。但し、Ｄiの
長さは各々異なる。符号器は、生成された情報ビット系
列Ｘi＋Ｄi（i=〜Ｎ）全体に対してＢＣＨ符号化を行い
冗長ビットＣが付加し、情報ビット系列として伝送路に
送出、もしくは記録媒体に書き込む。

【００６６】 図８に示す通り、この発明に係る符号器は
実施の形態２の符号器の構成回路と同一であるが、ＣＲ
Ｃ生成多項式の種類の数と同数のＣＲＣ剰余演算回路１
０８（図中１０８ａ〜ｃ）と、Ｎ個の誤り位置でのＣＲ
Ｃ剰余演算用ＲＯＭ１０３（図中１０３ａ〜ｃ）を持
つ。以下、図８を用いて本実施の形態における復号化処
理を説明する。

【００６７】 ＢＣＨ及びＣＲＣ復号器に入力されたデー
タはＢＣＨ剰余演算回路１０１とＦＩＦＯバッファ１０
４に入力され、各ＣＲＣ剰余演算回路１０８にはＢＣＨ
冗長ビットが外されたデータが、それぞれのＣＲＣ生成
多項式に対応したＣＲＣ剰余演算回路１０８ａ〜ｃに入
力される。但し、これは入力データ内の予め定められた
ビット位置により振り分けられる。これに対して、ＢＣ
Ｈ剰余演算回路１０１には入力データそのものが入力さ
れ、生成多項式で剰余演算が行われて剰余が出力され
る。

【００６８】 出力結果である剰余はアドレス生成回路４
０１に入力され、アドレス生成回路４０１は剰余に対応
するアドレスを算出し、当該アドレスを用いて誤り訂正
用ＲＯＭ１０３ａ〜ｃ内の当該アドレス位置に書き込ま
れた誤り位置を読み出し、比較器１０７に入力される。
一方、ＦＩＦＯバッファ１０４に書き込まれた入力デー
タは比較器１０７に誤り位置が入力されたタイミングで
読み出しが開始され、ＦＩＦＯバッファ１０４からの読
み出しカウンタ１０６と比較器に入力された誤り位置が
一致したビットすなわち誤りのあるビットをＸＯＲ演算
回路によって反転させて誤り訂正を施したデータを生成
し、訂正後データとして出力される。

【００６９】 また、各ＣＲＣ剰余演算回路１０８ａ〜ｃ
は分割された入力データをＣＲＣ生成多項式を用いて剰
余演算を行い、剰余（０もしくは１）を各々出力する。
また、アドレス生成回路４０１はＢＣＨ剰余演算回路１
０１から出力された剰余に基づき、Ｎ個の誤り位置での
ＣＲＣ剰余演算用ＲＯＭ１０３ａ〜ｃの内から対応する
ＲＯＭを選択するとともに対応アドレスを生成し、各誤
り位置でのＣＲＣ剰余演算用ＲＯＭ１０３（１０３ａ〜
ｃのいずれか１つ）内の当該アドレスに書き込まれてい
る誤り位置でのＣＲＣ剰余演算結果を読み出し、該当す
るＸＯＲ演算回路１１０（１１０ａ〜ｃのいずれか１
つ）に入力し、対応するＣＲＣ剰余演算回路１０８（１
０８ａ〜ｃのいずれか１つ）の出力結果と当該誤り位置
でのＣＲＣ剰余演算結果のＸＯＲを行い、対応する入力
データの誤り検出結果として出力する。

【００７０】 この実施の形態によれば、ＣＲＣ剰余演算
回路と、誤り訂正判定回路から得られた誤り位置に対す
る剰余演算を行うＣＲＣ誤り検出判定回路とを、異なる
ＣＲＣ誤り検出符号毎に持つことにより、複数に分割さ
れた情報ビット系列の各々にＣＲＣ冗長ビット付加を並
列に実行するので、誤り訂正符号化全体の高速化を図る
ことができるという効果を奏する。

【００７１】

【発明の効果】この発明は、以上説明したように構成さ
れているので、以下に記載されるような効果が得られ
る。

【００７２】 第１の発明によれば、誤り位置に対するＣ
ＲＣ剰余演算結果からの誤り検出結果をＲＯＭ内のテー
ブルにより直接出力するため、誤り検出復号処理を短時
間に行うことができるという効果を奏する。

【００７３】 第２の発明によれば、アドレス生成回路が
生成するアドレスはＢＣＨ剰余演算回路からの剰余をそ
のまま利用するので、アドレス生成回路を省けるため、
回路規模の縮小を図るだけでなく、その分処理遅延がな
くなり高速化を図ることができることができるという効
果を奏する。

【００７４】 第３の発明によれば、最大データ長の復号
器と同一構成の回路を用い、最大長よりも不足している
部分をダミービットで補うことにより、異なるデータ長
のデータに対しても柔軟に符号化および復号化を行うこ
とができるという効果を奏する。

【００７５】 第４の発明によれば、ＣＲＣ剰余演算回路
と、誤り訂正判定回路から得られた誤り位置に対する剰
余演算を行うＣＲＣ誤り検出判定回路とを、異なるＣＲ
Ｃ誤り検出符号毎に持つことにより、複数に分割された
情報ビット系列の各々にＣＲＣ冗長ビット付加を並列に
実行するので、誤り訂正符号化全体の高速化を図ること
ができるという効果を奏する。

【００７６】 第５の発明によれば、誤り位置に対するＣ
ＲＣ剰余演算結果からの誤り検出結果をテーブルにより
直接出力するため、誤り検出復号処理を短時間に行うこ
とができるという効果を奏する。

【００７７】 第６の発明によれば、アドレス生成工程が
生成するアドレスはＢＣＨ剰余演算工程からの剰余をそ
のまま利用するので、アドレス生成工程を省けるため、
その分処理遅延がなくなり高速化を図ることができるこ
とができるという効果を奏する。

【００７８】 第７の発明によれば、最大データ長に対応
する復号方法を用い、最大長よりも不足している部分を
ダミービットで補うことにより、異なるデータ長のデー
タに対しても柔軟に符号化および復号化を行うことがで
きるという効果を奏する。

【００７９】 第８の発明によれば、ＣＲＣ剰余演算工程
と、誤り訂正判定工程から得られた誤り位置に対する剰
余演算を行うＣＲＣ誤り検出判定工程とを、異なるＣＲ
Ｃ誤り検出符号毎に持つことにより、複数に分割された
情報ビット系列の各々にＣＲＣ冗長ビット付加を並列に
実行するので、誤り訂正符号化全体の高速化を図ること
ができるという効果を奏する。

【図面の簡単な説明】

【図１】 この発明に係る誤り訂正符号及び誤り検出符
号の復号回路の一実施の形態を示す構成図である。

【図２】 図１に示す誤り訂正符号及び誤り検出符号の
復号回路の動作を示すフロー図である。

【図３】 は図１に示す復号回路への入力データの構造
を示すデータ配列図である。

【図４】 この発明に係る誤り訂正符号及び誤り検出符
号の復号回路の別の実施の形態を示す構成図である。

【図５】 図４に示す誤り訂正符号及び誤り検出符号の
復号回路の動作を示すフロー図である。

【図６】 この発明に係る誤り訂正符号及び誤り検出符
号の復号器におけるダミービット及び誤りの位置を示す
説明図である。

【図７】 この実施の形態におけるＢＣＨ及びＣＲＣ復
号処理の動作を示すフロー図である。

【図８】 この発明に係る誤り訂正符号及び誤り検出符
号の復号回路の別の実施の形態を示す構成図である。

【図９】 図８に示す誤り訂正符号及び誤り検出符号の
復号回路への入力データの構成を示すデータ配列図であ
る。

【図１０】 特開平６−１８８８６２号公報に示されて
いる従来の符号器と復号器の構成図である。

【図１１】 特開昭６３−２５７９６６号公報に示され
た従来の復号処理の際に、符号器及び復号器が使用する
データの配列を示すデータ配列図である。

【図１２】 図１１に示された従来例に係る符号器を含
むディジタル変調器の構成図である。

【図１３】 図１１に示された従来例に係る復号器を含
むディジタル復調器の構成図である。

【符号の説明】

１０１ ＢＣＨ剰余演算回路 １０２ シンドローム演算回路 １０３ 誤り位置でのＣＲＣ剰余演算回路 １０４ ＦＩＦＯバッファ １０５ 書き込みカウンタ １０６ 読み出しカウンタ １０７ 比較器 １０８ ＣＲＣ剰余演算回路 １０９ ＸＯＲ演算回路 １１０ ＸＯＲ演算回路 ４０１ アドレス生成回路 ４０２ 誤り訂正用ＲＯＭ １００１ 符号器 １００２ 復号器 １００３ 無線伝送部 １０１１ ＣＲＣ符号部 １０１２ 分割部 １０１３ ＢＣＨ符号部 １０１４ インタリービング部 １０２１ デ・インタリービング部／分割部 １０２２ ランダム誤り訂正復号部 １０２３ バースト誤り訂正復号部 １０２４ 合成部 １０２５ ＣＲＣ誤り検出復号部 １０２６ 選択部 １２０１ バッファメモリ １２０２ 誤り訂正回路 １２０３ 累積加算回路 １２０４ ＣＲＣジェネレータ １２０５ ディジタル変調回路 １２０６ 記録媒体 １２０７ ホストコンピュータ １２０８ インタフェース １３０１ バッファメモリ １３０２ 誤り訂正回路 １３０３ 累積加算回路 １３０４ ＣＲＣチェッカ １３０５ ディジタル復調回路 １３０６ 記録媒体 １３０７ ホストコンピュータ １３０８ インタフェース

───────────────────────────────────────────────────── フロントページの続き (72)発明者 武 啓二郎 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (72)発明者 伊藤 修二 東京都千代田区丸の内二丁目２番３号 三菱電機株式会社内 (56)参考文献 特開 平２−211723（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 13/00 G11B 20/00

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】 情報ビット系列に対して剰余演算を行う
   ＢＣＨ（ＢｏｓｅＣｈａｕｄｈｕｒｉ Ｈｏｃｑｕｅｎ
   ｇｈｅｍ）剰余演算回路と、 前記情報ビット系列に対して前記ＢＣＨ剰余演算回路と
   は異なる剰余演算を行うＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄ
   ｕｎｄａｎｃｙ Ｃｈｅｃｋ）剰余演算回路と、前記Ｂ
   ＣＨ剰余演算回路からの出力に基づき誤り位置を出力す
   る誤り訂正判定回路と、 前記ＢＣＨ剰余の内、該誤り訂正判定回路から得られた
   誤り位置における部分に対して剰余演算を行うＣＲＣ誤
   り検出判定回路と、 前記情報ビット系列に対する前記ＣＲＣ剰余演算回路の
   剰余演算によって出力された剰余の内、前記誤り位置に
   おける部分に対して前記ＣＲＣ誤り検出判定回路が剰余
   演算した結果に基づいて訂正を施した結果をＣＲＣ誤り
   検出結果として出力するＣＲＣ誤り検出手段とを具備し
   た誤り訂正符号及び誤り検出符号の復号器において、前
   記ＢＣＨ剰余演算回路から得られた剰余演算結果の内の
   誤り位置の部分に対するＣＲＣ剰余演算結果を記憶した
   テーブルを収容するＲＯＭと、前記ＢＣＨ剰余演算回路
   からの剰余演算結果に基づき前記テーブルを直接アクセ
   スするアドレスを生成するアドレス生成回路とを備えた
   ことを特徴とする誤り訂正符号及び誤り検出符号の復号
   器。
2. 【請求項２】 アドレス生成回路が生成するアドレスは
   ＢＣＨ剰余演算回路からの剰余をそのまま利用すること
   を特徴とする請求項１に記載の誤り訂正符号及び誤り検
   出符号の復号器。
3. 【請求項３】 所定の長さよりも短い源信号であるビッ
   ト系列に対して前記所定の長さになるようにダミーデー
   タ（０）を付加して符号化された情報系列を無線回線に
   よる伝送路もしくは記録媒体を介して、受信もしくは読
   み出しを行った後、ＢＣＨ剰余演算回路で演算した結果
   である剰余出力に対して誤り判定を行う誤り訂正判定回
   路は前記誤り位置が前記仮想情報ビット系列である場合
   にも誤り位置として出力することを特徴とした請求項１
   または請求項２に記載の誤り訂正符号及び誤り検出符号
   の復号器。
4. 【請求項４】 情報ビット系列を分割して成る各情報ビ
   ット系列毎に、各々異なるＣＲＣ誤り検出符号化を施
   し、その異なるＣＲＣ誤り検出符号毎に、 ＣＲＣ剰余演算回路と、 誤り訂正判定回路から得られた誤り位置に対する剰余演
   算を行うＣＲＣ誤り検出判定回路とを具備し、前記情報
   ビット系列に対する剰余演算を行うＣＲＣ剰余演算回路
   からの出力と前記誤り位置に対する剰余演算を行うＣＲ
   Ｃ剰余演算回路の出力の加算結果を、前記ＣＲＣ誤り検
   出符号毎に、ＣＲＣ誤り検出結果として出力することを
   特徴とした請求項１または請求項２に記載の誤り訂正符
   号及び誤り検出符号の復号器。
5. 【請求項５】 情報ビット系列に対して剰余演算を行う
   ＢＣＨ（ＢｏｓｅＣｈａｕｄｈｕｒｉ Ｈｏｃｑｕｅｎ
   ｇｈｅｍ）剰余演算工程と、 前記情報ビット系列に対して前記ＢＣＨ剰余演算工程と
   は異なる剰余演算を行うＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄ
   ｕｎｄａｎｃｙ Ｃｈｅｃｋ）剰余演算工程と、前記Ｂ
   ＣＨ剰余演算工程からの出力に基づき誤り位置を出力す
   る誤り訂正判定工程と、 前記ＢＣＨ剰余の内、該誤り訂正判定工程から得られた
   誤り位置における部分に対して剰余演算を行うＣＲＣ誤
   り検出判定工程と、 前記情報ビット系列に対する前記ＣＲＣ剰余演算回路の
   剰余演算によって出力された剰余の内、前記誤り位置に
   おける部分に対して前記ＣＲＣ誤り検出判定工程が剰余
   演算した結果に基づいて訂正を施したした結果をＣＲＣ
   誤り検出結果として出力するＣＲＣ誤り検出工程とを具
   備した誤り訂正符号及び誤り検出符号の復号方法におい
   て、前記ＢＣＨ剰余演算工程から得られた剰余演算結果
   の内の誤り位置の部分に対するＣＲＣ剰余演算結果を出
   力するテーブルと、前記ＢＣＨ剰余演算工程からの剰余
   演算結果に基づき前記テーブルを直接アクセスするアド
   レスを生成するアドレス生成工程とを備えたことを特徴
   とする誤り訂正符号及び誤り検出符号の復号方法。
6. 【請求項６】 アドレス生成工程が生成するアドレスは
   ＢＣＨ剰余演算工程からの剰余をそのまま利用すること
   を特徴とする請求項５に記載の誤り訂正符号及び誤り検
   出符号の復号方法。
7. 【請求項７】 所定の長さの源信号を復号化する誤り訂
   正符号及び誤り検出符号の復号方法において、前記所定
   の長さよりも短い源信号であるビット系列に対して前記
   所定の長さになるようにダミーデータ（０）を付加して
   符号化された情報系列を無線回線による伝送路もしくは
   記録媒体を介して、受信もしくは読み出しを行った後、
   ＢＣＨ剰余演算工程で演算した結果である剰余出力に対
   して誤り判定を行う誤り訂正判定工程は前記誤り位置が
   前記仮想情報ビット系列である場合にも誤り位置として
   出力することを特徴とした請求項５または請求項６に記
   載の誤り訂正符号及び誤り検出符号の復号方法。
8. 【請求項８】 情報ビット系列を分割して成る各情報ビ
   ット系列毎に、各々異なるＣＲＣ誤り検出符号化を施
   し、その異なるＣＲＣ誤り検出符号毎に、 ＣＲＣ剰余演算工程と、 誤り訂正判定工程から得られた誤り位置に対する剰余演
   算を行うＣＲＣ誤り検出判定工程とを具備し、前記情報
   ビット系列に対する剰余演算を行うＣＲＣ剰余演算工程
   からの出力と前記誤り位置に対する剰余演算を行うＣＲ
   Ｃ剰余演算工程の出力の加算結果を、前記ＣＲＣ誤り検
   出符号毎に、ＣＲＣ誤り検出結果として出力することを
   特徴とした請求項５または請求項６に記載の誤り訂正符
   号及び誤り検出符号の復号方法。