JP3259658B2 - パワースイッチおよびそれを用いた電圧制御方法 - Google Patents
パワースイッチおよびそれを用いた電圧制御方法Info
- Publication number
- JP3259658B2 JP3259658B2 JP13310197A JP13310197A JP3259658B2 JP 3259658 B2 JP3259658 B2 JP 3259658B2 JP 13310197 A JP13310197 A JP 13310197A JP 13310197 A JP13310197 A JP 13310197A JP 3259658 B2 JP3259658 B2 JP 3259658B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- terminal
- effect transistor
- power switch
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電源制御回路等に
おけるスイッチング素子としてＮチャネルＭＯＳＦＥＴ
（Metal Oxide Semiconductor 形電界効果トランジス
タ）を応用したパワートランジスタに係り、特にチャー
ジポンプ内蔵型のパワースイッチおよびそれを用いた電
圧制御方法に関する。
おけるスイッチング素子としてＮチャネルＭＯＳＦＥＴ
（Metal Oxide Semiconductor 形電界効果トランジス
タ）を応用したパワートランジスタに係り、特にチャー
ジポンプ内蔵型のパワースイッチおよびそれを用いた電
圧制御方法に関する。
【０００２】
【従来の技術】従来、この種チャージポンプ内蔵型パワ
ースイッチとして知られる一般的構造は、ＮチャネルＭ
ＯＳＦＥＴのゲート電極に印加されるゲート電圧ＶG の
値は、ＮチャネルＭＯＳＦＥＴのゲート電圧・ソースド
レイン間オン抵抗特性（以下Ｖ G −ＲON特性という）の
飽和点よりも十分大きな値に設定され、ＮチャネルＭＯ
ＳＦＥＴのソース・ドレイン間オン抵抗を一定値として
いる。
ースイッチとして知られる一般的構造は、ＮチャネルＭ
ＯＳＦＥＴのゲート電極に印加されるゲート電圧ＶG の
値は、ＮチャネルＭＯＳＦＥＴのゲート電圧・ソースド
レイン間オン抵抗特性（以下Ｖ G −ＲON特性という）の
飽和点よりも十分大きな値に設定され、ＮチャネルＭＯ
ＳＦＥＴのソース・ドレイン間オン抵抗を一定値として
いる。
【０００３】そのため、ＮチャネルＭＯＳＦＥＴのソー
ス・ドレイン間を流れる電流が増すと、ソース・ドレイ
ン間の電圧降下が増大して、パワースイッチの出力電圧
を低下させるといった不具合がある。
ス・ドレイン間を流れる電流が増すと、ソース・ドレイ
ン間の電圧降下が増大して、パワースイッチの出力電圧
を低下させるといった不具合がある。
【０００４】図１２は、係るチャージポンプ内蔵型パワ
ースイッチの従来例を示している。ＮチャネルＭＯＳＦ
ＥＴをオン抵抗の非常に小さな領域で使用するために
は、ゲート電極とソース電極の両端子間にＮチャネルＭ
ＯＳＦＥＴの閾値電圧以上の電圧を印加する必要があ
る。電源電圧より閾値電圧が高い場合など、ゲート電圧
を外部から供給できない場合は、チャージポンプで昇圧
された信号をゲート端子に接続し、ＮチャネルＭＯＳＦ
ＥＴを動作させる方法が採られる。
ースイッチの従来例を示している。ＮチャネルＭＯＳＦ
ＥＴをオン抵抗の非常に小さな領域で使用するために
は、ゲート電極とソース電極の両端子間にＮチャネルＭ
ＯＳＦＥＴの閾値電圧以上の電圧を印加する必要があ
る。電源電圧より閾値電圧が高い場合など、ゲート電圧
を外部から供給できない場合は、チャージポンプで昇圧
された信号をゲート端子に接続し、ＮチャネルＭＯＳＦ
ＥＴを動作させる方法が採られる。
【０００５】すなわち、図１２に示すように、入力端子
１と出力端子６の間に挿入されたＮチャネルＭＯＳＦＥ
Ｔ４がスイッチング素子として、それら入出力端子１，
６間のスイッチの役割を果たしている。ＮチャネルＭＯ
ＳＦＥＴ４がオン動作を行う際、ゲート端子７に対し
て、チャージポンプ８から電源電圧より高い電圧のゲー
ト電圧ＶG を印加する必要がある。
１と出力端子６の間に挿入されたＮチャネルＭＯＳＦＥ
Ｔ４がスイッチング素子として、それら入出力端子１，
６間のスイッチの役割を果たしている。ＮチャネルＭＯ
ＳＦＥＴ４がオン動作を行う際、ゲート端子７に対し
て、チャージポンプ８から電源電圧より高い電圧のゲー
ト電圧ＶG を印加する必要がある。
【０００６】そのようなスイッチ動作を行うために、制
御端子１０がチャージポンプ８に接続されている。した
がって、制御端子１０に入力される信号がアクティブレ
ベルの場合、チャージポンプ８が動作してＮチャネルＭ
ＯＳＦＥＴ４の閾値電圧以上のゲート電圧ＶG をゲート
端子７に印加する。それにより、ドレイン端子３とソー
ス端子５との間の抵抗値が小さくなり、ＮチャネルＭＯ
ＳＦＥＴ４がスイッチ作用して導通状態となる。
御端子１０がチャージポンプ８に接続されている。した
がって、制御端子１０に入力される信号がアクティブレ
ベルの場合、チャージポンプ８が動作してＮチャネルＭ
ＯＳＦＥＴ４の閾値電圧以上のゲート電圧ＶG をゲート
端子７に印加する。それにより、ドレイン端子３とソー
ス端子５との間の抵抗値が小さくなり、ＮチャネルＭＯ
ＳＦＥＴ４がスイッチ作用して導通状態となる。
【０００７】また、ＯＳＣ１９はチャージポンプ８に一
定周波数の昇圧動作用クロック信号を供給している。チ
ャージポンプ８は、この一定周波数のクロック信号に基
づいて一定値のゲート電圧をＮチャネルＭＯＳＦＥＴ４
に供給している。
定周波数の昇圧動作用クロック信号を供給している。チ
ャージポンプ８は、この一定周波数のクロック信号に基
づいて一定値のゲート電圧をＮチャネルＭＯＳＦＥＴ４
に供給している。
【０００８】電流リミッタ１３は、電流検出用の固定抵
抗器１１の両端電圧から電流値を検出し、過電流が流れ
た際にチャージポンプ８の動作を止め、過剰な電流が流
れた際、回路を遮断する働きをしている。
抗器１１の両端電圧から電流値を検出し、過電流が流れ
た際にチャージポンプ８の動作を止め、過剰な電流が流
れた際、回路を遮断する働きをしている。
【０００９】
【発明が解決しようとする課題】ところで、係る従来の
チャージポンプ内蔵型パワースイッチにあっては、解決
すべき次の問題が残されている。
チャージポンプ内蔵型パワースイッチにあっては、解決
すべき次の問題が残されている。
【００１０】図１２で示されたように、ＮチャネルＭＯ
ＳＦＥＴ４のソース・ドレイン間オン抵抗を、ソース・
ドレイン間の電流量に関係なく一定の値に設定してい
る。そのため、ソース・ドレイン間電流が増大すると、
ソース・ドレイン間の電圧降下が大きくなり、パワース
イッチの出力電圧が低下する。
ＳＦＥＴ４のソース・ドレイン間オン抵抗を、ソース・
ドレイン間の電流量に関係なく一定の値に設定してい
る。そのため、ソース・ドレイン間電流が増大すると、
ソース・ドレイン間の電圧降下が大きくなり、パワース
イッチの出力電圧が低下する。
【００１１】このような特性をもつ従来のパワースイッ
チを機器の電源制御回路等に使用すると、機器内の各デ
バイスの消費電流が増大した場合、それら各デバイスに
供給される電源電圧が低下するといった不都合がある。
チを機器の電源制御回路等に使用すると、機器内の各デ
バイスの消費電流が増大した場合、それら各デバイスに
供給される電源電圧が低下するといった不都合がある。
【００１２】なお、ＮチャネルＭＯＳＦＥＴのソース・
ドレイン間オン抵抗を一定値に設定した点は、次の理由
による。
ドレイン間オン抵抗を一定値に設定した点は、次の理由
による。
【００１３】ＮチャネルＭＯＳＦＥＴをオン動作させる
際、ゲート端子に印加するゲート電圧ＶG の値が、Ｎチ
ャネルＭＯＳＦＥＴのＶG −ＲON特性の「オン状態」に
相当する一定値（例えば図５中のＶG1）であることに対
応させている。
際、ゲート端子に印加するゲート電圧ＶG の値が、Ｎチ
ャネルＭＯＳＦＥＴのＶG −ＲON特性の「オン状態」に
相当する一定値（例えば図５中のＶG1）であることに対
応させている。
【００１４】したがって、本発明の目的は、パワースイ
ッチの出力電流が増大した場合でも、出力電圧の変化を
小さく抑え、また機器の消費電流が増大して電源電圧が
低下したような場合でも、誤動作の発生などを防止でき
る所要のスイッチング素子機能を備えた特にチャージポ
ンプ内蔵型のパワースイッチと、これを用いた電圧制御
方法を提供することにある。
ッチの出力電流が増大した場合でも、出力電圧の変化を
小さく抑え、また機器の消費電流が増大して電源電圧が
低下したような場合でも、誤動作の発生などを防止でき
る所要のスイッチング素子機能を備えた特にチャージポ
ンプ内蔵型のパワースイッチと、これを用いた電圧制御
方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明は、入力端子と出
力端子間に、直列に、ソース端子とドレイン端子を接続
して挿入された電界効果トランジスタのゲート電圧を、
制御端子に入力されたスイッチ信号に応じて制御し、前
記電界効果トランジスタのソース・ドレイン間電流をオ
ン／オフすることによりスイッチ動作を行うパワースイ
ッチにおいて、前記電界効果トランジスタとして、ソー
ス・ドレイン間電圧よりも高いゲート電圧が印加された
ときにスイッチオン動作を行うオン抵抗の極めて小さい
電界効果トランジスタを用い、前記入力端子と出力端子
間を流れる電流値を検出し、検出した電流値に比例する
制御電圧を出力する電流検出回路と、前記電流検出回路
から制御電圧を供給され、この制御電圧に正の相関を持
つ周波数の矩形波信号を生成して出力する電圧制御発振
回路と、前記電圧制御発振回路からの矩形波信号が入力
され、前記入力端子と出力端子間を流れる電流に正の相
関を持ち、前記電界効果トランジスタのしきい値電圧以
上で、電界効果トランジスタのオン抵抗が十分小さくか
つゲート電圧の増加と共に緩やかに減少する状態の電圧
範囲の電圧を、前記電界効果トランジスタのゲート端子
に出力するチャージポンプと、を備えている。
力端子間に、直列に、ソース端子とドレイン端子を接続
して挿入された電界効果トランジスタのゲート電圧を、
制御端子に入力されたスイッチ信号に応じて制御し、前
記電界効果トランジスタのソース・ドレイン間電流をオ
ン／オフすることによりスイッチ動作を行うパワースイ
ッチにおいて、前記電界効果トランジスタとして、ソー
ス・ドレイン間電圧よりも高いゲート電圧が印加された
ときにスイッチオン動作を行うオン抵抗の極めて小さい
電界効果トランジスタを用い、前記入力端子と出力端子
間を流れる電流値を検出し、検出した電流値に比例する
制御電圧を出力する電流検出回路と、前記電流検出回路
から制御電圧を供給され、この制御電圧に正の相関を持
つ周波数の矩形波信号を生成して出力する電圧制御発振
回路と、前記電圧制御発振回路からの矩形波信号が入力
され、前記入力端子と出力端子間を流れる電流に正の相
関を持ち、前記電界効果トランジスタのしきい値電圧以
上で、電界効果トランジスタのオン抵抗が十分小さくか
つゲート電圧の増加と共に緩やかに減少する状態の電圧
範囲の電圧を、前記電界効果トランジスタのゲート端子
に出力するチャージポンプと、を備えている。
【００１６】この場合、前記電流検出回路を電圧検出手
段に代えて、入力端子および出力端子間の電圧すなわち
前記電界効果トランジスタの両端間の電圧を検出し、増
幅して出力するように構成することも可能である。
段に代えて、入力端子および出力端子間の電圧すなわち
前記電界効果トランジスタの両端間の電圧を検出し、増
幅して出力するように構成することも可能である。
【００１７】また、本発明は、入力端子と出力端子間
に、直列に、ソース端子とドレイン端子を接続して挿入
された電界効果トランジスタのゲート電圧を、制御端子
に入力されたスイッチ信号に応じて制御し、前記電界効
果トランジスタのソース・ドレイン間電流をオン／オフ
することによりスイッチ動作を行うパワースイッチを用
いた電圧制御方法において、前記電界効果トランジスタ
として、ソース・ドレイン間電圧よりも高いゲート電圧
が印加されたときにスイッチオン動作を行うオン抵抗値
の極めて小さい電界効果トランジスタをスイッチング素
子として用い、電流検出回路を用いて、前記入力端子と
出力端子間を流れる電流値を検出し、検出した電流値に
比例する制御電圧を出力し、前記電流検出回路から制御
電圧を供給され、この制御電圧に正の相関を持つ周波数
の矩形波信号を生成して出力する電圧制御発振回路と、
前記電圧制御発振回路からの矩形波信号を受け取るチャ
ージポンプを用いて、前記入力端子と出力端子間を流れ
る電流に正の相関を持ち、前記電界効果トランジスタの
しきい値電圧以上で、電界効果トランジスタのオン抵抗
が十分小さくかつゲート電圧の増加と共に緩やかに減少
する状態の電圧範囲の電圧を、前記電界効果トランジス
タのゲート端子に印加することにより前記電界効果トラ
ンジスタのソース・ドレイン間の電圧降下を抑制する。
に、直列に、ソース端子とドレイン端子を接続して挿入
された電界効果トランジスタのゲート電圧を、制御端子
に入力されたスイッチ信号に応じて制御し、前記電界効
果トランジスタのソース・ドレイン間電流をオン／オフ
することによりスイッチ動作を行うパワースイッチを用
いた電圧制御方法において、前記電界効果トランジスタ
として、ソース・ドレイン間電圧よりも高いゲート電圧
が印加されたときにスイッチオン動作を行うオン抵抗値
の極めて小さい電界効果トランジスタをスイッチング素
子として用い、電流検出回路を用いて、前記入力端子と
出力端子間を流れる電流値を検出し、検出した電流値に
比例する制御電圧を出力し、前記電流検出回路から制御
電圧を供給され、この制御電圧に正の相関を持つ周波数
の矩形波信号を生成して出力する電圧制御発振回路と、
前記電圧制御発振回路からの矩形波信号を受け取るチャ
ージポンプを用いて、前記入力端子と出力端子間を流れ
る電流に正の相関を持ち、前記電界効果トランジスタの
しきい値電圧以上で、電界効果トランジスタのオン抵抗
が十分小さくかつゲート電圧の増加と共に緩やかに減少
する状態の電圧範囲の電圧を、前記電界効果トランジス
タのゲート端子に印加することにより前記電界効果トラ
ンジスタのソース・ドレイン間の電圧降下を抑制する。
【００１８】したがって、以上から、本発明のパワース
イッチを流れる電流は、電流検出回路によって検出され
る。この電流検出回路では、入力端子から入って出力端
子から流出する電流を電圧に変換する。その際、出力端
子以外への漏れ電流は極めて小さいために無視できる。
イッチを流れる電流は、電流検出回路によって検出され
る。この電流検出回路では、入力端子から入って出力端
子から流出する電流を電圧に変換する。その際、出力端
子以外への漏れ電流は極めて小さいために無視できる。
【００１９】また、この電流検出回路内においては、検
出した電流値に比例した電圧値を適当な大きさに増幅
し、パワースイッチの入出力間電流すなわちスイッチン
グ素子のＮチャネルＭＯＳＦＥＴのソース・ドレイン間
電流に比例した電圧を生成する。この生成電圧は、電流
検出回路内の電圧出力端子から出力され、電圧制御発振
回路に供給される。この電圧制御発振回路は、電圧出力
端子からの出力電圧に正の相関をもつ周波数の矩形波信
号を生成してチャージポンプ回路に供給する。
出した電流値に比例した電圧値を適当な大きさに増幅
し、パワースイッチの入出力間電流すなわちスイッチン
グ素子のＮチャネルＭＯＳＦＥＴのソース・ドレイン間
電流に比例した電圧を生成する。この生成電圧は、電流
検出回路内の電圧出力端子から出力され、電圧制御発振
回路に供給される。この電圧制御発振回路は、電圧出力
端子からの出力電圧に正の相関をもつ周波数の矩形波信
号を生成してチャージポンプ回路に供給する。
【００２０】チャージポンプ回路では、入力される矩形
波の周波数に対応した出力電圧特性を有しており、ソー
ス・ドレイン間電流が増大して電圧制御発振回路からの
出力周波数が増加するに伴い、チャージポンプ出力電圧
すなわちＮチャネルＭＯＳＦＥＴのゲート電圧が増大す
る。
波の周波数に対応した出力電圧特性を有しており、ソー
ス・ドレイン間電流が増大して電圧制御発振回路からの
出力周波数が増加するに伴い、チャージポンプ出力電圧
すなわちＮチャネルＭＯＳＦＥＴのゲート電圧が増大す
る。
【００２１】ＮチャネルＭＯＳＦＥＴとしては、保有す
るオン抵抗特性によって、ソース・ドレイン間電流の増
大に伴って、ＮチャネルＭＯＳＦＥＴのオン抵抗は低く
なり、ソース・ドレイン間の電圧降下すなわちパワース
イッチの出力電圧が低下するのを抑えることができる。
るオン抵抗特性によって、ソース・ドレイン間電流の増
大に伴って、ＮチャネルＭＯＳＦＥＴのオン抵抗は低く
なり、ソース・ドレイン間の電圧降下すなわちパワース
イッチの出力電圧が低下するのを抑えることができる。
【００２２】
【発明の実施の形態】以下、本発明によるパワースイッ
チおよびこれを用いた電源電圧制御方法の実施の形態に
ついて、図面を参照して詳細に説明する。
チおよびこれを用いた電源電圧制御方法の実施の形態に
ついて、図面を参照して詳細に説明する。
【００２３】図１のブロック図に示すように、本発明に
よるパワースイッチの最良の実施の形態は、次の各部よ
りなっている。
よるパワースイッチの最良の実施の形態は、次の各部よ
りなっている。
【００２４】電流検出回路２を有し、ここではパワース
イッチとしての入出力端子１，６間を流れる電流値を電
圧値に変換する。また、スイッチング素子として働くパ
ワートランジスタであるＮチャネルＭＯＳＦＥＴ４を有
し、これはパワースイッチ内でスイッチ動作するオン抵
抗値の極めて小さいものであり、ソース・ドレイン電極
の各端子３，５とゲート電極の端子７よりなっている。
また、電圧制御発振回路（以下、ＶＣＯという）９を有
し、ここでは入力電圧の上昇に伴い、周波数の増加する
矩形波信号を出力するようになっている。さらに、ＶＣ
Ｏ９から供給される矩形波信号の周波数増加に伴って出
力電圧が上昇する特性をもつチャージポンプ８が備わっ
ている。
イッチとしての入出力端子１，６間を流れる電流値を電
圧値に変換する。また、スイッチング素子として働くパ
ワートランジスタであるＮチャネルＭＯＳＦＥＴ４を有
し、これはパワースイッチ内でスイッチ動作するオン抵
抗値の極めて小さいものであり、ソース・ドレイン電極
の各端子３，５とゲート電極の端子７よりなっている。
また、電圧制御発振回路（以下、ＶＣＯという）９を有
し、ここでは入力電圧の上昇に伴い、周波数の増加する
矩形波信号を出力するようになっている。さらに、ＶＣ
Ｏ９から供給される矩形波信号の周波数増加に伴って出
力電圧が上昇する特性をもつチャージポンプ８が備わっ
ている。
【００２５】入力端子１は電流検出回路２の入力端子Ｉ
IN に接続され、出力端子Ｉ O とＮチャネルＭＯＳＦＥＴ
４のドレイン端子３が接続されている。ＮチャネルＭＯ
ＳＦＥＴ４のソース端子５はパワースイッチの出力端子
６に接続されている。電流検出回路２の電圧出力端子Ｖ
O はＶＣＯ９の制御端子に接続されている。ＶＣＯ９の
出力端子はチャージポンプ８の昇圧動作用クロック入力
端子に接続され、チャージポンプ８の電圧出力端子はＮ
チャネルＭＯＳＦＥＴ４のゲート端子７に接続されてい
る。パワースイッチの制御端子１０はチャージポンプ８
の制御入力端子に接続されている。また、電流検出回路
２の過電流検出信号端子Limitから出力される過電流検
出信号は、チャージポンプ８の過電流検出信号入力端子
に接続されている。
IN に接続され、出力端子Ｉ O とＮチャネルＭＯＳＦＥＴ
４のドレイン端子３が接続されている。ＮチャネルＭＯ
ＳＦＥＴ４のソース端子５はパワースイッチの出力端子
６に接続されている。電流検出回路２の電圧出力端子Ｖ
O はＶＣＯ９の制御端子に接続されている。ＶＣＯ９の
出力端子はチャージポンプ８の昇圧動作用クロック入力
端子に接続され、チャージポンプ８の電圧出力端子はＮ
チャネルＭＯＳＦＥＴ４のゲート端子７に接続されてい
る。パワースイッチの制御端子１０はチャージポンプ８
の制御入力端子に接続されている。また、電流検出回路
２の過電流検出信号端子Limitから出力される過電流検
出信号は、チャージポンプ８の過電流検出信号入力端子
に接続されている。
【００２６】以上の構成により、次のように動作および
作用する。図１〜図６の各図において、パワースイッチ
は、制御端子１０に入力される制御信号が「オフ状態」
であれば、チャージポンプ８が昇圧動作を行わない。そ
のため、ＮチャネルＭＯＳＦＥＴ４のゲート電圧（ゲー
ト端子７の電圧）がＭＯＳＦＥＴの閾値電圧未満とな
り、ＮチャネルＭＯＳＦＥＴ４のソース・ドレイン抵抗
が大きい状態（「オフ状態」）になる。その結果として
スイッチもまた「オフ状態」となる。
作用する。図１〜図６の各図において、パワースイッチ
は、制御端子１０に入力される制御信号が「オフ状態」
であれば、チャージポンプ８が昇圧動作を行わない。そ
のため、ＮチャネルＭＯＳＦＥＴ４のゲート電圧（ゲー
ト端子７の電圧）がＭＯＳＦＥＴの閾値電圧未満とな
り、ＮチャネルＭＯＳＦＥＴ４のソース・ドレイン抵抗
が大きい状態（「オフ状態」）になる。その結果として
スイッチもまた「オフ状態」となる。
【００２７】制御信号１０に入力される制御信号が「オ
ン状態」になると、チャージポンプ８が昇圧動作を行
い、電源電圧より高く、ＮチャネルＭＯＳＦＥＴ４に対
してこれが概略オン状態になるゲート電圧を供給する。
それにより、ＮチャネルＭＯＳＦＥＴ４のソース・ドレ
イン抵抗値が１００ミリオーム程度まで抵下し、パワー
スイッチとして「オン動作」を行う。
ン状態」になると、チャージポンプ８が昇圧動作を行
い、電源電圧より高く、ＮチャネルＭＯＳＦＥＴ４に対
してこれが概略オン状態になるゲート電圧を供給する。
それにより、ＮチャネルＭＯＳＦＥＴ４のソース・ドレ
イン抵抗値が１００ミリオーム程度まで抵下し、パワー
スイッチとして「オン動作」を行う。
【００２８】パワースイッチの入出力端子１，６間を流
れる電流は、電流検出回路２によって検出される。電流
検出回路２では、入力端子ＩINから流入し、出力端子Ｉ
O から流出する電流を電圧に変換する。この際、出力端
子ＩO 以外への漏れ電流は極めて小さいため無視するこ
とができる。
れる電流は、電流検出回路２によって検出される。電流
検出回路２では、入力端子ＩINから流入し、出力端子Ｉ
O から流出する電流を電圧に変換する。この際、出力端
子ＩO 以外への漏れ電流は極めて小さいため無視するこ
とができる。
【００２９】また、この電流検出回路２内では、検出し
た電流量に比例した電圧を適当な大きさに増幅し、パワ
ースイッチの入出力間電流、つまりＮチャネルＭＯＳＦ
ＥＴ４のソース・ドレイン間に比例した電圧を生成して
いる。この電圧は、電流検出回路２の電圧出力端子ＶO
から出力され、ＶＣＯ９に供給される。
た電流量に比例した電圧を適当な大きさに増幅し、パワ
ースイッチの入出力間電流、つまりＮチャネルＭＯＳＦ
ＥＴ４のソース・ドレイン間に比例した電圧を生成して
いる。この電圧は、電流検出回路２の電圧出力端子ＶO
から出力され、ＶＣＯ９に供給される。
【００３０】図３中、符号１４で示す特性のように、Ｖ
ＣＯ９は、その電圧に正の相関をもつ周波数の矩形波信
号を生成してチャージポンプ回路８に供給する。
ＣＯ９は、その電圧に正の相関をもつ周波数の矩形波信
号を生成してチャージポンプ回路８に供給する。
【００３１】また、図４中の符号１５で示すように、チ
ャージポンプ回路８は、入力される矩形波の周波数に対
し出力電圧特性を有している。したがって、ソース・ド
レイン間電流が増加し、ＶＣＯ９の出力周波数が増加す
るに伴い、チャージポンプ回路８の出力電圧すなわちＮ
チャネルＭＯＳＦＥＴ４のゲート電圧ＶG が増加する。
ャージポンプ回路８は、入力される矩形波の周波数に対
し出力電圧特性を有している。したがって、ソース・ド
レイン間電流が増加し、ＶＣＯ９の出力周波数が増加す
るに伴い、チャージポンプ回路８の出力電圧すなわちＮ
チャネルＭＯＳＦＥＴ４のゲート電圧ＶG が増加する。
【００３２】図５中の符号１６で示すように、Ｎチャネ
ルＭＯＳＦＥＴ４がオン抵抗特性をもっているため、ソ
ースドレイン間の電流が増加するに伴い、ＮチャネルＭ
ＯＳＦＥＴ４のオン抵抗が低くなる。そのため、ソース
ドレイン間の電圧降下すなわちパワースイッチの出力電
圧の低下を抑えることができる。
ルＭＯＳＦＥＴ４がオン抵抗特性をもっているため、ソ
ースドレイン間の電流が増加するに伴い、ＮチャネルＭ
ＯＳＦＥＴ４のオン抵抗が低くなる。そのため、ソース
ドレイン間の電圧降下すなわちパワースイッチの出力電
圧の低下を抑えることができる。
【００３３】その結果、図６に示すように、本実施の形
態のパワースイッチの電流電圧特性１８は、従来例の電
流電圧特性１７に比べて、ソース・ドレイン間電流が増
加しても出力電圧の低下が少なくなる。
態のパワースイッチの電流電圧特性１８は、従来例の電
流電圧特性１７に比べて、ソース・ドレイン間電流が増
加しても出力電圧の低下が少なくなる。
【００３４】なお、電流検出回路２が過電流を検出した
場合は、出力信号Limitをアクティブにしてチャージポ
ンプ回路８の動作を停止させ、パワースイッチに過電流
が流れるのを防止することができる。
場合は、出力信号Limitをアクティブにしてチャージポ
ンプ回路８の動作を停止させ、パワースイッチに過電流
が流れるのを防止することができる。
【００３５】
【実施例】図２を参照すると、本実施例は、ゲートカッ
トオフ電圧が５Ｖで、ソースゲート間電圧が８Ｖの場
合、約５０ミリオーム、ソースゲート間電圧が１２Ｖの
場合約３０ミリオームのオン抵抗値を有するパワースイ
ッチ内においてスイッチの役割をするＮチャネルＭＯＳ
ＦＥＴ４を有し、パワースイッチの入出力端子１，６間
を流れる電流値を電圧値に変換する抵抗値約１０ミリオ
ームの固定抵抗器１１を有し、増幅率１００程度の入力
端子が高インピーダンスな演算増幅器１２を有し、入力
電圧の上昇とともに周波数の増加する矩形波信号を出力
する電圧制御発振回路（ＶＣＯ）９を有し、そして入力
矩形波信号の周波数増加とともに出力電圧が上昇する特
性を有するチャージポンプ回路８を有している。
トオフ電圧が５Ｖで、ソースゲート間電圧が８Ｖの場
合、約５０ミリオーム、ソースゲート間電圧が１２Ｖの
場合約３０ミリオームのオン抵抗値を有するパワースイ
ッチ内においてスイッチの役割をするＮチャネルＭＯＳ
ＦＥＴ４を有し、パワースイッチの入出力端子１，６間
を流れる電流値を電圧値に変換する抵抗値約１０ミリオ
ームの固定抵抗器１１を有し、増幅率１００程度の入力
端子が高インピーダンスな演算増幅器１２を有し、入力
電圧の上昇とともに周波数の増加する矩形波信号を出力
する電圧制御発振回路（ＶＣＯ）９を有し、そして入力
矩形波信号の周波数増加とともに出力電圧が上昇する特
性を有するチャージポンプ回路８を有している。
【００３６】入力端子１は電流検出用の固定抵抗器１１
のマイナス端子に接続され、他方の端子はＮチャネルＭ
ＯＳＦＥＴ４のドレイン端子３に接続されている。Ｎチ
ャネルＭＯＳＦＥＴ４のソース端子５はパワースイッチ
の出力端子６に接続されている。固定抵抗器１１の両端
は、演算増幅器１２の２つの入力端子にそれぞれ接続さ
れている。演算増幅器１２の出力端子はＶＣＯ９の制御
端子に接続されている。ＶＣＯ９の出力端子はチャージ
ポンプ８の昇圧動作用クロック入力端子に接続され、チ
ャージポンプ８の電圧出力端子はＮチャネルＭＯＳＦＥ
Ｔ４のゲート端子７に接続されている。パワースイッチ
の制御端子１０はチャージポンプ８の制御入力端子に接
続されている。また、固定抵抗器１１の両端は電流リミ
ツタ１３の２カ所の入力端子に接続されており、電流リ
ミツタ１３の過電流検出信号端子から出力される過電流
検出信号は、チャージポンプ８の過電流検出信号入力端
子に接続されている。
のマイナス端子に接続され、他方の端子はＮチャネルＭ
ＯＳＦＥＴ４のドレイン端子３に接続されている。Ｎチ
ャネルＭＯＳＦＥＴ４のソース端子５はパワースイッチ
の出力端子６に接続されている。固定抵抗器１１の両端
は、演算増幅器１２の２つの入力端子にそれぞれ接続さ
れている。演算増幅器１２の出力端子はＶＣＯ９の制御
端子に接続されている。ＶＣＯ９の出力端子はチャージ
ポンプ８の昇圧動作用クロック入力端子に接続され、チ
ャージポンプ８の電圧出力端子はＮチャネルＭＯＳＦＥ
Ｔ４のゲート端子７に接続されている。パワースイッチ
の制御端子１０はチャージポンプ８の制御入力端子に接
続されている。また、固定抵抗器１１の両端は電流リミ
ツタ１３の２カ所の入力端子に接続されており、電流リ
ミツタ１３の過電流検出信号端子から出力される過電流
検出信号は、チャージポンプ８の過電流検出信号入力端
子に接続されている。
【００３７】以上の構成により、本実施例では次のよう
に動作および作用する。図２に示すパワースイッチは、
制御端子１０に入力される制御信号がＴＴＬレベルの
“Ｌ”状態（「オフ状態」）の場合は、チャージポンプ
８が昇圧動作を行わないため、ＮチャネルＭＯＳＦＥＴ
４のゲート電圧（ゲート端子７の電圧）がほとんどゼロ
ボルトとなり、ＮチャネルＭＯＳＦＥＴ４のカットオフ
電圧（５Ｖ）以下となるため、ＮチャネルＭＯＳＦＥＴ
４のソースドレイン抵抗は、１００キロオーム以上とな
り、パワースイッチとしても「オフ状態」となる。
に動作および作用する。図２に示すパワースイッチは、
制御端子１０に入力される制御信号がＴＴＬレベルの
“Ｌ”状態（「オフ状態」）の場合は、チャージポンプ
８が昇圧動作を行わないため、ＮチャネルＭＯＳＦＥＴ
４のゲート電圧（ゲート端子７の電圧）がほとんどゼロ
ボルトとなり、ＮチャネルＭＯＳＦＥＴ４のカットオフ
電圧（５Ｖ）以下となるため、ＮチャネルＭＯＳＦＥＴ
４のソースドレイン抵抗は、１００キロオーム以上とな
り、パワースイッチとしても「オフ状態」となる。
【００３８】制御信号１０に入力される制御信号がＴＴ
Ｌレベルの“Ｈ”状態（「オン状態」）になると、チャ
ージポンプ８が昇圧動作を行い、概略１０Ｖという、電
源電圧５Ｖより高い、ゲート電圧をＮチャネルＭＯＳＦ
ＥＴ４のゲート端子７に供給するため、ＮチャネルＭＯ
ＳＦＥＴ４のソースドレイン抵抗値が５０ミリオーム程
度まで低下し、パワースイッチとして「オン動作」を行
う。
Ｌレベルの“Ｈ”状態（「オン状態」）になると、チャ
ージポンプ８が昇圧動作を行い、概略１０Ｖという、電
源電圧５Ｖより高い、ゲート電圧をＮチャネルＭＯＳＦ
ＥＴ４のゲート端子７に供給するため、ＮチャネルＭＯ
ＳＦＥＴ４のソースドレイン抵抗値が５０ミリオーム程
度まで低下し、パワースイッチとして「オン動作」を行
う。
【００３９】パワースイッチの入出力端子１，６間を流
れる電流は、ＮチャネルＭＯＳＦＥＴ４と直列に接続し
た固定抵抗１１での電圧降下として検出される。本実施
例での抵抗値は１０ミリオームのため、１アンペアの電
流が流れると１０ミリボルトの電圧降下が発生する。
れる電流は、ＮチャネルＭＯＳＦＥＴ４と直列に接続し
た固定抵抗１１での電圧降下として検出される。本実施
例での抵抗値は１０ミリオームのため、１アンペアの電
流が流れると１０ミリボルトの電圧降下が発生する。
【００４０】なお、この場合、電流リミツタ１３や演算
増幅器１２の入力端子は高インピーダンスであるため、
これらに流れる電流は無視できる。
増幅器１２の入力端子は高インピーダンスであるため、
これらに流れる電流は無視できる。
【００４１】次に、固定抵抗１１の電圧降下として検出
されたＮチャネルＭＯＳＦＥＴ４のソースドレイン電流
に比例した電圧は、演算増幅器１２で約１００倍に増幅
される。本発明のパワースイッチに１アンペアの電流が
流れると約１Ｖの電圧がＶＣＯ９に供給される。
されたＮチャネルＭＯＳＦＥＴ４のソースドレイン電流
に比例した電圧は、演算増幅器１２で約１００倍に増幅
される。本発明のパワースイッチに１アンペアの電流が
流れると約１Ｖの電圧がＶＣＯ９に供給される。
【００４２】図８の特性図において、本実施例のＶＣＯ
９は符号２０のように入力電圧に対し指数関数的に増加
する周波数ｆの矩形波信号を発振し、例えば、パワース
イッチに１Ａの電流が流れた場合ＶＣＯ出力周波数は約
４０ＫＨｚとなる。次に、ＶＣＯ９から発振された該矩
形波信号はチャージポンプ８の昇圧動作用クロック入力
端子に供給される。チャージポンプ８は、入力される矩
形波の周波数ｆに対して、図１０の２１のような出力電
圧特性を有している。したがって、パワースイッチに流
れる電流が０．１Ａの場合、ＶＣＯ９の入力電圧は０．
１Ｖ、ＶＣＯ９の出力周波数は約１０ＫＨｚ、チャージ
ポンプ８の出力電圧は約８Ｖとなる。また、パワースイ
ッチに流れる電流が２Ａの場合、ＶＣＯ９の入力電圧は
２Ｖ、ＶＣＯ９の出力周波数は約１００ＫＨｚ、チャー
ジポンプ８の出力電圧は約１２Ｖとなる。このように本
実施例のパワースイッチでは、パワースイッチを流れる
電流が０．１Ａから２Ａへ増加するとＮチャネルＭＯＳ
ＦＥＴ４のゲート電圧ＶＧが８Ｖから１２Ｖへと増加す
る。
９は符号２０のように入力電圧に対し指数関数的に増加
する周波数ｆの矩形波信号を発振し、例えば、パワース
イッチに１Ａの電流が流れた場合ＶＣＯ出力周波数は約
４０ＫＨｚとなる。次に、ＶＣＯ９から発振された該矩
形波信号はチャージポンプ８の昇圧動作用クロック入力
端子に供給される。チャージポンプ８は、入力される矩
形波の周波数ｆに対して、図１０の２１のような出力電
圧特性を有している。したがって、パワースイッチに流
れる電流が０．１Ａの場合、ＶＣＯ９の入力電圧は０．
１Ｖ、ＶＣＯ９の出力周波数は約１０ＫＨｚ、チャージ
ポンプ８の出力電圧は約８Ｖとなる。また、パワースイ
ッチに流れる電流が２Ａの場合、ＶＣＯ９の入力電圧は
２Ｖ、ＶＣＯ９の出力周波数は約１００ＫＨｚ、チャー
ジポンプ８の出力電圧は約１２Ｖとなる。このように本
実施例のパワースイッチでは、パワースイッチを流れる
電流が０．１Ａから２Ａへ増加するとＮチャネルＭＯＳ
ＦＥＴ４のゲート電圧ＶＧが８Ｖから１２Ｖへと増加す
る。
【００４３】ここで、ＮチャネルＭＯＳＦＥＴ４は、図
１０中の符号２２ようなオン抵抗特性を有してるため、
前述のようにパワースイッチに流れる電流が０．１Ａか
ら２Ａに増加し、ゲート電圧ＶG が８Ｖから１２Ｖに上
昇するにつれて、ＮチャネルＭＯＳＦＥＴ４のオン抵抗
は、５０ミリオームから３０ミリオームまで低下する。
このＮチャネルＭＯＳＦＥＴ４のオン抵抗の低下によ
り、ＮチャネルＭＯＳＦＥＴ４のソース・ドレイン間の
電圧降下は抑制され、パワースイッチ全体での電圧降下
も抑制される。
１０中の符号２２ようなオン抵抗特性を有してるため、
前述のようにパワースイッチに流れる電流が０．１Ａか
ら２Ａに増加し、ゲート電圧ＶG が８Ｖから１２Ｖに上
昇するにつれて、ＮチャネルＭＯＳＦＥＴ４のオン抵抗
は、５０ミリオームから３０ミリオームまで低下する。
このＮチャネルＭＯＳＦＥＴ４のオン抵抗の低下によ
り、ＮチャネルＭＯＳＦＥＴ４のソース・ドレイン間の
電圧降下は抑制され、パワースイッチ全体での電圧降下
も抑制される。
【００４４】結果的に、本実施例のパワースイッチの出
力電流一出力電圧特性は図１１中の符号２３のようにな
る。ＮチャネルＭＯＳＦＥＴ４のオン抵抗値が一定の場
合の電流電圧特性２４に比較して、本実施例の電流電圧
特性２３は、パワースイッチを流れる電流が増加しても
出力電圧の低下が少ないことを表わしている。
力電流一出力電圧特性は図１１中の符号２３のようにな
る。ＮチャネルＭＯＳＦＥＴ４のオン抵抗値が一定の場
合の電流電圧特性２４に比較して、本実施例の電流電圧
特性２３は、パワースイッチを流れる電流が増加しても
出力電圧の低下が少ないことを表わしている。
【００４５】なお、図２で示された電流リミッタ１３
は、固定抵抗器１１の両端の電位差を監視しており、パ
ワースイッチに流れる電流量が規定値（本実施例では
２．５Ａ）を超過して過電流となった場合、出力信号を
アクティブにしてチャージポンプ８の動作を停止させ、
パワースイッチに過電流が流れるのを防止している。
は、固定抵抗器１１の両端の電位差を監視しており、パ
ワースイッチに流れる電流量が規定値（本実施例では
２．５Ａ）を超過して過電流となった場合、出力信号を
アクティブにしてチャージポンプ８の動作を停止させ、
パワースイッチに過電流が流れるのを防止している。
【００４６】一方、図７は、第２の実施の形態を示して
いる。
いる。
【００４７】この場合、パワースイッチ内のスイッチ動
作を行うオン抵抗値の極めて小さいＮチャネルＭＯＳＦ
ＥＴ４と、該ＮチャネルＭＯＳＦＥＴ４の両端の電圧を
検出する演算増幅器１２と、入力電圧の上昇とともに周
波数の増加する矩形波信号を出力する電圧制御発振回路
（ＶＣＯ）９と、入力矩形波信号の周波数増加とともに
出力電圧が上昇する特性を有するチャージポンプ８で構
成される。
作を行うオン抵抗値の極めて小さいＮチャネルＭＯＳＦ
ＥＴ４と、該ＮチャネルＭＯＳＦＥＴ４の両端の電圧を
検出する演算増幅器１２と、入力電圧の上昇とともに周
波数の増加する矩形波信号を出力する電圧制御発振回路
（ＶＣＯ）９と、入力矩形波信号の周波数増加とともに
出力電圧が上昇する特性を有するチャージポンプ８で構
成される。
【００４８】入力端子１は電流リミッタ１３の電流入力
端子に接続され、電流リミッタ１３の電流出力端子はＮ
チャネルＭＯＳＦＥＴ４のドレイン端子３と接続されて
いる。ＮチャネルＭＯＳＦＥＴ４のソース端子５はパワ
ースイッチの出力端子６に接続されている。演算増幅器
１２の入力端子の一方は入力端子１に接続され、他方
は、出力端子６に接続されている。演算増幅器１２の出
力端子はＶＣ０９の制御電圧入力端子に接続されてい
る。ＶＣＯ９の出力端子はチャージポンプ８の昇圧動作
用クロック入力端子に接続されている。チャージポンプ
８の電圧出力端子はＮチャネルＭＯＳＦＥＴ４のゲート
端子７に接続されている。パワースイッチの制御端子１
０はチャージポンプ８の制御入力端子に接続されてい
る。また、電流リミッタ１３の過電流検出信号端子Limi
t から出力される過電流検出信号は、チャージポンプ８
の過電流検出信号入力端子に接続されている。
端子に接続され、電流リミッタ１３の電流出力端子はＮ
チャネルＭＯＳＦＥＴ４のドレイン端子３と接続されて
いる。ＮチャネルＭＯＳＦＥＴ４のソース端子５はパワ
ースイッチの出力端子６に接続されている。演算増幅器
１２の入力端子の一方は入力端子１に接続され、他方
は、出力端子６に接続されている。演算増幅器１２の出
力端子はＶＣ０９の制御電圧入力端子に接続されてい
る。ＶＣＯ９の出力端子はチャージポンプ８の昇圧動作
用クロック入力端子に接続されている。チャージポンプ
８の電圧出力端子はＮチャネルＭＯＳＦＥＴ４のゲート
端子７に接続されている。パワースイッチの制御端子１
０はチャージポンプ８の制御入力端子に接続されてい
る。また、電流リミッタ１３の過電流検出信号端子Limi
t から出力される過電流検出信号は、チャージポンプ８
の過電流検出信号入力端子に接続されている。
【００４９】以上の構成により、第２の実施の形態にお
いては、次のように動作および作用する。
いては、次のように動作および作用する。
【００５０】図２のパワースイッチは、制御端子１０に
入力される制御信号が「オフ状態」の場合は、チャージ
ポンプ８が昇圧動作を行わないため、ＮチャネルＭＯＳ
ＦＥＴ４のゲート電圧（ゲート端子７の電圧）がＭＯＳ
ＦＥＴの閾値電圧未満となり、ＮチャネルＭＯＳＦＥＴ
４のソース・ドレイン抵抗が大きい状態（「オフ状
態」）になるため、スイッチとしても「オフ状態」とな
る。
入力される制御信号が「オフ状態」の場合は、チャージ
ポンプ８が昇圧動作を行わないため、ＮチャネルＭＯＳ
ＦＥＴ４のゲート電圧（ゲート端子７の電圧）がＭＯＳ
ＦＥＴの閾値電圧未満となり、ＮチャネルＭＯＳＦＥＴ
４のソース・ドレイン抵抗が大きい状態（「オフ状
態」）になるため、スイッチとしても「オフ状態」とな
る。
【００５１】制御信号１０に入力される制御信号が「オ
ン状態」になると、チャージポンプ８が昇圧動作を行
い、電源電圧より高く、ＮチャネルＭＯＳＦＥＴ４にＮ
チャネルＭＯＳＦＥＴ４が概略オン状態になるゲート電
圧を供給するため、ＮチャネルＭＯＳＦＥＴ４のソース
・ドレイン抵抗値が１００ミリオーム程度まで低下し、
パワースイッチとして「オン動作」を行う。
ン状態」になると、チャージポンプ８が昇圧動作を行
い、電源電圧より高く、ＮチャネルＭＯＳＦＥＴ４にＮ
チャネルＭＯＳＦＥＴ４が概略オン状態になるゲート電
圧を供給するため、ＮチャネルＭＯＳＦＥＴ４のソース
・ドレイン抵抗値が１００ミリオーム程度まで低下し、
パワースイッチとして「オン動作」を行う。
【００５２】入力端子１と出力端子６に接続された演算
増幅器１２は、入力端子１と出力端子６の間の電位差を
検出している。この入出力端子間電圧ＶI −ＶO は、主
にＮチャネルＭＯＳＦＥＴ４のオン抵抗による電圧降下
であり、電流リミッタ１３は、その内部抵抗が非常に小
さく作られているため無視できる。演算増幅器１３で検
出された入出力端子間電圧は、演算増幅器内で適当な大
きさに増幅され、ＶＣＯ９に供給される。ＶＣＯ９は、
図３中の符号１４のように、該電圧に正の相関を持つ周
波数の矩形波信号を生成し、該矩形波信号をチャージポ
ンプ回路８に供給する。チャージポンプ回路８は、入力
される矩形波の周波数に対して図４中の符号１５のよう
な出力電圧特性を有している。
増幅器１２は、入力端子１と出力端子６の間の電位差を
検出している。この入出力端子間電圧ＶI −ＶO は、主
にＮチャネルＭＯＳＦＥＴ４のオン抵抗による電圧降下
であり、電流リミッタ１３は、その内部抵抗が非常に小
さく作られているため無視できる。演算増幅器１３で検
出された入出力端子間電圧は、演算増幅器内で適当な大
きさに増幅され、ＶＣＯ９に供給される。ＶＣＯ９は、
図３中の符号１４のように、該電圧に正の相関を持つ周
波数の矩形波信号を生成し、該矩形波信号をチャージポ
ンプ回路８に供給する。チャージポンプ回路８は、入力
される矩形波の周波数に対して図４中の符号１５のよう
な出力電圧特性を有している。
【００５３】したがって、パワースイッチの入出力間電
圧ＶI −ＶO が増加するにつれて、ＶＣＯ９に入力され
る電圧が上昇し、チャージポンプ８に入力される矩形波
信号の周波数も増加する。すると、チャージポンプ８の
出力電圧、つまり、ＮチャネルＭＯＳＦＥＴ４のゲート
電圧ＶG も増加することとなる。
圧ＶI −ＶO が増加するにつれて、ＶＣＯ９に入力され
る電圧が上昇し、チャージポンプ８に入力される矩形波
信号の周波数も増加する。すると、チャージポンプ８の
出力電圧、つまり、ＮチャネルＭＯＳＦＥＴ４のゲート
電圧ＶG も増加することとなる。
【００５４】ここで、ＮチャネルＭＯＳＦＥＴ４は、図
５中の符号１６のようなオン抵抗特性を有しているた
め、パワースイッチの入出力間電流が増加し、入出力電
圧ＶI−ＶO が増加するにつれてＮチャネルＭＯＳＦＥ
Ｔのオン抵抗が低くなり、ＮチャネルＭＯＳＦＥＴ４の
ソース・ドレイン間の電圧降下がそれだけ抑制される。
５中の符号１６のようなオン抵抗特性を有しているた
め、パワースイッチの入出力間電流が増加し、入出力電
圧ＶI−ＶO が増加するにつれてＮチャネルＭＯＳＦＥ
Ｔのオン抵抗が低くなり、ＮチャネルＭＯＳＦＥＴ４の
ソース・ドレイン間の電圧降下がそれだけ抑制される。
【００５５】結果的に、図６に示すように、本発明のパ
ワースイッチの電流−電圧特性１８は、従来例の電流電
圧特性１７に比べて、ソースドレイン間電流が増加して
も出力電圧の低下が少なくなる。
ワースイッチの電流−電圧特性１８は、従来例の電流電
圧特性１７に比べて、ソースドレイン間電流が増加して
も出力電圧の低下が少なくなる。
【００５６】なお、電流リミッタ１３は、過電流を検出
した場合、出力信号Limitをアクティブにしてチャージ
ポンプ回路８の動作を停止させ、パワースイッチに過電
流が流れるのを防止している。
した場合、出力信号Limitをアクティブにしてチャージ
ポンプ回路８の動作を停止させ、パワースイッチに過電
流が流れるのを防止している。
【００５７】
【発明の効果】以上説明したように、本発明によるチャ
ージポンプ内蔵型パワースイッチは、パワースイッチに
流れる電流量が増加した場合の電圧降下を抑制できるこ
とである。これにより、本発明のパワースイッチを使用
した機器において、消費電流が大きく変動した場合に
も、該機器内のデバイスに供給される電源電圧の変動が
小さくする事ができ、電源電圧変動による誤動作を防止
することができる。
ージポンプ内蔵型パワースイッチは、パワースイッチに
流れる電流量が増加した場合の電圧降下を抑制できるこ
とである。これにより、本発明のパワースイッチを使用
した機器において、消費電流が大きく変動した場合に
も、該機器内のデバイスに供給される電源電圧の変動が
小さくする事ができ、電源電圧変動による誤動作を防止
することができる。
【００５８】その理由は、本発明のパワースイッチは、
電圧降下の原因となっている内部ＮチャネルＭＯＳＦＥ
Ｔのオン抵抗を、パワースイッチに流れる電流の増加と
ともに、減少させることができる構造となっているため
である。
電圧降下の原因となっている内部ＮチャネルＭＯＳＦＥ
Ｔのオン抵抗を、パワースイッチに流れる電流の増加と
ともに、減少させることができる構造となっているため
である。
【図１】本発明によるチャージポンプ内蔵型パワースイ
ッチの第１の実施の形態を示すブロック図である
ッチの第１の実施の形態を示すブロック図である
【図２】第１の実施例を示すブロック図である。
【図３】第１の実施の形態のＶＣＯのＶＣＯ発振周波数
特性を表すグラフである。
特性を表すグラフである。
【図４】第１の実施の形態のチャージポンプのチャージ
ポンプ出力電圧特性を示すグラフである。
ポンプ出力電圧特性を示すグラフである。
【図５】第１の実施の形態のＮチャネルＭＯＳＦＥＴの
オン抵抗特性を示すグラフである。
オン抵抗特性を示すグラフである。
【図６】第１の実施の形態のチャージポンプ内蔵型パワ
ースイッチの電流電圧特性を示すグラフである。
ースイッチの電流電圧特性を示すグラフである。
【図７】本発明による第２の実施の形態を示すブロック
図である。
図である。
【図８】第１の実施例のＶＣＯのＶＣＯ発振周波数特性
を示すグラフである。
を示すグラフである。
【図９】第１の実施例のチャージポンプのチャージポン
プ出力電圧特性を示すすグラフである。
プ出力電圧特性を示すすグラフである。
【図１０】第１の実施例のＮチャネルＭＯＳＦＥＴのオ
ン抵抗特性を示すグラフである。
ン抵抗特性を示すグラフである。
【図１１】第１の実施例のチャージポンプ内蔵型パワー
スイッチの電流電圧特性を示すグラフである。
スイッチの電流電圧特性を示すグラフである。
【図１２】従来のチャージポンプ内蔵型パワースイッチ
を示すブロック図である。
を示すブロック図である。
１ 入力端子 ２ 電流検出回路 ３ ドレイン端子 ４ ＮチャネルＭＯＳＦＥＴ ５ ソース端子 ６ 出力端子 ７ ゲート端子 ８ チャージポンプ回路 ９ ＶＣＯ ｌＯ 制御端子 １１ 固定抵抗器 １２ 演算増幅器 １３ 電流リミツタ １４ ＶＣＯ発振周波数特性 １５ チャージポンプ出力電圧特性 １６ ＮチャネルＭＯＳＦＥＴオン抵抗特性 １７ 従来例の電流電圧特性 １８ 電流電圧特性 １９ ０ＳＣ ２０ 第１の実施例のＶＣＯ発振周波数特性 ２１ 第１の実施例のチャージポンプ出力電圧特性 ２２ 第１の実施例のＮチャネルＭＯＳＦＥＴオン抵抗
特性 ２３ 第１の実施例の電流電圧特性 ２４ 従来例の電流電圧特性
特性 ２３ 第１の実施例の電流電圧特性 ２４ 従来例の電流電圧特性
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G05F 1/445,1/56 G05F 1/613,1/618 H02M 1/00 - 1/30 H03K 17/00 - 17/70
Claims (11)
- 【請求項１】入力端子と出力端子間に、直列に、ソース
端子とドレイン端子を接続して挿入された電界効果トラ
ンジスタのゲート電圧を、制御端子に入力されたスイッ
チ信号に応じて制御し、前記電界効果トランジスタのソ
ース・ドレイン間電流をオン／オフすることによりスイ
ッチ動作を行うパワースイッチにおいて、前記電界効果トランジスタとして、 ソース・ドレイン間
電圧よりも高いゲート電圧が印加されたときにスイッチ
オン動作を行うオン抵抗の極めて小さい電界効果トラン
ジスタを用い、 前記入力端子と出力端子間を流れる電流値を検出し、検
出した電流値に比例する制御電圧を出力する電流検出回
路と、 前記電流検出回路から制御電圧を供給され、この制御電
圧に正の相関を持つ周波数の矩形波信号を生成して出力
する電圧制御発振回路と、 前記電圧制御発振回路からの矩形波信号が入力され、前
記入力端子と出力端子間を流れる電流に正の相関を持
ち、前記電界効果トランジスタのしきい値電圧以上で、
電界効果トランジスタのオン抵抗が十分小さくかつゲー
ト電圧の増加と共に緩やかに減少する状態の電圧範囲の
電圧を、前記電界効果トランジスタのゲート端子に出力
するチャージポンプと、 を備えることを特徴とするパワースイッチ。 - 【請求項２】前記電流検出回路は、前記回路電流値を電
圧値に変換する固定抵抗器と、その電圧値を所要の増幅
率で増幅する高インピーダンス特性の演算増幅器とから
なっていることを特徴とする請求項１に記載のパワース
イッチ。 - 【請求項３】前記固定抵抗器に並列に接続されて、この
固定抵抗器の入出力両端の電位差を監視して前記回路電
流値が規定値を超えて過電流となったとき、前記チャー
ジポンプ回路の動作をオフにするオフ信号を出力する過
電流防止用の電流リミッタを有していることを特徴とす
る請求項２に記載のパワースイッチ。 - 【請求項４】前記電界効果トランジスタが、Ｎチャネル
ＭＯＳ形であることを特徴とする請求項１〜３のいずれ
かに記載のパワースイッチ。 - 【請求項５】入力端子と出力端子間に、直列に、ソース
端子とドレイン端子を接続して挿入された電界効果トラ
ンジスタのゲート電圧を、制御端子に入力されたスイッ
チ信号に応じて制御し、前記電界効果トランジスタのソ
ース・ドレイン間電流をオン／オフすることによりスイ
ッチ動作を行うパワースイッチにおいて、前記電界効果トランジスタとして、 ソース・ドレイン間
電圧よりも高いゲート電圧が印加されたときにスイッチ
オン動作を行うオン抵抗値の極めて小さい電界効果トラ
ンジスタを用い、 前記入力端子と出力端子間の電圧値を検出し、検出した
電圧値に比例する制御電圧を出力する電圧検出回路と、 前記電圧検出回路から制御電圧を供給され、この制御電
圧に正の相関を持つ周波数の矩形波信号を生成して出力
する電圧制御発振回路と、 前記電圧制御発振回路からの矩形波信号が入力され、前
記入力端子と出力端子間の電圧に正の相関を持ち、前記
電界効果トランジスタのしきい値電圧以上で、電界効果
トランジスタのオン抵抗が十分小さくかつゲート電圧の
増加と共に緩やかに減少する状態の電圧範囲の電圧を、
前記電界効果トランジスタのゲート端子に出力するチャ
ージポンプと、 を備えることを特徴とするパワースイッチ。 - 【請求項６】前記電圧検出手段が、所要の増幅率を有し
て入力端子が高インピーダンス特性の演算増幅器である
ことを特徴とする請求項５に記載のパワースイッチ。 - 【請求項７】前記電界効果トランジスタが、Ｎチャネル
ＭＯＳ形であることを特徴とする請求項５または６に記
載のパワースイッチ。 - 【請求項８】入力端子と出力端子間に、直列に、ソース
端子とドレイン端子を接続して挿入された電界効果トラ
ンジスタのゲート電圧を、制御端子に入力されたスイッ
チ信号に応じて制御し、前記電界効果トランジスタのソ
ース・ドレイン間電流をオン／オフすることによりスイ
ッチ動作を行うパワースイッチを用いた電圧制御方法に
おいて、前記電界効果トランジスタとして、 ソース・ドレイン間
電圧よりも高いゲート電圧が印加されたときにスイッチ
オン動作を行うオン抵抗値の極めて小さい電界効果トラ
ンジスタをスイッチング素子として用い、 電流検出回路を用いて、前記入力端子と出力端子間を流
れる電流値を検出し、検出した電流値に比例する制御電
圧を出力し、 前記電流検出回路から制御電圧を供給され、この制御電
圧に正の相関を持つ周波数の矩形波信号を生成して出力
する電圧制御発振回路と、前記電圧制御発振回路からの
矩形波信号を受け取るチャージポンプを用いて、前記入
力端子と出力端子間を流れる電流に正の相関を持ち、前
記電界効果トランジスタのしきい値電圧以上で、電界効
果トランジスタのオン抵抗が十分小さくかつゲート電圧
の増加と共に緩やかに減少する状態の電圧範囲の電圧
を、前記電界効果トランジスタのゲート端子に印加する
ことにより前記電界効果トランジスタのソース・ドレイ
ン間の電圧降下を抑制する、ことを特徴とするパワース
イッチを用いた電圧制御方法。 - 【請求項９】前記回路電流値を固定抵抗器によって電圧
値に変換し、この電圧値を演算増幅器によって増幅する
ことを特徴とする請求項８に記載のパワースイッチを用
いた電圧制御方法。 - 【請求項１０】入力端子と出力端子間に、直列に、ソー
ス端子とドレイン端子を接続して挿入された電界効果ト
ランジスタのゲート電圧を、制御端子に入力されたスイ
ッチ信号に応じて制御し、前記電界効果トランジスタの
ソース・ドレイン間電流がオン／オフすることによりス
イッチ動作を行うパワースイッチを用いた電圧制御方法
において、前記電界効果トランジスタとして、 ソース・ドレイン間
電圧よりも高いゲート電圧が印加されたときにスイッチ
オン動作を行うオン抵抗値の極めて小さい電界効果トラ
ンジスタをスイッチング素子として用い、 電圧検出回路を用いて、前記入力端子と出力端子間の電
圧値を検出し、検出した電圧値に比例する制御電圧を出
力し、 前記電圧検出回路から制御電圧を供給され、この制御電
圧に正の相関を持つ周波数の矩形波信号を生成して出力
する電圧制御発振回路と、前記電圧制御発振回路からの
矩形波信号を受け取るチャージポンプを用いて、前記入
力端子と出力端子間の電圧に正の相関を持ち、前記電界
効果トランジスタのしきい値電圧以上で、電界効果トラ
ンジスタのオン抵抗が十分小さくかつゲート電圧の増加
と共に緩やかに減少する状態の電圧範囲の電圧を、前記
電界効果トランジスタのゲート端子に印加することによ
り、前記電界効果トランジスタのソース・ドレイン間の
電圧降下を抑制する、ことを特徴とするパワースイッチ
を用いた電圧制御方法。 - 【請求項１１】前記電界効果トランジスタが、Ｎチャネ
ルＭＯＳ形であることを特徴とする請求項８〜１０のい
ずれかに記載のパワースイッチを用いた電圧制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13310197A JP3259658B2 (ja) | 1997-05-23 | 1997-05-23 | パワースイッチおよびそれを用いた電圧制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13310197A JP3259658B2 (ja) | 1997-05-23 | 1997-05-23 | パワースイッチおよびそれを用いた電圧制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10326117A JPH10326117A (ja) | 1998-12-08 |
| JP3259658B2 true JP3259658B2 (ja) | 2002-02-25 |
Family
ID=15096853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13310197A Expired - Fee Related JP3259658B2 (ja) | 1997-05-23 | 1997-05-23 | パワースイッチおよびそれを用いた電圧制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3259658B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117439013B (zh) * | 2023-11-29 | 2024-10-01 | 无锡力芯微电子股份有限公司 | 一种快速过压响应的负载开关芯片 |
-
1997
- 1997-05-23 JP JP13310197A patent/JP3259658B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10326117A (ja) | 1998-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7420356B2 (en) | Current direction detection circuit and switching regulator having the same | |
| US5892400A (en) | Amplifier using a single polarity power supply and including depletion mode FET and negative voltage generator | |
| US6768370B2 (en) | Internal voltage step-down circuit | |
| JPH05315852A (ja) | 電流制限回路および電流制限回路用定電圧源 | |
| US7005881B2 (en) | Current sensing for power MOSFET operable in linear and saturated regions | |
| US6346834B1 (en) | Power on reset circuit | |
| US5892389A (en) | Method and circuit for current limiting of DC-DC regulators | |
| JPH057931B2 (ja) | ||
| US20060202737A1 (en) | Method and circuit for driving a gate of a MOS transistor negative | |
| JP2003264455A (ja) | 出力回路装置 | |
| JP2882366B2 (ja) | 突入電流制限型チャージポンプ昇圧回路 | |
| KR20020067531A (ko) | 부트스트랩형 이중 게이트 클래스 ｅ 증폭기 회로 | |
| JP7173915B2 (ja) | 電源回路 | |
| JP2003114727A (ja) | 電源回路 | |
| US20050162189A1 (en) | Current limiter of output transistor | |
| JP3259658B2 (ja) | パワースイッチおよびそれを用いた電圧制御方法 | |
| JP3543509B2 (ja) | 電圧安定化回路 | |
| JP3089873B2 (ja) | 出力回路 | |
| EP0496424A2 (en) | Constant-voltage generating circuit | |
| KR100935513B1 (ko) | 프로세스변수 보상을 갖는 능동 바이어스 회로를 위한전류 셧다운회로 | |
| US6603295B2 (en) | Circuit configuration for the generation of a reference voltage | |
| KR960038968A (ko) | 반도체 메모리장치의 전원전압발생회로 | |
| EP1319206A1 (en) | Biasing circuits | |
| US6556055B2 (en) | Drive circuit for controlled edge power elements | |
| JP3429969B2 (ja) | バイアス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071214 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081214 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |