JP3121131B2 - 低温高圧のシリコン蒸着方法 - Google Patents
低温高圧のシリコン蒸着方法Info
- Publication number
- JP3121131B2 JP3121131B2 JP04206715A JP20671592A JP3121131B2 JP 3121131 B2 JP3121131 B2 JP 3121131B2 JP 04206715 A JP04206715 A JP 04206715A JP 20671592 A JP20671592 A JP 20671592A JP 3121131 B2 JP3121131 B2 JP 3121131B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- silicon
- gas
- chamber
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/24—Deposition of silicon only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical Vapour Deposition (AREA)
Description
【０００１】この発明は、高成長速度で、ドーピングさ
れていない又はドーピングされているシリコンを蒸着さ
せるプロセスに関する。特に、この発明は、実用的な蒸
着速度で単一ウェーハーチャンバ内で、ドーピングされ
又はドーピングされていないシリコンを蒸着させるプロ
セスに関する。
れていない又はドーピングされているシリコンを蒸着さ
せるプロセスに関する。特に、この発明は、実用的な蒸
着速度で単一ウェーハーチャンバ内で、ドーピングされ
又はドーピングされていないシリコンを蒸着させるプロ
セスに関する。
【０００２】
【従来技術とその問題点】在来の従来技術によると、ド
ーピングされ又はドーピングされていないシリコンは低
圧化学蒸着プロセス（ＬＰＣＶＤ）によって実行され
る。シラン、ジシラン、四塩化シリコン等々のガス源
（これは、ホスフィン又はアルシンなどのドーパント・
ガスを運ぶことも出来る）が、シリコン層が蒸着される
べき基板を内蔵するチャンバに供給される。該基板は蒸
着温度に熱せられ、該チャンバに供給されたガスはそこ
で分解し、そこでシリコンが該基板の表面に蒸着する。
ーピングされ又はドーピングされていないシリコンは低
圧化学蒸着プロセス（ＬＰＣＶＤ）によって実行され
る。シラン、ジシラン、四塩化シリコン等々のガス源
（これは、ホスフィン又はアルシンなどのドーパント・
ガスを運ぶことも出来る）が、シリコン層が蒸着される
べき基板を内蔵するチャンバに供給される。該基板は蒸
着温度に熱せられ、該チャンバに供給されたガスはそこ
で分解し、そこでシリコンが該基板の表面に蒸着する。
【０００３】これらのシステムは一般的には約２００〜
４００mTorr の圧力で運転されるので、低圧の名称があ
る。しかし、この様な圧力ではシリコン蒸着速度は非常
に遅くて、ドーピングされないシリコンについては毎分
約１００Å程度であり、ドーピングされるシリコンにつ
いては僅かに毎分約５０Å程度である。従来技術のプロ
セスは、例えば約１００個におよぶ、複数の基板を一度
にチャンバ内に装填して処理することによって蒸着速度
の遅さを補っている。
４００mTorr の圧力で運転されるので、低圧の名称があ
る。しかし、この様な圧力ではシリコン蒸着速度は非常
に遅くて、ドーピングされないシリコンについては毎分
約１００Å程度であり、ドーピングされるシリコンにつ
いては僅かに毎分約５０Å程度である。従来技術のプロ
セスは、例えば約１００個におよぶ、複数の基板を一度
にチャンバ内に装填して処理することによって蒸着速度
の遅さを補っている。
【０００４】図１に示されているＬＰＣＶＤシステムで
は、チャンバ１０は、複数のシリコン・ウェーハー１２
を担持するボート１１を包含する。ガス源１３からのガ
ス供給は、流量コントローラ１４によって制御されて、
ガス入口ポート１５からチャンバ１０に入る。ガス供給
は、ウェーハー１２を横切って矢印の方向に維持され
る。チャンバ１０内の低圧は、排気システム１６によっ
て維持される。供給ガスの濃度は、排気システム１６に
向かって流れる間に低下する可能性があるので、チャン
バは、別々に制御される３個のヒーター要素１７も包含
しており、これはチャンバ１０内の反応ガスの濃度の変
動を補正するためにチャンバ１０内の温度を変化させ
る。
は、チャンバ１０は、複数のシリコン・ウェーハー１２
を担持するボート１１を包含する。ガス源１３からのガ
ス供給は、流量コントローラ１４によって制御されて、
ガス入口ポート１５からチャンバ１０に入る。ガス供給
は、ウェーハー１２を横切って矢印の方向に維持され
る。チャンバ１０内の低圧は、排気システム１６によっ
て維持される。供給ガスの濃度は、排気システム１６に
向かって流れる間に低下する可能性があるので、チャン
バは、別々に制御される３個のヒーター要素１７も包含
しており、これはチャンバ１０内の反応ガスの濃度の変
動を補正するためにチャンバ１０内の温度を変化させ
る。
【０００５】図２は、他の従来技術のＬＰＣＶＤバッチ
型シリコン蒸着チャンバを示す。このチャンバ内に、複
数のウェーハー２１が垂直に積み重ねられ、ガス、イン
ジェクタ２２の複数の穴２３を通して反応ガスが注入さ
れる。ガス、インジェクタ２２は、ウェーハー２１の二
つの列の間にある。このチャンバ内の低圧は、充分な蒸
着均一度を可能にするので、蒸着をバッチ型プロセスで
行うことが出来る。
型シリコン蒸着チャンバを示す。このチャンバ内に、複
数のウェーハー２１が垂直に積み重ねられ、ガス、イン
ジェクタ２２の複数の穴２３を通して反応ガスが注入さ
れる。ガス、インジェクタ２２は、ウェーハー２１の二
つの列の間にある。このチャンバ内の低圧は、充分な蒸
着均一度を可能にするので、蒸着をバッチ型プロセスで
行うことが出来る。
【０００６】ガス圧と温度とを慎重に調整することによ
って、この様にして滑らかで均一なシリコン・フィルム
を基板上に蒸着させることが出来るけれども、例えば停
電や、供給ガス中の不純物など、蒸着中に不具合が生じ
ると、大量のウェーハーのバッチが傷物になり、役に立
たなくなる。更に、もっと新しい装置は、シリコン・ガ
リウム砒素などの素子を基板に作成する複数のプロセス
・ステップのために複数のチャンバを使用する。一連
の、相互に結合した、全て真空のチャンバ内で、単一の
ウェーハーに対して幾つかのプロセスが順次行われる。
これにより、プロセス・ステップ間で圧力を上げたり下
げたりする必要が無くなる（この様な必要は、コストが
かかると共に、基板を周囲の汚染物にさらすことにな
る。）しかし、ＬＰＣＶＤプロセスにおけるシリコンの
蒸着は遅いので、一度に一つのウェーハーを処理するの
に要する時間は不当に長く、装置を製造するコストを大
いに増大させる。更に、シリコン蒸着ステップは、複数
段階プロセス装置における障害となる。
って、この様にして滑らかで均一なシリコン・フィルム
を基板上に蒸着させることが出来るけれども、例えば停
電や、供給ガス中の不純物など、蒸着中に不具合が生じ
ると、大量のウェーハーのバッチが傷物になり、役に立
たなくなる。更に、もっと新しい装置は、シリコン・ガ
リウム砒素などの素子を基板に作成する複数のプロセス
・ステップのために複数のチャンバを使用する。一連
の、相互に結合した、全て真空のチャンバ内で、単一の
ウェーハーに対して幾つかのプロセスが順次行われる。
これにより、プロセス・ステップ間で圧力を上げたり下
げたりする必要が無くなる（この様な必要は、コストが
かかると共に、基板を周囲の汚染物にさらすことにな
る。）しかし、ＬＰＣＶＤプロセスにおけるシリコンの
蒸着は遅いので、一度に一つのウェーハーを処理するの
に要する時間は不当に長く、装置を製造するコストを大
いに増大させる。更に、シリコン蒸着ステップは、複数
段階プロセス装置における障害となる。
【０００７】よって、複数段階反応装置における単一基
板へのシリコン蒸着の処理量を向上させるプロセスが大
いに望ましい。
板へのシリコン蒸着の処理量を向上させるプロセスが大
いに望ましい。
【０００８】
【発明の概要】本発明は、基板上にドープされたかまた
はドープされていない非結晶または多結晶のシリコンま
たはそれらの混合物を蒸着する方法であって、ａ）温度
を制御する手段を備えた光透過式単一基板型化学蒸着真
空チャンバに基板を装填し、ｂ）前記基板をランプ加熱
し、ｃ）前記基板の前記温度を６００°Ｃ〜７５０°Ｃ
に制御し、ｄ）前記チャンバにモノシラン、ジシラン、
ドーパント・ガスと混合されたモノシラン、及びドーパ
ント・ガスと混合されたジシランからなるグループから
選択されたシランを反応ガスとして加え、ｅ）前記基板
表面に前記反応ガスを流し、ｆ）所望の厚みのシリコン
層が得られるまで前記チャンバの圧力を約１０〜３５０
トルに維持し、ｇ）結果としての成長速度が毎分５００
Åよりも大きいことを特徴とする方法を提供する。本発
明の方法では、前記圧力は、２５〜３５０トルに維持さ
れるようにしてもよい。本発明の方法では、前記基板温
度は、非結晶シリコンを生成するために制御されるよう
にしてもよい。本発明の方法では、前記基板温度は、非
結晶シリコンと多結晶シリコンの混合物を生成するため
に制御されるようにしてもよい。本発明の方法では、前
記基板温度は、多結晶シリコンを生成するために制御さ
れるようにしてもよい。本発明の方法では、前記ドーパ
ント・ガスは、ホスフィン及びアルシンで構成されてい
るグループから選択されるようにしてもよい。本発明の
方法では、前記基板は、前記真空チャンバに装填された
後に回転されるようにしてもよい。本発明者は、単一基
板ＣＶＤチャンバ内の圧力を高めることによって、ドー
ピングされ又はドーピングされていないシリコンの蒸着
速度を大いに高めることが出来ることを発見した。約２
５〜３５０Torrのガス圧で５００〜３０００Åの蒸着速
度を達成することが出来る。
はドープされていない非結晶または多結晶のシリコンま
たはそれらの混合物を蒸着する方法であって、ａ）温度
を制御する手段を備えた光透過式単一基板型化学蒸着真
空チャンバに基板を装填し、ｂ）前記基板をランプ加熱
し、ｃ）前記基板の前記温度を６００°Ｃ〜７５０°Ｃ
に制御し、ｄ）前記チャンバにモノシラン、ジシラン、
ドーパント・ガスと混合されたモノシラン、及びドーパ
ント・ガスと混合されたジシランからなるグループから
選択されたシランを反応ガスとして加え、ｅ）前記基板
表面に前記反応ガスを流し、ｆ）所望の厚みのシリコン
層が得られるまで前記チャンバの圧力を約１０〜３５０
トルに維持し、ｇ）結果としての成長速度が毎分５００
Åよりも大きいことを特徴とする方法を提供する。本発
明の方法では、前記圧力は、２５〜３５０トルに維持さ
れるようにしてもよい。本発明の方法では、前記基板温
度は、非結晶シリコンを生成するために制御されるよう
にしてもよい。本発明の方法では、前記基板温度は、非
結晶シリコンと多結晶シリコンの混合物を生成するため
に制御されるようにしてもよい。本発明の方法では、前
記基板温度は、多結晶シリコンを生成するために制御さ
れるようにしてもよい。本発明の方法では、前記ドーパ
ント・ガスは、ホスフィン及びアルシンで構成されてい
るグループから選択されるようにしてもよい。本発明の
方法では、前記基板は、前記真空チャンバに装填された
後に回転されるようにしてもよい。本発明者は、単一基
板ＣＶＤチャンバ内の圧力を高めることによって、ドー
ピングされ又はドーピングされていないシリコンの蒸着
速度を大いに高めることが出来ることを発見した。約２
５〜３５０Torrのガス圧で５００〜３０００Åの蒸着速
度を達成することが出来る。
【０００９】
【実施例】本発明によると、単一の基板が複数チャンバ
反応装置のチャンバに装填され、ウェーハーの温度が所
望の蒸着温度に調整され、所望の圧力で所望の期間にわ
たって蒸着ガスを該チャンバに供給してドーピングされ
又はドーピングされていないシリコンを所望の厚みに蒸
着させる。
反応装置のチャンバに装填され、ウェーハーの温度が所
望の蒸着温度に調整され、所望の圧力で所望の期間にわ
たって蒸着ガスを該チャンバに供給してドーピングされ
又はドーピングされていないシリコンを所望の厚みに蒸
着させる。
【００１０】ドーピングされ又はドーピングされていな
いシリコンの蒸着速度を向上させるために、該チャンバ
内の圧力を約１０〜３５０Torrに、好ましくは約２５な
いし約１５０Torrに維持しなければならない。このよう
な圧力で、毎分約３０００Åに及ぶシリコン蒸着速度を
達成することが出来る。より低い圧力では、蒸着速度は
毎分約５００Åまで低下するが、これは、毎分約１００
０Åの実用的な速度を幾分下回る。約３５０Torr以上で
は、反応チャンバの壁や固定物に相当な量の蒸着が起こ
り、基板を汚染する恐れのある微粒子も形成する恐れが
あるが、これは望ましくない。本発明によると、蒸着速
度が予想外に大きく向上するので、依然として複数基板
バッチ処理と競合する様な時間で単一基板処理を行うこ
とが可能である。
いシリコンの蒸着速度を向上させるために、該チャンバ
内の圧力を約１０〜３５０Torrに、好ましくは約２５な
いし約１５０Torrに維持しなければならない。このよう
な圧力で、毎分約３０００Åに及ぶシリコン蒸着速度を
達成することが出来る。より低い圧力では、蒸着速度は
毎分約５００Åまで低下するが、これは、毎分約１００
０Åの実用的な速度を幾分下回る。約３５０Torr以上で
は、反応チャンバの壁や固定物に相当な量の蒸着が起こ
り、基板を汚染する恐れのある微粒子も形成する恐れが
あるが、これは望ましくない。本発明によると、蒸着速
度が予想外に大きく向上するので、依然として複数基板
バッチ処理と競合する様な時間で単一基板処理を行うこ
とが可能である。
【００１１】このプロセスは、ドーピングされていない
シリコン層及びドーピングされていないシリコン層の両
方を蒸着させるために経済的である。シラン、ジシラ
ン、四塩化シリコン、三塩化シリコン、二塩化シリコン
等々を使って、ドーピングされていないシリコンを蒸着
させることが出来る。蒸着されるシリコンの正確な結晶
学的性質は、蒸着の温度に依存する。例えば、約６００
〜６５０℃の低蒸着温度では、蒸着されるシリコンは主
として非晶質である。幾分高い、約６５０〜６９０℃の
温度では、非晶質及びポリシリコンの混合物が得られ
る。もっと高い約６９０〜７５０℃の温度では、蒸着す
るシリコンは主として多結晶シリコンとなる。
シリコン層及びドーピングされていないシリコン層の両
方を蒸着させるために経済的である。シラン、ジシラ
ン、四塩化シリコン、三塩化シリコン、二塩化シリコン
等々を使って、ドーピングされていないシリコンを蒸着
させることが出来る。蒸着されるシリコンの正確な結晶
学的性質は、蒸着の温度に依存する。例えば、約６００
〜６５０℃の低蒸着温度では、蒸着されるシリコンは主
として非晶質である。幾分高い、約６５０〜６９０℃の
温度では、非晶質及びポリシリコンの混合物が得られ
る。もっと高い約６９０〜７５０℃の温度では、蒸着す
るシリコンは主として多結晶シリコンとなる。
【００１２】ＣＶＤによって，一般には比較的に遅い蒸
着速度で、ドーピングされたシリコン層を作ることも出
来る。更に、図１及び２の装置内での従来技術のＬＰＣ
ＶＤ蒸着プロセスは、不均一な厚みのフィルムを生じさ
せる。供給ガスは、シリコン前駆物質ガスに適当な量の
ドーパント・ガスを混合するために調整される。例え
ば、小量のホスフィンを加えて、リンをドーピングした
シリコンを作ることが出来、小量のアルシンを加えて砒
素をドーピングしたシリコンを作ることが出来る。
着速度で、ドーピングされたシリコン層を作ることも出
来る。更に、図１及び２の装置内での従来技術のＬＰＣ
ＶＤ蒸着プロセスは、不均一な厚みのフィルムを生じさ
せる。供給ガスは、シリコン前駆物質ガスに適当な量の
ドーパント・ガスを混合するために調整される。例え
ば、小量のホスフィンを加えて、リンをドーピングした
シリコンを作ることが出来、小量のアルシンを加えて砒
素をドーピングしたシリコンを作ることが出来る。
【００１３】本プロセスは、従来技術の層より均一な厚
みのドーピングされたシリコン層について大幅に向上し
た蒸着速度をもたらす。本プロセスについて、図３を参
照して更に説明をする。図３は、ドーピングされ或いは
ドーピングされていないシリコン層のいずれをも商業的
に魅力のある速度で蒸着させることの出来る単一ウェー
ハー反応装置３１を示す。この反応装置は、ウェーハー
３５などの単一基板を装填することの出来る反応チャン
バ３０を画定する頂壁３２、側壁３３及び低壁３４を有
する。ウェーハー３５はペデスタル３６上に置かれる
が、これは、円筒対称なウェーハーについて時間平均さ
れた環境を提供するためにモーター３７によって回転さ
せられる。ウェーハー３５は、大強度ランプ３８及び３
９からの光によって熱せられる。ランプ３８及び３９か
らの光がチャンバ３０に入れる様にするために、頂壁３
２と低壁３４とは光に対して実質的に透明であるべきで
ある。石英は、可視周波数及び紫外周波数の光に対して
透明であり、これらの壁を横切っての大きな圧力差を支
えることの出来る比較的に強度の大きな材料であり、低
い脱ガス速度を有するので、頂壁３２及び底壁３４のた
めには特に有益な選択肢である。
みのドーピングされたシリコン層について大幅に向上し
た蒸着速度をもたらす。本プロセスについて、図３を参
照して更に説明をする。図３は、ドーピングされ或いは
ドーピングされていないシリコン層のいずれをも商業的
に魅力のある速度で蒸着させることの出来る単一ウェー
ハー反応装置３１を示す。この反応装置は、ウェーハー
３５などの単一基板を装填することの出来る反応チャン
バ３０を画定する頂壁３２、側壁３３及び低壁３４を有
する。ウェーハー３５はペデスタル３６上に置かれる
が、これは、円筒対称なウェーハーについて時間平均さ
れた環境を提供するためにモーター３７によって回転さ
せられる。ウェーハー３５は、大強度ランプ３８及び３
９からの光によって熱せられる。ランプ３８及び３９か
らの光がチャンバ３０に入れる様にするために、頂壁３
２と低壁３４とは光に対して実質的に透明であるべきで
ある。石英は、可視周波数及び紫外周波数の光に対して
透明であり、これらの壁を横切っての大きな圧力差を支
えることの出来る比較的に強度の大きな材料であり、低
い脱ガス速度を有するので、頂壁３２及び底壁３４のた
めには特に有益な選択肢である。
【００１４】反応ガスは、ガス入口ポート３１０からウ
ェーハー３５を横切って排気ポート３１１へ流れる。ガ
ス入口ポート３１０は、いろいろなガスのうちの一つ又
はその混合物が複数のパイプを介してこのスロットに入
らせるガス・マニホールドに接続されている。これらの
パイプの入力端の位置と、ガス濃度及び／又はこれらの
パイプの各々を通して流量とは、処理の均一性を最適に
する反応ガス流量及び濃度プロフィールを作る様に選択
される。ウェーハーの回転と、ランプ３８及び３９から
の熱に起因する温度勾配とは、反応チャンバ３０内のガ
スの流れプロフィールに大きな影響を及ぼすけれども、
その流れプロフィールの支配的な形は、ガス入口ポート
からウェーハーを横切って排気ポート３１１まで層流で
ある。
ェーハー３５を横切って排気ポート３１１へ流れる。ガ
ス入口ポート３１０は、いろいろなガスのうちの一つ又
はその混合物が複数のパイプを介してこのスロットに入
らせるガス・マニホールドに接続されている。これらの
パイプの入力端の位置と、ガス濃度及び／又はこれらの
パイプの各々を通して流量とは、処理の均一性を最適に
する反応ガス流量及び濃度プロフィールを作る様に選択
される。ウェーハーの回転と、ランプ３８及び３９から
の熱に起因する温度勾配とは、反応チャンバ３０内のガ
スの流れプロフィールに大きな影響を及ぼすけれども、
その流れプロフィールの支配的な形は、ガス入口ポート
からウェーハーを横切って排気ポート３１１まで層流で
ある。
【００１５】ドーピングされていないシリコン層をシリ
コン・ウェーハー上に作る典型的なプロセスでは、毎分
約１０リットルの水素を該チャンバの中に送り込み、ウ
ェーハー温度が６５０℃に達した後に約５２５sccmのシ
ランを加えることによって８０Torrの圧力を真空チャン
バ内に維持した。約５０：５０の多結晶シリコン及び非
晶質シリコンの混合物が毎分２０００Åの速度で蒸着さ
せた。
コン・ウェーハー上に作る典型的なプロセスでは、毎分
約１０リットルの水素を該チャンバの中に送り込み、ウ
ェーハー温度が６５０℃に達した後に約５２５sccmのシ
ランを加えることによって８０Torrの圧力を真空チャン
バ内に維持した。約５０：５０の多結晶シリコン及び非
晶質シリコンの混合物が毎分２０００Åの速度で蒸着さ
せた。
【００１６】約７００℃の、比較的に高いウェーハー温
度で、約２５０sccmを使って、蒸着したシリコンは多結
晶シリコンであった。６５０℃の温度で５２５sccmのシ
ランと、３００sccmの、ホスフィン１％を含む水素との
混合物を供給することによって、リンをドーピングした
多結晶シリコンが図３のチャンバにおいてウェーハー上
に蒸着された。その結果として得られたシリコン層は、
約1.５×１０21cm-3のリンを含有しており、毎分約１５
００Åの速度で蒸着させた。
度で、約２５０sccmを使って、蒸着したシリコンは多結
晶シリコンであった。６５０℃の温度で５２５sccmのシ
ランと、３００sccmの、ホスフィン１％を含む水素との
混合物を供給することによって、リンをドーピングした
多結晶シリコンが図３のチャンバにおいてウェーハー上
に蒸着された。その結果として得られたシリコン層は、
約1.５×１０21cm-3のリンを含有しており、毎分約１５
００Åの速度で蒸着させた。
【００１７】特定の圧力、温度及び特定の種類の反応チ
ャンバを参照して本発明を説明したけれども、当業者
は、他の圧力、温度、ガス原料蒸着チャンバを代用する
ことが出来、それらをここに含めるものとする。本発明
は、特許請求の範囲の欄の記載内容によってのみ限定さ
れるものとする。
ャンバを参照して本発明を説明したけれども、当業者
は、他の圧力、温度、ガス原料蒸着チャンバを代用する
ことが出来、それらをここに含めるものとする。本発明
は、特許請求の範囲の欄の記載内容によってのみ限定さ
れるものとする。
【図１】ウェーハーのバッチ上にドーピングされ又はド
ーピングされていないシリコン層を蒸着するための在来
のＬＰＣＶＤ反応装置を示す。
ーピングされていないシリコン層を蒸着するための在来
のＬＰＣＶＤ反応装置を示す。
【図２】ウェーハーのバッチ上にドーピングされ又はド
ーピングされていないシリコン層を蒸着するための他の
既存のＬＰＣＶＤ反応装置を示す。
ーピングされていないシリコン層を蒸着するための他の
既存のＬＰＣＶＤ反応装置を示す。
【図３】本発明に従って高圧でシリコンをウェーハー上
に蒸着する単一ウェーハー反応装置を示す。
に蒸着する単一ウェーハー反応装置を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イスラエル ベイングラス アメリカ合衆国 カリフォルニア州 94087 サニーヴェイル エルソナ コ ート 1330 (72)発明者 ディヴィッド ケイ カールソン アメリカ合衆国 カリフォルニア州 95051 サンタ クララ ダンディー ドライヴ 2308 (56)参考文献 特開 昭62−177912（ＪＰ，Ａ) 特開 昭54−4066（ＪＰ，Ａ) 特開 昭63−6836（ＪＰ，Ａ) 特開 昭60−36662（ＪＰ，Ａ) 特開 昭63−258016（ＪＰ，Ａ)
Claims (7)
- 【請求項１】 基板上にドープされたかまたはドープさ
れていない非結晶または多結晶のシリコンまたはそれら
の混合物を蒸着する方法であって、 ａ）温度を制御する手段を備えた光透過式単一基板型化
学蒸着真空チャンバに基板を装填し、 ｂ）前記基板をランプ加熱し、 ｃ）前記基板の前記温度を６００°Ｃ〜７５０°Ｃに制
御し、 ｄ）前記チャンバにモノシラン、ジシラン、ドーパント
・ガスと混合されたモノシラン、及びドーパント・ガス
と混合されたジシランからなるグループから選択された
シランを反応ガスとして加え、 ｅ）前記基板表面に前記反応ガスを流し、 ｆ）所望の厚みのシリコン層が得られるまで前記チャン
バの圧力を約１０〜３５０トルに維持し、 ｇ）結果としての成長速度が毎分５００Åよりも大きい
ことを特徴とする方法。 - 【請求項２】 前記圧力は、２５〜３５０トルに維持さ
れることを特徴とする請求項１に記載の方法。 - 【請求項３】 前記基板温度は、非結晶シリコンを生成
するために制御されることを特徴とする請求項１に記載
の方法。 - 【請求項４】 前記基板温度は、非結晶シリコンと多結
晶シリコンの混合物を生成するために制御されることを
特徴とする請求項１に記載の方法。 - 【請求項５】 前記基板温度は、多結晶シリコンを生成
するために制御されることを特徴とする請求項１に記載
の方法。 - 【請求項６】 前記ドーパント・ガスは、ホスフィン及
びアルシンで構成されているグループから選択されるこ
とを特徴とする請求項１に記載の方法。 - 【請求項７】 前記基板は、前記真空チャンバに装填さ
れた後に回転されることを特徴とする請求項１に記載の
方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US74295491A | 1991-08-09 | 1991-08-09 | |
| US07/742954 | 1991-08-09 | ||
| US742954 | 1991-08-09 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000182440A Division JP2001028344A (ja) | 1991-08-09 | 2000-06-19 | 単一基板反応装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05206034A JPH05206034A (ja) | 1993-08-13 |
| JP3121131B2 true JP3121131B2 (ja) | 2000-12-25 |
Family
ID=24986911
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04206715A Ceased JP3121131B2 (ja) | 1991-08-09 | 1992-08-03 | 低温高圧のシリコン蒸着方法 |
| JP2000182440A Pending JP2001028344A (ja) | 1991-08-09 | 2000-06-19 | 単一基板反応装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000182440A Pending JP2001028344A (ja) | 1991-08-09 | 2000-06-19 | 単一基板反応装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US5607724A (ja) |
| JP (2) | JP3121131B2 (ja) |
| KR (1) | KR100272891B1 (ja) |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5863598A (en) * | 1996-04-12 | 1999-01-26 | Applied Materials, Inc. | Method of forming doped silicon in high aspect ratio openings |
| US5966627A (en) * | 1996-08-30 | 1999-10-12 | Lucent Technologies Inc. | In-situ doped silicon layers |
| US7393561B2 (en) * | 1997-08-11 | 2008-07-01 | Applied Materials, Inc. | Method and apparatus for layer by layer deposition of thin films |
| US6780464B2 (en) * | 1997-08-11 | 2004-08-24 | Torrex Equipment | Thermal gradient enhanced CVD deposition at low pressure |
| US20030049372A1 (en) * | 1997-08-11 | 2003-03-13 | Cook Robert C. | High rate deposition at low pressures in a small batch reactor |
| US6232196B1 (en) * | 1998-03-06 | 2001-05-15 | Asm America, Inc. | Method of depositing silicon with high step coverage |
| WO2000003061A1 (en) * | 1998-07-09 | 2000-01-20 | Applied Materials, Inc. | Method and apparatus for forming amorphous and polycrystalline silicon germanium alloy films |
| JP2000114250A (ja) * | 1998-08-21 | 2000-04-21 | Texas Instr Inc <Ti> | 枚葉式反応器を使用した、インサイチュ・ド―ピングされたきめの粗い多結晶シリコンの製法 |
| DE19840238C1 (de) * | 1998-09-03 | 2000-03-16 | Siemens Ag | Verfahren zur Herstellung einer dotierten Siliziumschicht und mikroelektronische Struktur mit einem leitfähigen Element aus dotiertem Silizium |
| KR100308133B1 (ko) * | 1999-01-12 | 2001-09-26 | 김영환 | 듀얼 게이트 모스 트랜지스터 제조방법 |
| US6106634A (en) * | 1999-02-11 | 2000-08-22 | Applied Materials, Inc. | Methods and apparatus for reducing particle contamination during wafer transport |
| US6255200B1 (en) * | 1999-05-17 | 2001-07-03 | International Business Machines Corporation | Polysilicon structure and process for improving CMOS device performance |
| KR100345053B1 (ko) * | 1999-10-01 | 2002-07-19 | 삼성전자 주식회사 | Ｈｓｇ-ｓｉ 제조 방법 및 상기 방법을 수행하는 장치 |
| US6204134B1 (en) | 1999-11-01 | 2001-03-20 | Taiwan Semiconductor Manufacturing Company | Method for fabricating a self aligned contact plug |
| KR20030074591A (ko) * | 2000-08-28 | 2003-09-19 | 어플라이드 머티어리얼스, 인코포레이티드 | 유리 기판의 예비 폴리코팅 |
| US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| AU2002306436A1 (en) * | 2001-02-12 | 2002-10-15 | Asm America, Inc. | Improved process for deposition of semiconductor films |
| WO2002080245A1 (en) | 2001-03-30 | 2002-10-10 | Koninklijke Philips Electronics N.V. | Phosphorus dopant control in low-temperature si and sige epitaxy |
| US6559039B2 (en) * | 2001-05-15 | 2003-05-06 | Applied Materials, Inc. | Doped silicon deposition process in resistively heated single wafer chamber |
| US20030124818A1 (en) * | 2001-12-28 | 2003-07-03 | Applied Materials, Inc. | Method and apparatus for forming silicon containing films |
| US6815007B1 (en) | 2002-03-04 | 2004-11-09 | Taiwan Semiconductor Manufacturing Company | Method to solve IMD-FSG particle and increase Cp yield by using a new tougher UFUN season film |
| WO2004009861A2 (en) * | 2002-07-19 | 2004-01-29 | Asm America, Inc. | Method to form ultra high quality silicon-containing compound layers |
| US7294582B2 (en) * | 2002-07-19 | 2007-11-13 | Asm International, N.V. | Low temperature silicon compound deposition |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| US6982214B2 (en) * | 2002-10-01 | 2006-01-03 | Applied Materials, Inc. | Method of forming a controlled and uniform lightly phosphorous doped silicon film |
| US7092287B2 (en) * | 2002-12-18 | 2006-08-15 | Asm International N.V. | Method of fabricating silicon nitride nanodots |
| US7396743B2 (en) * | 2004-06-10 | 2008-07-08 | Singh Kaushal K | Low temperature epitaxial growth of silicon-containing films using UV radiation |
| US7629270B2 (en) * | 2004-08-27 | 2009-12-08 | Asm America, Inc. | Remote plasma activated nitridation |
| US7253084B2 (en) | 2004-09-03 | 2007-08-07 | Asm America, Inc. | Deposition from liquid sources |
| US7966969B2 (en) * | 2004-09-22 | 2011-06-28 | Asm International N.V. | Deposition of TiN films in a batch reactor |
| US7674726B2 (en) * | 2004-10-15 | 2010-03-09 | Asm International N.V. | Parts for deposition reactors |
| US7427571B2 (en) * | 2004-10-15 | 2008-09-23 | Asm International, N.V. | Reactor design for reduced particulate generation |
| US7629267B2 (en) * | 2005-03-07 | 2009-12-08 | Asm International N.V. | High stress nitride film and method for formation thereof |
| US20070054048A1 (en) * | 2005-09-07 | 2007-03-08 | Suvi Haukka | Extended deposition range by hot spots |
| US7718518B2 (en) * | 2005-12-16 | 2010-05-18 | Asm International N.V. | Low temperature doped silicon layer formation |
| US7553516B2 (en) * | 2005-12-16 | 2009-06-30 | Asm International N.V. | System and method of reducing particle contamination of semiconductor substrates |
| US7691757B2 (en) | 2006-06-22 | 2010-04-06 | Asm International N.V. | Deposition of complex nitride films |
| US7629256B2 (en) * | 2007-05-14 | 2009-12-08 | Asm International N.V. | In situ silicon and titanium nitride deposition |
| US7851307B2 (en) * | 2007-08-17 | 2010-12-14 | Micron Technology, Inc. | Method of forming complex oxide nanodots for a charge trap |
| US8012876B2 (en) * | 2008-12-02 | 2011-09-06 | Asm International N.V. | Delivery of vapor precursor from solid source |
| US7833906B2 (en) | 2008-12-11 | 2010-11-16 | Asm International N.V. | Titanium silicon nitride deposition |
| EP2673799B1 (en) * | 2011-02-08 | 2022-08-31 | Applied Materials, Inc. | Epitaxy of high tensile silicon alloy for tensile strain applications |
| US9837271B2 (en) | 2014-07-18 | 2017-12-05 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US9443730B2 (en) | 2014-07-18 | 2016-09-13 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| CN107430994B (zh) | 2015-04-10 | 2022-02-18 | 应用材料公司 | 提高选择性外延生长的生长速率的方法 |
| US10460932B2 (en) | 2017-03-31 | 2019-10-29 | Asm Ip Holding B.V. | Semiconductor device with amorphous silicon filled gaps and methods for forming |
| EP3599290A3 (en) * | 2018-07-24 | 2020-06-03 | Lg Electronics Inc. | Chemical vapor deposition equipment for solar cell and deposition method thereof |
| CN115467021B (zh) * | 2022-09-22 | 2023-12-12 | 粤芯半导体技术股份有限公司 | 低缺陷掺杂多晶硅及其制备方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3900597A (en) * | 1973-12-19 | 1975-08-19 | Motorola Inc | System and process for deposition of polycrystalline silicon with silane in vacuum |
| US3969274A (en) * | 1974-03-14 | 1976-07-13 | National Distillers And Chemical Corporation | Fixed bed catalyst |
| JPS544066A (en) * | 1977-06-13 | 1979-01-12 | Hitachi Ltd | Growing method of silicon crystal under low pressure |
| US4217374A (en) * | 1978-03-08 | 1980-08-12 | Energy Conversion Devices, Inc. | Amorphous semiconductors equivalent to crystalline semiconductors |
| US4237150A (en) * | 1979-04-18 | 1980-12-02 | The United States Of America As Represented By The United States Department Of Energy | Method of producing hydrogenated amorphous silicon film |
| US4379020A (en) * | 1980-06-16 | 1983-04-05 | Massachusetts Institute Of Technology | Polycrystalline semiconductor processing |
| US4444812A (en) * | 1980-07-28 | 1984-04-24 | Monsanto Company | Combination gas curtains for continuous chemical vapor deposition production of silicon bodies |
| JPS5772318A (en) * | 1980-10-24 | 1982-05-06 | Seiko Epson Corp | Vapor growth method |
| JPS6036662A (ja) * | 1983-08-08 | 1985-02-25 | Semiconductor Energy Lab Co Ltd | 減圧気相法 |
| US4634605A (en) * | 1984-05-23 | 1987-01-06 | Wiesmann Harold J | Method for the indirect deposition of amorphous silicon and polycrystalline silicone and alloys thereof |
| US4592933A (en) * | 1984-06-29 | 1986-06-03 | International Business Machines Corporation | High efficiency homogeneous chemical vapor deposition |
| JPS61191015A (ja) * | 1985-02-20 | 1986-08-25 | Hitachi Ltd | 半導体の気相成長方法及びその装置 |
| JPS633414A (ja) * | 1986-06-24 | 1988-01-08 | Agency Of Ind Science & Technol | シリコン膜の製造方法 |
| JPH07105350B2 (ja) * | 1987-03-27 | 1995-11-13 | 日本電信電話株式会社 | 光反応装置 |
| JPS63258016A (ja) * | 1987-04-16 | 1988-10-25 | Sumitomo Electric Ind Ltd | 非晶質薄膜の作製方法 |
| JPH02119223A (ja) * | 1988-10-28 | 1990-05-07 | Teru Kyushu Kk | 半導体製造装置 |
| JP2706690B2 (ja) * | 1988-10-28 | 1998-01-28 | 東京エレクトロン株式会社 | 成膜方法および成膜装置 |
| JPH02208293A (ja) * | 1989-02-08 | 1990-08-17 | Kanazawa Univ | 多結晶シリコン膜の製造方法 |
| US4963506A (en) * | 1989-04-24 | 1990-10-16 | Motorola Inc. | Selective deposition of amorphous and polycrystalline silicon |
| JPH03193880A (ja) * | 1989-08-03 | 1991-08-23 | Mikakutou Seimitsu Kogaku Kenkyusho:Kk | 高圧力下でのマイクロ波プラズマｃｖｄによる高速成膜方法及びその装置 |
-
1992
- 1992-08-03 JP JP04206715A patent/JP3121131B2/ja not_active Ceased
- 1992-08-07 KR KR1019920014177A patent/KR100272891B1/ko not_active IP Right Cessation
-
1995
- 1995-04-28 US US08/430,582 patent/US5607724A/en not_active Expired - Lifetime
-
1996
- 1996-06-19 US US08/668,025 patent/US5700520A/en not_active Expired - Fee Related
-
1997
- 1997-10-08 US US08/946,845 patent/US5876797A/en not_active Expired - Fee Related
-
2000
- 2000-06-19 JP JP2000182440A patent/JP2001028344A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US5876797A (en) | 1999-03-02 |
| KR100272891B1 (ko) | 2000-12-01 |
| KR930005115A (ko) | 1993-03-23 |
| JPH05206034A (ja) | 1993-08-13 |
| US5700520A (en) | 1997-12-23 |
| JP2001028344A (ja) | 2001-01-30 |
| US5607724A (en) | 1997-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3121131B2 (ja) | 低温高圧のシリコン蒸着方法 | |
| US5874129A (en) | Low temperature, high pressure silicon deposition method | |
| US5932286A (en) | Deposition of silicon nitride thin films | |
| US6402850B1 (en) | Depositing polysilicon films having improved uniformity and apparatus therefor | |
| KR100214910B1 (ko) | Sih4를 이용한 반도체 기판 처리 장치 및 방법과 그 제조물 | |
| US6825051B2 (en) | Plasma etch resistant coating and process | |
| US6197694B1 (en) | In situ method for cleaning silicon surface and forming layer thereon in same chamber | |
| US5695819A (en) | Method of enhancing step coverage of polysilicon deposits | |
| US20070155138A1 (en) | Apparatus and method for depositing silicon germanium films | |
| US10480095B2 (en) | System for rapid bake of semiconductor substrate with upper linear heating elements perpendicular to horizontal gas flow | |
| US20040050325A1 (en) | Apparatus and method for delivering process gas to a substrate processing system | |
| JPH0459971A (ja) | 窒化珪素膜の形成方法 | |
| US5390626A (en) | Process for formation of silicon carbide film | |
| US8642376B2 (en) | Methods for depositing a material atop a substrate | |
| US5250463A (en) | Method of making doped semiconductor film having uniform impurity concentration on semiconductor substrate | |
| KR20050107510A (ko) | 에피텍셜 반도체 증착 방법 및 구조 | |
| TWI719768B (zh) | 成長摻雜iv族材料的方法 | |
| JP3948577B2 (ja) | 半導体単結晶薄膜の製造方法 | |
| JP2004537855A (ja) | 薄いエピタキシャル半導体層の製造方法および装置 | |
| US20240222116A1 (en) | Method, system and apparatus for forming epitaxial template layer | |
| JPH09162126A (ja) | 化学気相成長装置 | |
| JPS61114519A (ja) | 気相成長装置 | |
| JP2000091237A (ja) | 半導体ウェーハの製造方法 | |
| KR20230139794A (ko) | 고온계 제어 다중 웨이퍼 세정 공정 | |
| JPS6235516A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970630 |
|
| RVOP | Cancellation by post-grant opposition |