JP3112407B2 - 受光素子 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光電変換信号を処
理する回路を内蔵した回路内蔵受光素子に関し、特に、
受光領域が複数の光検出部に分割された分割フォトダイ
オードにおいて、その応答速度の改善を図るための構造
に関する。

【０００２】

【従来の技術】このような分割フォトダイオードは、た
とえば光ピックアップの信号検出用素子として従来から
用いられている。

【０００３】近年、光ディスク装置の小型高性能化に伴
い、光ピックアップの小型軽量化が重要となっている。
これを実現するために、トラッキングビームを生成する
ための機能、光分岐を行うための機能、誤差信号を生成
するための機能を１つのホログラム素子に集積化し、レ
ーザダイオード及びフォトダイオード等を１つのパッケ
ージ（図示せず）内に収容し、上記ホログラム素子をパ
ッケージ上面に配した構造の光モジュールが提案されて
いる。

【０００４】図２は、上記ピックアップ光学系の概略構
成を示す。この光学系における信号検出原理を簡単に説
明すると、レーザダイオードＬＤから出射された光は、
ホログラム素子３１の裏面側に配置されたトラッキング
ビーム生成用回折格子３０により、二つのトラッキング
用副ビームと情報信号読みだし用主ビームの三つの光ビ
ームに分けられる。

【０００５】そして上記パッケージ上面のホログラム素
子３１を０次光として透過したこれらの光は、コリメー
トレンズ３２で平行光に変換された後、対物レンズ３３
によってディスク３４上に集光される。このディスク３
４上のピットによる変調を受けた反射光は、対物レンズ
３３、コリメートレンズ３２を透過した後、ホログラム
素子３１によって回折され、１次回折光として、分割さ
れた５つの光検出部（以下、光検出フォトダイオード部
ともいう。）Ｄ１〜Ｄ５を有する５分割フォトダイオー
ドＰＤ上に導かれる。

【０００６】ここで上記ホログラム素子３１は、回折周
期の異なる二つの領域からなり、主ビームの反射光のう
ち、その一方の領域に入射したものが、上記光検出部Ｄ
２及びＤ３を分割する分割線上に、上記主ビームの反射
光のうち、他方の領域に入射したものが光検出部Ｄ４上
に集光されるようになっている。また、副ビームの反射
光は上記ホログラム素子３１によりそれぞれ光検出部Ｄ
１，Ｄ５上に集光される。また上記光学系は、ホログラ
ム素子３１とディスク３４との距離の変化に応じて、主
ビームの反射光のフォトダイオードＰＤ上での位置が光
検出フォトダイオード部Ｄ２，Ｄ３の並ぶ方向に変化す
るようになっており、主ビームの焦点がディスク上で合
っている時は、その反射光が上記光検出フォトダイオー
ド部Ｄ２とＤ３の間の分割部分に入射するようになって
いる。

【０００７】従って、５分割フォトダイオードＰＤの、
上記各光検出部Ｄ１〜Ｄ５に対応する出力をＳ１〜Ｓ５
とすると、フォーカス誤差信号ＦＥＳは、 ＦＥＳ＝Ｓ２−Ｓ３ で与えられる。一方、トラッキング誤差はいわゆる３ビ
ーム法で検出される。２つのトラッキング用副ビームは
それぞれ光検出部Ｄ１，Ｄ５上に集光されるので、トラ
ッキング誤差信号ＴＥＳは、 ＴＥＳ＝Ｓ１−Ｓ５ で与えられる。この誤差信号ＴＥＳが０であるとき、主
ビームが照射すべきトラック上に位置していることにな
る。また、再生信号ＲＦは、主ビームの反射光を受光す
る光検出部Ｄ２〜Ｄ４の出力の総和として ＲＦ＝Ｓ２＋Ｓ３＋Ｓ４ で与えられる。

【０００８】図３は上記光学系の構成に組み込まれた５
分割フォトダイオードＰＤの構造を示す平面図である。
この５分割フォトダイオードの形状は上記光学系により
決まり、ここではフォトダイオードの光検出部は縦長の
形状となる。この形状は以下の理由により決まる。

【０００９】上記光学系を構成するレーザダイオードＬ
ＤとフォトダイオードＰＤは、１つのパッケージに組み
込まれ、ホログラム素子３１はこのパッケージ上面に接
着されている。このレーザダイオードとフォトダイオー
ドはその位置合わせの際バラツキが生ずる。上記レーザ
ダイオードＬＤの発振波長は個体間でバラツキがあり、
温度変動に起因して変化する。上記レーザダイオード
と、フォトダイオードとの位置合わせにおけるバラツキ
や発振波長のバラツキによって回折光の回折角が変化す
るため、フォトダイオードＰＤの受光面は、図３に示す
ようにＹ方向，つまり回折角の変化により回折光のフォ
トダイオードへの入射位置が変わる方向の寸法を広くと
る必要がある。

【００１０】上記受光面のＹ方向と直交するＸ方向につ
いては、レーザダイオードの発振波長の個体間バラツキ
と温度変動に起因する発振波長変化とによる回折光の回
折角の変化の影響は受けない。また、レーザダイオード
とフォトダイオードの位置合わせにおけるバラツキは、
パッケージ上面にホログラム３１を接着する際、これを
回転させることで調整できるため、Ｘ方向の受光面の寸
法を広くとる必要がない。逆に、受光面のＸ方向につい
ては、このＸ方向にならぶ３ビームが離れていると光ピ
ックアップを光ディスク装置に組み込む際に調整が難し
くなるため、フォトダイオードの各光検出部Ｄ１〜Ｄ５
の幅および光検出部間の分割部の幅は狭くする必要があ
る。

【００１１】以上のことから、フォトダイオードＰＤの
各光検出部の形状は図３に示すように必然的に縦長とな
ってしまう。

【００１２】なお、図３中、２０１は、従来から用いら
れていた光検出用の５分割フォトダイオードであり、２
０２は各光検出フォトダイオード部Ｄ１〜Ｄ５に共通の
アノード電極、２０３ａ〜２０３ｅは上記各光検出フォ
トダイオード部Ｄ１〜Ｄ５に対応するカソード電極であ
る。この図では、メタル処理工程以後の工程により形成
される構造、例えば多層配線、保護膜等は省略してい
る。

【００１３】また、図４は、図３に示すフォトダイオー
ドのａ−ａ’線部分の断面構造を示す図である。

【００１４】この図においても、メタル配線の処理工程
以降に形成される構造、例えば多層配線、保護膜等は省
略している。図４において、１はＰ型半導体基板で、そ
の上にはＮ型エピタキシャル層４が形成されている。こ
のＮ型エピタキシャル層４内には、Ｐ型分離拡散層５
が、上記エピタキシャル層４の表面からその下方に延び
るよう形成され、上記基板１表面の、該拡散層５と対向
する部分にはＰ型埋め込み拡散層２が形成されて、この
層４を複数の領域に分割している。ここで、該分割され
た個々のＮ型半導体領域とその下側の基板部分とによ
り、信号光を検出する光検出フォトダイオード部Ｄ１〜
Ｄ５が構成され、該基板１及びエピタキシャル層４の、
該光検出フォトダイオード部を構成する部分の一部に
は、Ｎ型埋め込み拡散層３が形成されている。なお、こ
の受光素子２０１は、上記エピタキシャル層４内に形成
された回路素子を有している。

【００１５】このフォトダイオードの作製方法は以下の
とおりである。

【００１６】まず、図５（ａ）に示すように、例えばＰ
型半導体基板１上の、光検出フォトダイオード部を形成
すべき部分（フォトダイオード形成予定領域）の一部に
Ｎ型埋め込み拡散層３を形成し、また上記基板１上の光
検出フォトダイオード部の分割部となるべき領域にＰ型
埋め込み拡散層２を形成する。

【００１７】ついで、図５（ｂ）に示すようにＰ型半導
体基板１の上全面にＮ型エピタキシャル層４を成長させ
る。続いて、Ｎ型エピタキシャル層４の表面から前記Ｐ
型埋め込み分離拡散層２に対応する領域にＰ型分離拡散
層５を形成し、ついで、分割フォトダイオードＤ１，Ｄ
２，Ｄ３，Ｄ５を構成するＮ型エピタキシャル層４の表
面、分割フォトダイオードの分割部となるＰ型拡散層５
の表面にＰ型拡散層６を形成する（図５（ｃ））。

【００１８】その後、Ｐ型拡散層６の形成時にＰ型拡散
層６およびＮ型エピタキシャル層４の表面に形成された
酸化膜７の、Ｐ型拡散層６の表面の受光領域に対応する
部分を除去して、窒化膜８を全面に形成する。この窒化
膜８は反射防止膜となるようにレーザダイオードの波長
にあわせて膜厚が設定される（図５（ｄ））。

【００１９】ついで、上記窒化膜８及び酸化膜７に電極
窓を開口して、電極配線９ａを形成すると同時に、光検
出フォトダイオード部の分割部のうち、信号光を照射し
ないものの上にシリコン窒化膜８を介して金属膜９を形
成して、図１の構造の受光素子を得る。また信号処理回
路部分（図示せず）は通常のバイポーラＩＣプロセスで
上記半導体基板１上に形成される。

【００２０】このような構成の５分割フォトダイオード
ＰＤでは、光検出部Ｄ１〜Ｄ５の分割部のＰＮ接合はＰ
型拡散層６によって覆われているため、窒化膜８をフォ
トダイオード表面に直接形成しても接合リークの増大等
の問題は起こらない。したがって、実際に集光ビームが
当たるフォトダイオードの光検出部Ｄ２及びＤ３間の分
割部では、集光ビームの受光面での反射は、窒化膜８に
より低反射に抑えられるため、フォトダイオードの高感
度化が実現できる。

【００２１】また、信号光が当たらない部分に、ここで
は光検出部Ｄ１とＤ２の間、及び光検出部Ｄ３とＤ５の
間に金属膜９が形成されているため、迷光などの影響を
受けにくくなり、フォトダイオードのＳ／Ｎを向上する
ことができる。

【００２２】また、フォトダイオード部には、Ｎ型埋め
込み拡散層３が形成されているため、高速動作が可能と
なっている。

【００２３】図６及び図７は、Ｎ型埋め込み拡散層３が
形成されている場合と、形成されていない場合につい
て、実際に集光ビームがあたるフォトダイオード部Ｄ
２，Ｄ３の分割部での応答速度を比較した結果を示して
いる。これらの図において、図４と同一符号は上記従来
の受光素子におけるものと同一のものを示している。

【００２４】図６及び図７から分かるように、Ｎ型埋め
込み拡散層３が形成されていない場合（図７参照）に対
して、これが形成されている場合（図６参照）のほう
が、実際に集光ビームが照射される分割部での応答速度
の低下が少ない。ここで、ｆｃはフォトダイオード遮断
周波数である。

【００２５】その原因は、デバイスシミュレータを活用
して原因を解析した結果、分割部のＰ型埋め込み拡散層
２を光キャリアが迂回してＮ型エピタキシャル層４とＰ
型半導体基板１の接合に到達するため、光キャリアが拡
散で移動する距離が長くなっていることであるとわかっ
た。

【００２６】よって、フォトダイオード部にＮ型埋め込
み拡散層３を形成することにより、光キャリアが上記分
離部周辺の各位置からこの分離部を迂回してＰＮ接合面
まで移動する経路において空乏領域が広がることとなっ
て、光キャリアが拡散により移動する距離が短くなり、
これによって分割部に光が照射されたときの応答速度を
改善できている。

【００２７】

【発明が解決しようとする課題】ところが、再生信号Ｒ
Ｆを処理するフォトダイオードＤ２，Ｄ３，Ｄ４は特に
高速動作が必要である。フォトダイオードの応答速度に
は、従来例で示した分割部での光キャリアの廻り込み以
外に、その接合容量に起因するＣＲ時定数が影響する。

【００２８】フォトダイオードをさらに高速化するため
にはフォトダイオードの接合容量を低減する必要があ
る。

【００２９】図５で示した通り、フォトダイオードの形
状は光学系により決定され、縦に長い形状となるため、
フォトダイオードの面積は比較的大きくなっている。

【００３０】また、上記受光素子では、Ｓ／Ｎ比を改善
するため実際に集光ビームが当たるフォトダイオードＤ
２，Ｄ３の分割部にも反射防止膜を形成しており、この
ため、フォトダイオード上全面にＰ型拡散層６を形成し
ている。

【００３１】従って、フォトダイオードの接合容量とし
ては、Ｐ型半導体基板１（通常１５Ωｃｍ）とＮ型埋め
込み拡散層３の接合容量に加えて、Ｐ型拡散層６とＮ型
エピタキシャル層４（通常１Ωｃｍ）の接合容量も存在
することとなる。

【００３２】また、フォトダイオード領域以外には信号
処理回路が形成されており、回路の特性の向上の点、例
えば、トランジスタの遮断周波数の向上、及びトランジ
スタのコレクタ−エミッタ飽和電圧Ｖｃｅ（ｓａｔ）の
低減の点からは、Ｎ型エピタキシャル層４は低抵抗の方
が望ましい。通常、Ｎ型エピタキシャル層は回路側の特
性を優先することから比較的高濃度とされている（通常
１Ωｃｍ程度）。

【００３３】以上のことからわかるように、フォトダイ
オード容量としては、Ｐ型拡散層６とＮ型エピタキシャ
ル層４の接合容量の方が占める割合が大きくなってお
り、Ｎ型エピタキシャル層４の比抵抗を高比抵抗化する
必要がある。

【００３４】従って、従来の受光素子では、フォトダイ
オードの高速動作化を達成するためには、このフォトダ
イオード容量（特にＰ型拡散層６とＮ型エピタキシャル
層４の接合容量）に起因するＣＲ時定数を低減するよ
う、Ｎ型エピタキシャル層４は高比抵抗にする必要があ
る一方、回路の特性を優先させるためにはＮ型エピタキ
シャル層４を低比抵抗化する必要があるといったトレー
ドオフの関係があり、フォトダイオードの高速動作化と
回路特性の向上とを同時に満足することが困難であると
いう問題があった。

【００３５】本発明は、上記のような問題点を解決する
ためになされたもので、特にホログラム素子を用いた光
ピックアップに使用されるフォトダイオードの応答速度
を、回路の特性を劣化させることなく改善し、素子トー
タルの特性、特に周波数特性を向上することができる受
光素子を得ることを目的とする。

【００３６】

【課題を解決するための手段】この発明に係る受光素子
は、第１導電型半導体基板と、該第１導電型半導体基板
上に形成された第２導電型半導体層と、該第２導電型半
導体層の表面から該第１導電型半導体基板の表面に達す
るよう形成され、該第２導電型半導体層を複数の第２導
電型半導体領域に分割する第１の第１導電型半導体層と
を備えている。

【００３７】この受光素子では、該分割された個々の第
２導電型半導体領域とその下側の第１導電型半導体基板
とにより、信号光を検出する光検出フォトダイオード部
が複数構成され、該光検出フォトダイオード部の一部に
は、該第２導電型半導体領域及び第１導電型半導体基板
に跨るよう、第２導電型半導体埋込み層が形成されてお
り、該第２導電型半導体領域の表面には第２の第１導電
型半導体層が形成されている。

【００３８】そして、この受光素子では、該第２導電型
半導体層は、該光検出フォトダイオード部に信号光検出
時に印加される逆バイアスによって該第２導電型半導体
領域と該第２の第１導電型半導体層との界面から第２導
電型半導体領域側に拡がる空乏層を該第２導電型半導体
埋込み層に接触させる程度の比抵抗を有するものとなっ
ている。そのことにより上記目的が達成される。

【００３９】この発明は、上記受光素子において、前記
第２導電型半導体層内に形成された回路素子を備えてい
る。また、前記第１導電型半導体基板を、比抵抗が２０
Ωｃｍ以上である高比抵抗基板としたものである。

【００４０】以下、本発明の作用について説明する。

【００４１】本発明においては、光検出フォトダイオー
ドを構成する第２導電型半導体層の比抵抗を、光検出フ
ォトダイオードに逆バイアスが印加されたとき、該第２
導電型半導体層とその上の第１導電型半導体層との界面
から第２導電型半導体層側に拡がる空乏層が、第２導電
型半導体埋込み層に接する程度に大きくしたから、フォ
トダイオード部で拡がる空乏層の拡がりが大きくなり、
これにより、フォトダイオードの応答速度を改善するこ
とができる。

【００４２】また、第２導電型半導体層に回路素子を備
える場合、この第２導電型半導体層の比抵抗の大きさ
は、フォトダイオード部にて発生する空乏層が第２導電
型半導体埋込み層に接する程度であるため、該第２導電
型半導体層に形成される信号処理回路のトランジスタ特
性が回路内蔵受光素子の特性に影響することはなく、回
路内蔵受光素子トータルの特性を大幅に改善できる。

【００４３】さらに、第１導電型半導体基板を高比抵抗
化し、つまり該基板の比抵抗を、例えば２０Ωｃｍ以上
にすることにより、基板とその上の第２導電型半導体層
及び第２導電型半導体埋め込み層との界面から該基板側
に延びる空乏層の厚さを厚くして、フォトダイオード容
量を低減できる。これによりさらなるフォトダイオード
部の高速化を図ることができる。

【００４４】

【発明の実施の形態】以下、本発明の実施形態について
説明する。

【００４５】図１は、本発明の一実施形態による回路内
蔵受光素子の構造を説明するための図であり、この図で
はメタル処理工程以降の工程により形成される構造、例
えば多層配線、保護膜などは省略している。

【００４６】図において、図４と同一符号は、従来の回
路内蔵受光素子２０１におけるものと同一のものを示
し、１０１は、本実施形態による回路素子を内蔵した受
光素子である。この受光素子１０１では、これを構成す
るＮ型エピタキシャル層４ａの比抵抗が、フォトダイオ
ード部Ｄ１〜Ｄ５に印加される逆バイアスにより、該Ｎ
型エピタキシャル層４ａとその上のＰ型拡散層６との接
合面から該Ｎ型エピタキシャル層４ａ側に延びる空乏層
１０がＮ型埋め込み拡散層３に接する程度に高いものと
なっている。その他の構成は、従来の回路内蔵受光素子
２０１と同一である。

【００４７】次に作用効果について説明する。

【００４８】本実施形態で、Ｎ型エピタキシャル層４ａ
の比抵抗を従来のものと比べて高く設定しているのは以
下の理由による。つまり、フォトダイオードの応答速度
はフォトダイオードの接合容量に起因するＣＲ時定数の
影響を受けるものであることから、接合容量をできるだ
け低減するためである。

【００４９】また、フォトダイオード部Ｄ１〜Ｄ５に逆
バイアスが印加された時に上記空乏層１０がＮ型埋め込
み拡散層３に接する程度に比抵抗を高く設定したのは以
下の理由による。つまり、このＮ型埋め込み拡散層３が
かなり高濃度（例えば１×１０¹⁹ａｔｏｍｓ／ｃｍ³）
であるため、上記エピタキシャル層４ａの比抵抗を、上
記空乏層１０がＮ型埋め込み拡散層３に接する程度以
上高くしても、該空乏層１０がＮ型埋め込み拡散層３に
接触してしまうと、それ以上空乏層が拡がらないためで
ある。

【００５０】例えば、エピタキシャル層４ａの厚みを
３．３μｍ、Ｐ型拡散層６の拡散深さが０．６μｍ、Ｎ
型埋め込み拡散層３の這い上がり量，つまり基板１の表
面から、該エピタキシャル層４ａ内に位置する該拡散層
３の表面までの高さが１．３μｍであるとすると、該エ
ピタキシャル層４ａの残りのエピ厚は１．４μｍとな
る。

【００５１】フォトダイオード部に印加される逆バイア
スが１．５Ｖとした場合、空乏層１０を１．４μｍ以上
拡げるためのエピタキシャル層４ａの比抵抗（以下、エ
ピ比抵抗という。）としては、３Ωｃｍ以上の値が要求
される。

【００５２】図８は、上記Ｎ型エピタキシャル層４ａ全
体の層厚が３．３μｍである時のエピ比抵抗に対するフ
ォトダイオード、及び回路部の特性を示している。な
お、ここでは、回路部の特性として、代表例としてＮＰ
Ｎトランジスタの特性を示している。

【００５３】エピ比抵抗が３Ωｃｍ以上になると、フォ
トダイオード部の逆バイアスにより、空乏層１０がＮ型
埋め込み拡散層３に接触するため、これ以上フォトダイ
オード容量が下がらない。従って、フォトダイオード部
の応答速度もそれ以上は向上しない。

【００５４】一方、エピ比抵抗を高くしていくと、ＮＰ
Ｎトランジスタのコレクタ抵抗が増大するためその遮断
周波数が低下してくる。また、エピ比抵抗を高くしすぎ
るとリーチスルーにより耐圧特性が低下してくる。した
がって、エピ比抵抗を高くしすぎると問題が生じる。

【００５５】よって、Ｎ型エピタキシャル層４の比抵抗
は３Ωｃｍ程度に設定するのが望ましい。

【００５６】このように本実施形態では、Ｎ型エピタキ
シャル層４ａの比抵抗を高くしているので、フォトダイ
オード部で拡がる空乏層の拡がりが大きくなり、これに
より、フォトダイオードの応答速度を改善することがで
きる。

【００５７】また、Ｎ型エピタキシャル層４ａの比抵抗
は信号処理回路のトランジスタ特性が、回路内蔵受光素
子の特性に影響しない範囲で設定されているため、回路
内蔵受光素子トータルの特性を大幅に改善できる。

【００５８】また、フォトダイオード容量を低減するこ
とにより、フォトダイオード容量に起因する高周波ノイ
ズが低減されるという効果もある。

【００５９】さらに、基板１の高比抵抗化し、つまり該
基板１の比抵抗を、例えば２０Ωｃｍ以上にすることに
より、Ｐ型半導体基板１とＮ型エピタキシャル層４ａ及
びＮ型埋め込み拡散層３との界面からＰ型半導体基板１
側に延びる空乏層１１の厚さを厚くして、フォトダイオ
ード容量を低減できる。これによりさらなるフォトダイ
オードの高速化を図ることができる。

【００６０】なお、本発明は、図２に示す光学系のピッ
クアップに限るものではなく、他の光学系のピックアッ
プにおけるフォトダイオードにも適用可能であり、ま
た、図１，図３，及び図４に示すような５分割フォトダ
イオードだけでなく、その他の構造の異なるフォトダイ
オードにも適用可能であることは言うまでもない。

【００６１】

【発明の効果】以上のように本発明に係る受光素子によ
れば、光検出フォトダイオード部を構成する第２導電型
半導体層の比抵抗を、光検出フォトダイオード部に逆バ
イアスが印加されたとき、該第２導電型半導体層とその
表面の第１導電型半導体層との界面から第２導電型半導
体層側に拡がる空乏層が、第２導電型半導体埋込み層に
接する程度に大きくしたので、特にホログラム素子を用
いた光ピックアップ使用されるフォトダイオードの応答
速度を、回路特性を劣化させることなく改善し、素子ト
ータルの特性、特に周波数特性を向上することができる
効果がある。

【００６２】また、第１導電型半導体基板を高比抵抗化
し、つまり該基板の比抵抗を、例えば２０Ωｃｍ以上に
することにより、基板とその上の第２導電型半導体層及
び第２導電型半導体埋め込み層との界面から該基板側に
延びる空乏層の厚さを厚くして、フォトダイオード容量
を低減できる。これによりさらなる光検出フォトダイオ
ード部の高速化を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施形態による分割フォトダイオー
ド（受光素子）の断面構造を示す図である。

【図２】従来のホログラム素子を用いた光ピックアップ
の構成を示す図である。

【図３】図２に示す光ピックアップに用いる、光検出部
が複数の領域に分割された従来の分割フォトダイオード
を示す平面図である。

【図４】図３に示す従来の分割フォトダイオードのａ−
ａ’線部分の断面図である。

【図５】上記従来の分割フォトダイオードの構造を得る
ためのプロセスを各工程順に示す断面図である。

【図６】従来の分割フォトダイオードにおける遮断周波
数の光ビーム位置依存性を示す図であり、フォトダイオ
ード部がＮ型埋め込み拡散層を有する場合の遮断周波数
の光ビーム位置依存性を示している。

【図７】上記従来の分割フォトダイオードにおける遮断
周波数の光ビーム位置依存性を示す図であり、フォトダ
イオード部がＮ型埋め込み拡散層を有していない場合の
遮断周波数の光ビーム位置依存性を示している。

【図８】上記本実施形態による受光素子を構成するエピ
タキシャル層の比抵抗に対する、フォトダイオード部、
及び該受光素子に内蔵されている回路を構成するＮＰＮ
トランジスタの諸特性を示す図である。

【符号の説明】

１ Ｐ型半導体基板 ２ Ｐ型埋め込み拡散層 ３ Ｎ型埋め込み拡散層 ４ａ Ｎ型エピキシャル層 ５ Ｐ型分離拡散層 ６ Ｐ型表面拡散層 ７ 酸化膜 ８ 反射防止膜（窒化膜） ９ メタル層 ９ａ 電極配線 １０，１１ 空乏層 １０１ 分割フォトダイオード（受光素子） Ｄ１，Ｄ２，Ｄ３，Ｄ４，Ｄ５ 光検出フォトダイオー
ド部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大西 雅也 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 平４−180269（ＪＰ，Ａ) 特開 平５−183187（ＪＰ，Ａ) 特開 昭61−216464（ＪＰ，Ａ) 特開 平５−175477（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 31/10 - 31/119 G11B 7/13

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 第１導電型半導体基板と、 該第１導電型半導体基板上に形成された第２導電型半導
   体層と、 該第２導電型半導体層の表面から該第１導電型半導体基
   板の表面に達するよう形成され、該第２導電型半導体層
   を複数の第２導電型半導体領域に分割する第１の第１導
   電型半導体層とを備え、 該 分割された個々の第２導電型半導体領域とその下側の
   第１導電型半導体基板とにより、信号光を検出する光検
   出フォトダイオード部が複数構成され、 該光検出フォトダイオード部の一部には、該第２導電型
   半導体領域及び第１導電型半導体基板に跨るよう、第２
   導電型半導体埋込み層が形成されており、 該第２導電型半導体領域の表面には第２の第１導電型半
   導体層が形成されており、 該第２導電型半導体層は、該光検出フォトダイオード部
   に信号光検出時に印加される逆バイアスによって該第２
   導電型半導体領域と該第２の第１導電型半導体層との界
   面から第２導電型半導体領域側に拡がる空乏層を該第２
   導電型半導体埋込み層に抵触させる程度の比抵抗を有す
   ることを特徴とする受光素子。
2. 【請求項２】 前記第２導電型半導体層内に形成された
   回路素子を備えたことを特徴とする請求項１記載の受光
   素子。
3. 【請求項３】 前記第１導電型半導体基板を、比抵抗が
   ２０Ωｃｍ以上である高比抵抗基板としたことを特徴と
   する請求項１又は２記載の受光素子。