JP3104695B2 - Ｂｇａ型樹脂封止半導体装置 - Google Patents
Ｂｇａ型樹脂封止半導体装置Info
- Publication number
- JP3104695B2 JP3104695B2 JP35633698A JP35633698A JP3104695B2 JP 3104695 B2 JP3104695 B2 JP 3104695B2 JP 35633698 A JP35633698 A JP 35633698A JP 35633698 A JP35633698 A JP 35633698A JP 3104695 B2 JP3104695 B2 JP 3104695B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- land
- type resin
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】 本発明は、ＢＧＡ（Ｂａｌ
ｌ Ｇｒｉｄ Ａｒｒａｙ）型樹脂封止半導体装置に関
する。
ｌ Ｇｒｉｄ Ａｒｒａｙ）型樹脂封止半導体装置に関
する。
【０００２】
【従来の技術】近年、電子機器の高性能化及び短小軽薄
化に伴い、搭載されている半導体装置の高集積化が要求
されているだけでなく、信号の高速処理化のために半導
体装置内のインダクタンスの低減化も望まれている。こ
れらの要求を満たすために、外部端子の総数は増加の一
途をたどっている。
化に伴い、搭載されている半導体装置の高集積化が要求
されているだけでなく、信号の高速処理化のために半導
体装置内のインダクタンスの低減化も望まれている。こ
れらの要求を満たすために、外部端子の総数は増加の一
途をたどっている。
【０００３】これに対応するために、従来、半導体パッ
ケージの４方向に外部回路と電気的に接続するためのア
ウターリードを設けた構造のＱＦＰ（Ｑｕａｄ Ｆｌａ
ｔＰａｃｋａｇｅ）等の表面実装型パッケージが用いら
れ、多端子化に対応してきた。
ケージの４方向に外部回路と電気的に接続するためのア
ウターリードを設けた構造のＱＦＰ（Ｑｕａｄ Ｆｌａ
ｔＰａｃｋａｇｅ）等の表面実装型パッケージが用いら
れ、多端子化に対応してきた。
【０００４】しかしながら、更なる多端子化の要求に対
応するためには、アウターリードの更なる狭ピッチ化、
アウターリードの細線化が必要となるが、アウターリー
ドの成形、位置精度、あるいは平坦精度等において問題
が生じることとなる。
応するためには、アウターリードの更なる狭ピッチ化、
アウターリードの細線化が必要となるが、アウターリー
ドの成形、位置精度、あるいは平坦精度等において問題
が生じることとなる。
【０００５】これらの問題を回避するため、アウターリ
ードの代わりに半田ボールを用いた面実装型パッケージ
であるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の
半導体装置が開発されてきた。
ードの代わりに半田ボールを用いた面実装型パッケージ
であるＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の
半導体装置が開発されてきた。
【０００６】図４に従来のＢＧＡ型樹脂封止半導体装置
の構造を説明する概略断面図を示す。
の構造を説明する概略断面図を示す。
【０００７】半導体チップ１０１の上面にランド部１０
３以外はハーフエッチ処理の施されたリードフレーム１
０２がテープ１０７により、接合されている。半導体チ
ップ１０１とリードフレーム１０２とはワイヤ１０５で
電気的に接続されており、外部端子としての半田ボール
１０４がランド部１０３上に配されている。半田ボール
１０４以外は、インサート成型等により成型される樹脂
１０６で封止されている。
３以外はハーフエッチ処理の施されたリードフレーム１
０２がテープ１０７により、接合されている。半導体チ
ップ１０１とリードフレーム１０２とはワイヤ１０５で
電気的に接続されており、外部端子としての半田ボール
１０４がランド部１０３上に配されている。半田ボール
１０４以外は、インサート成型等により成型される樹脂
１０６で封止されている。
【０００８】このような構造のＢＧＡは、二次元的に半
田ボール１０４が配列されるため、同じ端子数の場合、
ＱＦＰよりも外部端子間のピッチを広くとれるととも
に、ＱＦＰに比べ、実装工程に困難を伴わない。
田ボール１０４が配列されるため、同じ端子数の場合、
ＱＦＰよりも外部端子間のピッチを広くとれるととも
に、ＱＦＰに比べ、実装工程に困難を伴わない。
【０００９】また、別のＢＧＡ型樹脂封止半導体装置の
従来例を図５に示す。
従来例を図５に示す。
【００１０】図４に示した従来例では、リードフレーム
１０２のランド部１０３以外はハーフエッチ処理が施さ
れることで、ランド部１０３以外に半田ボール１０３が
溶け出ることを防いでいるが、これに対し、図５に示す
従来例では平坦なリードフレーム２０６を用い、ランド
部２０３に対応する部分に凹部２０８の形成された樹脂
２０６で封止することで半田ボール２０４のランド部２
０３以外への溶け出しを防いでいる。
１０２のランド部１０３以外はハーフエッチ処理が施さ
れることで、ランド部１０３以外に半田ボール１０３が
溶け出ることを防いでいるが、これに対し、図５に示す
従来例では平坦なリードフレーム２０６を用い、ランド
部２０３に対応する部分に凹部２０８の形成された樹脂
２０６で封止することで半田ボール２０４のランド部２
０３以外への溶け出しを防いでいる。
【００１１】
【発明が解決しようとする課題】しかしながら、図４に
示した従来例では、リードフレーム１０２のランド部１
０３以外がハーフエッチされることにより脆弱となり、
強度的に不利である。
示した従来例では、リードフレーム１０２のランド部１
０３以外がハーフエッチされることにより脆弱となり、
強度的に不利である。
【００１２】また、図５に示したように、樹脂２０６に
凹部２０８を形成するには、樹脂２０６で封止する際に
用いる金型の凹部２０８に対応する部分に凸部を形成し
ておかなくてはならない。しかし、この凸部形成にも金
型製作上の限界があり、０．６５ｍｍ以下のピッチで形
成するのは困難であるため、半導体装置の多端子化が制
限されてしまう。
凹部２０８を形成するには、樹脂２０６で封止する際に
用いる金型の凹部２０８に対応する部分に凸部を形成し
ておかなくてはならない。しかし、この凸部形成にも金
型製作上の限界があり、０．６５ｍｍ以下のピッチで形
成するのは困難であるため、半導体装置の多端子化が制
限されてしまう。
【００１３】ここで、仮に、上記問題点を解するため
に、リードフレームにハーフエッチを施さず、また、樹
脂封止用の金型も樹脂に凹部を形成するための凸部を有
さないフラットな金型を用いたとする。このようにして
形成された半導体装置の上面図を図６に示す。ランド部
３０３とリードフレーム３０２とは半導体装置３００の
表面にともに露出しており、両者は樹脂３０６で絶縁さ
れていない。
に、リードフレームにハーフエッチを施さず、また、樹
脂封止用の金型も樹脂に凹部を形成するための凸部を有
さないフラットな金型を用いたとする。このようにして
形成された半導体装置の上面図を図６に示す。ランド部
３０３とリードフレーム３０２とは半導体装置３００の
表面にともに露出しており、両者は樹脂３０６で絶縁さ
れていない。
【００１４】図７は、図６に示した半導体装置３００に
半田ボールをのせた状況を図６に示した矢印Ａの方向か
ら見た図である。
半田ボールをのせた状況を図６に示した矢印Ａの方向か
ら見た図である。
【００１５】このような状態で、半田ボール３０４をラ
ンド部３０３に実装すると、半田ボール３０４はランド
部３０３からリードフレーム３０２の方へと、流出部３
０４ａとなり流出してしまうこととなる。
ンド部３０３に実装すると、半田ボール３０４はランド
部３０３からリードフレーム３０２の方へと、流出部３
０４ａとなり流出してしまうこととなる。
【００１６】そこで、本発明は、機械的強度が確保され
たＢＧＡ型樹脂封止半導体装置を提供することを第１の
目的とする。また、端子間のピッチの狭められたＢＧＡ
型樹脂封止半導体装置を提供することを第２の目的とす
る。
たＢＧＡ型樹脂封止半導体装置を提供することを第１の
目的とする。また、端子間のピッチの狭められたＢＧＡ
型樹脂封止半導体装置を提供することを第２の目的とす
る。
【００１７】
【課題を解決するための手段】上記目的を達成するため
本発明のＢＧＡ型樹脂封止半導体装置は、半導体チップ
と、前記半導体チップの上面に設けられ、かつ、前記半
導体チップと電気的に接続された、並列に配置されると
ともに周囲に溝が形成された複数のランド部を有するリ
ードフレームと、前記ランド部にのせられる半田ボール
と、前記半導体チップを封止し、かつ、前記溝を埋め
る、前記半田ボールがのらない特性を有する樹脂と、を
有する。
本発明のＢＧＡ型樹脂封止半導体装置は、半導体チップ
と、前記半導体チップの上面に設けられ、かつ、前記半
導体チップと電気的に接続された、並列に配置されると
ともに周囲に溝が形成された複数のランド部を有するリ
ードフレームと、前記ランド部にのせられる半田ボール
と、前記半導体チップを封止し、かつ、前記溝を埋め
る、前記半田ボールがのらない特性を有する樹脂と、を
有する。
【００１８】上記の通り構成された本発明のＢＧＡ型樹
脂封止半導体装置は、リードフレームの、半田ボールが
のせられるランド部の周辺にのみ溝が形成されているの
で、リードフレームの薄肉化が最小限度に抑えられる。
また、ランド部とランド部以外のリードフレームとの絶
縁は溝を樹脂で埋めることによりなされるため、ランド
部のみを露出させてランド部以外のリードフレームを封
止することで絶縁を行うような形状の樹脂を成型するた
めの金型を必要としない。
脂封止半導体装置は、リードフレームの、半田ボールが
のせられるランド部の周辺にのみ溝が形成されているの
で、リードフレームの薄肉化が最小限度に抑えられる。
また、ランド部とランド部以外のリードフレームとの絶
縁は溝を樹脂で埋めることによりなされるため、ランド
部のみを露出させてランド部以外のリードフレームを封
止することで絶縁を行うような形状の樹脂を成型するた
めの金型を必要としない。
【００１９】ランド部以外のリードフレームは樹脂によ
り封止されているものであってもよいし、ランド部の配
列ピッチは０．６５ｍｍ以下であってもよい。また、溝
はランド部の外周から０．４ｍｍ以内の範囲に形成され
ているものであってもよいし、この溝はハーフエッチ処
理により形成されるものであってもよく、さらには、ラ
ンド部の表面と前記樹脂の表面とは平坦であることが好
ましい。
り封止されているものであってもよいし、ランド部の配
列ピッチは０．６５ｍｍ以下であってもよい。また、溝
はランド部の外周から０．４ｍｍ以内の範囲に形成され
ているものであってもよいし、この溝はハーフエッチ処
理により形成されるものであってもよく、さらには、ラ
ンド部の表面と前記樹脂の表面とは平坦であることが好
ましい。
【００２０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。 （第１の実施形態）図１に本実施形態のＢＧＡ型樹脂封
止半導体装置の概略断面図を、また、図２に図１に示し
た半導体装置の上面図をそれぞれ示す。
て図面を参照して説明する。 （第１の実施形態）図１に本実施形態のＢＧＡ型樹脂封
止半導体装置の概略断面図を、また、図２に図１に示し
た半導体装置の上面図をそれぞれ示す。
【００２１】半導体チップ１の上面両側にはテープ７が
貼られており、この上に導電性の部材からなるリードフ
レーム２が貼り付けられている。半導体チップ１とリー
ドフレーム２とは、ワイヤ５で電気的に接続されてい
る。また、半田ボール４の実装されるランド部３の周辺
にはハーフエッチ処理が施されたランド周辺ハーフエッ
チ部８が形成されている。ランド周辺ハーフエッチ部８
及び半導体チップ１周辺は、インサート成型等により成
型される、半田ボール４がのらない特性を有する樹脂６
で封止されている。ＢＧＡ型樹脂封止半導体装置の上面
には、樹脂６で封止されていないリードフレーム２とラ
ンド部３とが露出しているが、ＢＧＡ型樹脂封止半導体
装置の上面ではリードフレーム２とランド部３とは、樹
脂６により分断された構成となっている。また、ランド
部３の表面と樹脂６の表面とは平坦となっている。な
お、半田ボール４は半導体チップ１が樹脂１０６により
封止された後にランド部３にのせられる。
貼られており、この上に導電性の部材からなるリードフ
レーム２が貼り付けられている。半導体チップ１とリー
ドフレーム２とは、ワイヤ５で電気的に接続されてい
る。また、半田ボール４の実装されるランド部３の周辺
にはハーフエッチ処理が施されたランド周辺ハーフエッ
チ部８が形成されている。ランド周辺ハーフエッチ部８
及び半導体チップ１周辺は、インサート成型等により成
型される、半田ボール４がのらない特性を有する樹脂６
で封止されている。ＢＧＡ型樹脂封止半導体装置の上面
には、樹脂６で封止されていないリードフレーム２とラ
ンド部３とが露出しているが、ＢＧＡ型樹脂封止半導体
装置の上面ではリードフレーム２とランド部３とは、樹
脂６により分断された構成となっている。また、ランド
部３の表面と樹脂６の表面とは平坦となっている。な
お、半田ボール４は半導体チップ１が樹脂１０６により
封止された後にランド部３にのせられる。
【００２２】上記のような構成である本実施形態のＢＧ
Ａ型樹脂封止半導体装置は、図４に示した従来のように
ランド部１０３以外のリードフレーム１０２の全てをハ
ーフエッチ処理することなく、半導体装置の表面におい
て、ランド部３とリードフレーム２とを分離させる配置
とさせることができる。このため、リードフレーム２の
強度低下を最小限にとどめることができ、よってＢＧＡ
型樹脂封止半導体装置の強度低下も最小限にとどめられ
る。
Ａ型樹脂封止半導体装置は、図４に示した従来のように
ランド部１０３以外のリードフレーム１０２の全てをハ
ーフエッチ処理することなく、半導体装置の表面におい
て、ランド部３とリードフレーム２とを分離させる配置
とさせることができる。このため、リードフレーム２の
強度低下を最小限にとどめることができ、よってＢＧＡ
型樹脂封止半導体装置の強度低下も最小限にとどめられ
る。
【００２３】また、図５に示した従来例のように、樹脂
２０６に凹部２０８を形成するための樹脂２０８の封入
金型に凸部を形成する必要がない。このため、端子間の
ピッチが金型の加工限度に左右されることがなく、０．
６５ｍｍ以下の端子間ピッチとすることができる。 な
お、端子間ピッチを０．６５ｍｍ以下とすると、ランド
周辺ハーフエッチ部８はランド部３の周辺０．４ｍｍ以
内に形成することが好ましい。そして、ランド部３に対
応する、金型のキャビティ面はフラット形状であるた
め、ＢＧＡ型樹脂封止半導体装置の端子間ピッチや、半
田ボール４の径が変更になった場合でも、金型を再度作
製する必要がなくなる。
２０６に凹部２０８を形成するための樹脂２０８の封入
金型に凸部を形成する必要がない。このため、端子間の
ピッチが金型の加工限度に左右されることがなく、０．
６５ｍｍ以下の端子間ピッチとすることができる。 な
お、端子間ピッチを０．６５ｍｍ以下とすると、ランド
周辺ハーフエッチ部８はランド部３の周辺０．４ｍｍ以
内に形成することが好ましい。そして、ランド部３に対
応する、金型のキャビティ面はフラット形状であるた
め、ＢＧＡ型樹脂封止半導体装置の端子間ピッチや、半
田ボール４の径が変更になった場合でも、金型を再度作
製する必要がなくなる。
【００２４】さらに、ＢＧＡ型樹脂封止半導体装置の上
面ではリードフレーム２とランド部３とは、樹脂６によ
り分断された構成であるため、半田ボール４がランド部
３からリードフレーム２へと流出することもない。
面ではリードフレーム２とランド部３とは、樹脂６によ
り分断された構成であるため、半田ボール４がランド部
３からリードフレーム２へと流出することもない。
【００２５】以上により、本実施形態のＢＧＡ型樹脂封
止半導体装置によれば、機械的強度を損なうことなく、
端子間のピッチを狭められる。 （第２の実施形態）図３に第２の実施形態のＢＧＡ型樹
脂封止半導体装置の一部の概略断面図を示す。
止半導体装置によれば、機械的強度を損なうことなく、
端子間のピッチを狭められる。 （第２の実施形態）図３に第２の実施形態のＢＧＡ型樹
脂封止半導体装置の一部の概略断面図を示す。
【００２６】リードフレーム１２を封止する樹脂１６に
形成された凹部２８の底面は、もともと図５に示した従
来のＢＧＡ型樹脂封止半導体装置に用いられた大きい半
田ボール２０４に対応する大ランド部１３ｂであった
が、これを大ランド部１３ｂよりも小径の小ランド部１
３ａとし、その周囲をランド周辺ハーフエッチ部１８と
したものである。
形成された凹部２８の底面は、もともと図５に示した従
来のＢＧＡ型樹脂封止半導体装置に用いられた大きい半
田ボール２０４に対応する大ランド部１３ｂであった
が、これを大ランド部１３ｂよりも小径の小ランド部１
３ａとし、その周囲をランド周辺ハーフエッチ部１８と
したものである。
【００２７】このように本実施形態は、図５に示した機
械的強度の確保された、凹部の形成された従来のＢＧＡ
型樹脂封止半導体装置の製造に用いられる樹脂封止用の
金型を変更することなく、半田ボール１４の縮小化に対
応することができる。
械的強度の確保された、凹部の形成された従来のＢＧＡ
型樹脂封止半導体装置の製造に用いられる樹脂封止用の
金型を変更することなく、半田ボール１４の縮小化に対
応することができる。
【００２８】
【発明の効果】以上説明したように本発明によれば、リ
ードフレームの、半田ボールがのせられるランド部の周
辺にのみ溝が形成されているので、リードフレームの薄
肉化が最小限度に抑えられる。このため、リードフレー
ムとランド部との絶縁処理によるＢＧＡ型樹脂封半導体
装置の機械的強度の低下を抑制できる。
ードフレームの、半田ボールがのせられるランド部の周
辺にのみ溝が形成されているので、リードフレームの薄
肉化が最小限度に抑えられる。このため、リードフレー
ムとランド部との絶縁処理によるＢＧＡ型樹脂封半導体
装置の機械的強度の低下を抑制できる。
【００２９】また、ランド部とランド部以外のリードフ
レームとの絶縁は溝を樹脂で埋めることによりなされる
ため、ランド部のみを露出させてランド部以外のリード
フレームを封止することで絶縁を行うような形状の樹脂
を成型するための金型を必要としない。このため、ラン
ド部、すなわち、端子間の配列ピッチが金型の加工限界
に左右されなくなり、よって端子間のピッチを狭めるこ
とができる。
レームとの絶縁は溝を樹脂で埋めることによりなされる
ため、ランド部のみを露出させてランド部以外のリード
フレームを封止することで絶縁を行うような形状の樹脂
を成型するための金型を必要としない。このため、ラン
ド部、すなわち、端子間の配列ピッチが金型の加工限界
に左右されなくなり、よって端子間のピッチを狭めるこ
とができる。
【図１】本発明の第１の実施形態のＢＧＡ型樹脂封止半
導体装置の概略断面図である。
導体装置の概略断面図である。
【図２】図１に示したＢＧＡ型樹脂封止半導体装置の上
面図である。
面図である。
【図３】本発明の第２の実施形態のＢＧＡ型樹脂封止半
導体装置の一部の概略断面図である。
導体装置の一部の概略断面図である。
【図４】従来のＢＧＡ型樹脂封止半導体装置の構造を説
明する概略断面図である。
明する概略断面図である。
【図５】従来の別のＢＧＡ型樹脂封止半導体装置の構造
を説明する概略断面図である。
を説明する概略断面図である。
【図６】樹脂に凹部を形成するための凸部を有しない金
型により作製された、ハーフエッチ処理が施されていな
いリードフレームを有するＢＧＡ型樹脂封止半導体装置
の上面図である。
型により作製された、ハーフエッチ処理が施されていな
いリードフレームを有するＢＧＡ型樹脂封止半導体装置
の上面図である。
【図７】図６に示したＢＧＡ型樹脂封止半導体装置を矢
印Ａ方向から見た図である。
印Ａ方向から見た図である。
１ 半導体チップ ２、１２ リードフレーム ３ ランド部 ３ａ 小ランド部 ３ｂ 大ランド部 ４、１４ 半田ボール ５ ワイヤ ６、１６ 樹脂 ７ テープ ８、１８ ランド周辺ハーフエッチ部 ２８ 凹部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/50 H01L 23/12
Claims (6)
- 【請求項１】 半導体チップと、 前記半導体チップの上面に設けられ、かつ、前記半導体
チップと電気的に接続された、並列に配置されるととも
に周囲に溝が形成された複数のランド部を有するリード
フレームと、 前記ランド部にのせられる半田ボールと、 前記半導体チップを封止し、かつ、前記溝を埋める、前
記半田ボールがのらない特性を有する樹脂と、を有する
ＢＧＡ型樹脂封止半導体装置。 - 【請求項２】 前記ランド部以外の前記リードフレーム
が前記樹脂により封止されている請求項１に記載のＢＧ
Ａ型樹脂封止半導体装置。 - 【請求項３】 前記ランド部の配列ピッチは０．６５ｍ
ｍ以下である請求項１または２に記載のＢＧＡ型樹脂封
止半導体装置。 - 【請求項４】 前記溝は前記ランド部の外周から０．４
ｍｍ以内の範囲に形成されている請求項１ないし３のい
ずれか１項に記載のＢＧＡ型樹脂封止半導体装置。 - 【請求項５】 前記溝はハーフエッチ処理により形成さ
れる請求項１ないし４のいずれか１項に記載のＢＧＡ型
樹脂封止半導体装置。 - 【請求項６】 前記ランド部の表面と前記樹脂の表面と
は平坦である請求項１ないし５のいずれか１項に記載の
ＢＧＡ型樹脂封止半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35633698A JP3104695B2 (ja) | 1998-12-15 | 1998-12-15 | Ｂｇａ型樹脂封止半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35633698A JP3104695B2 (ja) | 1998-12-15 | 1998-12-15 | Ｂｇａ型樹脂封止半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183269A JP2000183269A (ja) | 2000-06-30 |
| JP3104695B2 true JP3104695B2 (ja) | 2000-10-30 |
Family
ID=18448530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35633698A Expired - Fee Related JP3104695B2 (ja) | 1998-12-15 | 1998-12-15 | Ｂｇａ型樹脂封止半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104695B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014047434A (ja) * | 2012-08-30 | 2014-03-17 | Gunze Ltd | フットカバー |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10034006A1 (de) * | 2000-07-07 | 2002-01-24 | Infineon Technologies Ag | Trägermatrix mit Bondkanal für integrierte Halbleiter und Verfahren zu ihrer Herstellung |
| JP4357728B2 (ja) * | 2000-09-29 | 2009-11-04 | 大日本印刷株式会社 | 樹脂封止型半導体装置 |
| JP4467903B2 (ja) * | 2003-04-17 | 2010-05-26 | 大日本印刷株式会社 | 樹脂封止型半導体装置 |
-
1998
- 1998-12-15 JP JP35633698A patent/JP3104695B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014047434A (ja) * | 2012-08-30 | 2014-03-17 | Gunze Ltd | フットカバー |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000183269A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5508556A (en) | Leaded semiconductor device having accessible power supply pad terminals | |
| US5854512A (en) | High density leaded ball-grid array package | |
| KR100498488B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
| US6876087B2 (en) | Chip scale package with heat dissipating part | |
| JPH1012769A (ja) | 半導体装置およびその製造方法 | |
| US20080308951A1 (en) | Semiconductor package and fabrication method thereof | |
| JP2959480B2 (ja) | 半導体装置及びその製造方法 | |
| US6344687B1 (en) | Dual-chip packaging | |
| US20040021231A1 (en) | Semiconductor device and its manufacturing method | |
| KR19990085107A (ko) | 반도체칩 패키지 및 그 제조방법 | |
| JP3104695B2 (ja) | Ｂｇａ型樹脂封止半導体装置 | |
| JP2003197846A (ja) | リードフレームおよびこれを用いた半導体装置 | |
| JPH11297917A (ja) | 半導体装置及びその製造方法 | |
| JPH08115941A (ja) | 半導体装置 | |
| KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
| US11916090B2 (en) | Tapeless leadframe package with exposed integrated circuit die | |
| JP2518575B2 (ja) | 半導体チップ封止方法 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| JPH11260996A (ja) | 光学半導体装置とその製造方法 | |
| KR100384335B1 (ko) | 반도체패키지와 그 제조방법 | |
| KR950010866B1 (ko) | 표면 실장형(surface mounting type) 반도체 패키지(package) | |
| JP2755719B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH11111910A (ja) | マルチチップマウント半導体装置及びその製造方法 | |
| JP2002368184A (ja) | マルチチップ半導体装置 | |
| JPS63228654A (ja) | 電子装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |