JP3189458U - Ceramic circuit board and packaging LED module having ceramic circuit board - Google Patents
Ceramic circuit board and packaging LED module having ceramic circuit board Download PDFInfo
- Publication number
- JP3189458U JP3189458U JP2013007404U JP2013007404U JP3189458U JP 3189458 U JP3189458 U JP 3189458U JP 2013007404 U JP2013007404 U JP 2013007404U JP 2013007404 U JP2013007404 U JP 2013007404U JP 3189458 U JP3189458 U JP 3189458U
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuit board
- ceramic circuit
- groove
- virtual plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 58
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 60
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims abstract description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims abstract description 5
- 239000004020 conductor Substances 0.000 claims description 26
- 230000000052 comparative effect Effects 0.000 description 12
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Abstract
【課題】セラミックス回路基板およびセラミックス回路基板を有するパッケージングＬＥＤモジュールを提供する。
【解決手段】セラミックス回路基板１０は酸化アルミニウムまたは窒化アルミニウムから製作された基板２０を備える。基板は表面２２および表面を陥没させて形成した溝２４を有する。溝は粗さＲａが１μｍから２０μｍの底面２４２と、底面に形成された複数の峰部２４２ａおよび複数の谷部２４２ｂとを有する。峰部は仮想平面Ｐに位置付けられる。仮想平面は基板の表面に平行し、１μｍから１００μｍの距離を置く。パッケージングＬＥＤモジュールは、二つの導線３０を有するセラミックス回路基板と、二つの導線の頂面に別々に配置される二つのボンディングパッドと、二つのボンディングパッドに別々に電気的に接続される二つの接点を有するＬＥＤチップとを備える。
【選択図】図２A ceramic circuit board and a packaging LED module having the ceramic circuit board are provided.
A ceramic circuit board includes a substrate made of aluminum oxide or aluminum nitride. The substrate has a surface 22 and a groove 24 formed by recessing the surface. The groove has a bottom surface 242 having a roughness Ra of 1 μm to 20 μm, and a plurality of peak portions 242a and a plurality of valley portions 242b formed on the bottom surface. The peak is positioned on the virtual plane P. The virtual plane is parallel to the surface of the substrate and is spaced from 1 μm to 100 μm. The packaging LED module includes a ceramic circuit board having two conductive wires 30, two bonding pads separately disposed on top surfaces of the two conductive wires, and two electrically connected to the two bonding pads separately. And an LED chip having contacts.
[Selection] Figure 2
Description
本考案は、回路基板、特にセラミックス回路基板およびセラミックス回路基板を有するパッケージングＬＥＤモジュールに関するものである。 The present invention relates to a circuit board, in particular, a ceramic circuit board and a packaging LED module having the ceramic circuit board.
従来のセラミックス回路基板は、セラミックス材料から製作された基板と、基板の表面に付着した複数の導線とを備える。セラミックス基板は熱伝導性、耐熱性および電気絶縁性が従来の基板に優れたため、発熱量の比較的高い電子製品、例えば高輝度ＬＥＤに適用することができる。 A conventional ceramic circuit board includes a board manufactured from a ceramic material and a plurality of conductive wires attached to the surface of the board. The ceramic substrate is excellent in heat conductivity, heat resistance, and electrical insulation as compared with conventional substrates, and can be applied to electronic products having a relatively high calorific value, for example, high-brightness LEDs.
セラミックス回路基板を製作する際、スパッタ工程によって基板の表面に導電材料（例えば銅）を分布させ、シード層（seed layer）を生成する。続いてリソグラフィーおよび電気めっき工程によってシード層に金属材料（例えば銅）を分布させ、導線を生成する。このときセラミックス回路基板の用途（例えばパッケージングＬＥＤモジュールに使用する場合）に応じ、めっき工程によって導線上の所定位置にボンディングパッドを生成し、そののちエッチング工程によってシード層の余分な部分（即ち導線から遮蔽されず外部に露出した部分）を除去する。 When a ceramic circuit board is manufactured, a conductive material (for example, copper) is distributed on the surface of the substrate by a sputtering process to generate a seed layer. Subsequently, a metal material (for example, copper) is distributed in the seed layer by lithography and electroplating processes to generate a conductive wire. At this time, depending on the application of the ceramic circuit board (for example, when used for a packaging LED module), a bonding pad is generated at a predetermined position on the conductor by a plating process, and then an extra portion of the seed layer (that is, the conductor) by an etching process. The part exposed to the outside without being shielded from is removed.
前述したセラミックス回路基板は、導線が基板の表面に突出したため、回路基板の構造が不安定になる。特に、電子部品が小型化されるのに対し、セラミックス回路基板の導線は使用の状況に応じて細くなることが求められるが、導線と基板との接触面積が小さければ小さいほど、構造が不安定になる。一方、シード層の余分な部分を除去すると同時に、導線と基板との間のシード層を腐食して剥離させてしまうことが起こりやすいため、基板に付着した導線の安定度を低下させてしまう。また導線の幅が狭くスパッタ工程によって生成された導線の厚さが大きくないと、許容電流が制限される。 In the ceramic circuit board described above, since the conductive wire protrudes from the surface of the board, the structure of the circuit board becomes unstable. In particular, while electronic components are downsized, the conductors of ceramic circuit boards are required to be thinner depending on the situation of use, but the smaller the contact area between the conductors and the board, the more unstable the structure. become. On the other hand, since the excess portion of the seed layer is removed and the seed layer between the conductor and the substrate is likely to be corroded and peeled off, the stability of the conductor attached to the substrate is lowered. Moreover, if the width of the conducting wire is narrow and the thickness of the conducting wire generated by the sputtering process is not large, the allowable current is limited.
本考案は、導線と基板の構造が安定し、許容電流が比較的大きいセラミックス回路基板を提供することを主な目的とする。 The main object of the present invention is to provide a ceramic circuit board in which the structure of the conductor and the substrate is stable and the allowable current is relatively large.
本考案は、構造が安定し、比較的大きい電流に耐えられるパッケージングＬＥＤモジュールを提供することをもう一つの目的とする。 It is another object of the present invention to provide a packaging LED module having a stable structure and capable of withstanding a relatively large current.
上述の目的を達成するために、本考案によるセラミックス回路基板は基板および導線を備える。基板は酸化アルミニウムまたは窒化アルミニウムから製作され、表面および表面を陥没させて形成した溝を有する。溝は粗さＲａが１μｍから２０μｍの底面と、底面に形成された複数の峰部および複数の谷部とを有する。峰部は仮想平面に位置付けられる。仮想平面は基板の表面に平行し、１μｍから１００μｍの距離を置く。導線は基板の溝内に充填され、基板の表面と並ぶ頂面を有する。 In order to achieve the above object, a ceramic circuit board according to the present invention includes a substrate and a conductor. The substrate is made of aluminum oxide or aluminum nitride and has a surface and a groove formed by recessing the surface. The groove has a bottom surface with a roughness Ra of 1 μm to 20 μm, and a plurality of ridges and a plurality of valleys formed on the bottom surface. The peak is positioned on the virtual plane. The virtual plane is parallel to the surface of the substrate and is spaced from 1 μm to 100 μm. The conducting wire is filled in the groove of the substrate and has a top surface that is aligned with the surface of the substrate.
導線は基板の溝内に完全に嵌め込まれ、溝は相当な深さを有し、底面が起伏状を呈するため、導線と基板の結合構造が安定する。一方、導線は相当な厚さを有するため、許容電流が比較的大きい。 The conducting wire is completely fitted into the groove of the substrate, the groove has a considerable depth, and the bottom surface has an undulating shape, so that the connecting structure of the conducting wire and the substrate is stabilized. On the other hand, since the conducting wire has a considerable thickness, the allowable current is relatively large.
上述の目的を達成するために、本考案によるパッケージングＬＥＤモジュールは、一つの基板、二つの導線、二つのボンディングパッドおよび一つのＬＥＤチップを備える。基板は酸化アルミニウムまたは窒化アルミニウムから製作され、表面および表面を陥没させて形成した二つの溝を有する。溝は粗さＲａが１μｍから２０μｍの底面と、底面に形成された複数の峰部および複数の谷部とを有する。峰部は仮想平面に位置付けられる。仮想平面は基板の表面に平行し、１μｍから１００μｍの距離を置く。二つの導線は基板の二つの溝内に別々に充填され、それぞれ基板の表面と並ぶ頂面を有する。二つのボンディングパッドは二つの導線の頂面に別々に配置される。ＬＥＤチップは二つの接点を有する。二つの接点は二つのボンディングパッドに別々に電気的に接続される。 In order to achieve the above object, a packaging LED module according to the present invention includes one substrate, two conductors, two bonding pads, and one LED chip. The substrate is made of aluminum oxide or aluminum nitride and has a surface and two grooves formed by recessing the surface. The groove has a bottom surface with a roughness Ra of 1 μm to 20 μm, and a plurality of ridges and a plurality of valleys formed on the bottom surface. The peak is positioned on the virtual plane. The virtual plane is parallel to the surface of the substrate and is spaced from 1 μm to 100 μm. The two conductors are separately filled in the two grooves of the substrate and each has a top surface that is aligned with the surface of the substrate. The two bonding pads are separately arranged on the top surfaces of the two conductors. The LED chip has two contacts. The two contacts are separately electrically connected to the two bonding pads.
上述したとおり、導線と基板の結合構造は安定し、導線は従来のものより厚さおよび許容電流が比較的大きいため、パッケージングＬＥＤモジュールは構造が安定し、比較的大きい電流に耐えられる。 As described above, since the connection structure of the conductor and the substrate is stable, and the conductor has a relatively large thickness and allowable current as compared with the conventional one, the packaging LED module has a stable structure and can withstand a relatively large current.
図１および図２に示すように、本考案の一実施形態によるセラミックス回路基板１０は、基板２０と、基板２０に固定された二つの導線３０とを備える。 As shown in FIGS. 1 and 2, a ceramic circuit board 10 according to an embodiment of the present invention includes a board 20 and two conductive wires 30 fixed to the board 20.
基板２０は、セラミックス材料、即ち酸化アルミニウム（Al2O3）または窒化アルミニウム（AlN）から製作され、表面２２および表面２２を陥没させて形成した二つの溝２４を有する。溝２４は底面２４２を有する。底面２４２は粗さＲａが１μｍから２０μｍである。言い換えれば、溝２４の底面２４２は起伏状を呈し、複数の峰部２４２ａおよび複数の谷部２４２ｂを有する。溝２４の底面２４２の峰部２４２ａは仮想平面Ｐに位置付けられる。仮想平面Ｐは基板２０の表面２２に平行し、１μｍから１００μｍの距離を置く。つまり、溝２４は深さＤ、即ち仮想平面Ｐと表面２２との間の距離を定義する。深さＤは１μｍから１００μｍである。 The substrate 20 is made of a ceramic material, that is, aluminum oxide (Al 2 O 3 ) or aluminum nitride (AlN), and has a surface 22 and two grooves 24 formed by recessing the surface 22. The groove 24 has a bottom surface 242. The bottom surface 242 has a roughness Ra of 1 μm to 20 μm. In other words, the bottom surface 242 of the groove 24 has an undulating shape and has a plurality of peak portions 242a and a plurality of valley portions 242b. The peak portion 242a of the bottom surface 242 of the groove 24 is positioned on the virtual plane P. The virtual plane P is parallel to the surface 22 of the substrate 20 and is spaced from 1 μm to 100 μm. That is, the groove 24 defines a depth D, that is, a distance between the virtual plane P and the surface 22. The depth D is 1 μm to 100 μm.
二つの導線３０は、導電性のよい金属、例えば銅（Cu）、銀（Ag）、金（Au）から製作され、それぞれ基板２０の二つの溝２４内に充填される。導線３０の頂面３２は基板２０の表面２２と並ぶ。言い換えれば、導線３０の形と基板２０の溝２４の形とは相互に対応する。本実施形態において、導線３０は幅の比較的大きい長方形の第一結合部３４と、幅の比較的小さい長方形の第二結合部３６と、第一結合部３４と第二結合部３６を連結した連結部３８とを有する。 The two conductive wires 30 are made of a metal having good conductivity, such as copper (Cu), silver (Ag), and gold (Au), and are filled in the two grooves 24 of the substrate 20 respectively. The top surface 32 of the conductive wire 30 is aligned with the surface 22 of the substrate 20. In other words, the shape of the conducting wire 30 and the shape of the groove 24 of the substrate 20 correspond to each other. In the present embodiment, the conductive wire 30 connects the first coupling portion 34 having a relatively large width, the second coupling portion 36 having a relatively small width, and the first coupling portion 34 and the second coupling portion 36. And a connecting portion 38.
図２において、二つの導線３０の隣り合う第一結合部３４と第二結合部３６のみは表示される。二つの導線３０の別の部分は図２には表示されない。 In FIG. 2, only the adjacent first and second coupling portions 34 and 36 of the two conducting wires 30 are displayed. Another part of the two conductors 30 is not shown in FIG.
溝２４の深さＤおよび底面２４２の粗さと、導線３０を基板２０の表面２２に並列に配置し、溝２４内に充填することとが本考案の重点である。溝２４および導線３０は数および基板２０の表面２２に分布する形が限られず、セラミックス回路基板１０の用途に応じて変更されてもよい。 The emphasis of the present invention is that the depth D of the groove 24 and the roughness of the bottom surface 242 and the conductor 30 are arranged in parallel to the surface 22 of the substrate 20 and filled in the groove 24. The number of the grooves 24 and the conductive wires 30 is not limited and the shape distributed on the surface 22 of the substrate 20 may be changed according to the application of the ceramic circuit substrate 10.
図３および図４に示したのは、前述したセラミックス回路基板１０を有するパッケージングＬＥＤモジュール４０である。パッケージングＬＥＤモジュール４０は前述した基板２０および導線３０と、二つのボンディングパッド５０と、一つのＬＥＤチップ６０とを備える。 3 and 4 show a packaging LED module 40 having the ceramic circuit board 10 described above. The packaging LED module 40 includes the substrate 20 and the conductive wire 30 described above, two bonding pads 50, and one LED chip 60.
二つのボンディングパッド５０は、めっき工程によって二つの導線３０の頂面３２に別々に配置される。本実施形態において、二つのボンディングパッド５０は隣り合う第一結合部３４と第二結合部３６（図１参照）の上方に別々に位置付けられる。図４において、二つのボンディングパッド５０に連結される二つの導線３０の第一結合部３４および第二結合部３６のみは表示される。二つの導線３０の別の部分は図４には表示されない。ボンディングパッド５０は、銀（An）またはスズ（Sn）から構成されるか、一層のニッケル（Ni）に一層の金（Au）か一層の銀（Ag）を加えることによって構成される。 The two bonding pads 50 are separately disposed on the top surfaces 32 of the two conductive wires 30 by a plating process. In the present embodiment, the two bonding pads 50 are separately positioned above the adjacent first coupling portion 34 and second coupling portion 36 (see FIG. 1). In FIG. 4, only the first coupling portion 34 and the second coupling portion 36 of the two conductive wires 30 connected to the two bonding pads 50 are displayed. Another part of the two conductors 30 is not shown in FIG. The bonding pad 50 is made of silver (An) or tin (Sn), or is formed by adding one layer of gold (Au) or one layer of silver (Ag) to one layer of nickel (Ni).
ＬＥＤチップ６０は、フリップチップ（flip chip）方式によって二つのボンディングパッド５０に固定される。つまり、ＬＥＤチップ６０は下方に突出した二つの接点６２を有する。二つの接点６２ははんだ付けによって二つのボンディングパッド５０に配置され、二つのボンディングパッド５０に電気的に接続されると同時に二つの導線３０に間接的に電気的に接続される。 The LED chip 60 is fixed to the two bonding pads 50 by a flip chip method. That is, the LED chip 60 has two contacts 62 protruding downward. The two contacts 62 are disposed on the two bonding pads 50 by soldering, and are electrically connected to the two bonding pads 50 and simultaneously indirectly connected to the two conductive wires 30.
セラミックス回路基板１０において、導線３０は基板２０の溝２４内に完全に嵌め込まれ、溝２４は相当な深さ（１μｍから１００μｍの深さＤ）を有し、底面２４２が起伏状（１μｍから２０μｍの粗さＲａ）を呈するため、導線３０と基板２０の結合構造が安定する。一方、導線３０は厚さが比較的大きいため、許容電流が比較的大きい。上述したセラミックス回路基板１０の特性により、パッケージングＬＥＤモジュール４０は構造が安定し、比較的大きい電流に耐えられる。 In the ceramic circuit board 10, the conductive wire 30 is completely fitted in the groove 24 of the substrate 20, the groove 24 has a considerable depth (depth D of 1 μm to 100 μm), and the bottom surface 242 is undulated (1 μm to 20 μm). Therefore, the coupling structure of the conducting wire 30 and the substrate 20 is stabilized. On the other hand, since the conducting wire 30 has a relatively large thickness, the allowable current is relatively large. Due to the characteristics of the ceramic circuit board 10 described above, the packaging LED module 40 has a stable structure and can withstand a relatively large current.
導線３０と基板２０とをより安定的に結合させるために、溝２４の底面２４２の粗さＲａが１μｍから１０μｍであれば好ましい。特に粗さＲａが５μｍから１０μｍであれば最も好ましい。一方、導線３０に使う金属量および電気めっきの時間を減らし、製造コストを削減するために、溝２４の深さＤ、即ち仮想平面Ｐと基板２０の表面２２との間の距離が１μｍから７０μｍであれば好ましい。特に深さＤが１μｍから３０μｍであれば最も好ましい。 In order to bond the conducting wire 30 and the substrate 20 more stably, it is preferable that the roughness Ra of the bottom surface 242 of the groove 24 is 1 μm to 10 μm. In particular, the roughness Ra is most preferably 5 μm to 10 μm. On the other hand, in order to reduce the amount of metal used for the conductive wire 30 and the time of electroplating and reduce the manufacturing cost, the depth D of the groove 24, that is, the distance between the virtual plane P and the surface 22 of the substrate 20 is 1 μm to 70 μm. Is preferable. In particular, the depth D is most preferably 1 μm to 30 μm.
以下、本考案によって製作されたセラミックス回路基板をテストした結果により、本考案の提示した数値範囲によって導線を基板に安定的に付着させることができることを説明する。 Hereinafter, the results of testing the ceramic circuit board manufactured according to the present invention will explain that the conductive wire can be stably attached to the substrate according to the numerical range presented by the present invention.
図５、図７および図９は、比較例１により提示されたセラミックス回路基板７１、比較例２により提示されたセラミックス回路基板７２および比較例３により提示されたセラミックス回路基板７３、即ち本考案の提示した数値に応じない三つのタイプを示した断面図である。セラミックス回路基板７１、７２、７３は基板７１２、７２２、７３２と、基板７１２、７２２、７３２の溝内に充填された導線７１４、７２４、７３４とを有する。図６、図８および図１０はセラミックス回路基板７１、７２、７３の実物を示す写真である。そのうちの基板の溝は相互に平行し、１０個の区域を構成する。区域は左側に近ければ近いほど幅が大きくなる。 5, FIG. 7 and FIG. 9 show the ceramic circuit board 71 presented in Comparative Example 1, the ceramic circuit board 72 presented in Comparative Example 2, and the ceramic circuit board 73 presented in Comparative Example 3, that is, the present invention. It is sectional drawing which showed three types which do not respond to the shown numerical value. The ceramic circuit boards 71, 72, 73 have boards 712, 722, 732 and conductors 714, 724, 734 filled in the grooves of the boards 712, 722, 732. 6, 8 and 10 are photographs showing the actual ceramic circuit boards 71, 72 and 73. FIG. Of these, the grooves of the substrate are parallel to each other and constitute ten areas. The closer the area is to the left, the greater the width.
図５に示すように、比較例１により提示されたセラミックス回路基板７１において、基板７１２の溝は深さ（前述した内容と同じでＤで表示される）および底面の粗さＲａが１μｍ以下、即ち本考案の提示した数値範囲より低いである。図６に示すように、セラミックス回路基板７１の実物により、金属は溝の三分の一の部分にしか付着できない、即ち溝内に導線を完全に生成できないことが判明した。 As shown in FIG. 5, in the ceramic circuit board 71 presented in Comparative Example 1, the groove of the substrate 712 has a depth (denoted by D which is the same as described above) and a bottom surface roughness Ra of 1 μm or less. That is, it is lower than the numerical range presented by the present invention. As shown in FIG. 6, the actual ceramic circuit board 71 proves that the metal can adhere only to one third of the groove, that is, the conductor cannot be completely generated in the groove.
図７に示すように、比較例２により提示されたセラミックス回路基板７２において、基板７２２の溝は深さが１μｍ以下、底面の粗さＲａが１μｍ以上である。つまり、底面の粗さＲａは本考案の提示した数値範囲であるが、深さは本考案の提示した数値範囲ではない。図８に示すように、セラミックス回路基板７２の実物により、金属は溝の約二分の一の部分にしか付着できない、即ち溝内に導線を完全に生成できないことが判明した。 As shown in FIG. 7, in the ceramic circuit board 72 presented in Comparative Example 2, the groove of the substrate 722 has a depth of 1 μm or less and a bottom surface roughness Ra of 1 μm or more. That is, the roughness Ra of the bottom surface is the numerical range presented by the present invention, but the depth is not the numerical range presented by the present invention. As shown in FIG. 8, it was found that the actual ceramic circuit board 72 allows the metal to adhere only to about one-half of the groove, that is, to completely generate a conductor in the groove.
図９に示すように、比較例３により提示されたセラミックス回路基板７３において、基板７３２の溝は深さが１μｍ以上、底面の粗さＲａが１μｍ以下である。つまり、深さは本考案の提示した数値範囲であるが、底面の粗さＲａは本考案の提示した数値範囲ではない。図１０に示すように、セラミックス回路基板７２の実物により、金属は溝の約三分の二の部分にしか付着できない、即ち溝内に導線を完全に生成できないことが判明した。 As shown in FIG. 9, in the ceramic circuit board 73 presented in Comparative Example 3, the groove of the substrate 732 has a depth of 1 μm or more and a bottom surface roughness Ra of 1 μm or less. That is, the depth is the numerical range presented by the present invention, but the bottom surface roughness Ra is not the numerical range presented by the present invention. As shown in FIG. 10, the actual ceramic circuit board 72 was found to allow the metal to adhere only to about two-thirds of the groove, that is, to completely generate a conductor in the groove.
第１実施形態から第６実施形態により提示されたセラミックス回路基板のパラメーターは表１によって表示される。表１により、第１実施形態から第６実施形態の溝の深さＤは異なるが、いずれも１μｍから１００μｍの間である。第１実施形態から第６実施形態の溝の底面の粗さＲａはいずれも１μｍから２０μｍの間である。図１１から図１６に示すように、第１実施形態から第６実施形態により提示されたセラミックス回路基板の実物により、いずれも金属は溝内に充填され、導線を完全に生成できることが判明した。 The parameters of the ceramic circuit board presented according to the first to sixth embodiments are shown in Table 1. According to Table 1, the depths D of the grooves in the first to sixth embodiments are different, but all are between 1 μm and 100 μm. The roughness Ra of the bottom surface of the grooves in the first to sixth embodiments is between 1 μm and 20 μm. As shown in FIGS. 11 to 16, it has been found that the metal is filled in the grooves and the conductors can be completely generated by the actual ceramic circuit boards presented in the first to sixth embodiments.
以上、本考案は、上記実施形態になんら限定されるものではなく、考案の趣旨を逸脱しない範囲において種々の形態で実施可能である。 As mentioned above, this invention is not limited to the said embodiment at all, In the range which does not deviate from the meaning of invention, it can be implemented with a various form.
１０：セラミックス回路基板、
２０：基板、
２２：表面、
２４：溝、
２４２：底面、
２４２ａ：峰部
２４２ｂ：谷部、
３０：導線、
３２：頂面、
３４：第一結合部
３６：第二結合部、
３８：連結部、
４０：パッケージングＬＥＤモジュール、
５０：ボンディングパッド
６０：ＬＥＤチップ、
６２：接点、
７１、７２、７３：セラミックス回路基板
７１２、７２２、７３２：基板、
７１４、７２４、７３４：導線、
Ｐ：仮想平面、
Ｄ：深さ
10: Ceramic circuit board,
20: substrate
22: surface,
24: groove,
242: bottom surface,
242a: Peak 242b: Valley
30: conducting wire,
32: Top surface,
34: first coupling part 36: second coupling part,
38: connecting part,
40: Packaging LED module,
50: Bonding pad 60: LED chip,
62: Contacts
71, 72, 73: Ceramic circuit board 712, 722, 732: Substrate,
714, 724, 734: conducting wire,
P: virtual plane,
D: Depth
Claims (10)
前記基板は、酸化アルミニウムまたは窒化アルミニウムから製作され、表面とおよび前記表面を陥没させて形成した溝を有し、前記溝は粗さＲａが１μｍから２０μｍの底面と、前記底面に形成された複数の峰部および複数の谷部とを有し、前記峰部は仮想平面に位置付けられ、前記仮想平面は前記基板の前記表面に平行し、１μｍから１００μｍの距離を置き、
前記導線は、前記基板の前記溝内に充填され、前記基板の前記表面と並ぶ頂面を有することを特徴とするセラミックス回路基板。 With a substrate and conductors,
The substrate is made of aluminum oxide or aluminum nitride, and has a surface and a groove formed by recessing the surface. The groove has a bottom surface with a roughness Ra of 1 μm to 20 μm, and a plurality of grooves formed on the bottom surface. Ridges and a plurality of valleys, the ridges are positioned on a virtual plane, the virtual plane is parallel to the surface of the substrate, and a distance of 1 μm to 100 μm,
The ceramic circuit board according to claim 1, wherein the conductor has a top surface that is filled in the groove of the substrate and is aligned with the surface of the substrate.
前記基板は、酸化アルミニウムまたは窒化アルミニウムから製作され、表面および前記表面を陥没させて形成した二つの溝を有し、前記溝は粗さＲａが１μｍから２０μｍの底面と、前記底面に形成された複数の峰部および複数の谷部とを有し、前記峰部は仮想平面に位置付けられ、前記仮想平面は前記基板の前記表面に平行し、１μｍから１００μｍの距離を置き、
二つの前記導線は、前記基板の二つの前記溝内に別々に充填され、それぞれ前記基板の前記表面と並ぶ頂面を有し、
二つの前記ボンディングパッドは、二つの前記導線の前記頂面に別々に配置され、
前記ＬＥＤチップは、二つの接点を有し、二つの前記接点は二つの前記ボンディングパッドに別々に電気的に接続されることを特徴とするパッケージングＬＥＤモジュール。 1 substrate, 2 conductors, 2 bonding pads and 1 LED chip,
The substrate is made of aluminum oxide or aluminum nitride, and has a surface and two grooves formed by recessing the surface, and the grooves are formed on a bottom surface having a roughness Ra of 1 μm to 20 μm and on the bottom surface. A plurality of ridges and a plurality of valleys, the ridges are positioned on a virtual plane, the virtual plane is parallel to the surface of the substrate, and a distance of 1 μm to 100 μm,
The two conductive wires are separately filled in the two grooves of the substrate, each having a top surface aligned with the surface of the substrate;
The two bonding pads are separately disposed on the top surfaces of the two conductors,
The LED chip has two contacts, and the two contacts are separately electrically connected to the two bonding pads.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102216723 | 2013-09-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3189458U true JP3189458U (en) | 2014-03-13 |
Family
ID=
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8330051B2 (en) | Multi-layer circuit board, method of manufacturing the same, and communication device | |
| US9693458B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
| JP2009158593A5 (en) | ||
| JP2012500487A5 (en) | ||
| EP3310140A1 (en) | Mounting assembly with a heatsink | |
| US20090140419A1 (en) | Extended plating trace in flip chip solder mask window | |
| JP5173758B2 (en) | Manufacturing method of semiconductor package | |
| JP2014503992A5 (en) | ||
| US20080290528A1 (en) | Semiconductor package substrate having electrical connecting pads | |
| US20120058692A1 (en) | Contact of electrical connector and plating method thereof | |
| CN105489580B (en) | Semiconductor substrate and semiconductor package | |
| JP3189458U (en) | Ceramic circuit board and packaging LED module having ceramic circuit board | |
| JP6613089B2 (en) | Wiring board and manufacturing method thereof | |
| JP3194261U (en) | Ferrite substrate | |
| TWI496226B (en) | Printed circuit board structure and method for protecting metal pad from being scraped | |
| CN109041414B (en) | Circuit board structure and manufacturing method thereof | |
| JP6857504B2 (en) | Wiring board and its manufacturing method | |
| JP6762871B2 (en) | How to reduce the difference in solder pad morphology by flattening | |
| CN213752692U (en) | Packaging base and packaging base combined board | |
| CN203746907U (en) | Ceramic circuit board and LED packaging module therewith | |
| US10881006B2 (en) | Package carrier and package structure | |
| CN101370356B (en) | Circuit board and its manufacturing method | |
| CN108461405A (en) | Line carrier plate and its manufacturing method | |
| JP6121830B2 (en) | Wiring board | |
| TWI580084B (en) | A light emitting assembly and manufacturing method thereof |