JP3167678B2 - Multilayer ceramic substrate and method of manufacturing the same - Google Patents
Multilayer ceramic substrate and method of manufacturing the sameInfo
- Publication number
- JP3167678B2 JP3167678B2 JP15150298A JP15150298A JP3167678B2 JP 3167678 B2 JP3167678 B2 JP 3167678B2 JP 15150298 A JP15150298 A JP 15150298A JP 15150298 A JP15150298 A JP 15150298A JP 3167678 B2 JP3167678 B2 JP 3167678B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- layer
- conductor
- internal
- via conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 title claims description 171
- 239000000758 substrate Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004020 conductor Substances 0.000 claims description 197
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 35
- 239000002131 composite material Substances 0.000 claims description 22
- 229910010293 ceramic material Inorganic materials 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 239000007769 metal material Substances 0.000 claims description 18
- 238000010304 firing Methods 0.000 claims description 15
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 15
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 11
- 239000000126 substance Substances 0.000 claims description 10
- 230000000149 penetrating effect Effects 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 description 14
- 239000000203 mixture Substances 0.000 description 8
- 238000007639 printing Methods 0.000 description 7
- 239000000843 powder Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- ODINCKMPIJJUCX-UHFFFAOYSA-N Calcium oxide Chemical compound [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- IHWJXGQYRBHUIF-UHFFFAOYSA-N [Ag].[Pt] Chemical compound [Ag].[Pt] IHWJXGQYRBHUIF-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 238000002845 discoloration Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ビア導体および内
部配線層を備える多層セラミック基板及びその製造方法
に関する。The present invention relates to a multilayer ceramic substrate having a via conductor and an internal wiring layer, and a method of manufacturing the same .
【０００２】[0002]
【従来の技術】従来、多層セラミック基板として、セラ
ミック層間に内部配線層を備え、これらのセラミック層
を貫通して上下の配線層を接続するビア導体を有するも
のが知られている。また、多層セラミック基板において
は、表面に露出する配線や端子等の金属部分にＮｉやＡ
ｕ等のメッキを施すことが行われる。ここで、ビア導体
を基板表面のセラミック層に形成する場合、未焼成のセ
ラミック層に貫通孔を空け、ここに金属ペーストを埋め
込み、これらを焼結して形成するのであるが、焼結の際
のセラミック層の焼成収縮量よりもビア導体（ビアとな
るペースト）の焼成収縮量が大きいと、セラミック層と
ビア導体の間に隙間ができる。このような隙間がある
と、後の工程において、隙間にメッキ液が滲入して変色
や絶縁抵抗の低下等の不具合を生じるので、例えば、特
公平７−８９５９６号公報に記載するように、表面とな
るセラミック層に形成するビア導体には、セラミック物
質を多く混入した複合物質のペーストを用い、両者の焼
成収縮量を整合させる。2. Description of the Related Art Heretofore, there has been known a multilayer ceramic substrate having an internal wiring layer between ceramic layers and a via conductor penetrating these ceramic layers and connecting upper and lower wiring layers. In the case of a multilayer ceramic substrate, Ni or A is added to metal parts such as wiring and terminals exposed on the surface.
The plating of u or the like is performed. Here, when a via conductor is formed in the ceramic layer on the substrate surface, a through hole is formed in the unfired ceramic layer, a metal paste is buried therein, and these are formed by sintering. If the amount of firing shrinkage of the via conductor (paste to be a via) is larger than the amount of firing shrinkage of the ceramic layer, a gap is formed between the ceramic layer and the via conductor. If such a gap is present, in a later step, a plating solution infiltrates into the gap to cause problems such as discoloration and a decrease in insulation resistance. For example, as described in JP-B-7-89596, For the via conductor formed in the ceramic layer to be formed, a paste of a composite material containing a large amount of a ceramic material is used, and the firing shrinkage amounts of both are matched.
【０００３】さらに、上記した特公平７−８９５９６号
公報には、上下に重なる表面のセラミック層に形成した
ビア導体（以下、表面ビア導体ともいう）と内部のセラ
ミック層に形成したビア導体（以下、内部ビア導体とも
いう）との間に、キャップ導体を形成することが記載さ
れている。また、これらの材質を、セラミック物質の量
でいうと、表面ビア導体≧キャップ導体＞内部ビア導体
という関係にすることが記載されている。Further, the above-mentioned Japanese Patent Publication No. 7-89596 discloses a via conductor formed on a ceramic layer on a vertically overlapping surface (hereinafter also referred to as a surface via conductor) and a via conductor formed on an internal ceramic layer (hereinafter referred to as a via conductor). And an internal via conductor). Further, it is described that these materials have a relationship of surface via conductor ≧ cap conductor> internal via conductor in terms of the amount of ceramic substance.
【０００４】[0004]
【発明が解決しようとする課題】しかしながら、半導体
装置の処理速度向上に伴い、多層セラミック基板に形成
される内部配線は、できるだけ低抵抗であることが求め
られているので、内部配線層を形成するためのペースト
に、上記キャップに用いるような多くのセラミック物質
を混入させたものを用いるのは、抵抗が高くなる点から
好ましくない。つまり、内部配線層を形成するためのペ
ーストには、セラミック物質の混入量をできるだけ少な
くしたものが望まれる。このため、表面のセラミック層
と内部のセラミック層との間に内部配線層を形成し、さ
らに、この内部配線層と同一平面に上記特公平７−８９
５９６号公報に記載するようなキャップをも形成する場
合には、キャップの印刷と内部配線層の印刷に別のペー
ストを用いることとなる。即ち、キャップの為のペース
トにはセラミック量を多くしたものを用い、内部配線層
のためのペーストにはセラミック量を少なくしたものを
用いることとなるが、これでは、２回の印刷が必要とな
る上、印刷パターンも２種類必要となるなど、作業が面
倒となる。本発明は、かかる問題点に鑑みてなされたも
のであって、表面のセラミック層とこれに形成されたビ
アとの間に隙間が無い多層セラミック基板であって、製
造容易で、低抵抗の内部配線を備えた多層セラミック基
板及びその製造方法を提供することを目的とする。However, as the processing speed of the semiconductor device is improved, the internal wiring formed on the multilayer ceramic substrate is required to have as low a resistance as possible. Use of a paste obtained by mixing many ceramic substances such as those used for the cap described above is not preferable because the resistance becomes high. In other words, it is desired that the paste for forming the internal wiring layer has a minimum amount of the ceramic material mixed therein. For this reason, an internal wiring layer is formed between the surface ceramic layer and the internal ceramic layer, and the above-mentioned Japanese Patent Publication No. 7-89 is formed on the same plane as the internal wiring layer.
In the case of forming a cap as described in Japanese Patent No. 596, another paste is used for printing the cap and printing the internal wiring layer. That is, a paste with a large amount of ceramic is used for the paste for the cap, and a paste with a small amount of ceramic is used for the paste for the internal wiring layer. However, this requires two printings. In addition, two types of print patterns are required, which makes the operation troublesome. The present invention has been made in view of the above-described problems, and is directed to a multilayer ceramic substrate having no gap between a ceramic layer on a surface and a via formed in the ceramic layer. It is an object of the present invention to provide a multilayer ceramic substrate provided with wiring and a method for manufacturing the same.
【０００５】[0005]
【課題を解決するための手段、作用及び効果】かかる課
題を解決するための手段は、表面セラミック層と、上記
表面セラミック層と略同材質で、これに隣接する内部セ
ラミック層と、上記表面セラミック層と上記内部セラミ
ック層との間に配置された内部配線層と、上記表面セラ
ミック層を貫通し、この表面セラミック層と隙間無く密
着する表面ビア導体と、上記表面ビア導体と略同軸に配
置され、上記内部セラミック層を貫通する内部ビア導体
と、上記表面ビア導体と内部ビア導体とを接続するキャ
ップ導体と、を備え、上記内部配線層、表面ビア導体、
内部ビア導体、およびキャップ導体は、いずれも金属物
質とセラミック物質とを含む複合物質からなり、上記内
部ビア導体のセラミック物質の含有量は、上記表面ビア
導体のそれより少なく、上記キャップ導体のそれよりも
多く、上記内部配線層とキャップ導体とは、略同質の複
合物質からなる多層セラミック基板である。Means for solving the problem, means and effects to solve the problem include a surface ceramic layer, an inner ceramic layer made of substantially the same material as the surface ceramic layer, and an inner ceramic layer adjacent to the surface ceramic layer. An internal wiring layer disposed between the layer and the internal ceramic layer, a surface via conductor that penetrates the surface ceramic layer and closely adheres to the surface ceramic layer, and is disposed substantially coaxially with the surface via conductor. An internal via conductor penetrating the internal ceramic layer, and a cap conductor connecting the surface via conductor and the internal via conductor, the internal wiring layer, the surface via conductor,
The via conductors, and the cap conductors are both made from a composite material including a metallic material and a ceramic material, the content of the ceramic material of the inner via conductors is less than that Noso the surface via conductors, of the cap conductor More than that, the internal wiring layer and the cap conductor are multilayer ceramic substrates made of substantially the same composite material.
【０００６】上記構成を有する本発明の多層セラミック
基板では、表面ビア導体が表面セラミック層に隙間無く
密着しているので、メッキ液が侵入することはない。ま
た、表面ビア導体、内部ビア導体、キャップ導体、内部
配線層の組成について見ると、内部ビア導体のセラミッ
ク物質の含有量は、表面ビア導体のそれより少なく、キ
ャップ導体のそれよりも多く、内部配線層とキャップ導
体とは略同質の複合物質からなる。つまり、セラミック
物質の含有量についていうと、表面ビア導体＞内部ビア
導体＞キャップ導体＝内部配線層とされている。従っ
て、内部ビア導体は、セラミック含有量が、表面ビア導
体より少ないので、抵抗値が表面ビア導体より小さくで
きる。さらに、表面ビア導体や内部ビア導体よりも、内
部配線層のセラミック含有量が少ないので、内部配線層
の抵抗値が低くできる。また、キャップ導体と内部配線
層とが略同一の複合物質からなるので、印刷等によって
両者を一度に形成でき、製造容易で安価な基板とするこ
とができる。ここで、キャップ導体は、上下に重なって
形成された表面ビア導体および内部ビア導体相互間に介
在し、両者間の位置ずれ等を吸収して両者を接続する導
体を指す。In the multilayer ceramic substrate of the present invention having the above structure, since the surface via conductor is in close contact with the surface ceramic layer without any gap, the plating solution does not enter. The surface via conductors, the via conductor, the cap conductor, regarding the composition of the internal wiring layer, the content of the ceramic material of the via conductor is less than that Noso surface via conductors, more than that of the cap conductor, The internal wiring layer and the cap conductor are composed of substantially the same composite material. That is, in terms of the content of the ceramic substance, the surface via conductor > the internal via conductor> the cap conductor = the internal wiring layer. Therefore, the via conductor, the ceramic content, because less than the surface via conductors, the resistance value can be made smaller than the surface via conductors. Further, since the ceramic content of the internal wiring layer is smaller than that of the surface via conductor and the internal via conductor, the resistance value of the internal wiring layer can be reduced. In addition, since the cap conductor and the internal wiring layer are made of substantially the same composite material, both can be formed at once by printing or the like, and an easy-to-manufacture and inexpensive substrate can be obtained. Here, the cap conductor refers to a conductor that is interposed between the surface via conductor and the internal via conductor that are formed to overlap one another, and that connects the two by absorbing a displacement or the like between them.
【０００７】また、上記多層セラミック基板において、
前記表面ビア導体のうち前記表面セラミック層からの露
出面を覆い、金属物質、または、前記表面ビア導体より
セラミック物質の含有量の少ない金属物質とセラミック
物質の複合物質、からなる最表面メタライズ層を備える
多層セラミック基板とするのが好ましい。表面ビア導体
に用いる複合物質は、セラミック量が多いので、これに
メッキを施す場合には、メッキが被着しにくい場合やメ
ッキが剥がれやすい場合がある。これに対し、本発明で
は、金属物質または表面ビア導体よりセラミック含有量
の少ない複合物質からなる最表面メタライズ層で表面ビ
ア導体の露出面を覆ったので、確実にメッキを形成する
ことができる。In the above-mentioned multilayer ceramic substrate,
The surface via conductor covers an exposed surface from the surface ceramic layer, and includes a metal material, or a top metallization layer made of a composite material of a metal material and a ceramic material having a lower content of ceramic material than the surface via conductor. It is preferable to provide a multilayer ceramic substrate. Since the composite material used for the surface via conductor has a large amount of ceramics, when plating is performed on the composite material, the plating may be difficult to adhere or the plating may be easily peeled off. On the other hand, in the present invention, since the exposed surface of the surface via conductor is covered with the outermost metallized layer made of a metal material or a composite material having a lower ceramic content than the surface via conductor, plating can be surely formed.
【０００８】さらに、上記多層セラミック基板であっ
て、前記内部配線層、表面ビア導体、内部ビア導体、お
よびキャップ導体をなす前記複合物質に含まれるセラミ
ック物質は、前記表面セラミック層および内部セラミッ
ク層と略同一のセラミック物質からなる多層セラミック
基板とするのが好ましい。内部配線層、表面ビア導体、
内部ビア導体、およびキャップ導体をなす複合物質のセ
ラミック物質が、表面セラミック層および内部セラミッ
ク層と略同一なので、ビア導体やキャップ導体や内部配
線層とセラミック層との接続が、複合物質中のセラミッ
ク物質によって強固になる。また、ビア導体とキャップ
導体との間の接続も良好になるからである。Further, in the multilayer ceramic substrate, the ceramic material contained in the composite material forming the internal wiring layer, the surface via conductor, the internal via conductor, and the cap conductor includes the surface ceramic layer and the internal ceramic layer. It is preferable to use a multilayer ceramic substrate made of substantially the same ceramic material. Internal wiring layer, surface via conductor,
Since the ceramic material of the composite material forming the internal via conductor and the cap conductor is substantially the same as the surface ceramic layer and the internal ceramic layer, the connection between the via layer, the cap conductor and the internal wiring layer and the ceramic layer is made by the ceramic in the composite material. Become stronger by substance. Also, the connection between the via conductor and the cap conductor is improved.
【０００９】さらに、上記多層セラミック基板であっ
て、前記表面ビア導体、内部ビア導体、およびキャップ
導体をなす前記複合物質の金属物質は、略同一である多
層セラミック基板とするのが好ましい。これらが略同一
の金属物質であると、表面ビア導体と内部ビア導体およ
びキャップ導体とがさらに一体となり易く、接続が確実
にできるからである。Further, in the above-mentioned multilayer ceramic substrate, it is preferable that the metal material of the composite material forming the surface via conductor, the internal via conductor, and the cap conductor is substantially the same. If these are substantially the same metal substance, the surface via conductor, the internal via conductor, and the cap conductor can be further easily integrated, and the connection can be reliably performed.
【００１０】さらに他の解決手段は、アルミナセラミッ
クを主成分とする表面セラミック層と、上記表面セラミ
ック層と略同材質のセラミックからなり、これに隣接す
る内部セラミック層と、上記表面セラミック層と上記内
部セラミック層との間に配置された内部配線層と、上記
表面セラミック層を貫通し、この表面セラミック層と隙
間無く密着する表面ビア導体と、上記表面ビア導体と略
同軸に配置され、上記内部セラミック層を貫通する内部
ビア導体と、上記表面ビア導体と内部ビア導体とを接続
するキャップ導体と、を備え、上記内部配線層、表面ビ
ア導体、内部ビア導体、およびキャップ導体は、いずれ
も金属物質とアルミナセラミックとを含む複合物質から
なり、上記内部ビア導体のアルミナセラミックの含有量
は、上記表面ビア導体のそれと同等かそれより少なく、
上記キャップ導体のそれよりも多く、上記内部配線層と
キャップ導体とは、略同質の複合物質からなる多層セラ
ミック基板である。 Still another solution is an alumina ceramic.
Surface ceramic layer mainly composed of
Made of ceramic of the same material as the backing layer.
Inner ceramic layer, the surface ceramic layer and the inner ceramic layer.
Internal wiring layer disposed between the
Penetrates the surface ceramic layer,
Surface via conductor that closely adheres, and approximately the same as the above surface via conductor
Coaxially arranged and penetrating through the internal ceramic layer
Connect via conductors to the surface via conductors and internal via conductors
The internal wiring layer and the surface via.
A conductor, internal via conductor, and cap conductor
From composite materials containing metallic materials and alumina ceramics
Alumina ceramic content of the above internal via conductor
Is equal to or less than that of the above surface via conductor,
More than that of the cap conductor, with the internal wiring layer
A cap conductor is a multilayer ceramic made of a composite material of substantially the same quality.
Mic substrate.
【００１１】上記構成を有する本発明の多層セラミック
基板では、表面ビア導体がアルミナセラミックを主成分
とする表面セラミック層に隙間無く密着しているので、
メッキ液が侵入することはない。また、表面ビア導体、
内部ビア導体、キャップ導体、内部配線層の組成につい
て見ると、内部ビア導体のアルミナセラミックの含有量
は、表面ビア導体のそれと等しいかそれより少なく、キ
ャップ導体のそれよりも多く、内部配線層とキャップ導
体とは略同質の複合物質からなる。つまり、アルミナセ
ラミックの含有量についていうと、表面ビア導体≧内部
ビア導体＞キャップ導体＝内部配線層とさ れている。従
って、内部ビア導体は、アルミナセラミック含有量が、
表面ビア導体より少ないので、抵抗値が表面ビア導体よ
り小さくできる。さらに、表面ビア導体や内部ビア導体
よりも、内部配線層のアルミナセラミック含有量が少な
いので、内部配線層の抵抗値が低くできる。また、キャ
ップ導体と内部配線層とが略同一の複合物質からなるの
で、印刷等によって両者を一度に形成でき、製造容易で
安価な基板とすることができる。 [0011] The multilayer ceramic of the present invention having the above structure.
On the board, the surface via conductor is mainly composed of alumina ceramic
Because it is in close contact with the surface ceramic layer to be
No plating solution enters. Also, surface via conductors,
About composition of internal via conductor, cap conductor and internal wiring layer
Looking at the alumina ceramic content of the internal via conductor
Is less than or equal to that of the surface via conductor,
More than that of the cap conductor, the internal wiring layer and the cap conductor
The body is composed of a composite material of substantially the same quality. In other words, alumina
In terms of lamic content, surface via conductor ≧ inside
Via conductor> cap conductor = internal wiring layer . Obedience
Thus, the inner via conductor has an alumina ceramic content,
The resistance value is lower than that of the surface via conductor because it is less than that of the surface via conductor.
Can be smaller. In addition, surface via conductors and internal via conductors
The alumina ceramic content of the internal wiring layer is lower than
Therefore, the resistance value of the internal wiring layer can be reduced. In addition,
The conductor and the internal wiring layer are made of the same composite material.
Both can be formed at once by printing, etc.
An inexpensive substrate can be obtained.
【００１２】また、多層セラミック基板であって、前記
表面ビア導体の金属物質はモリブデンを主成分とし、前
記内部ビア導体の金属物質はタングステンを主成分とす
る多層セラミック基板とするのが好ましい。 Further , the present invention is a multilayer ceramic substrate,
The metal material of the surface via conductor is mainly molybdenum.
The metal material of the internal via conductor is mainly composed of tungsten.
It is preferable to use a multilayer ceramic substrate.
【００１３】さらに、表面セラミック層と、上記表面セ
ラミック層と略同材質で、これに隣接する内部セラミッ
ク層と、上記表面セラミック層と上記内部セラミック層
との間に配置された内部配線層と、上記表面セラミック
層を貫通し、この表面セラミック層と隙間無く密着する
表面ビア導体と、上記表面ビア導体と略同軸に配置さ
れ、上記内部セラミック層を貫通する内部ビア導体と、
上記表面ビア導体と内部ビア導体とを接続するキャップ
導体と、を備える多層セラミック基板の製造方法におい
て、セラミックグリーンシートに形成した貫通孔に、上
記グリーンシートの焼成収縮率に整合する焼成収縮率を
持ち、上記表面ビア導体となる第１金属ペーストを充填
する工程と、上記セラミックグリーンシートとは別のセ
ラミックグリーンシートに形成した貫通孔に、上記内部
ビア導体となる第２金属ペーストを充填しする工程と、
上記２つのセラミックグリーンシートのいずれかに、第
３金属ペーストを用いて上記内部配線層及びキャップ導
体となるパターンを同時に塗布する工程と、これらのグ
リーンシートを順に積層し圧着して積層体を形成する工
程と、上記積層体を収縮させながら焼成する工程とを備
え、上記第２金属ペーストのセラミック物質の含有量
は、上記第１金属ペーストのそれと同等かそれより少な
く、上記第３金属ペーストのそれよりも多い多層セラミ
ック基板の製造方法とするとよい。内部配線層及びキャ
ップ導体となるパターンを、セラミック物質の含有量の
少ない第３金属ペースト用いて同時に塗布するので、内
部配線層を低抵抗とすることができる上、キャップ導体
となるパターンと同時に形成するので、製造工程が簡単
になるからである。Further, a surface ceramic layer, an internal ceramic layer of substantially the same material as the surface ceramic layer and adjacent thereto, an internal wiring layer disposed between the surface ceramic layer and the internal ceramic layer, A surface via conductor that penetrates the surface ceramic layer and closely adheres to the surface ceramic layer, and an internal via conductor that is disposed substantially coaxially with the surface via conductor and penetrates the internal ceramic layer,
In the method for manufacturing a multilayer ceramic substrate including the surface via conductor and the cap conductor for connecting the internal via conductor, the through hole formed in the ceramic green sheet may
The firing shrinkage that matches the firing shrinkage of the green sheet
And filling the first metal paste to be the surface via conductor, and filling the second metal paste to be the internal via conductor into a through hole formed in a ceramic green sheet different from the ceramic green sheet. Process and
In either of the two ceramic green sheets, comprising the steps of simultaneously applying a pattern to be the internal wiring layer and the cap conductor using a third metal paste, these grayed
A process to form a laminate by laminating and compressing lean sheets in order.
And firing the laminate while shrinking the laminate, wherein the content of the ceramic material in the second metal paste is equal to or less than that of the first metal paste, and that of the third metal paste. It is preferable to use a method of manufacturing more multilayer ceramic substrates. Since the internal wiring layer and the pattern serving as the cap conductor are simultaneously applied using the third metal paste having a low content of the ceramic substance, the internal wiring layer can have a low resistance and can be formed simultaneously with the pattern serving as the cap conductor. This simplifies the manufacturing process.
【００１４】[0014]
【発明の実施の形態】ついで、本発明の実施の形態を図
面と共に説明する。図１（ａ）は、本実施形態にかかる
多層セラミック基板（以下、単に基板ともいう）１０の
うち、表面付近の層のみについて示す部分破断断面図で
ある。この基板１０は、表面セラミック層１および内部
セラミック層２，３…が多数積層され、それらの層間、
例えば、表面セラミック層１と内部セラミック層２との
間には、内部配線層６が形成されている。さらに、表面
セラミック層１を貫通してその上下を結ぶ表面ビア導体
４や、内部セラミック層２を貫通してその上下を結ぶ内
部ビア５も形成されている。ここで、表面セラミック層
１と表面ビア導体４とに間に、メッキ液が滲入しないよ
うに、表面ビア導体４が表面セラミック層１に隙間無く
密着して形成されている。また、内部セラミック層２の
図中上面２ａには、内部配線層６と共に、ほぼ同軸に形
成された表面ビア４と内部ビア５とを互いに接続するキ
ャップ導体７が形成されている。さらに、表面セラミッ
ク層１の図中上面１ａには、表面ビア導体４の露出面４
ａを覆って、最表面メタライズ層８が形成されている。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1A is a partially broken cross-sectional view showing only a layer near a surface of a multilayer ceramic substrate (hereinafter, also simply referred to as a substrate) 10 according to the present embodiment. The substrate 10 has a large number of surface ceramic layers 1 and internal ceramic layers 2, 3.
For example, an internal wiring layer 6 is formed between the surface ceramic layer 1 and the internal ceramic layer 2. Further, a surface via conductor 4 penetrating the surface ceramic layer 1 and connecting the upper and lower portions thereof, and an internal via 5 penetrating the internal ceramic layer 2 and connecting the upper and lower portions thereof are formed. Here, between the surface ceramic layer 1 and the surface via conductor 4, the surface via conductor 4 is formed in close contact with the surface ceramic layer 1 without any gap so that the plating solution does not infiltrate. On the upper surface 2a of the internal ceramic layer 2 in the drawing, a cap conductor 7 for connecting the surface via 4 and the internal via 5 formed substantially coaxially to each other is formed together with the internal wiring layer 6. Further, an exposed surface 4 of a surface via conductor 4 is provided on an upper surface 1a of the surface ceramic layer 1 in the drawing.
The outermost metallized layer 8 is formed so as to cover a.
【００１５】この最表面メタライズ層８は、図１（ｂ）
に示す基板１０の平面図から判るように、表面ビア４の
露出面４ａを覆うと共に、その上に接続するＩＣチップ
等の部品との接続端子（例えば、フリップチップパッド
やチップコンデンサ接続パッドなど）を成している。な
お、この最表面メタライズ層８には、図示しないが、公
知の電解メッキあるいは無電解メッキ手法により、例え
ば、ＮｉおよびＡｕなどを被着して、腐食性を向上させ
たり、半田付け性を改善したりする。また、図示しない
が、内部セラミック層同士の間にも内部配線層を形成す
ることもできるし、内部セラミック層を貫通する内部ビ
ア導体を形成することもできる。また、図１（ｃ）に示
すように、内部セラミック層２の上面２ａに形成される
内部配線層６とキャップ導体７とは、後述するように、
同じメタライズペーストを用いて印刷され焼結されるこ
とで、一体に形成されている。The outermost metallized layer 8 is formed as shown in FIG.
As can be seen from the plan view of the substrate 10 shown in FIG. 5, the exposed surface 4a of the surface via 4 is covered, and connection terminals (for example, flip chip pads and chip capacitor connection pads) with components such as IC chips to be connected thereon are provided. Has formed. Although not shown, the outermost surface metallized layer 8 is coated with, for example, Ni and Au by a known electrolytic plating or electroless plating method to improve the corrosiveness or improve the solderability. Or Although not shown, an internal wiring layer can be formed between the internal ceramic layers, and an internal via conductor penetrating the internal ceramic layer can be formed. Further, as shown in FIG. 1C, the internal wiring layer 6 and the cap conductor 7 formed on the upper surface 2a of the internal ceramic layer 2, as described later,
By printing and sintering using the same metallizing paste, they are integrally formed.
【００１６】ここで、表面ビア導体４の組成は、タング
ステンを主成分とし、セラミック層１…の組成と同じア
ルミナセラミックを含み、さらにシリカ（ＳｉＯ２）や
カルシア（ＣａＯ）等のガラスを含んでいる。また、内
部ビア導体５も、同じくタングステンを主成分とし、ア
ルミナセラミックを含有している。但し、表面ビア導体
４では、アルミナセラミックの含有量が多くされてい
る。焼結時の焼成収縮率を表面セラミック層１のそれに
整合させて、上記したように、表面セラミック層１と表
面ビア導体４との間に隙間を生じさせないためである。
また、表面ビア導体４に、表面セラミック層１と同じア
ルミナセラミックが含有されているので、表面ビア導体
４は表面セラミック層１とさらに確実に接続させること
ができる。Here, the composition of the surface via conductor 4 is mainly composed of tungsten, contains the same alumina ceramic as the composition of the ceramic layers 1..., And further contains glass such as silica (SiO 2) or calcia (CaO). . The internal via conductor 5 also contains tungsten ceramic as a main component and also contains alumina ceramic. However, the surface via conductor 4 has a high content of alumina ceramic. This is because the firing shrinkage ratio during sintering is matched with that of the surface ceramic layer 1 so that no gap is generated between the surface ceramic layer 1 and the surface via conductor 4 as described above.
Further, since the surface via conductor 4 contains the same alumina ceramic as the surface ceramic layer 1, the surface via conductor 4 can be more reliably connected to the surface ceramic layer 1.
【００１７】これに対し、内部ビア導体５では、アルミ
ナセラミックの含有量が、表面ビア導体４のそれと同じ
か、それよりも少なくされている。内部ビア導体５の抵
抗値を下げるためであり、たとえ内部ビア導体５と内部
セラミック層２との間に隙間を生じたとしても、メッキ
液が滲入することはないので、隙間は問題とならないか
らである。さらに、最表面メタライズ層８は、同じくタ
ングステンを主成分としているが、アルミナセラミック
の含有量を、表面ビア導体４のそれよりも少くして、タ
ングステンの含有量を多くしている。セラミック成分上
にはメッキが被着されにくいので、セラミックの含有量
の多い表面ビア導体を覆って、メッキが確実に被着され
るようにするためである。On the other hand, the content of the alumina ceramic in the internal via conductor 5 is the same as or smaller than that of the surface via conductor 4. This is for reducing the resistance value of the internal via conductor 5, and even if a gap is formed between the internal via conductor 5 and the internal ceramic layer 2, the plating solution does not infiltrate, so the gap does not pose a problem. It is. Further, the outermost metallized layer 8 also contains tungsten as a main component, but the content of alumina ceramic is made smaller than that of the surface via conductor 4 and the content of tungsten is increased. This is because the plating is hard to be applied on the ceramic component, so that the plating is surely applied by covering the surface via conductor having a large content of ceramic.
【００１８】さらに、内部配線層６およびキャップ導体
７の組成は、同様にタングステンを主成分とし、アルミ
ナセラミックを含有するが、アルミナセラミックの含有
量が、内部ビア導体５よりもさらに少なくされている。
一般に、配線の抵抗は、その配線の断面積に比例し、長
さに反比例すると考えられる。ビア導体は、比較的断面
積（例えば、φ２００μｍ）が大きく、長さはセラミッ
ク層の厚さ程度（例えば、０．２ｍｍと短いので、ビア
導体自身の持つ抵抗値は小さい。これに対し、内部配線
層は、その断面における高さ（厚さ方向寸法）が小さい
（例えば、高さ２０μｍ、幅２００μｍ）ので、断面積
が比較的小さく、長さは長いものもある（例えば、数ｍ
ｍ）ので、抵抗値が大きくなりやすい。そこで、抵抗率
の小さい材料を内部配線層に用いると、抵抗の低減効果
が大きい。このことから、アルミナセラミックの含有量
を小さくすることは、内部配線層６の抵抗値を小さくす
る効果が大きく、多層セラミック基板の内部配線を低抵
抗にすることができることが判る。また、表面セラミッ
ク層１および内部セラミック層２の材質と同じアルミナ
セラミックを含有しているので、両セラミック層１，２
と内部配線層６と、良好に接続させることができる。Further, the composition of the internal wiring layer 6 and the cap conductor 7 also includes tungsten ceramic as a main component and alumina ceramic, but the content of alumina ceramic is further reduced as compared with the internal via conductor 5. .
Generally, it is considered that the resistance of a wiring is proportional to the cross-sectional area of the wiring and inversely proportional to the length. The via conductor has a relatively large cross-sectional area (for example, φ200 μm) and a length as short as the thickness of the ceramic layer (for example, 0.2 mm), so that the resistance value of the via conductor itself is small. The wiring layer has a small height (dimension in the thickness direction) in a cross section (for example, a height of 20 μm and a width of 200 μm).
m), the resistance value tends to increase. Therefore, when a material having a low resistivity is used for the internal wiring layer, the effect of reducing the resistance is large. From this, it is understood that reducing the content of the alumina ceramic has a great effect of reducing the resistance value of the internal wiring layer 6, and can reduce the internal wiring of the multilayer ceramic substrate to low resistance. Further, since the same alumina ceramic as the material of the surface ceramic layer 1 and the inner ceramic layer 2 is contained, both ceramic layers 1 and 2 are formed.
And the internal wiring layer 6 can be connected well.
【００１９】次に、この多層セラミック基板１０の製造
工程について、図２を参照しつつ説明する。予め、公知
の手法により、アルミナセラミックを主成分とするセラ
ミックグリーンシートを形成し、所定の寸法に切断して
おく。このシートのうち、グリーンシート１２に、図２
（ａ）に示すように、貫通孔ｈを穿孔する。その後、穿
孔した貫通孔ｈ内に、タングステン粉末を主成分とし、
アルミナセラミック粉末およびガラス粉末を添加し、溶
剤で混練したタングステンペーストＰ２を充填する（図
２（ｂ）参照）。さらに、グリーンシート１２の図中上
面１２ａに、スクリーン印刷により、図１（ｃ）に示す
パターンをなるように、タングステンペーストＰ３を塗
布する（図２（ｃ）参照）。従って、焼成後に内部配線
層６となる部分と、焼成後にキャップ導体７となる部分
とが、同時に形成できる。なお、このペーストＰ３は、
上記ペーストＰ２よりもアルミナセラミック粉末の含有
量が少なく、焼成後の抵抗率が低くなるようにされてい
る。Next, a manufacturing process of the multilayer ceramic substrate 10 will be described with reference to FIG. A ceramic green sheet containing alumina ceramic as a main component is formed in advance by a known method, and cut into a predetermined size. Of these sheets, a green sheet 12 is shown in FIG.
As shown in (a), a through hole h is formed. After that, in the perforated through hole h, the main component is tungsten powder,
Alumina ceramic powder and glass powder are added, and the mixture is filled with a tungsten paste P2 kneaded with a solvent (see FIG. 2B). Further, a tungsten paste P3 is applied to the upper surface 12a of the green sheet 12 by screen printing so as to form the pattern shown in FIG. 1C (see FIG. 2C). Therefore, a portion that becomes the internal wiring layer 6 after firing and a portion that becomes the cap conductor 7 after firing can be formed simultaneously. In addition, this paste P3
The content of the alumina ceramic powder is smaller than that of the paste P2, and the resistivity after firing is reduced.
【００２０】別途、図２（ｄ）に示すように、グリーン
シート１１に貫通孔を穿孔し、その中にタングステンペ
ーストＰ１を充填し、その上面１１ａに図１（ｂ）に示
すパターンとなるように、スクリーン印刷によってタン
グステンペーストＰ４を塗布したものを用意する。ここ
で、ペーストＰ１は、ペーストＰ２よりアルミナセラミ
ック粉末の含有量が多く、焼成収縮量を小さくして、グ
リーンシート１２のそれに整合するようにしたものであ
る。また、ペーストＰ４は、ペーストＰ３よりアルミナ
セラミック粉末の含有量を少なくし、メッキを被着しや
すくしたものである。また、説明はしないが、その他に
もグリーンシートに、穿孔し、あるいは、ペーストを充
填、印刷してものを用意する。Separately, as shown in FIG. 2D, a through hole is formed in the green sheet 11, and a tungsten paste P1 is filled therein, and the upper surface 11a has a pattern shown in FIG. 1B. Next, one prepared by applying a tungsten paste P4 by screen printing is prepared. Here, the paste P1 has a higher content of alumina ceramic powder than the paste P2, and has a smaller firing shrinkage so as to match that of the green sheet 12. The paste P4 has a lower content of the alumina ceramic powder than the paste P3, and facilitates plating. Although not described, a green sheet prepared by punching or filling and printing a paste is also prepared.
【００２１】このようしたグリーンシート１１，１２…
を、順に積層し圧着して、図２（ｅ）に示す積層体２０
を形成する。その後、公知の同時焼成の手法に従って、
約１５５０度の焼成温度で、積層体２０を焼成して、図
１（ａ）に示す多層セラミック基板１０を形成する。こ
の製造方法においては、ペーストＰ３を用いて、内部配
線層６およびキャップ導体７となるパターンを一度に形
成した。従って、製造が容易であり、しかも、ペースト
Ｐ３はアルミナセラミックの含有量が少ないため、内部
配線層６を低抵抗にすることができる。また、いずれの
ペーストＰ１〜Ｐ４にも、アルミナセラミック粉末を含
有させたものを用いたので、同じアルミナセラミックか
らなるグリーンシート１１，１２と良好に接着した状態
に焼成することができる。つまり、表面ビア導体、内部
ビア導体、内部配線層、およびキャップ導体と、表面セ
ラミック層や内部セラミック層とが、良好に接着した状
態とすることができる。The green sheets 11, 12,...
Are sequentially laminated and crimped to form a laminate 20 shown in FIG.
To form Then, according to the known co-firing method,
The multilayer body 20 is fired at a firing temperature of about 1550 degrees to form the multilayer ceramic substrate 10 shown in FIG. In this manufacturing method, the pattern to be the internal wiring layer 6 and the cap conductor 7 was formed at a time using the paste P3. Therefore, the production is easy, and the paste P3 has a low content of alumina ceramic, so that the internal wiring layer 6 can have a low resistance. In addition, since pastes containing alumina ceramic powder were used for all of the pastes P1 to P4, the pastes P1 to P4 can be fired in a state in which they are well bonded to the green sheets 11 and 12 made of the same alumina ceramic. That is, the surface via conductor, the internal via conductor, the internal wiring layer, and the cap conductor, and the surface ceramic layer and the internal ceramic layer can be in a state of being well bonded.
【００２２】以上において、本発明を実施形態に即して
説明したが、本発明は上記実施形態に限定されるもので
はなく、その要旨を逸脱しない範囲で、適宜変更して適
用できることはいうまでもない。例えば、上記実施形態
では、表面ビア導体４と内部ビア導体５の組成を異なる
ものとし、内部ビア導体５のほうがアルミナセラミック
の含有量を小さくしたが、同じ含有量であっても良い。
この場合には、内部セラミック層２と内部ビア導体５と
の間でも焼成収縮率が整合するので、この間でも隙間が
生じない。また、上記実施形態では、最表面メタライズ
層８についても、アルミナセラミックを含有するとした
が、アルミナセラミックを含有しない、金属物質（例え
ば、タングステン）の含有比率の高いものとすることも
できる。この場合には、さらに、メッキが被着しやすく
なる。In the above, the present invention has been described with reference to the embodiments. However, the present invention is not limited to the above-described embodiments, and it is needless to say that the present invention can be appropriately modified and applied without departing from the gist thereof. Nor. For example, in the above embodiment, the composition of the surface via conductor 4 and the composition of the internal via conductor 5 are different, and the content of the alumina ceramic in the internal via conductor 5 is smaller, but the content may be the same.
In this case, since the firing shrinkage ratio is matched between the internal ceramic layer 2 and the internal via conductor 5, no gap is generated between them. In the above embodiment, the outermost metallized layer 8 also contains alumina ceramic. However, the outermost metallized layer 8 may be made of a material containing no alumina ceramic and having a high content ratio of a metal substance (for example, tungsten). In this case, plating is more likely to be applied.
【００２３】また、上記実施形態では、セラミック物質
としてアルミナセラミックを用い、表面セラミック層
１、および内部セラミック層２はアルミナセラミックか
らなり、表面ビア導体、内部ビア導体、内部配線層やキ
ャップ導体はアルミナセラミックを含有するものを例示
したが、他のセラミック物質を用いても良いことは明ら
かである。即ち、基板に用いうるセラミック物質であれ
ばいずれでも良いが、例えば、窒化アルミニウム、ガラ
スセラミック、ムライト等のセラミック物質が挙げられ
る。なお、表面ビア導体、内部ビア導体、内部配線層や
キャップ導体には、セラミック層と同じセラミック物質
を用いるのが好ましいことは、既に述べたとおりであ
る。また、上記実施形態では、金属物質としてタングス
テンを用いたが、その他の金属物質を用いても良いこと
は明らかであり、例えば、モリブデンや銅、銀、銀−白
金、銀−パラジウムなどが挙げられる。これらの金属物
質については、セラミック層の材質などに応じて、選択
すればよい。また、表面ビア導体はモリブデンを主成分
とし、内部ビア導体はタングステンを主成分とするな
ど、ことなる金属物質を使い分けるようにしても良い。
さらに、上記実施形態では、内部配線層やキャップ導体
となるペーストＰ３によるパターンを、グリーンシート
１２の上面１２ａに形成したが、グリーンシート１２で
はなく、グリーンシート１１の裏面１１ｂに形成しても
良い。In the above embodiment, alumina ceramic is used as the ceramic material, the surface ceramic layer 1 and the internal ceramic layer 2 are made of alumina ceramic, and the surface via conductor, the internal via conductor, the internal wiring layer and the cap conductor are made of alumina ceramic. Although one containing a ceramic has been illustrated, it is clear that other ceramic materials may be used. That is, any ceramic material can be used as the substrate, and examples thereof include ceramic materials such as aluminum nitride, glass ceramic, and mullite. As described above, it is preferable to use the same ceramic substance as the ceramic layer for the surface via conductor, the internal via conductor, the internal wiring layer, and the cap conductor. Further, in the above embodiment, tungsten was used as the metal material, but it is clear that other metal materials may be used, and examples thereof include molybdenum, copper, silver, silver-platinum, and silver-palladium. . These metal substances may be selected according to the material of the ceramic layer and the like. Alternatively, different metal materials may be used, for example, the surface via conductor is mainly composed of molybdenum, and the internal via conductor is mainly composed of tungsten.
Further, in the above embodiment, the pattern made of the paste P3 serving as the internal wiring layer and the cap conductor is formed on the upper surface 12a of the green sheet 12, but may be formed on the back surface 11b of the green sheet 11 instead of the green sheet 12. .
【図１】実施形態にかかる多層セラミック基板にかか
り、（ａ）は基板上側半分についてのＡ−Ａ’部分破断
断面図、（ｂ）は基板表面に形成した最表面メタライズ
層の平面図、（ｃ）は内部セラミック層上に形成した内
部配線層の平面図である。FIG. 1 shows a multilayer ceramic substrate according to an embodiment, in which (a) is a partially cutaway sectional view taken along the line AA ′ of the upper half of the substrate, (b) is a plan view of an outermost metallization layer formed on the substrate surface, (c) is a plan view of the internal wiring layer formed on the internal ceramic layer.
【図２】実施形態にかかる多層セラミック基板の製造工
程のうち、セラミックグリーンシートに貫通孔を穿孔す
る行程から、積層するまでの工程を示す説明図である。FIG. 2 is an explanatory diagram showing a process from a process of forming a through hole in a ceramic green sheet to a process of laminating, in a process of manufacturing a multilayer ceramic substrate according to an embodiment.
１０ 多層セラミック基板 ２０ 積層体 １ 表面セラミック層 ２，３ 内部セラミック層 ４ 表面ビア導体 ５ 内部ビア導体 ６ 内部配線層 ７ キャップ導体 ８ 最表面メタライズ層 １１，１２ グリーンシート Ｐ１，Ｐ２，Ｐ３，Ｐ４ ペースト REFERENCE SIGNS LIST 10 multilayer ceramic substrate 20 laminated body 1 surface ceramic layer 2, 3 internal ceramic layer 4 surface via conductor 5 internal via conductor 6 internal wiring layer 7 cap conductor 8 outermost surface metallized layer 11, 12 green sheet P1, P2, P3, P4 paste
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−223621（ＪＰ，Ａ) 特開 平６−334351（ＪＰ，Ａ) 特開 平６−97659（ＪＰ，Ａ) 特開 平９−260853（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-6-223621 (JP, A) JP-A-6-334351 (JP, A) JP-A-6-97659 (JP, A) JP-A-9-1997 260853 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H05K 3/46
Claims (7)
部セラミック層と、 上記表面セラミック層と上記内部セラミック層との間に
配置された内部配線層と、 上記表面セラミック層を貫通し、この表面セラミック層
と隙間無く密着する表面ビア導体と、 上記表面ビア導体と略同軸に配置され、上記内部セラミ
ック層を貫通する内部ビア導体と、 上記表面ビア導体と内部ビア導体とを接続するキャップ
導体と、 を備え、 上記内部配線層、表面ビア導体、内部ビア導体、および
キャップ導体は、いずれも金属物質とセラミック物質と
を含む複合物質からなり、 上記内部ビア導体のセラミック物質の含有量は、上記表
面ビア導体のそれより少なく、上記キャップ導体のそれ
よりも多く、 上記内部配線層とキャップ導体とは、略同質の複合物質
からなる多層セラミック基板。A surface ceramic layer, an internal ceramic layer made of substantially the same material as the surface ceramic layer and adjacent thereto, an internal wiring layer disposed between the surface ceramic layer and the internal ceramic layer, A surface via conductor that penetrates the surface ceramic layer and closely adheres to the surface ceramic layer; an internal via conductor that is disposed substantially coaxially with the surface via conductor and penetrates the internal ceramic layer; And a cap conductor for connecting to the internal via conductor, wherein the internal wiring layer, the surface via conductor, the internal via conductor, and the cap conductor are each made of a composite material containing a metal material and a ceramic material. the content of the ceramic material of the conductor is less than that Noso the surface via conductors, more than that of the cap conductor, the internal wiring layer and keys The-up conductor, multi-layer ceramic substrate made of a composite material substantially homogeneous.
って、 前記表面ビア導体のうち前記表面セラミック層からの露
出面を覆い、金属物質、または、前記表面ビア導体より
セラミック物質の含有量の少ない金属物質とセラミック
物質の複合物質、からなる最表面メタライズ層を備える
多層セラミック基板。2. The multilayer ceramic substrate according to claim 1, wherein the surface via conductor covers an exposed surface of the surface ceramic layer, and is made of a metal material or a ceramic material content higher than the surface via conductor. A multilayer ceramic substrate provided with an outermost surface metallized layer composed of a composite material of a metal material and a ceramic material, which has a low content.
ミック基板であって、 前記内部配線層、表面ビア導体、内部ビア導体、および
キャップ導体をなす前記複合物質に含まれるセラミック
物質は、前記表面セラミック層および内部セラミック層
と略同一のセラミック物質からなる多層セラミック基
板。3. The multilayer ceramic substrate according to claim 1, wherein the ceramic material included in the composite material forming the internal wiring layer, the surface via conductor, the internal via conductor, and the cap conductor is: A multilayer ceramic substrate comprising substantially the same ceramic material as the surface ceramic layer and the internal ceramic layer.
ク基板であって、 前記表面ビア導体、内部ビア導体、およびキャップ導体
をなす前記複合物質の金属物質は、略同一である多層セ
ラミック基板。 4. The multilayer ceramic according to claim 1, wherein
Substrate, the surface via conductor, the internal via conductor, and the cap conductor
The metal material of the composite material is a multilayer cell that is substantially the same.
Lamic substrate.
ラミック層と、 上記表面セラミック層と略同材質のセラミックからな
り、これに隣接する内部セラミック層と、 上記表面セラミック層と上記内部セラミック層との間に
配置された内部配線層と、 上記表面セラミック層を貫通し、この表面セラミック層
と隙間無く密着する表面ビア導体と、 上記表面ビア導体と略同軸に配置され、上記内部セラミ
ック層を貫通する内部ビア導体と、 上記表面ビア導体と内部ビア導体とを接続するキャップ
導体と、 を備え、 上記内部配線層、表面ビア導体、内部ビア導体、および
キャップ導体は、いずれも金属物質とアルミナセラミッ
クとを含む複合物質からなり、 上記内部ビア導体のアルミナセラミックの含有量は、上
記表面ビア導体のそれと同等かそれより少なく、上記キ
ャップ導体のそれよりも多く、 上記内部配線層とキャップ導体とは、略同質の複合物質
からなる多層セラミック基板。 5. A surface cell mainly composed of alumina ceramic.
Lamic layer and ceramic made of the same material as the surface ceramic layer.
Between the inner ceramic layer adjacent thereto and the surface ceramic layer and the inner ceramic layer.
Penetrating through the disposed internal wiring layer and the surface ceramic layer, the surface ceramic layer
A surface via conductor that is in close contact with the surface via conductor, and is disposed substantially coaxially with the surface via conductor, and
An internal via conductor penetrating the backing layer, and a cap connecting the surface via conductor and the internal via conductor.
Comprising a conductor, the said internal wiring layer, the surface via conductors, the via conductors, and
All cap conductors are made of metal material and alumina ceramic.
And the alumina ceramic content of the internal via conductor is above
Above or below the surface via conductor
The inner wiring layer and the cap conductor, which are more similar to the cap conductor,
Multilayer ceramic substrate.
って、 前記表面ビア導体の金属物質はモリブデンを主成分と
し、 前記内部ビア導体の金属物質はタングステンを主成分と
する 多層セラミック基板。 6. The multilayer ceramic substrate according to claim 5, wherein
I, metallic material of the surface via conductors and mainly composed of molybdenum
And the metal material of the internal via conductor is mainly composed of tungsten.
Multilayer ceramic substrate.
層と略同材質で、これに隣接する内部セラミック層と、
上記表面セラミック層と上記内部セラミック層との間に
配置された内部配線層と、上記表面セラミック層を貫通
し、この表面セラミック層と隙間無く密着する表面ビア
導体と、上記表面ビア導体と略同軸に配置され、上記内
部セラミック層を貫通する内部ビア導体と、上記表面ビ
ア導体と内部ビア導体とを接続するキャップ導体と、を
備える多層セラミック基板の製造方法において、 セラミックグリーンシートに形成した貫通孔に、上記グ
リーンシートの焼成収縮率に整合する焼成収縮率を持
ち、上記表面ビア導体となる第１金属ペーストを充填す
る工程と、 上記セラミックグリーンシートとは別のセラミックグリ
ーンシートに形成した貫通孔に、上記内部ビア導体とな
る第２金属ペーストを充填しする工程と、 上記２つのセラミックグリーンシートのいずれかに、第
３金属ペーストを用いて上記内部配線層及びキャップ導
体となるパターンを同時に塗布する工程と、 これらのグリーンシートを順に積層し圧着して積層体を
形成する工程と、 上記積層体を収縮させながら焼成する工程とを備え、 上記第２金属ペーストのセラミック物質の含有量は、上
記第１金属ペーストのそれと同等かそれより少なく、上
記第３金属ペーストのそれよりも多い多層セラミック基
板の製造方法。 7. A surface ceramic layer, and said surface ceramic
An inner ceramic layer which is substantially the same material as the layer,
Between the surface ceramic layer and the internal ceramic layer
Penetrates the placed internal wiring layer and the above surface ceramic layer
And a surface via that closely adheres to this surface ceramic layer
A conductor and the surface via conductor are disposed substantially coaxially with the
Internal via conductor penetrating the outer ceramic layer and the surface via
A conductor and a cap conductor connecting the internal via conductor.
In the method for manufacturing a multilayer ceramic substrate having the through holes formed in the ceramic green sheet, the grayed
Having a firing shrinkage that matches the firing shrinkage of the lean sheet
First, the first metal paste to be the surface via conductor is filled.
And a ceramic grid separate from the ceramic green sheet.
Through holes formed in the ground sheet
Filling a second metal paste, and adding the second metal paste to one of the two ceramic green sheets.
3 Conducting the internal wiring layer and the cap using metal paste
A step of simultaneously applying a pattern to be a body, and sequentially laminating and pressing these green sheets to form a laminate.
Forming, and baking while shrinking the laminate, wherein the content of the ceramic substance in the second metal paste is
Above or below that of the first metal paste
More multi-layer ceramic base than that of the third metal paste
Plate manufacturing method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15150298A JP3167678B2 (en) | 1998-06-01 | 1998-06-01 | Multilayer ceramic substrate and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15150298A JP3167678B2 (en) | 1998-06-01 | 1998-06-01 | Multilayer ceramic substrate and method of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11346057A JPH11346057A (en) | 1999-12-14 |
| JP3167678B2 true JP3167678B2 (en) | 2001-05-21 |
Family
ID=15519923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15150298A Expired - Fee Related JP3167678B2 (en) | 1998-06-01 | 1998-06-01 | Multilayer ceramic substrate and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3167678B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8831335B2 (en) | 2008-11-25 | 2014-09-09 | Nec Solution Innovators, Ltd. | Stereo matching processing apparatus, stereo matching processing method and computer-readable recording medium |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4686907B2 (en) * | 2001-06-05 | 2011-05-25 | 株式会社村田製作所 | Manufacturing method of ceramic substrate |
| JP5349007B2 (en) * | 2008-10-29 | 2013-11-20 | 京セラ株式会社 | Wiring board and manufacturing method thereof |
| JP6118170B2 (en) * | 2013-05-10 | 2017-04-19 | 日本特殊陶業株式会社 | Multilayer ceramic substrate and manufacturing method thereof |
| JPWO2015076121A1 (en) * | 2013-11-20 | 2017-03-16 | 株式会社村田製作所 | Multilayer wiring board and probe card having the same |
-
1998
- 1998-06-01 JP JP15150298A patent/JP3167678B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8831335B2 (en) | 2008-11-25 | 2014-09-09 | Nec Solution Innovators, Ltd. | Stereo matching processing apparatus, stereo matching processing method and computer-readable recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11346057A (en) | 1999-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153290A (en) | Multi-layer ceramic substrate and method for producing the same | |
| US5439732A (en) | Ceramic multi-layer wiring board | |
| US6432239B1 (en) | Method of producing ceramic multilayer substrate | |
| EP1921904B1 (en) | Ceramic electronic component and method for manufacturing the same | |
| US6942833B2 (en) | Ceramic multilayer substrate manufacturing method and unfired composite multilayer body | |
| US20070274055A1 (en) | Surface Mountable Device | |
| KR100922079B1 (en) | Multilayer ceramic substrate | |
| EP1786249A1 (en) | Ceramic substrate with chip type electronic component mounted thereon and process for manufacturing the same | |
| US10699993B2 (en) | Wiring board, electronic device, and electronic module | |
| JP3167678B2 (en) | Multilayer ceramic substrate and method of manufacturing the same | |
| US7009114B2 (en) | Wiring substrate, method of producing the same, and electronic device using the same | |
| US6776862B2 (en) | Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board | |
| EP3678196B1 (en) | Substrate for mounting electronic components, electronic device, and electronic module | |
| JP2005501795A (en) | Method for manufacturing ceramic substrate and ceramic substrate | |
| JP2002043758A (en) | Multilayer board and manufacturing method | |
| JP3188086B2 (en) | Ceramic wiring board, its manufacturing method and its mounting structure | |
| JP2004165343A (en) | Laminated ceramic electronic component and its manufacturing method | |
| JPS63239999A (en) | Manufacture of ceramic multilayer laminated unit | |
| JP2002026527A (en) | Laminated wiring board and its manufacturing method | |
| JP4015900B2 (en) | Method for manufacturing multilayer printed wiring board incorporating chip resistor | |
| JP2874686B2 (en) | Multilayer board | |
| JP2515165B2 (en) | Method for manufacturing multilayer wiring board | |
| JP3935833B2 (en) | Electronic equipment | |
| JPH11220261A (en) | Ceramic multilayered board with built-in capacitor | |
| JP4310458B2 (en) | Electronic component manufacturing method and electronic component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090309 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090309 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |