JP3165217B2 - 半導体論理集積回路におけるレイアウト設計方法および装置 - Google Patents
半導体論理集積回路におけるレイアウト設計方法および装置Info
- Publication number
- JP3165217B2 JP3165217B2 JP03647192A JP3647192A JP3165217B2 JP 3165217 B2 JP3165217 B2 JP 3165217B2 JP 03647192 A JP03647192 A JP 03647192A JP 3647192 A JP3647192 A JP 3647192A JP 3165217 B2 JP3165217 B2 JP 3165217B2
- Authority
- JP
- Japan
- Prior art keywords
- group
- logic cells
- net
- logic
- upper limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体論理集積回路の
自動レイアウトシステムに関し、特に電気的特性を考慮
したレイアウト制約の設定を行えるレイアウト設計方法
および装置に関する。
自動レイアウトシステムに関し、特に電気的特性を考慮
したレイアウト制約の設定を行えるレイアウト設計方法
および装置に関する。
【０００２】
【従来の技術】近年のＶＬＳＩの微細化技術の進歩によ
り、大規模集積回路の実現が可能になってきた。それに
伴いチップ面積の最小化、処理時間の短縮化、電気的特
性を満足することを目的とした種々の自動レイアウトシ
ステムが開発されている。
り、大規模集積回路の実現が可能になってきた。それに
伴いチップ面積の最小化、処理時間の短縮化、電気的特
性を満足することを目的とした種々の自動レイアウトシ
ステムが開発されている。
【０００３】自動レイアウトシステムによる設計方法で
は、チップの顔つきを決定するためのフロアプラン、論
理セルのチップ上の位置を決定するための自動配置、接
続関係のある論理セル間の経路を決定するための自動配
線が行われている。
は、チップの顔つきを決定するためのフロアプラン、論
理セルのチップ上の位置を決定するための自動配置、接
続関係のある論理セル間の経路を決定するための自動配
線が行われている。
【０００４】自動配置手法では、現在広く用いられてい
る方法に、３段階配置手法がある。この方法では、信号
接続関係において、接続強度の強い論理セルを集めてク
ラスタを生成する段階（前処理）と、チップ上にそのク
ラスタを初期的に割り当てる段階（初期配置処理）と、
入れ替え改善を行う段階（配置改善処理）とに分かれて
おり、この順序で処理が行われる。
る方法に、３段階配置手法がある。この方法では、信号
接続関係において、接続強度の強い論理セルを集めてク
ラスタを生成する段階（前処理）と、チップ上にそのク
ラスタを初期的に割り当てる段階（初期配置処理）と、
入れ替え改善を行う段階（配置改善処理）とに分かれて
おり、この順序で処理が行われる。
【０００５】また、自動配線手法では、接続関係のある
論理セル間の概略の配線経路を決定する段階（概略配線
処理）と、概略配線位置に従って詳細な配線経路を決定
する段階（詳細配線処理）とに分かれて処理が行なわれ
る。
論理セル間の概略の配線経路を決定する段階（概略配線
処理）と、概略配線位置に従って詳細な配線経路を決定
する段階（詳細配線処理）とに分かれて処理が行なわれ
る。
【０００６】この順序で処理が進められた場合、配置処
理の上流段階であるほど、最終的な電気的特性の良否に
大きく影響を与える。従来の自動レイアウトシステム
は、あまり電気的特性が考慮されていなかった。電気的
特性を考慮した自動レイアウトを実現するには、配置処
理の上流段階から電気的特性を考慮したレイアウト制約
を設定することが重要である。
理の上流段階であるほど、最終的な電気的特性の良否に
大きく影響を与える。従来の自動レイアウトシステム
は、あまり電気的特性が考慮されていなかった。電気的
特性を考慮した自動レイアウトを実現するには、配置処
理の上流段階から電気的特性を考慮したレイアウト制約
を設定することが重要である。
【０００７】配置処理において、レイアウト制約として
よく使われる手法に、ネット（論理セル間の同一電位と
なる配線網）に対する重み付けがある（Burstein,M.,an
d Youssef,M.,"Timing Influenced Layout Design",Pro
c.22nd Design Automation Conf.,IEEE,pp.124-130,198
5)。この方法は、各配置処理に対してクリティカルネッ
トを検出し、そのスラック値（要求される到達時間−実
際の（仮想的な）到達時間）を算出し、このスラック値
に応じたネットウエイトをそのネットに対して付けるこ
とを特徴としている。
よく使われる手法に、ネット（論理セル間の同一電位と
なる配線網）に対する重み付けがある（Burstein,M.,an
d Youssef,M.,"Timing Influenced Layout Design",Pro
c.22nd Design Automation Conf.,IEEE,pp.124-130,198
5)。この方法は、各配置処理に対してクリティカルネッ
トを検出し、そのスラック値（要求される到達時間−実
際の（仮想的な）到達時間）を算出し、このスラック値
に応じたネットウエイトをそのネットに対して付けるこ
とを特徴としている。
【０００８】また、最大遅延時間の要求仕様に対する遅
延時間余裕度の少ない信号経路（以下、クリティカルパ
スという）に要求される到達時間に応じ、このパスに対
する配線長に上限値を設定していく方法、すなわちパス
長制約を与えていく方法もある。(Prasitjutrakul,S.,a
nd W.J.Kubitz,"Path- Delay Constrained Floorplann
ing:A Mathematical Programming Approach for Initia
l Placement",26th ACM/IEEE Design Automation Con
f.,pp.364-369,1989）。
延時間余裕度の少ない信号経路（以下、クリティカルパ
スという）に要求される到達時間に応じ、このパスに対
する配線長に上限値を設定していく方法、すなわちパス
長制約を与えていく方法もある。(Prasitjutrakul,S.,a
nd W.J.Kubitz,"Path- Delay Constrained Floorplann
ing:A Mathematical Programming Approach for Initia
l Placement",26th ACM/IEEE Design Automation Con
f.,pp.364-369,1989）。
【０００９】上記のような方法でレイアウトが実行され
れば、指定されたネット（パス）を、短縮することは可
能である。しかしながら、クリティカルネツト（パス）
の数が少ない場合は有効であるが、大規模回路のような
クリティカルネット（パス）の数が多い場合、配置処理
の際に、重み付け、配線長制約、遅延時間制約など、制
約条件が多くなりすぎる。
れば、指定されたネット（パス）を、短縮することは可
能である。しかしながら、クリティカルネツト（パス）
の数が少ない場合は有効であるが、大規模回路のような
クリティカルネット（パス）の数が多い場合、配置処理
の際に、重み付け、配線長制約、遅延時間制約など、制
約条件が多くなりすぎる。
【００１０】このため、配置改良処理での論理セルの移
動、交換が起こりにくくなり、配置の自由度が少なくな
る。また、複数のクリティカルパスが複雑に絡み合って
いる場合、１つのパスに複数の制約が重複し、各パスに
対する制約が多くなる傾向がある。その結果、処理時
間、チップ面積共に悪化させる恐れがある。さらに、上
記指定を自動で行うことが難しいという欠点がある。
動、交換が起こりにくくなり、配置の自由度が少なくな
る。また、複数のクリティカルパスが複雑に絡み合って
いる場合、１つのパスに複数の制約が重複し、各パスに
対する制約が多くなる傾向がある。その結果、処理時
間、チップ面積共に悪化させる恐れがある。さらに、上
記指定を自動で行うことが難しいという欠点がある。
【００１１】また、上記のような方法でレイアウトが実
行されれば、指定されたネット（パス）以外のネット
（パス）がクリティカルになることが多く、レイアウト
のやり直しに多大な時間が必要である。例えば、図１４
（ａ）のように、論理セルを配置する前にパス１〜３の
３本のパスがクリティカルパスと予想されていても、配
置後には図１４（ｂ）のようにパス４が新たにクリティ
カルパスとなってしまうことがある。さらに、クリティ
カルになるパスやネットが現れるたびに制約をつけてい
く方法では、チップ面積が大きくなる傾向がある。
行されれば、指定されたネット（パス）以外のネット
（パス）がクリティカルになることが多く、レイアウト
のやり直しに多大な時間が必要である。例えば、図１４
（ａ）のように、論理セルを配置する前にパス１〜３の
３本のパスがクリティカルパスと予想されていても、配
置後には図１４（ｂ）のようにパス４が新たにクリティ
カルパスとなってしまうことがある。さらに、クリティ
カルになるパスやネットが現れるたびに制約をつけてい
く方法では、チップ面積が大きくなる傾向がある。
【００１２】
【発明が解決しようとする課題】以上のように、従来の
レイアウト設計方法では、配置処理の段階であまり電気
的特性が考慮されていなかった。このため、大規模集積
回路を扱う場合、制約条件が増加してしまい、処理時
間、チップ面積共に悪化するという問題があった。ま
た、制約のつけられたネットやパスの遅延時間は抑えら
れるが、それ以外のネットやパスの遅延時間が長くなる
という問題があった。
レイアウト設計方法では、配置処理の段階であまり電気
的特性が考慮されていなかった。このため、大規模集積
回路を扱う場合、制約条件が増加してしまい、処理時
間、チップ面積共に悪化するという問題があった。ま
た、制約のつけられたネットやパスの遅延時間は抑えら
れるが、それ以外のネットやパスの遅延時間が長くなる
という問題があった。
【００１３】本発明は、このような問題に鑑みてなされ
たものであり、配置処理の際に、クリティカルパスに対
する配線長を短縮させることによって電気的特性を十分
考慮し、レイアウト設計時間を短縮し、かつチップ面積
の悪化を防ぐことができる半導体論理集積回路における
レイアウト設計方法および装置を提供することを目的と
する。
たものであり、配置処理の際に、クリティカルパスに対
する配線長を短縮させることによって電気的特性を十分
考慮し、レイアウト設計時間を短縮し、かつチップ面積
の悪化を防ぐことができる半導体論理集積回路における
レイアウト設計方法および装置を提供することを目的と
する。
【００１４】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、半導体論理集積回路を構成する論理セル
間の接続関係を入力する機能と、前記論理セル間の予想
配線長あるいは実配線長を基にして、最大遅延時間の要
求仕様に対する遅延時間余裕度の少ない信号経路に要求
される信号到達時間を入力する機能と、前記信号経路群
を抽出する機能と、前記信号経路群を構成する論理セル
及び論理セル間ネット、この信号経路群と接続関係をも
つ論理セル及び論理セル間ネット、これら論理セル及び
論理セル間ネットの名前を信号の流れに沿って表示する
機能と、前記信号経路上の機能的に関連性のある複数の
論理セルを同一グループとしてグループ化指定する機能
と、この同一グループを構成する複数の論理セルの配置
位置の広がりに対する上限値を設定する機能と、前記信
号経路を、この経路上の分岐点ごとに複数の小経路に分
割する機能と、入力された信号到達時間に基づき、前記
信号経路あるいは小経路上のグループ内で閉じていない
各論理セル間の複数のネットのネット配線長の総和に上
限値を設定する機能と、前記各論理セル間ネットの複数
のネットに対する配線長の上限値と、前記同一グループ
に対してグループの広がりから予想されるグループ内ネ
ット配線長に基づき、各論理セル間ネットに対する予想
配線長を表示する機能と、指定された同一グループ、分
割された小経路、上限値が設定された論理セル間の複数
のネット、および算出された予想配線長を表示する機能
とから構成されている。
め、本発明は、半導体論理集積回路を構成する論理セル
間の接続関係を入力する機能と、前記論理セル間の予想
配線長あるいは実配線長を基にして、最大遅延時間の要
求仕様に対する遅延時間余裕度の少ない信号経路に要求
される信号到達時間を入力する機能と、前記信号経路群
を抽出する機能と、前記信号経路群を構成する論理セル
及び論理セル間ネット、この信号経路群と接続関係をも
つ論理セル及び論理セル間ネット、これら論理セル及び
論理セル間ネットの名前を信号の流れに沿って表示する
機能と、前記信号経路上の機能的に関連性のある複数の
論理セルを同一グループとしてグループ化指定する機能
と、この同一グループを構成する複数の論理セルの配置
位置の広がりに対する上限値を設定する機能と、前記信
号経路を、この経路上の分岐点ごとに複数の小経路に分
割する機能と、入力された信号到達時間に基づき、前記
信号経路あるいは小経路上のグループ内で閉じていない
各論理セル間の複数のネットのネット配線長の総和に上
限値を設定する機能と、前記各論理セル間ネットの複数
のネットに対する配線長の上限値と、前記同一グループ
に対してグループの広がりから予想されるグループ内ネ
ット配線長に基づき、各論理セル間ネットに対する予想
配線長を表示する機能と、指定された同一グループ、分
割された小経路、上限値が設定された論理セル間の複数
のネット、および算出された予想配線長を表示する機能
とから構成されている。
【００１５】
【作用】上記構成により、第１の発明の１つは、クリテ
ィカルパス上に分岐点がある場合、この分岐点に対応す
る分岐セル、このクリティカルパスの始点セル、および
終点セルを接点セルとし、このクリティカルパスを、隣
接する接点セル間からなる複数の小経路（以下、サブパ
スという）に分割する。サブパス上の機能的に関連性の
ある複数の論理セルを１つのグループにし、サブパスに
対する配線長制約を、グループ制約とグループ内で閉じ
ていないネットのネット長の総和の制約に分けて設定す
る。
ィカルパス上に分岐点がある場合、この分岐点に対応す
る分岐セル、このクリティカルパスの始点セル、および
終点セルを接点セルとし、このクリティカルパスを、隣
接する接点セル間からなる複数の小経路（以下、サブパ
スという）に分割する。サブパス上の機能的に関連性の
ある複数の論理セルを１つのグループにし、サブパスに
対する配線長制約を、グループ制約とグループ内で閉じ
ていないネットのネット長の総和の制約に分けて設定す
る。
【００１６】ここで言うグループとは、グループ構成セ
ルの含まれる最小矩形の大きさを一定値以下に自動的に
制限して配置される集団のことで、絶対的な位置指定で
はない。グループ制約は、この最小矩形の大きさに上限
値を設ける制約であり、この上限値からグループ内ネッ
ト配線長を予測する。ネット長制約は、クリティカルパ
スに要求される信号到達時間と予測されたグループ内ネ
ット配線長に基づき、グループ内で閉じていないネット
に対する配線長に上限値を設ける制約である。設定され
た各ネットに対する配線長の上限値制約をはずし、その
代わりにそれらネットのネット配線長の総和に上限値を
設定する。
ルの含まれる最小矩形の大きさを一定値以下に自動的に
制限して配置される集団のことで、絶対的な位置指定で
はない。グループ制約は、この最小矩形の大きさに上限
値を設ける制約であり、この上限値からグループ内ネッ
ト配線長を予測する。ネット長制約は、クリティカルパ
スに要求される信号到達時間と予測されたグループ内ネ
ット配線長に基づき、グループ内で閉じていないネット
に対する配線長に上限値を設ける制約である。設定され
た各ネットに対する配線長の上限値制約をはずし、その
代わりにそれらネットのネット配線長の総和に上限値を
設定する。
【００１７】また、第１の発明のもう１つは、クリティ
カルパス上の機能的に関連性のある複数の論理セルを１
つのグループにし、クリティカルパスに設定する制約
を、グループ制約とグループ内で閉じていないネット長
制約に分けて設定する。
カルパス上の機能的に関連性のある複数の論理セルを１
つのグループにし、クリティカルパスに設定する制約
を、グループ制約とグループ内で閉じていないネット長
制約に分けて設定する。
【００１８】複数のネットがグループを挟まずに連続す
る場合、これらのネットに対する配線長の上限値制約を
はずし、その代わりにそれらネット配線長の総和を、こ
れらのネットによって構成されるパスに対する配線長制
約として設定する。
る場合、これらのネットに対する配線長の上限値制約を
はずし、その代わりにそれらネット配線長の総和を、こ
れらのネットによって構成されるパスに対する配線長制
約として設定する。
【００１９】一方、第２の発明の１つは、論理接続関係
上「近い」と認識できる複数の論理セルをクラスタとし
てあらかじめ抽出しておき、クリティカルパスを構成す
る論理セルがクラスタに含まれる場合には、そのクラス
タを１つのグループとして取り扱う。すなわち、グルー
プ内の論理セルの配置位置の広がりの上限値を決め、グ
ループ内外の配線長の予測を行ってグループ制約及びパ
ス制約を設定する。
上「近い」と認識できる複数の論理セルをクラスタとし
てあらかじめ抽出しておき、クリティカルパスを構成す
る論理セルがクラスタに含まれる場合には、そのクラス
タを１つのグループとして取り扱う。すなわち、グルー
プ内の論理セルの配置位置の広がりの上限値を決め、グ
ループ内外の配線長の予測を行ってグループ制約及びパ
ス制約を設定する。
【００２０】第２の発明のもう１つは、まずクリティカ
ルパスを抽出しておいてから、それを構成する論理セル
を核としてクラスタリングを行い、このクラスタをグル
ープ化する。そして、グループ内の論理セルの配置位置
の広がりの上限値を決め、グループ内外の配線長の予測
を行ってグループ制約及びパス制約を設定する。
ルパスを抽出しておいてから、それを構成する論理セル
を核としてクラスタリングを行い、このクラスタをグル
ープ化する。そして、グループ内の論理セルの配置位置
の広がりの上限値を決め、グループ内外の配線長の予測
を行ってグループ制約及びパス制約を設定する。
【００２１】
【実施例】以下、図面を参照しながら、この発明の実施
例を説明する。
例を説明する。
【００２２】第１の発明 図１は、第１の発明のレイアウト設計装置に係わる一実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
【００２３】同図において、接続関係入力部１は、半導
体論理集積回路を構成する論理セル間の接続関係を表す
情報を入力するところである。
体論理集積回路を構成する論理セル間の接続関係を表す
情報を入力するところである。
【００２４】信号到達時間入力部１１は、表示された信
号パスに要求される信号到達時間を入力するところであ
る。
号パスに要求される信号到達時間を入力するところであ
る。
【００２５】クリティカルパス抽出部３は、入力された
接続関係を基に、多数の信号パス（経路）の中から、最
大遅延時間の要求仕様に対する遅延時間余裕度の少ない
信号パス群を抽出するものである。
接続関係を基に、多数の信号パス（経路）の中から、最
大遅延時間の要求仕様に対する遅延時間余裕度の少ない
信号パス群を抽出するものである。
【００２６】表示部５は、抽出された信号パス群を構成
する論理セル、ネット、信号パス群と接続関係をもつ論
理セルやネット、およびこれら論理セルやネットの名前
を、この信号パスの信号の流れに沿って画面上に表示す
るものである。さらに、表示部５は、後述する各処理部
によって指定されたグループ、分割されたサブパス、配
線長の上限値が設定された複数のネット、および各ネッ
トの予想配線長も表示するものである。
する論理セル、ネット、信号パス群と接続関係をもつ論
理セルやネット、およびこれら論理セルやネットの名前
を、この信号パスの信号の流れに沿って画面上に表示す
るものである。さらに、表示部５は、後述する各処理部
によって指定されたグループ、分割されたサブパス、配
線長の上限値が設定された複数のネット、および各ネッ
トの予想配線長も表示するものである。
【００２７】グループ化指定部７は、画面上に表示され
た信号パス上の機能的に関連性のある複数の論理セルを
同一グループとして設定、あるいはインタラクティブに
指定するところである。また、グループ化指定されたグ
ループ構成セルが配置される配置位置の広がり、すなわ
ち最小矩形の大きさに上限値を設定し、グループ内ネッ
ト配線長およびグループ内信号伝搬時間を予測するとこ
ろである。
た信号パス上の機能的に関連性のある複数の論理セルを
同一グループとして設定、あるいはインタラクティブに
指定するところである。また、グループ化指定されたグ
ループ構成セルが配置される配置位置の広がり、すなわ
ち最小矩形の大きさに上限値を設定し、グループ内ネッ
ト配線長およびグループ内信号伝搬時間を予測するとこ
ろである。
【００２８】サブパス分割部９は、抽出された信号パス
を複数のサブパスに分割する役目を果たしている。サブ
パスの指定方法もインタラクティブにできる。すなわ
ち、信号パス上に分岐点がある場合、この分岐点に対応
する分岐セルを検出し、検出された分岐セル、およびこ
の信号パスの始点セル、終点セルを接点セルとして、こ
の信号パスを、隣接する接点セル間からなる複数のサブ
パスに分割するものである。
を複数のサブパスに分割する役目を果たしている。サブ
パスの指定方法もインタラクティブにできる。すなわ
ち、信号パス上に分岐点がある場合、この分岐点に対応
する分岐セルを検出し、検出された分岐セル、およびこ
の信号パスの始点セル、終点セルを接点セルとして、こ
の信号パスを、隣接する接点セル間からなる複数のサブ
パスに分割するものである。
【００２９】パス長制約設定部１３は、入力された信号
到達時間に基づき、抽出された信号パスに対する配線長
の上限値を設定する機能を有している。具体的には、グ
ループ内で閉じていない各ネットに対する配線長の上限
値を設定する。そして、これらのネットに対する配線長
の上限値制約をはずし、その代わりにそれらネット長の
総和を配線長制約として設定するものである。
到達時間に基づき、抽出された信号パスに対する配線長
の上限値を設定する機能を有している。具体的には、グ
ループ内で閉じていない各ネットに対する配線長の上限
値を設定する。そして、これらのネットに対する配線長
の上限値制約をはずし、その代わりにそれらネット長の
総和を配線長制約として設定するものである。
【００３０】なお、パス長制約設定部１３は、信号パス
上の任意のパスに対して、画面上でインタラクティブに
パス長制約を設定できる機能も有している。
上の任意のパスに対して、画面上でインタラクティブに
パス長制約を設定できる機能も有している。
【００３１】このように、第１の発明のレイアウト設計
装置は構成されており、次に第１の発明におけるレイア
ウト設計方法について説明する。
装置は構成されており、次に第１の発明におけるレイア
ウト設計方法について説明する。
【００３２】第１実施例 まず、第１の発明のレイアウト設計方法における第１実
施例について、図２および図３を参照しながら説明す
る。図２は、第１実施例のレイアウト設計方法の処理手
順を示すフローチャートであり、図３は、第１実施例の
レイアウト設計方法を説明するための信号パスの一例を
示す簡略図である。
施例について、図２および図３を参照しながら説明す
る。図２は、第１実施例のレイアウト設計方法の処理手
順を示すフローチャートであり、図３は、第１実施例の
レイアウト設計方法を説明するための信号パスの一例を
示す簡略図である。
【００３３】この第１実施例は、複数のクリティカルパ
スを抽出し、信号の流れ方向に分岐、あるいは、合流が
あった場合、そのセルを分岐セルとし、パスの始点セ
ル、分岐セル、終点セルを接点セルとして、隣接する接
点セル間のパスをサブパスとし、そのサブパスに対して
パス長制約を設ける方法である。
スを抽出し、信号の流れ方向に分岐、あるいは、合流が
あった場合、そのセルを分岐セルとし、パスの始点セ
ル、分岐セル、終点セルを接点セルとして、隣接する接
点セル間のパスをサブパスとし、そのサブパスに対して
パス長制約を設ける方法である。
【００３４】まず、接続関係入力部１において、論理セ
ル間の接続関係を表す情報が入力される（ステップＰ
１）。次に、抽出された各信号パスに要求される信号到
達時間が、信号到達時間入力部１１によって入力される
（ステップＰ２）。次に、最大遅延時間の要求仕様に対
して遅延時間余裕度の少ない複数の信号パスの情報がク
リティカルパス抽出部３によって抽出される（ステップ
Ｐ３）。
ル間の接続関係を表す情報が入力される（ステップＰ
１）。次に、抽出された各信号パスに要求される信号到
達時間が、信号到達時間入力部１１によって入力される
（ステップＰ２）。次に、最大遅延時間の要求仕様に対
して遅延時間余裕度の少ない複数の信号パスの情報がク
リティカルパス抽出部３によって抽出される（ステップ
Ｐ３）。
【００３５】ここで、信号パスの抽出には、配線容量、
配線抵抗の値がディレイ計算上必要であるが、経験的な
方法を用いた予想配線長、配置位置を考慮した予想配線
長、あるいは実配線長が用いられる。
配線抵抗の値がディレイ計算上必要であるが、経験的な
方法を用いた予想配線長、配置位置を考慮した予想配線
長、あるいは実配線長が用いられる。
【００３６】抽出された信号パスの信号伝搬経路が、表
示部５によって図３（ａ）のように画面上に表示される
（ステップＰ４）。この例では、２本の信号パスが中央
で重複して表示されている。また、この時同時に、各論
理セル（図中、丸印）やネット（図中、実線）の名前も
表示される。
示部５によって図３（ａ）のように画面上に表示される
（ステップＰ４）。この例では、２本の信号パスが中央
で重複して表示されている。また、この時同時に、各論
理セル（図中、丸印）やネット（図中、実線）の名前も
表示される。
【００３７】信号パスの流れに沿って分岐、あるいは合
流があった場合、その分岐点に対応する分岐セル２１が
サブパス分割部９によって検出される（図３（ｂ），ス
テップＰ５）。さらに、信号パスの始点セル、分岐セル
２１、終点セルが接点セルとされ、隣接する接点セル間
のパスがサブパス２３とされる。これらのサブパス２３
によって信号パスが分割される（図３（ｃ），ステップ
Ｐ６）。
流があった場合、その分岐点に対応する分岐セル２１が
サブパス分割部９によって検出される（図３（ｂ），ス
テップＰ５）。さらに、信号パスの始点セル、分岐セル
２１、終点セルが接点セルとされ、隣接する接点セル間
のパスがサブパス２３とされる。これらのサブパス２３
によって信号パスが分割される（図３（ｃ），ステップ
Ｐ６）。
【００３８】各サブパス２３の信号伝搬経路に沿って、
機能的に関連性のある複数の論理セルがグループ化指定
部７によって同一グループ２５にグループ化される（図
３（ｄ），ステップＰ７）。そして、指定されたグルー
プ２５の大きさが決定される（ステップＰ８）。この際
には、図４のようにグループ２５内に論理セルが並んで
いる場合（この例では、セル数が４）を想定して水平垂
直方向の最大相対距離（ｍａｘＸ、ｍａｘＹ）が決定さ
れる。さらに、グループ化指定部７においてグループ内
ネット配線長およびグループ内信号伝搬時間が予測され
る。
機能的に関連性のある複数の論理セルがグループ化指定
部７によって同一グループ２５にグループ化される（図
３（ｄ），ステップＰ７）。そして、指定されたグルー
プ２５の大きさが決定される（ステップＰ８）。この際
には、図４のようにグループ２５内に論理セルが並んで
いる場合（この例では、セル数が４）を想定して水平垂
直方向の最大相対距離（ｍａｘＸ、ｍａｘＹ）が決定さ
れる。さらに、グループ化指定部７においてグループ内
ネット配線長およびグループ内信号伝搬時間が予測され
る。
【００３９】パス長制約設定部１３において、入力され
た信号到達時間と予測されたグループ内ネット配線長と
を基に、グループ内で閉じていないネット２７，２８に
対する配線長の上限値が、後述する算出方法によって設
けられる。すなわち、ネット長制約が設定される（ステ
ップＰ９）。
た信号到達時間と予測されたグループ内ネット配線長と
を基に、グループ内で閉じていないネット２７，２８に
対する配線長の上限値が、後述する算出方法によって設
けられる。すなわち、ネット長制約が設定される（ステ
ップＰ９）。
【００４０】ここで、複数の信号パスが重複するネット
２８に対しては、上限値のきびしいネット長制約が選択
され、他のネット２７に対しては再度ネット長の上限値
が算出し直される。さらに、パス長制約設定部１３によ
って各サブパス２３ごとに、各ネット２７，２８に対す
る配線長の上限値制約をはずし、その代わりにそれらネ
ット長の総和が制約として設定される（ステップＰ１
０）。
２８に対しては、上限値のきびしいネット長制約が選択
され、他のネット２７に対しては再度ネット長の上限値
が算出し直される。さらに、パス長制約設定部１３によ
って各サブパス２３ごとに、各ネット２７，２８に対す
る配線長の上限値制約をはずし、その代わりにそれらネ
ット長の総和が制約として設定される（ステップＰ１
０）。
【００４１】この後、制約されたサブパス２３、指定さ
れたグループ２５、複数のネット長の総和に配線長制約
されたネット２７，２８、および算出された予想配線長
が表示部５によって画面上に表示される（ステップＰ１
１）。
れたグループ２５、複数のネット長の総和に配線長制約
されたネット２７，２８、および算出された予想配線長
が表示部５によって画面上に表示される（ステップＰ１
１）。
【００４２】このように設定された制約条件を設計者が
受け入れる場合は、その制約を基にレイアウト処理が行
われる。結果を修正したいときは、ステップＰ７あるい
はＰ８に戻り、同様な処理が繰り返される（ステップＰ
１２）。
受け入れる場合は、その制約を基にレイアウト処理が行
われる。結果を修正したいときは、ステップＰ７あるい
はＰ８に戻り、同様な処理が繰り返される（ステップＰ
１２）。
【００４３】以下に、ステップＰ９におけるネット配線
長の上限値の算出方法を示す。
長の上限値の算出方法を示す。
【００４４】まず、遅延時間は下記で示す（ａ）式が満
たされている必要がある。ここでｎは、パス上のネット
数とする。
たされている必要がある。ここでｎは、パス上のネット
数とする。
【００４５】
【数１】 ただし Ｔ・・・マクロセル固有の遅延時間 Ｋi ・・・容量負荷分に対する遅延係数 Ｃi ・・・出力信号線の長さより求めた配線容量 Ｆi ・・・各素子の出力が駆動している他の素子の入力
容量 Ｒ．Ｔ．・・・要求される遅延時間の上限値 である。（ａ）式より
容量 Ｒ．Ｔ．・・・要求される遅延時間の上限値 である。（ａ）式より
【数２】 となる。ここでグループ２５の中では、 Ｃi （Ｓi ）＝ｇ（Ｓi ，Ｗａｙi ） とする。ただし、 Ｓi ・・・グループ２５の大きさ ｇ（）・・・経験的な関数 Ｗａｙi ・・・ネットｉのファンアウト数 である。グループ２５の中に包含されないネット２７，
２８の数をｍ本とし、それらネット２７，２８が最初の
方の項となるように並べ変えると、（ｂ）式は、
２８の数をｍ本とし、それらネット２７，２８が最初の
方の項となるように並べ変えると、（ｂ）式は、
【数３】 となる。
【００４６】ここで、（ｃ）式に対して全てのネット２
７，２８に対する配線長を一定とみなす方法と、ネット
２７，２８を構成する全ての論理セルの出力信号線の配
線容量に対する遅延時間を一定とみなす方法とがある。
配線長を一定と見なす方法の場合、単位長さ当たりの容
量をＡi 、ネット２７，２８に対する配線長を一定値Ｌ
とすると、Ｃi ＝Ａi ＊Ｌとなり、この時の等号条件を
ネット配線長の上限値とすると、
７，２８に対する配線長を一定とみなす方法と、ネット
２７，２８を構成する全ての論理セルの出力信号線の配
線容量に対する遅延時間を一定とみなす方法とがある。
配線長を一定と見なす方法の場合、単位長さ当たりの容
量をＡi 、ネット２７，２８に対する配線長を一定値Ｌ
とすると、Ｃi ＝Ａi ＊Ｌとなり、この時の等号条件を
ネット配線長の上限値とすると、
【数４】 と決定される。
【００４７】一方、（ｃ）式に対して全ての論理セルの
出力信号線の配線容量に対する遅延時間を一定とみなす
と、（ｃ）式は、 ｎ＊Ｋo Ｃo ＝Ｒ．Ｔ．’’≦Ｒ．Ｔ．’・・・（ｄ） となる。さらに、単位長さ当たりの容量をＡi ，ｉ番目
の論理セルと（ｉ＋１）番目の論理セル間のネットに対
する配線長をＬi とし、（ｄ）式の等号条件をネット配
線長の上限値とすると
出力信号線の配線容量に対する遅延時間を一定とみなす
と、（ｃ）式は、 ｎ＊Ｋo Ｃo ＝Ｒ．Ｔ．’’≦Ｒ．Ｔ．’・・・（ｄ） となる。さらに、単位長さ当たりの容量をＡi ，ｉ番目
の論理セルと（ｉ＋１）番目の論理セル間のネットに対
する配線長をＬi とし、（ｄ）式の等号条件をネット配
線長の上限値とすると
【数５】 と決定される。
【００４８】第２実施例 次に、第１の発明のレイアウト設計方法における第２実
施例について、図５および図６を参照しながら説明す
る。図５は、第２実施例のレイアウト設計方法の処理手
順を示すフローチャートであり、図６は、第２実施例の
レイアウト設計方法を説明するための信号パスの一例を
示す簡略図である。
施例について、図５および図６を参照しながら説明す
る。図５は、第２実施例のレイアウト設計方法の処理手
順を示すフローチャートであり、図６は、第２実施例の
レイアウト設計方法を説明するための信号パスの一例を
示す簡略図である。
【００４９】この第２実施例では、複数のクリティカル
パスを抽出し、信号の流れ方向に沿って機能的に関連性
のある複数の論理セルを同一グループにグループ分け
し、そのグループ間にネットあるいはパス長制約を設け
る方法である。
パスを抽出し、信号の流れ方向に沿って機能的に関連性
のある複数の論理セルを同一グループにグループ分け
し、そのグループ間にネットあるいはパス長制約を設け
る方法である。
【００５０】図５におけるステップＰ２１乃至Ｐ２７に
よる処理は、図２で示したフローチャートからステップ
Ｐ５，６を除いた、ステップＰ１乃至Ｐ９と同様な処理
である。図６（ａ）は画面上に表示された信号パスを、
（ｂ）は同一グループ３１にグループ化された信号パス
を、（ｃ）は制約が設定されたネット３３を示してい
る。
よる処理は、図２で示したフローチャートからステップ
Ｐ５，６を除いた、ステップＰ１乃至Ｐ９と同様な処理
である。図６（ａ）は画面上に表示された信号パスを、
（ｂ）は同一グループ３１にグループ化された信号パス
を、（ｃ）は制約が設定されたネット３３を示してい
る。
【００５１】ネット長制約が設定された後、信号の流れ
に沿って複数のネット３３がグループ３１を挟まないで
連続してある場合、これらのネット３３に対する配線長
の上限値の総和が、パス長制約３５として設けられる。
この際、パス長制約が設定された信号パスに分岐点があ
れば、その点で信号パスが区切られる（図６（ｄ），ス
テップＰ２８）。
に沿って複数のネット３３がグループ３１を挟まないで
連続してある場合、これらのネット３３に対する配線長
の上限値の総和が、パス長制約３５として設けられる。
この際、パス長制約が設定された信号パスに分岐点があ
れば、その点で信号パスが区切られる（図６（ｄ），ス
テップＰ２８）。
【００５２】以下、図２で示したステップＰ１１，１２
と同様に、画面上への表示、受け入れるか否かの処理が
行われる（ステップＰ２９，３０）。また、ステップＰ
２７におけるネット配線長の上限値の算出方法も、第１
実施例で説明した方法と同様な方法によって行われる。
と同様に、画面上への表示、受け入れるか否かの処理が
行われる（ステップＰ２９，３０）。また、ステップＰ
２７におけるネット配線長の上限値の算出方法も、第１
実施例で説明した方法と同様な方法によって行われる。
【００５３】なお、この第１の発明のレイアウト設計装
置は、グループ化指定及びパス長制約の指定を画面上で
インタラクティブに指定することが可能である。図７
は、指定されたグループ４１およびパス長制約４３を示
すものである。
置は、グループ化指定及びパス長制約の指定を画面上で
インタラクティブに指定することが可能である。図７
は、指定されたグループ４１およびパス長制約４３を示
すものである。
【００５４】約３０００セルのデータに対して、以上の
ような処理を配置処理前に行ない、ミニカット法による
初期配置処理を行なった場合の、実配線後の配線長と従
来の方法による配線長との比較を図８に、カット本数の
比較を図９に示す。図８から分かるように、実配線後の
総配線長を増加させることなく、クリティカルパスに対
する配線長を減少させることができた。
ような処理を配置処理前に行ない、ミニカット法による
初期配置処理を行なった場合の、実配線後の配線長と従
来の方法による配線長との比較を図８に、カット本数の
比較を図９に示す。図８から分かるように、実配線後の
総配線長を増加させることなく、クリティカルパスに対
する配線長を減少させることができた。
【００５５】また、図９から分かるように、各カットラ
インのカット本数を減少させることができた。これらの
結果、図１０のようにクリティカルパスに対する配線長
が短い配置図を得ることができた。
インのカット本数を減少させることができた。これらの
結果、図１０のようにクリティカルパスに対する配線長
が短い配置図を得ることができた。
【００５６】以上のように、第１実施例および第２実施
例のレイアウト設計方法によれば、クリティカルパス群
を複数のグループと複数の短いパス長制約に分解するた
め、配置処理の質をそれほど落とすことがなく、また、
配線長制約を複数のネットに対するネット長制約として
いるため配置処理での制約条件もきびしくない。
例のレイアウト設計方法によれば、クリティカルパス群
を複数のグループと複数の短いパス長制約に分解するた
め、配置処理の質をそれほど落とすことがなく、また、
配線長制約を複数のネットに対するネット長制約として
いるため配置処理での制約条件もきびしくない。
【００５７】このため、配置処理でのセルの移動、交換
に無理がなく、その結果、配置の質を落とすことなくク
リティカルパスに対する配線長を短くすることができ、
半導体論理集積回路の高集積化が図れる。さらに、第１
の発明のレイアウト設計装置によれば、グループ化ある
いはパス長制約の指定をインタラクティブに行えるた
め、ディレイスペックオーバーになる危険性のあるパス
を未然に防ぐ事が可能である。
に無理がなく、その結果、配置の質を落とすことなくク
リティカルパスに対する配線長を短くすることができ、
半導体論理集積回路の高集積化が図れる。さらに、第１
の発明のレイアウト設計装置によれば、グループ化ある
いはパス長制約の指定をインタラクティブに行えるた
め、ディレイスペックオーバーになる危険性のあるパス
を未然に防ぐ事が可能である。
【００５８】なお、第１の発明は上記実施例に限られる
ものではなく、グループ指定の際には、指定されたグル
ープ内で閉じていないネット数の多さに従って、グルー
プ併合による階層的な親グループを作成し、最上位階層
グループ間のパスに対してパス長制約を設けることも可
能なものである。また、この第１の発明は、配置処理に
限られたものでなく、フロアプランでの各ブロックの位
置決め、配線処理の配線経路決定方法などにも適用でき
るものである。
ものではなく、グループ指定の際には、指定されたグル
ープ内で閉じていないネット数の多さに従って、グルー
プ併合による階層的な親グループを作成し、最上位階層
グループ間のパスに対してパス長制約を設けることも可
能なものである。また、この第１の発明は、配置処理に
限られたものでなく、フロアプランでの各ブロックの位
置決め、配線処理の配線経路決定方法などにも適用でき
るものである。
【００５９】第２の発明 第１実施例 図１１は、第２の発明における第１実施例のレイアウト
設計方法の処理手順を示すフローチャートである。
設計方法の処理手順を示すフローチャートである。
【００６０】まず、半導体論理集積回路を構成する論理
セル間の接続関係及び論理セルの面積をもとにこれら論
理セルをクラスタリングを行う（ステップＰ３１）。こ
のステップＰ３１で行うクラスタリングには、例えば、
各クラスタ内に含まれる論理セル数（あるいは論理セル
面積）が十分に小さくなるまで２分割処理を繰り返して
クラスタを作る方法（Kernighan,B.W.,and Lin,S.,“An
Efficient Heuristic Procedure for Partitioning Graphs",Bell System Tec
hnical Journal,49(2),Feb.1970,pp291-307) がある。
セル間の接続関係及び論理セルの面積をもとにこれら論
理セルをクラスタリングを行う（ステップＰ３１）。こ
のステップＰ３１で行うクラスタリングには、例えば、
各クラスタ内に含まれる論理セル数（あるいは論理セル
面積）が十分に小さくなるまで２分割処理を繰り返して
クラスタを作る方法（Kernighan,B.W.,and Lin,S.,“An
Efficient Heuristic Procedure for Partitioning Graphs",Bell System Tec
hnical Journal,49(2),Feb.1970,pp291-307) がある。
【００６１】あるいは、接続度の強さをある論理セルか
ら別の論理セルまで直接あるいは間接的に結ぶパスがい
くつあるかによって判断する方法（Garbers,J.,Promel,
H.J.,and Steger,A., “Finding Clusters in VLSI Cir
cuits", International Conference on Computer Aided
Design,1990,pp520-524）などがある。
ら別の論理セルまで直接あるいは間接的に結ぶパスがい
くつあるかによって判断する方法（Garbers,J.,Promel,
H.J.,and Steger,A., “Finding Clusters in VLSI Cir
cuits", International Conference on Computer Aided
Design,1990,pp520-524）などがある。
【００６２】次に、論理セル間の予想配線長あるいは実
配線長を基にして、クリティカルパスを抽出する（ステ
ップＰ３２）。抽出されたクリティカルパスを構成する
論理セルを含むクラスタをグループ化する（ステップＰ
３３）。ステップＰ３３でグループ化すべきクラスタ
は、ステップＰ３１で作成したクラスタのうち、クリテ
ィカルパスを構成する論理セルを含むものであり、クリ
ティカルパスを構成する論理セルのみでなく、そのクラ
スタ内すべての論理セルを１つのグループとする。
配線長を基にして、クリティカルパスを抽出する（ステ
ップＰ３２）。抽出されたクリティカルパスを構成する
論理セルを含むクラスタをグループ化する（ステップＰ
３３）。ステップＰ３３でグループ化すべきクラスタ
は、ステップＰ３１で作成したクラスタのうち、クリテ
ィカルパスを構成する論理セルを含むものであり、クリ
ティカルパスを構成する論理セルのみでなく、そのクラ
スタ内すべての論理セルを１つのグループとする。
【００６３】さらに、各グループを構成する複数の論理
セルの配置位置の広がりに対する上限値、すなわちグル
ープの大きさを決定する（ステップＰ３４）。ここで決
定される各グループの大きさは、グループ内論理セルす
べておくことができるぐらい十分大きくとることとす
る。
セルの配置位置の広がりに対する上限値、すなわちグル
ープの大きさを決定する（ステップＰ３４）。ここで決
定される各グループの大きさは、グループ内論理セルす
べておくことができるぐらい十分大きくとることとす
る。
【００６４】最後に、グループ内で閉じていない各論理
セル間の複数のネット配線長の総和に上限値を設定し、
パス長制約を設定する（ステップＰ３５）。このステッ
プＰ３５では、ステップＰ３４で決まったグループの大
きさから、グループに取り込まれたネットの配線長を算
出し、その分の遅延をクリティカルパスから除外して、
クリティカルパスに取り込まれなかったネットの配線長
の総和の上限値を算出する。
セル間の複数のネット配線長の総和に上限値を設定し、
パス長制約を設定する（ステップＰ３５）。このステッ
プＰ３５では、ステップＰ３４で決まったグループの大
きさから、グループに取り込まれたネットの配線長を算
出し、その分の遅延をクリティカルパスから除外して、
クリティカルパスに取り込まれなかったネットの配線長
の総和の上限値を算出する。
【００６５】第２実施例 図１２は、第２の発明における第２実施例のレイアウト
設計方法の処理手順を示すフローチャートである。
設計方法の処理手順を示すフローチャートである。
【００６６】この第２実施例では、第１実施例のように
クリティカルパスを抽出する前にクラスタを作成するの
ではなく、クリティカルパスを抽出後、これを構成する
論理セルを核としてクラスタを構成し、それにより、グ
ループを作成している。クラスタを作る方法は、第１実
施例で示した方法などを利用する。
クリティカルパスを抽出する前にクラスタを作成するの
ではなく、クリティカルパスを抽出後、これを構成する
論理セルを核としてクラスタを構成し、それにより、グ
ループを作成している。クラスタを作る方法は、第１実
施例で示した方法などを利用する。
【００６７】具体的には、まず、半導体論理集積回路を
構成する論理セル間の予想配線長あるいは実配線長を基
にして、クリティカルパスを抽出する（ステップＰ４
１）。抽出されたクリティカルパスを構成する論理セル
を核として論理セル間の接続関係及び論理セルの面積を
もとにクラスタリングし、このクラスタをグループ化す
る（ステップＰ４２）。さらに、各グループの大きさを
決定し（ステップＰ４３）、パス長制約を設定する（ス
テップＰ４４）。
構成する論理セル間の予想配線長あるいは実配線長を基
にして、クリティカルパスを抽出する（ステップＰ４
１）。抽出されたクリティカルパスを構成する論理セル
を核として論理セル間の接続関係及び論理セルの面積を
もとにクラスタリングし、このクラスタをグループ化す
る（ステップＰ４２）。さらに、各グループの大きさを
決定し（ステップＰ４３）、パス長制約を設定する（ス
テップＰ４４）。
【００６８】図１３（ａ）は、第２の発明のレイアウト
設計方法を適用してグループ制約とパス制約を設定した
結果であり、図１３（ｂ）は従来手法でのグループ制約
設定結果である。
設計方法を適用してグループ制約とパス制約を設定した
結果であり、図１３（ｂ）は従来手法でのグループ制約
設定結果である。
【００６９】図１３（ａ）から分かるように本手法で
は、直接クリティカルパルス（図中、実線）を構成する
論理セル以外のもの（点線で繋がれた論理セル）も、ク
リティカルパスと接続度が強ければ、グループ１〜４内
に取り込まれている。これは、図１４で示したように、
配置前にクリティカルパスになると予想されたパス以外
のパス４が、配置後にはクリティカルになるという欠点
を防ぐ効果がある。
は、直接クリティカルパルス（図中、実線）を構成する
論理セル以外のもの（点線で繋がれた論理セル）も、ク
リティカルパスと接続度が強ければ、グループ１〜４内
に取り込まれている。これは、図１４で示したように、
配置前にクリティカルパスになると予想されたパス以外
のパス４が、配置後にはクリティカルになるという欠点
を防ぐ効果がある。
【００７０】
【発明の効果】以上、詳細に説明してきたように、第１
の発明によれば、クリティカルパスに対するパス長制約
を複数のグループ制約と複数の短いパス長制約に分解し
た。このため、配置の質をおとすことなくクリティカル
パスに対する配線長を短縮させることができ、配置処理
の上流段階においても電気的特性を十分考慮することが
できる。
の発明によれば、クリティカルパスに対するパス長制約
を複数のグループ制約と複数の短いパス長制約に分解し
た。このため、配置の質をおとすことなくクリティカル
パスに対する配線長を短縮させることができ、配置処理
の上流段階においても電気的特性を十分考慮することが
できる。
【００７１】また、第２の発明によれば、接続関係の強
い論理セルをグループ化して近くに配置することによ
り、制約のつけられたネットやパスの遅延時間を抑える
だけでなく、クリティカルになりそうなパスの実現を予
め抑えてることができる。
い論理セルをグループ化して近くに配置することによ
り、制約のつけられたネットやパスの遅延時間を抑える
だけでなく、クリティカルになりそうなパスの実現を予
め抑えてることができる。
【００７２】以上により、レイアウト設計時間を短縮さ
せるとともに、チップ面積の悪化を防ぐことが可能とな
った。
せるとともに、チップ面積の悪化を防ぐことが可能とな
った。
【図１】第１の発明のレイアウト設計装置に係わる一実
施例の構成を示すブロック図である。
施例の構成を示すブロック図である。
【図２】第１の発明における第１実施例のレイアウト設
計方法の処理手順を示すフローチャートである。
計方法の処理手順を示すフローチャートである。
【図３】第１の発明における第１実施例のレイアウト設
計方法を説明するための信号パスの一例を示す簡略図で
ある。
計方法を説明するための信号パスの一例を示す簡略図で
ある。
【図４】グループの大きさの決め方の例を示すセル配置
図である。
図である。
【図５】第１の発明における第２実施例のレイアウト設
計方法の処理手順を示すフローチャートである。
計方法の処理手順を示すフローチャートである。
【図６】第１の発明における第２実施例のレイアウト設
計方法を説明するための信号パスの一例を示す簡略図で
ある。
計方法を説明するための信号パスの一例を示す簡略図で
ある。
【図７】インタラクティブにグループ化あるいはパス長
制約が指定される様子を説明するための信号パスの簡略
図である。
制約が指定される様子を説明するための信号パスの簡略
図である。
【図８】従来手法と第１の発明による手法の総配線長と
クリティカルパスに対する配線長を比較した表である。
クリティカルパスに対する配線長を比較した表である。
【図９】従来手法と第１の発明による手法のカットライ
ンに対するカット本数を比較した表である。
ンに対するカット本数を比較した表である。
【図１０】第１の発明によって得られたクリティカルパ
スのセル配置図である。
スのセル配置図である。
【図１１】第２の発明における第１実施例のレイアウト
設計方法の処理手順を示すフローチャートである。
設計方法の処理手順を示すフローチャートである。
【図１２】第２の発明における第２実施例のレイアウト
設計方法の処理手順を示すフローチャートである。
設計方法の処理手順を示すフローチャートである。
【図１３】第２の発明と従来手法におけるグループ制約
結果及びパス制約結果の違いを示す簡略図である。
結果及びパス制約結果の違いを示す簡略図である。
【図１４】従来手法の論理セル配置前後におけるクリテ
ィカルパスの様子を示す簡略図である。
ィカルパスの様子を示す簡略図である。
１ 接続関係入力部 ３ クリティカルパス抽出部 ５ 表示部 ７ グループ化指定部 ９ サブパス分割部 １１ 信号到達時間入力部 １３ パス長制約設定部 １５ 予想ネット長算出部 ２１ 分岐セル ２３ サブパス ２５，３１，４１ 同一グループ ２７，２８，３３ ネット ３５，４３ パス長制約
フロントページの続き (56)参考文献 特開 昭61−208845（ＪＰ，Ａ) 特開 昭59−29247（ＪＰ，Ａ) 特開 平２−178776（ＪＰ，Ａ) 特開 平４−199279（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/82,27/118
Claims (5)
- 【請求項１】 半導体論理集積回路を構成する論理セル
間の接続関係を入力する機能と、 前記論理セル間の予想配線長あるいは実配線長を基にし
て、最大遅延時間の要求仕様に対する遅延時間余裕度の
少ない信号経路に要求される信号到達時間を入力する機
能と、 前記最大遅延時間の要求仕様に対する遅延時間余裕度の
少ない信号経路を抽出する機能と、 前記信号経路を構成する論理セル及び論理セル間ネッ
ト、この信号経路と接続関係をもつ論理セル及び論理セ
ル間ネット、これら論理セル及び論理セル間ネットの名
前を信号の流れに沿って表示する機能と、 前記信号経路上の機能的に関連性のある複数の論理セル
を同一グループとしてグループ化指定する機能と、 この同一グループを構成する複数の論理セルの配置位置
の広がりに対する上限値を設定する機能と、 前記信号経路を、この経路上の分岐点ごとに複数の小経
路に分割する機能と、 入力された信号到達時間に基づき、前記信号経路あるい
は小経路上のグループ内で閉じていない各論理セル間の
複数のネットのネット配線長の総和に上限値を設定する
機能と、 前記各論理セル間ネットの複数のネットに対する配線長
の上限値と、前記同一グループに対してグループの広が
りから予想されるグループ内ネット配線長に基づき、各
論理セル間ネットに対する予想配線長を表示する機能
と、 指定された同一グループ、分割された小経路、上限値が
設定された論理セル間の複数のネット、および算出され
た予想配線長を表示する機能とを備えたことを特徴とす
る半導体論理集積回路におけるレイアウト設計装置。 - 【請求項２】 半導体論理集積回路を構成する論理セル
間の予想配線長あるいは実配線長を基にして、最大遅延
時間の要求仕様に対する遅延時間余裕度の少ない信号経
路を抽出し、 前記信号経路上に分岐点がある場合、この分岐点に対応
する分岐セルを検出し、検出された分岐セル、およびこ
の信号経路の始点セル、終点セルを接点セルとして、こ
の信号経路を、隣接する接点セル間からなる複数の小経
路に分割し、 前記小経路上の機能的に関連性のある複数の論理セルを
同一グループとしてグループ化し、この同一グループ化
を構成する複数の論理セルの配置位置の広がりに対する
上限値を決定し、決定された配置位置の広がりに対する
上限値からグループ内ネット配線長およびグループ内信
号伝搬時間を予測し、 前記信号経路に要求される信号到達時間と前記グループ
内ネット配線長に基づき、グループ内で閉じていない各
論理セル間ネットに対する配線長の上限値を設定し、 設定された各ネット配線長の上限値制約をはずし、その
代わりにそれらネットのネット配線長の総和に上限値を
設定することを特徴とする半導体論理集積回路における
レイアウト設計方法。 - 【請求項３】 半導体論理集積回路を構成する論理セル
間の予想配線長あるいは実配線長を基にして、最大遅延
時間の要求仕様に対する遅延時間余裕度の少ない信号経
路を抽出し、 前記信号経路上の機能的に関連性のある複数の論理セル
を同一グループとしてグループ化し、この同一グループ
化を構成する複数の論理セルの配置位置の広がりに対す
る上限値を決定し、決定された配置位置の広がりに対す
る上限値からグループ内ネット配線長およびグループ内
信号伝搬時間を予測し、 前記信号経路に要求される信号到達時間と前記グループ
内ネット配線長に基づき、グループ内で閉じていない各
論理セル間ネットに対する配線長の上限値を設定し、 配線長の上限値が設定された複数の論理セル間ネットが
前記同一グループを挟まずに連続する場合、これらの論
理セル間ネットに対する配線長の上限値制約をはずし、
その代わりにそれらネット配線長の総和を、これらの論
理セル間ネットによって構成される小経路に対する配線
長の上限値として設定することを特徴とする半導体論理
集積回路におけるレイアウト設計方法。 - 【請求項４】 半導体論理集積回路を構成する論理セル
間の接続関係及び論理セルの面積をもとにこれら論理セ
ルをクラスタリングし、前記論理セル間の予想配線長あ
るいは実配線長を基にして、最大遅延時間の要求仕様に
対する遅延時間余裕度の少ない信号経路群を抽出し、抽
出された信号経路群を構成する論理セルを含むクラスタ
をグループ化し、各グループを構成する複数の論理セル
の配置位置の広がりに対する上限値を設定し、グループ
内で閉じていない各論理セル間の複数のネット配線長の
総和に上限値を設定することを特徴とする半導体論理集
積回路におけるレイアウト設計方法。 - 【請求項５】 半導体論理集積回路を構成する論理セル
間の予想配線長あるいは実配線長を基にして、最大遅延
時間の要求仕様に対する遅延時間余裕度の少ない信号経
路群を抽出し、抽出された信号経路群を構成する論理セ
ルを核として論理セル間の接続関係及び論理セルの面積
をもとにクラスタリングし、このクラスタをグループ化
し、各グループを構成する複数の論理セルの配置位置の
広がりに対する上限値を設定し、グループ内で閉じてい
ない各論理セル間の複数のネット配線長の総和に上限値
を設定することを特徴とする半導体論理集積回路におけ
るレイアウト設計方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03647192A JP3165217B2 (ja) | 1991-02-28 | 1992-02-24 | 半導体論理集積回路におけるレイアウト設計方法および装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3439091 | 1991-02-28 | ||
| JP3-34390 | 1991-02-28 | ||
| JP03647192A JP3165217B2 (ja) | 1991-02-28 | 1992-02-24 | 半導体論理集積回路におけるレイアウト設計方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567681A JPH0567681A (ja) | 1993-03-19 |
| JP3165217B2 true JP3165217B2 (ja) | 2001-05-14 |
Family
ID=26373195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03647192A Expired - Fee Related JP3165217B2 (ja) | 1991-02-28 | 1992-02-24 | 半導体論理集積回路におけるレイアウト設計方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3165217B2 (ja) |
-
1992
- 1992-02-24 JP JP03647192A patent/JP3165217B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0567681A (ja) | 1993-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5225991A (en) | Optimized automated macro embedding for standard cell blocks | |
| US6543041B1 (en) | Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement | |
| US5930499A (en) | Method for mixed placement of structured and non-structured circuit elements | |
| US5666289A (en) | Flexible design system | |
| US5521836A (en) | Method for determining instance placements in circuit layouts | |
| DE60005670T2 (de) | Aktualisierung der platzierung während der technologieabbildung | |
| US20070136709A1 (en) | Floorplanning A Hierarchical Physical Design To Improve Placement And Routing | |
| US20030066041A1 (en) | Adaptive power routing and shield sharing to reduce shield count | |
| US7134112B1 (en) | Incremental routing in integrated circuit design | |
| Goto et al. | All approach to the two-dimensional placement problem in circuit layout | |
| JP2005123537A (ja) | 半導体装置及び製造方法 | |
| US6532580B1 (en) | In-place method for inserting repeater buffers in an integrated circuit | |
| JP2002318827A (ja) | 集積回路製造システム | |
| JP3165217B2 (ja) | 半導体論理集積回路におけるレイアウト設計方法および装置 | |
| US6601025B1 (en) | Method to partition the physical design of an integrated circuit for electrical simulation | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| US8151232B2 (en) | Repeater driven routing methodology | |
| JP2933605B1 (ja) | レイアウトデータの作成方法 | |
| US6477690B1 (en) | In-place repeater insertion methodology for over-the-block routed integrated circuits | |
| US6408426B1 (en) | Method for determining locations of interconnect repeater farms during physical design of integrated circuits | |
| US6845346B1 (en) | Iterative method of parasitics estimation for integrated circuit designs | |
| JP2872216B1 (ja) | マクロの設計方法 | |
| JP3130810B2 (ja) | 自動配置配線方法 | |
| JP3182244B2 (ja) | 半導体集積回路における信号伝播遅延時間の最適化方法 | |
| US20020129326A1 (en) | Method for inserting repeaters in hierarchical chip design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080302 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090302 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100302 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110302 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |