JP3008486B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JP3008486B2 JP3008486B2 JP2310476A JP31047690A JP3008486B2 JP 3008486 B2 JP3008486 B2 JP 3008486B2 JP 2310476 A JP2310476 A JP 2310476A JP 31047690 A JP31047690 A JP 31047690A JP 3008486 B2 JP3008486 B2 JP 3008486B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- thin film
- substrate
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はアクティブマトリックス液晶ディスプレイ等
に応用される薄膜トランジスタや三次元LSIデバイスな
ど、絶縁性物質上に作成される薄膜半導体装置の製造方
法に関するもので有り、詳しくは製造工程の最高温度が
600℃程度以下の低温プロセスで形成する薄膜半導体装
置の製造方法に関する。
に応用される薄膜トランジスタや三次元LSIデバイスな
ど、絶縁性物質上に作成される薄膜半導体装置の製造方
法に関するもので有り、詳しくは製造工程の最高温度が
600℃程度以下の低温プロセスで形成する薄膜半導体装
置の製造方法に関する。
近年液晶ディスプレイの大画面化、高解像度化に伴
い、その駆動方式は単純マトリックス方式からアクティ
ブマトリックス方式へと移行し、大容量の情報を表示出
来る様になりつつ有る。アクティブマトリックス方式は
数十万を超える画素を有する液晶ディスプレイが可能で
あり、各画素毎にスイッチングトランジスタを形成する
もので有る。各種液晶ディスプレイの基板としては、透
過型ディスプレイを可能ならしめる溶融石英板やガラス
などの透明絶縁基板が使用されている。
い、その駆動方式は単純マトリックス方式からアクティ
ブマトリックス方式へと移行し、大容量の情報を表示出
来る様になりつつ有る。アクティブマトリックス方式は
数十万を超える画素を有する液晶ディスプレイが可能で
あり、各画素毎にスイッチングトランジスタを形成する
もので有る。各種液晶ディスプレイの基板としては、透
過型ディスプレイを可能ならしめる溶融石英板やガラス
などの透明絶縁基板が使用されている。
しかしながら、表示画面の拡大化や低価格化を進める
場合には絶縁基板として安価な通常ガラスを使用するの
が必要不可欠で有る。従って、この経済性を維持して
尚、アクティブマトリックス方式の液晶ディスプレイを
動作させる薄膜トランジスタを安価なガラス基板上に安
定した性能で形成する事が可能な技術が望まれていた。
場合には絶縁基板として安価な通常ガラスを使用するの
が必要不可欠で有る。従って、この経済性を維持して
尚、アクティブマトリックス方式の液晶ディスプレイを
動作させる薄膜トランジスタを安価なガラス基板上に安
定した性能で形成する事が可能な技術が望まれていた。
従来この様な薄膜トランジスタを作成する場合、チャ
ンネル部シリコン層を形成した後、ゲート絶縁層を形成
するには、基板を酸素（O2）、笑気ガス（N2O）、水蒸
気（H2O）などを含む酸化性雰囲気下に插入し、その温
度を800℃から1100℃程度の高温として、チャンネル部
シリコン層の一部を酸化し、ゲート絶縁層を形成する熱
酸化法が用いられていた。或いは、チャンネル部シリコ
ン層形成後、モノシラン（SiH4）、酸素（O2）などを原
料ガスとして常圧気相化学堆積法（APCVD法）等の気相
成長法で二酸化硅素膜（SiO2膜）を堆積し、ゲート絶縁
層としていた。
ンネル部シリコン層を形成した後、ゲート絶縁層を形成
するには、基板を酸素（O2）、笑気ガス（N2O）、水蒸
気（H2O）などを含む酸化性雰囲気下に插入し、その温
度を800℃から1100℃程度の高温として、チャンネル部
シリコン層の一部を酸化し、ゲート絶縁層を形成する熱
酸化法が用いられていた。或いは、チャンネル部シリコ
ン層形成後、モノシラン（SiH4）、酸素（O2）などを原
料ガスとして常圧気相化学堆積法（APCVD法）等の気相
成長法で二酸化硅素膜（SiO2膜）を堆積し、ゲート絶縁
層としていた。
しかしながら、先に述べた従来の方法に於いては、数
多くの問題が指摘されている。まず第一に熱酸化法に依
るSiO2膜の形成では、その形成に少なくとも800℃以上
の高温熱処理が伴う為、酸化膜より下部に位置する薄膜
層や基板などの耐熱性が問題となる。例えば大面積液晶
ディスプレイのスイッチング・トランジスタを作成する
場合、基板としては非常に高価な溶融石英板以外は斯様
な高温に耐え得ない。又、三次元LSI素子に於いても下
層部トランジスタが高温で劣下する為、この熱酸化法は
事実上使用不可能となっている。
多くの問題が指摘されている。まず第一に熱酸化法に依
るSiO2膜の形成では、その形成に少なくとも800℃以上
の高温熱処理が伴う為、酸化膜より下部に位置する薄膜
層や基板などの耐熱性が問題となる。例えば大面積液晶
ディスプレイのスイッチング・トランジスタを作成する
場合、基板としては非常に高価な溶融石英板以外は斯様
な高温に耐え得ない。又、三次元LSI素子に於いても下
層部トランジスタが高温で劣下する為、この熱酸化法は
事実上使用不可能となっている。
一方APCVD法など気相反応を利用した絶縁膜堆積方法
では基板温度が750℃程度以下とした低温に依る絶縁膜
堆積が可能である。これに依り酸化膜下の薄膜層の保護
や耐熱性の低い安価なガラス基板の使用が可能となる。
しかしながら、気相成長方に依り形成された絶縁層は一
般に膜質が悪く、しかもチャンネル部シリコン半導体層
と絶縁層との界面を清浄に保つ事が困難な為、動作特性
の優れたMIS型薄膜半導体装置を低温で形成するのは困
難であった。
では基板温度が750℃程度以下とした低温に依る絶縁膜
堆積が可能である。これに依り酸化膜下の薄膜層の保護
や耐熱性の低い安価なガラス基板の使用が可能となる。
しかしながら、気相成長方に依り形成された絶縁層は一
般に膜質が悪く、しかもチャンネル部シリコン半導体層
と絶縁層との界面を清浄に保つ事が困難な為、動作特性
の優れたMIS型薄膜半導体装置を低温で形成するのは困
難であった。
従って高温熱処理と同等もしくはそれ以上の効果をも
たらし得るなSiO2膜の低温製造方法の開発が期待されて
いた。
たらし得るなSiO2膜の低温製造方法の開発が期待されて
いた。
本発明は上記の事情に鑑みてなされたもので、その目
的とする所はシリコン層をチャンネル部とするMIS型薄
膜半導体装置に於いて、低温工程で良好な半導体装置特
性を有する界面及び絶縁層を形成することに有る。
的とする所はシリコン層をチャンネル部とするMIS型薄
膜半導体装置に於いて、低温工程で良好な半導体装置特
性を有する界面及び絶縁層を形成することに有る。
本発明の薄膜半導体装置の製造方法は、基板上にチャ
ネルとなる第１シリコン膜を形成する工程と、前記第１
シリコン膜上に空隙を有する第２シリコン膜を形成する
工程と、前記第２シリコン膜上に酸素プラズマを照射す
る工程と、前記酸素プラズマを照射する工程の後に、前
記第２シリコン膜上にゲート絶縁膜とゲート電極とを形
成する工程を有することを特徴とする。
ネルとなる第１シリコン膜を形成する工程と、前記第１
シリコン膜上に空隙を有する第２シリコン膜を形成する
工程と、前記第２シリコン膜上に酸素プラズマを照射す
る工程と、前記酸素プラズマを照射する工程の後に、前
記第２シリコン膜上にゲート絶縁膜とゲート電極とを形
成する工程を有することを特徴とする。
本発明は表層部が空隙を含むシリコンから成るチャン
ネル部シリコン層に酸素プラズマを照射する事に依り、
前記空隙を含むシリコンを酸化し、ゲート絶縁層の一部
位を低温で形成し、しかも半導体層と絶縁層との界面を
清浄化させる事に依り、薄膜半導体装置の特性を向上さ
せた物で有る。
ネル部シリコン層に酸素プラズマを照射する事に依り、
前記空隙を含むシリコンを酸化し、ゲート絶縁層の一部
位を低温で形成し、しかも半導体層と絶縁層との界面を
清浄化させる事に依り、薄膜半導体装置の特性を向上さ
せた物で有る。
〔実 施 例１〕 以下本発明の実施例を図面を用いて詳述するが、本発
明が以下の実施例に限定されるものではない。
明が以下の実施例に限定されるものではない。
第１図ａ〜ｈはMIS型電界効果トランジスタを形成す
るシリコン薄膜半導体装置の製造工程を断面で示した図
である。
るシリコン薄膜半導体装置の製造工程を断面で示した図
である。
本実施例では絶縁基板101として235mm□の石英ガラス
を用いたが、600℃の温度に耐え得る基板又は下地物質
で有るならば、その種類や大きさは無論問われない。例
えばシリコンウェハー上に形成された三次元LSIなども
下地基板として可能で有る。まず有機洗浄及び酸洗浄し
た石英ガラス基板101上面に下地SiO2膜102をAPCVD法で
堆積する。下地SiO2膜102の形成は基板温度300℃シラン
流量120SCCM、酸素840SCCM、窒素約140SLM堆積速度3.9
Å/Secの条件で行ない、堆積された膜厚は2000Åで有
る。次にドナー又はアクセプターとなる不純物を含んだ
シリコン薄膜103を減圧気相化学堆積法（LPCVD法）にて
堆積した。（第１図ａ）本実施例１では不純物としてリ
ンを選び、フォスフィン（PH3）0.03SCCM、モノシラン
（SiH4）200SCCMを原料ガスとして堆積温度600℃で1500
Å堆積した。この時の堆積速度は30Å/minで成膜直後の
シート抵抗値は1951Ω／□で有った。次に前記シリコン
薄膜103上にレジストを形成し、四弗化炭素（SF4）、酸
素（O2）、窒素（N2）等の混合プラズマでパターニング
を行ない、ソース・ドレイン領域104を形成した。続い
て該領域104表面上の汚物・自然酸化膜を取り除いた
後、直ちに、いずれチャンネル部を構成する事になるシ
リコン薄膜105といずれプラズマ照射される空隙を含ん
だシリコン薄膜106を減圧CVD法で連続して堆積した。
（第１図ｂ）本実施例に於ける減圧CVD装置は容積184.5
で反応室側壁及び天井は石英ガラスから成っている。
石英ガラスで作成された反応室の外側には３ゾーンに分
かれたヒーターが設置されており、それらを独立に調整
する事で反応室内中央部付近に所望の温度で等温領域を
形成する。基板はこの等温領域内に水平に設置して、シ
リコン薄膜105及び空隙を含んだシリコン薄膜106を堆積
した。
を用いたが、600℃の温度に耐え得る基板又は下地物質
で有るならば、その種類や大きさは無論問われない。例
えばシリコンウェハー上に形成された三次元LSIなども
下地基板として可能で有る。まず有機洗浄及び酸洗浄し
た石英ガラス基板101上面に下地SiO2膜102をAPCVD法で
堆積する。下地SiO2膜102の形成は基板温度300℃シラン
流量120SCCM、酸素840SCCM、窒素約140SLM堆積速度3.9
Å/Secの条件で行ない、堆積された膜厚は2000Åで有
る。次にドナー又はアクセプターとなる不純物を含んだ
シリコン薄膜103を減圧気相化学堆積法（LPCVD法）にて
堆積した。（第１図ａ）本実施例１では不純物としてリ
ンを選び、フォスフィン（PH3）0.03SCCM、モノシラン
（SiH4）200SCCMを原料ガスとして堆積温度600℃で1500
Å堆積した。この時の堆積速度は30Å/minで成膜直後の
シート抵抗値は1951Ω／□で有った。次に前記シリコン
薄膜103上にレジストを形成し、四弗化炭素（SF4）、酸
素（O2）、窒素（N2）等の混合プラズマでパターニング
を行ない、ソース・ドレイン領域104を形成した。続い
て該領域104表面上の汚物・自然酸化膜を取り除いた
後、直ちに、いずれチャンネル部を構成する事になるシ
リコン薄膜105といずれプラズマ照射される空隙を含ん
だシリコン薄膜106を減圧CVD法で連続して堆積した。
（第１図ｂ）本実施例に於ける減圧CVD装置は容積184.5
で反応室側壁及び天井は石英ガラスから成っている。
石英ガラスで作成された反応室の外側には３ゾーンに分
かれたヒーターが設置されており、それらを独立に調整
する事で反応室内中央部付近に所望の温度で等温領域を
形成する。基板はこの等温領域内に水平に設置して、シ
リコン薄膜105及び空隙を含んだシリコン薄膜106を堆積
した。
シリコン薄膜105は原料ガスとしてモノシラン（Si
H4）11.25SCCMを用い堆積温度600℃で、14分52秒間堆積
した。希釈ガスは用いず、この時の反応室内圧力は7.78
mTorrで有った。予備実験に依ると、この条件での堆積
速度は、12.105Å/minでシリコン薄膜105は約180Å堆積
されたはずで有る。この条件でシリコン薄膜105堆積後
直ちにモノシラン流量を2.25SCCMに落とし、引き続いて
堆積温度600℃で空隙を含んだシリコン薄膜106を９分49
秒間堆積した。希釈ガスは用いず、この時の反応室内圧
力は1.55mTorrで有った。予備実験に依ると、この条件
での堆積速度は8.15Å/minで、空隙を含んだシリコン薄
膜106は約80Å堆積されたはずで有る。
H4）11.25SCCMを用い堆積温度600℃で、14分52秒間堆積
した。希釈ガスは用いず、この時の反応室内圧力は7.78
mTorrで有った。予備実験に依ると、この条件での堆積
速度は、12.105Å/minでシリコン薄膜105は約180Å堆積
されたはずで有る。この条件でシリコン薄膜105堆積後
直ちにモノシラン流量を2.25SCCMに落とし、引き続いて
堆積温度600℃で空隙を含んだシリコン薄膜106を９分49
秒間堆積した。希釈ガスは用いず、この時の反応室内圧
力は1.55mTorrで有った。予備実験に依ると、この条件
での堆積速度は8.15Å/minで、空隙を含んだシリコン薄
膜106は約80Å堆積されたはずで有る。
本実施例１に示した空隙を含んだシリコン膜とは、多
波長分散型偏光偏光解析法（多波長分光エリプソメトリ
ー：ソープラ社MOSS−ES4G）にて確認された。シリコン
膜が空隙を含んだシリコン膜か否かは以下の手順で調べ
られた。まず、結晶面方位として＜100＞を有し、リン
がドープされている為に型半導体となり、その抵抗率が
3.0Ωcmの単結晶シリコン・ウェハーを準備した。この
基板を沸騰している温度60％の硝酸中に５分間浸して基
板表面の汚れを取り、更に５％弗化水素酸水溶液に10秒
間浸して基板表面の自然酸化膜を除去した後、直ちにAP
CVD法で2000Åの下地SiO2膜を堆積した。この堆積条件
は本実施例１の下地SiO2膜102を堆積する条件と厳密に
一致している。続いて沸騰硝酸中に基板を５分間浸し、
更に1.67％弗化水素酸水溶液に15秒から25秒浸した後、
シリコン膜を前記SiO2上に200Åから400Å程度の厚さで
形成する。本実施例では減圧CVD法にて堆積温度600℃、
モノシラン流量2.25SCCM、堆積時間42分56秒、反応室内
圧力1.63mTorrで350Åの厚さに堆積した試料を用いた
が、シリコン膜が空隙を含むか否かを確認する目的で有
るから、シリコン膜の形成方法は、無論どんな方法で有
ってもかまわない。この様にしてして得られた試料を多
波長分散型偏光解析法で調べて、空隙の有無を確認す
る。多波長分光エリプソメトリーは回転偏光子を用い、
波長領域250nmから850nm迄走査した。入射光角は75.10
゜で有った。得られたtanΨとcosΔのスペクトルは、予
め測定されて有った空隙のスペクトルやアモルファス・
シリコンのスペクトル及び結晶シリコンのスペクトルを
複素屈折率に関するBRUGGEMANの公式（D.A.G.BRUGGEMA
N、Ann.Phys.（Leipzig）24,636（1935）に従って合成
した合成スペクトルと比較された。この際、各成分の体
積混合比を任意の割合に設定し得る為、それらの割合の
内、最も測定スペクトルと良く一致する体積混合比から
空隙の有無を判定出来る。減圧CVD法にて堆積温度600
℃、モノシラン流量2.25SCCM・堆積時間42分56秒、反応
室内圧力1.63mTorrで350Åの厚さに堆積したシリコン膜
では、シリコン膜中に49％の空隙が認められた。又、矢
張減圧CVD法にて堆積温度600℃、モノシラン流量4.50SC
CM、堆積時間36分45秒、反応室内圧力3.5mTorrで310Å
の厚さに堆積したシリコン膜では、シリコン膜中に30％
の空隙が認められた。他方、減圧CVD法で堆積温度600
℃、モノシラン流量が6.75SCCM以上、反応室内圧力が4.
6mTorr以上で堆積したシリコン膜中には、空隙の存在は
認められなかった。以上の手法でシリコン膜中に空隙の
有無を判定し得る。
波長分散型偏光偏光解析法（多波長分光エリプソメトリ
ー：ソープラ社MOSS−ES4G）にて確認された。シリコン
膜が空隙を含んだシリコン膜か否かは以下の手順で調べ
られた。まず、結晶面方位として＜100＞を有し、リン
がドープされている為に型半導体となり、その抵抗率が
3.0Ωcmの単結晶シリコン・ウェハーを準備した。この
基板を沸騰している温度60％の硝酸中に５分間浸して基
板表面の汚れを取り、更に５％弗化水素酸水溶液に10秒
間浸して基板表面の自然酸化膜を除去した後、直ちにAP
CVD法で2000Åの下地SiO2膜を堆積した。この堆積条件
は本実施例１の下地SiO2膜102を堆積する条件と厳密に
一致している。続いて沸騰硝酸中に基板を５分間浸し、
更に1.67％弗化水素酸水溶液に15秒から25秒浸した後、
シリコン膜を前記SiO2上に200Åから400Å程度の厚さで
形成する。本実施例では減圧CVD法にて堆積温度600℃、
モノシラン流量2.25SCCM、堆積時間42分56秒、反応室内
圧力1.63mTorrで350Åの厚さに堆積した試料を用いた
が、シリコン膜が空隙を含むか否かを確認する目的で有
るから、シリコン膜の形成方法は、無論どんな方法で有
ってもかまわない。この様にしてして得られた試料を多
波長分散型偏光解析法で調べて、空隙の有無を確認す
る。多波長分光エリプソメトリーは回転偏光子を用い、
波長領域250nmから850nm迄走査した。入射光角は75.10
゜で有った。得られたtanΨとcosΔのスペクトルは、予
め測定されて有った空隙のスペクトルやアモルファス・
シリコンのスペクトル及び結晶シリコンのスペクトルを
複素屈折率に関するBRUGGEMANの公式（D.A.G.BRUGGEMA
N、Ann.Phys.（Leipzig）24,636（1935）に従って合成
した合成スペクトルと比較された。この際、各成分の体
積混合比を任意の割合に設定し得る為、それらの割合の
内、最も測定スペクトルと良く一致する体積混合比から
空隙の有無を判定出来る。減圧CVD法にて堆積温度600
℃、モノシラン流量2.25SCCM・堆積時間42分56秒、反応
室内圧力1.63mTorrで350Åの厚さに堆積したシリコン膜
では、シリコン膜中に49％の空隙が認められた。又、矢
張減圧CVD法にて堆積温度600℃、モノシラン流量4.50SC
CM、堆積時間36分45秒、反応室内圧力3.5mTorrで310Å
の厚さに堆積したシリコン膜では、シリコン膜中に30％
の空隙が認められた。他方、減圧CVD法で堆積温度600
℃、モノシラン流量が6.75SCCM以上、反応室内圧力が4.
6mTorr以上で堆積したシリコン膜中には、空隙の存在は
認められなかった。以上の手法でシリコン膜中に空隙の
有無を判定し得る。
次に、こうして作成されたシリコン薄膜105と空隙を
含むシリコン薄膜106上にレジストを形成し、四弗化炭
素（CF4）、酸素（O2）、窒素（N2）等の混合プラズマ
でパターニングを行った。（第１図ｃ）。この時、チャ
ンネル部シリコン薄膜107と空隙を含んだシリコン薄膜1
08の合算膜厚を表面粗さ計で測った所238Åで有った。
含むシリコン薄膜106上にレジストを形成し、四弗化炭
素（CF4）、酸素（O2）、窒素（N2）等の混合プラズマ
でパターニングを行った。（第１図ｃ）。この時、チャ
ンネル部シリコン薄膜107と空隙を含んだシリコン薄膜1
08の合算膜厚を表面粗さ計で測った所238Åで有った。
次に、この基板を沸騰している60％濃度の硝酸にて洗
浄し、更に1.67％弗化水素酸水溶液に20秒間浸してソー
ス・ドレイン領域104上と空隙を含んだシリコン薄膜108
上の自然酸化膜を取り除いて清浄なシリコン表面が現わ
れた後、直ちに電子サイクロトロン共鳴プラズマCVD装
置（ECR−PECVD装置）にて酸素プラズマ109を照射し
た。（第１図ｄ）本実施例１で用いたECR−PECVD装置の
概要を第２図に示す。酸素プラズマは2.45GHzのマイク
ロ波を導波管201を通じて反応室202に導き、100SCCMの
酸素をガス導入管203から導入して酸素プラズマを立て
た。この時、反応室内の圧力は1.80mTorrで、マイクロ
波の出力は2,500Wで有った。反応室の外側には外部コイ
ル204が設けられて居り、酸素プラズマに875Gaussの磁
場を掛けてプラズマ中の電子にECR条件を満足せしめて
いる。基板205はプラズマに対して垂直に置かれ、ヒー
ター206に依り基板温度が300℃となる様保たれている。
この条件で酸素プラズマ109を８分20秒間照射して、空
隙を含んだシリコン薄膜108の酸化を行ない、ゲート絶
縁層の一部位となるSiO2膜110を得た。（第１図ｅ）更
に真空を破る事なく連続して、ゲート絶縁層となるSiO2
膜111を該基板上に堆積した。（第１図ｆ）このSiO2膜
はマイクロ波出力2,250W、シラン流量60SCCM、酸素流量
100SCCM、基板温度300℃で18.75秒間堆積した。堆積中
に於ける反応室内圧力は2.65mTorrで有った。こうして
形成した多層膜を多波長分散型偏光解析法（多波長分光
エリプソメトリー：ソープラ社MOSS−ES4G）を用いて、
残留しているチャンネル部シリコン膜112の膜厚と、空
隙を含んだシリコン膜を酸化して形成したSiO2膜110及
びECR−PECVD法で堆積したSiO2膜111の合算SiO2膜の膜
厚を測定した所、其々174Åと1432Åで有った。
浄し、更に1.67％弗化水素酸水溶液に20秒間浸してソー
ス・ドレイン領域104上と空隙を含んだシリコン薄膜108
上の自然酸化膜を取り除いて清浄なシリコン表面が現わ
れた後、直ちに電子サイクロトロン共鳴プラズマCVD装
置（ECR−PECVD装置）にて酸素プラズマ109を照射し
た。（第１図ｄ）本実施例１で用いたECR−PECVD装置の
概要を第２図に示す。酸素プラズマは2.45GHzのマイク
ロ波を導波管201を通じて反応室202に導き、100SCCMの
酸素をガス導入管203から導入して酸素プラズマを立て
た。この時、反応室内の圧力は1.80mTorrで、マイクロ
波の出力は2,500Wで有った。反応室の外側には外部コイ
ル204が設けられて居り、酸素プラズマに875Gaussの磁
場を掛けてプラズマ中の電子にECR条件を満足せしめて
いる。基板205はプラズマに対して垂直に置かれ、ヒー
ター206に依り基板温度が300℃となる様保たれている。
この条件で酸素プラズマ109を８分20秒間照射して、空
隙を含んだシリコン薄膜108の酸化を行ない、ゲート絶
縁層の一部位となるSiO2膜110を得た。（第１図ｅ）更
に真空を破る事なく連続して、ゲート絶縁層となるSiO2
膜111を該基板上に堆積した。（第１図ｆ）このSiO2膜
はマイクロ波出力2,250W、シラン流量60SCCM、酸素流量
100SCCM、基板温度300℃で18.75秒間堆積した。堆積中
に於ける反応室内圧力は2.65mTorrで有った。こうして
形成した多層膜を多波長分散型偏光解析法（多波長分光
エリプソメトリー：ソープラ社MOSS−ES4G）を用いて、
残留しているチャンネル部シリコン膜112の膜厚と、空
隙を含んだシリコン膜を酸化して形成したSiO2膜110及
びECR−PECVD法で堆積したSiO2膜111の合算SiO2膜の膜
厚を測定した所、其々174Åと1432Åで有った。
次にクロムをスパッター法で1500Å堆積し、パターニ
ングに依りゲート電極113を形成した。（第１図ｇ）こ
の時シート抵抗値は1.36Ω／□で有った。その後、ゲー
ト絶縁膜にコンタクホールを開け、ソース・ドレイン取
り出し電極114をスパッター法などで形成し、パターニ
ングを行なう事でトランジスタは完成する。（第１図
ｈ）本実施例１では、ソース・ドレイン取り出し電極材
料として、膜厚8000Åのアルミニウムを用いた。この時
のアルミニウムのシート抵抗値は42mΩ／□で有った。
ングに依りゲート電極113を形成した。（第１図ｇ）こ
の時シート抵抗値は1.36Ω／□で有った。その後、ゲー
ト絶縁膜にコンタクホールを開け、ソース・ドレイン取
り出し電極114をスパッター法などで形成し、パターニ
ングを行なう事でトランジスタは完成する。（第１図
ｈ）本実施例１では、ソース・ドレイン取り出し電極材
料として、膜厚8000Åのアルミニウムを用いた。この時
のアルミニウムのシート抵抗値は42mΩ／□で有った。
この様にして試作した薄膜トランジスタ（TFT）の特
性の一例Vgs−Ids曲線を第３図３−ａに示した。ここで
Idsはソース・ドレイン電流、Vgsはゲート電圧で、ソー
ス・ドレイン電圧Vds＝4V、温度25℃で測定した。トラ
ンジスタ・サイズはチャンネル部の長さＬ＝10μｍ、幅
Ｗ＝100μｍで有った。Vds＝4V、Vgs＝10Vでトランジス
タをオンさせた時のオン電流はIds＝7.9μＡ、Idsが最
小となるオフ電流はVds＝4V、Vgs＝0VでIds＝0.38PAと
なり、オン・オフ比は７桁以上の良好なトランジスタ特
性を有する薄膜トランジスタが得られた。又、このトラ
ンジスタの飽和電流領域より求めた電界効果易動度は6.
95cm2/V・Secで有った。第３図３−ｂには比較の為に、
空隙を含むシリコン薄膜を堆積せず、かつ酸素プラズマ
照射も行なわない他は総て前記工程と同一で作成したと
云う、従来のTFTの特性を示した。この従来のTFTのオン
電流はIds＝5.1μＡ、オフ電流Ids＝0.81PAで、電界効
果易動度は、4.45cm2/V・Secで有った。
性の一例Vgs−Ids曲線を第３図３−ａに示した。ここで
Idsはソース・ドレイン電流、Vgsはゲート電圧で、ソー
ス・ドレイン電圧Vds＝4V、温度25℃で測定した。トラ
ンジスタ・サイズはチャンネル部の長さＬ＝10μｍ、幅
Ｗ＝100μｍで有った。Vds＝4V、Vgs＝10Vでトランジス
タをオンさせた時のオン電流はIds＝7.9μＡ、Idsが最
小となるオフ電流はVds＝4V、Vgs＝0VでIds＝0.38PAと
なり、オン・オフ比は７桁以上の良好なトランジスタ特
性を有する薄膜トランジスタが得られた。又、このトラ
ンジスタの飽和電流領域より求めた電界効果易動度は6.
95cm2/V・Secで有った。第３図３−ｂには比較の為に、
空隙を含むシリコン薄膜を堆積せず、かつ酸素プラズマ
照射も行なわない他は総て前記工程と同一で作成したと
云う、従来のTFTの特性を示した。この従来のTFTのオン
電流はIds＝5.1μＡ、オフ電流Ids＝0.81PAで、電界効
果易動度は、4.45cm2/V・Secで有った。
こうした結果から、従来例に比べて、本発明に依って
薄膜半導体装置の特性が向上している事が分かる。
薄膜半導体装置の特性が向上している事が分かる。
これはMIS型電界効果トランジスタでそのトランジス
タ特性に多大な影響を及ぼす半導体層と絶縁層の界面を
空隙を含んだシリコン薄膜の酸素プラズマ照射酸化と云
う方法で形成した為、清浄な半導体層絶縁層界面が得ら
れた結果で有る。この事は第３図に於いて本発明の実施
例３−ａが従来例３−ｂよりも、ゲート電圧0V付近での
立上がりが急峻になっている事からも裏付けられる。
タ特性に多大な影響を及ぼす半導体層と絶縁層の界面を
空隙を含んだシリコン薄膜の酸素プラズマ照射酸化と云
う方法で形成した為、清浄な半導体層絶縁層界面が得ら
れた結果で有る。この事は第３図に於いて本発明の実施
例３−ａが従来例３−ｂよりも、ゲート電圧0V付近での
立上がりが急峻になっている事からも裏付けられる。
〔実 施 例２〕 ECR−PECVD装置にて酸素プラズマを照射する時間を除
いて、その他の工程は総て実施例１と同じ工程で薄膜ト
ランジスタを作成した。本実施例２では、空隙を含んだ
シリコン薄膜をECR−プラズマ酸化させる為の酸素プラ
ズマ照射時間は４分10秒間で有った。これ以外は総て実
施例１と全く同じ条件で工程を進めた所、本実施例２で
は残留しているチャンネル部シリコン膜の膜厚は198Å
で有り、空隙を含んだシリコン膜を酸化して形成したSi
O2膜及びECR・PECVD法で堆積したSiO2膜の合算SiO2膜の
膜厚は1394Åで有った。こうして作成したTFTのオン電
流はIds＝7.9μＡ、オフ電流Ids＝0.36PAで電界効果易
動度は7.02cm2/V・Secで有った。
いて、その他の工程は総て実施例１と同じ工程で薄膜ト
ランジスタを作成した。本実施例２では、空隙を含んだ
シリコン薄膜をECR−プラズマ酸化させる為の酸素プラ
ズマ照射時間は４分10秒間で有った。これ以外は総て実
施例１と全く同じ条件で工程を進めた所、本実施例２で
は残留しているチャンネル部シリコン膜の膜厚は198Å
で有り、空隙を含んだシリコン膜を酸化して形成したSi
O2膜及びECR・PECVD法で堆積したSiO2膜の合算SiO2膜の
膜厚は1394Åで有った。こうして作成したTFTのオン電
流はIds＝7.9μＡ、オフ電流Ids＝0.36PAで電界効果易
動度は7.02cm2/V・Secで有った。
本実施例２に於いても、本発明に依り薄膜半導体装置
の特性が向上する事が分る。
の特性が向上する事が分る。
以上述べて来た様に、本発明に依れば、表面が絶縁性
物質で有る基板上への薄膜半導体装置の形成に於いて、
チャンネル部シリコン膜堆積後、連続して該チャンネル
部シリコン膜上に空隙を含んだシリコン膜を堆積し、更
に前記空隙を含んだシリコン膜上にゲート絶縁層を形成
する前に、前記空隙を含んだシリコン膜上に酸素プラズ
マを照射する事により、良好なトランジスタ特性を有す
る薄膜半導体装置を製造する事が可能となり、LSIの多
層化や薄膜トランジスタを用いたアクティブマトリック
ス液晶ディスプレイの高性能化を実現すると云う多大な
効果を有する。
物質で有る基板上への薄膜半導体装置の形成に於いて、
チャンネル部シリコン膜堆積後、連続して該チャンネル
部シリコン膜上に空隙を含んだシリコン膜を堆積し、更
に前記空隙を含んだシリコン膜上にゲート絶縁層を形成
する前に、前記空隙を含んだシリコン膜上に酸素プラズ
マを照射する事により、良好なトランジスタ特性を有す
る薄膜半導体装置を製造する事が可能となり、LSIの多
層化や薄膜トランジスタを用いたアクティブマトリック
ス液晶ディスプレイの高性能化を実現すると云う多大な
効果を有する。
第１図（ａ）〜（ｈ）は本発明の一実施例を示すシリコ
ン薄膜半導体装置製造の各工程に於ける素子断面図。 第２図は本発明の実施例に於いて酸素プラズマ照射及び
ゲート絶縁層の一部位となるSiO2膜堆積に用いた電子サ
イクロトロン共鳴プラズマCVD装置の概要を示す図。 第３図は本発明の効果を示す図。 101……絶縁基板 102……下地SiO2膜 103……不純物を含んだシリコン薄膜 104……ソース・ドレイン領域 105……シリコン薄膜 106……空隙を含んだシリコン薄膜 107……チャンネル部シリコン薄膜 108……空隙を含んだシリコン薄膜 109……酸素プラズマ 110……空隙を含んだシリコン薄膜を酸化して形成したS
iO2膜 111……ECR・PECVD法で堆積したSiO2膜 112……残留しているチャンネル部シリコン膜 113……ゲート電極 114……ソース・ドレイン取り出し電極 201……導波管 202……反応室 203……ガス導入管 204……外部コイル 205……基板 206……ヒーター
ン薄膜半導体装置製造の各工程に於ける素子断面図。 第２図は本発明の実施例に於いて酸素プラズマ照射及び
ゲート絶縁層の一部位となるSiO2膜堆積に用いた電子サ
イクロトロン共鳴プラズマCVD装置の概要を示す図。 第３図は本発明の効果を示す図。 101……絶縁基板 102……下地SiO2膜 103……不純物を含んだシリコン薄膜 104……ソース・ドレイン領域 105……シリコン薄膜 106……空隙を含んだシリコン薄膜 107……チャンネル部シリコン薄膜 108……空隙を含んだシリコン薄膜 109……酸素プラズマ 110……空隙を含んだシリコン薄膜を酸化して形成したS
iO2膜 111……ECR・PECVD法で堆積したSiO2膜 112……残留しているチャンネル部シリコン膜 113……ゲート電極 114……ソース・ドレイン取り出し電極 201……導波管 202……反応室 203……ガス導入管 204……外部コイル 205……基板 206……ヒーター
Claims (1)
- 【請求項１】基板上にチャネルとなる第１シリコン膜を
形成する工程と、前記第１シリコン膜上に空隙を有する
第２シリコン膜を形成する工程と、前記第２シリコン膜
上に酸素プラズマを照射する工程と、前記酸素プラズマ
を照射する工程の後に、前記第２シリコン膜上にゲート
絶縁膜とゲート電極とを形成する工程を有することを特
徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310476A JP3008486B2 (ja) | 1990-11-16 | 1990-11-16 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2310476A JP3008486B2 (ja) | 1990-11-16 | 1990-11-16 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04181740A JPH04181740A (ja) | 1992-06-29 |
| JP3008486B2 true JP3008486B2 (ja) | 2000-02-14 |
Family
ID=18005702
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2310476A Expired - Fee Related JP3008486B2 (ja) | 1990-11-16 | 1990-11-16 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3008486B2 (ja) |
-
1990
- 1990-11-16 JP JP2310476A patent/JP3008486B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04181740A (ja) | 1992-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6338990B1 (en) | Method for fabricating thin-film transistor | |
| US6620744B2 (en) | Insulating film formation method, semiconductor device, and production apparatus | |
| JPH0878691A (ja) | ゲイト絶縁膜の処理方法およびゲイト絶縁膜の処理装 置 | |
| JP3491903B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4376323B2 (ja) | 表示装置の製造方法 | |
| JP3486421B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3008486B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2001230419A (ja) | 液晶表示装置の製造方法及び製造装置及び液晶表示装置 | |
| JP3055555B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3874814B2 (ja) | 半導体装置の作製方法 | |
| JP3730185B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3530540B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH10223911A (ja) | 薄膜半導体装置 | |
| JP3203772B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JPH04226080A (ja) | 薄膜トランジスタの製造方法 | |
| EP2613346B1 (en) | Thin film transistor, manufacturing method thereof and display device | |
| JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3130659B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0653503A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2002009088A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
| JP3486420B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR0179035B1 (ko) | 박막 반도체 장치 및 그 제조방법 | |
| JP3367946B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |