[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP3003607B2 - バリア膜の形成方法と半導体装置 - Google Patents

バリア膜の形成方法と半導体装置

Info

Publication number
JP3003607B2
JP3003607B2 JP9007644A JP764497A JP3003607B2 JP 3003607 B2 JP3003607 B2 JP 3003607B2 JP 9007644 A JP9007644 A JP 9007644A JP 764497 A JP764497 A JP 764497A JP 3003607 B2 JP3003607 B2 JP 3003607B2
Authority
JP
Japan
Prior art keywords
film
gas
plasma
nitrogen
barrier film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9007644A
Other languages
English (en)
Other versions
JPH10209073A (ja
Inventor
和良 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9007644A priority Critical patent/JP3003607B2/ja
Publication of JPH10209073A publication Critical patent/JPH10209073A/ja
Application granted granted Critical
Publication of JP3003607B2 publication Critical patent/JP3003607B2/ja
Priority to US09/921,050 priority patent/US6472318B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846Layer combinations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に用い
るバリア膜の形成方法に関するものである。
【0002】
【従来の技術】半導体装置においては、集積度の向上に
ともなって、サイズの縮小化が進められている。それに
伴って、コンタクトホールや配線幅が縮小されるが、相
対的に縦方向のサイズが縮小されないため、アスペクト
比(縦/横のサイズ比)が大きくなってきている。コン
タクトホールは、256MbDRAMの場合、そのアス
ペクト比は4以上となる。また、配線形成法としても、
ダマシン法という溝埋め込みが盛んになってきている。
これは、配線の溝を絶縁膜に形成し、その溝に金属を埋
め込む方法であるが、微細なエッチングが難しい銅配線
の形成方法として注目されている。
【0003】従来、コンタクトホールや溝に対してバリ
ア膜として、TiNをスパッタ法で堆積するのが一般的
であるが、高アスペクト比になると、十分に側面や底面
に膜が堆積できないため、CVD法が用いられている。
例えば、特開昭63−317676号公報には、プラズ
マCVDによるWNx膜,WSix膜の堆積が示されてい
る。また、特開平1−298717号公報には、目的は
異なるが、タングステン膜の堆積の途中に窒素プラズマ
処理を加えて、WNx層を形成する方法が開示されてい
る。これらの方法は、Wよりもバリア性に優れたWNx
を形成するものである。前者の例では、WNx膜は、無
粒構造であることが述べられている。
【0004】
【発明が解決しようとする課題】従来のWNx膜は確か
にW膜よりもバリア性が高くなるが、アモルファス構造
から700℃程度で結晶化することが知られている。ま
た、850℃で窒素がWから乖離することが相図からわ
かっている。このような膜の構造変化によって、バリア
性が劣化する。
【0005】また、図7に示すような従来の方法によれ
ば、マスフローコントローラ8で制御して窒素1とWF
6をCVD室1内に供給し、電極26と基板ホルダ2と
に高周波電源27にて電圧を印加して基板3上にプラズ
マ28を発生するプラズマCVDを用いているため、気
相中での反応が頻繁に生じる。このようなプラズマCV
Dでは、気相中に生じた生成物が基板の縁側に物理的に
降り積もるため、スパッタ法と同様に一般にカバレージ
が劣化し、非常に高アスペクト比のコンタクトホール
や、溝にバリア膜を均一に堆積するのに適していない。
【0006】一方、デバイス面では、コンタクトホール
断面積,配線断面積の減少により、配線金属のW,Cu
などに比較して高抵抗なバリア膜が厚い場合、配線抵抗
が上昇する問題がある。0.25ミクロンサイズ以下の
デバイスでは、バリア膜厚は、20nm程度以下にする
必要がある。従って、従来よりも薄くて、カバレージの
良いバリア膜が必要となる。
【0007】本発明の目的は、従来のバリア膜の形成方
法の問題を解決し、微細なコンタクトホール,配線溝に
バリア膜を形成しても、実効的な抵抗値の上昇の問題が
なく、かつ高温まで安定なバリア膜の形成方法と半導体
装置を提供することにある。
【0008】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係るバリア膜の形成方法は、Wを含む原料
ガスを、メタン、エタン、プロパンの炭化水素のいずれ
かのガスと、窒化プラズマ、NH3プラズマ、窒素ガ
ス、NH3ガス、ヒドラジン、ジメチルヒドラジンの
素供給源の少なくとも1つとを反応させて、Wxy
薄膜を堆積するものである。
【0009】また本発明に係るバリア膜の形成方法は、
Wを含むガスとしてW(N(CH 3 2 6 もしくはW
(N(C 2 5 2 6 を用い、SiH4もしくはCH4のい
ずれかのガスとの反応によってWSixyあるいはWC
xyの薄膜を堆積する、或いはWを含む原料ガスを、シ
ラン、ジクロロシランのいずれかのガス、もしくはメタ
ン、エタン、プロパンの炭化水素のいずれかのガスと、
窒化プラズマ、アンモニアプラズマの窒素供給源の少な
くとも1つとを反応させて、WSi x y あるいはWC x
y の薄膜を堆積するバリア膜の形成方法であって、
記窒素供給源となる窒素プラズマまたはアンモニアプラ
ズマを基板への堆積が行われる箇所から離れた領域で発
生させ、これを基板の表面に供給するものである
【0010】また本発明に係る半導体装置は、基板に形
成されたコンタクトホールまたは配線溝にバリアメタル
を介して電極または配線を形成した半導体装置におい
て、 バリアメタルがWC x y 膜である
【0011】
【作用】本発明に係るバリア膜の形成方法によれば、W
Sixy膜,あるいはWCxy膜を堆積する。これらの
膜は、従来のWNxに比較して、Si,Cの存在によっ
て結晶化が阻害されるため、より高温までアモルファス
状態が安定で、拡散パスがなくバリア性が向上する。
【0012】また従来のプラズマCVDでは、気相反応
によって形成したWNxが堆積するため、カバレージが
良くないが、本発明によれば、カバレージ劣化の要因と
なる気相中での反応を抑制し、表面でSiH4,CH4
どを反応させる表面反応律速領域の条件を使うことによ
って、カバレージ良くアモルファス状のWSixy膜,
WCxy膜を堆積することが可能となる。
【0013】さらに、本発明によれば、プラズマを反応
チャンバーから離れたところで発生させ、表面近傍に直
接供給することで、カバレージを劣化させる気相中での
反応を抑制することにより、従来のプラズマCVDより
もカバレージを向上することができる。
【0014】
【発明の実施の形態】以下、本発明の実施の形態を図に
より説明する。
【0015】(実施形態1)図1は、本発明の実施形態
1に係るバリア膜の形成方法を実施するために用いた成
膜装置を示す構成図である。
【0016】図1において、本発明の実施形態1に係る
バリア膜の形成方法は、Wを含む原料ガスをシラン,ジ
クロロシラン、もしくはメタン,エタン,プロパン等の
炭化水素のいずれかのガスと、窒化プラズマ,NH3
ラズマ,窒素ガス,NH3ガス,ヒドラジン,ジメチル
ヒドラジン等の窒素供給源の少なくとも一つとを反応さ
せて、WSixyあるいはWCxyの薄膜を基板に堆積
することを特徴とするものである。
【0017】図1において、本発明の実施形態1に係る
バリア膜の形成方法を実施するため、CVD室1に設置
した基板ホルダ2上に基板3を固定し、基板3を基板ホ
ルダ2により650℃に加熱する。そして、CVD室1
内をポンプ4により一旦真空排気した後、マスフローコ
ントローラ8により流量を制御して、WF6ガス5,ジ
クロロシラン6,アンモニア7をそれぞれ流量1.5s
ccm,100sccm,100sccmでCVD室1
内に導入する。プロセス中におけるCVD室1内の圧力
は、50Paに設定したとき、基板3への膜堆積の堆積
速度は、100nm/分であった。
【0018】実施形態1において、基板3上に堆積した
膜を組成分析した結果、その組成は、WSixy(x=
1.7,y=0.3)であり、その膜はアモルファス状
であった。
【0019】このWSixy膜を図2に示すような、直
径0.3ミクロンのn型Si拡散層9のコンタクトとし
て堆積する場合について説明する。
【0020】図2(a)に示すように、n型Si拡散層
9に達するスルーホールの内側壁及び底部に、コンタク
トメタルとしてTi10を付着させる。ここで、スルー
ホールの底部には、Ti10を10nmの膜厚に堆積さ
せる。
【0021】次に図2(b)に示すように、前述のWS
xy膜11をTi10上に堆積する。WSixy膜1
1の膜厚は、スルーホールの底部で20nmになるよう
にする。
【0022】次に図2(c)に示すように、Cu膜12
をスルーホールの部分にCVDにより堆積し、配線加工
する。Cu膜12は、WSixy膜11及びTi10を
介してn型Si拡散層9に接続する構造になっている。
図2(c)に示す構造のものをサンプルとして用いて、
接合リーク電流特性を、熱処理温度を変化させて測定し
た。また、コンタクト抵抗の熱処理による変化を測定し
た。
【0023】このWSixy膜11のカバレージ(底の
膜厚/上面の膜厚)は70パーセントであった。一方、
比較対象としての従来のプラズマCVDによるWNx
では、40パーセントのカバレージであった。
【0024】図3は、本発明の実施形態1に係るバリア
膜を用いた抵抗13の熱処理温度依存性を表している。
比較のため、WF6ガスと窒素ガスのプラズマCVDに
よって堆積した従来のWNx膜を用いた抵抗14を示し
ている。従来のWNx膜では、800℃から(コンタク
ト)抵抗14が上昇した。850℃では、急激に抵抗1
4が増加した。同時にリーク電流特性も劣化した。
【0025】一方、本発明の実施形態1に係る方法で作
成したWSixy膜の場合、850℃でも(コンタク
ト)抵抗13の上昇は、見られなかった。また、リーク
電流特性も変化しなかった。
【0026】850℃で熱処理した本発明の実施形態1
に係るWSiN膜をX線回折で調べたところ、アモルフ
ァス構造が保たれていた。一方、従来のWNx膜は、7
00℃で結晶化しており、850℃では、Wのピークが
観察され、膜の分解が生じていた。
【0027】本実施形態1では、WF6を用いている
が、これに代えて、W(N(CH326,W(N(C2
526を用いても良い。また、ジクロロシランを用
いているが、これに代えてシランを用いても良く、さら
には、これらに代えて、メタン,エタン,プロパン等の
炭化水素のいずれかのガスを用いてもよい。また、アン
モニア(NH3ガス)を用いているが、これに代えて、
窒化プラズマ,NH3プラズマ,窒素ガス,ヒドラジ
ン,ジメチルヒドラジン等の窒素供給源の少なくとも一
つとを用いてもよい。また、Wを含むガスとして、
(N(CH 3 2 )もしくはW(N(C 2 5 2 6 を用
い、SiH4もしくはCH4のいずれかのガスとの反応に
よって、WSixy またはWC x y の薄膜を基板に堆積
するようにしてもよい。
【0028】(実施形態2)次に本発明の実施形態2に
ついて説明する。実施形態2における成膜には、実施形
態1と同様、図1のCVD装置を用いた。CVD室1内
に設置した基板ホルダ2上に基板3を固定し、基板3を
基板ホルダ2により600℃に加熱する。CVD室1を
一旦真空排気した後、WF6ガス,メタン,アンモニア
をそれぞれ流量1.2sccm,80sccm,100
sccmでCVD室1内に導入する。プロセス中のCV
D室1内の圧力は、40Paに設定したとき、基板3へ
の膜の堆積速度は、70nm/分であった。
【0029】実施形態2において基板3に堆積した膜を
分析した結果、組成はWCxy(x=1.8,y=0.
2)であり、また、この膜はアモルファス状であった。
次に、実施形態2に係るWCxy膜15を図4に示す酸
化膜の溝に堆積する場合について説明する。
【0030】まず、図4(a)に示すように、酸化膜1
6に形成した幅0.3ミクロン深さ0.5ミクロンの溝
17にWCxy膜15を堆積する。WCxy膜15の膜
厚は、溝17の底で20nmである。
【0031】次に図4(b)に示すように、Cu膜18
をCVDにより酸化膜16の全面に堆積する。
【0032】次に図4(c)に示すように、溝17から
食み出したCu膜18を化学機械研磨し、溝17内にC
u溝配線19を形成する。図4(c)に示す構造のもの
サンプルとして用いて、配線抵抗と配線間のリーク電流
を測定した。
【0033】実施形態2に示すWCxy膜15のカバレ
ージ(底の膜厚/上面の膜厚)は、80パーセントであ
った。一方、比較対象として従来のプラズマCVDによ
るWNx膜では、60パーセントのカバレージであっ
た。
【0034】図5は、本発明の実施形態2に係るWCx
y膜をバリア膜として用いた抵抗13の熱処理温度依
存性を表している。比較のため、WF6ガスと窒素ガス
のプラズマCVDによって堆積したWNx膜を用いた抵
抗14も示している。従来のWNx膜では、800℃か
ら(配線)抵抗14が上昇した。850℃では、急激に
抵抗14が増加した。同時に配線間リーク電流特性も劣
化した。
【0035】一方、本発明の実施形態2に係る方法で作
成したWCxy膜15の場合、850℃でも(配線)抵
抗13の上昇は、見られなかった。また、リーク電流特
性も変化しなかった。850℃で熱処理した実施形態2
に係るWCN膜をX線回折で調べたところ、アモルファ
ス構造が保たれていた。
【0036】本実施形態2では、WF6を用いている
が、これに代えて、W(N(CH326,W(N(C2
526を用いても良い。また、メタンを用いている
が、これに代えて、エタン,プロパン等の炭化水素のい
ずれかのガスを用いてもよく、また、シラン,ジクロロ
シランを用いてもよい。また、アンモニア(NH3
ス)を用いているが、これに代えて、窒化プラズマ,N
3プラズマ,窒素ガス,ヒドラジン,ジメチルヒドラ
ジン等の窒素供給源の少なくとも一つとを用いてもよ
い。また、Wを含むガスとして、W(N(CH 3 2 6
もしくはW(N(C 2 5 2 6 を用い、SiH4もしく
はCH4のいずれかのガスとの反応によって、WCxNy
またはWC x y の薄膜を基板に堆積するようにしてもよ
い。
【0037】(実施形態3)図6は、本発明の実施形態
3に係る成膜装置を示す構成図である。
【0038】図6に示す本発明の実施形態3は、Wを含
む原料ガスをシラン,ジクロロシラン、もしくはメタ
ン,エタン,プロパン等の炭化水素のいずれかのガス
と、窒化プラズマ,NH3プラズマ,窒素ガス,NH3
ス,ヒドラジン,ジメチルヒドラジン等の窒素供給源の
少なくとも一つとを反応させて、WSixyあるいはW
xyの薄膜を堆積するものであって、前記窒素供給源
となる窒素プラズマ,アンモニアプラズマ等を、基板へ
の堆積が行われる箇所から離れた領域で発生させ、これ
を基板の表面に供給することを特徴とするものである。
【0039】本発明の実施形態3に係るバリア膜の形成
方法を実施する図6の成膜装置は、CVD室1に基板ホ
ルダ2が設置されており、基板ホルダ2上に基板3が保
持されている。原料ガスであるWF6ガス5とジクロロ
シラン6とを基板3の上方からガス吹き出し口20を介
して基板3の表面に供給する。ガス吹き出し口20の形
は、さまざまな形が可能である。
【0040】実施形態3においては、窒素供給源となる
窒素プラズマ,アンモニアプラズマ等を、基板3への堆
積が行われる箇所から離れた領域で発生させ、これを基
板3の表面に供給するものである。そこで、コーン形状
をしたプラズマ吹き出し口22から離れた上流部(図
中、上方の位置)にヘリカル共振器23を設置し、ヘリ
カル共振器23に発信機24から周波数可変の交流電圧
を加えることによって、供給された窒素21を励起して
窒素プラズマ25を生成する。プラズマ吹き出し口22
内の圧力は、CVD室1内の圧力よりも高くなってお
り、圧力差によって、生成された窒素プラズマは、基板
3に吹き付けられる。これによって、反応活性な種が基
板3の表面に達する。
【0041】通常のプラズマCVDにおいては、気相中
で活性種が反応して堆積するが、本発明では、活性種が
反応する前に、基板3に到達し基板表面及びその近傍で
初めて反応するため、カバレージが向上する。CVD室
1内の圧力は10Pa,プラズマ吹き出し口22内の圧
力は100Paとした。また、WF6の流量は1scc
m,シランの流量は50sccm,窒素の流量は100
sccmとした。このとき、基板温度400℃でデポレ
ート20nm/分であった。カバレージは、幅0.3ミ
クロン深さ0.5ミクロンの配線溝に対して、70パー
セントであり、従来のプラズマCVDに比較すると、1
0パーセントのカバレージ改善が見られた。また実施形
態3において基板3に堆積した膜を分析した結果、膜の
組成はWSixy(x=1.7,y=0.3)であり、
アモルファス構造であった。
【0042】実施形態3では、ジクロロシランを反応ガ
スとして用いたが、シランでも良い。また、窒素の代わ
りに、より活性なアンモニアプラズマでも良い。アンモ
ニア,ヒドセジン,ジメチルヒドラジンの場合には、反
応性が高いため、プラズマを励起しなくても効果があ
る。
【0043】またシラン,ジクロロシランに代えて、メ
タン,エタンなどの炭化水素を用いることにより、WC
xy膜を堆積することもできる。プラズマを用いる場合
には、基板温度を低温化できるメリットもある。
【0044】また、Wを含むガスとして、W(N(CH
3 2 6 もしくはW(N(C 2 5 2 6 を用い、SiH4
もしくはCH4のいずれかのガスとの反応によって、W
Sixy またはWC x y の薄膜を基板に堆積するように
してもよい。
【0045】
【発明の効果】以上説明したように本発明によれば、従
来のWNxに比較して、より高温まで安定なアモルファ
ス構造のWSixy,WCxy膜をカバレージ良く堆積
することができる。
【0046】さらに本発明では、従来のプラズマCV
D,スパッタに比べて表面反応を使っているため、カバ
レージを向上するることができる。これらのメリット
は、さらに微細化されるコンタクト,配線溝などへのバ
リア膜の形成法として必須の、超薄膜でカバレージの良
い膜(膜厚20nm以下)の形成を実現するものであ
り、銅配線の採用とともに配線伝送の高速化等、LSI
の性能向上を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態1,2に係るバリア膜の形成
方法を実施するための成膜装置を示す構成図である。
【図2】本発明の実施形態1に係るバリア膜の形成方法
をコンタクト電極の製造方法に適用した場合を工程順に
示す断面図である。
【図3】本発明の実施形態1の効果を示すコンタクト抵
抗の熱処理温度による変化を示す図である。
【図4】本発明の実施形態2に係るバリア膜の形成方法
を溝配線の製造方法に適用した場合を工程順に示す断面
図である。
【図5】本発明の実施形態2の効果を示す配線抵抗の熱
処理温度による変化を示す図である。
【図6】本発明の実施形態3に係るに係るバリア膜の形
成方法を実施するための成膜装置を示す構成図である。
【図7】従来の成膜方法を説明するための成膜装置を示
す構成図である。
【符号の説明】
1 CVD室 2 基板ホルダ 3 基板 4 ポンプ 5 WF6ガス 6 ジクロロシランガス 7 アンモニアガス 8 マスフローコントローラ 9 n型Si拡散層 10 Ti 11 WSixy 12 Cu膜 13 WSixyバリア膜(本発明)の抵抗 14 WNxバリア膜(従来)の抵抗 15 WCxy膜 16 酸化膜 17 溝 18 Cu膜 19 Cu溝配線 20 ガス吹き出し口 21 窒素 22 プラズマ吹き出し口 23 ヘリカル共振器 24 発信機 25 窒素プラズマ 26 電極 27 高周波電源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平10−144627(JP,A) 特開 平10−74709(JP,A) 特開 平9−260306(JP,A) 特開 平9−64044(JP,A) Materials Letters 35(1998)pp.351−356 東芝技術公開集,97−3245,Vol. 15,No.10(1997−2−13)pp.47 −50 (58)調査した分野(Int.Cl.7,DB名) H01L 21/28 301 H01L 21/3205

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 Wを含む原料ガスを、メタン、エタン、
    プロパンの炭化水素のいずれかのガスと、窒化プラズ
    マ、NH3プラズマ、窒素ガス、NH3ガス、ヒドラジ
    ン、ジメチルヒドラジンの窒素供給源の少なくとも1つ
    とを反応させて、Wxyの薄膜を堆積することを特徴
    とするバリア膜の形成方法。
  2. 【請求項2】 Wを含むガスとしてW(N(CH 3 2
    6 もしくはW(N(C 2 5 2 6 を用い、SiH4もしく
    はCH4のいずれかのガスとの反応によってWSixy
    あるいはWCxyの薄膜を堆積することを特徴とするバ
    リア膜の形成方法。
  3. 【請求項3】 Wを含む原料ガスを、シラン、ジクロロ
    シランのいずれかのガス、もしくはメタン、エタン、プ
    ロパンの炭化水素のいずれかのガスと、窒化プラズマ、
    アンモニアプラズマの窒素供給源の少なくとも1つとを
    反応させて、WSi x y あるいはWC x y の薄膜を堆積
    するバリア膜の形成方法であって、 前記窒素供給源とな
    る窒素プラズマまたはアンモニアプラズマを基板への堆
    積が行われる箇所から離れた領域で発生させ、これを基
    板の表面に供給することを特徴とするバリア膜の形成方
    法。
  4. 【請求項4】 基板に形成されたコンタクトホールまた
    は配線溝にバリアメタルを介して電極または配線を形成
    した半導体装置において、 バリアメタルがWC x y 膜で
    あることを特徴とする半導体装置
JP9007644A 1997-01-20 1997-01-20 バリア膜の形成方法と半導体装置 Expired - Fee Related JP3003607B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9007644A JP3003607B2 (ja) 1997-01-20 1997-01-20 バリア膜の形成方法と半導体装置
US09/921,050 US6472318B2 (en) 1997-01-20 2001-08-02 Method of fabricating semiconductor device having trench interconnection

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9007644A JP3003607B2 (ja) 1997-01-20 1997-01-20 バリア膜の形成方法と半導体装置

Publications (2)

Publication Number Publication Date
JPH10209073A JPH10209073A (ja) 1998-08-07
JP3003607B2 true JP3003607B2 (ja) 2000-01-31

Family

ID=11671543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9007644A Expired - Fee Related JP3003607B2 (ja) 1997-01-20 1997-01-20 バリア膜の形成方法と半導体装置

Country Status (2)

Country Link
US (1) US6472318B2 (ja)
JP (1) JP3003607B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11195621A (ja) 1997-11-05 1999-07-21 Tokyo Electron Ltd バリアメタル、その形成方法、ゲート電極及びその形成方法
US7829144B2 (en) 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
US6861356B2 (en) 1997-11-05 2005-03-01 Tokyo Electron Limited Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film
WO2000057462A1 (fr) * 1999-03-19 2000-09-28 Tokyo Electron Limited Dispositif a semi-conducteur et procede de production associe
JP3534676B2 (ja) * 2000-03-28 2004-06-07 三菱重工業株式会社 Cu又はCu含有膜の形成方法、及び装置
US7659209B2 (en) 2001-11-14 2010-02-09 Canon Anelva Corporation Barrier metal film production method
US20030091739A1 (en) * 2001-11-14 2003-05-15 Hitoshi Sakamoto Barrier metal film production apparatus, barrier metal film production method, metal film production method, and metal film production apparatus
EP1344842B1 (en) * 2002-03-08 2009-09-23 Canon Anelva Corporation Method and apparatus for production of metal film

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
US5907188A (en) * 1995-08-25 1999-05-25 Kabushiki Kaisha Toshiba Semiconductor device with conductive oxidation preventing film and method for manufacturing the same
US6130482A (en) * 1995-09-26 2000-10-10 Fujitsu Limited Semiconductor device and method for fabricating the same

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Materials Letters 35(1998)pp.351−356
東芝技術公開集,97−3245,Vol.15,No.10(1997−2−13)pp.47−50

Also Published As

Publication number Publication date
US20020027292A1 (en) 2002-03-07
JPH10209073A (ja) 1998-08-07
US6472318B2 (en) 2002-10-29

Similar Documents

Publication Publication Date Title
US7955972B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
KR100380598B1 (ko) 콘택트 형성 방법 및 콘택트를 포함하는 장치
US6284646B1 (en) Methods of forming smooth conductive layers for integrated circuit devices
JP3083934B2 (ja) 表面感受性を低減したオゾン/teos酸化シリコン膜の堆積方法
US7157798B1 (en) Selective refractory metal and nitride capping
US6399490B1 (en) Highly conformal titanium nitride deposition process for high aspect ratio structures
US6153519A (en) Method of forming a barrier layer
US6340637B2 (en) Chemical vapor deposition of titanium from titanium tetrachloride and hydrocarbon reactants
JP4674061B2 (ja) 薄膜形成方法
KR0174543B1 (ko) 반도체 웨이퍼 상에 텅스텐 층을 증착시키는 방법
JP3404536B2 (ja) 低温プラズマエンハンスによる集積回路形成方法
JP3740508B2 (ja) 窒化チタンのプラズマエンハンスアニール処理
JPH05226269A (ja) 半導体ウエーハにチタンケイ化物を蒸着させるための化学蒸着技術
TW201220398A (en) Method of forming conformal film having Si-N bonds on high-aspect ratio pattern
JP3851686B2 (ja) プラズマcvdによる薄膜形成方法
JP3003607B2 (ja) バリア膜の形成方法と半導体装置
JP2599560B2 (ja) ケイ化タングステン膜形成方法
KR20040059431A (ko) 반도체 소자의 티타늄 실리사이드 콘택 형성 방법
KR100289515B1 (ko) 베리어 메탈층 및 그 형성방법
JP2001203171A (ja) 半導体デバイスのシリサイド形成方法
US11932935B2 (en) Deposition process for molybdenum or tungsten materials
JPH10189491A (ja) 欠陥密度の低いTi−Si−N及びTi−B−Nベースの絶縁保護性障壁膜の製法
JP2000007337A (ja) タンタル薄膜およびタンタルを主体とした薄膜並びにそれらの作製方法
KR20020028329A (ko) 반도체 소자의 콘택홀 형성 방법
JPH08195440A (ja) 半導体素子の配線金属薄膜の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071119

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081119

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091119

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101119

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111119

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121119

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees