JP3087314B2 - Adaptive filter - Google Patents
Adaptive filterInfo
- Publication number
- JP3087314B2 JP3087314B2 JP03010253A JP1025391A JP3087314B2 JP 3087314 B2 JP3087314 B2 JP 3087314B2 JP 03010253 A JP03010253 A JP 03010253A JP 1025391 A JP1025391 A JP 1025391A JP 3087314 B2 JP3087314 B2 JP 3087314B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output signal
- sign inversion
- interpolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は適応型フィルタに関し、
特に符号間干渉の発生した信号から干渉成分を除去する
ための適応型フィルタに関する。BACKGROUND OF THE INVENTION The present invention relates to adaptive filters.
In particular, the present invention relates to an adaptive filter for removing an interference component from a signal in which intersymbol interference has occurred.
【0002】[0002]
【従来の技術】光ディスクなどの記録再生系において
は、符号の最小反転間隔や最大反転間隔が制限されたラ
ンレングス制限符号が用いられることが多い。例えば表
1に示す(2,7)RLLC符号化表をもつ(2,7)
RLLCは、“1”のランレングスが1に、“0”のラ
ンレンズスが2から7に制限された変調符号である。こ
こで更に、“1”を符号の反転に対応させNRZI記録
をとることによって、同一の符号が3ビットから8バッ
ト連続するようなランレングス制限符号となる。また、
コンパクトディスクはEFM変調のNRZI記録が採用
されており、再生信号中には同一の符号が3ビットから
11ビット連続して現れる。2. Description of the Related Art In a recording / reproducing system such as an optical disk, a run length limited code in which a minimum inversion interval and a maximum inversion interval of a code are limited is often used. For example, (2,7) having the (2,7) RLLC encoding table shown in Table 1
RLLC is a modulation code in which the run length of “1” is limited to 1 and the run lens of “0” is limited to 2 to 7. Here, furthermore, by performing NRZI recording with “1” corresponding to the inversion of the code, the same code becomes a run-length limited code such that the same code continues from 3 bits to 8 bats. Also,
The compact disk employs NRZI recording of the EFM modulation, and the same code appears continuously from 3 bits to 11 bits in the reproduced signal.
【0003】 [0003]
【0004】一般に、光ディスクにおいてはある限度以
下の大きさの記録ビットを形成することが困難となるた
め、最小符号反転間隔の大きい符号を用いることによっ
て記録ビットの大きさの下限を限定できるという利点が
ある。また、記録符号の周波数帯域を制限できることか
ら、磁気テープや磁気ディスクなどの磁気記録にも用い
られることがある。In general, it is difficult to form a recording bit having a size smaller than a certain limit on an optical disk. Therefore, the use of a code having a large minimum code inversion interval can limit the lower limit of the recording bit size. There is. Further, since the frequency band of the recording code can be limited, the recording code may be used for magnetic recording such as a magnetic tape or a magnetic disk.
【0005】ランレングス制限符号を用いた場合にも、
記録密度がある程度高いときには、再生符号のパターン
に応じた干渉によって正しいデータの復元が困難にな
る。このような場合、符号間に生じた波形歪を除去する
ため、再生回路中に等化器を設けることによって信号系
列中の符号間干渉の補償が行われる。記録再生系におけ
る伝達特性が変化する場合や伝達特性が特定できない場
合には、再生された信号から波形歪みを推定して等化器
の特性を決定するという適応等化の方法がとられる。[0005] Even when a run-length limited code is used,
When the recording density is high to some extent, it becomes difficult to restore correct data due to interference according to the pattern of the reproduction code. In such a case, in order to remove the waveform distortion generated between the codes, the equalizer is provided in the reproduction circuit to compensate for the intersymbol interference in the signal sequence. When the transfer characteristics in the recording / reproducing system change or when the transfer characteristics cannot be specified, a method of adaptive equalization is adopted in which waveform distortion is estimated from the reproduced signal to determine the characteristics of the equalizer.
【0006】図5は従来の適応フィルタの一構成例を示
すブロック図である。入力端子1から入力された等化前
の信号はサンプリング回路2によってチャネルビットレ
ートに等しいサンプルレートで標本化される。標本化さ
れた信号は遅延素子10,乗算器11,加算器12から
構成されるトランスバーサルフィルタ3によって波形歪
を取り除かれて出力端子から出力される。同時にこの出
力信号はタップ利得の更新に用いる誤差信号を取り出す
ために誤差信号抽出回路6に入力される。FIG. 5 is a block diagram showing a configuration example of a conventional adaptive filter. The signal before equalization input from the input terminal 1 is sampled by the sampling circuit 2 at a sample rate equal to the channel bit rate. The sampled signal has its waveform distortion removed by a transversal filter 3 including a delay element 10, a multiplier 11, and an adder 12, and is output from an output terminal. At the same time, this output signal is input to an error signal extraction circuit 6 to extract an error signal used for updating the tap gain.
【0007】タップ利得が最適な値に設定されていない
場合、出力端子からは波形歪の残った信号が出力され
る。判定器15はこの波形歪の残る信号から2値判定を
行い、基準となる振幅をもつ2値信号を出力する。タッ
プ利得係数はトランスバーサルフィルタ3の出力信号と
判定器15の出力信号との差によって得られる誤差信号
のパワーを最小にする方向に変化させる。このため、タ
ップ係数が適正な値に収束した後には、フィルタ出力信
号は判定器出力として与えた2値をとる。If the tap gain is not set to an optimum value, a signal with waveform distortion is output from the output terminal. The decision unit 15 performs a binary decision on the signal with the remaining waveform distortion, and outputs a binary signal having a reference amplitude. The tap gain coefficient changes in a direction to minimize the power of the error signal obtained by the difference between the output signal of the transversal filter 3 and the output signal of the decision unit 15. For this reason, after the tap coefficient converges to an appropriate value, the filter output signal takes the two values given as the output of the determiner.
【0008】誤差信号は参照信号として与えられる適当
な時間遅延されたフィルタの入力信号と共に相関器20
に送られ、相関器20は両者の相関強度を出力する。相
関器20の出力信号は積分器21によって積分され、タ
ップ利得係数として各タップの乗算器11に与えられ
る。The error signal is supplied to a correlator 20 together with the input signal of a suitable time-delayed filter provided as a reference signal.
And the correlator 20 outputs the correlation strength of both. The output signal of the correlator 20 is integrated by the integrator 21 and supplied to the multiplier 11 of each tap as a tap gain coefficient.
【0009】[0009]
【発明が解決しようとする課題】高いデータ転送速度の
必要な記録再生系においては、再生信号処理回路での高
速処理が必要となる。しかし、上述した従来の適応型フ
ィルタはチャネルビットレートに等しい動作速度が必要
であり、高伝送速度に対応できる回路の実現が困難であ
った。In a recording / reproducing system requiring a high data transfer rate, high-speed processing is required in a reproducing signal processing circuit. However, the above-mentioned conventional adaptive filter requires an operation speed equal to the channel bit rate, and it has been difficult to realize a circuit capable of supporting a high transmission speed.
【0010】本発明の目的は、上記の問題点を解決し、
チャネルビットレートの1/2以下の動作周波数で良好
に動作する適応型フィルタを提供することにある。An object of the present invention is to solve the above problems,
An object of the present invention is to provide an adaptive filter that operates well at an operating frequency of 1/2 or less of a channel bit rate.
【0011】[0011]
【課題を解決するための手段】本発明の適応型フィルタ
は、ランレングス制限符号によって変調された、波形歪
を有する信号を等化するための適応型フィルタにおい
て、入力信号をチャネルビットレートの1/2以下の周
波数でサンプリングするサンプリング回路と、前記サン
プリング回路の出力信号を入力して周波数特性を変化さ
せて出力するタップ利得可変のトランスバーサルフィル
タと、前記トランスバーサルフィルタの出力信号を入力
してチャネルビットレートに等しいデータレートで信号
を出力する第1の補間回路と、前記第1の補間回路の出
力信号を入力して基準となる振幅レベルとの差を判定誤
差信号として出力する誤差抽出回路と、前記第1の補間
回路の出力信号を入力して符号反転位置を検出する符号
反転検出回路と、前記サンプリング回路の出力信号を入
力してチャネルビットレートに等しいデータレートで信
号を出力する第2の補間回路と、前記第2の補間回路,
前記誤差抽出回路および前記符号反転検出回路の出力信
号を入力して前記第2の補間回路の出力信号と前記誤差
抽出回路出力信号の内で符号反転位置の直前と直後のチ
ャネルビットにあたる相互の信号の相関によって前記ト
ランスバーサルフィルタのタップ利得を制御する係数制
御回路とを備えることを特徴とする。SUMMARY OF THE INVENTION An adaptive filter according to the present invention is an adaptive filter for equalizing a signal having a waveform distortion modulated by a run-length limited code. A sampling circuit for sampling at a frequency equal to or lower than / 2, a transversal filter having a variable tap gain for inputting an output signal of the sampling circuit and changing the frequency characteristic and outputting the same, and an output signal of the transversal filter for inputting. A first interpolation circuit that outputs a signal at a data rate equal to a channel bit rate, and an error extraction circuit that receives an output signal of the first interpolation circuit and outputs a difference between the amplitude level as a reference and a determination error signal A sign inversion detection circuit for receiving an output signal of the first interpolation circuit and detecting a sign inversion position; A second interpolation circuit for outputting a signal with data rate equal to the channel bit rate by inputting the output signal of the sampling circuit, the second interpolation circuit,
Mutual signals corresponding to channel bits immediately before and immediately after the sign inversion position in the output signal of the second interpolation circuit and the output signal of the error extraction circuit by inputting the output signals of the error extraction circuit and the sign inversion detection circuit. And a coefficient control circuit for controlling the tap gain of the transversal filter by the correlation of
【0012】[0012]
【作用】チャネルビットレートの1/2以下のサンプリ
ングレートで標本化した信号をトランスバーサルフィル
タによって等化する場合、チャネルビットのすべての符
号が特定の2値レベルをとるように等化することはでき
ない。しかし、ランレングス制限符号は符号の反転位置
を特定できれば復号が可能である。When equalizing a signal sampled at a sampling rate equal to or less than 1/2 of the channel bit rate by a transversal filter, equalizing so that all codes of the channel bits take a specific binary level is not possible. Can not. However, the run-length limited code can be decoded if the inversion position of the code can be specified.
【0013】本発明では、トランスバーサルフィルタの
出力信号を補間した信号を用い、符号反転の前後のビッ
トのみが特定の2値レベルをとるように部分的に等化す
る方法をとっている。これによって、低い動作周波数に
おいても再生データの正確な判定が可能な適応型フィル
タを実現できる。In the present invention, a method is used in which a signal obtained by interpolating an output signal of a transversal filter is partially equalized so that only bits before and after sign inversion take a specific binary level. As a result, an adaptive filter that can accurately determine the reproduction data even at a low operating frequency can be realized.
【0014】[0014]
【実施例】次に、図1から図4を参照して本発明の実施
例について説明する。Next, an embodiment of the present invention will be described with reference to FIGS.
【0015】図1は本発明の適応型フィルタの第1の実
施例を示すブロック図である。入力端子1から入力され
た信号はサンプリング回路2によってチャネルビットレ
ート1/2の周波数で標本化される。標本化された信号
は遅延量2Tの遅延素子10と乗算器11および加算器
12によって構成されるタップ利得可変のトランスバー
サルフィルタ3に入力され、周波数特性を変えて出力さ
れる。ここでTはチャネルビット1ビットの占める時間
である。2T間隔でトアンスバーサルフィルタ3から出
力された信号は第1の補間回路4によって時間T間隔の
信号に補間される。FIG. 1 is a block diagram showing a first embodiment of the adaptive filter according to the present invention. The signal input from the input terminal 1 is sampled by the sampling circuit 2 at a frequency of a channel bit rate 1 /. The sampled signal is input to a variable tap gain transversal filter 3 composed of a delay element 10 having a delay amount of 2T, a multiplier 11 and an adder 12, and is output after changing its frequency characteristic. Here, T is the time occupied by one channel bit. The signals output from the torsional filter 3 at 2T intervals are interpolated by the first interpolation circuit 4 into signals at time T intervals.
【0016】第1の補間回路4の出力信号は誤差抽出回
路6に設けられた判定器15によって2値判定され、基
準レベルとの差が誤差信号として出力される。また、同
時に第1の補間回路4の出力信号は符号反転検出回路7
にも送られ、符号反転の直前と直後のビットが現れたと
き、制御信号をアクティブにする。また、第2の補間回
路8は時間2T間隔でサンプリングされた入力信号を時
間T間隔の信号に補間し、係数制御のための参照信号と
して出力する。The output signal of the first interpolation circuit 4 is subjected to binary decision by a decision unit 15 provided in the error extraction circuit 6, and a difference from a reference level is output as an error signal. At the same time, the output signal of the first interpolation circuit 4 is
Control signal is activated when bits immediately before and after sign inversion appear. Further, the second interpolation circuit 8 interpolates the input signal sampled at a time interval of 2T into a signal at a time interval of T and outputs it as a reference signal for coefficient control.
【0017】タップ係数制御回路9は遅延素子10,ス
イッチ19,相関器20および積分器21によって構成
されている。スイッチ19は符号反転検出回路7から入
力される制御信号がアクティブのときに閉じられ、誤差
信号抽出回路6から出力される誤差信号の内、符号反転
の直前と直後のビットに相当する誤差信号のみを相関器
20に入力する。The tap coefficient control circuit 9 includes a delay element 10, a switch 19, a correlator 20, and an integrator 21. The switch 19 is closed when the control signal input from the sign inversion detection circuit 7 is active, and among the error signals output from the error signal extraction circuit 6, only the error signal corresponding to the bits immediately before and immediately after the sign inversion. Is input to the correlator 20.
【0018】それぞれの相関器20は遅延された参照信
号と誤差信号との積を出力する。更に相関器20の出力
は積分器21によって積分され、トランスバーサルフィ
ルタ3のタップ利得係数としてトランスバーサルフィル
タ3に送られる。スイッチ19が開かれているときは、
相関器20に入力される誤差信号は0となるため、タッ
プ利得係数は変化しない。Each correlator 20 outputs the product of the delayed reference signal and the error signal. Further, the output of the correlator 20 is integrated by the integrator 21 and sent to the transversal filter 3 as a tap gain coefficient of the transversal filter 3. When switch 19 is open,
Since the error signal input to the correlator 20 is 0, the tap gain coefficient does not change.
【0019】図2は図1における各部の波形を示す図
で、図1,図2を用いて本実施例の動作概要を説明す
る。図2のaはランレングス制御符号によって符号化さ
れた記録データの例である。同一の符号は最短でも3つ
連続して現れる。チャネルビット1ビットの占める時間
はTである。再生信号は図2のbに示すように波形歪を
伴って得られる。磁気テープや磁気ディスクの場合に
は、再生信号は波形bの微分波形として得られるが、再
生アンプに積分特性をもたせることによって波形bと同
様の波形は容易に得られる。FIG. 2 is a diagram showing waveforms at various parts in FIG. 1. The operation of this embodiment will be described with reference to FIGS. FIG. 2A shows an example of recording data encoded by a run-length control code. The same code appears at least three consecutive times. The time occupied by one channel bit is T. The reproduced signal is obtained with waveform distortion as shown in FIG. In the case of a magnetic tape or a magnetic disk, a reproduced signal is obtained as a differential waveform of the waveform b, but a waveform similar to the waveform b can be easily obtained by giving the reproducing amplifier an integral characteristic.
【0020】図2のcの信号はサンプリング回路2によ
って標本化されたトランスバーサルフィルタ3の入力信
号、図2のdはトランスバーサルフィルタ3の出力信号
を示したものである。トランスバーサルフィルタ3の入
出力信号は共にサンプリング間隔2Tの信号として扱わ
れるため、従来例に比較してフィルタの処理速度は1/
2となる。トランスバーサルフィルタ3の出力信号dは
図2のeに示すように補間回路4でT間隔に補間され
る。補間によって得られる信号の振幅は出力信号d列の
中点をとる。誤差抽出回路6は出力信号e列の振幅から
2値のデータ判定を行うと共に誤差信号fを出力する。FIG. 2C shows an input signal of the transversal filter 3 sampled by the sampling circuit 2, and FIG. 2D shows an output signal of the transversal filter 3. Since both the input and output signals of the transversal filter 3 are handled as signals with a sampling interval of 2T, the processing speed of the filter is 1 / 1.5 as compared with the conventional example.
It becomes 2. The output signal d of the transversal filter 3 is interpolated at intervals of T by the interpolation circuit 4 as shown in FIG. The amplitude of the signal obtained by interpolation takes the middle point of the output signal d sequence. The error extraction circuit 6 performs a binary data decision from the amplitude of the output signal e column and outputs an error signal f.
【0021】図2のgは符号反転検出回路7から出力さ
れる制御信号を示す。符号反転検出回路7は第1の補間
回路4の出力信号eの符号変化を検出し、制御信号gを
符号変化直後から時間2Tだけアクティブにする。係数
制御回路9に設けられたスイッチ19は制御信号gがア
クティブのとき閉じられ、誤差信号fを相関器20に送
る。スイッチ19に送られる誤差信号は誤差抽出回路6
出力信号fを時間Tだけ遅延したものだから、符号反転
直前と直後のチャネルビットの信号にあたる。相関器2
0には誤差信号と共に、標本化さえた入力信号cを補間
した信号も入力される。タップ利得係数は両者の相関に
よって従来例と同様に制御される。FIG. 2g shows a control signal output from the sign inversion detection circuit 7. The sign inversion detection circuit 7 detects a sign change of the output signal e of the first interpolation circuit 4, and activates the control signal g for a time 2T immediately after the sign change. The switch 19 provided in the coefficient control circuit 9 is closed when the control signal g is active, and sends the error signal f to the correlator 20. The error signal sent to the switch 19 is the error extraction circuit 6
Since the output signal f is delayed by the time T, it corresponds to the channel bit signal immediately before and after the sign inversion. Correlator 2
A signal obtained by interpolating the sampled input signal c is input to 0 along with the error signal. The tap gain coefficient is controlled by the correlation between them as in the conventional example.
【0022】図3は本発明の適応型フィルタの第2の実
施例を示すブロック図で、誤差抽出回路6,符号反転検
出回路7Aおよびタップ係数制御回路9はそれぞれ並列
回路として構成しており、第1,第2の補間回路4A,
8Aは図1における同名の回路4,8からそれぞれ並列
/直列変換器14を削除したものである。この構成で
は、時間T間隔に補間された信号は2系統の並列信号に
分割されて処理される。そのため、トランスバーサルフ
ィルタ3の動作周波数だけでなく、それ以外の回路の動
作周波数も1/(2T)以下に抑えることができる。FIG. 3 is a block diagram showing a second embodiment of the adaptive filter according to the present invention. The error extraction circuit 6, the sign inversion detection circuit 7A and the tap coefficient control circuit 9 are each configured as a parallel circuit. The first and second interpolation circuits 4A,
8A is obtained by removing the parallel / serial converter 14 from the circuits 4 and 8 having the same name in FIG. In this configuration, a signal interpolated at time T intervals is divided into two parallel signals and processed. Therefore, not only the operating frequency of the transversal filter 3 but also the operating frequencies of other circuits can be suppressed to 1 / (2T) or less.
【0023】トランスバーサルフィルタ3の構成は図1
に示すたものと同様で、2T間隔でサンプリングされた
入力信号をフィルタリングして出力する。第1の補間回
路4Aの2系統の出力の内、出力端子5−1から出力さ
れる信号は出力端子5−2からの出力信号に対して時間
Tだけ先行した信号にあたる。誤差信号抽出回路6Aは
2系統の判定器15の減算器16によって構成され、そ
れぞれが独立に各系統の誤差信号を出力する。The structure of the transversal filter 3 is shown in FIG.
In the same manner as described above, the input signal sampled at 2T intervals is filtered and output. Of the two outputs of the first interpolation circuit 4A, the signal output from the output terminal 5-1 corresponds to the signal preceding the output signal from the output terminal 5-2 by the time T. The error signal extraction circuit 6A is constituted by the subtracters 16 of the two determiners 15, and each outputs an error signal of each system independently.
【0024】符号反転検出回路7Aは並列信号として入
力される補間後の信号から符号反転位置を検出し、符号
反転の直前と直後のビットで制御信号をアクティブにす
るように働く。ただし、補間後の2系統の信号の内、出
力端子5−2からの出力信号に対応する1系統に対して
は、符号反転の検出に2Tの時間遅れがある。The sign inversion detecting circuit 7A detects the sign inversion position from the interpolated signal input as a parallel signal, and operates so as to activate the control signal with bits immediately before and after the sign inversion. However, of the two signals after the interpolation, one of the signals corresponding to the output signal from the output terminal 5-2 has a time delay of 2T in detecting the sign inversion.
【0025】タップ係数制御回路9Aには相関器20が
2系統設けられ、並列入力された2系統の参照信号と誤
差信号は並列のまま処理される。ただし、誤差信号と参
照信号の内の1系統には、符号反転の検出時間遅れを補
償するための遅延素子10が設けられている。相関器2
0の入力に設けられたスイッチ19−1,19−2は図
1のスイッチ回路19と同様に符号反転検出回路7Aか
ら入力される制御信号がアクティブのときに限り閉じら
れる。並列にも設けられた相関器20の出力は対応する
タップ毎に加算,積分され、タップ利得係数としてトラ
ンスバーサルフィルタ3に与えられる。The tap coefficient control circuit 9A is provided with two systems of correlators 20, and the two parallel reference signals and error signals are processed in parallel. However, one of the error signal and the reference signal is provided with a delay element 10 for compensating for a delay in detecting the sign inversion. Correlator 2
The switches 19-1 and 19-2 provided at the input of 0 are closed only when the control signal input from the sign inversion detection circuit 7A is active, similarly to the switch circuit 19 of FIG. The outputs of the correlators 20 also provided in parallel are added and integrated for each corresponding tap, and are provided to the transversal filter 3 as tap gain coefficients.
【0026】図4は図3における補間回路の他の例を示
すブロック図である。直前と直後の2つの標本点の信号
を使って補間する図3に示した補間回路4A,8Aの構
成の他に、図4に示すように4つの標本点から補間する
ような構成をとることもできる。このとき、定係数乗算
器13の係数を図4のように、それぞれ2/π,2/
(3π)に設定すると、補間後の信号中に含まれる1/
(4T)以上の周波数成分を小さく抑えられるため、高
い等化精度が得られる。ただし、出力信号の遅延時間は
2Tだけ増加する。FIG. 4 is a block diagram showing another example of the interpolation circuit in FIG. In addition to the configuration of the interpolating circuits 4A and 8A shown in FIG. 3 for interpolating using the signals of two sample points immediately before and after, a configuration for interpolating from four sample points as shown in FIG. Can also. At this time, the coefficients of the constant coefficient multiplier 13 are set to 2 / π and 2 /
When set to (3π), 1 / contained in the interpolated signal
Since the frequency component of (4T) or more can be suppressed small, high equalization accuracy can be obtained. However, the delay time of the output signal increases by 2T.
【0027】[0027]
【発明の効果】以上説明したように本発明によれば、適
応型フィルタの動作周波数を上げることなく、従来より
高いデータ転送レートを実現できるという効果が得られ
る。As described above, according to the present invention, it is possible to obtain a higher data transfer rate than before without increasing the operating frequency of the adaptive filter.
【図1】本発明の適応型フィルタの第1の実施例を示す
ブロック図である。FIG. 1 is a block diagram showing a first embodiment of an adaptive filter according to the present invention.
【図2】図1における各部の波形を示す図である。FIG. 2 is a diagram showing waveforms at various parts in FIG.
【図3】本発明の適応型フィルタの第2の実施例を示す
ブロック図である。FIG. 3 is a block diagram showing a second embodiment of the adaptive filter according to the present invention.
【図4】図3における補間回路の他の例を示すブロック
図である。FIG. 4 is a block diagram showing another example of the interpolation circuit in FIG. 3;
【図5】従来の適応フィルタの一構成例を示すブロック
図である。FIG. 5 is a block diagram illustrating a configuration example of a conventional adaptive filter.
1 入力端子 2 サンプリング回路 3 トランスバーサルフィルタ 4,4A 第1の補間回路 5,5−1,5−2 出力端子 6,6A 誤差抽出回路 7,7A 符号反転検出回路 8,8A 第2の補間回路 9,9A タップ係数制御回路 11 乗算器 13 定係数乗算器 14 並列/直列変換器 15 判定器 19,19−1,19−2 スイッチ 20 相関器 21 積分器 DESCRIPTION OF SYMBOLS 1 Input terminal 2 Sampling circuit 3 Transversal filter 4, 4A First interpolation circuit 5, 5-1, 5-2 Output terminal 6, 6A Error extraction circuit 7, 7A Sign inversion detection circuit 8, 8A Second interpolation circuit 9, 9A Tap coefficient control circuit 11 Multiplier 13 Constant coefficient multiplier 14 Parallel / serial converter 15 Judge 19, 19-1, 19-2 Switch 20 Correlator 21 Integrator
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H03H 21/00 H03H 21/00 H04B 3/06 H04B 3/06 D (58)調査した分野(Int.Cl.7,DB名) H03H 17/00 601 G11B 7/00 G11B 20/10 321 H03H 15/00 H03H 17/06 635 H03H 21/00 H04B 3/06 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 identification code FI H03H 21/00 H03H 21/00 H04B 3/06 H04B 3/06 D (58) Investigated field (Int.Cl. 7 , DB name) ) H03H 17/00 601 G11B 7/00 G11B 20/10 321 H03H 15/00 H03H 17/06 635 H03H 21/00 H04B 3/06
Claims (1)
た、波形歪を有する信号を等化するための適応型フィル
タにおいて、入力信号をチャネルビットレートの1/2
以下の周波数でサンプリングするサンプリング回路と、
前記サンプリング回路の出力信号を入力して周波数特性
を変化させて出力するタップ利得可変のトランスバーサ
ルフィルタと、前記トランスバーサルフィルタの出力信
号を入力してチャネルビットレートに等しいデータレー
トで信号を出力する第1の補間回路と、前記第1の補間
回路の出力信号を入力して基準となる振幅レベルとの差
を判定誤差信号として出力する誤差抽出回路と、前記第
1の補間回路の出力信号を入力して符号反転位置を検出
する符号反転検出回路と、前記サンプリング回路の出力
信号を入力してチャネルビットレートに等しいデータレ
ートで信号を出力する第2の補間回路と、前記第2の補
間回路,前記誤差抽出回路および前記符号反転検出回路
の出力信号を入力して前記第2の補間回路の出力信号と
前記誤差抽出回路出力信号の内で符号反転位置の直前と
直後のチャネルビットにあたる相互の信号の相関によっ
て前記トランスバーサルフィルタのタップ利得を制御す
る係数制御回路とを備えることを特徴とする適応型フィ
ルタ。1. An adaptive filter for equalizing a signal having waveform distortion modulated by a run-length limited code, wherein an input signal is 1 / of a channel bit rate.
A sampling circuit that samples at the following frequencies,
A transversal filter having a variable tap gain for inputting an output signal of the sampling circuit and changing and outputting a frequency characteristic, and inputting an output signal of the transversal filter and outputting a signal at a data rate equal to a channel bit rate. A first interpolation circuit, an error extraction circuit that receives an output signal of the first interpolation circuit and outputs a difference between the amplitude level as a reference as a determination error signal, and an output signal of the first interpolation circuit. A sign inversion detection circuit for inputting and detecting a sign inversion position, a second interpolation circuit for receiving an output signal of the sampling circuit and outputting a signal at a data rate equal to a channel bit rate, and the second interpolation circuit , An output signal of the error extraction circuit and the sign inversion detection circuit, and an output signal of the second interpolation circuit and the error extraction circuit. Adaptive filter, characterized in that it comprises a coefficient control circuit for controlling the tap gain of the transversal filter by the correlation of the immediately preceding and mutual signal corresponding to the channel bit immediately following the sign inversion position of the force signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03010253A JP3087314B2 (en) | 1991-01-30 | 1991-01-30 | Adaptive filter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03010253A JP3087314B2 (en) | 1991-01-30 | 1991-01-30 | Adaptive filter |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04245711A JPH04245711A (en) | 1992-09-02 |
JP3087314B2 true JP3087314B2 (en) | 2000-09-11 |
Family
ID=11745156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03010253A Expired - Lifetime JP3087314B2 (en) | 1991-01-30 | 1991-01-30 | Adaptive filter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3087314B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2001018809A1 (en) * | 1999-09-08 | 2001-03-15 | Matsushita Electric Industrial Co., Ltd. | Reproduced signal processing device |
JP3486141B2 (en) | 1999-10-01 | 2004-01-13 | 松下電器産業株式会社 | Digital playback signal processor |
JP3589405B2 (en) | 1999-11-04 | 2004-11-17 | パイオニア株式会社 | Waveform equalizer and recorded information reproducing device |
JP2002269925A (en) | 2001-03-09 | 2002-09-20 | Matsushita Electric Ind Co Ltd | Optical disk playback device |
JP3688225B2 (en) | 2001-07-26 | 2005-08-24 | 松下電器産業株式会社 | Digital data playback device |
JP5099035B2 (en) * | 2009-02-16 | 2012-12-12 | 富士通株式会社 | Digital filter |
-
1991
- 1991-01-30 JP JP03010253A patent/JP3087314B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04245711A (en) | 1992-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100453778B1 (en) | Digital reproduced signal processing device | |
JP3459563B2 (en) | Waveform equalizer and recorded information reproducing device | |
KR100216890B1 (en) | Decoding circuit and reproducing device | |
KR100278536B1 (en) | Automatic equalization system, noise reduction circuit, phase locked control circuit | |
JP4206886B2 (en) | ITR data reproducing apparatus, recording / reproducing system, and interpolation filter | |
JP3087314B2 (en) | Adaptive filter | |
JP4251137B2 (en) | Signal processing apparatus and method, and digital data reproducing apparatus | |
KR0152023B1 (en) | Reproducing signal equalizing method and its apparatus | |
US7269214B2 (en) | Waveform equalizer | |
US5946154A (en) | Data reproducing device using a high-pass fir filter | |
JP3087342B2 (en) | Adaptive filter | |
KR0144817B1 (en) | Digital reproducing signal detecting apparatus and its method | |
JP3751015B2 (en) | Waveform equalizer and recorded information reproducing apparatus | |
JP3382639B2 (en) | Adaptive filter control circuit | |
JP2623638B2 (en) | Decryption device | |
JPH10199146A (en) | Binarization circuit | |
JP3067359B2 (en) | Magnetic recording / reproducing method and device | |
JPH06124405A (en) | Equalizing apparatus | |
JP2770886B2 (en) | Magnetic recording / reproducing device | |
JP4249424B2 (en) | Waveform equalizer and recorded information reproducing apparatus | |
JP4106942B2 (en) | Signal reproduction device | |
JPH04249912A (en) | Waveform equalization circuit | |
JP2003242718A (en) | Waveform equalizing device | |
JPH07176148A (en) | Device for demodulating magnetic record | |
EP0585991A1 (en) | Arrangement for reproducing a digital signal from a record carrier, comprising a variable equalizer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000613 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |