JP3086613B2 - クランプ回路およびそれを用いた同期分離回路 - Google Patents
クランプ回路およびそれを用いた同期分離回路Info
- Publication number
- JP3086613B2 JP3086613B2 JP07013706A JP1370695A JP3086613B2 JP 3086613 B2 JP3086613 B2 JP 3086613B2 JP 07013706 A JP07013706 A JP 07013706A JP 1370695 A JP1370695 A JP 1370695A JP 3086613 B2 JP3086613 B2 JP 3086613B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- base
- current
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Synchronizing For Television (AREA)
Description
【０００１】
【産業上の利用分野】この発明はクランプ回路およびそ
れを用いた同期分離回路に関し、特にたとえば情報端末
用ＩＣにおいて映像信号から同期信号を分離するとき等
に用いられる、シンクチップクランプ回路およびそれを
用いた同期分離回路に関する。
れを用いた同期分離回路に関し、特にたとえば情報端末
用ＩＣにおいて映像信号から同期信号を分離するとき等
に用いられる、シンクチップクランプ回路およびそれを
用いた同期分離回路に関する。
【０００２】
【従来の技術】図６に従来のシンクチップクランプ回路
１を示す。シンクチップクランプ回路１では、入力端子
Ｖinから容量ＣおよびトランジスタＴ１のエミッタフォ
ロワを通過した映像信号が、差動対２に含まれるトラン
ジスタＴ２のベースに入力される。差動対２では、映像
信号に含まれる同期信号の先端電位がトランジスタＴ３
のベースに入力される基準電圧ＶREF と比較される。比
較された結果、同期信号の先端電位が基準電圧ＶREF よ
り大きければ、トランジスタＴ３のコレクタ電流が減少
する。トランジスタＴ４およびＴ５によってカレントミ
ラー回路３が構成されるので、トランジスタＴ３のコレ
クタ電流と等しい電流がトランジスタＴ５のコレクタに
流れる。したがって、トランジスタＴ３のコレクタ電流
が減少すると、抵抗Ｒ１を流れる電流も減少するので、
トランジスタＴ６のベース電位が降下し、その結果、同
期信号の先端電位を低下させる。
１を示す。シンクチップクランプ回路１では、入力端子
Ｖinから容量ＣおよびトランジスタＴ１のエミッタフォ
ロワを通過した映像信号が、差動対２に含まれるトラン
ジスタＴ２のベースに入力される。差動対２では、映像
信号に含まれる同期信号の先端電位がトランジスタＴ３
のベースに入力される基準電圧ＶREF と比較される。比
較された結果、同期信号の先端電位が基準電圧ＶREF よ
り大きければ、トランジスタＴ３のコレクタ電流が減少
する。トランジスタＴ４およびＴ５によってカレントミ
ラー回路３が構成されるので、トランジスタＴ３のコレ
クタ電流と等しい電流がトランジスタＴ５のコレクタに
流れる。したがって、トランジスタＴ３のコレクタ電流
が減少すると、抵抗Ｒ１を流れる電流も減少するので、
トランジスタＴ６のベース電位が降下し、その結果、同
期信号の先端電位を低下させる。
【０００３】一方、同期信号の先端電位が基準電圧Ｖ
REF より小さければ、トランジスタＴ３のコレクタ電流
が増加して、トランジスタＴ６のベース電位が上昇する
ので、同期信号の先端電位も上昇する。定電流回路４を
流れる電流をＩR ，トランジスタＴ２およびＴ３のコレ
クタ電流をそれぞれＩC2およびＩC3とすると、数１が成
立する。
REF より小さければ、トランジスタＴ３のコレクタ電流
が増加して、トランジスタＴ６のベース電位が上昇する
ので、同期信号の先端電位も上昇する。定電流回路４を
流れる電流をＩR ，トランジスタＴ２およびＴ３のコレ
クタ電流をそれぞれＩC2およびＩC3とすると、数１が成
立する。
【０００４】
【数１】ＩR ≒ＩC2＋ＩC3 ここで、ＮＰＮトランジスタのベース−エミッタ間の電
圧をＶｆとすると、抵抗Ｒ１の上端の電位は（ＩC3×Ｒ
１＋２Ｖｆ）となる。この式の２ＶｆはトランジスタＴ
７およびＴ８による電圧上昇分である。したがって、ト
ランジスタＴ２のベース電位は、（抵抗Ｒ１の上端の電
位−トランジスタＴ１およびＴ６による電圧降下）で求
められ、数２のようになる。
圧をＶｆとすると、抵抗Ｒ１の上端の電位は（ＩC3×Ｒ
１＋２Ｖｆ）となる。この式の２ＶｆはトランジスタＴ
７およびＴ８による電圧上昇分である。したがって、ト
ランジスタＴ２のベース電位は、（抵抗Ｒ１の上端の電
位−トランジスタＴ１およびＴ６による電圧降下）で求
められ、数２のようになる。
【０００５】
【数２】（ＩC3×Ｒ１＋２Ｖｆ）−２Ｖｆ＝ＩC3×Ｒ１ そして、上述の動作を繰り返して、同期信号の先端電位
が基準電圧ＶREF と等しくなるようにクランプするため
には、ＩC2＝ＩC3＝（１／２）ＩR が成立する必要があ
る。したがって、数３が成立すればよい。
が基準電圧ＶREF と等しくなるようにクランプするため
には、ＩC2＝ＩC3＝（１／２）ＩR が成立する必要があ
る。したがって、数３が成立すればよい。
【０００６】
【数３】ＩC3×Ｒ１＝（１／２）ＩR ×Ｒ１
【０００７】
【発明が解決しようとする課題】しかし、図６のシンク
チップクランプ回路１をＩＣ内部で構成すると、抵抗Ｒ
１の値がばらつきまた温度特性によっても変化するの
で、数３で示す関係が成立しなくなる（∵ＩR は一
定）。したがって、図７で示すような、同期信号の先端
電位と基準電圧ＶREF との差ΔＶのオフセットが発生す
る。
チップクランプ回路１をＩＣ内部で構成すると、抵抗Ｒ
１の値がばらつきまた温度特性によっても変化するの
で、数３で示す関係が成立しなくなる（∵ＩR は一
定）。したがって、図７で示すような、同期信号の先端
電位と基準電圧ＶREF との差ΔＶのオフセットが発生す
る。
【０００８】すなわち、図６に示す電圧駆動型のシンク
チップクランプ回路１では、負帰還ループの利得は抵抗
Ｒ１に依存するが、この負帰還ループの利得は小さく、
差動対２に与えられる２入力の差を完全に補償するよう
な負帰還を行うことができず、その結果オフセットが大
きく発生している。ここで、抵抗Ｒ１の値がＡ・Ｒ１に
変化すると、トランジスタＴ２のベース電位は数４のよ
うになる。
チップクランプ回路１では、負帰還ループの利得は抵抗
Ｒ１に依存するが、この負帰還ループの利得は小さく、
差動対２に与えられる２入力の差を完全に補償するよう
な負帰還を行うことができず、その結果オフセットが大
きく発生している。ここで、抵抗Ｒ１の値がＡ・Ｒ１に
変化すると、トランジスタＴ２のベース電位は数４のよ
うになる。
【０００９】
【数４】Ａ・Ｒ１×ＩC3 また、トランジスタＴ２のエミッタ電位（Ｔ３のエミッ
タ電位）をＶＥとすると、トランジスタＴ２のベース電
位は数５で表され、同様にトランジスタＴ３のベース電
位は数６で表される。
タ電位）をＶＥとすると、トランジスタＴ２のベース電
位は数５で表され、同様にトランジスタＴ３のベース電
位は数６で表される。
【００１０】
【数５】
【００１１】
【数６】
【００１２】トランジスタＴ２およびＴ３はエミッタ共
通のため、オフセットΔＶは数５および数６より、数７
で表される。
通のため、オフセットΔＶは数５および数６より、数７
で表される。
【００１３】
【数７】
【００１４】このようなオフセットΔＶは前述のように
抵抗Ｒ１に依存し、しかも抵抗Ｒ１のばらつきや温度変
化等が生じるため、オフセットΔＶをなくすことはでき
ない。また、オフセットΔＶの生じる他の原因として
は、ＮＰＮトランジスタのベース−エミッタ間電圧Ｖｆ
はコレクタ電流（エミッタ電流）によって変化するため
に数２が成立しなくなることや、差動対２自体のオフセ
ットも考えられ、これらによってオフセットΔＶがばら
つく。
抵抗Ｒ１に依存し、しかも抵抗Ｒ１のばらつきや温度変
化等が生じるため、オフセットΔＶをなくすことはでき
ない。また、オフセットΔＶの生じる他の原因として
は、ＮＰＮトランジスタのベース−エミッタ間電圧Ｖｆ
はコレクタ電流（エミッタ電流）によって変化するため
に数２が成立しなくなることや、差動対２自体のオフセ
ットも考えられ、これらによってオフセットΔＶがばら
つく。
【００１５】このようなシンクチップクランプ回路１を
用いて同期分離回路を構成する場合には以下のような問
題を生じる。すなわち、同期信号の先端電位が基準電圧
ＶREF と等しくなるようにクランプされた映像信号を、
基準電圧ＶREF より高い閾値電圧ＶS と比較して、同期
分離する場合、シンクチップクランプ回路１にオフセッ
トΔＶが生じる恐れがあるので、図８（Ａ）に示すよう
に、閾値電圧ＶS はそのオフセット分を考慮して設定す
る必要がある。しかし、このようにオフセット分を考慮
して閾値電圧ＶS を設定した結果、同期信号の振幅が小
さくなったときは分離特性が悪くなってしまう。すなわ
ち、図８（Ｂ）に示すように、同期信号以外の信号を同
期信号とみなして分離してしまう恐れがあった。
用いて同期分離回路を構成する場合には以下のような問
題を生じる。すなわち、同期信号の先端電位が基準電圧
ＶREF と等しくなるようにクランプされた映像信号を、
基準電圧ＶREF より高い閾値電圧ＶS と比較して、同期
分離する場合、シンクチップクランプ回路１にオフセッ
トΔＶが生じる恐れがあるので、図８（Ａ）に示すよう
に、閾値電圧ＶS はそのオフセット分を考慮して設定す
る必要がある。しかし、このようにオフセット分を考慮
して閾値電圧ＶS を設定した結果、同期信号の振幅が小
さくなったときは分離特性が悪くなってしまう。すなわ
ち、図８（Ｂ）に示すように、同期信号以外の信号を同
期信号とみなして分離してしまう恐れがあった。
【００１６】それゆえに、この発明の主たる目的は、正
確にクランプできる、クランプ回路を提供することであ
る。この発明の他の目的は、良好に同期分離できる、同
期分離回路を提供することである。
確にクランプできる、クランプ回路を提供することであ
る。この発明の他の目的は、良好に同期分離できる、同
期分離回路を提供することである。
【００１７】
【課題を解決するための手段】第１の発明は、入力信号
が与えられるコンデンサ、コンデンサにそのベースが接
続される第１導電形式の第１トランジスタ、第１トラン
ジスタのエミッタがそのベースに接続される第１導電形
式の第２トランジスタと基準電圧がそのベースに与えら
れる第１導電形式の第３トランジスタとを含む差動対、
第３トランジスタのコレクタにそのベースが接続されか
つコンデンサと第１トランジスタとの接続点にそのコレ
クタが接続される第２導電形式の第４トランジスタ、差
動対に接続される第１定電流回路、第１定電流回路と関
連して設けられる第２定電流回路、および第２定電流回
路と第３トランジスタのコレクタとの間に介挿される第
１カレントミラー回路を備える、クランプ回路である。
が与えられるコンデンサ、コンデンサにそのベースが接
続される第１導電形式の第１トランジスタ、第１トラン
ジスタのエミッタがそのベースに接続される第１導電形
式の第２トランジスタと基準電圧がそのベースに与えら
れる第１導電形式の第３トランジスタとを含む差動対、
第３トランジスタのコレクタにそのベースが接続されか
つコンデンサと第１トランジスタとの接続点にそのコレ
クタが接続される第２導電形式の第４トランジスタ、差
動対に接続される第１定電流回路、第１定電流回路と関
連して設けられる第２定電流回路、および第２定電流回
路と第３トランジスタのコレクタとの間に介挿される第
１カレントミラー回路を備える、クランプ回路である。
【００１８】第２の発明は、上述のクランプ回路を含
み、クランプ回路に含まれる第２トランジスタのベース
から取り出されるクランプ出力がそのベースに与えられ
る第５トランジスタと閾値電圧がそのベースに与えられ
る第６トランジスタとを含む比較手段をさらに備える、
同期分離回路である。
み、クランプ回路に含まれる第２トランジスタのベース
から取り出されるクランプ出力がそのベースに与えられ
る第５トランジスタと閾値電圧がそのベースに与えられ
る第６トランジスタとを含む比較手段をさらに備える、
同期分離回路である。
【００１９】
【作用】入力信号はコンデンサおよび第１トランジスタ
を介して差動対の第２トランジスタへ与えられる。ここ
で、第１定電流回路，第２定電流回路および第１カレン
トミラー回路が設けられ、または第２カレントミラー回
路が設けられることによって、少なくとも差動対の第３
トランジスタのコレクタ電流が安定化される。
を介して差動対の第２トランジスタへ与えられる。ここ
で、第１定電流回路，第２定電流回路および第１カレン
トミラー回路が設けられ、または第２カレントミラー回
路が設けられることによって、少なくとも差動対の第３
トランジスタのコレクタ電流が安定化される。
【００２０】そして、差動対に与えられる入力信号と基
準電圧とが比較され、その入力差に応じた差分電流が第
４トランジスタのベース電流となる。第４トランジスタ
を含む負帰還ループの利得は理論的には無限大となるの
で、差動対の入力差をほぼ完全に補償するように差動対
に負帰還させることができる。したがって、オフセット
がほとんど発生することなく、入力信号をクランプでき
る。
準電圧とが比較され、その入力差に応じた差分電流が第
４トランジスタのベース電流となる。第４トランジスタ
を含む負帰還ループの利得は理論的には無限大となるの
で、差動対の入力差をほぼ完全に補償するように差動対
に負帰還させることができる。したがって、オフセット
がほとんど発生することなく、入力信号をクランプでき
る。
【００２１】このようなクランプ回路を用いて同期分離
回路を構成すると、クランプ回路にはオフセットがほと
んど発生しないので、同期分離のための閾値電圧を基準
電圧より少し大きくするだけで足りる。したがって、同
期信号の振幅が小さくなっても同期分離に何ら影響を与
えることなく、同期信号を分離できる。
回路を構成すると、クランプ回路にはオフセットがほと
んど発生しないので、同期分離のための閾値電圧を基準
電圧より少し大きくするだけで足りる。したがって、同
期信号の振幅が小さくなっても同期分離に何ら影響を与
えることなく、同期信号を分離できる。
【００２２】
【発明の効果】この発明によれば、オフセットがほとん
ど発生しないクランプ回路が得られ、正確にクランプで
きる。また、そのクランプ回路を用いて同期分離回路を
構成すると、良好に同期信号を分離することができる。
ど発生しないクランプ回路が得られ、正確にクランプで
きる。また、そのクランプ回路を用いて同期分離回路を
構成すると、良好に同期信号を分離することができる。
【００２３】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【００２４】
【実施例】図１を参照して、この実施例のクランプ回路
１０は電流駆動型に構成される。クランプ回路１０はコ
ンデンサＣ１を含む。コンデンサＣ１には入力端子１２
から映像信号が与えられる。コンデンサＣ１にはバッフ
ァとして機能するトランジスタＴ１１のベースが接続さ
れる。コンデンサＣ１とトランジスタＴ１１との接続点
とアース間には抵抗Ｒ１１が接続される。
１０は電流駆動型に構成される。クランプ回路１０はコ
ンデンサＣ１を含む。コンデンサＣ１には入力端子１２
から映像信号が与えられる。コンデンサＣ１にはバッフ
ァとして機能するトランジスタＴ１１のベースが接続さ
れる。コンデンサＣ１とトランジスタＴ１１との接続点
とアース間には抵抗Ｒ１１が接続される。
【００２５】トランジスタＴ１１のエミッタには差動対
１４を構成するトランジスタＴ１２のベースが接続さ
れ、同じく差動対１４を構成するトランジスタＴ１３の
ベースとアース間には基準電圧ＶREF が接続される。ト
ランジスタＴ１１およびＴ１２の接続点とアース間には
定電流回路１６が接続され、差動対１４とアース間には
定電流回路１８が接続される。また、定電流回路１８と
関連して定電流回路２０が設けられる。そして、差動対
１４のトランジスタＴ１３のコレクタと定電流回路２０
との間には、カレントミラー回路２２が接続される。カ
レントミラー回路２２はトランジスタＴ１４およびＴ１
５を含む。トランジスタＴ１４のエミッタには抵抗Ｒ１
２が、トランジスタＴ１５のエミッタには抵抗Ｒ１３
が、それぞれ接続される。そして、トランジスタＴ１３
のコレクタとトランジスタＴ１４のコレクタとの接続点
にはＮＰＮトランジスタＴ１６のベースが接続される。
トランジスタＴ１６のコレクタは、コンデンサＣ１とト
ランジスタＴ１１のベースとの接続点に接続され、トラ
ンジスタＴ１６のエミッタには、トランジスタＴ１６の
ベース電位を規定するためのトランジスタＴ１７が接続
される。なお、トランジスタＴ１１，Ｔ１２およびＴ１
３とトランジスタＴ１６との導電形式は逆になるように
構成され、この実施例ではトランジスタＴ１１，Ｔ１２
およびＴ１３はＮＰＮ形式であり、トランジスタＴ１６
はＰＮＰ形式である。
１４を構成するトランジスタＴ１２のベースが接続さ
れ、同じく差動対１４を構成するトランジスタＴ１３の
ベースとアース間には基準電圧ＶREF が接続される。ト
ランジスタＴ１１およびＴ１２の接続点とアース間には
定電流回路１６が接続され、差動対１４とアース間には
定電流回路１８が接続される。また、定電流回路１８と
関連して定電流回路２０が設けられる。そして、差動対
１４のトランジスタＴ１３のコレクタと定電流回路２０
との間には、カレントミラー回路２２が接続される。カ
レントミラー回路２２はトランジスタＴ１４およびＴ１
５を含む。トランジスタＴ１４のエミッタには抵抗Ｒ１
２が、トランジスタＴ１５のエミッタには抵抗Ｒ１３
が、それぞれ接続される。そして、トランジスタＴ１３
のコレクタとトランジスタＴ１４のコレクタとの接続点
にはＮＰＮトランジスタＴ１６のベースが接続される。
トランジスタＴ１６のコレクタは、コンデンサＣ１とト
ランジスタＴ１１のベースとの接続点に接続され、トラ
ンジスタＴ１６のエミッタには、トランジスタＴ１６の
ベース電位を規定するためのトランジスタＴ１７が接続
される。なお、トランジスタＴ１１，Ｔ１２およびＴ１
３とトランジスタＴ１６との導電形式は逆になるように
構成され、この実施例ではトランジスタＴ１１，Ｔ１２
およびＴ１３はＮＰＮ形式であり、トランジスタＴ１６
はＰＮＰ形式である。
【００２６】このようなクランプ回路１０の動作を説明
する。入力端子１２から与えられた映像信号は容量Ｃ１
およびトランジスタＴ１１のエミッタフォロワを通過し
た後、差動対１４のトランジスタＴ１２のベースに入力
される。差動対１４では、映像信号に含まれる同期信号
の先端電位と基準電圧ＶREF とが比較される。定電流回
路１８および２０の電流を、それぞれＩR1および（１／
２）ＩR1とすると、同期信号の先端電位が基準電圧Ｖ
REF より小さいと、トランジスタＴ１３のコレクタ電流
が（１／２）ＩR1（トランジスタＴ１４のコレクタ電
流）より大きくなる。したがって、その差分電流がトラ
ンジスタＴ１６のベース電流として流れる。
する。入力端子１２から与えられた映像信号は容量Ｃ１
およびトランジスタＴ１１のエミッタフォロワを通過し
た後、差動対１４のトランジスタＴ１２のベースに入力
される。差動対１４では、映像信号に含まれる同期信号
の先端電位と基準電圧ＶREF とが比較される。定電流回
路１８および２０の電流を、それぞれＩR1および（１／
２）ＩR1とすると、同期信号の先端電位が基準電圧Ｖ
REF より小さいと、トランジスタＴ１３のコレクタ電流
が（１／２）ＩR1（トランジスタＴ１４のコレクタ電
流）より大きくなる。したがって、その差分電流がトラ
ンジスタＴ１６のベース電流として流れる。
【００２７】ＰＮＰトランジスタの電流増幅率をβP と
すると、トランジスタＴ１６のコレクタにはベース電流
のβP 倍のコレクタ電流が流れる。このコレクタ電流に
よって容量Ｃ１が充電され、トランジスタＴ１１のベー
ス電位が上昇する。一方、同期信号の先端電位が基準電
圧ＶREF より大きければ、トランジスタＴ１３のコレク
タ電流がトランジスタＴ１４のコレクタ電流（１／２）
ＩR1より小さくなる。すると、トランジスタＴ１６のベ
ース電流は流れなくなり、トランジスタＴ１６がオフす
る。このため、容量Ｃ１は抵抗Ｒ１１およびトランジス
タＴ１１のベースに放電されるので、トランジスタＴ１
１のベース電位が低下する。
すると、トランジスタＴ１６のコレクタにはベース電流
のβP 倍のコレクタ電流が流れる。このコレクタ電流に
よって容量Ｃ１が充電され、トランジスタＴ１１のベー
ス電位が上昇する。一方、同期信号の先端電位が基準電
圧ＶREF より大きければ、トランジスタＴ１３のコレク
タ電流がトランジスタＴ１４のコレクタ電流（１／２）
ＩR1より小さくなる。すると、トランジスタＴ１６のベ
ース電流は流れなくなり、トランジスタＴ１６がオフす
る。このため、容量Ｃ１は抵抗Ｒ１１およびトランジス
タＴ１１のベースに放電されるので、トランジスタＴ１
１のベース電位が低下する。
【００２８】このような動作を繰り返すことによって、
同期信号の先端電位が基準電圧ＶRE F に等しくなるよう
にクランプされる。すなわち、直流成分が調整された映
像信号がトランジスタＴ１２のベースに得られる。この
電流駆動型のクランプ回路１０によれば、トランジスタ
Ｔ１６のベースに少しでもベース電流が流れるとトラン
ジスタＴ１６は必ずオンされる。すると、トランジスタ
Ｔ１６のコレクタ電流がコンデンサＣ１の充電電流とし
て供給される。このトランジスタＴ１６は単なるスイッ
チとして機能し、トランジスタＴ１６を駆動するための
電圧源は不要である。すなわち、図４に示す従来のシン
クチップクランプ回路１でいう抵抗Ｒ１は不要となる。
同期信号の先端電位が基準電圧ＶRE F に等しくなるよう
にクランプされる。すなわち、直流成分が調整された映
像信号がトランジスタＴ１２のベースに得られる。この
電流駆動型のクランプ回路１０によれば、トランジスタ
Ｔ１６のベースに少しでもベース電流が流れるとトラン
ジスタＴ１６は必ずオンされる。すると、トランジスタ
Ｔ１６のコレクタ電流がコンデンサＣ１の充電電流とし
て供給される。このトランジスタＴ１６は単なるスイッ
チとして機能し、トランジスタＴ１６を駆動するための
電圧源は不要である。すなわち、図４に示す従来のシン
クチップクランプ回路１でいう抵抗Ｒ１は不要となる。
【００２９】したがって、従来とは異なり、抵抗Ｒ１は
不要であるので、トランジスタＴ１６を含む負帰還ルー
プの利得が理論的には無限大になる。その結果、差動対
１４の２入力の差をほぼ完全に補償するように差動対１
４に負帰還できるので、オフセットがほとんど発生しな
くなる。この点で図４に示す従来技術とは異なり、負帰
還ループの利得が小さいために差動対２への入力差を完
全に補償するような負帰還を行うことができない、とい
う問題は生じない。
不要であるので、トランジスタＴ１６を含む負帰還ルー
プの利得が理論的には無限大になる。その結果、差動対
１４の２入力の差をほぼ完全に補償するように差動対１
４に負帰還できるので、オフセットがほとんど発生しな
くなる。この点で図４に示す従来技術とは異なり、負帰
還ループの利得が小さいために差動対２への入力差を完
全に補償するような負帰還を行うことができない、とい
う問題は生じない。
【００３０】また、クランプ回路１０では、従来とは異
なり、トランジスタのＶｆ等にオフセットが依存しない
ので、さらに良好な特性が得られる。図２に示す他の実
施例のクランプ回路１０′は、図１に示すクランプ回路
１０の定電流回路２０およびカレントミラー回路２２を
省略する代わりに、差動対１４を構成するトランジスタ
Ｔ１２およびＴ１３の両コレクタ間にカレントミラー回
路２４を接続したものである。その他の構成については
図１と同様に構成されるので、同一の番号を付すことに
よって重複する説明は省略する。
なり、トランジスタのＶｆ等にオフセットが依存しない
ので、さらに良好な特性が得られる。図２に示す他の実
施例のクランプ回路１０′は、図１に示すクランプ回路
１０の定電流回路２０およびカレントミラー回路２２を
省略する代わりに、差動対１４を構成するトランジスタ
Ｔ１２およびＴ１３の両コレクタ間にカレントミラー回
路２４を接続したものである。その他の構成については
図１と同様に構成されるので、同一の番号を付すことに
よって重複する説明は省略する。
【００３１】また、動作および効果についても、図１に
示すクランプ回路１０と同様である。ただし、図２に示
すクランプ回路１０′では、カレントミラー回路２４が
差動対１４の両コレクタ間に接続されている（差動対１
４から外れていない）。したがって、カレントカレント
ミラー回路２４の中に高周波成分が入ってしまう。
示すクランプ回路１０と同様である。ただし、図２に示
すクランプ回路１０′では、カレントミラー回路２４が
差動対１４の両コレクタ間に接続されている（差動対１
４から外れていない）。したがって、カレントカレント
ミラー回路２４の中に高周波成分が入ってしまう。
【００３２】それに対して、図１に示すクランプ回路１
０では、カレントミラー回路２２が差動対１４のトラン
ジスタＴ１３のコレクタと定電流回路２０との間に接続
されている（差動対１４から外れている）ので、カレン
トカレントミラー回路２２は高周波成分の影響を受けな
い。したがって、この点に関しては図１に示すクランプ
回路１０の方が高周波特性がよいといえよう。
０では、カレントミラー回路２２が差動対１４のトラン
ジスタＴ１３のコレクタと定電流回路２０との間に接続
されている（差動対１４から外れている）ので、カレン
トカレントミラー回路２２は高周波成分の影響を受けな
い。したがって、この点に関しては図１に示すクランプ
回路１０の方が高周波特性がよいといえよう。
【００３３】次いで、図４を参照して、クランプ回路１
０を用いて構成する同期分離回路３０について説明す
る。なお、図４に示すクランプ回路１０は、トランジス
タＴ１１のベース電流補償用のトランジスタＴ２１およ
びＴ２２を含む。すなわち、トランジスタＴ２１および
Ｔ２２を設けることによって、トランジスタＴ１６のコ
レクタ電流でトランジスタＴ１１のベース電流を補償で
きる。したがって、容量Ｃ１の放電電流は抵抗Ｒ１１に
流すだけでよいので、放電電流（Ｔ１１のベース電流）
のばらつきを少なくできるとともに、容量Ｃ１の容量値
を小さくすることができる。
０を用いて構成する同期分離回路３０について説明す
る。なお、図４に示すクランプ回路１０は、トランジス
タＴ１１のベース電流補償用のトランジスタＴ２１およ
びＴ２２を含む。すなわち、トランジスタＴ２１および
Ｔ２２を設けることによって、トランジスタＴ１６のコ
レクタ電流でトランジスタＴ１１のベース電流を補償で
きる。したがって、容量Ｃ１の放電電流は抵抗Ｒ１１に
流すだけでよいので、放電電流（Ｔ１１のベース電流）
のばらつきを少なくできるとともに、容量Ｃ１の容量値
を小さくすることができる。
【００３４】そして、トランジスタＴ１２のベースから
取り出されるクランプ回路１０のクランプ出力は、比較
回路３２の差動対３４に与えられる。すなわち、クラン
プ回路１０のクランプ出力は差動対３４のトランジスタ
Ｔ２３のベースに与えられ、トランジスタＴ２４のベー
スに与えられる閾値電圧ＶS と比較される。閾値電圧Ｖ
S は基準電圧ＶREF よりＶ１（後述）分だけ大きく設定
される。そして、トランジスタＴ２３のベースへのクラ
ンプ出力が閾値電圧ＶS より小さければ同期信号である
と判断され、端子３６から出力される。なお、比較回路
３２には定電流回路３８および抵抗Ｒ１６が接続され
る。
取り出されるクランプ回路１０のクランプ出力は、比較
回路３２の差動対３４に与えられる。すなわち、クラン
プ回路１０のクランプ出力は差動対３４のトランジスタ
Ｔ２３のベースに与えられ、トランジスタＴ２４のベー
スに与えられる閾値電圧ＶS と比較される。閾値電圧Ｖ
S は基準電圧ＶREF よりＶ１（後述）分だけ大きく設定
される。そして、トランジスタＴ２３のベースへのクラ
ンプ出力が閾値電圧ＶS より小さければ同期信号である
と判断され、端子３６から出力される。なお、比較回路
３２には定電流回路３８および抵抗Ｒ１６が接続され
る。
【００３５】ここで、トランジスタＴ１３およびＴ１４
のそれぞれのコレクタ電流の差をΔＩ，ＮＰＮトランジ
スタおよびＰＮＰトランジスタのそれぞれの電流増幅率
をβ N およびβP とする。すると、トランジスタＴ１６
のベース電流ＩB16 は、トランジスタＴ２２およびＴ１
１がダーリントン接続されていることによって、数８で
表される。
のそれぞれのコレクタ電流の差をΔＩ，ＮＰＮトランジ
スタおよびＰＮＰトランジスタのそれぞれの電流増幅率
をβ N およびβP とする。すると、トランジスタＴ１６
のベース電流ＩB16 は、トランジスタＴ２２およびＴ１
１がダーリントン接続されていることによって、数８で
表される。
【００３６】
【数８】ＩB16 ≒ΔＩ＋ＩB11 ×βN ×（１／βP ）×
（１／βN ） ＩB11 はＴ１１のベース電流 したがって、トランジスタＴ１６のコレクタ電流ＩC16
は、数９で表される。
（１／βN ） ＩB11 はＴ１１のベース電流 したがって、トランジスタＴ１６のコレクタ電流ＩC16
は、数９で表される。
【００３７】
【数９】ＩC16 ＝ＩB16 ×βP ＝ΔＩ・βP ＋ＩB11 数９より、トランジスタＴ１１のベース電流ＩB11 がト
ランジスタＴ１６のコレクタ電流ＩC16 によって常に補
償され、したがって、コンデンサＣ１からの放電電流が
トランジスタＴ１１に与えられなくても、トランジスタ
Ｔ１１への放電電流が常に補償されることがわかる。
ランジスタＴ１６のコレクタ電流ＩC16 によって常に補
償され、したがって、コンデンサＣ１からの放電電流が
トランジスタＴ１１に与えられなくても、トランジスタ
Ｔ１１への放電電流が常に補償されることがわかる。
【００３８】このような同期分離回路３０では、同期信
号の先端電位が基準電圧ＶREF に等しくなるようにクラ
ンプされた映像信号は、比較回路３２に入力される。そ
して、トランジスタＴ２４には基準電圧ＶREF よりもＶ
１だけ電圧が高い閾値電圧Ｖ S が入力されている。この
Ｖ１の値によって、同期信号の振幅が小さくなったとき
の分離特性が決定されるが、図４（Ａ）に示すように、
この実施例では従来よりＶ１の値を非常に小さくするこ
とができる。したがって、図４（Ｂ）に示すように、同
期信号の振幅が小さくなっても、閾値電圧ＶS と比較さ
れた映像信号からは、同期信号だけが良好に分離され、
トランジスタＴ２４のコレクタを介して出力端子３６か
ら図５に示す同期信号が出力される。
号の先端電位が基準電圧ＶREF に等しくなるようにクラ
ンプされた映像信号は、比較回路３２に入力される。そ
して、トランジスタＴ２４には基準電圧ＶREF よりもＶ
１だけ電圧が高い閾値電圧Ｖ S が入力されている。この
Ｖ１の値によって、同期信号の振幅が小さくなったとき
の分離特性が決定されるが、図４（Ａ）に示すように、
この実施例では従来よりＶ１の値を非常に小さくするこ
とができる。したがって、図４（Ｂ）に示すように、同
期信号の振幅が小さくなっても、閾値電圧ＶS と比較さ
れた映像信号からは、同期信号だけが良好に分離され、
トランジスタＴ２４のコレクタを介して出力端子３６か
ら図５に示す同期信号が出力される。
【００３９】上述の実施例では、トランジスタＴ１１，
Ｔ１２およびＴ１３がＮＰＮ型で、トランジスタＴ１６
がＰＮＰ型の場合について説明したが、その導電形式は
逆であってもよい。
Ｔ１２およびＴ１３がＮＰＮ型で、トランジスタＴ１６
がＰＮＰ型の場合について説明したが、その導電形式は
逆であってもよい。
【図１】この発明の一実施例を示す回路図である。
【図２】この発明の他の実施例を示す回路図である。
【図３】この発明の他の実施例の同期分離回路を示す回
路図である。
路図である。
【図４】基準電圧と閾値電圧との関係を示し、（Ａ）は
正常な振幅の映像信号が入力されたときを示し、（Ｂ）
は振幅が小さくなった映像信号が入力されたときを示
す。
正常な振幅の映像信号が入力されたときを示し、（Ｂ）
は振幅が小さくなった映像信号が入力されたときを示
す。
【図５】同期分離された同期信号を示す波形図である。
【図６】従来技術を示す回路図である。
【図７】同期信号の先端電位と基準電圧との差およびオ
フセットの様子を示す図解図である。
フセットの様子を示す図解図である。
【図８】従来の基準電圧と閾値電圧との関係を示し、
（Ａ）は正常な映像信号が入力されたとき、（Ｂ）は振
幅の小さい映像信号が入力されたときを示す。
（Ａ）は正常な映像信号が入力されたとき、（Ｂ）は振
幅の小さい映像信号が入力されたときを示す。
１０，１０′ …クランプ回路 １４，３４ …差動対 １６，１８，２０，３８ …定電流回路 ２２，２４ …カレントミラー回路 ３０ …同期分離回路 ３２ …比較回路 Ｔ１１〜Ｔ２４ …トランジスタ Ｃ１ …コンデンサ Ｒ１１〜Ｒ１６ …抵抗 ＶREF …基準電圧 ＶS …閾値電圧 ΔＶ …オフセット
Claims (3)
- 【請求項１】入力信号が与えられるコンデンサ、 前記コンデンサにそのベースが接続される第１導電形式
の第１トランジスタ、 前記第１トランジスタのエミッタがそのベースに接続さ
れる第１導電形式の第２トランジスタと基準電圧がその
ベースに与えられる第１導電形式の第３トランジスタと
を含む差動対、 前記第３トランジスタのコレクタにそのベースが接続さ
れかつ前記コンデンサと前記第１トランジスタとの接続
点にそのコレクタが接続される第２導電形式の第４トラ
ンジスタ、 前記差動対に接続される第１定電流回路、 前記第１定電流回路と関連して設けられる第２定電流回
路、および 前記第２定電流回路と前記第３トランジスタ
のコレクタとの間に介挿される第１カレントミラー回路
を備える、クランプ回路。 - 【請求項２】前記第２トランジスタおよび前記第３トラ
ンジスタのそれぞれのコレクタ間に介挿される第２カレ
ントミラー回路を含む、請求項１記載のクランプ回路。 - 【請求項３】請求項１または２記載のクランプ回路を含
み、 前記クランプ回路に含まれる前記第２トランジスタのベ
ースから取り出されるクランプ出力がそのベースに与え
られる第５トランジスタと閾値電圧がそのベースに与え
られる第６トランジスタとを含む比較手段をさらに備え
る、同期分離回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07013706A JP3086613B2 (ja) | 1995-01-31 | 1995-01-31 | クランプ回路およびそれを用いた同期分離回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07013706A JP3086613B2 (ja) | 1995-01-31 | 1995-01-31 | クランプ回路およびそれを用いた同期分離回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08204994A JPH08204994A (ja) | 1996-08-09 |
| JP3086613B2 true JP3086613B2 (ja) | 2000-09-11 |
Family
ID=11840670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07013706A Expired - Fee Related JP3086613B2 (ja) | 1995-01-31 | 1995-01-31 | クランプ回路およびそれを用いた同期分離回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3086613B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3127878B2 (ja) | 1998-03-18 | 2001-01-29 | 日本電気株式会社 | クランプ回路 |
-
1995
- 1995-01-31 JP JP07013706A patent/JP3086613B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08204994A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100600692B1 (ko) | 차지 펌프 회로 및 증폭기 | |
| JP2005151468A (ja) | アンプ | |
| JPS6267925A (ja) | 局部に分布されるｅｃｌスレ−ブ基準発生器 | |
| JP3086613B2 (ja) | クランプ回路およびそれを用いた同期分離回路 | |
| KR100291237B1 (ko) | 클램프 회로 | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US5148055A (en) | Holding circuit for providing a large time constant by using a base current to charge the capacitor | |
| GB2232030A (en) | Diamond follower type unity gain amplifier provides high slew rate, bandwidth | |
| US5155395A (en) | Filter circuit comprising an amplifier and a capacitor | |
| JPS61198977A (ja) | 同期分離回路 | |
| JP2002524958A (ja) | 電子回路 | |
| EP0487037B1 (en) | Holding circuit | |
| JP2933443B2 (ja) | 正負波形分離回路 | |
| KR930004712Y1 (ko) | 홀드전압유지회로 | |
| JPH0514767A (ja) | クランプ回路 | |
| JPH0562842B2 (ja) | ||
| JPH05206759A (ja) | ベース電流補償回路 | |
| JPH10294624A (ja) | 入力電流補償装置を含む増幅回路 | |
| JP2003289242A (ja) | ディレイ回路 | |
| JPH0122288Y2 (ja) | ||
| JP2500424B2 (ja) | 入力整数倍反転回路 | |
| JP2739953B2 (ja) | ビデオ信号クランプ装置 | |
| JP2001053983A (ja) | クランプ回路 | |
| JPH0568154B2 (ja) | ||
| JPH056391B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |