JP3079600B2 - Manufacturing method of matrix type display device - Google Patents
Manufacturing method of matrix type display deviceInfo
- Publication number
- JP3079600B2 JP3079600B2 JP4687491A JP4687491A JP3079600B2 JP 3079600 B2 JP3079600 B2 JP 3079600B2 JP 4687491 A JP4687491 A JP 4687491A JP 4687491 A JP4687491 A JP 4687491A JP 3079600 B2 JP3079600 B2 JP 3079600B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- charge storage
- storage capacitor
- insulating film
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、マトリックス型表示
装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a matrix type display device.
【0002】[0002]
【従来の技術】マトリックス型表示装置は、通常2枚の
対向する基板の間に液晶等の表示材料が挟持され、この
表示材料に選択的に電圧を印加するように構成されてい
る。上記基板の少なくとも一方には、マトリックス状に
配列した透明性導電膜からなる画素電極を設け、これら
の画素電極毎に選択的に電圧を印加するためのトランジ
スタ等のスイッチング素子を設けている。さらに、表示
特性の向上のために、画素毎に電荷保持容量を設けてい
る。従来、この種の装置としては、図3及び図4に示す
ものがあり、例えば特開平1ー140129号広報に示
されている。図3は従来のマトリックス型表示装置の表
示部分の平面図、図4は図3のAーB線断面図である。2. Description of the Related Art A matrix type display device is generally constructed such that a display material such as liquid crystal is sandwiched between two opposing substrates, and a voltage is selectively applied to the display material. At least one of the substrates is provided with a pixel electrode made of a transparent conductive film arranged in a matrix, and a switching element such as a transistor for selectively applying a voltage to each of the pixel electrodes. Further, a charge storage capacitor is provided for each pixel in order to improve display characteristics. Conventionally, as this type of apparatus, there is one shown in FIGS. 3 and 4, which is disclosed in, for example, Japanese Patent Laid-Open Publication No. 1-140129. FIG. 3 is a plan view of a display portion of a conventional matrix type display device, and FIG. 4 is a cross-sectional view taken along a line AB in FIG.
【0003】図3及び図4において、1は透明絶縁性基
板、2はゲート電極線上に接続される電荷保持容量下部
透明電極、3はゲート電極線、5はゲート絶縁膜、6は
ノンドープアモリファスシリコン層、7はリンドープア
モルファスシリコン層、8はソース電極線、9はドレイ
ン電極、10はドレイン電極に接続された透明導電膜か
らなる画素電極、11は保護膜である。In FIGS. 3 and 4, 1 is a transparent insulating substrate, 2 is a lower electrode of a charge storage capacitor connected on a gate electrode line, 3 is a gate electrode line, 5 is a gate insulating film, and 6 is a non-doped amorphous metal. A silicon layer, 7 is a phosphorus-doped amorphous silicon layer, 8 is a source electrode line, 9 is a drain electrode, 10 is a pixel electrode made of a transparent conductive film connected to the drain electrode, and 11 is a protective film.
【0004】従来のマトリックス型表示装置において
は、上記のように電荷保持容量下部透明電極2とゲート
電極線3を接続するため、まず、透明導電膜からなる上
記電荷保持容量下部電極2を第1層として形成した後、
ゲート電極線材料を成膜し、フォトリソグラフィー及び
エッチングにより、その一部分を上記下部透明電極2と
重畳させるようにゲート電極線3を形成し、その後、ゲ
ート絶縁膜4及び半導体層を形成し、画素電極10を上
記電荷保持容量下部透明電極2と一部が重畳するように
形成する。このとき、電荷保持容量絶縁膜4は、ゲート
絶縁膜5と同じ層で形成される。最後に、保護膜11を
形成してマトリックス型表示装置は作成される。In the conventional matrix type display device, the charge storage capacitor lower transparent electrode 2 and the gate electrode line 3 are connected as described above, so that the charge storage capacitor lower electrode 2 made of a transparent conductive film is firstly connected to the first electrode. After forming as a layer,
A gate electrode line material is formed, and a gate electrode line 3 is formed by photolithography and etching so that a part of the gate electrode line material is overlapped with the lower transparent electrode 2, and then a gate insulating film 4 and a semiconductor layer are formed. The electrode 10 is formed so as to partially overlap the lower transparent electrode 2 of the charge storage capacitor. At this time, the charge storage capacitor insulating film 4 is formed in the same layer as the gate insulating film 5. Finally, the protective film 11 is formed to complete the matrix display device.
【0005】[0005]
【発明が解決しようとする課題】従来のマトリックス型
液晶表示装置の製造方法は、電荷保持容量の透明な下部
電極とゲート電極線を接続するため、ゲート電極線を電
荷保持容量の透明な下部電極上に一部重畳させて形成す
る必要があり、この透明電極材料上におけるゲート電極
材料のエッチングは、ウエットエッチング法あるいはド
ライエッチング法が用いられる。しかし、ウエットエッ
チング法においては、パターンの端面のテーパー角の制
御が困難あり、そのためゲート電極線端面からのゲート
電圧の漏れが発生し、信頼性が低下するという問題があ
る。また、ドライエッチング法においては、透明電極が
プラズマにさらされるために透明電極材料の損傷という
問題があり、製造歩留りを低下させていた。さらに、従
来のマトリックス型表示装置においては、電荷保持容量
絶縁膜をゲート絶縁膜層で兼用するため、電荷電荷保持
容量の短絡防止のために電荷保持容量絶縁膜の膜厚を厚
くすることができず、しかも膜質を低下させ、これらの
理由から歩留りが向上しないという問題点があった。In a conventional method of manufacturing a matrix type liquid crystal display device, a gate electrode line is connected to a transparent lower electrode of a charge storage capacitor. It is necessary to form the gate electrode material on the transparent electrode material by using a wet etching method or a dry etching method. However, in the wet etching method, it is difficult to control the taper angle of the end face of the pattern, and therefore, there is a problem that the gate voltage leaks from the end face of the gate electrode line and reliability is reduced. Further, in the dry etching method, there is a problem that the transparent electrode is exposed to plasma, so that the material of the transparent electrode is damaged, and the production yield is reduced. Further, in the conventional matrix-type display device, the also serves as a charge storage capacitor insulating film in the gate insulating layer, increasing the thickness of the charge storage capacitor insulating film for short 絡防 stop charge charge storage capacitor Can not be performed , and furthermore, the film quality is reduced,
There was a problem that the yield was not improved for a reason .
【0006】この発明は上記のような問題点を解決する
ためになされたもので、歩留りを低下させることなく電
荷保持容量下部透明電極とゲート電極線を接続し、かつ
電荷保持容量の短絡及び電荷保持容量絶縁膜の膜質低下
による歩留りの低下を防止する事が可能な、高開口率で
高表示品質のマトリックス型表示装置の製造方法を実現
することを目的としている。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and is intended to connect a lower electrode of a charge storage capacitor to a gate electrode line without lowering the yield, to short-circuit the charge storage capacitor, and to reduce the charge. It is an object of the present invention to realize a method of manufacturing a matrix type display device having a high aperture ratio and a high display quality, which can prevent a decrease in yield due to a deterioration in film quality of a storage capacitor insulating film .
【0007】[0007]
【課題を解決するための手段】この発明に係るマトリッ
クス型表示装置の製造方法は、パターンの端面をテーパ
ー形状としたゲート電極線を第1層として形成し、第2
層として電荷容量保持量下部透明電極を、前段あるいは
次段のゲート電極線に一部が重畳するように形成し、上
記電荷保持容量下部透明電極を覆う電荷保持容量絶縁膜
を形成し、上記ゲート電極上の電荷保持容量絶縁膜を除
去した後、上記電荷保持容量下部透明電極と一部を重畳
させるように画素電極を上記電荷保持容量絶縁膜上に形
成し、画素電極を形成した後でゲート絶縁膜を形成する
ものである。According to a method of manufacturing a matrix type display device according to the present invention, a gate electrode line having an end face of a pattern tapered is formed as a first layer and a second layer is formed as a first layer.
The charge capacity retention of the lower transparent electrode as a layer, formed to partly overlap with the preceding stage or the next stage of the gate electrode lines, the upper
Charge storage capacitor insulating film covering the lower transparent electrode of the charge storage capacitor
And remove the charge storage capacitor insulating film on the gate electrode.
After the removal, a part of the charge storage capacitor lower transparent electrode overlaps
The pixel electrode is formed on the charge storage capacitor insulating film so that
After forming the pixel electrode, a gate insulating film is formed.
【0008】[0008]
【作用】この発明によるマトリックス型表示装置の製造
方法は、ゲート電極線が第1層で形成される。ここで、
ゲート電極線材料として例えばCrを用いると、ウエッ
トエッチング法により、そのパターンのテーパー角の制
御が可能であるため、第2層で形成される電荷保持容量
下部透明電極が、ゲート電極線の段差部分で断線するこ
となくゲート電極線との接続が可能である。また、ドラ
イエッチング法を使用しないため基板への損傷もなく、
しかもゲート電極線はテーパーエッチングされているの
で端面におけるゲート電圧の漏れが発生することはな
い。In the method of manufacturing a matrix type display device according to the present invention, the gate electrode lines are formed in the first layer. here,
If, for example, Cr is used as the gate electrode line material, the taper angle of the pattern can be controlled by the wet etching method. Therefore, the lower transparent electrode of the charge storage capacitor formed by the second layer is formed at the stepped portion of the gate electrode line. Thus, connection with the gate electrode line is possible without disconnection. In addition, there is no damage to the substrate because the dry etching method is not used,
In addition, since the gate electrode line is tapered, there is no leakage of the gate voltage at the end face.
【0009】また、電荷保持容量絶縁膜をゲート絶縁膜
とは別の専用の絶縁膜で形成し、ゲート電極上のこの電
荷保持容量絶縁膜は除去することにより、TFT特性を
変えることなく、電荷保持容量の短絡低減に必要な絶縁
膜厚に設定することが可能となる。さらに、電荷容量保
持量下部透明電極を形成した後で電荷保持容量絶縁膜を
形成するため、電荷保持容量絶縁膜の膜質が低下するこ
とがない。 Further, by forming the charge holding capacitor insulating film by a dedicated insulating film different from the gate insulating film and removing the charge holding capacitor insulating film on the gate electrode, the charge holding capacitor insulating film can be formed without changing the TFT characteristics. It is possible to set the insulating film thickness necessary for reducing the short circuit of the storage capacitor. In addition, the charge capacity
After forming the lower transparent electrode,
Formation, the quality of the charge storage capacitor insulating film may deteriorate.
And not.
【0010】[0010]
【実施例】実施例1. 以下、この発明の一実施例を図1及び図2について説明
する。図1はこの発明の一実施例による方法で作成され
たマトリックス型表示装置の表示部分の平面図、図2は
図1のAーB線断面図である。まず、透明絶縁性基板1
上にCrをスパッタ法等により成膜する。次にフォトリ
ソグララフィによりゲート電極線3のパターンを形成す
る。このとき、エッチングは、ウエットエッチング法を
用いて、テーパーエッチングを行う。エッチング液とし
ては、硝酸、硝酸セリウムアンモニウムの混水液を用い
る。その後、第二層としてITO(インジュウム ティ
ンオキサイド)等の透明電極材料を成膜し、ゲート電極
線と一部分を重畳させて、電荷保持容量下部透明電極2
を形成する。これにより、下部透明電極は、前段あるい
は次段のゲート電極線と断線することなく接続される。
そして、電荷保持容量絶縁膜4として窒化シリコン(S
i3 N4 )をプラズマCVD法等で形成し、ゲート電極
上のSi3 N4 を除去する。そして、ITO等の透明電
極材料を成膜し、電荷保持容量下部透明電極電極と一部
を重畳させるように画素電極10を形成する。さらに、
ゲート絶縁膜5となる窒化シリコン(Si3 N4 )及び
活性層であるノンドープアモルファスシリコン(i−a
−Si)6及びリンドープアモルファスシリコン(n+
−a−Si)7をプラズマCVD法(PCVD)等で連
続成膜する。そして、まずアモルファスシリコン層をア
イランド状にフォトリソグラフィー等を用いてパターニ
ングし、スパッタ法等でソース電極線8及びドレイン電
極9を形成するためのCr及びAlを成膜し、パターニ
ングする。さらに、このソース電極線及びドレイン電極
をマスクとして、チャネル上の不要なリンドープアモル
ファスシリコン層をドライエッチング等で除去する。最
後に窒化シリコン(Si3 N4 )等の保護膜を形成し、
TFTアレイ基板が完成する。[Embodiment 1] An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a plan view of a display portion of a matrix type display device prepared by a method according to an embodiment of the present invention, and FIG. 2 is a cross-sectional view taken along a line AB in FIG. First, the transparent insulating substrate 1
A Cr film is formed thereon by a sputtering method or the like. Next, a pattern of the gate electrode line 3 is formed by photolithography. At this time, etching is performed by taper etching using a wet etching method. As an etching solution, a mixed solution of nitric acid and cerium ammonium nitrate is used. Thereafter, a transparent electrode material such as ITO (indium tin oxide) is formed as a second layer, and a part of the transparent electrode material overlaps with the gate electrode line to form a charge storage capacitor lower transparent electrode 2.
To form As a result, the lower transparent electrode is connected to the preceding or next gate electrode line without disconnection.
Then, silicon nitride (S
i 3 N 4 ) is formed by a plasma CVD method or the like, and Si 3 N 4 on the gate electrode is removed. Then, a transparent electrode material such as ITO is formed into a film, and the pixel electrode 10 is formed so as to partially overlap the transparent electrode under the charge storage capacitor. further,
Silicon nitride as a gate insulating film 5 (Si 3 N 4) and non-doped amorphous silicon as an active layer (i-a
-Si) 6 and phosphorus-doped amorphous silicon (n +
-A-Si) 7 is continuously formed by a plasma CVD method (PCVD) or the like. Then, first, the amorphous silicon layer is patterned into an island shape using photolithography or the like, and Cr and Al for forming the source electrode line 8 and the drain electrode 9 are formed by sputtering or the like, and are patterned. Using the source electrode line and the drain electrode as a mask, unnecessary phosphorus-doped amorphous silicon layers on the channel are removed by dry etching or the like. Finally, a protective film such as silicon nitride (Si 3 N 4 ) is formed.
The TFT array substrate is completed.
【0011】この実施例では、第1層としてゲート電極
線をCrで形成し、その際、パターンの端部は、ウエッ
トエッチング法を用いてテーパー形状に加工される。次
に、第2層目として電荷保持容量透明下部電極が、ゲー
ト電極線と一部重畳するように形成される。そのとき、
ゲート電極線の段差は、テーパー形状であるため、10
0nm程度の比較的薄い膜厚の電荷保持容量下部透明電
極においてもゲート電極線の端部で断線することなく接
続できる。しかも、ゲート電極線上の絶縁膜のカバレッ
ジ不良によるゲート信号の漏れも低減できる。次に、専
用の絶縁膜で電荷保持容量絶縁膜を形成し、薄膜トラン
ジスタ(TFT)のゲート電極上を除去する。さらに、
画素電極を上記電荷保持容量絶縁膜と一部を重畳するよ
うに形成することにより、電荷保持容量が形成される。
このため、TFTの特性に影響を与えることなく電荷保
持容量の短絡不良の低減に必要な電荷保持容量絶縁膜の
膜厚が設定できる。その後は、従来と同様の方法でマト
リックス型表示装置が作成される。In this embodiment, a gate electrode line is formed of Cr as the first layer, and at this time, the end of the pattern is processed into a tapered shape by using a wet etching method. Next, a charge storage capacitor transparent lower electrode is formed as a second layer so as to partially overlap the gate electrode line. then,
The step of the gate electrode line has a tapered shape,
Even a transparent electrode having a relatively small thickness of about 0 nm can be connected without disconnection at the end of the gate electrode line. In addition, leakage of a gate signal due to poor coverage of the insulating film on the gate electrode line can be reduced. Next, a charge storage capacitor insulating film is formed using a dedicated insulating film, and the gate electrode of the thin film transistor (TFT) is removed. further,
By forming the pixel electrode so as to partially overlap the charge storage capacitor insulating film, a charge storage capacitor is formed.
Therefore, the film thickness of the charge storage capacitor insulating film required for reducing the short-circuit failure of the charge storage capacitor can be set without affecting the characteristics of the TFT. Thereafter, a matrix-type display device is manufactured in the same manner as in the related art.
【0012】[0012]
【発明の効果】以上のように、この発明によれば、パタ
ーンの端面をテーパー形状としたゲート電極線を第1層
として形成し、第2層で電荷保持容量下部透明電極を、
前段あるいは次段のゲート電極線に一部が重畳するよう
に形成し、上記電荷保持容量下部透明電極を覆う電荷保
持容量絶縁膜を形成し、上記ゲート電極上の電荷保持容
量絶縁膜を除去した後、上記電荷保持容量下部透明電極
と一部を重畳させるように画素電極を上記電荷保持容量
絶縁膜上に形成し、画素電極を形成した後でゲート絶縁
膜を形成するので、歩留りを低下させることなく電荷保
持容量下部透明電極とゲート電極線を接続し、かつ電荷
保持容量の短絡による歩留りの低下を防止すると共に電
荷保持容量絶縁膜の質を維持する事が可能な、高開口率
で高表示品質のマトリックス型表示装置が得られる効果
がある。さらに、ゲート絶縁膜と電荷保持容量絶縁膜上
を別個に形成したことによりTFT特性を変えることな
く、電極保持容量の短絡不良を低減するために必要な絶
縁膜厚の設定が可能となり、電荷保持容量の歩留まりか
向上するという効果がある。 As described above, according to the present invention, a gate electrode line having an end face of a pattern tapered is formed as a first layer, and a lower electrode of a charge storage capacitor is formed by a second layer.
The charge storage layer is formed so as to partially overlap the previous or next gate electrode line, and covers the lower transparent electrode of the charge storage capacitor.
Forming a capacitance insulating film, and holding the charge on the gate electrode
After removing the insulating film, the charge storage capacitor lower transparent electrode
The pixel electrode is charged with the above-mentioned charge holding capacity so that
Formed on insulating film, gate insulating after forming pixel electrode
Since forming the film, the electrodeposition with connecting the charge storage capacitor lower transparent electrode and the gate electrode lines without reducing the yield, and to prevent a reduction in yield due to a short circuit of the charge storage capacitor
There is an effect that a matrix type display device with a high aperture ratio and high display quality, which can maintain the quality of the load holding capacitance insulating film, can be obtained. In addition, on the gate insulating film and the charge storage capacitor insulating film
Is formed separately, it is possible to set the insulating film thickness necessary for reducing the short-circuit failure of the electrode holding capacitor without changing the TFT characteristics, and it is possible to improve the yield of the charge holding capacitor .
【図1】 この発明の一実施例により作成されたマトリ
ックス型表示装置の画素部分の平面図である。FIG. 1 is a plan view of a pixel portion of a matrix type display device manufactured according to an embodiment of the present invention.
【図2】 図1のマトリックス型表示装置における画素
部分のAーB線断面図である。FIG. 2 is a cross-sectional view taken along line AB of a pixel portion in the matrix type display device of FIG.
【図3】 従来のマトリックス型表示装置における画素
部分の平面図である。3 is a plan view of a pixel portion of a conventional matrix-type display device.
【図4】 図3のマトリックス型表示装置における画素
部分のAーB線断面図である。4 is a cross-sectional view taken along line AB of a pixel portion in the matrix type display device of FIG.
1 透明絶縁性基板 2 電荷保持容量下部透明電極
3 ゲート電極線 4電荷保持容量絶縁膜 5 ゲート
絶縁膜 6 ノンドープアモルファスシリコン層 7
リンドープアモルファスシリコン層 8 ソース電極線
9 ドレイン電極 10 画素電極DESCRIPTION OF SYMBOLS 1 Transparent insulating substrate 2 Transparent electrode below charge storage capacitor
DESCRIPTION OF SYMBOLS 3 Gate electrode line 4 Charge retention capacity insulating film 5 Gate insulating film 6 Non-doped amorphous silicon layer 7
Phosphorus-doped amorphous silicon layer 8 Source electrode line 9 Drain electrode 10 Pixel electrode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平1−140129(JP,A) 実開 平2−104328(JP,U) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 H01L 27/12 H01L 29/786 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-1-140129 (JP, A) JP-A-2-104328 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1368 H01L 27/12 H01L 29/786
Claims (1)
ート電極線、このゲ−ト電極に交差する複数のソース電
極線、上記二つの電極線の交差部に設けられた薄膜トラ
ンジスタ、及びこの薄膜トランジスタのドレイン電極に
接続された透明導電膜からなる画素電極を有し、上記画
素電極の少なくとも一部が絶縁膜を介して電荷保持容量
下部透明電極と重畳し、かつ上記電荷保持容量下部透明
電極が次段または前段のゲート電極線に接続されている
マトリックス型表示装置において、パターンの端面をテ
ーパー形状としたゲート電極線を第1層として形成し、
第2層として上記電荷保持容量下部透明電極を、上記前
段あるいは次段のゲート電極線に一部が重畳するように
形成し、上記電荷保持容量下部透明電極を覆う電荷保持
容量絶縁膜を形成し、上記ゲート電極上の電荷保持容量
絶縁膜を除去した後、上記電荷保持容量下部透明電極と
一部を重畳させるように画素電極を上記電荷保持容量絶
縁膜上に形成し、画素電極を形成した後でゲート絶縁膜
を形成することを特徴とするマトリックス型表示装置の
製造方法。A plurality of gate electrode lines arranged in parallel on a transparent insulating substrate; a plurality of source electrode lines intersecting the gate electrode; a thin film transistor provided at an intersection of the two electrode lines; A pixel electrode made of a transparent conductive film connected to a drain electrode of the thin film transistor; at least a part of the pixel electrode overlaps with the charge storage capacitor lower transparent electrode via an insulating film; In a matrix display device in which electrodes are connected to the next or previous gate electrode lines, a gate electrode line having a tapered end surface of a pattern is formed as a first layer,
As the second layer , the charge storage capacitor lower transparent electrode is formed so as to partially overlap the preceding or next gate electrode line, and the charge storage capacitor lower transparent electrode is covered.
Forming a capacitor insulating film, and a charge holding capacitor on the gate electrode;
After removing the insulating film, the charge storage capacitor lower transparent electrode and
The pixel electrode has the above-mentioned charge storage capacity
After forming the pixel electrode on the edge film, the gate insulating film
Method of manufacturing a matrix type display device, and forming a.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4687491A JP3079600B2 (en) | 1991-03-12 | 1991-03-12 | Manufacturing method of matrix type display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4687491A JP3079600B2 (en) | 1991-03-12 | 1991-03-12 | Manufacturing method of matrix type display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04288529A JPH04288529A (en) | 1992-10-13 |
JP3079600B2 true JP3079600B2 (en) | 2000-08-21 |
Family
ID=12759496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4687491A Expired - Fee Related JP3079600B2 (en) | 1991-03-12 | 1991-03-12 | Manufacturing method of matrix type display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3079600B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4402684B2 (en) * | 1997-05-27 | 2010-01-20 | 三菱電機株式会社 | Contact hole forming method of active matrix substrate |
JP3134866B2 (en) * | 1999-02-05 | 2001-02-13 | 日本電気株式会社 | Liquid crystal display device and manufacturing method thereof |
-
1991
- 1991-03-12 JP JP4687491A patent/JP3079600B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04288529A (en) | 1992-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6614500B2 (en) | Liquid crystal display having a dummy source pad and method for manufacturing the same | |
US5926235A (en) | Active matrix liquid crystal display and method of making | |
US6862070B1 (en) | Liquid crystal display and manufacturing method thereof | |
US8017462B2 (en) | Method of making a liquid crystal display device capable of increasing capacitance of storage capacitor | |
US6475837B2 (en) | Electro-optical device | |
KR100303134B1 (en) | Lcd and fabricating method for fabricating the same | |
US5777702A (en) | Liquid crystal display device and method of fabricating the same by patterning semiconductor, insulator, and gatelines with single mask | |
US20050046762A1 (en) | Thin film transistor array substrate and manufacturing method thereof | |
US6917393B2 (en) | Liquid crystal display device | |
JPH04163528A (en) | Active matrix display | |
JP3226836B2 (en) | Liquid crystal display device and manufacturing method thereof | |
US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
US6876404B2 (en) | Liquid crystal display device and fabricating method thereof | |
US7023501B2 (en) | Liquid crystal display device having particular connections among drain and pixel electrodes and contact hole | |
KR100302281B1 (en) | A array substrate of liquid crystal display element, liquid crystal display element using the array substrate and method for manufac turing array substrate | |
US5466620A (en) | Method for fabricating a liquid crystal display device | |
US5546207A (en) | Liquid crystal display device and method for fabricating the same | |
US6356319B1 (en) | Liquid crystal display device and method of manufacturing the same | |
JP3600112B2 (en) | Manufacturing method of liquid crystal display device | |
JP3079600B2 (en) | Manufacturing method of matrix type display device | |
US6906760B2 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
KR100259611B1 (en) | Lcd panel and its fabrication method | |
JPH0862629A (en) | Liquid crystal display device | |
JP2947299B2 (en) | Matrix display device | |
JPH0570825B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |