JP3072985B2 - 論理シミュレーション方法 - Google Patents
論理シミュレーション方法Info
- Publication number
- JP3072985B2 JP3072985B2 JP10282706A JP28270698A JP3072985B2 JP 3072985 B2 JP3072985 B2 JP 3072985B2 JP 10282706 A JP10282706 A JP 10282706A JP 28270698 A JP28270698 A JP 28270698A JP 3072985 B2 JP3072985 B2 JP 3072985B2
- Authority
- JP
- Japan
- Prior art keywords
- logic
- simulation
- electronic circuit
- comparison
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【発明の属する技術分野】本発明は、論理シミュレーシ
ョン方法に関し、特に、論理変更後の電子回路の動作確
認および高レベル記述された論理を低レベル記述に変換
した後の電子回路の動作確認を効率よく行う論理シミュ
レーション方法に関するものである。
ョン方法に関し、特に、論理変更後の電子回路の動作確
認および高レベル記述された論理を低レベル記述に変換
した後の電子回路の動作確認を効率よく行う論理シミュ
レーション方法に関するものである。
【０００２】
【従来の技術】従来、設計段階における電子回路の動作
を確認する方法として、論理シミュレーションが一般に
用いられている。この論理シミュレーションにおいて
は、電子回路の論理接続情報を格納した論理ファイルを
もとに、電子回路の動作を電子計算機上に再現し、この
電子回路が設計者の意図した通りの動作をするか否かを
タイムチャート等をもとに人手によって確認することに
より、設計中の論理に不良があるか否かを検査してい
る。
を確認する方法として、論理シミュレーションが一般に
用いられている。この論理シミュレーションにおいて
は、電子回路の論理接続情報を格納した論理ファイルを
もとに、電子回路の動作を電子計算機上に再現し、この
電子回路が設計者の意図した通りの動作をするか否かを
タイムチャート等をもとに人手によって確認することに
より、設計中の論理に不良があるか否かを検査してい
る。
【０００３】万一、論理シミュレーションにおいて、設
計者の意図した通りに論理が動作しないことが摘出され
た場合、設計者は論理修正を実施し、対策されたことを
確認するとともに、すでに確認されている他の機能につ
いても、その機能動作が前記論理修正により影響を受け
ていないことを再確認するための再シミュレーションを
行う。この再シミュレーションにおける結果確認は人手
により行っている。
計者の意図した通りに論理が動作しないことが摘出され
た場合、設計者は論理修正を実施し、対策されたことを
確認するとともに、すでに確認されている他の機能につ
いても、その機能動作が前記論理修正により影響を受け
ていないことを再確認するための再シミュレーションを
行う。この再シミュレーションにおける結果確認は人手
により行っている。
【０００４】また、電子回路製造後の調整などで不良が
摘出された場合は、論理ファイルを修正し、不良対策が
施されたことを論理シミュレーションにより確認すると
ともに、他の機能についても、その動作が前記論理修正
により影響を受けていないことを再確認するための再シ
ミュレーションを行う。この再シミュレーションにおけ
る結果確認も人手により行っている。
摘出された場合は、論理ファイルを修正し、不良対策が
施されたことを論理シミュレーションにより確認すると
ともに、他の機能についても、その動作が前記論理修正
により影響を受けていないことを再確認するための再シ
ミュレーションを行う。この再シミュレーションにおけ
る結果確認も人手により行っている。
【０００５】また、近年、電子回路は大規模、高機能化
しているため動作／機能レベルの論理シミュレーション
における動作確認が普及しているが、電子回路製造のた
めにはゲートレベルにおける論理記述が必要なため、動
作／機能レベルの論理記述をゲートレベルにおける論理
記述に変換し、ゲートレベルで論理シミュレーションを
行い、再度、動作確認を行う必要がある。この確認も人
手により行なっている。
しているため動作／機能レベルの論理シミュレーション
における動作確認が普及しているが、電子回路製造のた
めにはゲートレベルにおける論理記述が必要なため、動
作／機能レベルの論理記述をゲートレベルにおける論理
記述に変換し、ゲートレベルで論理シミュレーションを
行い、再度、動作確認を行う必要がある。この確認も人
手により行なっている。
【０００６】一方、電子回路の動作を確認する方法とし
て、特開平３−８３１７０号公報に開示されているよう
に、電子回路の仕様を論理回路に変換し、設計中の電子
回路と組合わせて論理シミュレーションを行う方法が知
られている。
て、特開平３−８３１７０号公報に開示されているよう
に、電子回路の仕様を論理回路に変換し、設計中の電子
回路と組合わせて論理シミュレーションを行う方法が知
られている。
【０００７】また、特開平４−１５３７７６号公報のよ
うに、論理回路の機能仕様を正しく反映した機能記述回
路モデルと、論理接続記述された回路モデルとに対して
同一テストパタンによるシミュレーションを行い、不一
致点を抽出し、その不一致点のみに着目して論理バグを
解析するためのテストパタンを発生し、このテストパタ
ンを使って、機能記述回路モデルと論理接続記述回路モ
デルに対し論理シミュレーションを行い、論理接続記述
回路モデルに対しての状態値リストと不一致情報を出力
する技術が知られている。
うに、論理回路の機能仕様を正しく反映した機能記述回
路モデルと、論理接続記述された回路モデルとに対して
同一テストパタンによるシミュレーションを行い、不一
致点を抽出し、その不一致点のみに着目して論理バグを
解析するためのテストパタンを発生し、このテストパタ
ンを使って、機能記述回路モデルと論理接続記述回路モ
デルに対し論理シミュレーションを行い、論理接続記述
回路モデルに対しての状態値リストと不一致情報を出力
する技術が知られている。
【０００８】
【発明が解決しようとする課題】しかしながら、前記の
ような論理シミュレーション結果を人手によって確認す
る方法においては、設計者の負担が大きく、論理不良を
見逃す可能性がある。
ような論理シミュレーション結果を人手によって確認す
る方法においては、設計者の負担が大きく、論理不良を
見逃す可能性がある。
【０００９】また、前記特開平３−８３１７０号公報に
おける技術は、新規設計時ばかりでなく、論理修正時に
おいても仕様を論理回路に変換した後、論理シミュレー
ションを行うため、設計中の電子回路のみの論理シミュ
レーションを行う場合に比較して、シミュレーション対
象規模が大きくなり、この処理のための電子計算機の稼
働時間が大幅に増大するという問題がある。
おける技術は、新規設計時ばかりでなく、論理修正時に
おいても仕様を論理回路に変換した後、論理シミュレー
ションを行うため、設計中の電子回路のみの論理シミュ
レーションを行う場合に比較して、シミュレーション対
象規模が大きくなり、この処理のための電子計算機の稼
働時間が大幅に増大するという問題がある。
【００１０】また、前記特開平４−１５３７７６号公報
に開示されている技術は、機能記述回路モデルと論理接
続記述回路モデルとの不一致点を検出し、論理バグの解
析を行うものであり、論理変更後の回路動作の確認はで
きないという問題がある。
に開示されている技術は、機能記述回路モデルと論理接
続記述回路モデルとの不一致点を検出し、論理バグの解
析を行うものであり、論理変更後の回路動作の確認はで
きないという問題がある。
【００１１】本発明の目的は、論理修正時、あるいは抽
象度の高い論理記述を抽象度の低い論理記述に変換した
時点で実施する論理シミュレーションの結果確認工数を
低減する論理シミュレーション方法を提供することにあ
る。
象度の高い論理記述を抽象度の低い論理記述に変換した
時点で実施する論理シミュレーションの結果確認工数を
低減する論理シミュレーション方法を提供することにあ
る。
【００１２】
【課題を解決するための手段】前記目的を達成するため
に、本発明は、電子回路の論理接続情報をもとに、この
電子回路の動作を電子計算機上に再現することによって
得られるシミュレーション結果データを比較する複数の
比較手段から１つの比較手段を選択するステップと、前
記選択された比較手段を用いて前記電子回路の正常動作
時のシミュレーション結果データと前記電子回路の再シ
ミュレーション結果データとを比較するステップと、比
較結果を出力するステップとを備えることを特徴とす
る。
に、本発明は、電子回路の論理接続情報をもとに、この
電子回路の動作を電子計算機上に再現することによって
得られるシミュレーション結果データを比較する複数の
比較手段から１つの比較手段を選択するステップと、前
記選択された比較手段を用いて前記電子回路の正常動作
時のシミュレーション結果データと前記電子回路の再シ
ミュレーション結果データとを比較するステップと、比
較結果を出力するステップとを備えることを特徴とす
る。
【００１３】
【発明の実施の形態】以下、本発明の一実施の形態を図
面により詳細に説明する。図１は、電子回路を論理検証
するための論理シミュレーションのシステム構成図であ
る。図１において、１００は電子回路のゲート接続情報
とゲートディレー値を格納したゲート記述ファイルであ
り、１１０は論理シミュレーションのための入力パター
ンを格納するテストデータファイルである。
面により詳細に説明する。図１は、電子回路を論理検証
するための論理シミュレーションのシステム構成図であ
る。図１において、１００は電子回路のゲート接続情報
とゲートディレー値を格納したゲート記述ファイルであ
り、１１０は論理シミュレーションのための入力パター
ンを格納するテストデータファイルである。
【００１４】１２０はシミュレーション対象電子回路と
等価な動作レベルの電子回路を格納する動作レベル記述
ファイルであり、１３０はゲート記述ファイル１００と
テストデータファイル１１０の内容を入力し、シミュレ
ーション結果を出力する論理シミュレーション処理部で
ある。
等価な動作レベルの電子回路を格納する動作レベル記述
ファイルであり、１３０はゲート記述ファイル１００と
テストデータファイル１１０の内容を入力し、シミュレ
ーション結果を出力する論理シミュレーション処理部で
ある。
【００１５】論理シミュレーション処理部１３０は、ゲ
ート記述処理部１４０と動作レベル記述処理部１５０と
から構成される。
ート記述処理部１４０と動作レベル記述処理部１５０と
から構成される。
【００１６】１６０はゲート記述ファイル１００とテス
トデータファイル１１０の内容をシミュレーションし、
その内部状態を求めた結果を格納する結果ファイルＡで
あり、１７０は動作レベル記述処理部１５０により動作
レベル記述ファイル１２０の内容を処理した結果を格納
する結果ファイルＢである。
トデータファイル１１０の内容をシミュレーションし、
その内部状態を求めた結果を格納する結果ファイルＡで
あり、１７０は動作レベル記述処理部１５０により動作
レベル記述ファイル１２０の内容を処理した結果を格納
する結果ファイルＢである。
【００１７】１８０は結果ファイルＡ１６０および結果
ファイルＢ１７０の内容を入力し、シミュレーション対
象電子回路の動作を判定する判定部であり、判定結果を
判定結果リスト１９０に出力する。
ファイルＢ１７０の内容を入力し、シミュレーション対
象電子回路の動作を判定する判定部であり、判定結果を
判定結果リスト１９０に出力する。
【００１８】図２は動作レベル記述ファイル１２０の内
容を示す図であり、シミュレーション結果が、設計者の
意図した通りに動作するか否かを判定するために、入力
信号Ａ２０１、Ｂ２０２およびＳ２０３の変化後、出力
信号Ｘ２０４が変化するまでの時間に関する許容範囲Ａ
２０５およびＢ２０６と、比較モード（COMPARE MODE）
２０７、および良否の判定時間（比較時間範囲：COMPAR
E TIME）２０８が記述されている。
容を示す図であり、シミュレーション結果が、設計者の
意図した通りに動作するか否かを判定するために、入力
信号Ａ２０１、Ｂ２０２およびＳ２０３の変化後、出力
信号Ｘ２０４が変化するまでの時間に関する許容範囲Ａ
２０５およびＢ２０６と、比較モード（COMPARE MODE）
２０７、および良否の判定時間（比較時間範囲：COMPAR
E TIME）２０８が記述されている。
【００１９】図２おいて、ここでは、時間的な許容範囲
Ａ２０５およびＢ２０６として最大時間差を５ｎｓ（de
lay MAX 5）とし、最小時間差は、記述が省略してある
が０ｎｓ（delay MIN 0）とする。また、良否の判定時
間２０８は８〜２６ｎｓとし（COMPARE TIME＝8〜2
6）、判定手段として比較モード２０７により、比較対
象信号の信号値と変化時刻の差が許容範囲内であるか否
か比較することにより行なうものとする（例：COMPARE
MODE＝2）。
Ａ２０５およびＢ２０６として最大時間差を５ｎｓ（de
lay MAX 5）とし、最小時間差は、記述が省略してある
が０ｎｓ（delay MIN 0）とする。また、良否の判定時
間２０８は８〜２６ｎｓとし（COMPARE TIME＝8〜2
6）、判定手段として比較モード２０７により、比較対
象信号の信号値と変化時刻の差が許容範囲内であるか否
か比較することにより行なうものとする（例：COMPARE
MODE＝2）。
【００２０】図３はシミュレーション対象電子回路であ
るセレクター論理回路を有するＬＳＩ（Large Scale In
tegration：大規模集積回路）の回路図であり、ゲート
記述ファイル１００に、このＬＳＩ（以下、電子回路３
００という）のゲート接続情報およびゲートディレー値
が格納されている。
るセレクター論理回路を有するＬＳＩ（Large Scale In
tegration：大規模集積回路）の回路図であり、ゲート
記述ファイル１００に、このＬＳＩ（以下、電子回路３
００という）のゲート接続情報およびゲートディレー値
が格納されている。
【００２１】図３において、入力信号Ａ´３０１、Ｂ´
３０２、Ｓ´３０３および出力信号Ｘ´３０４は、それ
ぞれ図２の動作レベル記述ファイル１２０内容である入
力信号Ａ２０１、Ｂ２０２、Ｓ２０３およびの変化後の
出力信号Ｘ２０４に対応している。
３０２、Ｓ´３０３および出力信号Ｘ´３０４は、それ
ぞれ図２の動作レベル記述ファイル１２０内容である入
力信号Ａ２０１、Ｂ２０２、Ｓ２０３およびの変化後の
出力信号Ｘ２０４に対応している。
【００２２】なお、テストデータファイル１１０は論理
シミュレーションのためにゲート記述された電子回路３
００と、電子回路３００の動作を記述した動作レベル記
述ファイル１２０に与えられる入力パターンを格納した
ファイルであり、テスト項目毎に作成される。
シミュレーションのためにゲート記述された電子回路３
００と、電子回路３００の動作を記述した動作レベル記
述ファイル１２０に与えられる入力パターンを格納した
ファイルであり、テスト項目毎に作成される。
【００２３】また、結果ファイルＢ１７０は動作レベル
記述処理部１５０で動作レベル記述ファイル１２０を処
理した結果であり、すでに動作が期待値と同じであるこ
とを確認済みであるものとする。
記述処理部１５０で動作レベル記述ファイル１２０を処
理した結果であり、すでに動作が期待値と同じであるこ
とを確認済みであるものとする。
【００２４】また、動作レベル記述で求めた出力信号Ｘ
２０４の結果は、変化時刻の差が最小値で計算され出力
されるものとしている。
２０４の結果は、変化時刻の差が最小値で計算され出力
されるものとしている。
【００２５】図４は入力信号Ａ２０１（Ａ´２０１
´）、Ｂ２０２（Ｂ´２０２´）およびＳ２０３（Ｓ´
２０３´）に対する出力信号Ｘ２０４（Ｘ´２０４´）
を示すタイムチャート４００である。
´）、Ｂ２０２（Ｂ´２０２´）およびＳ２０３（Ｓ´
２０３´）に対する出力信号Ｘ２０４（Ｘ´２０４´）
を示すタイムチャート４００である。
【００２６】図４において、出力信号Ｘ２０４と出力信
号Ｘ´２０４´が比較対象信号であり、図２における良
否の判定時間（比較時間範囲：COMPARE TIME）２０８の
記述より時刻８〜２６ｎＳであり、比較時間内で比較対
象信号である出力信号Ｘ２０４と出力信号Ｘ´２０４´
の同じ信号値の変化時刻を読み取り、変化時刻の差を求
める。
号Ｘ´２０４´が比較対象信号であり、図２における良
否の判定時間（比較時間範囲：COMPARE TIME）２０８の
記述より時刻８〜２６ｎＳであり、比較時間内で比較対
象信号である出力信号Ｘ２０４と出力信号Ｘ´２０４´
の同じ信号値の変化時刻を読み取り、変化時刻の差を求
める。
【００２７】この場合の変化時刻の差は、１回目＝時刻
３、２回目＝時刻４となり、いずれも変化時刻の許容範
囲２０５内であるため良否判定は、「良」として判定結
果リスト１９０に出力する。
３、２回目＝時刻４となり、いずれも変化時刻の許容範
囲２０５内であるため良否判定は、「良」として判定結
果リスト１９０に出力する。
【００２８】図５は論理シミュレーションシステムの処
理手順の例を示すフローチャートである。以下、図５の
フローチャートに従い、本発明に係る論理シミュレーシ
ョン方法の処理の流れについて説明する。
理手順の例を示すフローチャートである。以下、図５の
フローチャートに従い、本発明に係る論理シミュレーシ
ョン方法の処理の流れについて説明する。
【００２９】まず、比較対象となるゲート記述ファイル
１００の内容とゲート記述ファイル１００への入力とな
るテストデータファイル１１０の内容をそれぞれ入力す
る（ステップ５０１、５０２）。
１００の内容とゲート記述ファイル１００への入力とな
るテストデータファイル１１０の内容をそれぞれ入力す
る（ステップ５０１、５０２）。
【００３０】次に、これらのファイルの内容に従って論
理シミュレーションが実施され（ステップ５０３）、ゲ
ートレベルにおける論理シミュレーション結果が結果フ
ァイルＡ１６０に出力される。
理シミュレーションが実施され（ステップ５０３）、ゲ
ートレベルにおける論理シミュレーション結果が結果フ
ァイルＡ１６０に出力される。
【００３１】次に、ゲートレベルと動作レベルでのシミ
ュレーション結果を比較するため、結果ファイルＡ１６
０からステップ５０３のシミュレーション結果が読み込
まれ、同時に、既に格納されている動作レベルにおける
シミュレーション結果が結果ファイルＢ１７０から読み
込まれる（ステップ５０４）。
ュレーション結果を比較するため、結果ファイルＡ１６
０からステップ５０３のシミュレーション結果が読み込
まれ、同時に、既に格納されている動作レベルにおける
シミュレーション結果が結果ファイルＢ１７０から読み
込まれる（ステップ５０４）。
【００３２】次に、動作レベル記述ファイル１２０を読
み込み、比較処理に必要な比較モード２０７とこの比較
モード２０７に必要な情報を読み込む（ステップ５０
５）。
み込み、比較処理に必要な比較モード２０７とこの比較
モード２０７に必要な情報を読み込む（ステップ５０
５）。
【００３３】ここで、比較モード２０７が比較対象信号
の信号値と変化時刻の一致を比較する場合であれば、
「ステップ５０６：比較モード（１）」とし、また、比
較モード２０７が比較対象信号の信号値と変化時刻の差
が許容範囲内であるか否かを比較する場合であれば、
「ステップ５０７：比較モード（２）」とし、さらに、
比較モード２０７が比較対象信号の信号値と変化順序が
等しいか否かを比較する場合であれば、「ステップ５０
８：比較モード（３）」とする。
の信号値と変化時刻の一致を比較する場合であれば、
「ステップ５０６：比較モード（１）」とし、また、比
較モード２０７が比較対象信号の信号値と変化時刻の差
が許容範囲内であるか否かを比較する場合であれば、
「ステップ５０７：比較モード（２）」とし、さらに、
比較モード２０７が比較対象信号の信号値と変化順序が
等しいか否かを比較する場合であれば、「ステップ５０
８：比較モード（３）」とする。
【００３４】また、比較モード２０７に必要な情報と
は、実施例のように比較モード２０７が「比較モード
（２）」の場合は、変化時刻の許容範囲Ａ２０５または
Ｂ２０６である。
は、実施例のように比較モード２０７が「比較モード
（２）」の場合は、変化時刻の許容範囲Ａ２０５または
Ｂ２０６である。
【００３５】なお、良否の判定時間２０８の指定があれ
ばステップ５０５において比較モード２０７を読み込む
時に同時に読み込むこととする。
ばステップ５０５において比較モード２０７を読み込む
時に同時に読み込むこととする。
【００３６】そして、この比較モード２０７の判定結果
が、「比較モード（１）」（ステップ５０６：ＹＥＳ）
であれば、ステップ５０９に進み、動作レベル記述で指
定された比較時間範囲で比較対象信号の信号値と変化時
刻を比較し、比較結果を判定結果リスト１９０に出力し
（ステップ５１２）、処理を終了する。
が、「比較モード（１）」（ステップ５０６：ＹＥＳ）
であれば、ステップ５０９に進み、動作レベル記述で指
定された比較時間範囲で比較対象信号の信号値と変化時
刻を比較し、比較結果を判定結果リスト１９０に出力し
（ステップ５１２）、処理を終了する。
【００３７】また、比較モード２０７の判定結果が、
「比較モード（２）」（ステップ５０７：ＹＥＳ）であ
れば、ステップ５１０に進み動作レベル記述で指定され
た比較時間範囲で比較対象信号の信号値と変化時刻の差
が許容範囲内であるか否かを比較し、比較結果を判定結
果リスト１９０に出力し（ステップ５１２）、処理を終
了する。
「比較モード（２）」（ステップ５０７：ＹＥＳ）であ
れば、ステップ５１０に進み動作レベル記述で指定され
た比較時間範囲で比較対象信号の信号値と変化時刻の差
が許容範囲内であるか否かを比較し、比較結果を判定結
果リスト１９０に出力し（ステップ５１２）、処理を終
了する。
【００３８】さらに、比較モード２０７の判定結果が、
「比較モード（３）」（ステップ５０８：ＹＥＳ）であ
れば、ステップ５１１に進み、動作レベル記述で指定さ
れた比較時間範囲で比較対象信号の信号値と変化順序が
等しいか否かを比較し、比較結果を判定結果リスト１９
０に出力し（ステップ５１２）、処理を終了する。
「比較モード（３）」（ステップ５０８：ＹＥＳ）であ
れば、ステップ５１１に進み、動作レベル記述で指定さ
れた比較時間範囲で比較対象信号の信号値と変化順序が
等しいか否かを比較し、比較結果を判定結果リスト１９
０に出力し（ステップ５１２）、処理を終了する。
【００３９】これにより、従来、論理変更後の再シミュ
レーション結果を、人手によって確認していた作業から
解放されることになる。
レーション結果を、人手によって確認していた作業から
解放されることになる。
【００４０】
【発明の効果】以上説明したように、本発明によれば、
電子回路の論理接続情報をもとに、この電子回路の動作
を電子計算機上に再現し、電子回路の正常動作時のシミ
ュレーション結果データと、前記電子回路の論理変更後
の再シミュレーション結果データとを比較する場合に、
複数の比較手段（比較モード）を設け、そのうち１つの
比較手段を選択し、前記電子回路の正常動作時のシミュ
レーション結果データと前記電子回路の再シミュレーシ
ョン結果データとを比較するようにしたため、電子回路
の論理修正時に行う再シミュレーション結果の確認工数
を低減することができる。
電子回路の論理接続情報をもとに、この電子回路の動作
を電子計算機上に再現し、電子回路の正常動作時のシミ
ュレーション結果データと、前記電子回路の論理変更後
の再シミュレーション結果データとを比較する場合に、
複数の比較手段（比較モード）を設け、そのうち１つの
比較手段を選択し、前記電子回路の正常動作時のシミュ
レーション結果データと前記電子回路の再シミュレーシ
ョン結果データとを比較するようにしたため、電子回路
の論理修正時に行う再シミュレーション結果の確認工数
を低減することができる。
【００４１】そして、比較対象データの変化時刻が一致
するか否かを比較するモードでは、論理変更後の電子回
路の変化時刻についての不一致点の良否判定を効率良く
行うことができる。
するか否かを比較するモードでは、論理変更後の電子回
路の変化時刻についての不一致点の良否判定を効率良く
行うことができる。
【００４２】また、比較対象データの変化時刻の差が許
容範囲内であるか否かを比較するモードでは、論理変更
後の電子回路の変化時刻についての不一致点の時間的な
許容範囲の良否判定を効率良く行うことができる。
容範囲内であるか否かを比較するモードでは、論理変更
後の電子回路の変化時刻についての不一致点の時間的な
許容範囲の良否判定を効率良く行うことができる。
【００４３】また、比較対象データの変化順序が等しい
か否かを比較するモードでは、論理変更後の電子回路の
変化順序についての不一致点の良否判定を効率良く行う
ことができる。
か否かを比較するモードでは、論理変更後の電子回路の
変化順序についての不一致点の良否判定を効率良く行う
ことができる。
【００４４】これにより、従来、人手によって行ってい
た論理シミュレーションの結果確認工数を低減すること
ができるという効果がある。
た論理シミュレーションの結果確認工数を低減すること
ができるという効果がある。
【図１】本発明を適用した論理シミュレーションシステ
ムの一実施形態を示すシステム構成図である。
ムの一実施形態を示すシステム構成図である。
【図２】実施形態における動作レベル記述ファイルの説
明図である。
明図である。
【図３】実施形態におけるゲート記述ファイルの説明図
である。
である。
【図４】実施形態におけるシミュレーション結果ファイ
ル内のタイムチャートの説明図である。
ル内のタイムチャートの説明図である。
【図５】実施形態における論理シミュレーション方法の
処理手順を示すフローチャートである。
処理手順を示すフローチャートである。
１００…ゲート記述ファイル、１１０…テストデータフ
ァイル、１２０…動作レベル記述ファイル、１３０…論
理シミュレーション処理部、１４０…ゲート記述処理
部、１５０…動作レベル記述処理部、１６０…結果ファ
イルＡ、１７０…結果ファイルＢ、１８０…判定部、１
９０…判定結果リスト。
ァイル、１２０…動作レベル記述ファイル、１３０…論
理シミュレーション処理部、１４０…ゲート記述処理
部、１５０…動作レベル記述処理部、１６０…結果ファ
イルＡ、１７０…結果ファイルＢ、１８０…判定部、１
９０…判定結果リスト。
フロントページの続き (72)発明者 多田 修 神奈川県海老名市下今泉810番地 株式 会社日立製作所 オフィスシステム事業 部内 (72)発明者 横谷 茂樹 神奈川県海老名市下今泉810番地 株式 会社日立製作所 オフィスシステム事業 部内 (56)参考文献 特開 平６−58968（ＪＰ，Ａ) 特開 平１−13481（ＪＰ，Ａ) 特開 平４−172563（ＪＰ，Ａ) 特開 平３−1279（ＪＰ，Ａ) 特開 平４−141775（ＪＰ，Ａ) 特開 平５−143670（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 17/50
Claims (3)
- 【請求項１】 電子回路の論理接続情報をもとに、この
電子回路の動作を電子計算機上に再現し、その再現結果
をシミュレーション結果データとして出力する前記電子
回路の論理シミュレーションを行う方法であって、 前記シミュレーション結果データを比較する複数の比較
手段から１つの比較手段を選択するステップと、 前記選択された比較手段を用いて前記電子回路の正常動
作時のシミュレーション結果データと前記電子回路の再
シミュレーション結果データとを比較するステップと、 比較結果を出力するステップとを備えることを特徴とす
る論理シミュレーション方法。 - 【請求項２】 前記複数の比較手段には、 前記シミュレーション結果データの変化時刻が一致する
か否かを比較する手段と、前記シミュレーション結果デ
ータの変化時刻の差が許容範囲内であるか否かを比較す
る手段とが含まれることを特徴とする請求項１記載の論
理シミュレーション方法。 - 【請求項３】 前記複数の比較手段には、前記シミュレ
ーション結果データの変化時刻の差が許容範囲内である
か否かを比較する手段と、 前記シミュレーション結果データの変化順序が等しいか
否かを比較する手段とが含まれることを特徴とする請求
項１記載の論理シミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10282706A JP3072985B2 (ja) | 1998-10-05 | 1998-10-05 | 論理シミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10282706A JP3072985B2 (ja) | 1998-10-05 | 1998-10-05 | 論理シミュレーション方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5188042A Division JP3056026B2 (ja) | 1993-07-29 | 1993-07-29 | 論理シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11191117A JPH11191117A (ja) | 1999-07-13 |
| JP3072985B2 true JP3072985B2 (ja) | 2000-08-07 |
Family
ID=17656000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10282706A Expired - Lifetime JP3072985B2 (ja) | 1998-10-05 | 1998-10-05 | 論理シミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3072985B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1506976A1 (en) | 2003-08-15 | 2005-02-16 | Henkel Kommanditgesellschaft auf Aktien | Siloxane derivatives of 1,3-oxathiolane-2-thiones, their preparation and use thereof |
-
1998
- 1998-10-05 JP JP10282706A patent/JP3072985B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11191117A (ja) | 1999-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7844929B2 (en) | Optimizing test code generation for verification environment | |
| JP3056026B2 (ja) | 論理シミュレーション方法 | |
| US6339837B1 (en) | Hybrid method for design verification | |
| US5926622A (en) | Efficient regression verification | |
| US7373576B2 (en) | Apparatus, method, and signal-bearing medium embodying a program for verifying logic circuit design | |
| US6615379B1 (en) | Method and apparatus for testing a logic device | |
| US7003743B2 (en) | Method and system of data processor design by sensitizing logical difference | |
| US6681357B2 (en) | MISR simulation tool for memory BIST application | |
| JP3072985B2 (ja) | 論理シミュレーション方法 | |
| JP2755237B2 (ja) | シミュレーション装置およびその方法 | |
| US7051301B2 (en) | System and method for building a test case including a summary of instructions | |
| US20030204388A1 (en) | Automated random verification of complex and structurally-variable systems | |
| JPH0455776A (ja) | 論理集積回路の故障診断装置 | |
| JP3169930B2 (ja) | テストパタン自動生成装置及びテストパタン自動生成方法 | |
| US7047173B1 (en) | Analog signal verification using digital signatures | |
| JPH07121576A (ja) | 故障シミュレーション装置 | |
| JP3144617B2 (ja) | 論理回路の検証方法 | |
| JP3105782B2 (ja) | 電子回路の論理生成方法 | |
| JP3098507B2 (ja) | 論理検証方式及びその方法 | |
| US6581194B1 (en) | Method for reducing simulation overhead for external models | |
| JP2624135B2 (ja) | タイミング解析方法 | |
| JP3171236B2 (ja) | 入力端子競合パターン検出システム | |
| JPH0926986A (ja) | テストパタン生成方法及び遅延検証方法 | |
| JPH0676016A (ja) | 論理シミュレーション方法 | |
| JP2000215225A (ja) | テスト容易化検証システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080602 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080602 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100602 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110602 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120602 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130602 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140602 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |