JP3047881B2 - 半導体装置の製造システム及び半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＳＩウェハを複数の
工程で処理することにより半導体装置を製造する半導体
装置の製造システム及び半導体装置の製造方法に関す
る。

【０００２】

【従来の技術】従来の半導体装置の製造システムにおい
ては、ＬＳＩウエハの回路パターンの異物、変色欠陥、
形状欠陥等の欠陥を外観から検出する外観欠陥検査装置
は、半導体の製造ラインから切り離されたいわゆるオフ
ラインで用いられていた。このようにして用いられてい
た外観検査装置としては、例えば、信学技報ＶＯＬ．8
7，Ｎｏ.132（1987）第３１頁から第３８頁に記載され
たものが知られている。即ち図２３において、ランプ２
で照明したウェハ１上の回路パターンを対物レンズ３を
介してイメージセンサ４で拡大検出し、回路パターンの
濃淡画像を得る。欠陥判定回路６において、検出した濃
淡画像を画像メモリ５に記憶してある一つ前のチップ７
ａ（隣接チップ）の画像と比較し、欠陥判定を行う。検
出した画像は、同時に画像メモリ５に格納し（記憶画
像）、次のチップ７ｂの比較検査に用いる。

【０００３】図２４に欠陥判定の１例を示す。位置合せ
回路６ａにおいて、検出画像と記憶画像を位置合せを
し、差画像検出回路６ｂにより位置合せされた検出画像
と記憶画像の差画像を検出する。これを２値化回路６ｃ
により２値化することにより、欠陥を検出する。上記構
成により検出画像に存在する欠け８ｄが検出される。

【０００４】また、この種の装置として関連するものに
例えばエス・ピー・アイ・イー，オプティカル マイク
ロリソグラフィＶＩ（1987年）第248頁から第255頁（Ｓ
ＰＩＥ Ｖｏｌ．772 Ｏptical Ｍicrolithography
ＶＩ（1987）ｐｐ248−255）等が挙げられる。

【０００５】

【発明が解決しようとする課題】上記従来技術は、対応
するパターンの不一致を欠陥として検出するものであ
り、従って検出した欠陥を他の観察手段、例えば光学顕
微鏡やＳＥＭにより観察しなければ、形状欠陥、変色、
異物といった欠陥の種類を識別することができず、欠陥
の発生源となるウエハ処理装置を細かく管理することが
できないという課題があった。

【０００６】本発明の目的は、ＬＳＩウェハの製造工程
において、ウエハ上に発生する欠陥を致命的な欠陥と致
命的でない欠陥とに識別することにより、各処理装置の
状態を的確に把握することができる半導体装置の製造シ
ステム及び欠陥検査方法を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、被処理基板を処理して半導体装置を製
造する半導体装置の製造システムにおいて、被処理基板
を処理する処理手段と、この処理手段で処理する前に被
処理基板の光学像を検出し、この検出した光学像に基い
て被処理基板上の欠陥を検出する第１の欠陥検出手段
と、この第１の欠陥検出手段により得られる被処理基板
上の欠陥の情報から第１の欠陥検出手段で検出された欠
陥の種類及び発生位置を特定する第１の欠陥判定手段
と、処理手段で処理した後に被処理基板の光学像を検出
し、この検出した光学像に基いて被処理基板上の欠陥を
検出する第２の欠陥検出手段と、この第２の欠陥検出手
段により得られる被処理基板上の欠陥の情報から第２の
欠陥検出手段で検出された欠陥の種類及び発生位置を特
定する第２の欠陥判定手段と、第１の欠陥判定手段と第
２の欠陥判定手段とで特定された欠陥の種類と発生位置
との情報に基づいて被処理基板上に発生した欠陥の致命
性を判定する致命性判定手段とを備えたことを特徴とす
る。

【０００８】また、上記目的を達成するために、本発明
では、被処理基板を複数の処理工程で処理することによ
り半導体装置を製造する半導体装置の製造方法におい
て、複数の工程の内の所定の処理工程で被処理基板を処
理する前に被処理基板上の欠陥を検出する工程と、この
検出した被処理基板上の欠陥の種類及び発生位置を特定
する工程と、所定の処理工程で被処理基板を処理する工
程と、この所定の処理工程で処理した被処理基板上の欠
陥を検出する工程と、この所定の処理工程で処理した後
に検出した欠陥の種類及び発生位置を特定する工程と、
所定の処理工程で処理する前に検出され種類及び発生位
置を特定され欠陥の情報と所定の処理工程で処理した後
に検出され種類及び発生位置を特定された欠陥の情報と
に基いて処理する工程における被処理基板上への欠陥の
発生状態から被処理基板上に発生する致命性欠陥の発生
の状態を監視する工程とを備えたことを特徴とする。ま
た、上記目的を達成するために、本発明では、被処理基
板を複数の工程で処理することにより半導体装置を製造
する半導体装置の製造方法において、被処理基板上の欠
陥を検出し、この検出した欠陥の種類及び発生位置を特
定し、この特定した欠陥の種類及び発生位置を記憶し、
欠陥を検出した被処理基板を複数の工程のうちの所定の
工程で処理し、この所定の工程で処理した被処理基板上
の欠陥を検出し、この検出した欠陥の種類及び発生位置
を特定し、記憶した欠陥の種類及び発生位置の情報と所
定の工程で処理された後に検出された欠陥の種類及び発
生位置の情報とを用いて所定の処理工程における被処理
基板上への致命性欠陥の発生の状態を判定し、この判定
した結果に基づいて所定の処理工程を監視しながら半導
体装置を製造することを特徴とする。

【０００９】

【作用】ＬＳＩウェハの被検査パターンについて、異
物、変色欠陥、形状欠陥等の欠陥を検出し、このウエハ
を追跡して各処理装置毎に検査及び欠陥分類を行ない、
欠陥の座標（ウエハ上での欠陥の発生位置）をチェック
することにより欠陥が各処理装置を経てどのように発生
するかを調べ、また、欠陥を致命的なものと致命的でな
いものとに識別して欠陥の致命性を判定することにより
各処理装置の状態を的確に把握できる。

【００１０】

【実施例】以下、本発明による半導体製造システムに用
いる外観検査装置の一実施例を、図１を用いて説明す
る。Ｘｅランプ１２で照明したウェハ１上の回路パター
ンを対物レンズ３を介してＴＶカメラ１３で拡大検出す
る。ＴＶカメラの出力はＡ／Ｄ変換器１４によりディジ
タル信号に変換される。光電変換器としては、ＴＶカメ
ラ、リニアイメージセンサ等いかなるものでも使用可能
であるが、リニアイメージセンサの場合は、センサの自
己走査及びそれと直角方向に移動するｘｙテーブルによ
りウェハの２次元パターンを検出する。検出した濃淡画
像は、画像メモリ１５ａに記憶されている一つ前のチッ
プの画像と比較され、欠陥判定が行われる。即ち、図２
に示すように、ウェハ上のチップ７内部の位置７ｄの回
路パターンを検出し、これを画像メモリ１５ａに記憶し
た隣のチップの対応する位置７ｃの回路パターンと比較
することにより、欠陥を検出する。

【００１１】まず、図１の位置合せ回路１６で、図３に
図示するような検出画像（ａ）、記憶画像（ｂ）を位置
合せし（図３（ｃ））、図１の差画像検出回路１７によ
り位置合せされた検出画像と記憶画像の差画像を検出す
る（図３の差画像（ｄ））。この差画像（ｄ）を図１の
２値化回路１８により２値化することにより、図３の２
値画像（ｅ）を得る。これにより、検出画像（ａ）に存
在するパターンの断線８ｂを欠陥として検出する。位置
７ｄの回路パターンを検出して得た画像は、新たに画像
メモリ１５ａに記憶され、次のチップの位置７ｅの検査
に用いられる。

【００１２】図２において、欠陥が７ｄの位置にある場
合、７ｃと７ｄの比較においても、７ｄと７ｅの比較に
おいても、欠陥が検出されるので、それぞれの２チップ
比較結果を照合すれば、どのチップに欠陥があったかを
特定することができる。図１のＣＰＵ３１により、この
照合が行われる。

【００１３】２値化回路１８からの信号により、位置７
ｄに欠陥があると判定された場合、ウェハを上下に移動
するＺ制御回路１９によりウェハを移動し、各Ｚ位置で
欠陥部７ｄの画像を検出して、画像を画像メモリ１５ａ
に記憶する。ウェハのｘｙ方向の移動はｘｙ制御回路２
０により行い、欠陥部に対応する良品部例えば位置７ｃ
にウェハを移動し、欠陥部７ｄと同様に各Ｚ位置で良品
部の画像を検出して、画像を画像メモリ１５ｂに記憶す
る。位置合せ回路２１ａでは画像メモリ１５ａに記憶さ
れたＺ＝Ｚ1での欠陥部の画像と画像メモリ１５ｂに記
憶されたＺ＝Ｚ1での良品部の画像を位置合せする。差
画像検出回路２２ａでは、位置合せされた画像の差画像
を検出し、最大値検出回路２３ａにより差画像の欠陥部
の濃淡値が検出される。

【００１４】図４に、この様子を示す。欠陥部の画像
（ａ）と良品部の画像（ｂ）は、位置合せされ、差画像
（ｃ）が得られる。最大値検出回路２３ａにより、差画
像（ｃ）における濃淡の最大値が検出される。欠陥８ｂ
は、良品部との濃淡差が大きいので、上記最大値検出回
路２３ａにより、欠陥８ｂの、良品部との濃淡差を検出
することができる。

【００１５】同様に、画像メモリ１５ａ，１５ｂに記憶
された各Ｚ2〜Ｚｎ位置での欠陥部と良品部の画像を位
置合せ回路２１ｂ…２１ｎで位置合せし、差画像検出回
路２２ｂ…２２ｎで差画像を検出し、最大値検出回路２
３ｂ…２３ｎで差画像の欠陥部の濃淡値が検出される。
画像メモリ１５ａ，１５ｂには、例えば１０２４×１０
２４画素の濃淡画像を、それぞれｎ枚分記憶する。

【００１６】なお、画像メモリ１５ａは、上記多重焦点
画像記憶用以外に、通常の欠陥判定用に、濃淡画像１枚
分を記憶できる容量をもつ。これにより、後述する、欠
陥判定と欠陥分類を交互に行うシーケンスを実現するこ
とが可能になる。

【００１７】また、Ｚ＝Ｚ0での欠陥部の画像と良品部
の画像を位置合せ回路２４で位置合せし、１次微分回路
２５ａでそれぞれの画像の１次微分をとり、これらの差
画像を差画像検出回路２６ａでとった後最大値検出回路
２７ａで差画像の欠陥部の濃淡値を検出する。同様に、
２次微分回路２５ｂで欠陥部の画像と良品部の画像の２
次微分をとり、差画像検出回路２６ｂでこれらの差画像
を検出、最大値検出回路２７ｂで差画像の濃淡値を検出
する。

【００１８】これらの検出値を全て欠陥分類回路３０に
入力する。欠陥分類回路３０では、図１５及び図１７に
基づいて図５に示すように欠陥の種類の判別を行う。こ
れらはソフトウェアにより実現される。

【００１９】次に、上記外観検査装置の動作を説明す
る。

【００２０】対物レンズ３は、そのＮＡが例えば０．８
〜０．９５といった大きな値をもつものとし、解像度は
高く、焦点深度は浅いものを選ぶ。欠陥が検出される
と、この焦点深度の浅い対物レンズを利用して、ウェハ
を上下に例えば０．２μｍきざみで移動させ、ある平面
内にだけ焦点の合った画像を検出する。±０．６μｍの
範囲で画像を検出すると、７組の画像が検出される。

【００２１】欠陥部と良品部の画像の位置合せは、位置
合せ回路１６，２１ａ〜２１ｎ，２４で行われるが、こ
れは例えば信学技報ＶｏＬ、87，Ｎｏ．132（1987）第
３１頁から第３８頁に記載されている方法で実現でき
る。位置合せされた７組の画像の差画像を検出した後、
その濃淡値を検出すると、欠陥が異物の場合は図１６に
示すように合焦面Ｚ0より上側のＺ1，Ｚ2でも比較的大
きな濃淡値をもち、従って欠陥分類回路３０において例
えば図５に示すフローに従って、容易に異物かどうかの
判定ができる。

【００２２】画像の微分は、微分回路２５で行われる
が、例えば２次微分は図６に示すように、４種のエッジ
オペレータ〔１ −２ １〕を画像に施し、それらの最
大値を検出することにより実現できる。

【００２３】図７に、２次微分回路２５ｂの具体構成を
示す。図７（ａ）において、位置合せ回路２４からの、
例えば８ｂｉｔのディジタル画像信号を３段のシフトレ
ジスタ２５０で受け、初段及び第３段の出力は加算器２
５１に、第２段の出力はゲイン２の増幅器２５２にそれ
ぞれ供給される。加算器２５１の出力及び増幅器２５２
の出力は、減算器２５３に加えられる。シフトレジスタ
２５０、加算器２５１、増幅器２５２及び減算器２５３
で、“１，−２，１”なるオペレータが構成されてい
る。

【００２４】図７（ｂ）は、縦、横、斜めの８方向で微
分するための回路で、位置合せ回路２４の出力を３×３
切出し回路２５４に加え、縦、横、斜めの３画素を選択
して４つのオペレータＯＰ１〜ＯＰ４に加え、画像信号
を微分する。各オペレータは、図７（ａ）に図示したも
のと同一でよい。４つのオペレータ出力は、最大値検出
回路２５５に加えられ、これらのうちから最大値が検出
される。

【００２５】微分した後、差画像を検出すると、その濃
淡値は図１７に示すような波形となり、欠陥が変色の場
合は濃淡値が小さくなるので、欠陥分類回路３０により
図５に示すフローに従って容易に変色かどうかの判定が
できる。

【００２６】図１８に、処理のフローを示す。横軸は時
間を示している。同図において画像検出、欠陥判定を繰
返し行い、検査が行われる。画像検出は、図１に示すＴ
Ｖカメラ１３，Ａ／Ｄ変換器１４、画像メモリ１５ａに
より行い、欠陥判定は、位置合せ回路１６、差画像検出
回路１７、２値化回路１８、及び欠陥位置の特定を行う
ＣＰＵ３１により行われる。欠陥が検出された場合、上
記検査を中断し、欠陥部及び対応する良品部の多重焦点
画像を検出する。この画像検出はＴＶカメラ、Ａ／Ｄ変
換器１４、画像メモリ１５ａ，１５ｂを用いて行われ
る。次に、これらの画像の差画像、最大値検出を行う。
これらは、位置合せ回路２１ａ，…，２１ｎ，２４、差
画像検出回路２２ａ，…，２２ｎ，２６ａ，２６ｂ、微
分回路２５ａ，２５ｂ、最大値検出回路２３ａ，…，２
３ｎ，２７ａ，２７ｂにより実現される。各Ｚ位置での
最大値及び微分画像の差画像の最大値がすべて検出され
ると、欠陥分類が行われ、欠陥分類回路３０により異
物、変色、形状欠陥に分類される。そして、再び画像検
出、欠陥判定か、欠陥が検出されるまで繰返し行われ
る。

【００２７】このようにウェハ上の被検査対象パターン
上に存在する欠陥を図２２に示す。即ち、検出対象欠陥
は、回路パターンのふくれ８ａ、断線８ｂ、ショート８
ｃ、欠け８ｄなどの形状欠陥８、変色欠陥９及び異物１
０である。

【００２８】本実施例において用いる外観検査装置で
は、欠陥を検出しては分類するという検査シーケンスを
説明したが、図１９に示すように例えば１枚のウェハに
ついて欠陥を全て検出して、欠陥の位置座標をＣＰＵ３
１にすべて記憶しておき、これに基づいて検査後順次欠
陥を呼び出して欠陥分類を行っても良い。

【００２９】また、欠陥検出と欠陥分類を図２１に示す
ように別の光学系で行い、欠陥検出は低倍で高速に、欠
陥分類は高倍で正確に行うことも可能である。また、照
明はいかなる構成のものであっても適用可能である。

【００３０】図８に、本発明による半導体製造システム
に用いる外観検査装置における多重焦点画像検出の別の
実施例を示す。Ｚ制御回路１９によりウェハ１を上下移
動する代わりに、複数のＴＶカメラ１３ａ，１３ｂ…を
用意し、これを少しずつ光路上離して設置することによ
り、合焦面がＺ3，…，Ｚ-3…の複数の画像を同時に得
ることも可能である。

【００３１】図９に、上記した図８の多重焦点画像検出
の別の実施例を用いた外観検査装置の全体構成を示す。
同図において、合焦点の画像は、カメラ１３ａによって
得られ、Ａ／Ｄ変換器１４ａを経た後、欠陥判定に用い
るべく、画像メモリ１５ａ、及び位置合せ回路１６に入
力される。欠陥分類時は、カメラ１３ａ〜１３ｎによっ
て得られる全ての画像が、画像メモリ１５ａ，１５ｂに
同時に入力される。従って、画像メモリは、ｎ枚の画像
を同時にｗｒｉｔｅ可能であるものとする。ただし、ｒ
ｅａｄは画像を１枚ずつ読み出せれば良い。

【００３２】変色については別の構成により判別するこ
ともでき、図１では変色を判別するため画像を微分した
が、画像認識論（コロナ社）１７頁、１８頁に記載され
ているように、画像をフーリエ変換し、これにフィルタ
をかけた後逆フーリエ変換することにより、回路パター
ンのエッジを強調することもできる。これを用いて、欠
陥部と良品部の差画像を検出し、濃淡値の大小により変
色欠陥を判別することが可能である。

【００３３】また、光学的手段により変色欠陥を判別す
ることも可能である。図１０において、暗視野照明系と
してランプ３２、コンデンサレンズ３３、暗視野照明用
波長選定のための狭帯域フィルタ３４（波長λ1）、リ
ング状開口スリット３５、リング状ミラー３６、放物凹
面鏡３７、また明視野照明系としてランプ３８、コンデ
ンサレンズ３９、波長選定フィルタ４０（波長λ2）、
円形開口スリット４１、ハーフミラー４２、対物レンズ
４３、波長分離ミラー４４、及び暗視野検出用ＴＶカメ
ラ４５、明視野像検出用ＴＶカメラ４６により構成され
た画像検出系において、暗視野照明はフィルタ３４によ
り波長λ1に限定され、放物凹面鏡３７によりパターン
上に周囲斜め方向から照明される。明視野照明はフィル
タ４０により波長λ2に限定され、上方から照明され
る。欠陥部の暗視野画像と良品部の暗視野画像を検出
し、これを図１１に図示する位置合せ回路２４ａで位置
合せし、差画像検出回路２６ａで差画像を検出する。

【００３４】同様に、欠陥部の明視野画像と良品部の明
視野画像を検出し、これを位置合せ回路２４ｂで位置合
せし、差画像検出回路２６ｂで差画像を検出する。最大
値検出回路２７ａ，２７ｂでこれらの差画像の濃淡値を
検出すると、図１２に示すように、欠陥が変色の場合は
形状欠陥、異物に比べ、暗視野照明時の濃淡値が小さく
なり、欠陥分類回路３０において容易に変色が判別でき
る。なお、同図において、位置合せ回路１６、差画像検
出回路１７、２値化回路１８は通常の欠陥判定用のもの
である。

【００３５】また、別の実施例として、上記暗視野画像
の検出の代りに図１３に示す構成要素を用いてもよい。

【００３６】図１３において、Ｓ偏光レーザ４７ａ，４
７ｂにより、Ｓ偏光レーザ光をウェハ１上に角度ψで照
射する。ψは約１度である。ここで照射レーザ光とウェ
ハ法線のなす面に、垂直に振動する偏光をＳ偏光、平行
に振動する偏光をＰ偏光と呼ぶ。このとき、ウェハ上の
回路パターンのうち低段差のものは、その散乱光は偏光
方向が変化せず、実線で示すＳ偏光のまま対物レンズ４
８のほうに進むが、異物或いは高段差の回路パターンに
当ったレーザ光は偏光方向が変化するため、点線で示す
Ｐ偏光成分を多く含んでいる。そこで、対物レンズ４８
の後方にＳ偏光を遮断する偏光板４９を設け、これを通
過した光を光電素子５０で検出することにより、異物及
び高段差の回路パターンエッジからの散乱光を検出す
る。この散乱光信号をＡ／Ｄ変換回路１４によりディジ
タル信号に変換する。検出した信号を、画像メモリ１５
ａに記憶されている一つ前のチップの信号と比較する。
即ち、位置合せ回路２４ａでこれらの信号を位置合せ
し、差信号検出回路２６ａで差信号を検出する。高段差
の回路パターンエッジからの散乱光信号は２つの信号に
共通に含まれるので、差信号には異物からの散乱光信号
だけが含まれる。この差信号を２値化回路２７ａにより
２値化することにより異物が検出でき、欠陥分類を行う
ことができる。

【００３７】次に、上記した本発明による外観検査装置
を用いた半導体装置の製造システムについて、図１４を
用いて説明する。

【００３８】ウェハ上の回路パターンは複数の装置Ａ，
Ｂ，…Ｅにより順次形成される。本構成をもつ外観検査
装置により、ウェハを追跡し、各装置毎に検査及び欠陥
分類を行う。欠陥の座標をチェックすることにより、欠
陥が各装置を経てどのように発生するかが調べられる。
例えば、装置Ｂによる処理を経たウェハを検査し、検出
した欠陥は、前装置Ａからの持込み欠陥と装置Ｂ内で発
生した欠陥からなり、装置Ａによる処理を経た時に検査
して得た欠陥データと照合すれば、装置Ｂ内で発生した
欠陥か前装置からの持込み欠陥かどうかがわかる。ここ
で、前装置Ａからの持込み欠陥のうち、異物については
装置Ｂで形状欠陥或いは変色を引き起こさないものもあ
り、致命的な異物の付着したパターンは必ず次以降の装
置で形状欠陥或いは変色となるが、致命的でない異物の
付着したパターンは以降の装置を経ても形状欠陥等にな
らず、良品である。従って、本構成をもつ外観検査装置
により異物と分類された欠陥について、その座標を記憶
しておき、そのウェハが次の装置を経た後に、再度欠陥
検出、分類を行うことにより、異物の致命性を判定する
ことが可能になる。これにより、製造装置の状態をより
的確に把握することが可能になる。

【００３９】図２０に、上記した本発明による半導体製
造システムにおいて、外観検査装置により異物の致命性
判定を行う構成を示す。同図において、欠陥判定部４０
により欠陥を検出し、その座標を欠陥属性記憶部４２に
より記憶する。検出した欠陥部について、欠陥分類部４
１により欠陥を異物とそれ以外の種類に分類し、欠陥属
性記憶部４２にその座標と対で記憶する。次に、次工程
を経た上記と同一ウェハを検査し、同様に欠陥判定、欠
陥分類を行い、欠陥座標、種類を欠陥属性記憶部４２に
記憶する。前工程で異物と判定された欠陥について、致
命性判定部４３において、その座標を調べ、次工程で形
状欠陥、変色と分類された欠陥を致命性と判定する。

【００４０】以上、本発明の半導体製造システムに用い
る外観検査装置のいくつかの実施例を説明したが、対象
とするウェハの画像を検出し、位置合せすることによ
り、欠陥判定、欠陥分類を行っている。従って、ウェハ
上の回路パターン密度が小さい場所では、位置合せする
２枚の画像の隅に一方でパターンが入り、他方に入らな
いケースが生じ、画像の位置合せが正確にできない場合
がある。そこで、パターンのないエリアについて、ダミ
ーパターンを作り込み、検出した画像に必ずパターンが
入るようにして位置合せできるようにする。ダミーパタ
ーンはいかなる形状であってもよい。このようにして、
ウェハを検査、欠陥分類することにより、プロセス・設
備の歩留り管理に大きく寄与することができる。

【００４１】上記実施例ではウェハについて説明した
が、ＴＦＴや薄膜磁気ヘッド等の半導体製品等について
も適用可能である。

【００４２】

【発明の効果】以上説明したように、本発明によれば外
観検査装置において検出した欠陥を自動で分類し、検出
した異物の致命性を判定できるので、プロセス・設備の
歩留り管理に大きく寄与することができ、ＬＳＩの生産
を高い歩留りで安定に維持することが可能になる。

【図面の簡単な説明】

【図１】本発明による半導体製造システムに用いる被検
査対象パターンの欠陥検出装置の一実施例を示す全体構
成図。

【図２】図１に示す装置において隣接するウェハ上のチ
ップ内部の位置の回路パターンを比較する状態を示す
図。

【図３】図１に示す装置において得られる検出画像、記
憶画像、位置合せ画像、差画像及び２値画像を示す図。

【図４】図１に示す装置においてＺ＝Ｚ1での欠陥部の
画像、良品部の画像、これら位置合せされた差画像及び
該差画像の濃淡波形を示す図。

【図５】図１に示す欠陥分類回路により欠陥の種類の判
別を行うフローを示す図。

【図６】図１に示す微分回路によって行なわれる画像微
分を示す図。

【図７】図１に示す２次微分回路の具体的構成を示す
図。

【図８】図１とは異なる多重焦点画像検出の一実施例を
示す図。

【図９】図８に示す多重焦点画像検出を適用した本発明
による半導体製造システムに用いる被検査対象パターン
の欠陥検出装置の全体構成を示す図。

【図１０】図１と異なり、光学的手段により変色欠陥を
判別する一実施例を示す図。

【図１１】図１０に示す一実施例を適用した全体構成を
示す図。

【図１２】各種欠陥における明視野照明及び暗視野照明
と差画像の濃淡値との関係を示した図。

【図１３】図１０に示す暗視野画像検出とは異なる他の
一実施例を示した概略構成図。

【図１４】本発明による半導体製造システムを示す図。

【図１５】被検査対象パターンに対する合焦点位置関係
を示した図。

【図１６】各種欠陥における合焦点面のＺ位置と差画像
の濃淡値との関係を示す図。

【図１７】各種欠陥における微分の次数と差画像の濃淡
値との関係を示す図。

【図１８】図１に示す装置における処理の一実施例を示
すフロー図。

【図１９】図１８と異なる処理の一実施例を示すフロー
図。

【図２０】外観検査装置を用いて異物の致命性判定を行
う装置の具体的構成を示す図。

【図２１】欠陥検出と欠陥分類とを別の光学系で行う一
実施例を示した概略構成図。

【図２２】被検査対象パターンに存在する各種の欠陥を
示した図。

【図２３】従来技術の被検査対象パターンの欠陥検出装
置の一例を示した図。

【図２４】従来技術の被検査対象パターンの欠陥検出装
置の他の一例を示した図。

【符号の説明】

１…ウェハ、 １３…ＴＶカメラ、 １５…画像メモリ、 １６，２１，２４…位置合せ回路、 １７，２２，２６…差画像検出回路、 ２３，２７…最大値検出回路、 ２５…微分回路、 ３０…欠陥分類回路。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01B 11/00 - 11/30

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】被処理基板を処理して半導体装置を製造す
   る半導体装置の製造システムであって、前記被処理基板
   を処理する処理手段と、該処理手段で処理する前に前記
   被処理基板の光学像を検出し、該検出した光学像に基い
   て前記被処理基板上の欠陥を検出する第１の欠陥検出手
   段と、該第１の欠陥検出手段により得られる前記被処理
   基板上の欠陥の情報から前記第１の欠陥検出手段で検出
   された前記欠陥の種類及び発生位置を特定する第１の欠
   陥判定手段と、前記処理手段で処理した後に前記被処理
   基板の光学像を検出し、該検出した光学像に基いて前記
   被処理基板上の欠陥を検出する第２の欠陥検出手段と、
   該第２の欠陥検出手段により得られる前記被処理基板上
   の欠陥の情報から前記第２の欠陥検出手段で検出された
   前記欠陥の種類及び発生位置を特定する第２の欠陥判定
   手段と、前記第１の欠陥判定手段と前記第２の欠陥判定
   手段とで特定された欠陥の種類と発生位置との情報に基
   づいて前記被処理基板上に発生した欠陥の致命性を判定
   する致命性判定手段とを備えたことを特徴とする半導体
   装置の製造システム。
2. 【請求項２】前記第１の欠陥検出手段と前記第２の欠陥
   検出手段とが、同一の欠陥検出手段であることを特徴と
   する請求項１記載の半導体装置の製造システム。
3. 【請求項３】被処理基板を複数の処理工程で処理するこ
   とにより半導体装置を製造する半導体装置の製造方法で
   あって、前記複数の工程の内の所定の処理工程で被処理
   基板を処理する前に前記被処理基板上の欠陥を検出する
   工程と、該検出した前記被処理基板上の欠陥の種類及び
   発生位置を特定する工程と、前記所定の処理工程で前記
   被処理基板を処理する工程と、該所定の処理工程で処理
   した前記被処理基板上の欠陥を検出する工程と、該所定
   の処理工程で処理した後に検出した欠陥の種類及び発生
   位置を特定する工程と、前記所定の処理工程で処理する
   前に検出され種類及び発生位置を特定され欠陥の情報と
   前記所定の処理工程で処理した後に検出され種類及び発
   生位置を特定された欠陥の情報とに基いて前記処理する
   工程における被処理基板上への欠陥の発生状態から前記
   被処理基板上に発生する致命性欠 陥の発生の状態を監視
   する工程とを備えたことを特徴とする半導体装置の製造
   方法。
4. 【請求項４】前記所定の処理工程で被処理基板を処理す
   る前に前記被処理基板上の欠陥を検出する工程と、前記
   所定の処理工程で処理した前記被処理基板上の欠陥を検
   出する工程とにおいて、前記被処理基板の光学像を検出
   して、該光学像を用いて前記被処理基板上の欠陥を検出
   することを特徴とする請求項３記載の半導体装置の製造
   方法。
5. 【請求項５】前記被処理基板上への欠陥の発生状態に関
   する情報を出力する工程において、前記被処理基板を処
   理する工程における被処理基板上への致命性欠陥の発生
   状態に関する情報を出力することを特徴とする請求項３
   記載の半導体装置の製造方法。
6. 【請求項６】前記被処理基板上への欠陥の発生状態を監
   視する工程において、前記所定の工程で処理する前に検
   出されて異物と特定された欠陥であって、前記所定の工
   程で処理した後に前記被処理基板上で該欠陥と同じ位置
   に検出されて形状欠陥又は変色欠陥と特定された欠陥を
   致命性欠陥と判定することを特徴とする請求項３記載の
   半導体装置の製造方法。
7. 【請求項７】被処理基板を複数の工程で処理することに
   より半導体装置を製造する半導体装置の製造方法であっ
   て、 被処理基板上の欠陥を検出し、 該検出した欠陥の種類及び発生位置を特定し、 該特定した欠陥の種類及び発生位置を記憶し、 前記欠陥を検出した被処理基板を前記複数の工程のうち
   の所定の工程で処理し、 該所定の工程で処理した前記被処理基板上の欠陥を検出
   し、 該検出した欠陥の種類及び発生位置を特定し、 前記記憶した欠陥の種類及び発生位置の情報と前記所定
   の工程で処理された後に検出された欠陥の種類及び発生
   位置の情報とを用いて前記所定の処理工程における前記
   被処理基板上への致命性欠陥の発生の状態を判定し、 該判定した結果に基づいて前記所定の処理工程を監視し
   ながら半導体装置を製造することを特徴とする半導体装
   置の製造方法。
8. 【請求項８】前記特定する欠陥の種類が、異物欠陥、変
   色欠陥又は形状欠陥のうち何れか少なくとも一つを含む
   ことを特徴とする請求項３または７の何れかに記載の半
   導体装置の製造方法。