JP3047260B2

JP3047260B2 - 半導体レーザ駆動装置

Info

Publication number: JP3047260B2
Application number: JP20193691A
Authority: JP
Inventors: 俊彦佐々木; 信介舟木
Original assignee: Konica Minolta Inc
Current assignee: Konica Minolta Inc
Priority date: 1991-08-12
Filing date: 1991-08-12
Publication date: 2000-05-29
Anticipated expiration: 2015-05-29
Also published as: JPH0548181A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体レーザ駆動装置に
関し、詳しくは、半導体レーザ光を、入力画像信号に応
じてパルス幅変調して感光材料上を露光走査させる装置
における前記パルス幅変調技術に関する。

【０００２】

【従来の技術】従来から、半導体レーザ（レーザダイオ
ード；ＬＤ）で発生したレーザ光を、外部に設けた光変
調器によって強度変調して感光材料上を露光走査させ、
階調画像を得るよう構成されたレーザプリンタ等が知ら
れているが、前記外部変調器を用いず半導体レーザに供
給する電流値を直接制御することにより半導体レーザの
光出力を制御し、感光材料上に連続階調を有する画像を
得る方法としては以下のようなものがあった。

【０００３】半導体レーザは、供給される電流値と発生
する光出力との間に一定の特性を有するため、電流値を
要求階調分だけ制御すれば、外部変調器を用いることな
く直接光出力を制御でき、例えば256 階調を得るために
は電流を256 ステップに分解できれば良いことになる
（特開平２−１７５２６５号公報，特開昭６３−１８４
４６０号公報等参照）。

【０００４】また、半導体レーザに供給する電流は一定
として光出力を一定とし、供給電流のパルス幅を画像信
号に応じて変調することでも、外部変調器を用いないで
連続階調が得られる。例えば、特開平３−１６１９０号
公報に開示されている如く、８ビットのディジタル入力
画像信号に対応する256 通りの変調パルス幅は、原発振
の周期を20ns、１画素当たりの記録時間を規定するドッ
トクロックの周期を320ns とし、これを基準ドットクロ
ックとした場合に、以下のようにして得ることができ
る。

【０００５】まず、８ビットのディジタル入力画像信号
の上位４ビットに対応する第１パルス幅（20〜320ns)
は、原発振の１周期を０〜15までカウントすることによ
り、20ns刻みで16通りのパルス幅として得ることができ
る。また、前記ディジタル入力画像信号の下位４ビット
に対応する第２のパルス幅（1.25〜20ns) は、前記原発
振の１周期をディレイラインを用いて1.25ns刻みで16通
りのパルス幅として得ることができる。

【０００６】上記のようにして得られた第１，第２のパ
ルス幅をパルス幅合成回路で合成することにより、８ビ
ットのディジタル入力画像信号に対応する256 通りの変
調パルス幅が得られ、ドットクロックに同期させて前記
変調パルス幅の電流パルス（駆動パルス信号）を半導体
レーザに供給して、感光材料に露光走査させることで、
各画素を256 階調に再生できることになる。

【０００７】ここで、前記ドットクロックは、前記変調
パルス幅を得るのに用いたものと同じ原発振の１周期20
nsをカウンタで分周することで得られる。従って、前記
カウント数を任意に設定することで、20ns単位でドット
クロック周期を変化させることが可能で、前述の320ns
周期の基準ドットクロックを得るには前記原発振の１周
期を16カウント（16分周）することで得ることができ、
また、例えば340ns 周期のドッククロックは前記カウン
ト数を17とし、300ns 周期のドットクロックは前記カウ
ント数を15とすることで得られる。

【０００８】

【発明が解決しようとする課題】ところで、赤，緑，青
などの複数波長のレーザ光を用いて多色記録を可能にし
たレーザプリンタでは、結像レンズ（ｆθレンズ）の屈
折率が波長によって異なるために、色収差が生じるとい
う問題があり、かかる問題点を解消する技術が特開昭６
３−１４８２７５号公報に開示されている。この方法
は、ドットクロックの周期を変化させ、収差をキャンセ
ルする方向にドット位置（ビーム位置）を移動させるも
のである。

【０００９】しかしながら、この技術を特開平３−１６
１９０号公報に開示された方法によるパルス幅変調に適
用すると、画質の低下を来す惧れがあった。その理由を
以下に説明する。例えば、320ns 周期の基準ドットクロ
ックに基づく半導体レーザ光のパルス幅変調において、
20nsの変調パルス幅を設定すると、ドットクロック周期
320ns に対する変調パルス幅のデューティ比は１／16で
ある。これに対し、ドットクロックの周期が320ns から
300ns に変化した場合は、前記デューティ比は１／15と
なり、同じく340ns 周期では１／17と変化してしまう
（図12参照）。

【００１０】一般にパルス幅変調を行ったレーザ光の露
光エネルギは、前記デューティ比に比例する。従って、
変調パルス幅が一定の状態で、ビーム位置を補正するた
めにドットクロックの周期を変化させると、上記の如く
得られる変調パルス幅のデューティが変化し、この結果
正常な階調表現が不可能となる。本発明は上記問題点に
鑑みなされたものであり、半導体レーザのパルス幅変調
において、同じ入力画像信号に対してドットクロックの
周期が変化しても変調パルス幅のデューティ比が一定と
なるように制御することで、精度の良い階調表現が行え
る半導体レーザの駆動装置を提供することを目的とす
る。

【００１１】

【課題を解決するための手段】そのため本発明にかかる
半導体レーザ駆動装置は、半導体レーザ光を入力画像信
号に応じてパルス幅変調する装置であり、図１に示すよ
うに構成される。図１において、ドットクロック発生手
段は、１画素当たりの記録時間を規定するドットクロッ
クとして相互に周期の異なる複数のドットクロックを選
択的に発生させる。

【００１２】一方、入力画像信号変換手段は、ドットク
ロック発生手段で発生したドットクロックの周期に基づ
き、入力画像信号に対して得られる変調パルス幅のドッ
トクロック周期に対するデューティ比が、入力画像信号
に対して一定の関係となるように入力画像信号を変換す
る。そして、駆動パルス信号発生手段は、入力画像信号
変換手段で変換された信号に対応するパルス幅の半導体
レーザ駆動パルス信号を前記ドットクロックを基準とし
て発生させる。

【００１３】ここで、前記入力画像信号変換手段が、前
記ドットクロック発生手段で発生したドットクロックの
周期と基準ドットクロックの周期との比に基づいて入力
画像信号を変換するよう構成すると良い。また、前記駆
動パルス信号発生手段は、図１中点線で示す以下のよう
な手段を含んで構成させることができる。

【００１４】ここで、カウント手段は、前記入力画像信
号変換手段で変換された信号値を一定の単位パルス信号
に同期させてカウントする。そして、パルス幅設定手段
は、カウント手段によるカウントの開始と終了とに基づ
いて半導体レーザ駆動パルス信号のパルス幅を設定す
る。一方、遅延手段は、前記入力画像信号が所定値を越
えるときに前記カウント手段のカウント終了を前記単位
パルス信号の周期の所定整数倍だけ遅延させる。

【００１５】

【作用】ドットクロックの周期が複数種に変化する場合
に、前記周期に関係なく所定の入力画像信号に対して同
じ変調パルス幅（駆動信号のパルス幅）を与えると、ド
ットクロック周期に対する変調パルス幅のデューティ比
が同じ入力画像信号に対して変化してしまう。そこで、
ドットクロックの周期が変化しても、入力画像信号に対
して得られる前記デューティ比が一定となるように、ド
ットクロック周期に応じて入力画像信号を変換し、この
変換後の信号に基づいてパルス幅変調を行わせるように
した。

【００１６】ここで、実際のドットクロックの周期と基
準ドットクロックの周期との比に基づいて入力画像信号
を変換させるようにすれば、入力画像信号に対するデュ
ーティ比の関係を、基準ドットクロックの場合に一致さ
せることが可能となる。また、変換後の信号値を、一定
の単位パルス信号に同期させてカウントさせ、このカウ
ントの開始と終了とに基づいて、変換後の信号値に対応
する変調パルス幅を得る構成において、前記カウントの
終了を、入力画像信号が所定値を越えるときに単位パル
ス信号の周期の所定整数倍だけ遅延させるように構成
し、これにより、所定値を越える入力画像信号のときに
カウント手段における最大カウント数に対応するパルス
幅よりも前記遅延時間分だけ長いパルス幅を得られるよ
うにした。

【００１７】

【実施例】以下に本発明の実施例を説明する。尚、本実
施例にかかる半導体レーザ駆動装置は、半導体レーザ光
を感光材料上に露光走査して階調画像を得るためのレー
ザプリンタ等に適用される半導体レーザ駆動装置であ
り、半導体レーザ光を入力画像信号に応じてパルス幅変
調するよう構成される。ここで、前記入力画像信号は８
ビットディジタル信号であり、また、変調パルス幅及び
１画素の記録時間を規定するドットクロックＰＸを得る
ための原発振ＣＬＫを50ＭＨｚ（20ns周期) とする。

【００１８】第１実施例におけるハードウェア構成を図
２に従って説明する。入力画像信号変換手段としての変
換テーブル１には、ディジタル入力画像信号と共に、変
換テーブル選択信号が入力される。また、前記変換テー
ブル１には、基準ドットクロックＰＸ１（320ns 周期),
ドットクロックＰＸ２（300ns 周期)それぞれに対応す
る２つの変換テーブルＬＵＴ１，ＬＵＴ２が予め設定さ
れており、変換テーブル選択信号に応じて何れか一方の
変換テーブルＬＵＴ１，ＬＵＴ２を選択し、この選択さ
れた変換テーブルＬＵＴ１，ＬＵＴ２を用いて、８ビッ
トのディジタル入力画像信号を同じく８ビットの画像信
号に変換する。

【００１９】尚、前記変換テーブル１には、例えばＥＰ
ＲＯＭを用い、アドレスを入力データ、そのアドレスが
指定する値を出力データとすることで、データ変換を行
うよう構成される。ドットクロック発生手段としてのド
ットクロック発生器２は、16進アップカウンタで構成さ
れ、入力されるドットクロック選択信号に従い、原発振
ＣＬＫのカウント数を15又は16とすることで、300ns 周
期のドットクロックＰＸ２及び320ns 周期の基準ドット
クロックＰＸ１を選択的に発生させる。

【００２０】前記変換テーブル１で変換された８ビット
の信号は、上位４ビットと下位４ビットとに分けられ、
上位４ビットは第１パルス幅発生回路３に入力されて、
上位４ビットに対応する16通りの第１パルス幅が出力さ
れ、下位４ビットは第２パルス幅発生回路４に入力され
て、下位４ビットに対応する16通りの第２パルス幅が出
力される。

【００２１】前記第１パルス幅及び第２パルス幅は、パ
ルス幅合成回路５にそれぞれ入力されて合成されること
によって16×16＝256 通りの変調パルス幅を得ることが
でき、かかる変調パルス幅の駆動パルス信号（電流パル
ス信号）を図示しない半導体レーザに供給して、半導体
レーザ光をパルス幅変調する。尚、上記第１パルス幅発
生回路３，第２パルス幅発生回路４及びパルス幅合成回
路５によって、本実施例における駆動パルス信号発生手
段が構成される。

【００２２】前記第１パルス幅発生回路３は、カウント
手段としての分周器６，ロード信号発生回路７，パルス
幅設定手段としての第１パルス幅発生器８によって構成
される。前記分周器６は16進ダウンカウンタで構成さ
れ、そのロード入力端子には前記変換テーブル１で変換
された８ビット信号の上位４ビットの信号が入力され、
後述するロード信号発生回路７で発生したロード信号Ｌ
Ｄにより、その値が分周器６にロードされ、50ＭＨｚで
カウントダウンされる。そして、前記16進ダウンカウン
タは、カウントを終了すると、キャリー信号ＣＡＲＲＹ
を発生させる。

【００２３】ロード信号発生回路７は、原発振ＣＬＫの
立ち上がりで変化するＤフリップフロップ（ＤＦ／Ｆ）
７ａと論理積回路（ＡＮＤ回路）７ｂとによって構成さ
れる。ここでは、前記ドットクロック発生器２で発生し
たドットクロックＰＸを、ＤＦ／Ｆ７ａで原発振の１パ
ルス（20ns) 分だけ遅延させた信号ＰＸ’の反転出力
と、ドットクロックＰＸとの論理積をとって、ドットク
ロックＰＸの立ち上がりに同期して立ち上がるロード信
号ＬＤを出力する。

【００２４】第１パルス幅発生器８には、原発振ＣＬＫ
の立ち上がりで変化するＪ・Ｋフリップフロップ（Ｊ・
ＫＦ／Ｆ）が用いられ、このＪ・ＫＦ／ＦのＪ入力端子
（セット端子）には、前記分周器（16進ダウンカウン
タ）６からのキャリー信号ＣＡＲＲＹが入力され、ま
た、Ｋ入力端子（リセット端子）には、前記ロード信号
発生回路７からのロード信号ＬＤが入力されるようにな
っており、ロード信号ＬＤの立ち下がりに同期して立ち
上がり、キャリー信号ＣＡＲＲＹの立ち下がりに同期し
て立ち下がる入力画像信号の上位４ビットに対応する第
１のパルス幅を発生する（図３参照）。

【００２５】一方、前記第２パルス幅発生回路４も、前
記第１パルス幅発生回路３と略同様な要素によって構成
され、本実施例では詳細な説明を省略するが、第１パル
ス幅発生回路３が原発振ＣＬＫを単位パルス信号とし
て、該単位パルス信号をカウントすることで20ns刻みに
16通りの第１のパルス幅を発生させるのに対し、第２パ
ルス幅発生回路４では、前記原発振ＣＬＫの１パルス20
nsをディレイラインを用いることで16分割し、この16分
割して得られるパルス幅1.25nsの単位パルス信号に基づ
いて1.25ns刻みで16通りの第２のパルス幅を得るように
なっており、ドットクロックＰＸに同期してカウントを
開始させて、カウント開始と終了とに基づいて第２のパ
ルス幅を設定する作用は、前記第１パルス幅発生回路３
と同様に行われるものとする。

【００２６】次に、本発明の特徴である変換テーブル１
（入力画像信号変換手段）を用いた画像信号変換につい
て詳細に説明する。本実施例において、変調パルス幅を
刻む最小単位パルス幅は、原発振ＣＬＫ50ＭＨｚに基づ
いて1.25ns(20ns/16) に設定されているから、基準ドッ
トクロックＰＸ１及びドットクロックＰＸ２を前記最小
単位パルス幅でカウントすると、それぞれ256 ，240 階
調分のパルス幅に相当することになる。即ち、基準ドッ
トクロックＰＸ１では、1.25ns刻みでパルス幅をステッ
プ的に変化させることで、256 通りの変調パルス幅を与
えることができるので、変換テーブルＬＵＴ１は入力画
像信号をそのまま出力させる無変換の構成で良い。尚、
尚、このＬＵＴ１はデータ変換を行わないので、ドット
クロックとしてＰＸ１が選択されたときには、入力画像
信号を変換テーブル１を通さずにそのまま第１，第２パ
ルス幅発生回路へ入力させるよう構成しても良い。

【００２７】一方、基準周期よりも周期の短いドットク
ロックＰＸ２を用いる場合に、入力画像信号を変換しな
いで用いると、０〜239 の画像信号に対しては、変調パ
ルス幅が1.25ns刻みで与えられるため、変調パルス幅の
ドットクロック周期に対するデューティ比に比例する露
光エネルギは基準ドットクロックＰＸ１の場合よりも増
大変化してしまう（図４参照）。

【００２８】そこで、ドットクロックＰＸ２を用いた場
合であっても、入力画像信号に対して得られる変調パル
ス幅のドットクロック周期に対するデューティ比が一定
になるように、変換テーブルＬＵＴ２で入力画像信号を
変換する。図４に示すように、各入力画像信号に対して
得られる露光エネルギは、基準ドットクロックＰＸ１で
制御される値が正常である。例えば、入力画像信号ｄ１
で得られる露光エネルギとして、基準ドットクロックＰ
Ｘ１を用いた場合の値ｐ１とすると、ドットクロックＰ
Ｘ２を用いた場合のｐ２は、デューティ比の増大により
前記ｐ１よりも大きくなる。ここで、ドットクロックＰ
Ｘ２を用いた場合に、前記露光エネルギがＰ１となる信
号はｄ２である。従って、入力画像信号がｄ１であると
きに、この信号をｄ２に変換すれば、そのときのデュー
ティ比は基準ドットクロックＰＸ１を用いた場合と一致
する。

【００２９】しかしながら、本実施例では扱う信号はデ
ィジタルであるから、実際には前記ｄ２に近い整数値に
変換されるよう設定することになる。具体的には、図５
に示すように、０〜255 までの256 通りの入力画像信号
を、量子化ステップ数を減少させて０〜239 までの240
通りの画像信号に変換すれば、ドットクロックＰＸ２を
用いたときにも、基準のドットクロックＰＸ１を用いた
ときと略同じ階調（デューティ比）を得ることができる
ことになる。

【００３０】ここで、図５の信号変換特性において、基
準ドットクロックＰＸ１を用いた無変換のときには、そ
の傾き（変換後の画像信号／入力画像信号）は１である
のに対し、ドットクロックＰＸ２に対応する変換では、
前記傾きがドットクロックＰＸ２の周期300ns ／基準ド
ットクロックＰＸ１の周期320ns ＝0.9375となる。従っ
て、入力画像信号をｄｉ(n)、変換後の画像信号をｄｏ
(n) とすると、ｄｏ(n) ＝0.9375×ｄｉ(n) (n＝０〜25
5 ）なる演算を行うことによって、露光エネルギ (デュ
ーティ比) を一定にするための変換が行えることにな
る。

【００３１】但し、前記入力画像信号ｄｉ(n) 及び変換
後の画像信号ｄｏ(n) は、ディジタル値であるから、予
め前記演算を行って小数点以下の値を切り捨てるか又は
繰り上げるかして、ディジタル入力画像信号ｄｉ(n) に
対応する変換ディジタル信号ｄｏ(n) を設定し、かかる
設定結果に基づいて変換テーブルＬＵＴ２を決定する。
尚、前記変換テーブルＬＵＴ２においては、ｄｏ(0) ＝
０、ｄｏ(255) ＝239となるようにする。

【００３２】図６に前記ドットクロックＰＸ２を用いる
場合の入力画像信号の変換テーブルＬＵＴ２の様子を示
してある。図６において、ノーマルは、入力画像信号を
そのまま変換出力として出す基準ドットクロックＰＸ１
用の無変換テーブルＬＵＴ１における変換出力を示し、
基準ドットクロックＰＸ１を用いる場合には、入力画像
信号に対してこのノーマルの信号を出力させるようにす
る。

【００３３】また、図６中の算出値は、実際の変換には
関係のないものであるが、変換テーブルの設定の様子を
説明するために示したものであり、前記ｄｏ(n) ＝0.93
75×ｄｉ(n) の算出結果である。尚、前記算出値は小数
点以下２位を四捨五入してある。そして、変換値は、ド
ットクロックＰＸ２を用いたときに、入力画像信号をこ
の変換値に変換して出力させるものであり、前記算出値
の小数点以下を処理することによって、０〜255 の入力
画像信号が０〜239 の出力に変換されるようにしてあ
る。上記のような信号数の縮減は、図６の点線で囲まれ
る斜線部分において、隣接する２つの入力画像信号に対
して、同一の出力信号を充当させることによって実現さ
れており、かかる同一出力信号を充当させる部分を、略
均等に16カ所分散設定することで、信号数を16個だけ減
少させる変換を行える。

【００３４】上記のような変換テーブルＬＵＴ２によっ
て変換された値に基づいて変調パルス幅を発生させるよ
うにすれば、ドットクロックＰＸ２（300ns)を用いた場
合にも、基準ドットクロックＰＸ１（320ns)を用いたと
きと略同程度の露光エネルギを得ることができ、ドット
クロックＰＸの周期が変更されても、入力画像信号に対
して得られる露光エネルギを一定に保って、画質を向上
させることができる。

【００３５】尚、上記実施例では、入力画像信号が256
階調であるため、256 階調の分解が可能な320ns 周期の
ドットクロックを基準としたが、320ns,300ns,280ns の
３種類の周期のドットクロックＰＸを発生させる構成と
し、ここで、300ns 周期のドットクロックＰＸを基準
として用いて、より長い320ns 周期のドットクロックＰ
Ｘと、より短い280ns 周期のドットクロックＰＸとを
使い分けることで、300ns 周期のドットクロックＰＸを
用いた標準的なビーム位置に対して、ビーム位置を前方
又は後方にずらす補正を行わせることもできる。

【００３６】かかる構成において、標準の300ns 周期の
ドットクロック又はより短い280ns周期のドットクロッ
クを用いるときには、入力画像信号値ｄｉ(n) を縮減さ
せる変換（300ns では０〜255 →０〜239 、280ns では
０〜255 →０〜223)を行わせれば良く、前記280ns 周期
のドットクロックにおける変換後の画像信号値ｄｏ(n)
は、変換式ｄｏ(n) ＝ｄｉ(n) ×（280ns ／320ns)によ
り算出され（但し、ｎ＝０〜255 ）、これに近い整数値
をあらためてｄｏ(n) として変換テーブルを設定させ
る。但し、基準を300ns とすることで、320ns を基準と
する場合に比べ標準階調数が減少するから、画質が若干
低下することになる。

【００３７】ところで、上記実施例では、320ns 周期の
基準ドットクロックＰＸ１よりも周期の短いドットクロ
ックＰＸ２を発生させる構成であったが、基準ドットク
ロックＰＸ１よりも長い周期のドットクロックＰＸ３を
発生させる構成の第２実施例について以下に述べる。例
えば320ns 周期の基準ドットクロックＰＸ１よりも長い
340ns 周期のドットクロックＰＸ３を発生させる構成と
すると、原発振ＣＬＫに基づく最小単位パルス幅1.25ns
であるため、前記ドットクロックＰＸ３の周期内で1.25
ns刻みに272通りのパルス幅を得ることができる。しか
し、入力画像信号は８ビットで256 階調であるから、入
力画像信号そのままでは前記272 通りのパルス幅を得る
ことができない。このため、前述の第１実施例とは逆
に、信号値を256 から272 に増大させる変換を変換テー
ブル１において行わせる必要があるが、分周器６におけ
る最大カウント数が16であるから、前述のように信号値
を増大させる変換を行った結果をそのままカウントさせ
ることができない。

【００３８】即ち、第１実施例の図２の構成では、20〜
320ns の範囲でしか第１のパルス幅を変化させることが
できず、340ns 周期のドットクロックＰＸ３を用いたと
きに、入力画像信号に対応する変調パルス幅のドットク
ロック周期に対するデューティ比を一定にするために入
力画像信号を変換し、０〜340ns の範囲の変調パルス幅
を得ることができない。

【００３９】そこで、この問題を解決する第２実施例を
図７に示す。図７において、図２と同一要素には同一符
号を付してその詳細な説明は省略する。ここで、変換テ
ーブル１には、基準ドットクロックＰＸ１（320ns 周
期),ドットクロック(340ms周期) それぞれに対応する２
つの変換テーブルＬＵＴ1 ，ＬＵＴ３が予め設定されて
おり、第１実施例の場合と基本的には同様である。しか
し、第２実施例では、変換テーブル１は入力画像信号を
変換して出力すると同時にキャリー選択信号ＥＲを出力
する。このキャリー選択信号ＥＲは、ドットクロックＰ
Ｘとして基準のＰＸ１が選択された場合には、常にハイ
レベルとなり、ＰＸ３が選択された場合には、入力画像
信号が後述する所定の値（239 ）以内の場合はハイレベ
ルとなるが、前記所定の値を越えるときにはローレベル
となるようにしてある。

【００４０】図２に示した第１実施例に対して、図７に
示される第２の実施例では、第１パルス幅発生回路３の
中に、遅延手段としての遅延回路９とセレクタ回路10と
が追加されている。前記遅延回路９は、Ｄフリップフロ
ップによって構成され、分周器６でカウントを終了した
ときに出力されるキャリー信号ＣＡＲＲＹを入力とし
て、原発振ＣＬＫの１周期分（20ns) だけ遅延させた遅
延キャリー信号ＣＡＲＲＹ’を出力する。

【００４１】また、セレクタ回路10は、２つの論理積
（ＡＮＤ）回路10ａ，10ｂと、論理和（ＯＲ）回路10ｃ
とによって構成される。前記論理積回路10ａには、遅延
回路９で遅延された遅延キャリー信号ＣＡＲＲＹ’と、
変換テーブル１からのキャリー選択信号ＥＲの反転出力
とが入力され、また、論理積回路10ｂには、分周器６か
らのキャリー信号ＣＡＲＲＹと変換テーブル１からのキ
ャリー選択信号ＥＲとが入力されるようになっており、
論理和回路10ｃには、前記論理積回路10ａ，10ｂの出力
がそれぞれに入力される。

【００４２】以上のように構成することで、前記セレク
タ回路10における論理和回路10ｃからは、キャリー選択
信号ＥＲがローレベルであるときに、遅延キャリー信号
ＣＡＲＲＹ’が出力される一方、キャリー選択信号ＥＲ
がハイレベルであるときに、ＣＡＲＲＹがそのまま出力
される。従って、ドットクロックＰＸ３を用いるとき
に、変換テーブル１に入力される入力画像信号が所定値
を越えるときには、20nsだけ遅延されたキャリー信号に
基づいて第１パルス幅発生器８における第１のパルス信
号が発生することになり、第１パルス信号のパルス幅
が、分周器６で最大カウント数16がカウントされた場合
よりも20nsだけ延びることになる（図８参照）。

【００４３】次に、前記遅延特性及び変換テーブル１に
おける変換特性について詳細に説明する。基準ドットク
ロックＰＸ１を用いる場合には、前述の第１実施例と同
様に、入力画像信号をそのまま出力する無変換で良い。
また、遅延回路９を用いることなく、分周器６でのカウ
ント終了時に出力されるキャリー信号ＣＡＲＲＹに基づ
いて所期の第１パルス幅を得ることができる。

【００４４】しかし、入力画像信号を変換せずにドット
クロックＰＸ３を用いる場合は、ＰＸ２を用いた場合と
逆にドットクロックＰＸの周期が増加するために、変調
パルス幅のドットクロック周期に対するデューティ比は
減少し、同じ入力画像信号に対して得られる露光エネル
ギが減少する。そこで、基準ドットクロックＰＸ１では
入力画像信号０〜255 に対し０〜320nsの変調パルス幅
を得ていたのに対し、ドットクロック周期の増加に対応
し、この入力画像信号をＬＵＴ３で変換することで新た
な０〜340ns の変調パルス幅を得るようにする。このこ
とにより、ドットクロックＰＸ３を用いた場合でも、前
記デューティ比は変化せず、適正な露光エネルギが得ら
れる。以下にその方法を示す。

【００４５】基準のドットクロックＰＸ１を用いた場合
とドットクロックＰＸ３を用いた場合とでの露光エネル
ギの偏差を補正するためには、基準よりも短い周期のド
ットクロックＰＸ２を用いる場合と同様にして、以下の
式を満足させる変換を行えば良い。ｄｏ(n) ＝｛340ns(272 階調)/320ns(256 階調) ｝×ｄｉ(n) ＝1.0625×ｄｉ(n) (n ＝０〜255 ）ここで、変換テーブル１から０〜271 の画像信号を出力
できれば良いが、本実施例では８ビット信号を基本とし
ており、分周器６での最大カウント数が16であり、変換
テーブル１からは０〜255 の画像信号しか出力させるこ
とができない。このため、上式で255 を越える値に変換
される画像信号については対応できない。

【００４６】そこで、まず、上式で変換出力値ｄｏ(n)
が最大値の255 になる入力画像信号ｄｉ(n) を求める
と、入力画像信号が239 のときに上式によって255 の出
力を得るから、入力画像信号０〜239 については、これ
を前記変換式に基づいて０〜255 に変換し、キャリー選
択信号ＥＲはハイレベルのままにする。具体的には、変
換後の出力値の偏差が最低１となり、また、前記偏差が
２となる部分（入力画像信号０〜240 内で15カ所）が偏
りなく設けられるように、前記変換式ｄｏ(n) ＝1.0625
×ｄｉ(n) における算出値の小数点以下を処理して、変
換テーブルＬＵＴ３を得る（図９，図10参照）。

【００４７】次に、入力画像信号のうち239 を越える信
号240 〜255 について述べる。この入力画像信号は、８
ビットの制約がなければ256 〜271 に変換されれば良
い。しかし、上記のように変換出力は０〜255 に限られ
るから、図９及び図10に示すように、この部分の変換
を、入力画像信号224 〜239 と全く同じ値を当てはめ、
同時にキャリー選択信号ＥＲをローレベルにするように
した。このようにすることで、入力画像信号240 〜255
に対しては、321.25〜340 nsの変調パルス幅が割当てら
れるようになる。従って、入力画像信号０〜255 に対す
る第１パルス幅を20〜340 nsに変化させることができる
ようになる。

【００４８】かかる構成によって、基準ドットクロック
ＰＸ１よりも周期の長いドットクロックＰＸ３を用いる
場合であっても、大きなハードウェアの変更を行わず、
基準ドットクロックＰＸ１を用いるときと同じデューテ
ィを得ることができ、以て、略同様な階調を得ることが
できる。尚、上記第２実施例では、図９に示すように、
偏差が２となる部分を同図点線内のように均等に配置し
ているが、感光材料の露光エネルギに対する濃度特性
が、図11に示すような場合、図11の斜線部に相当する部
分（露光エネルギの変化に対して濃度変化の鈍い部分）
に偏差設定部を集中させる配置としても良い。

【００４９】また、上記実施例においては、図９及び図
10に示すように、変換テーブルＬＵＴ３における変換と
して、入力画像信号240 〜255 に対し、入力画像信号が
224〜239 である場合の変換と同じ値を割当て、このと
きキャリー選択信号ＥＲをローレベルにするようにして
いる。しかし、図10の点線に示す如く、この同じ値を割
り当てるべき入力画像信号は必ずしも240 〜255 である
必要はなく、例えば入力画像信号16〜31に対して入力画
像信号が０〜15であるときと同じ変換値を割当て、入力
画像信号が16以上の値に対してキャリー選択信号ＥＲを
ローレベルとしても良いし、また、入力画像信号32〜47
に対して入力画像信号が16〜31であるときと同じ変換値
を割当て、入力画像信号が32以上の値に対しキャリー選
択信号ＥＲをローレベルとしても良く、キャリー信号Ｃ
ＡＲＲＹ信号を遅延させる信号範囲は任意に設定でき
る。

【００５０】また、上記実施例では、カウントの終了を
遅らさせ320ns(原発振の16分周) よりも長い変調パルス
幅(340ns)を得るために、キャリー信号ＣＡＲＲＹを遅
らせるハードウェアとなっている。しかし、キャリー選
択信号ＥＲがローレベルとなったとき、原発振ＣＬＫの
１周期時間だけ16分周器のカウントを止める構成として
も良い。また、分周器６として17分周器を用いても良
い。

【００５１】更に、基準ドットクロックＰＸ１よりも、
原発振ＣＬＫの２周期時間だけ長い360ns 周期のドット
クロックを発生させる場合には、更に、遅延回路を追加
し、キャリー信号を最高40ns（単位パルス信号としての
原発振ＣＬＫの２周期分）だけ遅延させれば良い。ま
た、上記第１，第２実施例では、所定のドットクロック
ＰＸ２，ＰＸ３に対してそれぞれ１つずつ変換テーブル
ＬＵＴ２，ＬＵＴ３が設定されるようにしたが、変換テ
ーブルＬＵＴ２上で変換値が連続するところ、又は、変
換テーブルＬＵＴ３上で変換値が１つ飛びとなる部分の
位置を異ならせた変換テーブルを１つのドットクロック
ＰＸに対して複数備えるようにして、これら複数の変換
テーブルがランダムに選択されるようにして、入力画像
信号を変換して用いるための階調減少又は階調の飛びが
規則的に発生しないようにすることもできる。

【００５２】また、本実施例では、320ns 周期の基準ド
ットクロックＰＸ１に対して、より短いドットクロック
ＰＸ２を発生させる場合と、より長いドットクロックＰ
Ｘ３を発生させる場合とに分けて説明したが、これらを
合体させ、ドットクロックとして320ns のものを標準と
して用い、340ns 及び300ns のドットクロックＰＸ３，
ＰＸ２を選択的に用いてビーム位置の修正を行わせる構
成であっても良い。

【００５３】更に、本実施例に示したような半導体レー
ザの駆動パルス信号（パルス電流）のパルス幅変調にお
いて、電流値をステップ的に変化させ、各電流値毎にパ
ルス電流のパルス幅変調を行う構成であっても良い。

【００５４】

【発明の効果】以上説明したように本発明によると、パ
ルス幅変調された半導体レーザ光を用いて走査露光する
とき、ドットクロックの周期が変化しても、入力画像信
号に対応する変調パルス幅のドットクロック周期に対す
るデューティ比を一定に保てるという効果がある。

【００５５】また、ディジタル画像信号値をカウントし
て変調パルス幅を得る構成としたときに、前記カウント
による最大カウント数を上回るパルス幅を発生させるこ
とが容易にでき、特に、ドットクロック周期を基準より
も長い設定するときに、ハードウェアの大幅な変更を行
うことなく、所期の変調パルス幅が得られるという効果
がある。

【図面の簡単な説明】

【図１】本発明の基本構成を示すブロック図。

【図２】本発明の第１実施例のシステムブロック図。

【図３】第１実施例におけるパルス幅変調の特性を示す
タイムチャート。

【図４】ドットクロックの周期変化による露光エネルギ
の変化の様子を示す線図。

【図５】第１実施例における入力画像信号の変換特性を
示す線図。

【図６】第１実施例における変換テーブルＬＵＴ１，Ｌ
ＵＴ２の様子を示す図。

【図７】本発明の第２実施例のシステムブロック図。

【図８】第２実施例におけるパルス幅変調の特性を示す
タイムチャート。

【図９】第２実施例における変換テーブルＬＵＴ１，Ｌ
ＵＴ３の様子を示す図。

【図10】第２実施例における入力画像信号の変換特性を
示す線図。

【図11】感光材料における露光エネルギと濃度との関係
の一例を示す線図。

【図12】ドットクロックの周期を変化させた場合のデュ
ーティ比の変化を説明するための線図。

【符号の説明】

１変換テーブル２ドットクロック発生器３第１パルス幅発生回路４第２パルス幅発生回路５パルス幅合成回路６分周器７ロード信号発生回路８第１パルス幅発生器９遅延回路 10 セレクタ回路

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) B41J 2/44 H01S 5/042

Claims

(57)【特許請求の範囲】

【請求項１】半導体レーザ光を入力画像信号に応じてパ
ルス幅変調するよう構成された半導体レーザ駆動装置で
あって、１画素当たりの記録時間を規定するドットクロックとし
て相互に周期の異なる複数のドットクロックを選択的に
発生させるドットクロック発生手段と、該ドットクロック発生手段で発生したドットクロックの
周期に基づき、入力画像信号に対して得られる変調パル
ス幅のドットクロック周期に対するデューティ比が、入
力画像信号に対して一定の関係となるように入力画像信
号を変換する入力画像信号変換手段と、該入力画像信号変換手段で変換された信号に対応するパ
ルス幅の半導体レーザ駆動パルス信号を前記ドットクロ
ックを基準として発生させる駆動パルス信号発生手段
と、を含んで構成されたことを特徴とする半導体レーザ駆動
装置。
【請求項２】前記入力画像信号変換手段が、前記ドット
クロック発生手段で発生したドットクロックの周期と基
準ドットクロックの周期との比に基づいて入力画像信号
を変換するよう構成されたことを特徴とする請求項１記
載の半導体レーザ駆動装置。
【請求項３】前記駆動パルス信号発生手段が、前記入力画像信号変換手段で変換された信号値を一定の
単位パルス信号に同期させてカウントするカウント手段
と、該カウント手段によるカウントの開始と終了とに基づい
て半導体レーザ駆動パルス信号のパルス幅を設定するパ
ルス幅設定手段と、前記入力画像信号が所定値を越えるときに前記カウント
手段のカウント終了を前記単位パルス信号の周期の所定
整数倍だけ遅延させる遅延手段と、を含んで構成されたことを特徴とする請求項１又は２の
いずれかに記載の半導体レーザ駆動装置。