JP2939811B2 - ディジタルフィルタ - Google Patents
ディジタルフィルタInfo
- Publication number
- JP2939811B2 JP2939811B2 JP21436689A JP21436689A JP2939811B2 JP 2939811 B2 JP2939811 B2 JP 2939811B2 JP 21436689 A JP21436689 A JP 21436689A JP 21436689 A JP21436689 A JP 21436689A JP 2939811 B2 JP2939811 B2 JP 2939811B2
- Authority
- JP
- Japan
- Prior art keywords
- filter
- dimensional
- output
- digital filter
- multiplexer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Processing (AREA)
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
本発明は、２次元のフィルタリング機能と２種類以上
の１次元のフィルタリング機能とを具えた非巡回型のデ
ィジタルフィルタに関するものである。
の１次元のフィルタリング機能とを具えた非巡回型のデ
ィジタルフィルタに関するものである。
ディジタルの画像データを高速で処理するディジタル
フィルタとして、非巡回型のディジタルフィルタが知ら
れている。ディジタルフィルタには、フィルタ演算領域
が１次元領域（多ライン×１タップ）である１次元ディ
ジタルフィルタと、フィルタ演算領域が２次元領域（多
ライン×多タップ）である２次元ディジタルフィルタと
がある。 フィルタ演算領域の各画素位置に対応して、フィルタ
演算時に乗ずべき係数が予め与えられている。対称型非
巡回型ディジタルフィルタにおいては、該係数はフィル
タ演算領域の中央位置に関して対称の画素位置には、同
じ値の係数が与えられる。 第２図に、５ライン×５タップのフィルタ演算領域の
係数対応表を示す。ａないしｆは係数値であり、中央位
置に対して対称な位置には同じ係数が与えられている。 第３図に５タップ×５ラインのフィルタ演算領域の画
像データの例を示すが、これらの画像データと第２図の
対応する係数が乗ぜられ（例えば、画像データI11には
ａが乗ぜられ、I12にはｂが乗ぜられ）、それらの乗算
結果が加算されてフィルタ出力とされる。 第５図に、対称非巡回型の従来の２次元ディジタルフ
ィルタの例を示す。第５図において、１は入力端子、11
ないし14はラインバッファ、15ないし19はラッチ、20,2
1は加算器、31ないし45はラッチ、51ないし56は加算
器、61ないし66はラッチ、67ないし72は乗算器、73は加
算器、74は出力端子、Ｌはラッチ部、Ｍは入力処理部、
N2は２次元フィルタ用加算部、Ｐは出力処理部である。 今、入力端子１より第３図の画像データが入力される
とする。第１ライン目の「I11,I12,I13,I14,I15」か
ら、ライン毎に順次入力される。１ライン分のデータは
各ラインバッファに一時蓄えられ、後のラインのデータ
が入力される毎に順送りされて行く。従って、第４ライ
ン目の画像データが入力された時には、ラインバッファ
11に第１ライン目の画像データ，ラインバッファ12に第
２ライン目の画像データ，ラインバッファ13に第３ライ
ン目の画像データ，ラインバッファ14に第４ライン目の
画像データが蓄えられている。 第５ライン目の画像データが入力端子１より入力され
る時、各ラインの画像データは一斉にラッチ15〜19に送
られる。その後、加算器20,21により、フィルタ演算領
域の対称ライン（即ち、対称位置にあるライン。具体的
には、第１ラインと第５ライン，第２ラインと第４ライ
ン。）の画像データが各タップ毎に加算されて、順次ラ
ッチ部Ｌに送られる。第３ラインは、これと対称位置に
あるラインがないので、各タップの値がそのままラッチ
部Ｌへ順次送られる。 ラッチ31〜45は、上記のようにして順次送られて来た
値をラッチする。ラッチ31〜45のブロック内に記したＡ
〜Ｆは、係数ａ〜ｆと乗ずべき画像データが格納されて
いることを示す。以後に出て来る他の図においても同様
である。 ２次元フィルタ用加算部N2は、同じ係数と乗ずべき画
像データを予め加算してしまうためのものである。例え
ば、加算器51は、係数ａと乗ずべき画像データを加算す
るものであり、Ａと記してあるラッチ31,35の値を加算
するよう配線されている。 出力処理部Ｐは、２次元フィルタ用加算部N2での加算
結果を一時ラッチ61〜66に格納した後、乗算器67〜72で
対応する係数ａ〜ｆと乗ずる。それらの乗算結果を加算
器73で加算し、それをフィルタ出力として出力端子74へ
出す。 なお、ディジタルフィルタに関する従来の文献として
は、特願昭63−50101号，特願昭63−95345号がある。
フィルタとして、非巡回型のディジタルフィルタが知ら
れている。ディジタルフィルタには、フィルタ演算領域
が１次元領域（多ライン×１タップ）である１次元ディ
ジタルフィルタと、フィルタ演算領域が２次元領域（多
ライン×多タップ）である２次元ディジタルフィルタと
がある。 フィルタ演算領域の各画素位置に対応して、フィルタ
演算時に乗ずべき係数が予め与えられている。対称型非
巡回型ディジタルフィルタにおいては、該係数はフィル
タ演算領域の中央位置に関して対称の画素位置には、同
じ値の係数が与えられる。 第２図に、５ライン×５タップのフィルタ演算領域の
係数対応表を示す。ａないしｆは係数値であり、中央位
置に対して対称な位置には同じ係数が与えられている。 第３図に５タップ×５ラインのフィルタ演算領域の画
像データの例を示すが、これらの画像データと第２図の
対応する係数が乗ぜられ（例えば、画像データI11には
ａが乗ぜられ、I12にはｂが乗ぜられ）、それらの乗算
結果が加算されてフィルタ出力とされる。 第５図に、対称非巡回型の従来の２次元ディジタルフ
ィルタの例を示す。第５図において、１は入力端子、11
ないし14はラインバッファ、15ないし19はラッチ、20,2
1は加算器、31ないし45はラッチ、51ないし56は加算
器、61ないし66はラッチ、67ないし72は乗算器、73は加
算器、74は出力端子、Ｌはラッチ部、Ｍは入力処理部、
N2は２次元フィルタ用加算部、Ｐは出力処理部である。 今、入力端子１より第３図の画像データが入力される
とする。第１ライン目の「I11,I12,I13,I14,I15」か
ら、ライン毎に順次入力される。１ライン分のデータは
各ラインバッファに一時蓄えられ、後のラインのデータ
が入力される毎に順送りされて行く。従って、第４ライ
ン目の画像データが入力された時には、ラインバッファ
11に第１ライン目の画像データ，ラインバッファ12に第
２ライン目の画像データ，ラインバッファ13に第３ライ
ン目の画像データ，ラインバッファ14に第４ライン目の
画像データが蓄えられている。 第５ライン目の画像データが入力端子１より入力され
る時、各ラインの画像データは一斉にラッチ15〜19に送
られる。その後、加算器20,21により、フィルタ演算領
域の対称ライン（即ち、対称位置にあるライン。具体的
には、第１ラインと第５ライン，第２ラインと第４ライ
ン。）の画像データが各タップ毎に加算されて、順次ラ
ッチ部Ｌに送られる。第３ラインは、これと対称位置に
あるラインがないので、各タップの値がそのままラッチ
部Ｌへ順次送られる。 ラッチ31〜45は、上記のようにして順次送られて来た
値をラッチする。ラッチ31〜45のブロック内に記したＡ
〜Ｆは、係数ａ〜ｆと乗ずべき画像データが格納されて
いることを示す。以後に出て来る他の図においても同様
である。 ２次元フィルタ用加算部N2は、同じ係数と乗ずべき画
像データを予め加算してしまうためのものである。例え
ば、加算器51は、係数ａと乗ずべき画像データを加算す
るものであり、Ａと記してあるラッチ31,35の値を加算
するよう配線されている。 出力処理部Ｐは、２次元フィルタ用加算部N2での加算
結果を一時ラッチ61〜66に格納した後、乗算器67〜72で
対応する係数ａ〜ｆと乗ずる。それらの乗算結果を加算
器73で加算し、それをフィルタ出力として出力端子74へ
出す。 なお、ディジタルフィルタに関する従来の文献として
は、特願昭63−50101号，特願昭63−95345号がある。
（問題点） ２次元のディジタルフィルタを、フィルタ演算領域の
異なる種々の１次元ディジタルフィルタとしても使用で
きるようにしたいという要望があるが、前記した従来の
ディジタルフィルタでは、１種類の１次元ディジタルフ
ィルタとしてしか使用出来ないという問題点があった。 （問題点の説明） 第５図の従来の２次元ディジタルフィルタは、１種類
の１次元ディジタルフィルタとしては使用することが出
来る。先ず、それを説明する。 第５図の入力として、第３図に示すような５×５の領
域の画像データを入力するに際し、２〜５ラインの画像
データは全てゼロとして入力する。すると、事実上、１
ライン×５タップの画像データ「I11,I12,I13,I14,
I15」に対し、第２図の１ライン目の係数「a,b,c,b,a」
が乗ぜられ、乗算結果が加算されてフィルタ出力とされ
るという１次元ディジタルフィルタの機能を果たす。 しかし、タップ数が上記とは異なるフィルタ演算領域
（例えば、１ライン×11タップ）を有する１次元ディジ
タルフィルタとして使いたいという要望があった場合、
その要望に応えることは出来ない。つまり、２次元ディ
ジタルフィルタと同じタップ数の１次元ディジタルフィ
ルタとしては使用出来るが、それと異なるタップ数の１
次元ディジタルフィルタとしては使用することが出来な
かった。 本発明は、以上のような問題点を解決することを課題
とするものである。
異なる種々の１次元ディジタルフィルタとしても使用で
きるようにしたいという要望があるが、前記した従来の
ディジタルフィルタでは、１種類の１次元ディジタルフ
ィルタとしてしか使用出来ないという問題点があった。 （問題点の説明） 第５図の従来の２次元ディジタルフィルタは、１種類
の１次元ディジタルフィルタとしては使用することが出
来る。先ず、それを説明する。 第５図の入力として、第３図に示すような５×５の領
域の画像データを入力するに際し、２〜５ラインの画像
データは全てゼロとして入力する。すると、事実上、１
ライン×５タップの画像データ「I11,I12,I13,I14,
I15」に対し、第２図の１ライン目の係数「a,b,c,b,a」
が乗ぜられ、乗算結果が加算されてフィルタ出力とされ
るという１次元ディジタルフィルタの機能を果たす。 しかし、タップ数が上記とは異なるフィルタ演算領域
（例えば、１ライン×11タップ）を有する１次元ディジ
タルフィルタとして使いたいという要望があった場合、
その要望に応えることは出来ない。つまり、２次元ディ
ジタルフィルタと同じタップ数の１次元ディジタルフィ
ルタとしては使用出来るが、それと異なるタップ数の１
次元ディジタルフィルタとしては使用することが出来な
かった。 本発明は、以上のような問題点を解決することを課題
とするものである。
前記課題を解決するため、本発明のディジタルフィル
タでは、２次元ディジタルフィルタのタップ数とは異な
るタップ数のフィルタ演算領域を有する１次元ディジタ
ルフィルタとしても使用することが出来るようにするた
め、次のような手段を講じた。 即ち、本発明のディジタルフィルタでは、２次元フィ
ルタ演算領域の対称ラインの画像データをタップ毎にラ
ッチする複数個のラッチから成る２次元フィルタ用ラッ
チ部と、セレクト信号で動作する第１のマルチプレクサ
と、この第１のマルチプレクサの作用により前記ラッチ
の全てを直列に接続して成る１次元フィルタ用ラッチ部
と、前記２次元フィルタ用ラッチ部からの出力を加算す
る２次元フィルタ用加算部と、前記１次元フィルタ用ラ
ッチ部からの出力を加算する１次元フィルタ用加算部
と、セレクト信号により動作し前記２次元フィルタ用ラ
ッチ部からの出力か前記１次元フィルタ用ラッチ部から
の出力かを選択する第２のマルチプレクサと、該第２の
マルチプレクサによって選択された出力にフィルタ演算
用の係数を乗じたのち加算する出力処理部とを具え、前
記セレクト信号により１次元ディジタルフィルタまたは
２次元ディジタルフィルタとして切り換え使用し得るよ
うにすることとした。
タでは、２次元ディジタルフィルタのタップ数とは異な
るタップ数のフィルタ演算領域を有する１次元ディジタ
ルフィルタとしても使用することが出来るようにするた
め、次のような手段を講じた。 即ち、本発明のディジタルフィルタでは、２次元フィ
ルタ演算領域の対称ラインの画像データをタップ毎にラ
ッチする複数個のラッチから成る２次元フィルタ用ラッ
チ部と、セレクト信号で動作する第１のマルチプレクサ
と、この第１のマルチプレクサの作用により前記ラッチ
の全てを直列に接続して成る１次元フィルタ用ラッチ部
と、前記２次元フィルタ用ラッチ部からの出力を加算す
る２次元フィルタ用加算部と、前記１次元フィルタ用ラ
ッチ部からの出力を加算する１次元フィルタ用加算部
と、セレクト信号により動作し前記２次元フィルタ用ラ
ッチ部からの出力か前記１次元フィルタ用ラッチ部から
の出力かを選択する第２のマルチプレクサと、該第２の
マルチプレクサによって選択された出力にフィルタ演算
用の係数を乗じたのち加算する出力処理部とを具え、前
記セレクト信号により１次元ディジタルフィルタまたは
２次元ディジタルフィルタとして切り換え使用し得るよ
うにすることとした。
前記のような構成とされたディジタルフィルタにおい
ては、セレクト信号によって、第１のマルチプレクサに
２次元フィルタ用ラッチ部を選択させ、第２のマルチプ
レクサに２次元フィルタ用加算部を選択させると、２次
元ディジタルフィルタとして使用することが可能であ
る。 また、セレクト信号によって、第１のマルチプレクサ
に１次元フィルタ用ラッチ部を選択させ、第２のマルチ
プレクサに１次元フィルタ用ラッチ部を選択させると、
１次元ディジタルフィルタとして使用することが可能で
ある。 １次元フィルタ用ラッチ部および１次元フィルタ用加
算部を、それぞれ複数個設け、それらの対応するもの同
士を第1,第２のマルチプレクサに選択するようにさせれ
ば、使用し得る１次元ディジタルフィルタを、フィルタ
演算領域が異なる複数種類とすることも可能となる。
ては、セレクト信号によって、第１のマルチプレクサに
２次元フィルタ用ラッチ部を選択させ、第２のマルチプ
レクサに２次元フィルタ用加算部を選択させると、２次
元ディジタルフィルタとして使用することが可能であ
る。 また、セレクト信号によって、第１のマルチプレクサ
に１次元フィルタ用ラッチ部を選択させ、第２のマルチ
プレクサに１次元フィルタ用ラッチ部を選択させると、
１次元ディジタルフィルタとして使用することが可能で
ある。 １次元フィルタ用ラッチ部および１次元フィルタ用加
算部を、それぞれ複数個設け、それらの対応するもの同
士を第1,第２のマルチプレクサに選択するようにさせれ
ば、使用し得る１次元ディジタルフィルタを、フィルタ
演算領域が異なる複数種類とすることも可能となる。
以下、本発明の実施例を図面に基づいて詳細に説明す
る。 第１図に、本発明にかかわるディジタルフィルタのブ
ロック構成図を示す。符号は、第５図に対応している。
そして、MPXはマルチプレクサ、L1は１次元フィルタ用
ラッチ部、L2は２次元フィルタ用ラッチ部、N1は１次元
フィルタ用加算部、100はセレクト信号端子である。 セレクト信号端子100への信号によりマルチプレクサM
PXを切り換え、１次元ディジタルフィルタとしたい場合
には、１次元フィルタ用ラッチ部L1,1次元フィルタ用加
算部N1を選ぶ。２次元ディジタルフィルタとしたい場合
には、２次元フィルタ用ラッチ部L2,2次元フィルタ用加
算部N2を選ぶ。 第１図では、１次元フィルタ用ラッチ部L1,1次元フィ
ルタ用加算部N1を１個しか描いてないが、使用できる１
次元ディジタルフィルタの種類を複数としたい場合に
は、それぞれの種類に対応したラッチ部，加算部が設け
られ、マルチプレクサMPXにより切り換えて用いられ
る。 〔第１の実施例〕 第６図に、本発明の第１の実施例にかかわるディジタ
ルフィルタの詳細図を示す。これは、５×５の２次元デ
ィジタルフィルタを、１×11の１次元ディジタルフィル
タとしても使用できるようにしたものである。 符号は、第１図，第５図のものに対応している。そし
て、46,47はマルチプレクサ、81ないし85は加算器、91
ないし96はマルチプレクサ、Q1ないしQ6は１次元フィル
タ用加算部N1の加算出力である。 第10図に、１ライン×11タップのフィルタ演算領域の
係数対応表を示す。係数値は、中央に対して左右対称と
なるように与えられている。 第６図のラッチ31〜45のブロック中には、上下の２段
に分けてＡ〜Ｆの文字が記してあるが、これは、それぞ
れ係数ａ〜ｆを乗ずべき画像データが格納されるラッチ
であることを示している。上段は、５×５の２次元ディ
ジタルフィルタの場合、下段は１×11の１次元ディジタ
ルフィルタの場合を示している。 （１）２次元ディジタルフィルタとして用いる場合 セレクト信号端子100に、このディジタルフィルタを
２次元ディジタルフィルタとして用いる旨の信号（例え
ば、「１」の信号）が入力されると、マルチプレクサ46
は加算器21からの出力を通過させ、マルチプレクサ47は
ラッチ17からの出力を通過させるよう動作する。また、
マルチプレクサ91〜96は、加算器51〜56からの出力を通
過させるよう動作する。 このように動作した時の構成は第５図の構成と同じと
なり、フィルタリング動作も同じとなるので、その説明
は省略する。 （２）１次元ディジタルフィルタとして用いる場合 セレクト信号端子100に１次元ディジタルフィルタと
して用いる旨の信号（例えば、「０」の信号）が入力さ
れると、マルチプレクサ46はラッチ35の出力を通過さ
せ、マルチプレクサ47はラッチ40の出力を通過させるよ
う動作する。また、マルチプレクサ91〜96は、１次元フ
ィルタ用加算部N1の加算出力Q1〜Q6を通過させるよう動
作する。 入力端子１より入力された先頭の１タップ分の画像デ
ータが、後続するタップの画像データが入力される度に
順送りされ、ラッチ31→32→33→34→35→（マルチプレ
クサ46）→ラッチ36→37→38→39→40→（マルチプレク
サ47）→ラッチ41まで進んで来た時、丁度11タップ分の
画像データが入力されたことになる。 次に、それらの画像データを用いて１次元フィルタ用
加算部N1で加算が行われる。第４図は、１ライン×11タ
ップのフィルタ演算領域を持つ１次元フィルタにおける
加算の仕方を説明する図である。ＡとＡとが加算器81で
加算されQ1が得られ、ＢとＢとが加算器82で加算されQ2
が得られる。同様にしてQ3〜Q5が得られる。Ｆは１個で
あるからそのまま出力され、Q6とされる。こうして、１
次元フィルタ用加算部N1の加算出力Q1〜Q6が得られる。 なお、加算は２次元フィルタ用加算部N2でも行われる
が、その加算出力は、１次元ディジタルフィルタとして
用いる場合、マルチプレクサ91〜96を通過し得ないよう
にされているから、採用されない。 通過させられるのは、１次元フィルタ用加算部N1の加
算出力Q1〜Q6の方であり、これが出力処理部Ｐで処理さ
れる。かくして、出力端子74には、１次元ディジタルフ
ィルタの出力が得られることになる。 なお、従来技術の項で述べたように、第６図のディジ
タルフィルタを、１×５の１次元ディジタルフィルタと
して用いることは可能である。 〔第２の実施例〕 第７図に、本発明の第２の実施例にかかわるディジタ
ルフィルタの詳細図を示す。これは、５×５の２次元デ
ィジタルフィルタを、１×7,1×9,1×11の３種類の１次
元ディジタルフィルタとしても使用できるようにしたも
のである。 符号は、第６図のものに対応している。そして、101
はアンド回路、310ないし450はラッチ出力端子である。
R1ないしR6は２次元フィルタ用加算部N2の加算出力であ
る。○の中に＋が記されている記号は、加算器を表して
いる。 第８図に１ライン×７タップのフィルタ演算領域の係
数対応表を示し、第９図に１ライン×９タップのフィル
タ演算領域の係数対応表を示す。１ライン×11タップの
フィルタ演算領域の係数対応表は、第10図に示されてい
る。係数値は、全て中央に対して左右対称となるように
与えられている。 第７図のラッチ31〜45のブロック中には、上中下の３
段に分けてＡ〜Ｆの文字が記してあるが、これらは、そ
れぞれ係数ａ〜ｆを乗ずべき画像データが格納されるラ
ッチであることを示している。上段は１×７の１次元デ
ィジタルフィルタの場合、中段は１×９の１次元ディジ
タルフィルタの場合、下段は１×11の１次元ディジタル
フィルタの場合を示している。 セレクト信号端子100へは２ビットの信号が入力さ
れ、２次元ディジタルフィルタとして使用するか、１×
7,1×9,1×11の何れの１次元ディジタルフィルタとして
使用するかの区別をする（２ビットで４種類の区別）。 （１）２次元ディジタルフィルタとして用いる場合 セレクト信号端子100へは（1,1）の信号が入力され
る。この時、マルチプレクサ46,マルチプレクサ47は、
入力処理部Ｍからの出力を通過させるよう動作する。ま
た、マルチプレクサ91〜96は、２次元フィルタ用加算部
N2からの出力R1〜R6を通過させる。２次元フィルタ用加
算部N2の詳細な構成は、第６図のものと同じである。 フィルタ動作は、第５図の場合と同様であるので、説
明は省略する。 （２）１×７の１次元ディジタルフィルタとして用いる
場合 セレクト信号端子100へ、（1,1）以外の信号例えば、
（0,0）の信号を入力する。この時、マルチプレクサ46,
47は、入力処理部Ｍの出力は通過させず、ラッチ35,40
の出力を通過させるよう動作する。また、マルチプレク
サ91〜96は、ラッチ31〜37までの７タップ分の画像デー
タの内、対応する画像データ（Ａ同士,B同士等）を加算
する加算器の出力（マルチプレクサ91〜96に入っている
入力の内、最左端のもの）を通過させるよう動作する。 従って、出力端子74からは、１×７の１次元ディジタ
ルフィルタ出力が得られる。 （３）１×９の１次元ディジタルフィルタとして用いる
場合 セレクト信号端子100へ、（1,1）以外の信号例えば、
（0,1）の信号を入力する。この時、マルチプレクサ46,
47は、入力処理部Ｍの出力は通過させず、ラッチ35,40
の出力を通過させるよう動作する。また、マルチプレク
サ91〜96は、ラッチ31〜39までの９タップ分の画像デー
タの内、対応する画像データ（Ａ同士,B同士等）を加算
する加算器の出力（マルチプレクサ91〜96に入っている
入力の内、左から２番目のもの）を通過させるよう動作
する。 従って、出力端子74からは、１×９の１次元ディジタ
ルフィルタ出力が得られる。 （４）１×11の１次元ディジタルフィルタとして用いる
場合 セレクト信号端子100へ、（1,1）以外の信号例えば、
（1,0）の信号を入力する。この時、マルチプレクサ46,
47は、入力処理部Ｍの出力は通過させず、ラッチ35,40
の出力を通過させるよう動作する。また、マルチプレク
サ91〜96は、ラッチ31〜41までの11タップ分の画像デー
タの内、対応する画像データ（Ａ同士,B同士等）を加算
する加算器の出力（マルチプレクサ91〜96に入っている
入力の内、左から３番目のもの）を通過させるよう動作
する。 従って、出力端子74からは、１×11の１次元ディジタ
ルフィルタ出力が得られる。 なお、従来技術の項で述べたように、第７図のディジ
タルフィルタを、１×５の１次元ディジタルフィルタと
して用いることは可能である。 なお、以上の例では、２次元ディジタルフィルタのフ
ィルタ演算領域としては、５ライン×５タップのものを
示したが、これに限られるものではなく、７×７のもの
等でもよい。 また、２次元ディジタルフィルタのフィルタ演算領域
をＮ×Ｎとした場合、最高タップ数Ｎ×Ｎまでの１次元
ディジタルフィルタを構成することが出来る。
る。 第１図に、本発明にかかわるディジタルフィルタのブ
ロック構成図を示す。符号は、第５図に対応している。
そして、MPXはマルチプレクサ、L1は１次元フィルタ用
ラッチ部、L2は２次元フィルタ用ラッチ部、N1は１次元
フィルタ用加算部、100はセレクト信号端子である。 セレクト信号端子100への信号によりマルチプレクサM
PXを切り換え、１次元ディジタルフィルタとしたい場合
には、１次元フィルタ用ラッチ部L1,1次元フィルタ用加
算部N1を選ぶ。２次元ディジタルフィルタとしたい場合
には、２次元フィルタ用ラッチ部L2,2次元フィルタ用加
算部N2を選ぶ。 第１図では、１次元フィルタ用ラッチ部L1,1次元フィ
ルタ用加算部N1を１個しか描いてないが、使用できる１
次元ディジタルフィルタの種類を複数としたい場合に
は、それぞれの種類に対応したラッチ部，加算部が設け
られ、マルチプレクサMPXにより切り換えて用いられ
る。 〔第１の実施例〕 第６図に、本発明の第１の実施例にかかわるディジタ
ルフィルタの詳細図を示す。これは、５×５の２次元デ
ィジタルフィルタを、１×11の１次元ディジタルフィル
タとしても使用できるようにしたものである。 符号は、第１図，第５図のものに対応している。そし
て、46,47はマルチプレクサ、81ないし85は加算器、91
ないし96はマルチプレクサ、Q1ないしQ6は１次元フィル
タ用加算部N1の加算出力である。 第10図に、１ライン×11タップのフィルタ演算領域の
係数対応表を示す。係数値は、中央に対して左右対称と
なるように与えられている。 第６図のラッチ31〜45のブロック中には、上下の２段
に分けてＡ〜Ｆの文字が記してあるが、これは、それぞ
れ係数ａ〜ｆを乗ずべき画像データが格納されるラッチ
であることを示している。上段は、５×５の２次元ディ
ジタルフィルタの場合、下段は１×11の１次元ディジタ
ルフィルタの場合を示している。 （１）２次元ディジタルフィルタとして用いる場合 セレクト信号端子100に、このディジタルフィルタを
２次元ディジタルフィルタとして用いる旨の信号（例え
ば、「１」の信号）が入力されると、マルチプレクサ46
は加算器21からの出力を通過させ、マルチプレクサ47は
ラッチ17からの出力を通過させるよう動作する。また、
マルチプレクサ91〜96は、加算器51〜56からの出力を通
過させるよう動作する。 このように動作した時の構成は第５図の構成と同じと
なり、フィルタリング動作も同じとなるので、その説明
は省略する。 （２）１次元ディジタルフィルタとして用いる場合 セレクト信号端子100に１次元ディジタルフィルタと
して用いる旨の信号（例えば、「０」の信号）が入力さ
れると、マルチプレクサ46はラッチ35の出力を通過さ
せ、マルチプレクサ47はラッチ40の出力を通過させるよ
う動作する。また、マルチプレクサ91〜96は、１次元フ
ィルタ用加算部N1の加算出力Q1〜Q6を通過させるよう動
作する。 入力端子１より入力された先頭の１タップ分の画像デ
ータが、後続するタップの画像データが入力される度に
順送りされ、ラッチ31→32→33→34→35→（マルチプレ
クサ46）→ラッチ36→37→38→39→40→（マルチプレク
サ47）→ラッチ41まで進んで来た時、丁度11タップ分の
画像データが入力されたことになる。 次に、それらの画像データを用いて１次元フィルタ用
加算部N1で加算が行われる。第４図は、１ライン×11タ
ップのフィルタ演算領域を持つ１次元フィルタにおける
加算の仕方を説明する図である。ＡとＡとが加算器81で
加算されQ1が得られ、ＢとＢとが加算器82で加算されQ2
が得られる。同様にしてQ3〜Q5が得られる。Ｆは１個で
あるからそのまま出力され、Q6とされる。こうして、１
次元フィルタ用加算部N1の加算出力Q1〜Q6が得られる。 なお、加算は２次元フィルタ用加算部N2でも行われる
が、その加算出力は、１次元ディジタルフィルタとして
用いる場合、マルチプレクサ91〜96を通過し得ないよう
にされているから、採用されない。 通過させられるのは、１次元フィルタ用加算部N1の加
算出力Q1〜Q6の方であり、これが出力処理部Ｐで処理さ
れる。かくして、出力端子74には、１次元ディジタルフ
ィルタの出力が得られることになる。 なお、従来技術の項で述べたように、第６図のディジ
タルフィルタを、１×５の１次元ディジタルフィルタと
して用いることは可能である。 〔第２の実施例〕 第７図に、本発明の第２の実施例にかかわるディジタ
ルフィルタの詳細図を示す。これは、５×５の２次元デ
ィジタルフィルタを、１×7,1×9,1×11の３種類の１次
元ディジタルフィルタとしても使用できるようにしたも
のである。 符号は、第６図のものに対応している。そして、101
はアンド回路、310ないし450はラッチ出力端子である。
R1ないしR6は２次元フィルタ用加算部N2の加算出力であ
る。○の中に＋が記されている記号は、加算器を表して
いる。 第８図に１ライン×７タップのフィルタ演算領域の係
数対応表を示し、第９図に１ライン×９タップのフィル
タ演算領域の係数対応表を示す。１ライン×11タップの
フィルタ演算領域の係数対応表は、第10図に示されてい
る。係数値は、全て中央に対して左右対称となるように
与えられている。 第７図のラッチ31〜45のブロック中には、上中下の３
段に分けてＡ〜Ｆの文字が記してあるが、これらは、そ
れぞれ係数ａ〜ｆを乗ずべき画像データが格納されるラ
ッチであることを示している。上段は１×７の１次元デ
ィジタルフィルタの場合、中段は１×９の１次元ディジ
タルフィルタの場合、下段は１×11の１次元ディジタル
フィルタの場合を示している。 セレクト信号端子100へは２ビットの信号が入力さ
れ、２次元ディジタルフィルタとして使用するか、１×
7,1×9,1×11の何れの１次元ディジタルフィルタとして
使用するかの区別をする（２ビットで４種類の区別）。 （１）２次元ディジタルフィルタとして用いる場合 セレクト信号端子100へは（1,1）の信号が入力され
る。この時、マルチプレクサ46,マルチプレクサ47は、
入力処理部Ｍからの出力を通過させるよう動作する。ま
た、マルチプレクサ91〜96は、２次元フィルタ用加算部
N2からの出力R1〜R6を通過させる。２次元フィルタ用加
算部N2の詳細な構成は、第６図のものと同じである。 フィルタ動作は、第５図の場合と同様であるので、説
明は省略する。 （２）１×７の１次元ディジタルフィルタとして用いる
場合 セレクト信号端子100へ、（1,1）以外の信号例えば、
（0,0）の信号を入力する。この時、マルチプレクサ46,
47は、入力処理部Ｍの出力は通過させず、ラッチ35,40
の出力を通過させるよう動作する。また、マルチプレク
サ91〜96は、ラッチ31〜37までの７タップ分の画像デー
タの内、対応する画像データ（Ａ同士,B同士等）を加算
する加算器の出力（マルチプレクサ91〜96に入っている
入力の内、最左端のもの）を通過させるよう動作する。 従って、出力端子74からは、１×７の１次元ディジタ
ルフィルタ出力が得られる。 （３）１×９の１次元ディジタルフィルタとして用いる
場合 セレクト信号端子100へ、（1,1）以外の信号例えば、
（0,1）の信号を入力する。この時、マルチプレクサ46,
47は、入力処理部Ｍの出力は通過させず、ラッチ35,40
の出力を通過させるよう動作する。また、マルチプレク
サ91〜96は、ラッチ31〜39までの９タップ分の画像デー
タの内、対応する画像データ（Ａ同士,B同士等）を加算
する加算器の出力（マルチプレクサ91〜96に入っている
入力の内、左から２番目のもの）を通過させるよう動作
する。 従って、出力端子74からは、１×９の１次元ディジタ
ルフィルタ出力が得られる。 （４）１×11の１次元ディジタルフィルタとして用いる
場合 セレクト信号端子100へ、（1,1）以外の信号例えば、
（1,0）の信号を入力する。この時、マルチプレクサ46,
47は、入力処理部Ｍの出力は通過させず、ラッチ35,40
の出力を通過させるよう動作する。また、マルチプレク
サ91〜96は、ラッチ31〜41までの11タップ分の画像デー
タの内、対応する画像データ（Ａ同士,B同士等）を加算
する加算器の出力（マルチプレクサ91〜96に入っている
入力の内、左から３番目のもの）を通過させるよう動作
する。 従って、出力端子74からは、１×11の１次元ディジタ
ルフィルタ出力が得られる。 なお、従来技術の項で述べたように、第７図のディジ
タルフィルタを、１×５の１次元ディジタルフィルタと
して用いることは可能である。 なお、以上の例では、２次元ディジタルフィルタのフ
ィルタ演算領域としては、５ライン×５タップのものを
示したが、これに限られるものではなく、７×７のもの
等でもよい。 また、２次元ディジタルフィルタのフィルタ演算領域
をＮ×Ｎとした場合、最高タップ数Ｎ×Ｎまでの１次元
ディジタルフィルタを構成することが出来る。
以上述べた如く、本発明によれば、１つのディジタル
フィルタを、２次元ディジタルフィルタとしても使用す
ることが出来ると共に、種々のタップ数の１次元ディジ
タルフィルタとしても使用することが出来るようにな
り、汎用性を向上させることが出来る。 従って、本発明のディジタルフィルタをLSIの１つの
チップとして製作した場合、そのチップは、例えば、通
信装置で必要とされる１次元の帯域フィルタとか１次元
の低域フィルタとして使用することも出来るし、ディジ
タル複写機等の画像処理で必要とされる２次元ディジタ
ルフィルタとしても使用することも出来る。
フィルタを、２次元ディジタルフィルタとしても使用す
ることが出来ると共に、種々のタップ数の１次元ディジ
タルフィルタとしても使用することが出来るようにな
り、汎用性を向上させることが出来る。 従って、本発明のディジタルフィルタをLSIの１つの
チップとして製作した場合、そのチップは、例えば、通
信装置で必要とされる１次元の帯域フィルタとか１次元
の低域フィルタとして使用することも出来るし、ディジ
タル複写機等の画像処理で必要とされる２次元ディジタ
ルフィルタとしても使用することも出来る。
第１図…本発明にかかわるディジタルフィルタのブロッ
ク構成図 第２図…５ライン×５タップのフィルタ演算領域の係数
対応表 第３図…５ライン×５タップのフィルタ演算領域の画像
データ 第４図…１ライン×11タップのフィルタ演算領域を持つ
１次元フィルタにおける加算の仕方を説明する図 第５図…従来の２次元ディジタルフィルタ 第６図…本発明の第１の実施例にかかわるディジタルフ
ィルタの詳細図 第７図…本発明の第２の実施例にかかわるディジタルフ
ィルタの詳細図 第８図…１ライン×７タップのフィルタ演算領域の係数
対応表 第９図…１ライン×９タップのフィルタ演算領域の係数
対応表 第10図…１ライン×11タップのフィルタ演算領域の係数
対応表 図において、１は入力端子、11ないし14はラインバッフ
ァ、15ないし19はラッチ、20,21は加算器、31ないし45
はラッチ、46,47はマルチプレクサ、51ないし56は加算
器、61ないし66はラッチ、67ないし72は乗算器、73は加
算器、74は出力端子、81ないし85は加算器、91ないし96
はマルチプレクサ、100はセレクト信号端子、101はアン
ド回路、310ないし450はラッチ出力端子、Ｌはラッチ
部、L1は１次元フィルタ用ラッチ部、L2は２次元フィル
タ用ラッチ部、Ｍは入力処理部、N1は１次元フィルタ用
加算部、N2は２次元フィルタ用加算部、Ｐは出力処理
部、Q1ないしQ6は１次元フィルタ用加算部N1の加算出
力、R1ないしR6は２次元フィルタ用加算部N2の加算出力
である。
ク構成図 第２図…５ライン×５タップのフィルタ演算領域の係数
対応表 第３図…５ライン×５タップのフィルタ演算領域の画像
データ 第４図…１ライン×11タップのフィルタ演算領域を持つ
１次元フィルタにおける加算の仕方を説明する図 第５図…従来の２次元ディジタルフィルタ 第６図…本発明の第１の実施例にかかわるディジタルフ
ィルタの詳細図 第７図…本発明の第２の実施例にかかわるディジタルフ
ィルタの詳細図 第８図…１ライン×７タップのフィルタ演算領域の係数
対応表 第９図…１ライン×９タップのフィルタ演算領域の係数
対応表 第10図…１ライン×11タップのフィルタ演算領域の係数
対応表 図において、１は入力端子、11ないし14はラインバッフ
ァ、15ないし19はラッチ、20,21は加算器、31ないし45
はラッチ、46,47はマルチプレクサ、51ないし56は加算
器、61ないし66はラッチ、67ないし72は乗算器、73は加
算器、74は出力端子、81ないし85は加算器、91ないし96
はマルチプレクサ、100はセレクト信号端子、101はアン
ド回路、310ないし450はラッチ出力端子、Ｌはラッチ
部、L1は１次元フィルタ用ラッチ部、L2は２次元フィル
タ用ラッチ部、Ｍは入力処理部、N1は１次元フィルタ用
加算部、N2は２次元フィルタ用加算部、Ｐは出力処理
部、Q1ないしQ6は１次元フィルタ用加算部N1の加算出
力、R1ないしR6は２次元フィルタ用加算部N2の加算出力
である。
Claims (1)
- 【請求項１】２次元フィルタ演算領域の対称ラインの画
像データをタップ毎にラッチする複数個のラッチから成
る２次元フィルタ用ラッチ部と、セレクト信号で動作す
る第１のマルチプレクサと、この第１のマルチプレクサ
の作用により前記ラッチの全てを直列に接続して成る１
次元フィルタ用ラッチ部と、前記２次元フィルタ用ラッ
チ部からの出力を加算する２次元フィルタ用加算部と、
前記１次元フィルタ用ラッチ部からの出力を加算する１
次元フィルタ用加算部と、セレクト信号により動作し前
記２次元フィルタ用ラッチ部からの出力か前記１次元フ
ィルタ用ラッチ部からの出力かを選択する第２のマルチ
プレクサと、該第２のマルチプレクサによって選択され
た出力にフィルタ演算用の係数を乗じたのち加算する出
力処理部とを具え、前記セレクト信号により１次元ディ
ジタルフィルタまたは２次元ディジタルフィルタとして
切り換え使用し得るようにしたことを特徴とするディジ
タルフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21436689A JP2939811B2 (ja) | 1989-08-21 | 1989-08-21 | ディジタルフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21436689A JP2939811B2 (ja) | 1989-08-21 | 1989-08-21 | ディジタルフィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0377419A JPH0377419A (ja) | 1991-04-03 |
| JP2939811B2 true JP2939811B2 (ja) | 1999-08-25 |
Family
ID=16654598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21436689A Expired - Lifetime JP2939811B2 (ja) | 1989-08-21 | 1989-08-21 | ディジタルフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2939811B2 (ja) |
-
1989
- 1989-08-21 JP JP21436689A patent/JP2939811B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0377419A (ja) | 1991-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4328426A (en) | Filter for image pixels | |
| JP2544326B2 (ja) | ディジタルフィルタ | |
| JPS60500349A (ja) | ブロック・オ−バラップ変換手順を用いた画像処理方法 | |
| US4328425A (en) | Filter for image pixels | |
| EP0450260B1 (en) | Digital signal filter circuit | |
| EP0597083A1 (en) | Shift and add digital signal processor | |
| US6725247B2 (en) | Two-dimensional pyramid filter architecture | |
| JP2939811B2 (ja) | ディジタルフィルタ | |
| EP0791242B1 (en) | Improved digital filter | |
| JPH02281811A (ja) | ディジタルフィルタ処理装置 | |
| JP4323808B2 (ja) | 二次元ピラミッド・フィルタ・アーキテクチャ | |
| US6742008B2 (en) | Accurate and cost effective linear interpolators | |
| EP1374400B1 (en) | Two-dimensional pyramid filter architecture | |
| JPH07109975B2 (ja) | ディジタルフィルタ | |
| EP1380107B1 (en) | Two-dimensional pyramid filter architecture | |
| JPH05135169A (ja) | ２次元空間フイルタ回路 | |
| EP1003129A2 (en) | Method and apparatus for resizing a digital video image | |
| JP2884571B2 (ja) | ディジタル信号処理回路 | |
| JPH0715734A (ja) | 固体撮像素子の信号処理回路 | |
| JP2524035Y2 (ja) | 畳み込み演算回路用乗算器 | |
| JPH06197222A (ja) | 画像処理装置 | |
| JPH06152330A (ja) | ディジタルフィルター | |
| JPS633506A (ja) | デイジタルトランスバ−サルフイルタ | |
| JPH0447454A (ja) | ディジタルデータの離散フーリエ又はコサイン変換装置 | |
| JPH05336364A (ja) | ２次元ディジタルフィルタ |