[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2939657B2 - Probe inspection device - Google Patents

Probe inspection device

Info

Publication number
JP2939657B2
JP2939657B2 JP33980290A JP33980290A JP2939657B2 JP 2939657 B2 JP2939657 B2 JP 2939657B2 JP 33980290 A JP33980290 A JP 33980290A JP 33980290 A JP33980290 A JP 33980290A JP 2939657 B2 JP2939657 B2 JP 2939657B2
Authority
JP
Japan
Prior art keywords
chip
probing card
subject
parallel
parallelism
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33980290A
Other languages
Japanese (ja)
Other versions
JPH04207047A (en
Inventor
至 高尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP33980290A priority Critical patent/JP2939657B2/en
Publication of JPH04207047A publication Critical patent/JPH04207047A/en
Application granted granted Critical
Publication of JP2939657B2 publication Critical patent/JP2939657B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION 【産業上の利用分野】[Industrial applications]

本発明は、プローブ検査装置に関する。 The present invention relates to a probe inspection device.

【従来の技術】[Prior art]

シリコンウェーハの構成要素であるチップに形成され
る微細回路が、設計仕様通りに構成されているか否かを
検査する場合には、信号発生器、波形解析装置等からな
る回路試験器が使用される。この場合、チップに形成さ
れたパッドにプロービングカードの針先を圧接し、前記
回路試験器から前記針先とパッドを介して前記微細回路
に試験信号を印加して当該チップの回路形成の合否を判
定している。 一方、最近の半導体のVLSI化に伴いチップが大型化
し、例えば、第3図に示すように、シリコンウェハーW
上に、従来のチップCを3個分連続した大きさの長方形
の大型チップ51が作成されている。このチップ51には、
第4図に示すように、ボンディングワイヤ(図示せず)
を接続するための多数のパッド52が形成されている。前
記チップ51の合否を検査する場合には、第5図に示すよ
うに、平坦な上面を有する試験台53上に載置されたチッ
プ51のパッド52の被検面にプロービングカード54の針55
の針先を圧接し、図示しない回路試験器から試験信号を
チップ51に印加することにより、当該チップ51の回路構
成が設計仕様通りになされているか否かを検査してい
る。また、第4図から明らかなように、それぞれのパッ
ド52にはそれぞれの針55の針先が圧接されている。
When testing whether or not a microcircuit formed on a chip, which is a component of a silicon wafer, is configured as designed, a circuit tester including a signal generator and a waveform analyzer is used. . In this case, the probe tip of the probing card is pressed into contact with the pad formed on the chip, and a test signal is applied from the circuit tester to the fine circuit via the probe tip and the pad to determine whether or not the circuit of the chip is formed. Has been determined. On the other hand, with the recent development of semiconductor VLSI, chips have become larger, and for example, as shown in FIG.
Above, a large rectangular chip 51 having a size of three conventional chips C is formed. This chip 51 has
As shown in FIG. 4, bonding wires (not shown)
Are formed. In order to check the pass / fail of the chip 51, as shown in FIG. 5, the needle 55 of the probing card 54 is placed on the test surface of the pad 52 of the chip 51 placed on a test table 53 having a flat upper surface.
By applying a test signal from a circuit tester (not shown) to the chip 51, it is checked whether or not the circuit configuration of the chip 51 is as designed. Further, as apparent from FIG. 4, the tips of the respective needles 55 are pressed against the respective pads 52.

【発明が解決しようとする課題】[Problems to be solved by the invention]

しかしながら、例えば、第6図に示すように、チップ
51とプロービングカード54の針先とが互いに不平行状態
にあるため、左側の針先と右側の針先とでは、パッド52
に対する圧接力のバランスが不一致となる。この不一致
状態において前記回路試験器から試験信号をチップ51に
印加すると、均一な信号印加がなされず、チップ51の回
路形式の合否が誤って判定されるおそれがある。 本発明は、前記問題点を解決するためになされたもの
であり、チップ(被検体)とプロービングカードとが平
行となるプローブ検査装置を提供することを目的とす
る。
However, for example, as shown in FIG.
Since the stylus 51 and the stylus of the probing card 54 are not parallel to each other, the pad 52
And the balance of the pressing force against the pressure is inconsistent. If a test signal is applied from the circuit tester to the chip 51 in this mismatched state, uniform signal application is not performed, and there is a possibility that the pass / fail of the circuit type of the chip 51 is erroneously determined. The present invention has been made to solve the above problems, and has as its object to provide a probe inspection apparatus in which a chip (subject) and a probing card are parallel to each other.

【課題を解決するための手段】[Means for Solving the Problems]

この目的を達成するために本発明は、被検体を支持す
る支持台と、この支持台の上方に設けられた、被検体お
よびプロービングカードとの平行度を検出する平行度検
出手段と、この平行度検出手段の検出結果に基づき前記
被検体を移動させて平行ならしめる平行制御手段と、こ
の平行制御手段により平行制御させた後、前記被検体の
検査を行う検査手段とを具備し、前記平行制御手段は、
前記支持台における3点を昇降して全方向に傾斜調整す
るモータを具備し、前記検査手段の一部を前記プロービ
ングカードにて構成すると共に、このプロービングカー
ドの針先を前記被検体に圧接して、前記平行度検出手段
が検出する痕跡を形成するようにしたことを特徴とする
ものである。
In order to achieve this object, the present invention provides a support for supporting a subject, a parallelism detecting means provided above the support for detecting the parallelism between the subject and a probing card, and Parallel control means for moving the subject based on the detection result of the degree detection means to make the subject parallel, and testing means for testing the subject after performing the parallel control by the parallel control means. The control means
A motor for raising and lowering three points on the support table to adjust the inclination in all directions is provided. A part of the inspection means is constituted by the probing card, and the probe tip of the probing card is pressed against the subject. Thus, a trace to be detected by the parallelism detecting means is formed.

【作用】[Action]

本発明によれば、先ず、支持台上に載置された被検体
の被検面に対して、プロービングカードの針先を圧接す
ることにより、被検面に痕跡を形成する。この痕跡を平
行度検出手段である痕跡読取り部で読み取る。この場
合、前記針先が被検面に対して平行状態で圧接していれ
ば、全ての痕跡は、略均等な大きさになるはずであり、
平行状態で圧接していれば、例えば被検面の左右で痕跡
の大きさが異なるはずである。即ち、プロービングカー
ドに対して被検面が傾斜していることになる。かかる痕
跡の大小に基づき、プロービングカードと被検面の傾斜
度合を傾斜判断部が判断し、この判断データに基づき平
行制御手段が被検面とプロービングカードを平行状態に
させるための演算を行い、この演算結果に基づいてモー
タを駆動して被検面とプロービングカードが平行になる
ように制御する。プロービングカードと被検面とが平行
にされた状態で回路試験器から試験信号をプロービング
カードに印加すると、プロービングカードの各針先から
被検面に正確な信号が印加される。
According to the present invention, first, the probe tip of the probing card is pressed against the test surface of the test subject placed on the support base to form a trace on the test surface. The trace is read by a trace reading unit which is parallelism detecting means. In this case, if the needle tip is pressed against the surface to be inspected in a parallel state, all the traces should be substantially uniform in size,
If they are pressed against each other in a parallel state, for example, the size of the trace should be different between the left and right sides of the surface to be inspected. That is, the test surface is inclined with respect to the probing card. Based on the magnitude of such traces, the inclination determining unit determines the degree of inclination between the probing card and the surface to be inspected, and based on this determination data, the parallel control unit performs an operation for bringing the surface to be inspected and the probing card into a parallel state, The motor is driven based on the calculation result to control the surface to be measured and the probing card to be parallel. When a test signal is applied to the probing card from the circuit tester in a state where the probing card and the test surface are parallel, an accurate signal is applied to the test surface from each probe tip of the probing card.

【実施例】【Example】

以下、本発明を具体化した実施例を第1図および第2
図を参照にして説明する。なお、第3図〜第5図で説明
した部分には同一符号を付し、重複記載を省略する。 第1図(A)に半導体検査装置の実施例を説明するた
めのブロック図を示す。 第1図(A)に示すように、X,Y方向(水平方向),Z
方向(垂直方向)およびθ方向(回転方向)に移動する
支持台である試料台1上には被検体である、例えばシリ
コンウェーハWが載置され、このシリコンウェーハWに
は多数個の方形状のチップ51が形成されている(第3図
参照)。試料台1は台座4上に配置され、第1図(B)
に示すように、台座4内には正三角形の頂角上に、平行
制御手段の一部を構成するサーボモータ3a〜3cが配置さ
れている。サーボモータ3a〜3cの出力軸3d〜3fの回転駆
動即ち昇降移動により試料台1の載置面1aは、全方向に
傾斜調整可能になっている。シリコンウェーハWの上方
には図示しない上下駆動手段により駆動される検査手段
の一部を構成するプローブであるプロービングカード54
が配置されている。プロービングカード54は、上記チッ
プ51の電極パターン針先が配列された各針55の針先が、
シリコンウェーハWのチップ51の各パッド52にシリコン
ウェーハWが上下動することにより圧接されるようにな
っている。このプロービングカード54は前記圧接の終了
後、図示の状態から例えば上方に上げられた後、右方に
退避される。シリコンウェーハWの上方には撮像装置、
例えはCCDカメラ等からなる平行度検出手段である痕跡
読取り部5が配設され、ランプ11から発せられる光がパ
ッド52により反射され、この反射光に基づき前記圧接に
よりパッド52上に形成された痕跡をパターン情報として
読み取る。 CPU6は、傾斜判断部6aと平行制御部6b等からなり、傾
斜判断部6aには痕跡読取り部5が読み取ったデータ(パ
ターン)が電気信号に変換されて送られる。このパター
ン情報がシリコンウェーハ表面の予め定められた数点に
おいて同様なパターンとなるよう制御信号を出力する。
この出力信号により、平行制御部6bは、前記傾斜判断部
6aが判断した傾斜データに応じて第1〜第3モータ駆動
部7a〜7cを介して前記サーボモータ3a〜3cを駆動し、各
サーボモータ3a〜3cの出力軸3d〜3fを回転駆動即ち昇降
移動して試料台1、即ちシリコンウェーハW表面の平行
度を調整する。CPU6には、半導体検査装置全体を制御す
るプログラムが格納されたROM8と、処理データを一時格
納するRAM9が接続されている。半導体ウェーハ検査装置
の構成は当業者において周知であるから、ここでは説明
は省略する。 次に動作を説明する。 試料台1の予め定められた位置に位置決めされたシリ
コンウェーハWを載置した状態で、図示しない上下駆動
手段によりプロービングカード54は下方の予め定められ
た位置に駆動され、試料台1を上方に移動させオーバド
ライブをかけ、針55の針先をチップ51のパッド52に圧接
する。今、前記圧接により、シリコンウェーハWの選択
された1つのチップ51のパッド上には、第2図に示すよ
うに、大小の痕跡が形成されたと仮定する。即ち、チッ
プ51の左辺側のパッド52a,52g,52h,52i上には、大きな
痕跡A1〜A4が形成され、右方にいくにつれ痕跡はB1〜F
1、B4〜F4の如く小さくなる。これらの痕跡から、プロ
ービングカード54とチップ51とは不平行状態になってい
る。即ち、前記第6図に示した如く、プロービングカー
ド54とチップ51とは左方が近付いていて、右方が離れて
いると判断される。これをパターン認識技術により判別
する。 以上に説明した状態は、ランプ11から発せられた光の
パッド52による反射光として痕跡読取り部5により痕跡
データとして読み取られる。前記読み取られた痕跡デー
タは傾斜判断部6aに送られると、傾斜判断部6aは痕跡デ
ータに基づきプロービングカード54とチップ51とが第6
図に示した傾斜状態になっていると判断する。平行制御
部6bは、この判断データに基づきプロービングカード54
とチップ51を平行にさせるための演算を行い、相対的に
移動、例えばシリコンウェーハWの平行度を調整する。
この演算結果を平行制御信号Ha〜Hcとして各モータ駆動
部7a〜7cを介して各サーボモータ3a〜3cに送出する。サ
ーボモータ3a〜3cは平行制御信号Ha〜Hcに応じてそれぞ
れ正逆回転され、それに伴って出力軸3d〜3fが昇降移動
され、試料台1が傾斜制御されてプロービングカード54
とチップ51とは互いに平行状態にされる。この平行状態
において、図示しない回路試験器により所定の試験信号
がプロービングカード54の針先からチップのパッドに印
加され、チップの回路機構が設計仕様通りに形成されて
いるか否かの判断がされる。
An embodiment of the present invention will be described below with reference to FIGS.
This will be described with reference to the drawings. 3 to 5 are denoted by the same reference numerals, and redundant description is omitted. FIG. 1A is a block diagram for explaining an embodiment of the semiconductor inspection apparatus. As shown in FIG. 1 (A), the X and Y directions (horizontal direction), Z
A sample, for example, a silicon wafer W is placed on a sample table 1 which is a support table that moves in the direction (vertical direction) and the θ direction (rotation direction). Chip 51 is formed (see FIG. 3). The sample stage 1 is arranged on the pedestal 4 and is shown in FIG.
As shown in FIG. 2, servo motors 3a to 3c that constitute a part of the parallel control means are arranged on the vertices of the equilateral triangle in the pedestal 4. The rotation of the output shafts 3d to 3f of the servo motors 3a to 3c, that is, the elevation movement, allows the mounting surface 1a of the sample stage 1 to be tilted in all directions. Above the silicon wafer W, a probing card 54 as a probe constituting a part of an inspection unit driven by a vertical driving unit (not shown)
Is arranged. The probing card 54 has a needle tip of each needle 55 on which the electrode pattern needle tip of the chip 51 is arranged,
The silicon wafer W is pressed against each pad 52 of the chip 51 of the silicon wafer W by moving up and down. After the pressing, the probing card 54 is lifted, for example, upward from the state shown in the figure, and then retracted to the right. An imaging device above the silicon wafer W,
For example, a trace reading unit 5 which is a parallelism detecting means composed of a CCD camera or the like is provided, and light emitted from the lamp 11 is reflected by the pad 52, and based on the reflected light, the light is formed on the pad 52 by the pressure contact. The trace is read as pattern information. The CPU 6 includes an inclination determining unit 6a, a parallel control unit 6b, and the like. The data (pattern) read by the trace reading unit 5 is converted into an electric signal and sent to the inclination determining unit 6a. A control signal is output so that this pattern information becomes a similar pattern at predetermined several points on the silicon wafer surface.
With this output signal, the parallel control unit 6b
The servo motors 3a to 3c are driven via the first to third motor driving units 7a to 7c according to the inclination data determined by 6a, and the output shafts 3d to 3f of the servo motors 3a to 3c are rotationally driven, that is, moved up and down. By moving, the parallelism of the surface of the sample stage 1, ie, the surface of the silicon wafer W is adjusted. The CPU 6 is connected to a ROM 8 storing a program for controlling the entire semiconductor inspection apparatus, and a RAM 9 for temporarily storing processing data. Since the configuration of the semiconductor wafer inspection apparatus is well known to those skilled in the art, the description is omitted here. Next, the operation will be described. With the silicon wafer W positioned at a predetermined position on the sample table 1 placed thereon, the probing card 54 is driven to a predetermined lower position by vertical driving means (not shown), and the sample table 1 is moved upward. The tip of the needle 55 is pressed against the pad 52 of the tip 51 by moving and overdriving. Now, it is assumed that large and small traces are formed on the pads of the selected one chip 51 of the silicon wafer W by the pressing as shown in FIG. That is, large traces A1 to A4 are formed on the pads 52a, 52g, 52h, 52i on the left side of the chip 51, and the traces are B1 to F as going rightward.
1, B4 to F4. From these traces, the probing card 54 and the chip 51 are not in parallel. That is, as shown in FIG. 6, it is determined that the probing card 54 and the chip 51 are closer to the left and farther to the right. This is determined by a pattern recognition technique. The state described above is read as trace data by the trace reading unit 5 as reflected light of the light emitted from the lamp 11 by the pad 52. When the read trace data is sent to the inclination determining unit 6a, the inclination determining unit 6a determines whether the probing card 54 and the chip 51 are in the sixth position based on the trace data.
It is determined that the vehicle is in the inclined state shown in the figure. The parallel control unit 6b determines the probing card 54 based on the judgment data.
Then, an operation for making the chip 51 parallel is performed, and the relative movement, for example, the parallelism of the silicon wafer W is adjusted.
This calculation result is sent to each of the servo motors 3a to 3c as parallel control signals Ha to Hc via the motor driving units 7a to 7c. The servo motors 3a to 3c are rotated forward and backward in response to the parallel control signals Ha to Hc, and the output shafts 3d to 3f are moved up and down accordingly, the sample stage 1 is tilt-controlled, and the probing card 54 is rotated.
And the chip 51 are made parallel to each other. In this parallel state, a predetermined test signal is applied to the pad of the chip from the tip of the probing card 54 by a circuit tester (not shown), and it is determined whether or not the circuit mechanism of the chip is formed as designed. .

【発明の効果】【The invention's effect】

以上詳述したことから明らかなように、本発明によれ
ば、プロービングカードの針先をチップに圧接すること
により形成される痕跡の大小に基づいてプロービングカ
ードの針先とチップとの傾斜度合を判断し、この判断結
果に応じてプロービングカードの針とチップとを平行に
せしめているので、プロービングカードの針先からチッ
プのパッドに正確な試験信号を印加することができる。
As is clear from the above description, according to the present invention, the degree of inclination between the tip of the probing card and the tip is determined based on the size of the trace formed by pressing the tip of the probing card against the tip. Since the judgment is made and the needle of the probing card and the chip are made parallel according to the judgment result, an accurate test signal can be applied to the pad of the chip from the needle tip of the probing card.

【図面の簡単な説明】[Brief description of the drawings]

第1図(A),(B)は本発明の実施例のブロック図お
よび要部平面図、 第2図はチップの痕跡の大小を示す平面図、 第3図はシリコンウェーハと大型チップを示す平面図、 第4図は上記大型チップの拡大図、 第5図は従来の大型チップにプロービングカードの針の
針先を圧接した図、 第6図は従来の大型チップとプロービングカードの不具
合を示す側面図である。 符号説明 (1)……試料台(支持台) (3a)〜(3c)……サーボモータ (3d)〜(3f)……サーボモータの出力軸 (5)……痕跡読取り部(平行度検出手段) (6)……CPU (6a)……傾斜判断部 (6b)……平行制御部 (51)……シリコンウェーハのチップ(被検体) (54)……プロービングカード (55)……プロービングカードの針 (A)〜(F)……痕跡 (W)……シリコンウェーハ
1 (A) and 1 (B) are a block diagram and a plan view of a main part of an embodiment of the present invention. FIG. 2 is a plan view showing the size of a trace of a chip. FIG. 3 shows a silicon wafer and a large chip. FIG. 4 is an enlarged view of the above-mentioned large chip, FIG. 5 is a view in which the tip of the needle of the probing card is pressed against the conventional large chip, and FIG. 6 shows a defect of the conventional large chip and the probing card. It is a side view. Description of symbols (1)… Sample stage (support stage) (3a) to (3c) ... Servo motor (3d) to (3f) ... Output shaft of servo motor (5) ... Trace reading part (Parallelism detection Means) (6) CPU (6a)… Inclination determination unit (6b)… Parallel control unit (51)… Silicon wafer chip (subject) (54)… Probing card (55)… Probing Card needle (A) to (F) ... Trace (W) ... Silicon wafer

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/66 G01R 1/073 G01R 31/26 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 21/66 G01R 1/073 G01R 31/26

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】被検体を支持する支持台と、 この支持台の上方に設けられた、被検体およびプロービ
ングカードとの平行度を検出する撮像装置からなる平行
度検出手段と、 この平行度検出手段の検出結果に基づき前記被検体を移
動させて平行ならしめる平行制御手段と、 この平行制御手段により平行制御させた後、前記被検体
の検査を行う検査手段とを具備し、 前記平行制御手段は、前記支持台における3点を昇降し
て全方向に傾斜調整するモーターを具備し、 前記検査手段の一部を前記プロービングカードにて構成
すると共に、このプロービングカードの針先を前記被検
体に圧接して、前記平行度検出手段が検出する痕跡を形
成するようにしたことを特徴とするプローブ検査装置。
1. A support for supporting a subject, a parallelism detecting means provided above the support and comprising an imaging device for detecting the parallelism between the subject and a probing card; A parallel control unit that moves the subject based on a detection result of the unit and parallelizes the subject, and an inspection unit that performs the inspection of the subject after performing the parallel control by the parallel control unit. Is equipped with a motor that raises and lowers three points on the support table to adjust the inclination in all directions. A part of the inspection means is constituted by the probing card, and the probe tip of the probing card is attached to the subject. A probe inspection apparatus characterized in that the probe is pressed to form a trace detected by the parallelism detection means.
JP33980290A 1990-11-30 1990-11-30 Probe inspection device Expired - Lifetime JP2939657B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33980290A JP2939657B2 (en) 1990-11-30 1990-11-30 Probe inspection device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33980290A JP2939657B2 (en) 1990-11-30 1990-11-30 Probe inspection device

Publications (2)

Publication Number Publication Date
JPH04207047A JPH04207047A (en) 1992-07-29
JP2939657B2 true JP2939657B2 (en) 1999-08-25

Family

ID=18330953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33980290A Expired - Lifetime JP2939657B2 (en) 1990-11-30 1990-11-30 Probe inspection device

Country Status (1)

Country Link
JP (1) JP2939657B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6246247B1 (en) 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
JP3423979B2 (en) * 1997-07-11 2003-07-07 東京エレクトロン株式会社 Probe method and probe device
US6456099B1 (en) 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
JP2000260852A (en) 1999-03-11 2000-09-22 Tokyo Electron Ltd Inspection stage and device
US6468098B1 (en) 1999-08-17 2002-10-22 Formfactor, Inc. Electrical contactor especially wafer level contactor using fluid pressure
US7262611B2 (en) 2000-03-17 2007-08-28 Formfactor, Inc. Apparatuses and methods for planarizing a semiconductor contactor
JP2001358204A (en) 2000-06-15 2001-12-26 Tokyo Electron Ltd Inspecting stage
US6774621B2 (en) 2000-06-15 2004-08-10 Tokyo Electron Limited Inspection stage having a plurality of Z axes
JP4834583B2 (en) * 2007-03-15 2011-12-14 株式会社アドバンテスト Test equipment

Also Published As

Publication number Publication date
JPH04207047A (en) 1992-07-29

Similar Documents

Publication Publication Date Title
US7009415B2 (en) Probing method and probing apparatus
US4918374A (en) Method and apparatus for inspecting integrated circuit probe cards
US7626406B2 (en) Probing method, probe apparatus and storage medium
JP2939657B2 (en) Probe inspection device
CN115274484B (en) Wafer detection device and detection method thereof
JPS61112912A (en) Height measuring system
JPH07297242A (en) Probe method and the device
JP2895989B2 (en) Prober apparatus and wafer inspection method
JPH0621166A (en) Wafer prober
JPH1038980A (en) Apparatus and method for probing circuit board
JPH0441495B2 (en)
JP3103959B2 (en) Probe device
JP2501613B2 (en) Wafer prober
JP3332001B2 (en) Recognition method of the tip of the contact probe
JP2767291B2 (en) Inspection device
JPH0342682Y2 (en)
JP2617422B2 (en) Wafer prober and semiconductor wafer measuring method
JPH10173014A (en) Apparatus and method for testing solid state imaging device
JPH01286324A (en) Wafer prober
CN116359248A (en) Chip function test system and method
JPH043107B2 (en)
JP2655188B2 (en) Inspection device
JPH0719819B2 (en) Probe device
JPH0210574B2 (en)
JPS6115340A (en) Wafer prober

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110618

Year of fee payment: 12