[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2928755B2 - Electronic component manufacturing method - Google Patents

Electronic component manufacturing method

Info

Publication number
JP2928755B2
JP2928755B2 JP29298696A JP29298696A JP2928755B2 JP 2928755 B2 JP2928755 B2 JP 2928755B2 JP 29298696 A JP29298696 A JP 29298696A JP 29298696 A JP29298696 A JP 29298696A JP 2928755 B2 JP2928755 B2 JP 2928755B2
Authority
JP
Japan
Prior art keywords
dam
electronic component
stencil
substrate
liquid resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29298696A
Other languages
Japanese (ja)
Other versions
JPH10144707A (en
Inventor
敦史 奥野
典子 藤田
和広 池田
孝一良 永井
紀隆 大山
常一 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON RETSUKU KK
Original Assignee
NIPPON RETSUKU KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17788999&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2928755(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NIPPON RETSUKU KK filed Critical NIPPON RETSUKU KK
Priority to JP29298696A priority Critical patent/JP2928755B2/en
Publication of JPH10144707A publication Critical patent/JPH10144707A/en
Application granted granted Critical
Publication of JP2928755B2 publication Critical patent/JP2928755B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an electronic component manufacturing method for forming an electronic component, which is low in cost, has, high reliability and is formed into a prescribed shape. SOLUTION: Holes 24 and 24 for forming dams 30 are provided in a hole plate 20, a semiconductor chip 8 and lead wires 10 are formed in the lower surface 20a of the hole plate 20 and a recessed part 22 is formed in the lower surface 20a in such a way that it does not come into contact with the lead wires 10. The lower surface 20a of the hoe plate 20 is brought into contact with a board 2 or a board circuit 4 to fill a liquid resin 26 in the holes 24 and 24 by printing and the plate 20 is separated from the board 2, whereby the resin 26 filled in the holes 24 and 24 is transferred on the board 2 to form the dams 30.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電子部品の製造
方法に係り、特に半導体チップ等を封止することによっ
て電子部品を製造する電子部品の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing an electronic component, and more particularly to a method of manufacturing an electronic component by sealing a semiconductor chip or the like.

【0002】[0002]

【従来の技術】一般的に、ダイオード、トランジスタ、
IC(集積回路)、及びLSI(高集積回路)等の半導
体チップはエポキシ樹脂等の封止材を用いて封止され、
電子部品として製造される。上記半導体チップは回路が
形成された基板上に直接搭載されたり、リードフレーム
上に搭載されたり、LCC(リードレスチップキャリ
ア)等のチップキャリア上に搭載されたり、又はボール
・グリッド・アレイ等に搭載された後にエポキシ樹脂等
によって封止が行われる。
2. Description of the Related Art Generally, diodes, transistors,
Semiconductor chips such as ICs (integrated circuits) and LSIs (highly integrated circuits) are sealed using a sealing material such as epoxy resin.
Manufactured as electronic components. The semiconductor chip is mounted directly on a substrate on which a circuit is formed, mounted on a lead frame, mounted on a chip carrier such as an LCC (leadless chip carrier), or in a ball grid array or the like. After being mounted, sealing is performed with an epoxy resin or the like.

【0003】上記エポキシ樹脂等の封止材としては液状
樹脂が用いられ、半導体チップを封止する方法にはディ
スペンサにより液状樹脂を半導体チップ上に滴下するデ
ィスペンサ方式と、複数の孔が形成された孔版を用いて
半導体チップに液状樹脂を印刷する方法とがある。
A liquid resin is used as a sealing material such as the epoxy resin, and a method of sealing a semiconductor chip includes a dispenser method in which the liquid resin is dropped on the semiconductor chip by a dispenser, and a plurality of holes are formed. There is a method of printing a liquid resin on a semiconductor chip using a stencil.

【0004】[0004]

【発明が解決しようとする課題】ところで、これらの方
法に用いられる液状樹脂は熱硬化性の樹脂であり、硬化
時の熱によって樹脂の粘度が低下し、樹脂が流動してし
まい硬化後の形状が封止直後(硬化前)の形状よりも外
周部が拡がってしまうという特性を有する。液状樹脂を
用いた場合、外周部形状の拡がりを防止するためには、
チクソトロピー性が高い樹脂を用いて樹脂の流れ防止を
行えば良いと考えられるが、その特性や制御性には自ず
と限界がある。
By the way, the liquid resin used in these methods is a thermosetting resin, and the heat at the time of curing lowers the viscosity of the resin, causing the resin to flow and the shape after curing. Has a characteristic that the outer peripheral portion is wider than the shape immediately after sealing (before curing). When using a liquid resin, in order to prevent the outer peripheral shape from spreading,
It is considered that it is only necessary to use a resin having a high thixotropy to prevent the resin from flowing, but there are naturally limits to the characteristics and controllability.

【0005】近年、基板上の高密度実装化が進み封止エ
リアがさらに厳しく制限されており、電子部品の外形寸
法に規格が定められている。所定のエリア内に電子部品
を形成したり、定められた寸法に電子部品を形成するた
めには、封止エリアの外周部に液状樹脂の流れを防止す
るダムを形成する必要がある。このダムは、通常、半導
体チップを搭載する前に基板上に形成される。
In recent years, as high-density mounting on substrates has progressed, the sealing area has been more severely restricted, and standards have been set for the external dimensions of electronic components. In order to form an electronic component in a predetermined area or to form an electronic component in a predetermined size, it is necessary to form a dam for preventing the flow of the liquid resin around the outer periphery of the sealing area. This dam is usually formed on a substrate before mounting a semiconductor chip.

【0006】上記ダムは、シリコーン樹脂をディスペン
サで描画した後、熱を加えて硬化させたり、感光性のフ
ィルムを基板上に貼付してダムの形状が描かれたマスク
を使用して露光を行って未露光部分を除去したり、紫外
線硬化性樹脂をディスペンサで描画して紫外線を用いて
硬化させたりして形成していた。上記方法によってダム
を形成した場合には、ダム形成による基板コストの上
昇、半導体素子搭載時にダム材のにじみによる接続端子
部分の汚れによるワイヤボンドの接続不良、基板運送中
のダムの欠落等の基板自体の問題があり、半導体チップ
を封止した後においては、半導体チップの封止樹脂とダ
ムの材質との違いによる信頼性の低下(剥離やクラッ
ク)が生じる等の問題があった。
[0006] The above dam is formed by drawing a silicone resin with a dispenser and then hardening by applying heat, or exposing using a mask on which a photosensitive film is stuck on a substrate and the shape of the dam is drawn. It is formed by removing an unexposed portion by drawing, or by drawing an ultraviolet curable resin with a dispenser and curing it with ultraviolet light. When the dam is formed by the above method, the cost of the substrate increases due to the formation of the dam, poor connection of the wire bond due to contamination of the connection terminal portion due to bleeding of the dam material at the time of mounting the semiconductor element, the lack of the substrate during transportation of the substrate, and the like. There is a problem of itself, and after the semiconductor chip is sealed, there is a problem such as a decrease in reliability (peeling or cracking) due to a difference between a sealing resin of the semiconductor chip and a material of the dam.

【0007】本発明は、上記事情に鑑みてなされたもの
であり、低コストであり且つ高い信頼性を有する所定の
形状の電子部品を形成するための電子部品の製造方法を
提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a method of manufacturing an electronic component for forming an electronic component having a predetermined shape at low cost and high reliability. And

【0008】[0008]

【課題を解決するための手段】上記課題を解決するため
に、請求項1記載の発明は、半導体素子が搭載されてい
基板上であって該半導体素子周囲にダム形成用孔版を
用いて液状樹脂を印刷してダムを形成する工程と、前記
ダムを形成した後、前記ダム内部に封止用孔版を用いて
液状樹脂を印刷して前記半導体素子を封止する工程とを
具備することを特徴とする。請求項2記載の発明は、請
求項1記載の電子部品の製造方法において、前記半導体
素子封止用の液状樹脂は、前記ダム形成用の液状樹脂と
同一の液状樹脂を用いて印刷されることを特徴とする。
請求項3記載の発明は、請求項1記載の電子部品の製造
方法において、前記ダムは、前記半導体素子に対応する
位置に凹部が形成されたダム形成用孔版を前記基板に接
触させて形成されることを特徴とする。請求項4記載の
発明は、請求項1記載の電子部品の製造方法において、
前記半導体素子は、前記ダムに対応した位置に凹部が形
成された封止用孔版を前記基板に接触させて封止される
ことを特徴とする。請求項5記載の発明は、請求項1記
載の電子部品の製造方法において、前記ダム及び前記半
導体素子を封止した液状樹脂を印刷後に硬化させる工程
を有することを特徴とする。請求項6記載の発明は、請
求項1記載の電子部品の製造方法において、前記基板に
は基板回路が形成されており、前記ダムは、前記半導体
素子と該基板回路とを電気的に接続した後に形成される
ことを特徴とする。
In order to solve the above problems SUMMARY OF THE INVENTION The invention of claim 1, wherein the semiconductor element is mounted Tei
Forming a dam by printing a liquid resin using a stencil dam formed around the semiconductor element that a substrate, wherein
After forming the dam, a step of printing a liquid resin using a sealing stencil inside the dam to seal the semiconductor element is provided. According to a second aspect of the present invention, in the method for manufacturing an electronic component according to the first aspect, the liquid resin for sealing the semiconductor element is printed using the same liquid resin as the liquid resin for forming the dam. It is characterized by.
According to a third aspect of the present invention, in the method of manufacturing an electronic component according to the first aspect, the dam is formed by contacting a dam forming stencil having a concave portion at a position corresponding to the semiconductor element with the substrate. It is characterized by that. According to a fourth aspect of the present invention, in the method for manufacturing an electronic component according to the first aspect,
The semiconductor element is sealed by bringing a sealing stencil having a recess formed at a position corresponding to the dam into contact with the substrate. According to a fifth aspect of the present invention, there is provided the method of manufacturing an electronic component according to the first aspect, further comprising a step of curing the liquid resin sealing the dam and the semiconductor element after printing. According to a sixth aspect of the present invention, in the method of manufacturing an electronic component according to the first aspect, a substrate circuit is formed on the substrate, and the dam electrically connects the semiconductor element and the substrate circuit. It is characterized by being formed later.

【0009】[0009]

【発明の実施の形態】以下、図面を参照して、本発明の
実施形態について説明する。図2は封止対象である半導
体チップ(半導体素子)が搭載された基板の断面図であ
る。図2において、2は基板であり、その材質はガラス
・エポキシ等の有機材、セラミック、ガラス等である。
この基板2の上面には基板回路4が形成されている。上
記電子部品がリード線を有する場合には、基板2の代わ
りに金属やリードフレーム等が用いられる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 2 is a cross-sectional view of a substrate on which a semiconductor chip (semiconductor element) to be sealed is mounted. In FIG. 2, reference numeral 2 denotes a substrate, the material of which is an organic material such as glass or epoxy, ceramic, glass or the like.
On the upper surface of the substrate 2, a substrate circuit 4 is formed. When the electronic component has a lead wire, a metal, a lead frame, or the like is used instead of the substrate 2.

【0010】この基板回路4上には接着剤6によって半
導体チップ8が接着されており、リード線10,10に
よって半導体チップ8と基板回路4とが電気的に接続さ
れている。上記リード線10,10は、通常、金線やア
ルミ線が用いられるが、フリップチップのように能動面
が下面に配された場合には、リード線10,10の代わ
りにバンプ接合によって半導体チップ8と基板回路4と
が電気的に接続される。尚、図2中では半導体チップ8
が1つのみ図示されているが、基板2上には複数の半導
体チップ8が接着されている。
A semiconductor chip 8 is adhered on the substrate circuit 4 by an adhesive 6, and the semiconductor chip 8 and the substrate circuit 4 are electrically connected by lead wires 10, 10. Usually, gold wires or aluminum wires are used for the lead wires 10, but when the active surface is disposed on the lower surface like a flip chip, the semiconductor chips are formed by bump bonding instead of the lead wires 10, 10. 8 and the substrate circuit 4 are electrically connected. The semiconductor chip 8 is shown in FIG.
Although only one is shown, a plurality of semiconductor chips 8 are bonded on the substrate 2.

【0011】本発明の一実施形態による電子部品の製造
方法は半導体チップ8の周囲にダムを形成する工程と、
半導体チップ8を封止する工程とに大別される。まず、
本発明の一実施形態による電子部品の製造方法の第1工
程である半導体チップ8の周囲にダムを形成する方法に
ついて説明する。図1は本発明の一実施形態による電子
部品の製造方法の第1工程を示す断面図である。尚、図
1において、図2と共通する部分には同一の符号を付
し、その説明を省略する。
A method for manufacturing an electronic component according to one embodiment of the present invention includes the steps of: forming a dam around a semiconductor chip 8;
The method is roughly divided into a step of sealing the semiconductor chip 8. First,
A method for forming a dam around the semiconductor chip 8, which is the first step of the method for manufacturing an electronic component according to one embodiment of the present invention, will be described. FIG. 1 is a sectional view showing a first step of a method for manufacturing an electronic component according to one embodiment of the present invention. In FIG. 1, the same parts as those in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted.

【0012】図1において、20はダムを印刷形成する
ための孔版(ダム形成用孔版)であり、その底面20a
には、半導体チップ8が配される位置に応じて凹部22
が形成されている。この凹部22は、ダムを形成すると
きに孔版20と半導体チップ8やリード線10,10と
が接触して破損が生じたり、リード線10,10と半導
体チップ8との電気的接続又は基板回路4とリード線1
0,10との電気的接続が断たれたりするのを防止する
ためのものである。この凹部22は、孔版20が金属で
ある場合にはエッチングにより形成されたり、又は金属
板を張り合わせて形成される。金属以外の材質の場合に
は切削や金属成型によって形成される。
In FIG. 1, reference numeral 20 denotes a stencil for printing and forming a dam (a stencil for forming a dam).
The recesses 22 according to the position where the semiconductor chip 8 is arranged.
Are formed. The concave portion 22 may be damaged when the stencil 20 contacts the semiconductor chip 8 or the lead wires 10 when forming the dam, or may be used for electrical connection between the lead wires 10 and the semiconductor chip 8 or substrate circuit. 4 and lead 1
This is for preventing the electrical connection with 0 and 10 from being disconnected. The concave portion 22 is formed by etching when the stencil 20 is made of metal, or is formed by bonding a metal plate. In the case of a material other than metal, it is formed by cutting or metal molding.

【0013】また、凹部22の周囲であって、ダムが形
成される位置には孔24,24が形成されている。尚、
上記凹部22及び孔24,24は図1中には1つのみが
記載されているが、孔版20に所定間隔をもって複数設
けられている。26はダムを形成するための液状樹脂で
あり、孔版20の上面20bに滴下される。この液状樹
脂26は後述する半導体チップ8を封止する際に用いら
れる液状樹脂と同一の材質が用いられる。例えば、半導
体チップ8を封止する際に用いられる液状樹脂が熱硬化
性樹脂であれば、液状樹脂26も熱硬化性樹脂が用いら
れ、紫外線硬化性樹脂であれば、液状樹脂26も紫外線
硬化性樹脂が用いられる。
Holes 24 are formed around the recess 22 at the positions where the dams are to be formed. still,
Although only one recess 22 and one hole 24 are shown in FIG. 1, a plurality of stencils 20 are provided at predetermined intervals. Reference numeral 26 denotes a liquid resin for forming a dam, which is dropped on the upper surface 20b of the stencil 20. The liquid resin 26 is made of the same material as the liquid resin used when sealing the semiconductor chip 8 described later. For example, if the liquid resin used for sealing the semiconductor chip 8 is a thermosetting resin, the liquid resin 26 is also a thermosetting resin. Resin is used.

【0014】また、上記液状樹脂26と半導体チップ8
の封止に用いられる樹脂は、好ましくは同一の樹脂及び
硬化性系の組成が良い。但し、ダムの形状はその断面積
が小さく、且つ高さが高い方が好ましいので、液状樹脂
26はチクソトロピー性が高く(2.0以上、好ましく
は3.0以上)、制御性が良いものを用いる必要があ
る。28は平板状に形成されたスクイージであり、孔版
20の上面20b近傍に設けられ、孔版20の上面20
bに沿って移動可能である。このスクイージ28の移動
方向はスクイージ28の面と垂直な方向に設定される。
The liquid resin 26 and the semiconductor chip 8
The resin used for sealing is preferably a composition of the same resin and a curable system. However, since the shape of the dam preferably has a smaller cross-sectional area and a higher height, the liquid resin 26 should have a high thixotropic property (2.0 or more, preferably 3.0 or more) and good controllability. Must be used. Reference numeral 28 denotes a squeegee formed in a flat plate shape. The squeegee 28 is provided near the upper surface 20 b of the stencil 20.
It can move along b. The moving direction of the squeegee 28 is set in a direction perpendicular to the surface of the squeegee 28.

【0015】上記構成において、孔版20に設けられた
凹部22の位置と半導体チップ8との位置を一致させた
後、つまり、半導体チップ8が孔版20の真下に位置す
るよう調整した後、基板2を孔版20へ接近させ又は孔
版20を基板2へ接近させて基板2と孔版20とを接触
させる。その後、液状樹脂26を孔版20の上面20b
に滴下する(図1(a)参照)。
In the above configuration, after the position of the concave portion 22 provided in the stencil 20 and the position of the semiconductor chip 8 are matched, that is, after the semiconductor chip 8 is adjusted to be located directly below the stencil 20, the substrate 2 Is brought closer to the stencil 20 or the stencil 20 is brought closer to the substrate 2 to bring the substrate 2 into contact with the stencil 20. Thereafter, the liquid resin 26 is applied to the upper surface 20b of the stencil 20.
(See FIG. 1A).

【0016】次に、スクイージ28を孔版20に沿って
移動させ、孔版20の上面20bに滴下された液状樹脂
26を孔版20に形成された孔24,24へ流し込んで
充填する(図1(b)参照)。上記充填が終了した後、
孔版20と基板2とを離して孔版20の孔24,24内
に充填された液状樹脂を基板2や基板回路4上に転写し
てダム30を形成する(図1(c)参照)。
Next, the squeegee 28 is moved along the stencil 20, and the liquid resin 26 dropped on the upper surface 20b of the stencil 20 is filled into the holes 24, 24 formed in the stencil 20 by filling (FIG. 1 (b) )reference). After the above filling is completed,
The dam 30 is formed by separating the stencil 20 from the substrate 2 and transferring the liquid resin filled in the holes 24, 24 of the stencil 20 onto the substrate 2 or the substrate circuit 4 (see FIG. 1C).

【0017】上述したダム30を形成する工程が終了す
ると、半導体チップ8を封止する工程に移行する。図3
は本発明の一実施形態による電子部品の製造方法の第2
工程を示す断面図であり、図1又は図2と共通する部分
には同一の符号を付し、その説明を省略する。図3にお
いて50は半導体チップ8を印刷封止するための孔版
(封止用孔版)であり、半導体チップ8に対応する位置
には孔52が設けられる。また、孔版50の底面50a
であって、孔52の周囲にはダム30に対応した位置に
凹部54,54が形成されている。この凹部54,54
の幅はダム30の幅よりも大に形成されるとともに、そ
の深さはダム30の高さよりも大となるよう形成され
る。この凹部54,54は孔版50とダム30とが接触
して、ダム30が損傷するのを防止するために設けられ
る。
When the above-described step of forming the dam 30 is completed, the process proceeds to a step of sealing the semiconductor chip 8. FIG.
Is a second method for manufacturing an electronic component according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a step, in which parts common to FIG. 1 or FIG. In FIG. 3, reference numeral 50 denotes a stencil (sealing stencil) for printing and sealing the semiconductor chip 8, and a hole 52 is provided at a position corresponding to the semiconductor chip 8. Also, the bottom surface 50a of the stencil 50
The recesses 54 are formed around the hole 52 at positions corresponding to the dam 30. The recesses 54, 54
Is formed so as to be larger than the width of the dam 30, and the depth thereof is formed to be larger than the height of the dam 30. The recesses 54 are provided to prevent the dam 30 from being damaged due to the contact between the stencil 50 and the dam 30.

【0018】上記凹部54,54は前述した孔版20
(図1参照)と同様に、孔版50が金属である場合には
エッチングにより形成されたり、又は金属板を張り合わ
せて形成される。金属以外の材質の場合には切削や金属
成型によって形成される。56は液状樹脂であり、ダム
30と同一の硬化性樹脂である。58は平板状に形成さ
れたスクイージであり、孔版50の上面50b近傍に設
けられ、孔版50の上面50bに沿って移動可能であ
る。このスクイージ58の移動方向はスクイージ58の
面と垂直な方向に設定される。
The recesses 54 are provided in the stencil 20 described above.
As in the case of (see FIG. 1), when the stencil 50 is a metal, it is formed by etching or by bonding a metal plate. In the case of a material other than metal, it is formed by cutting or metal molding. Reference numeral 56 denotes a liquid resin, which is the same curable resin as the dam 30. Reference numeral 58 denotes a squeegee formed in a flat plate shape, which is provided near the upper surface 50b of the stencil 50 and is movable along the upper surface 50b of the stencil 50. The moving direction of the squeegee 58 is set in a direction perpendicular to the surface of the squeegee 58.

【0019】上記構成において、孔版50に設けられた
孔52の位置と半導体チップ8との位置、及びダム30
の位置と凹部54,54との位置を一致させた後、つま
り、図3に示されたように半導体チップ8が孔版50の
孔52の真下に位置し、且つ、ダム30が凹部54,5
4の真下に位置するよう調整した後、基板2を孔版50
へ接近させ又は孔版50を基板2へ接近させて基板2と
孔版50とを接触させる。その後、液状樹脂56を孔版
50の上面50bに滴下する(図3(a)参照)。
In the above configuration, the position of the hole 52 provided in the stencil 50 and the position of the semiconductor chip 8 and the position of the dam 30
After the positions of the recesses 54 and 54 are made to coincide with each other, that is, as shown in FIG. 3, the semiconductor chip 8 is located immediately below the hole 52 of the stencil 50 and the dam 30 is
After adjusting the substrate 2 to be located directly below the stencil 50,
Or the stencil 50 is brought close to the substrate 2 to bring the substrate 2 and the stencil 50 into contact. Thereafter, the liquid resin 56 is dropped on the upper surface 50b of the stencil 50 (see FIG. 3A).

【0020】次に、スクイージ58を孔版50に沿って
移動させ、孔版50の上面50bに滴下された液状樹脂
56を孔版50に形成された孔52へ流し込んで充填す
る(図3(b)参照)。上記充填が終了した後、孔版5
0と基板2とを離すことにより孔52内に充填された液
状樹脂を基板2や基板回路4上に転写する(図3(c)
参照)。
Next, the squeegee 58 is moved along the stencil 50, and the liquid resin 56 dropped on the upper surface 50b of the stencil 50 flows into the holes 52 formed in the stencil 50 to be filled therein (see FIG. 3B). ). After the above filling is completed, the stencil 5
The liquid resin filled in the holes 52 is transferred onto the substrate 2 and the substrate circuit 4 by separating the substrate 0 and the substrate 2 (FIG. 3C).
reference).

【0021】以上の工程が終了すると、液状樹脂を硬化
する工程に移行する。この工程では使用した液状樹脂に
あわせて、熱を加えて硬化させたり紫外線を照射して硬
化させる。ダム30内に転写された液状樹脂は硬化時に
流動するが、ダム30によって堰止められるため、ダム
30外に流出することなくレベリングし、ダム30とと
もに硬化する。ダム30の樹脂と半導体チップ8を封止
するための液状樹脂は同一硬化系の樹脂、又は類似した
組成の樹脂が用いられているため、相互に密着して欠陥
部位のない一体封止物が形成される。図4は本発明の一
実施形態による電子部品の製造方法によって製造された
電子部品を示す断面図である。図4に示されたように、
半導体チップ8を封止するための樹脂がダム30外に流
出することなくレベリングがなされてダム30と一体に
なっている。
When the above steps are completed, the process proceeds to the step of curing the liquid resin. In this step, according to the liquid resin used, curing is performed by applying heat or by irradiating ultraviolet rays. The liquid resin transferred into the dam 30 flows at the time of curing, but is leveled without flowing out of the dam 30 because it is blocked by the dam 30, and is cured together with the dam 30. As the resin of the dam 30 and the liquid resin for sealing the semiconductor chip 8, a resin of the same curing system or a resin having a similar composition is used. It is formed. FIG. 4 is a cross-sectional view illustrating an electronic component manufactured by the method for manufacturing an electronic component according to the embodiment of the present invention. As shown in FIG.
The resin for sealing the semiconductor chip 8 is leveled without flowing out of the dam 30 and is integrated with the dam 30.

【0022】[0022]

【実施例】発明者は、前述した本発明の一実施形態によ
る電子部品の製造方法によって作成した電子部品(以
下、試作品と称する)の耐久性と、従来の電子部品の製
造方法によって作成された電子部品の耐久性との比較を
行った。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The inventor has determined the durability of an electronic component (hereinafter referred to as a prototype) produced by the method for producing an electronic component according to one embodiment of the present invention and the conventional method for producing an electronic component. The comparison was made with the durability of the electronic components.

【0023】まず、図2に示された封止対象である半導
体チップ8等について具体的数値を挙げて説明する。図
2に示された基板2としては厚み0.6mmを有する市
販のFR−4基板を用い表面メッキをエッチングして基
板回路4を形成し、形成した基板回路4上に金メッキを
施した。半導体チップ8は厚みが0.6mmであり、1
0mm×10mmの四角形の外形寸法を有し、電子回路
が形成されたICチップを用いた。この半導体チップ8
を接着剤DP−500(日本レック株式会社製)を用い
て上記基板回路4上に接着し、上記基板回路4と半導体
チップ8とを電気的に接続するリード線10,10は直
径が23μmである金線を用いた。
First, the semiconductor chip 8 and the like to be sealed shown in FIG. 2 will be described with specific numerical values. As a substrate 2 shown in FIG. 2, a commercially available FR-4 substrate having a thickness of 0.6 mm was used to etch the surface plating to form a substrate circuit 4, and the formed substrate circuit 4 was plated with gold. The semiconductor chip 8 has a thickness of 0.6 mm.
An IC chip having a rectangular outer shape of 0 mm × 10 mm and having an electronic circuit formed thereon was used. This semiconductor chip 8
Is bonded onto the substrate circuit 4 using an adhesive DP-500 (manufactured by Nippon Rec Co., Ltd.), and the lead wires 10 for electrically connecting the substrate circuit 4 and the semiconductor chip 8 have a diameter of 23 μm. A gold wire was used.

【0024】図1に示されたダム30を形成するための
孔版20は1.2mmの厚みを有するステンレス板を用
い、エッチングにより0.8mmの深さを有し、内周の
形状が四角形であって1辺の長さが15mmである凹部
22を形成するとともに、この凹部22の周囲に0.5
mmの幅を有し、形状が四角形の孔24,24を形成し
た。また、図3に示された半導体チップ8の封止用の孔
版50は1.2mmの厚さを有するステンレス板を用
い、エッチングによって内周の形状が四角形であって1
辺の長さが15mmである孔52を形成するとともに、
孔52の周囲に深さが0.8mmであり0.8mmの幅
を有する四角形状の凹部54,54を形成した。
The stencil 20 for forming the dam 30 shown in FIG. 1 is a stainless plate having a thickness of 1.2 mm, has a depth of 0.8 mm by etching, and has a square inner periphery. And a recess 22 having a side length of 15 mm is formed.
The holes 24, 24 having a width of 1 mm and a square shape were formed. The stencil 50 for sealing the semiconductor chip 8 shown in FIG. 3 is a stainless plate having a thickness of 1.2 mm, and has a square inner periphery formed by etching.
While forming the hole 52 whose side length is 15 mm,
Square recesses 54, 54 having a depth of 0.8 mm and a width of 0.8 mm were formed around the hole 52.

【0025】本発明の一実施形態による電子部品の製造
方法によって作成された電子部品は、図1に示されたダ
ム30用の液状樹脂26としては熱硬化性を有する樹脂
NPR−18(エポキシ樹脂配合物:日本レック株式会
社製)を用い、半導体チップ8を封止するための液状樹
脂56には、熱硬化性を有する樹脂NPR−785N
(エポキシ樹脂配合物:日本レック株式会社製)を用い
た。
The electronic component manufactured by the method for manufacturing an electronic component according to one embodiment of the present invention is a thermosetting resin NPR-18 (epoxy resin) as the liquid resin 26 for the dam 30 shown in FIG. A compound NPR-785N having a thermosetting property is used as the liquid resin 56 for encapsulating the semiconductor chip 8.
(Epoxy resin compound: manufactured by Nippon Rec Co., Ltd.) was used.

【0026】また、比較のための電子部品を作成した。
比較例1は、紫外線硬化性の樹脂NUV−20(エポキ
シクリアレート樹脂:日本レック株式会社製)を上記デ
ィスペンサによって描画した後、紫外線を照射して硬化
させ、上述した熱硬化性樹脂NPR−785Nをディス
ペンサによってダムの内部に滴下して作成した電子部品
である。比較例2では、厚さが1.2mmであるステン
レス板にエッチングによって内周の形状が四角形であっ
て1辺の長さが15mmである孔を形成した孔版を用い
た。比較例2は、上述した孔版を用いて熱硬化性樹脂N
PR−785Nを印刷することによって作成した電子部
品であり、上記試作品や比較例1の電子部品のようにダ
ムを形成していない。
Further, electronic parts for comparison were prepared.
In Comparative Example 1, an ultraviolet-curable resin NUV-20 (epoxy clearate resin: manufactured by Nippon Lec Co., Ltd.) was drawn by the above-described dispenser, and then cured by irradiating ultraviolet light, and the above-described thermosetting resin NPR-785N was used. Is an electronic component created by dropping the inside of a dam with a dispenser. In Comparative Example 2, a stencil plate in which a hole having a square inner periphery and a side length of 15 mm was formed by etching a stainless steel plate having a thickness of 1.2 mm by etching was used. In Comparative Example 2, the thermosetting resin N
This is an electronic component created by printing PR-785N, and does not form a dam unlike the prototype and the electronic component of Comparative Example 1.

【0027】図5は前述した試作品、比較例1、及び比
較例2との外形形状の比較結果を表した図表である。図
5に示されたように、試作品は外形寸法が18.2×1
8.2mmと所定の形状に形成されているとともに、高
さが前述した孔版の厚みとほぼ同一であり、外形寸法及
び高さが共に所定の形状に形成された電子部品が得られ
る。
FIG. 5 is a table showing the results of comparison of the outer shape with the prototype described above, Comparative Example 1, and Comparative Example 2. As shown in FIG. 5, the prototype has an outer dimension of 18.2 × 1
An electronic component having a predetermined shape of 8.2 mm, a height substantially equal to the thickness of the stencil described above, and an outer dimension and a height both formed in the predetermined shape is obtained.

【0028】これに対し、比較例1では、電子部品の外
形はディスペンサによって描画されているためほぼ所定
の寸法に形成されるが、高さの制御が困難であるという
欠点を有する。つまり、比較例1の電子部品は、高さに
制限がある用途(例えば、ノート型コンピュータ)には
使用することができない。また、比較例2の電子部品は
外形が20.5×21.2mmと所望の形状とはかけ離
れているとともに、所望の高さには形成されないため高
さ及び外形寸法が制限された用途には不適切である。
On the other hand, in Comparative Example 1, although the outer shape of the electronic component is formed to a substantially predetermined size because it is drawn by the dispenser, it has a drawback that the height control is difficult. That is, the electronic component of Comparative Example 1 cannot be used for applications where the height is limited (for example, a notebook computer). The electronic component of Comparative Example 2 has an outer shape of 20.5 × 21.2 mm, which is far from the desired shape, and is not formed at the desired height. Improper.

【0029】図6は温度や湿度の変化による特性の比較
結果を表した図表である。温度や湿度の変化に対する試
験は、ヒートサイクル性の試験、恒温恒湿度試験、及び
PCT(Pressure Cooker Test)について行った。ヒー
トサイクル性の試験は、温度を−65℃に設定して30
分間放置する状態と温度を120℃に設定して30分間
放置する状態とを繰り返す試験であり、恒温恒湿度試験
は温度及び湿度がそれぞれ80℃,85%に設定された
状態で放置する試験であり、PCTは試作品、比較例1
の電子部品、及び比較例2の電子部品を圧力釜の中に配
置して加湿を行い、温度が121℃であり圧力が2気圧
の条件下における試験である。
FIG. 6 is a table showing the results of comparison of characteristics according to changes in temperature and humidity. The test for the change in temperature and humidity was performed by a heat cycle test, a constant temperature and humidity test, and a PCT (Pressure Cooker Test). The heat cycle test was carried out by setting the temperature to -65 ° C.
The temperature and humidity are set to 80 ° C. and 85%, respectively. The constant temperature and humidity test is a test in which the temperature and humidity are set to 80 ° C. and 85%, respectively. Yes, PCT is prototype, Comparative Example 1
The electronic component of Comparative Example 2 and the electronic component of Comparative Example 2 were placed in a pressure cooker and humidified, and the test was performed under the conditions of a temperature of 121 ° C. and a pressure of 2 atm.

【0030】図6に示されたように、試作品及び比較例
2の電子部品はヒートサイクル性の試験において500
サイクルの試験に耐え、恒温恒湿度試験では500時間
の耐久性があり、PCTに関しては300時間の耐久性
を有し、極めて優れた特性を有する。しかし、比較例2
の電子部品は、ヒートサイクル性の試験では200サイ
クルの試験に耐えられず、恒温恒湿度試験では300時
間の耐久性を得られず、PCTに関しては100時間の
耐久性すら得られなかった。比較例1の電子部品の耐久
性が悪いのは、ダムを形成する樹脂と半導体チップを封
止する樹脂との特性に大きな差があるためであり、比較
例1の電子部品はダムを封止用の樹脂とが分離してしま
うという問題点を有する。
As shown in FIG. 6, the prototype and the electronic component of Comparative Example 2 were 500 deg.
It withstands cycle tests, has a durability of 500 hours in a constant temperature and humidity test, and has a durability of 300 hours for PCT, and has extremely excellent characteristics. However, Comparative Example 2
The electronic component No. could not withstand the test of 200 cycles in the heat cycle test, could not obtain the durability of 300 hours in the constant temperature and humidity test, and could not obtain the durability of PCT even for 100 hours. The durability of the electronic component of Comparative Example 1 is poor because there is a large difference in the characteristics between the resin forming the dam and the resin sealing the semiconductor chip. The electronic component of Comparative Example 1 seals the dam. There is a problem that the resin for use is separated.

【0031】図7はポップコーンテストの結果を示す図
表である。ポップコーンテストは試作品、比較例1の電
子部品、及び比較例2の電子部品を多湿な環境下に放置
して半導体チップを封止している樹脂中に水蒸気を含ま
せた状態にして、急激な温度変化を与える試験である。
このポップコーンテストにおいてはレベル2〜レベル4
の3段階のレベルについての試験を行った。この3段階
の試験においてはレベル2が最も過酷な試験である。
FIG. 7 is a table showing the results of the popcorn test. In the popcorn test, the prototype, the electronic component of Comparative Example 1, and the electronic component of Comparative Example 2 were left in a humid environment, and a state in which water vapor was contained in the resin sealing the semiconductor chip, and the popcorn test was rapidly performed. This is a test that gives a great temperature change.
In this popcorn test, level 2 to level 4
The test was conducted for three levels. In this three-stage test, level 2 is the most severe test.

【0032】レベル2…温度、湿度がそれぞれ85℃,
60%の環境下に168時間放置した後、10秒の間に
温度を220℃まで変化させる処理を3サイクル繰り返
す試験 レベル3…温度、湿度がそれぞれ60℃,30%の環境
下に192時間放置した後、10秒の間に温度を220
℃まで変化させる処理を3サイクル繰り返す試験 レベル4…温度、湿度がそれぞれ60℃,30%の環境
下に84時間放置した後、10秒の間に温度を220℃
まで変化させる処理を3サイクル繰り返す試験
Level 2: Temperature and humidity are 85 ° C., respectively.
A test in which the process of changing the temperature to 220 ° C. in 10 seconds is repeated for 3 cycles after being left for 168 hours in an environment of 60%, and a test in which the temperature and humidity are each 60 ° C. and 30% for 192 hours. And then raise the temperature to 220 for 10 seconds.
A test in which the process of changing the temperature to ℃ is repeated for 3 cycles. Level 4: After leaving for 84 hours in an environment with a temperature and humidity of 60 ° C and 30%, the temperature is raised to 220 ° C in 10 seconds
Test that repeats the process of changing to 3 cycles

【0033】図7に示されたように、試作品はレベル2
の試験に耐えうる特性を有するが、比較例2の電子部品
はレベル3までの耐久性を有し、比較例1の電子部品に
あってはレベル4の耐久性すら有しないことが分かっ
た。以上、説明したように、本発明の一実施形態による
電子部品の製造方法によって作成された電子部品は、外
形形状を所望の形状に形成することができるとともに、
極めて優れた耐久性を有することが明らかになった。
As shown in FIG. 7, the prototype is level 2
It was found that the electronic component of Comparative Example 2 had durability up to Level 3, and the electronic component of Comparative Example 1 did not even have Level 4 durability. As described above, the electronic component created by the method for manufacturing an electronic component according to the embodiment of the present invention can have an outer shape formed into a desired shape,
It has been found to have very good durability.

【0034】[0034]

【発明の効果】以上説明したように、本発明による電子
部品の製造方法においては、所望の形状を有する電子部
品が極めて容易に、且つ一度に大量に作成することがで
きるという効果がある。また、作成された電子部品は上
述した効果を奏するとともに、極めて優れた耐久性を有
するので種々の用途に使用することができるという効果
がある。
As described above, the method for manufacturing an electronic component according to the present invention has an effect that an electronic component having a desired shape can be produced very easily and in large quantities at one time. In addition, the produced electronic component has the above-described effects and has extremely excellent durability, so that it can be used for various applications.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の一実施形態による電子部品の製造方
法の第1工程を示す断面図である。
FIG. 1 is a cross-sectional view showing a first step of a method for manufacturing an electronic component according to an embodiment of the present invention.

【図2】 封止対象である半導体チップが搭載された基
板の断面図である。
FIG. 2 is a cross-sectional view of a substrate on which a semiconductor chip to be sealed is mounted.

【図3】 同実施形態による電子部品の製造方法の第2
工程を示す断面図である。
FIG. 3 is a second view of the method for manufacturing an electronic component according to the embodiment;
It is sectional drawing which shows a process.

【図4】 同実施形態による電子部品の製造方法によっ
て製造された電子部品を示す断面図である。
FIG. 4 is a cross-sectional view showing the electronic component manufactured by the electronic component manufacturing method according to the embodiment;

【図5】 試作品、比較例1、及び比較例2との外形形
状の比較結果を表した図表である。
FIG. 5 is a table showing a comparison result of an outer shape with a prototype, Comparative Example 1, and Comparative Example 2.

【図6】 温度や湿度の変化による特性の比較結果を表
した図表である。
FIG. 6 is a chart showing a comparison result of characteristics according to changes in temperature and humidity.

【図7】 ポップコーンテストの結果を示す図表であ
る。
FIG. 7 is a table showing the results of a popcorn test.

【符号の説明】[Explanation of symbols]

2 基板 4 基板回路 8 半導体チップ(半導体素子) 10 リード線 20 孔版(ダム形成用孔版) 22 凹部 26 液状樹脂 28 スクイージ 30 ダム 50 孔版(封止用孔版) 54 凹部 56 液状樹脂 58 スクイージ 2 substrate 4 substrate circuit 8 semiconductor chip (semiconductor element) 10 lead wire 20 stencil (stencil for dam formation) 22 concave part 26 liquid resin 28 squeegee 30 dam 50 stencil (stencil for sealing) 54 concave part 56 liquid resin 58 squeegee

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大山 紀隆 大阪府高槻市大畑町21番1号 シャルマ ンコーポ摂津富田301号 (72)発明者 橋本 常一 滋賀県野洲郡野洲町大字小篠原2339番7 号 (56)参考文献 特開 昭58−17646(JP,A) (58)調査した分野(Int.Cl.6,DB名) H01L 21/56 H01L 23/28 - 23/30 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Noritaka Oyama 21-1, Ohatacho, Takatsuki-shi, Osaka Charman Corp. 301, Settsu Tomita (72) Inventor Tsuneichi Hashimoto 2339-7 Oshinohara, Yasu-cho, Yasu-gun, Shiga Prefecture (56) References JP-A-58-17646 (JP, A) (58) Fields investigated (Int. Cl. 6 , DB name) H01L 21/56 H01L 23/28-23/30

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体素子が搭載されている基板上であ
って該半導体素子周囲にダム形成用孔版を用いて液状樹
脂を印刷してダムを形成する工程と、前記ダムを形成した後、 前記ダム内部に封止用孔版を用
いて液状樹脂を印刷して前記半導体素子を封止する工程
とを具備することを特徴とする電子部品の製造方法。
A step of printing a liquid resin on a substrate on which a semiconductor element is mounted and using a dam forming stencil around the semiconductor element to form a dam; and after forming the dam, forming a dam. Printing a liquid resin using a sealing stencil inside the dam to seal the semiconductor element.
【請求項2】 前記半導体素子封止用の液状樹脂は、前
記ダム形成用の液状樹脂と同一の液状樹脂を用いて印刷
されることを特徴とする請求項1記載の電子部品の製造
方法。
2. The method according to claim 1, wherein the liquid resin for sealing the semiconductor element is printed by using the same liquid resin as the liquid resin for forming the dam.
【請求項3】 前記ダムは、前記半導体素子に対応する
位置に凹部が形成されたダム形成用孔版を前記基板に接
触させて形成されることを特徴とする請求項1記載の電
子部品の製造方法。
3. The electronic component according to claim 1, wherein the dam is formed by contacting a dam forming stencil having a recess at a position corresponding to the semiconductor element with the substrate. Method.
【請求項4】 前記半導体素子は、前記ダムに対応した
位置に凹部が形成された封止用孔版を前記基板に接触さ
せて封止されることを特徴とする請求項1記載の電子部
品の製造方法。
4. The electronic component according to claim 1, wherein the semiconductor element is sealed by bringing a sealing stencil having a recess formed at a position corresponding to the dam into contact with the substrate. Production method.
【請求項5】 前記ダム及び前記半導体素子を封止した
液状樹脂を印刷後に硬化させる工程を有することを特徴
とする請求項1記載の電子部品の製造方法。
5. The method according to claim 1, further comprising a step of curing the liquid resin sealing the dam and the semiconductor element after printing.
【請求項6】 前記基板には基板回路が形成されてお
り、前記ダムは、前記半導体素子と該基板回路とを電気
的に接続した後に形成されることを特徴とする請求項1
記載の電子部品の製造方法。
6. The substrate according to claim 1, wherein a substrate circuit is formed on the substrate, and the dam is formed after the semiconductor element is electrically connected to the substrate circuit.
A method for producing the electronic component described in the above.
JP29298696A 1996-11-05 1996-11-05 Electronic component manufacturing method Expired - Lifetime JP2928755B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29298696A JP2928755B2 (en) 1996-11-05 1996-11-05 Electronic component manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29298696A JP2928755B2 (en) 1996-11-05 1996-11-05 Electronic component manufacturing method

Publications (2)

Publication Number Publication Date
JPH10144707A JPH10144707A (en) 1998-05-29
JP2928755B2 true JP2928755B2 (en) 1999-08-03

Family

ID=17788999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29298696A Expired - Lifetime JP2928755B2 (en) 1996-11-05 1996-11-05 Electronic component manufacturing method

Country Status (1)

Country Link
JP (1) JP2928755B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109055B2 (en) * 2005-01-20 2006-09-19 Freescale Semiconductor, Inc. Methods and apparatus having wafer level chip scale package for sensing elements
JP5178623B2 (en) * 2009-05-08 2013-04-10 サンユレック株式会社 Manufacturing method of lighting device
US10249515B2 (en) * 2016-04-01 2019-04-02 Intel Corporation Electronic device package

Also Published As

Publication number Publication date
JPH10144707A (en) 1998-05-29

Similar Documents

Publication Publication Date Title
US6338985B1 (en) Making chip size semiconductor packages
KR100908759B1 (en) Tiny electronics package with bumpless stacked interconnect layers
US6710446B2 (en) Semiconductor device comprising stress relaxation layers and method for manufacturing the same
US7196408B2 (en) Fan out type wafer level package structure and method of the same
US5832600A (en) Method of mounting electronic parts
JP4176961B2 (en) Semiconductor device
US6396145B1 (en) Semiconductor device and method for manufacturing the same technical field
JP2007110117A (en) Wafer level chip scale package of image sensor, and method of manufacturing same
TW200839992A (en) Varied solder mask opening diameters within a ball grid array substrate
US7432601B2 (en) Semiconductor package and fabrication process thereof
US7446407B2 (en) Chip package structure
KR20010068289A (en) Bga semiconductor package improving solder joint reliability and fabrication method thereof
JP2928755B2 (en) Electronic component manufacturing method
KR100434201B1 (en) Semiconductor package and fabrication method
JP4206779B2 (en) Manufacturing method of semiconductor device
US6960518B1 (en) Buildup substrate pad pre-solder bump manufacturing
JP2002324873A (en) Semiconductor device and its manufacturing method
KR100533761B1 (en) semi-conduSSor package
JPH118335A (en) Circuit board, manufacture thereof, and manufacturing semiconductor package using the same
KR100221654B1 (en) Method for manufacturing metal bump used screen printing
JP2000277564A (en) Semiconductor device and manufacture thereof
JP2000252324A (en) Semiconductor package and manufacture thereof
JP2003297977A (en) Method for producing electronic component
JPH10189626A (en) Manufacturing method of electronic component
KR100190622B1 (en) Method of manufacturing ic package

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990413

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080514

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140514

Year of fee payment: 15

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term