[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2925376B2 - Circuit board - Google Patents

Circuit board

Info

Publication number
JP2925376B2
JP2925376B2 JP25007391A JP25007391A JP2925376B2 JP 2925376 B2 JP2925376 B2 JP 2925376B2 JP 25007391 A JP25007391 A JP 25007391A JP 25007391 A JP25007391 A JP 25007391A JP 2925376 B2 JP2925376 B2 JP 2925376B2
Authority
JP
Japan
Prior art keywords
lead terminal
brazing
land
circuit board
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25007391A
Other languages
Japanese (ja)
Other versions
JPH0590743A (en
Inventor
稔 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP25007391A priority Critical patent/JP2925376B2/en
Priority to US07/953,043 priority patent/US5291375A/en
Publication of JPH0590743A publication Critical patent/JPH0590743A/en
Application granted granted Critical
Publication of JP2925376B2 publication Critical patent/JP2925376B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えば半導体装置等の
電子部品を表面実装する回路基板に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board on which electronic components such as semiconductor devices are surface-mounted.

【0002】[0002]

【従来の技術】周知の通り、昨今ではコンピュータや各
種の産業機器等においてより小形でより高機能なものが
要求されるようになっている。これにともない半導体装
置等の電子部品も小形でより集積化したものとなり、電
子部品を実装する回路基板にもこれらに対応したものが
要求される状況にある。
2. Description of the Related Art As is well known, in recent years, smaller and higher-performance computers and various industrial equipment have been demanded. As a result, electronic components such as semiconductor devices have become smaller and more integrated, and a circuit board on which the electronic components are mounted is required to be compatible with them.

【0003】以下、従来の回路基板について図5を参照
して説明する。図5は断面図で、回路基板1は絶縁材料
で形成された基板2の上面に銅箔等の導電箔によって所
定パターンの回路3が形成されている。そして電子部
品、例えば半導体装置4はそのガルウイング形状に成形
された多数のリード端子5を、それぞれ対応する回路3
のランド部6に半田付けすることによって回路基板1に
表面実装される。
Hereinafter, a conventional circuit board will be described with reference to FIG. FIG. 5 is a cross-sectional view. The circuit board 1 has a circuit 3 of a predetermined pattern formed by a conductive foil such as a copper foil on an upper surface of a board 2 formed of an insulating material. The electronic component, for example, the semiconductor device 4 is provided with a plurality of lead terminals 5 formed in the gull-wing shape by a corresponding circuit 3
Is mounted on the circuit board 1 by soldering to the land 6.

【0004】また、リード端子5の端部7が半田付けさ
れるランド部6の半田付け面8は基板2の面に対し平
行、すなわち一様な高さに形成されており、さらに半田
付け面8には、この面に対し平行に形成されたリード端
子5の端部7が当接し、当接部分に半田9を介在させて
固着される。
The soldering surface 8 of the land 6 to which the end 7 of the lead terminal 5 is soldered is formed parallel to the surface of the substrate 2, that is, at a uniform height. The end portion 7 of the lead terminal 5 formed in parallel with this surface comes into contact with 8, and is fixed to the contact portion with a solder 9 interposed therebetween.

【0005】しかしながら上記の従来技術においては、
集積化され小形化された半導体装置4では端子幅が狭
く、また半田付け面8に対しリード端子5の端部7が平
行なために、当接する半田付け面8とリード端子5の端
部7との間に介在する半田9の量が少なく、固着強度を
大きくとることができなかった。また実装される半導体
装置4がより高集積化され、リード端子5が多数となっ
た場合、例えばQFP(Quad Flat Package )では断面
寸法が0.2mm角、あるいは0.1mm×0.2mm
のリード端子5が0.4mm〜0.5mmの配列間隔で
多数設けられており、このように微細化した狭ピッチで
細い1つ1つのリード端子5の端部7では当接部分に十
分な量の半田9を介在させることがでず、さらにリード
端子5の先端部に半田9のフィレット部を確保すること
が困難で、リード端子5を半田付け面8に確実に固着で
きない虞があった。
[0005] However, in the above prior art,
In the integrated and miniaturized semiconductor device 4, the terminal width is small, and the end 7 of the lead terminal 5 is parallel to the soldering surface 8. And the amount of the solder 9 interposed between them was small, and the fixing strength could not be increased. When the semiconductor device 4 to be mounted is more highly integrated and the number of lead terminals 5 is large, for example, in a QFP (Quad Flat Package), the cross-sectional dimension is 0.2 mm square or 0.1 mm × 0.2 mm.
A large number of lead terminals 5 are provided at an arrangement interval of 0.4 mm to 0.5 mm. Since the amount of solder 9 cannot be interposed, it is difficult to secure a fillet portion of the solder 9 at the tip of the lead terminal 5, and there is a possibility that the lead terminal 5 cannot be securely fixed to the soldering surface 8. .

【0006】[0006]

【発明が解決しようとする課題】上記のようなリード端
子幅が狭いものでは従来十分な固着強度が得られない状
況に鑑みて本発明はなされたもので、その目的とすると
ころは電子部品の実装に際し、ろう付け部がより微細化
した状況においても十分な固着強度をもって実装するこ
とができ、コンピュータや各種機器等の小形化や高機能
化の要求にも対応できる回路基板を提供することにあ
る。
SUMMARY OF THE INVENTION The present invention has been made in view of the situation where conventional lead terminals having a narrow lead terminal width cannot provide a sufficient fixing strength. To provide a circuit board that can be mounted with sufficient bonding strength even in the situation where the brazing part becomes finer when mounting, and that can respond to the demand for miniaturization and high functionality of computers and various equipment. is there.

【0007】[0007]

【課題を解決するための手段】本発明の回路基板は、複
数のリード端子を有する電子部品が実装される絶縁材料
でなる基板を備えた回路基板において、基板の一主面に
はリード端子の端部をろう付けするためのランド部が設
けられていると共に、該ランド部のろう付け面が該リー
ド端子の端部の延在方向に高さの異なる高面部と低面部
とを備え、リード端子の端部をランド部にろう付けした
際に該リード端子端部の先端が低面部の上方に位置し、
かつ高面部と低面部の高さの差に相当する空隙が該リー
ド端子端部の先端側部分と該ランド部の低面部との間に
形成され、該空隙がろう材により満たされるように形成
されていることを特徴とするものであり、 さらに、ラン
ド部の高面部と低面部を有するろう付け面が、単調に傾
斜した平面でなる傾斜面であることを特徴とするもので
あり、 さらに、ランド部の高面部と低面部を有するろう
付け面が、平面部と、この平面部から単調に低くなる傾
斜した平面の傾斜面部とからなることを特徴とするもの
である。
The circuit board of the present invention comprises a plurality of circuit boards.
Insulating material on which electronic components having a number of lead terminals are mounted
Circuit board with a substrate made of
Has a land for brazing the end of the lead terminal.
And the brazing surface of the land is
High and low surfaces that differ in height in the direction in which the ends of the
And the end of the lead terminal was brazed to the land
When the tip of the end of the lead terminal is located above the low surface portion,
A gap corresponding to the difference in height between the high surface portion and the low surface portion
Between the distal end of the lead terminal end and the low surface of the land.
Formed so that the voids are filled with brazing material
And characterized in that it is further run
The brazing surface, which has a high side and a low side, is
It is characterized by an inclined surface consisting of an inclined plane
There further wax having a high surface and a low surface of the land portion
The mounting surface is inclined with a flat surface and a monotonically lower surface.
Characterized by an inclined plane with an inclined plane
It is.

【0008】[0008]

【作用】上記のように構成された回路基板は、電子部品
のリード端子をろう付けするためのランド部のろう付け
面を、リード端子の先端部に対応する部位の高さが低く
なるように構成しており、これによってリード端子のろ
う付け部分をランド部のろう付け面に当接した際に、リ
ード端子の先端部側で両者の間に空隙が生じる。そして
この空隙にろう付け時に適正量のろう材が介在すること
になり、またリード端子の先端にフィレット部が形成さ
れる。このため電子部品の実装がろう付け部に十分な信
頼性と固着強度をもつようにして行うことができる。
In the circuit board constructed as described above, the brazing surface of the land for brazing the lead terminal of the electronic component is adjusted so that the height of the portion corresponding to the tip of the lead terminal is reduced. Thus, when the brazed portion of the lead terminal comes into contact with the brazing surface of the land portion, a gap is formed between the two at the tip end side of the lead terminal. Then, an appropriate amount of brazing material is interposed in the gap when brazing, and a fillet portion is formed at the tip of the lead terminal. Therefore, the electronic component can be mounted so that the brazed portion has sufficient reliability and fixing strength.

【0009】[0009]

【実施例】以下、本発明の実施例を図面を参照して説明
する。
Embodiments of the present invention will be described below with reference to the drawings.

【0010】先ず、第1の実施例を図1及び図2を参照
して説明する。図1は斜視図で、図2は断面図であり、
図において回路基板11はフェノール樹脂あるいはエポ
キシ樹脂等の絶縁材料で形成された基板12の上面に銅
箔等の導電箔が接着され、この導電箔をエッチングする
ことによって所定パターンの回路13が形成されて構成
されている。そして基板12の上面に形成された回路1
3には、回路基板11に電子部品の対応するリード端子
をろう材、例えば半田によってろう付けすることにより
表面実装するランド部14が形成され、このランド部1
4の上面のろう付け面15は、高さが高・低の2段に分
けられ、高面部15a及び低面部15bを有するように
形成されている。なお、低面部15bは実装される電子
部品のリード端子の先端部側に対応するようになってい
る。また、ランド部14の高さが異なるろう付け面15
の形成は、高面部15aを形成した後に低面部15bを
機械的に削設するようしたり、再度エッチングを行って
形成したり、あるいは低面部15bを形成した後に無電
解銅メッキまたは銅箔を張り付けて高面部15aを形成
したり等することで行われる。
First, a first embodiment will be described with reference to FIGS. 1 is a perspective view, FIG. 2 is a sectional view,
In the figure, a circuit board 11 is formed of an insulating material such as a phenol resin or an epoxy resin. A conductive foil such as a copper foil is adhered to an upper surface of a board 12, and a circuit 13 having a predetermined pattern is formed by etching the conductive foil. It is configured. The circuit 1 formed on the upper surface of the substrate 12
3 is formed with a land portion 14 for surface mounting the corresponding lead terminal of the electronic component on the circuit board 11 by brazing with a brazing material, for example, solder.
The upper surface 4 of the brazing surface 15 is divided into two stages of height, high and low, and is formed to have a high surface portion 15a and a low surface portion 15b. The low surface portion 15b is adapted to correspond to the tip end side of the lead terminal of the electronic component to be mounted. Also, the brazing surfaces 15 having different heights of the land portions 14 are provided.
Is formed by mechanically shaving the low surface portion 15b after the high surface portion 15a is formed, by performing etching again, or by forming the electroless copper plating or copper foil after forming the low surface portion 15b. This is performed by forming a high surface portion 15a by bonding.

【0011】そして、このように構成された回路基板1
1への電子部品、例えば半導体装置16の実装は次ぎの
ように行われる。なお、半導体装置16は半導体チップ
を収納したパッケージ17と、半導体チップに接続しパ
ッケージ17の外部に延出した多数のリード端子18を
有するもので、リード端子18はガルウイング形状に成
形され、それらの回路基板11への取着部分となる端部
19は平坦面を形成するように成形され配列されてい
る。
The circuit board 1 constructed as described above
The mounting of the electronic component, for example, the semiconductor device 16 on the semiconductor device 1 is performed as follows. The semiconductor device 16 has a package 17 containing a semiconductor chip and a number of lead terminals 18 connected to the semiconductor chip and extending outside the package 17. The lead terminal 18 is formed in a gull-wing shape. The ends 19 to be attached to the circuit board 11 are formed and arranged so as to form a flat surface.

【0012】すなわち、半導体装置16の実装に先立っ
て、ランド部14のろう付け面15に半田20の薄膜を
融着させておき、その後、半導体装置16を回路13の
取着位置に載置する。その際に半導体装置16の多数の
リード端子18を端部19が対応するそれぞれのランド
部14のろう付け面15に位置するようにする。またこ
の時リード端子18は、端部19のパッケージ17側の
部分が高面部15aの半田20の薄膜に当接し、先端側
が低面部15b側に位置するようになっている。これに
より端部19の先端側の部分とろう付け面15の低面部
15bとの間に、高面部15aと低面部15bの高さの
差(この高さの差は例えばリード端子18の高さの1/
2〜1/3程度に形成される。)に相当する空隙が生ず
る。そして半田20を溶融させてリード端子18の端部
19を対応するランド部14のろう付け面15にろう付
けする。
That is, prior to mounting of the semiconductor device 16, a thin film of the solder 20 is fused to the brazing surface 15 of the land portion 14, and then the semiconductor device 16 is placed at the mounting position of the circuit 13. . At this time, the many lead terminals 18 of the semiconductor device 16 are arranged such that the end portions 19 are located on the brazing surfaces 15 of the corresponding land portions 14. Further, at this time, the lead terminal 18 is configured such that the portion of the end portion 19 on the package 17 side contacts the thin film of the solder 20 on the high surface portion 15a, and the front end side is located on the low surface portion 15b side. As a result, the height difference between the high surface portion 15a and the low surface portion 15b between the front end portion of the end portion 19 and the low surface portion 15b of the brazing surface 15 (this height difference is, for example, the height of the lead terminal 18) 1 /
It is formed in about 2/3. ) Is generated. Then, the solder 20 is melted, and the end 19 of the lead terminal 18 is brazed to the brazing surface 15 of the corresponding land 14.

【0013】その結果、リード端子18の端部19の先
端側の部分とろう付け面15の低面部15bとの間の空
隙が半田20で満たされ、また端子幅が狭くても端部1
9の先端部分にフィレット部が確保され、リード端子1
8が狭ピッチで設けられたものでもブリッジがなく端子
間の短絡が生じず、リード端子18の端部19とろう付
け面15とが適正量の半田20を介在させてろう付けさ
れる。
As a result, the gap between the front end portion of the end portion 19 of the lead terminal 18 and the low surface portion 15b of the brazing surface 15 is filled with the solder 20, and even if the terminal width is small, the end portion 1 is small.
9 is provided with a fillet portion at the leading end, and lead terminals 1
Even when the wires 8 are provided at a narrow pitch, there is no bridge and no short circuit occurs between the terminals, and the end 19 of the lead terminal 18 and the brazing surface 15 are brazed with an appropriate amount of solder 20 interposed therebetween.

【0014】これによりリード端子18をろう付け面1
5に確実に固着でき、特にリード端子18の幅が狭く形
成された半導体装置16においても、ろう付け部分に働
くリード端子18の端部19の延在方向に平行な方向の
熱応力を吸収することができ、十分な固着強度をもち、
また機械的信頼性が高い状態で回路基板11に実装する
ことができる。そしてコンピュータや各種機器等の小形
化や高機能化の実現に寄与することができる。
Thus, the lead terminals 18 are connected to the brazing surface 1.
5, and absorbs thermal stress in the direction parallel to the extending direction of the end portion 19 of the lead terminal 18 acting on the brazing portion even in the semiconductor device 16 in which the width of the lead terminal 18 is particularly small. With sufficient bonding strength,
Further, it can be mounted on the circuit board 11 with high mechanical reliability. And it can contribute to realization of miniaturization and high functionality of computers and various devices.

【0015】次に、第2の実施例を図3を参照して説明
する。図3は断面図で、図において回路基板21は、基
板12の上面に形成された回路13に電子部品をろう付
けして表面実装するランド部22が形成されている。こ
のランド部22は上面のろう付け面23が単調に傾斜し
た平面となっている。なお、ろう付け面23の傾斜は実
装される電子部品のリード端子の先端部側に向かってろ
う付け面23の高さが低くなるようになっている。
Next, a second embodiment will be described with reference to FIG. FIG. 3 is a cross-sectional view. In the figure, a circuit board 21 has a land portion 22 for brazing an electronic component to a circuit 13 formed on the upper surface of the substrate 12 and surface mounting the same. The land portion 22 is a flat surface in which the brazing surface 23 on the upper surface is monotonously inclined. The inclination of the brazing surface 23 is such that the height of the brazing surface 23 decreases toward the tip end side of the lead terminal of the electronic component to be mounted.

【0016】そして、このように構成された回路基板2
1への電子部品、例えば半導体装置16の実装は、先ず
ランド部22のろう付け面23に第1の実施例と同様に
半田20の薄膜を融着させ、その後、半導体装置16を
回路13の取着位置に載置する。その際に半導体装置1
6の多数のリード端子18を端部19が対応するそれぞ
れのランド部22のろう付け面23に位置するようにす
る。またこの時リード端子18は、端部19のパッケー
ジ17側の一部分を傾斜面の高い側の半田20の薄膜に
当接しており、先端側が傾斜面の低い側に位置するよう
になっている。これによって端部19の半田20の薄膜
に当接した部位から先端部にかけての部分と、傾斜した
ろう付け面23との間に楔状の空隙が生ずる。そして半
田20を溶融させてリード端子18の端部19を対応す
るランド部22のろう付け面23にろう付けする。
The circuit board 2 constructed as described above
In mounting the electronic component, for example, the semiconductor device 16, a thin film of the solder 20 is first fused to the brazing surface 23 of the land 22 in the same manner as in the first embodiment. Place on the mounting position. At that time, the semiconductor device 1
The six lead terminals 18 are arranged such that the ends 19 are located on the brazing surfaces 23 of the corresponding lands 22. Further, at this time, the lead terminal 18 has a part of the end portion 19 on the package 17 side in contact with the thin film of the solder 20 on the higher inclined surface, and the leading end is positioned on the lower inclined surface. As a result, a wedge-shaped gap is formed between the portion of the end portion 19 from the portion in contact with the thin film of the solder 20 to the tip portion and the inclined brazing surface 23. Then, the solder 20 is melted and the end 19 of the lead terminal 18 is brazed to the brazing surface 23 of the corresponding land 22.

【0017】その結果、リード端子18の端部19の先
端側の部分とろう付け面23との間の楔状の空隙が半田
20で満たされ、また端子幅が狭くても端部19の先端
部分にフィレット部が確保される等してリード端子18
の端部19とろう付け面23とが適正量の半田20を介
在させてろう付けされる。
As a result, the wedge-shaped space between the end portion 19 of the end portion 19 of the lead terminal 18 and the brazing surface 23 is filled with the solder 20, and even if the terminal width is narrow, the end portion of the end portion 19 is small. Lead terminals 18
End 19 and brazing surface 23 are brazed with an appropriate amount of solder 20 interposed therebetween.

【0018】そして本実施例においても第1の実施例と
同様の作用、効果が得られる。
In this embodiment, the same operation and effect as those of the first embodiment can be obtained.

【0019】次に、第3の実施例を図4を参照して説明
する。図4は断面図で、図において回路基板31は、基
板12の上面に形成された回路13に電子部品をろう付
けして表面実装するランド部32が形成されている。こ
のランド部32は上面のろう付け面33が平面部33a
と、この平面部33aから単調に低くなるように傾斜し
た平面の傾斜面部33bとからなっている。なお、ろう
付け面33の傾斜面部33bは実装される電子部品のリ
ード端子の先端部側に向かって高さが低くなるようにな
っている。
Next, a third embodiment will be described with reference to FIG. FIG. 4 is a cross-sectional view. In the figure, a circuit board 31 has a land portion 32 for soldering an electronic component to a circuit 13 formed on the upper surface of the board 12 and surface mounting the same. The land portion 32 has a brazing surface 33 on the top surface which is a flat portion 33a.
And a flat inclined surface portion 33b inclined so as to be monotonously lowered from the flat surface portion 33a. The height of the inclined surface portion 33b of the brazing surface 33 decreases toward the tip end of the lead terminal of the electronic component to be mounted.

【0020】そして、このように構成された回路基板3
1への電子部品、例えば半導体装置16の実装は、先ず
ランド部32のろう付け面33に第1の実施例と同様に
半田20の薄膜を融着させ、その後、半導体装置16を
回路13の取着位置に載置する。その際に半導体装置1
6の多数のリード端子18を端部19が対応するそれぞ
れのランド部32のろう付け面33に位置するようにす
る。またこの時リード端子18は、端部19のパッケー
ジ17側の一部分を平面部33aの半田20の薄膜に当
接しており、先端側が傾斜面部33bに位置するように
なっている。これによって端部19の先端側の部分と傾
斜面部33bとの間に楔状の空隙が生ずる。そして半田
20を溶融させてリード端子18の端部19を対応する
ランド部32のろう付け面33にろう付けする。
The circuit board 3 constructed as described above
In mounting the electronic component, for example, the semiconductor device 16, a thin film of the solder 20 is first fused to the brazing surface 33 of the land 32 in the same manner as in the first embodiment. Place on the mounting position. At that time, the semiconductor device 1
6 are arranged so that the end portions 19 are located on the brazing surfaces 33 of the corresponding land portions 32. At this time, the lead terminal 18 has a portion of the end 19 on the package 17 side in contact with the thin film of the solder 20 on the flat portion 33a, and the tip end is positioned on the inclined surface portion 33b. As a result, a wedge-shaped gap is formed between the tip end portion of the end portion 19 and the inclined surface portion 33b. Then, the solder 20 is melted and the end 19 of the lead terminal 18 is brazed to the brazing surface 33 of the corresponding land 32.

【0021】その結果、リード端子18の端部19の先
端側の部分とろう付け面33との間の楔状の空隙が半田
20で満たされ、また端子幅が狭くても端部19の先端
部分にフィレット部が確保される等してリード端子18
の端部19とろう付け面33とが適正量の半田20を介
在させてろう付けされる。
As a result, the wedge-shaped space between the end portion 19 of the end portion 19 of the lead terminal 18 and the brazing surface 33 is filled with the solder 20, and even if the terminal width is small, the end portion of the end portion 19 is small. Lead terminals 18
End 19 and brazing surface 33 are brazed with an appropriate amount of solder 20 interposed therebetween.

【0022】そして本実施例においても第1の実施例と
同様の作用、効果が得られる。
In this embodiment, the same operation and effect as those of the first embodiment can be obtained.

【0023】尚、本発明は上記の各実施例のみに限定さ
れるものではなく、要旨を逸脱しない範囲内で適宜変更
して実施し得るものである。
It should be noted that the present invention is not limited to only the above embodiments, but can be implemented with appropriate modifications without departing from the scope of the present invention.

【0024】[0024]

【発明の効果】以上の説明から明らかなように、本発明
は、電子部品のリード端子をろう付けするためのランド
部のろう付け面を、リード端子の先端部に対応する部位
の高さが低くなるように構成したことにより、電子部品
の実装をろう付け部がより微細化した状況においても十
分な信頼性と固着強度をもって行うことができ、さらに
実装されたものが装着される機器等の小形化や高機能化
の要求にも対応できる等の効果を奏する。
As is apparent from the above description, according to the present invention, the brazing surface of the land portion for brazing the lead terminal of the electronic component has the height corresponding to the tip of the lead terminal. By configuring so as to be lower, the mounting of electronic components can be performed with sufficient reliability and bonding strength even in the situation where the brazed part is finer, and furthermore, such as equipment to which the mounted one is mounted This has the effect of being able to meet demands for downsizing and higher functionality.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の要部を示す斜視図であ
る。
FIG. 1 is a perspective view showing a main part of a first embodiment of the present invention.

【図2】本発明の第1の実施例の要部を示す断面図であ
る。
FIG. 2 is a sectional view showing a main part of the first embodiment of the present invention.

【図3】本発明の第2の実施例の要部を示す断面図であ
る。
FIG. 3 is a sectional view showing a main part of a second embodiment of the present invention.

【図4】本発明の第3の実施例の要部を示す断面図であ
る。
FIG. 4 is a sectional view showing a main part of a third embodiment of the present invention.

【図5】従来例の要部を示す断面図である。FIG. 5 is a sectional view showing a main part of a conventional example.

【符号の説明】[Explanation of symbols]

12…基板 14…ランド部 15…ろう付け面 15a…高面部 15b…低面部 16…半導体装置 18…リード端子 19…端部 20…半田 DESCRIPTION OF SYMBOLS 12 ... Board 14 ... Land part 15 ... Brazing surface 15a ... High surface part 15b ... Low surface part 16 ... Semiconductor device 18 ... Lead terminal 19 ... End part 20 ... Solder

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数のリード端子を有する電子部品が実
装される絶縁材料でなる基板を備えた回路基板におい
て、前記基板の一主面には前記リード端子の端部をろう
付けするためのランド部が設けられていると共に、該ラ
ンド部のろう付け面が該リード端子の端部の延在方向に
高さの異なる高面部と低面部とを備え、前記リード端子
の端部を前記ランド部にろう付けした際に該リード端子
端部の先端が前記低面部の上方に位置し、かつ前記高面
部と低面部の高さの差に相当する空隙が該リード端子端
部の先端側部分と該ランド部の前記低面部との間に形成
され、該空隙がろう材により満たされるように形成され
ていることを特徴とする回路基板。
An electronic component having a plurality of lead terminals is realized.
Circuit board with a board made of insulating material
The end of the lead terminal is soldered to one main surface of the substrate.
And a land portion for attaching the
The brazing surface of the lead portion extends in the direction in which the end of the lead terminal extends.
The lead terminal having a high surface portion and a low surface portion having different heights,
When the end of the lead terminal is brazed to the land,
The tip of the end is located above the low surface, and the high surface
A gap corresponding to the difference in height between the lead terminal and the lower surface
Formed between the tip side portion of the portion and the low surface portion of the land portion
Is formed so that the void is filled with the brazing material.
A circuit board, comprising:
【請求項2】 ランド部の高面部と低面部を有するろう
付け面が、単調に傾斜した平面でなる傾斜面であること
を特徴とする請求項1記載の回路基板。
2. A land having a high surface portion and a low surface portion.
The mounting surface must be a monotonically inclined plane.
The circuit board according to claim 1, wherein:
【請求項3】 ランド部の高面部と低面部を有するろう
付け面が、平面部と、この平面部から単調に低くなる傾
斜した平面の傾斜面部とからなることを特徴とする請求
項1記載の回路基板。
3. A land having a high surface portion and a low surface portion.
The mounting surface is inclined with a flat surface and a monotonically lower surface.
And a slanted flat surface.
Item 2. The circuit board according to item 1.
JP25007391A 1991-09-30 1991-09-30 Circuit board Expired - Fee Related JP2925376B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP25007391A JP2925376B2 (en) 1991-09-30 1991-09-30 Circuit board
US07/953,043 US5291375A (en) 1991-09-30 1992-09-29 Printed circuit board and electric device configured to facilitate bonding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25007391A JP2925376B2 (en) 1991-09-30 1991-09-30 Circuit board

Publications (2)

Publication Number Publication Date
JPH0590743A JPH0590743A (en) 1993-04-09
JP2925376B2 true JP2925376B2 (en) 1999-07-28

Family

ID=17202409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25007391A Expired - Fee Related JP2925376B2 (en) 1991-09-30 1991-09-30 Circuit board

Country Status (1)

Country Link
JP (1) JP2925376B2 (en)

Also Published As

Publication number Publication date
JPH0590743A (en) 1993-04-09

Similar Documents

Publication Publication Date Title
US6229711B1 (en) Flip-chip mount board and flip-chip mount structure with improved mounting reliability
US6504104B2 (en) Flexible wiring for the transformation of a substrate with edge contacts into a ball grid array
EP0653789A2 (en) Electronic package structure and method of making same
US6700208B1 (en) Surface mounting substrate having bonding pads in staggered arrangement
JPH081936B2 (en) Chip carrier and method of manufacturing the same
US6441486B1 (en) BGA substrate via structure
US5107329A (en) Pin-grid array semiconductor device
US6320249B1 (en) Multiple line grids incorporating therein circuit elements
US5849609A (en) Semiconductor package and a method of manufacturing thereof
JP3656861B2 (en) Semiconductor integrated circuit device and method for manufacturing semiconductor integrated circuit device
JP2925376B2 (en) Circuit board
JP2722451B2 (en) Semiconductor device
JP2798108B2 (en) Hybrid integrated circuit device
JP3297959B2 (en) Semiconductor device
JP2000183275A (en) Semiconductor device
JPH06268141A (en) Mounting method for electronic circuit device
KR0163868B1 (en) Down set pcb and mounting module
JP2670505B2 (en) Substrate for mounting electronic components
JPH10150065A (en) Chip-size package
JP3586867B2 (en) Semiconductor device, method of manufacturing the same, method of mounting the same, and circuit board mounting the same
JP2500404B2 (en) Circuit board mounting structure
JPH0751794Y2 (en) Semiconductor mounting structure
KR960002091B1 (en) Semiconductor package
JP2006210796A (en) Circuit device and manufacturing method thereof
JP3063733B2 (en) Semiconductor package

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20090507

LAPS Cancellation because of no payment of annual fees