JP2917925B2 - 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ - Google Patents
薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイInfo
- Publication number
- JP2917925B2 JP2917925B2 JP20161796A JP20161796A JP2917925B2 JP 2917925 B2 JP2917925 B2 JP 2917925B2 JP 20161796 A JP20161796 A JP 20161796A JP 20161796 A JP20161796 A JP 20161796A JP 2917925 B2 JP2917925 B2 JP 2917925B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- insulating film
- liquid crystal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はＬＤＤ(Lightly Dop
ed Drain)構造を有する薄膜トランジスタ(以下ＴＦＴと
略す)とその作製方法に関するもので液晶表示装置用ア
クティブマトリックスアレイに使用可能な技術である。
ed Drain)構造を有する薄膜トランジスタ(以下ＴＦＴと
略す)とその作製方法に関するもので液晶表示装置用ア
クティブマトリックスアレイに使用可能な技術である。
【０００２】
【従来の技術】従来、ＴＦＴのリーク電流を低減する手
法としてＬＤＤ構造が知られている。
法としてＬＤＤ構造が知られている。
【０００３】図５に従来のＬＤＤ構造薄膜トランジスタ
の製造工程断面図を示し、作製工程に関して説明する。
の製造工程断面図を示し、作製工程に関して説明する。
【０００４】図５(a)に示したように透光性基板１１
（高耐熱ガラス基板）上に非晶質シリコン薄膜を減圧気
相成長法（ＬＰＣＶＤ法）により形成し、窒素雰囲気中
で６００℃の熱処理を行い非晶質シリコン薄膜を結晶化
し多結晶シリコン薄膜１３を形成する。前記多結晶シリ
コン薄膜を島状に加工し、ゲート絶縁膜１４ａとなる酸
化シリコン薄膜を形成する。前記酸化シリコン薄膜上に
ゲート電極１５を形成する。ゲート電極形成後、ゲート
電極をマスクとしてイオン注入法にて第一の不純物注入
を行い、低濃度不純物注入領域（ｎー領域）１３ｂを形
成する。第一の不純物注入は燐（Ｐ）イオンを、加速電
圧８０KV、ドーズ量１x1013/cm2にて注入した。第一の
不純物注入後、図５(b)に示したようにフォトレジスト
２５にてｎー領域のマスクを形成したのち、第二の不純
物注入を行い高濃度不純物注入領域（ｎ+領域）１３ｃ
を形成する。第二の不純物注入は燐（Ｐ）イオンを、加
速電圧８０KV、ドーズ量１x１０15/cm2にて注入した。
第二の不純物注入後、フォトレジストマスクを除去し、
注入した不純物の活性化処理をおこなう。活性化処理は
９００℃、２時間行った。活性化処理後、図５(c)に示
したように層間絶縁膜１６を形成する。最後にコンタク
トホールを開口したのちソース・ドレイン電極２０、２
１を形成し薄膜トランジスタが完成する。
（高耐熱ガラス基板）上に非晶質シリコン薄膜を減圧気
相成長法（ＬＰＣＶＤ法）により形成し、窒素雰囲気中
で６００℃の熱処理を行い非晶質シリコン薄膜を結晶化
し多結晶シリコン薄膜１３を形成する。前記多結晶シリ
コン薄膜を島状に加工し、ゲート絶縁膜１４ａとなる酸
化シリコン薄膜を形成する。前記酸化シリコン薄膜上に
ゲート電極１５を形成する。ゲート電極形成後、ゲート
電極をマスクとしてイオン注入法にて第一の不純物注入
を行い、低濃度不純物注入領域（ｎー領域）１３ｂを形
成する。第一の不純物注入は燐（Ｐ）イオンを、加速電
圧８０KV、ドーズ量１x1013/cm2にて注入した。第一の
不純物注入後、図５(b)に示したようにフォトレジスト
２５にてｎー領域のマスクを形成したのち、第二の不純
物注入を行い高濃度不純物注入領域（ｎ+領域）１３ｃ
を形成する。第二の不純物注入は燐（Ｐ）イオンを、加
速電圧８０KV、ドーズ量１x１０15/cm2にて注入した。
第二の不純物注入後、フォトレジストマスクを除去し、
注入した不純物の活性化処理をおこなう。活性化処理は
９００℃、２時間行った。活性化処理後、図５(c)に示
したように層間絶縁膜１６を形成する。最後にコンタク
トホールを開口したのちソース・ドレイン電極２０、２
１を形成し薄膜トランジスタが完成する。
【０００５】
【発明が解決しようとする課題】このＬＤＤ構成のＴＦ
Ｔにおいては、液晶表示装置等に用いられるアクティブ
マトリックスアレイに応用するにはより作製プロセスの
簡略化と高性能化、特にリーク電流の更なる低減が要求
されている。
Ｔにおいては、液晶表示装置等に用いられるアクティブ
マトリックスアレイに応用するにはより作製プロセスの
簡略化と高性能化、特にリーク電流の更なる低減が要求
されている。
【０００６】図５に示した製造方法を用いて薄膜トラン
ジスタを作製した場合、ＬＤＤ構造を実現するためには
高濃度、および低濃度の二度のドーピング工程を必要と
し、ＬＤＤ構造を用いない薄膜トランジスタに比較して
ドーピング工程数が増大し作製プロセスが複雑になる。
ジスタを作製した場合、ＬＤＤ構造を実現するためには
高濃度、および低濃度の二度のドーピング工程を必要と
し、ＬＤＤ構造を用いない薄膜トランジスタに比較して
ドーピング工程数が増大し作製プロセスが複雑になる。
【０００７】本発明は、一度のドーピング工程で高濃度
及び低濃度の不純物注入領域を形成する手法を提供する
と同時に、よりリーク電流を低減可能な手法を提供する
ことを目的とする。
及び低濃度の不純物注入領域を形成する手法を提供する
と同時に、よりリーク電流を低減可能な手法を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】この課題を解決するため
に本発明は、多結晶シリコンを活性層に用いた薄膜トラ
ンジスタにて、ゲート絶縁膜として下層に酸化シリコ
ン、上層に酸化タンタルを有する２層ゲート絶縁膜を有
し、前記ゲート絶縁膜の酸化タンタルを薄膜トランジス
タのソースおよびドレイン領域とチャネル領域の間に形
成される低濃度不純物領域(ＬＤＤ領域)上を被覆した状
態で不純物注入を行い、前記不純物注入後、低濃度不純
物注入領域上の酸化タンタル薄膜を除去した後、層間絶
縁膜を形成する工程を有する薄膜トランジスタの製造方
法である。
に本発明は、多結晶シリコンを活性層に用いた薄膜トラ
ンジスタにて、ゲート絶縁膜として下層に酸化シリコ
ン、上層に酸化タンタルを有する２層ゲート絶縁膜を有
し、前記ゲート絶縁膜の酸化タンタルを薄膜トランジス
タのソースおよびドレイン領域とチャネル領域の間に形
成される低濃度不純物領域(ＬＤＤ領域)上を被覆した状
態で不純物注入を行い、前記不純物注入後、低濃度不純
物注入領域上の酸化タンタル薄膜を除去した後、層間絶
縁膜を形成する工程を有する薄膜トランジスタの製造方
法である。
【０００９】また本発明は、周辺回路を同一基板上に集
積化した液晶表示装置用アクティブマトリックスアレイ
において、少なくとも絵素電極を駆動する薄膜トランジ
スタを前記薄膜トランジスタの製造方法により形成した
液晶表示装置用アクティブマトリックスアレイである。
積化した液晶表示装置用アクティブマトリックスアレイ
において、少なくとも絵素電極を駆動する薄膜トランジ
スタを前記薄膜トランジスタの製造方法により形成した
液晶表示装置用アクティブマトリックスアレイである。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図１から図３を用いて説明する。
て、図１から図３を用いて説明する。
【００１１】（実施の形態１）図１は本発明の製造方法
を用いたＬＤＤ構造を有する薄膜トランジスタの工程断
面図の一例である。まず、図１に示したように酸化シリ
コンを表面コートしたガラス基板１１上に非晶質シリコ
ン薄膜をプラズマＣＶＤ法により５０ｎｍの膜厚で形成
する。非晶質シリコンを窒素中にて４５０℃、９０分の
熱処理を行い膜中の水素濃度を低減した後、エキシマレ
ーザーアニールにて結晶化し多結晶シリコン薄膜を形成
する。多結晶シリコン薄膜１３を薄膜トランジスタの形
状に加工し（チャネル領域13a、ＬＤＤ領域13b、ソース
・ドレイン領域13c）、ゲート絶縁膜１４ａである酸化
シリコンを８５ｎｍ形成する。酸化シリコン上に第二の
ゲート絶縁膜１４ｂである酸化タンタルを５０ｎｍ形成
する。酸化タンタル上にゲート電極１５を形成する。ゲ
ート電極は酸化タンタルと接するようにチタン(Ｔｉ)を
８０ｎｍ、チタン上にアルミニウム(Ａｌ)にネオジウム
(Ｎｄ)を３．５％含有した合金を１５０ｎｍ形成し、計
２３０ｎｍの膜厚にて構成されている。ゲート電極形成
後、第二のゲート絶縁膜である酸化タンタル薄膜をＬＤ
Ｄ領域上を被覆して、かつソースおよびドレイン領域上
を除去する形状にエッチングする。酸化タンタルのエッ
チングにはＣＦ4と酸素の混合ガス系を用いたリアクテ
ィブイオンエッチング法を用いた。
を用いたＬＤＤ構造を有する薄膜トランジスタの工程断
面図の一例である。まず、図１に示したように酸化シリ
コンを表面コートしたガラス基板１１上に非晶質シリコ
ン薄膜をプラズマＣＶＤ法により５０ｎｍの膜厚で形成
する。非晶質シリコンを窒素中にて４５０℃、９０分の
熱処理を行い膜中の水素濃度を低減した後、エキシマレ
ーザーアニールにて結晶化し多結晶シリコン薄膜を形成
する。多結晶シリコン薄膜１３を薄膜トランジスタの形
状に加工し（チャネル領域13a、ＬＤＤ領域13b、ソース
・ドレイン領域13c）、ゲート絶縁膜１４ａである酸化
シリコンを８５ｎｍ形成する。酸化シリコン上に第二の
ゲート絶縁膜１４ｂである酸化タンタルを５０ｎｍ形成
する。酸化タンタル上にゲート電極１５を形成する。ゲ
ート電極は酸化タンタルと接するようにチタン(Ｔｉ)を
８０ｎｍ、チタン上にアルミニウム(Ａｌ)にネオジウム
(Ｎｄ)を３．５％含有した合金を１５０ｎｍ形成し、計
２３０ｎｍの膜厚にて構成されている。ゲート電極形成
後、第二のゲート絶縁膜である酸化タンタル薄膜をＬＤ
Ｄ領域上を被覆して、かつソースおよびドレイン領域上
を除去する形状にエッチングする。酸化タンタルのエッ
チングにはＣＦ4と酸素の混合ガス系を用いたリアクテ
ィブイオンエッチング法を用いた。
【００１２】酸化タンタル薄膜を前記形状に加工後、イ
オンドーピング法にて燐を加速電圧８０ＫＶ、注入ドー
ズ量１ｘ１０15/cm2にて注入する。イオンドーピング法
は水素ガスに５％濃度のＰＨ3を混合したガスを高周波
放電にてプラズマ分解し、生成したイオンを質量分離工
程なく試料に注入している。従って従来のイオン注入法
に比べて多種のイオン、燐と水素の複合イオンが含まれ
るため注入時の不純物プロファイルがブロードである。
この特徴を利用して本発明の製造方法では一度の不純物
注入にてＬＤＤ領域とソース及びドレイン領域を形成し
ている。注入条件は薄膜トランジスタのソース及びドレ
イン領域が低抵抗となる最適条件にて注入する。このと
きの加速電圧Ｖ(KV)はゲート絶縁膜である酸化シリコン
膜厚をＡ(ｎｍ)とした場合、Ａ−３５≦Ｖ≦Ａ＋１０の
関係が成り立つ範囲が最適条件となる。本実施例の場
合、Ａ＝８５(ｎｍ)であるから５０≦Ｖ≦９０（ＫＶ）
となり実施例中では８０ＫＶの加速電圧で注入した。こ
のときＬＤＤ領域は酸化タンタルと酸化シリコンの積層
膜を介して注入されるため、ソース及びドレイン領域に
比較して不純物量は酸化タンタルの膜厚に依存して減少
し、酸化タンタルの膜厚を最適化することにより一度の
不純物注入にて薄膜トランジスタのソース及びドレイン
領域とＬＤＤ領域が同時に形成可能となる。我々の検討
結果では酸化タンタル膜厚Ｂ(ｎｍ)は注入時の加速電圧
をＶ(ＫＶ)、酸化シリコン膜厚をＡ(ｎｍ)とすれば、
（Ａ−Ｖ)＋１０＜Ｂ＜(Ａ−Ｖ)＋８０の関係を満足す
る範囲で最適値が得られる。
オンドーピング法にて燐を加速電圧８０ＫＶ、注入ドー
ズ量１ｘ１０15/cm2にて注入する。イオンドーピング法
は水素ガスに５％濃度のＰＨ3を混合したガスを高周波
放電にてプラズマ分解し、生成したイオンを質量分離工
程なく試料に注入している。従って従来のイオン注入法
に比べて多種のイオン、燐と水素の複合イオンが含まれ
るため注入時の不純物プロファイルがブロードである。
この特徴を利用して本発明の製造方法では一度の不純物
注入にてＬＤＤ領域とソース及びドレイン領域を形成し
ている。注入条件は薄膜トランジスタのソース及びドレ
イン領域が低抵抗となる最適条件にて注入する。このと
きの加速電圧Ｖ(KV)はゲート絶縁膜である酸化シリコン
膜厚をＡ(ｎｍ)とした場合、Ａ−３５≦Ｖ≦Ａ＋１０の
関係が成り立つ範囲が最適条件となる。本実施例の場
合、Ａ＝８５(ｎｍ)であるから５０≦Ｖ≦９０（ＫＶ）
となり実施例中では８０ＫＶの加速電圧で注入した。こ
のときＬＤＤ領域は酸化タンタルと酸化シリコンの積層
膜を介して注入されるため、ソース及びドレイン領域に
比較して不純物量は酸化タンタルの膜厚に依存して減少
し、酸化タンタルの膜厚を最適化することにより一度の
不純物注入にて薄膜トランジスタのソース及びドレイン
領域とＬＤＤ領域が同時に形成可能となる。我々の検討
結果では酸化タンタル膜厚Ｂ(ｎｍ)は注入時の加速電圧
をＶ(ＫＶ)、酸化シリコン膜厚をＡ(ｎｍ)とすれば、
（Ａ−Ｖ)＋１０＜Ｂ＜(Ａ−Ｖ)＋８０の関係を満足す
る範囲で最適値が得られる。
【００１３】薄膜トランジスタへの不純物注入後、図１
（ｂ）に示したようにＬＤＤ領域上の酸化タンタル薄膜
を除去する。その後、図１（ｃ）に示したように酸化シ
リコンからなる層間絶縁膜１６を形成する。酸化シリコ
ンは常圧ＣＶＤ法を用いて４３０℃にて形成しており、
本工程で先に注入した不純物の活性化処理を同時に行っ
ている。不純物注入時の加速電圧Ｖ(ＫＶ)が先に示した
Ａ−３５≦Ｖ≦Ａ＋１０の範囲にある場合には５００℃
以下の低温での活性化が可能である。最後に図１（ｄ）
に示したようにコンタクトホールを開口しソース及びド
レイン電極２１、２２を形成した後、350℃での水素プ
ラズマ処理を行って薄膜トランジスタが完成する。
（ｂ）に示したようにＬＤＤ領域上の酸化タンタル薄膜
を除去する。その後、図１（ｃ）に示したように酸化シ
リコンからなる層間絶縁膜１６を形成する。酸化シリコ
ンは常圧ＣＶＤ法を用いて４３０℃にて形成しており、
本工程で先に注入した不純物の活性化処理を同時に行っ
ている。不純物注入時の加速電圧Ｖ(ＫＶ)が先に示した
Ａ−３５≦Ｖ≦Ａ＋１０の範囲にある場合には５００℃
以下の低温での活性化が可能である。最後に図１（ｄ）
に示したようにコンタクトホールを開口しソース及びド
レイン電極２１、２２を形成した後、350℃での水素プ
ラズマ処理を行って薄膜トランジスタが完成する。
【００１４】図２（ｃ）は本発明の製造方法を用いて作
製したｎチャネル薄膜トランジスタの電流・電圧特性を
比較したものであり、縦軸にドレイン電流を、横軸にゲ
ート電圧を取ってプロットしている。薄膜トランジスタ
のサイズはチャネル幅、チャネル長とも１２μｍであ
り、ＬＤＤ領域長(ΔＬ)は２．５μｍである。長点線は
ＬＤＤ構造でない自己整合型薄膜トランジスタの特性を
示しており、ゲート電圧が負の領域、すなわち薄膜トラ
ンジスタが待機状態でのリーク電流が大きくこのような
特性を有する薄膜トランジスタを液晶表示装置の画素駆
動用に用いた場合には電圧保持能力が低く、クロストー
クや画像むらを生じ表示品位に大きく影響する。
製したｎチャネル薄膜トランジスタの電流・電圧特性を
比較したものであり、縦軸にドレイン電流を、横軸にゲ
ート電圧を取ってプロットしている。薄膜トランジスタ
のサイズはチャネル幅、チャネル長とも１２μｍであ
り、ＬＤＤ領域長(ΔＬ)は２．５μｍである。長点線は
ＬＤＤ構造でない自己整合型薄膜トランジスタの特性を
示しており、ゲート電圧が負の領域、すなわち薄膜トラ
ンジスタが待機状態でのリーク電流が大きくこのような
特性を有する薄膜トランジスタを液晶表示装置の画素駆
動用に用いた場合には電圧保持能力が低く、クロストー
クや画像むらを生じ表示品位に大きく影響する。
【００１５】これに対して本発明の製造方法を用いて作
製した薄膜トランジスタ（図２（ｂ）参照）の特性を実
線で示している。ＬＤＤ構造なしの特性に比べて薄膜ト
ランジスタのリーク電流を大幅に改善することができ
た。一方、同じＬＤＤ構造を有するもののＬＤＤ領域上
の酸化タンタル膜を不純物注入後に除去せずに作製した
薄膜トランジスタ（図２（ａ）参照）の特性を短点線で
示す。同じＬＤＤ構造でありながらＬＤＤ領域上の酸化
タンタルを不純物注入後に除去しなかった場合にはリー
ク電流の低減効果は小さく、不純物注入後の酸化タンタ
ル除去工程を有することで大幅にリーク電流が減少し
た。
製した薄膜トランジスタ（図２（ｂ）参照）の特性を実
線で示している。ＬＤＤ構造なしの特性に比べて薄膜ト
ランジスタのリーク電流を大幅に改善することができ
た。一方、同じＬＤＤ構造を有するもののＬＤＤ領域上
の酸化タンタル膜を不純物注入後に除去せずに作製した
薄膜トランジスタ（図２（ａ）参照）の特性を短点線で
示す。同じＬＤＤ構造でありながらＬＤＤ領域上の酸化
タンタルを不純物注入後に除去しなかった場合にはリー
ク電流の低減効果は小さく、不純物注入後の酸化タンタ
ル除去工程を有することで大幅にリーク電流が減少し
た。
【００１６】（実施の形態２）図３は本発明の製造方法
を用いた液晶表示装置用駆動回路内蔵薄膜トランジスタ
アレイの作製法の一例である。
を用いた液晶表示装置用駆動回路内蔵薄膜トランジスタ
アレイの作製法の一例である。
【００１７】まず、図３に示したように酸化シリコンを
表面コートしたガラス基板上に非晶質シリコン薄膜をプ
ラズマＣＶＤ法により５０ｎｍの膜厚で形成する。非晶
質シリコンを窒素中にて４５０℃、９０分の熱処理を行
い膜中の水素濃度を低減した後、エキシマレーザーアニ
ールにて結晶化し多結晶シリコン薄膜を形成する。多結
晶シリコン薄膜を薄膜トランジスタの形状に加工し、ゲ
ート絶縁膜１４ａである酸化シリコンを８５ｎｍ形成す
る。酸化シリコン上に第二のゲート絶縁膜１４ｂである
酸化タンタルを５０ｎｍ形成する。次いでｐチャネル薄
膜トランジスタ上にゲート電極１５を形成する。ゲート
電極は酸化タンタルと接するようにチタン(Ｔｉ)を８０
ｎｍ、チタン上にアルミニウム(Ａｌ)にネオジウム(Ｎ
ｄ)を３．５％含有した合金を１５０ｎｍ形成し、計２
３０ｎｍの膜厚にて構成されている。このときｎチャネ
ル薄膜トランジスタ上はゲート電極材料１５にて被覆し
ている。その後、ｐチャネル薄膜トランジスタのソース
及びドレイン領域にボロンを注入する。ボロンはイオン
ドーピング法を用い、加速電圧６０ＫＶ、ドーズ量５ｘ
１０15/cm2にて注入した。
表面コートしたガラス基板上に非晶質シリコン薄膜をプ
ラズマＣＶＤ法により５０ｎｍの膜厚で形成する。非晶
質シリコンを窒素中にて４５０℃、９０分の熱処理を行
い膜中の水素濃度を低減した後、エキシマレーザーアニ
ールにて結晶化し多結晶シリコン薄膜を形成する。多結
晶シリコン薄膜を薄膜トランジスタの形状に加工し、ゲ
ート絶縁膜１４ａである酸化シリコンを８５ｎｍ形成す
る。酸化シリコン上に第二のゲート絶縁膜１４ｂである
酸化タンタルを５０ｎｍ形成する。次いでｐチャネル薄
膜トランジスタ上にゲート電極１５を形成する。ゲート
電極は酸化タンタルと接するようにチタン(Ｔｉ)を８０
ｎｍ、チタン上にアルミニウム(Ａｌ)にネオジウム(Ｎ
ｄ)を３．５％含有した合金を１５０ｎｍ形成し、計２
３０ｎｍの膜厚にて構成されている。このときｎチャネ
ル薄膜トランジスタ上はゲート電極材料１５にて被覆し
ている。その後、ｐチャネル薄膜トランジスタのソース
及びドレイン領域にボロンを注入する。ボロンはイオン
ドーピング法を用い、加速電圧６０ＫＶ、ドーズ量５ｘ
１０15/cm2にて注入した。
【００１８】ボロンイオン注入後、図３（ｂ）に示すよ
うにｎチャネル薄膜トランジスタ上にゲート電極を形成
し、画素ＴＦＴのＬＤＤ領域上のみ酸化タンタルで被覆
し、ソース及びドレイン領域上の酸化タンタルを選択的
に除去する。酸化タンタル薄膜を前記形状に加工後、イ
オンドーピング法にて燐を加速電圧８０ＫＶ、注入ドー
ズ量１ｘ１０15/cm2にて注入する。イオンドーピング法
は水素ガスに５％濃度のＰＨ3を混合したガスを高周波
放電にてプラズマ分解し、生成したイオンを質量分離工
程なく試料に注入している。従って従来のイオン注入法
に比べて注入時の不純物プロファイルがブロードであ
る。この特徴を利用して本発明の製造方法では一度の不
純物注入にてＬＤＤ領域とソース及びドレイン領域を形
成している。
うにｎチャネル薄膜トランジスタ上にゲート電極を形成
し、画素ＴＦＴのＬＤＤ領域上のみ酸化タンタルで被覆
し、ソース及びドレイン領域上の酸化タンタルを選択的
に除去する。酸化タンタル薄膜を前記形状に加工後、イ
オンドーピング法にて燐を加速電圧８０ＫＶ、注入ドー
ズ量１ｘ１０15/cm2にて注入する。イオンドーピング法
は水素ガスに５％濃度のＰＨ3を混合したガスを高周波
放電にてプラズマ分解し、生成したイオンを質量分離工
程なく試料に注入している。従って従来のイオン注入法
に比べて注入時の不純物プロファイルがブロードであ
る。この特徴を利用して本発明の製造方法では一度の不
純物注入にてＬＤＤ領域とソース及びドレイン領域を形
成している。
【００１９】薄膜トランジスタへの不純物注入後、図３
（ｃ）に示したようにＬＤＤ領域上の酸化タンタル薄膜
を除去する。
（ｃ）に示したようにＬＤＤ領域上の酸化タンタル薄膜
を除去する。
【００２０】その後、酸化シリコンからなる第一の層間
絶縁膜１６を形成する。酸化シリコンは常圧ＣＶＤ法を
用いて４３０℃にて形成しており、本工程で先に注入し
た不純物の活性化処理を同時に行っている。不純物注入
時の加速電圧Ｖ(ＫＶ)が先に示したＡ−３５≦Ｖ≦Ａ＋
１０の範囲にある場合には５００℃以下の低温での活性
化が可能である。層間絶縁膜上にＩＴＯ(Indium-Tin-Ox
ide)膜からなる画素電極１７を形成し、第二の層間絶縁
膜１８を形成する。コンタクトホールを開口後、ソース
・ドレイン配線２０、２１を形成する（図３（ｄ））。
絶縁膜１６を形成する。酸化シリコンは常圧ＣＶＤ法を
用いて４３０℃にて形成しており、本工程で先に注入し
た不純物の活性化処理を同時に行っている。不純物注入
時の加速電圧Ｖ(ＫＶ)が先に示したＡ−３５≦Ｖ≦Ａ＋
１０の範囲にある場合には５００℃以下の低温での活性
化が可能である。層間絶縁膜上にＩＴＯ(Indium-Tin-Ox
ide)膜からなる画素電極１７を形成し、第二の層間絶縁
膜１８を形成する。コンタクトホールを開口後、ソース
・ドレイン配線２０、２１を形成する（図３（ｄ））。
【００２１】保護膜２３となる窒化珪素をプラズマＣＶ
Ｄにて形成し水素雰囲気で３５０℃のアニール処理を行
った後、画素電極上の窒化珪素・酸化珪素積層膜を選択
的に除去してアクティブマトリックスアレイが完成する
（図３（ｅ））。
Ｄにて形成し水素雰囲気で３５０℃のアニール処理を行
った後、画素電極上の窒化珪素・酸化珪素積層膜を選択
的に除去してアクティブマトリックスアレイが完成する
（図３（ｅ））。
【００２２】図４は図３のアクティブマトリックスアレ
イを用いて作製した液晶表示装置の構成断面図の一例
で、画素部を拡大表示したものである。透光性基板１１
上に形成したアクティブマトリックスと対向基板４３の
間に配向膜４６を介して液晶４７が保持されており薄膜
トランジスタをスイッチング素子として画素電極１７を
駆動して液晶を充電し画像表示を行っている。
イを用いて作製した液晶表示装置の構成断面図の一例
で、画素部を拡大表示したものである。透光性基板１１
上に形成したアクティブマトリックスと対向基板４３の
間に配向膜４６を介して液晶４７が保持されており薄膜
トランジスタをスイッチング素子として画素電極１７を
駆動して液晶を充電し画像表示を行っている。
【００２３】なお、本実施例では画素駆動用薄膜トラン
ジスタにＬＤＤ構造を有する場合に関して説明したが駆
動回路部のｎチャネル薄膜トランジスタの少なくとも一
部にもＬＤＤ構造を用いてもよく、特に信頼性の向上に
効果がある。
ジスタにＬＤＤ構造を有する場合に関して説明したが駆
動回路部のｎチャネル薄膜トランジスタの少なくとも一
部にもＬＤＤ構造を用いてもよく、特に信頼性の向上に
効果がある。
【００２４】
【発明の効果】本発明の製造方法を用いることにより従
来少なくとも２度以上必要であったＬＤＤ薄膜トランジ
スタ作製時の注入工程を低減可能となった。また、従来
の二層ゲート絶縁膜を有するＬＤＤ構造に比べ不純物注
入工程以降でＬＤＤ領域上の第二の絶縁膜を除去するこ
とにより大幅にリーク電流を減少することができ大きく
特性が向上した。また、簡易な作製プロセスでＬＤＤ構
造が実現でき、プロセス歩留まり、素子の信頼性が向上
した。
来少なくとも２度以上必要であったＬＤＤ薄膜トランジ
スタ作製時の注入工程を低減可能となった。また、従来
の二層ゲート絶縁膜を有するＬＤＤ構造に比べ不純物注
入工程以降でＬＤＤ領域上の第二の絶縁膜を除去するこ
とにより大幅にリーク電流を減少することができ大きく
特性が向上した。また、簡易な作製プロセスでＬＤＤ構
造が実現でき、プロセス歩留まり、素子の信頼性が向上
した。
【図１】本発明の一実施例の製造方法を用いて作製した
薄膜トランジスタの工程断面図
薄膜トランジスタの工程断面図
【図２】本発明の一実施例の製造方法を用いて作製した
薄膜トランジスタの電流・電圧特性の従来例との比較説
明図
薄膜トランジスタの電流・電圧特性の従来例との比較説
明図
【図３】本発明の一実施例の製造方法を用いて作製した
液晶表示装置用アクティブマトリックスアレイの工程断
面図
液晶表示装置用アクティブマトリックスアレイの工程断
面図
【図４】本発明の一実施例のアクティブマトリックスア
レイを用いた液晶表示装置の断面図
レイを用いた液晶表示装置の断面図
【図５】従来のＬＤＤ構造の作製工程断面図
１１ ガラス基板 １３ 多結晶シリコン １３ａ チャネル領域 １３ｂ ＬＤＤ領域 １３ｃ ソース・ドレイン領域 １４ ゲート絶縁膜 １４ａ 第一のゲート絶縁膜(酸化シリコン) １４ｂ 第二のゲート絶縁膜(酸化タンタル) １５ ゲート電極 １６ 層間絶縁膜 １７ 画素電極 １８ 層間絶縁膜 ２１，２２ ソース及びドレイン配線 ２３ 保護膜(窒化シリコン) ４１ ブラックマトリックス ４２ 偏光板 ４３ 対向基板 ４４ カラーフィルター ４５ 透明導電層 ４６ 配向膜 ４７ 液晶
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/136 500
Claims (5)
- 【請求項１】 多結晶シリコンを活性層に用いた薄膜ト
ランジスタにて、ゲート絶縁膜として下層に酸化シリコ
ン、上層に第二の絶縁膜を有する２層ゲート絶縁膜を有
し、薄膜トランジスタのソースおよびドレイン領域とチ
ャネル領域の間に形成される低濃度不純物領域（ＬＤＤ
領域）上を前記第二の絶縁膜で被膜した状態で、ゲート
電極をマスクにして不純物注入を行うことによりトラン
ジスタのソースおよびドレイン領域と低濃度不純物領域
を同時に形成し、前記不純物注入後、前記低濃度不純物
領域上の前記第二の絶縁膜のみを除去した後、層間絶縁
膜を形成する工程を少なくとも有する薄膜トランジスタ
の製造方法。 - 【請求項２】 第二の絶縁膜として酸化タンタルを用
い、その膜厚が２０ｎｍ以上１００ｎｍ以下、かつ酸化
シリコン膜厚が５０ｎｍ以上かつ１５０ｎｍ以下である
ことを特徴とする請求項１記載の薄膜トランジスタの製
造方法。 - 【請求項３】 不純物注入にイオンドーピング法を用
い、注入時の加速電圧Ｖ(KV)が酸化シリコン膜厚をＡ
(ｎｍ)とした場合、 Ａ−３５≦Ｖ≦Ａ＋１０ の範囲にあることを特徴とす
る請求項１記載の薄膜トランジスタの製造方法。 - 【請求項４】 第二の絶縁膜として酸化タンタルを用
い、第二の絶縁膜である酸化タンタル膜厚Ｂ（ｎｍ）
が、イオンドープ時の加速電圧をＶ（ＫＶ）、酸化シリ
コン膜厚をＡ（ｎｍ）とした場合、 （Ａ−Ｖ）＋１０＜Ｂ＜（Ａ−Ｖ）＋８０の範囲にある
ことを特徴とする請求項１記載の薄膜トランジスタの製
造方法。 - 【請求項５】 周辺回路を同一基板上に集積化した液晶
表示装置用アクティブマトリックスアレイにて、少なく
とも絵素電極を駆動する薄膜トランジスタを請求項１記
載の製造方法により形成したことを特徴とする液晶表示
装置用アクティブマトリックスアレイ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20161796A JP2917925B2 (ja) | 1996-07-31 | 1996-07-31 | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20161796A JP2917925B2 (ja) | 1996-07-31 | 1996-07-31 | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1051000A JPH1051000A (ja) | 1998-02-20 |
| JP2917925B2 true JP2917925B2 (ja) | 1999-07-12 |
Family
ID=16444035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20161796A Expired - Fee Related JP2917925B2 (ja) | 1996-07-31 | 1996-07-31 | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917925B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10135462A (ja) * | 1996-10-28 | 1998-05-22 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ |
| JP3883706B2 (ja) | 1998-07-31 | 2007-02-21 | シャープ株式会社 | エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法 |
| KR100317128B1 (ko) * | 1999-11-30 | 2001-12-24 | 오길록 | 전계 효과 트랜지스터 및 그 제조 방법 |
-
1996
- 1996-07-31 JP JP20161796A patent/JP2917925B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1051000A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3274081B2 (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JP2650543B2 (ja) | マトリクス回路駆動装置 | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| US6288413B1 (en) | Thin film transistor and method for producing same | |
| JPH09139503A (ja) | 逆スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP2572379B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3281777B2 (ja) | 半導体素子の製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3345756B2 (ja) | 半導体装置の製造方法 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JPH07263704A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3417402B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2837473B2 (ja) | シリコン薄膜トランジスタ | |
| JP3331642B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2777101B2 (ja) | トランジスタとその製造方法 | |
| JP4387477B2 (ja) | 半導体素子の製造方法 | |
| JPH0982982A (ja) | 薄膜トランジスタ及びアクティブマトリクス表示装置 | |
| JP2002190597A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2000004021A (ja) | 薄膜トランジスタおよび液晶表示装置用アクティブマトリックスアレイとそれらの製造方法 | |
| JPH07142739A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2002170960A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |