JP2913683B2 - Frequency tuning circuit - Google Patents
Frequency tuning circuitInfo
- Publication number
- JP2913683B2 JP2913683B2 JP1218646A JP21864689A JP2913683B2 JP 2913683 B2 JP2913683 B2 JP 2913683B2 JP 1218646 A JP1218646 A JP 1218646A JP 21864689 A JP21864689 A JP 21864689A JP 2913683 B2 JP2913683 B2 JP 2913683B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- frequency
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は共振回路に交流電力を給電する電力変換装
置に用いる周波数同調回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency tuning circuit used in a power converter for supplying alternating-current power to a resonance circuit.
第3図は従来のこの種のコンデンサ検出方式の周波数
同調回路を示したものである。図において、1は3相の
商用電源、2は単相インバータであって、商用交流を順
変換部2Aで直流変換したのちインバータ部2Bで所要周波
数の交流に変換する。3はリアクトル、4は共振用コン
デンサ、5は誘導加熱装置の加熱コイル(Lはインダク
タンス分、Rは抵抗分)である。インバータ2の上記順
変換部2Aは位相制御されるサイリスタThyからなるコン
バータであり、その出力電圧(平均値)は可変であっ
て、リアクトル6とコンデンサ7からなる平滑回路を通
してインバータ部2に供給される。上記インバータ部2B
は4個のトランジスタTrをブリッジ接続としてなり、各
トランジスタTrにはフライホイルダイオードDを逆並列
接続してある。FIG. 3 shows a conventional frequency tuning circuit of this type of capacitor detection system. In the figure, reference numeral 1 denotes a three-phase commercial power supply, and reference numeral 2 denotes a single-phase inverter, which converts a commercial alternating current into a direct current by a forward converter 2A and then converts the commercial alternating current into an alternating current of a required frequency by an inverter 2B. Reference numeral 3 denotes a reactor, 4 denotes a resonance capacitor, and 5 denotes a heating coil (L is an inductance, and R is a resistance) of an induction heating device. The forward converter 2A of the inverter 2 is a converter composed of a thyristor Thy whose phase is controlled, and its output voltage (average value) is variable and supplied to the inverter 2 through a smoothing circuit composed of a reactor 6 and a capacitor 7. You. Inverter section 2B
Has a bridge connection of four transistors Tr, and a flywheel diode D is connected in anti-parallel to each transistor Tr.
8Aは順変換部2Aを駆動するゲート制御回路、8Bはイン
バータ部2Bを構成するトランジスタTrをON/OFF駆動する
駆動回路、である。9は電圧/周波数変換器(V/F変換
器)であって、周波数指令F*を上記駆動回路8Bに送出
する。10はインバータ2の出力電圧Voを検出する電圧検
出器であり、その検出電圧は比較器10Aで波形整形され
る。11はコンデンサ4の両端の電圧Vcを検出する電圧検
出器であり、その検出電圧は比較器11Aで矩形波に波形
整形される。12は排他的論理和回路(以下、排他的ORと
いう)であって、比較器10Aの出力電圧Vo′と比較器11A
の出力電圧Vc′を入力される。13は積分器であって、排
他的OR12の出力Vφ(説明の便宜上、パルス高さもVφ
とする)とバイアス電圧VBとの差電圧Vφ′を積分し
て、その積分値VINをV/F変換器9に送出する。14はバイ
アス回路であって、バイアス電圧VBを送出する。このバ
イアス電圧VBは、VB=Vφ/2になるように設定する。8A is a gate control circuit that drives the forward conversion unit 2A, and 8B is a drive circuit that turns on / off the transistor Tr forming the inverter unit 2B. Reference numeral 9 denotes a voltage / frequency converter (V / F converter) which sends a frequency command F * to the drive circuit 8B. Reference numeral 10 denotes a voltage detector for detecting the output voltage Vo of the inverter 2, and the detected voltage is shaped by a comparator 10A. Reference numeral 11 denotes a voltage detector for detecting the voltage Vc across the capacitor 4. The detected voltage is shaped into a rectangular wave by a comparator 11A. Reference numeral 12 denotes an exclusive OR circuit (hereinafter, referred to as an exclusive OR), which outputs the output voltage Vo 'of the comparator 10A and the comparator 11A.
Output voltage Vc 'is input. Reference numeral 13 denotes an integrator. The output Vφ of the exclusive OR 12 (for convenience of explanation, the pulse height is also Vφ
To) and integrates the difference voltage V.phi 'of the bias voltage V B, and sends the integrated value V IN to V / F converter 9. 14 is a bias circuit, and sends the bias voltage V B. The bias voltage V B is set to be V B = V.phi / 2.
電力変換装置の負荷が誘導加熱装置や誘導溶解炉等の
インダクタンス負荷である場合、共振用コンデンサ4を
挿入して、共振周波数の極く近傍の周波数(同調周波
数)foで運転するのが一般的であり、インバータ2の出
力周波数fがこの同調周波数foとなるように周波数同調
を行う。When the load of the power conversion device is an inductance load such as an induction heating device or an induction melting furnace, it is common to insert a resonance capacitor 4 and operate at a frequency (tuning frequency) fo very close to the resonance frequency. The frequency tuning is performed so that the output frequency f of the inverter 2 becomes the tuning frequency fo.
第3図の構成において、インバータ出力周波数fが同
調周波数foである場合(第4図(a))、電圧Vo′と電
圧Vc′は90゜の位相差を有しているので、排他的OR12の
出力Vφは正の期間とレベルLの負の期間とが等しい波
形の信号となる。この時の積分器13の出力(1サイクル
平均値をVIN′とした場合)が、VIN′(=0)である間
は、V/F変換器9は、値が同調周波数foである周波数指
令F*=foを駆動回路8Bに送出する。同調がずれると、
例えば、第4図(b)(同調周波数が高い場合の例)、
第4図(c)(同調周波数が低い場合の例)に示す如
く、排他的OR12の出力VφのレベルHの期間とレベルL
の期間とが等しく無くなるので、積分器13の出力が
VIN′に対して変動し、その変動分に対応して周波数指
令F*が変化し、インバータ周波数fは同調周波数に向
かって引き上げられもしくは引き下げられる。In the configuration of FIG. 3, when the inverter output frequency f is the tuning frequency fo (FIG. 4 (a)), the voltage Vo 'and the voltage Vc' have a phase difference of 90 °, so that the exclusive OR12 Is a signal having a waveform in which the positive period is equal to the negative period of the level L. As long as the output of the integrator 13 at this time (when one cycle average value is V IN ') is V IN ' (= 0), the value of the V / F converter 9 is the tuning frequency fo. The frequency command F * = fo is sent to the drive circuit 8B. If it goes out of sync,
For example, FIG. 4 (b) (an example when the tuning frequency is high),
As shown in FIG. 4 (c) (example when the tuning frequency is low), the period of the level H of the output Vφ of the exclusive OR 12 and the level L
Is no longer equal to the period of
V IN ′, and the frequency command F * changes in accordance with the fluctuation, and the inverter frequency f is raised or lowered toward the tuning frequency.
このようにして、周波数同調が行われるが、コンデン
サ4の電圧Vc(電圧検出器11の出力)は同調時と非同調
時とで、その最大レベルが大きく変化するので(Vcは、
ほぼ整流部2Aの出力電圧のQ倍のレベル、但し、Q=2
πfoL/R)、順変換部2Aの出力最大で、かつ同調時のVc
の値を比較器11Aの許容最大入力値とした場合には、非
同調時で、かつ順変換部2Aの出力が小さいときには、零
電位をしきい値とする比較器11Aの特性上、該比較器11A
は入力を零レベルと誤判して電圧Vcの位相を正確に検出
することが難しくなる。In this manner, the frequency tuning is performed. However, the maximum level of the voltage Vc of the capacitor 4 (the output of the voltage detector 11) greatly changes between the time of tuning and the time of non-tuning.
Almost Q times the output voltage of the rectifier 2A, where Q = 2
πfoL / R), the maximum output of the forward converter 2A and Vc at the time of tuning
Is the maximum allowable input value of the comparator 11A, when tuning is not performed and the output of the forward conversion unit 2A is small, the characteristics of the comparator 11A using zero potential as a threshold Container 11A
In this case, it is difficult to accurately detect the phase of the voltage Vc by erroneously interpreting the input as a zero level.
本発明は上記問題を解消するためになされたもので、
共振用コンデンサの電圧が低レベルにある場合も、この
電圧の位相を確実・正確に検出することができる周波数
同調回路を提供することを目的とする。The present invention has been made to solve the above problems,
It is an object of the present invention to provide a frequency tuning circuit capable of reliably and accurately detecting the phase of a voltage even when the voltage of a resonance capacitor is at a low level.
この発明は上記目的を達成するため、コンデンサ電圧
の位相を検出する第2の比較器はコンデンサ電圧の検出
電圧をクランプ回路を通して入力され、上記クランプ回
路は正方向直列ダイオードと逆方向直列ダイオードの並
列回路からなる構成としたものである。In order to achieve the above object, according to the present invention, a second comparator for detecting a phase of a capacitor voltage is supplied with a detected voltage of a capacitor voltage through a clamp circuit, and the clamp circuit includes a parallel connection of a forward series diode and a reverse series diode. This is a circuit configuration.
この発明では、コンデンサの検出電圧をクランプ回路
を通して比較器に入力するので、比較器入力の変化を適
正な大きさに制限することができ、低レベル入力時の誤
動作を防止することができる。また、クランプ回路は正
逆方向の直列ダイオードからなるので、上記検出電圧の
変化に高速に追随し、位相検出の遅れを招く恐れが無
い。According to the present invention, since the detection voltage of the capacitor is input to the comparator through the clamp circuit, a change in the input of the comparator can be limited to an appropriate level, and a malfunction at the time of low level input can be prevented. Further, since the clamp circuit is composed of a series diode in the forward and reverse directions, the clamp circuit follows the change of the detection voltage at a high speed, and there is no possibility of delaying the phase detection.
以下、この考案の1実施例を図面を参照して説明す
る。Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
第1図において、21、22はクランプ回路であって、N
個のダイオードDを直列接続してなる正方向直列ダイオ
ード23とN個のダイオードDを直列接続してなる逆方向
直列ダイオード24の並列回路からなる。他の構成は第3
図のものと同じであるので、同一構成要素には同一符号
を付して示してある。In FIG. 1, reference numerals 21 and 22 denote clamp circuits,
It comprises a parallel circuit of a forward series diode 23 formed by connecting a plurality of diodes D in series and a reverse series diode 24 formed by connecting N diodes D in series. Other configurations are 3rd
Since they are the same as those in the figure, the same components are denoted by the same reference numerals.
この構成においては、クランプ回路22を通過した電圧
Vcはその最大値、最小値が、第2図(b)に示す如く、
直列ダイオード23、24のえん層電圧分のクランプレベル
にクランプされる。これにより、比較器11Aの入力信号
の信号変化巾は狭くなり、この信号変化巾は直列ダイオ
ード23、24のダイオード数を選ぶことによって、非同調
時で、かつ順変換部2Aの出力が小さいときにも、これを
0レベルと誤判することのない信号変化巾にすることが
できる。クランプ回路21も電圧Voがクランプレベルを超
えると、該クランプレベルに制限して比較器10Aに送出
する。In this configuration, the voltage passing through the clamp circuit 22
Vc has a maximum value and a minimum value as shown in FIG.
It is clamped to the clamp level corresponding to the voltage of the oscillating layer of the series diodes 23 and 24. As a result, the signal change width of the input signal of the comparator 11A becomes narrow, and this signal change width is selected when the number of diodes of the series diodes 23 and 24 is not tuned and when the output of the forward converter 2A is small. In addition, this can be set to a signal change width that is not mistaken for the 0 level. When the voltage Vo exceeds the clamp level, the clamp circuit 21 also restricts the voltage Vo to the clamp level and sends it to the comparator 10A.
このようなクランプ回路としては、通常、ツエナーダ
イオードか用いられるが、ツエナーダイオードは、その
容量が大きいために遅れが生じ、高周波共振回路には不
適である。これに対して、直列ダイオードの場合にはツ
エナーダイオードに比し、高速に導通・遮断動作するの
で、高周波共振回路には、特に好適である。As such a clamp circuit, a Zener diode is usually used. However, the Zener diode is unsuitable for a high-frequency resonance circuit because of its large capacity, which causes a delay. On the other hand, a series diode is particularly suitable for a high-frequency resonance circuit because it conducts and cuts off faster than a Zener diode.
この発明は以上説明した通り、コンデンサの検出電圧
を正方向直列ダイオードと逆方向直列ダイオードからな
るクランプ回路を通して位相を検出する手段に与えるの
で、電力変換器の低出力・非同調時も共振用コンデンサ
電圧の位相検出を時間遅れなく確実に行うことができる
利点があり、特に、高周波同調回路用に用いて好適であ
る。As described above, the present invention applies the detection voltage of the capacitor to the means for detecting the phase through the clamp circuit composed of the forward series diode and the reverse series diode. There is an advantage that voltage phase detection can be performed reliably without time delay, and it is particularly suitable for use in a high-frequency tuning circuit.
第1図はこの発明の実施例を示す回路図、第2図(a)
と(b)はそれぞれ上記実施例にけおけるクランプ回路
の入力波形図と出力波形図、第3図は従来の周波数同調
回路を示す回路図、第4図(a)〜(c)は周波数同調
回路の動作を説明するための波形タイムチヤートであ
る。 2……電力変換器であるインバータ、2A……順変換部、
2B……インバータ部、4……共振用コンデンサ、5……
負荷、8B……駆動回路、9……V/F変換器、10、11……
電圧検出器、10A、11A……比較器、12……排他的OR、13
……積分器、14……バイアス回路。FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG.
FIGS. 3A and 3B are an input waveform diagram and an output waveform diagram of the clamp circuit in the above embodiment, FIG. 3 is a circuit diagram showing a conventional frequency tuning circuit, and FIGS. 4A to 4C are frequency tuning. 4 is a waveform time chart for explaining the operation of the circuit. 2 ... Inverter as power converter, 2A ... Forward converter,
2B …… Inverter part, 4 …… Resonant capacitor, 5 ……
Load, 8B ... Drive circuit, 9 ... V / F converter, 10, 11 ...
Voltage detector, 10A, 11A …… Comparator, 12 …… Exclusive OR, 13
…… Integrator, 14 …… Bias circuit.
フロントページの続き (56)参考文献 特開 昭60−180478(JP,A) 特開 昭53−129817(JP,A) 実開 昭59−190097(JP,U) (58)調査した分野(Int.Cl.6,DB名) H02M 7/42 - 7/98 H05B 6/02 - 6/12 Continuation of the front page (56) References JP-A-60-180478 (JP, A) JP-A-53-129817 (JP, A) JP-A-59-190097 (JP, U) (58) Fields investigated (Int) .Cl. 6 , DB name) H02M 7/42-7/98 H05B 6/02-6/12
Claims (1)
する電力変換器の出力電圧と上記直列共振回路のコンデ
ンサ電圧の位相をそれぞれ検出する第1および第2の比
較器、両比較器の出力を入力して両電圧の位相のずれに
応じたパルス巾のパルスを送出する論理回路、この論理
回路の出力を積分する積分器、該積分器の出力を周波数
に変換して上記電力変換器へ指令として与える電圧/周
波数変換器、を備えてなる周波数同調回路において、少
なくとも上記第2の比較器は上記コンデンサの電圧の検
出値をクランプ回路を通じて入力され、上記クランプ回
路は正方向直列ダイオードと逆方向直列ダイオードの並
列回路からなることを特徴とする周波数同調回路。1. A first and a second comparator for detecting a phase of an output voltage of a power converter for supplying AC power to a series resonance circuit including a load and a phase of a capacitor voltage of the series resonance circuit. A logic circuit for receiving an output and transmitting a pulse having a pulse width corresponding to the phase difference between the two voltages, an integrator for integrating the output of the logic circuit, and converting the output of the integrator into a frequency to convert the power into the power converter And a voltage / frequency converter for giving a command to the at least one second comparator, at least the second comparator receives a detected value of the voltage of the capacitor through a clamp circuit, and the clamp circuit includes a forward direction series diode and A frequency tuning circuit comprising a parallel circuit of reverse series diodes.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1218646A JP2913683B2 (en) | 1989-08-28 | 1989-08-28 | Frequency tuning circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1218646A JP2913683B2 (en) | 1989-08-28 | 1989-08-28 | Frequency tuning circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0386078A JPH0386078A (en) | 1991-04-11 |
JP2913683B2 true JP2913683B2 (en) | 1999-06-28 |
Family
ID=16723210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1218646A Expired - Fee Related JP2913683B2 (en) | 1989-08-28 | 1989-08-28 | Frequency tuning circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2913683B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5109795B2 (en) * | 2008-05-13 | 2012-12-26 | ミツミ電機株式会社 | Voltage detection circuit and switching power supply |
-
1989
- 1989-08-28 JP JP1218646A patent/JP2913683B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0386078A (en) | 1991-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0595232B1 (en) | Controlling apparatus for high frequency high voltage power source | |
US4672528A (en) | Resonant inverter with improved control | |
EP0758160B1 (en) | Driving pulse limiting circuit | |
US5121317A (en) | Inverter device | |
US4878163A (en) | Pulse width modulated inverter with high-to-low frequency output converter | |
KR0154818B1 (en) | The controlling system for resonance converter | |
JP2002262569A (en) | Resonance inverter | |
JPH0956152A (en) | Switching converter and method for protecting it from overload | |
JP2913683B2 (en) | Frequency tuning circuit | |
US4486824A (en) | PWM Converter with control circuit responsive to minimum holding current | |
JP2678266B2 (en) | Control device for high-frequency high-voltage power supply | |
JP2841691B2 (en) | Induction heating cooker | |
US4244017A (en) | Third harmonic auxiliary commutated inverter having selectable commutation capacitance as a function of load current | |
EP0253432B1 (en) | Energy converter | |
JP2940064B2 (en) | Inverter power supply for induction heating | |
JPS61244275A (en) | Pwm control voltage type inverter | |
EP4451542A1 (en) | Arcp converter and control thereof | |
JP3263962B2 (en) | DC braking system | |
JP2867452B2 (en) | Frequency tuning circuit | |
JPS62281769A (en) | Large power transistor inverter | |
JP2867451B2 (en) | Frequency tuning circuit | |
JP2556731B2 (en) | Output waveform control circuit for uninterruptible power supply | |
JPH0757100B2 (en) | Control device for high-frequency high-voltage power supply | |
JPH07177754A (en) | Voltage detecting unit for inverter | |
JP2913682B2 (en) | Frequency tuning circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |