JP2901984B2 - 導電性薄膜製造装置 - Google Patents
導電性薄膜製造装置Info
- Publication number
- JP2901984B2 JP2901984B2 JP28257288A JP28257288A JP2901984B2 JP 2901984 B2 JP2901984 B2 JP 2901984B2 JP 28257288 A JP28257288 A JP 28257288A JP 28257288 A JP28257288 A JP 28257288A JP 2901984 B2 JP2901984 B2 JP 2901984B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- conductive thin
- substrate holder
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、絶縁性基板上への導電性薄膜の形成装置に
関するものである。
関するものである。
［従来の技術］ 薄膜の製造法としては、一般に蒸着法、イオンプレー
ティング法、スパッタリング法、CVD法などが挙げられ
るが、この中でも比較的容易で膜の密着力が高く、しか
も量産性に優れているスパッタリング法がよく用いられ
最近では大面積化もかなり進んできた。
ティング法、スパッタリング法、CVD法などが挙げられ
るが、この中でも比較的容易で膜の密着力が高く、しか
も量産性に優れているスパッタリング法がよく用いられ
最近では大面積化もかなり進んできた。
第４図は従来の一般的な直流二極型スパッタリング装
置の構成を示すものである。図で、１はガラスなどの基
板、２は基板１を支える基板ホルダー、３は基板ホルダ
ー２を支えるトレイ（毎葉式スパッタリング装置の場合
は運搬カートとも呼ばれる）、４はターゲット材であ
る。基板ホルダー２およびトレイ３は通常ステンレスな
どの導電性物質で形成されており、トレイ３は装置本体
に何らかの形で導通している。
置の構成を示すものである。図で、１はガラスなどの基
板、２は基板１を支える基板ホルダー、３は基板ホルダ
ー２を支えるトレイ（毎葉式スパッタリング装置の場合
は運搬カートとも呼ばれる）、４はターゲット材であ
る。基板ホルダー２およびトレイ３は通常ステンレスな
どの導電性物質で形成されており、トレイ３は装置本体
に何らかの形で導通している。
［発明が解決しようとする課題］ 前記従来のスパッタリング法で絶縁基板上に導電性薄
膜を形成する場合、基板表面に糸状の膜ハガレが発生す
ることがあり、この欠陥は成膜面積が大きくなる程発生
率が高くなり大基板での成膜歩留りを著しく低下させて
いる。この欠陥の原因は、スパッタリング法において
は、通常基板側をアース電位とし、スパッタターゲット
側に負の電界をかけて放電を行なうが成膜初期において
基板は絶縁物のためカソードから放出した電子が基板上
に帯電する。
膜を形成する場合、基板表面に糸状の膜ハガレが発生す
ることがあり、この欠陥は成膜面積が大きくなる程発生
率が高くなり大基板での成膜歩留りを著しく低下させて
いる。この欠陥の原因は、スパッタリング法において
は、通常基板側をアース電位とし、スパッタターゲット
側に負の電界をかけて放電を行なうが成膜初期において
基板は絶縁物のためカソードから放出した電子が基板上
に帯電する。
このため、例えば基板ホルダーが装置本体と導通して
いると成膜が進行して基板と基板ホルダーの境界に導電
性薄膜が成膜され、導通した瞬間それまで基板上に帯電
していた電子が基板と基板ホルダーの導通点を通って一
気に装置本体まで流れる。この時生ずる電流によって、
基板表面に膜ハガレが発生すると考えられる。この欠陥
によって、特に大面積においては、導電性薄膜を歩留り
良く製造することは困難であるという問題があった。
いると成膜が進行して基板と基板ホルダーの境界に導電
性薄膜が成膜され、導通した瞬間それまで基板上に帯電
していた電子が基板と基板ホルダーの導通点を通って一
気に装置本体まで流れる。この時生ずる電流によって、
基板表面に膜ハガレが発生すると考えられる。この欠陥
によって、特に大面積においては、導電性薄膜を歩留り
良く製造することは困難であるという問題があった。
本発明は前記従来技術での問題点を解決し大面積での
導電性薄膜を歩留り良く製造することを目的とする。
導電性薄膜を歩留り良く製造することを目的とする。
［課題を解決するための手段］ 本発明の導電性薄膜製造装置は、成膜すべき絶縁性基
板を保持する基板ホルダーと、該基板ホルダーを成膜装
置本体内に装着するためのトレイと、該基板を該成膜装
置本体から電気的に絶縁させるための絶縁物とからなる
直流二極型スパッタ装置において、該基板ホルダーは絶
縁物を介して該トレイ上に搭載され、該基板ホルダー下
面の外縁部にターゲット材飛着防止用板材が該ホルダー
から間隔を隔てて設けられたことを特徴とする。
板を保持する基板ホルダーと、該基板ホルダーを成膜装
置本体内に装着するためのトレイと、該基板を該成膜装
置本体から電気的に絶縁させるための絶縁物とからなる
直流二極型スパッタ装置において、該基板ホルダーは絶
縁物を介して該トレイ上に搭載され、該基板ホルダー下
面の外縁部にターゲット材飛着防止用板材が該ホルダー
から間隔を隔てて設けられたことを特徴とする。
また、一つの態様として、該ターゲット材飛着防止用
板材は、該トレイの下縁部を突出させて形成される。
板材は、該トレイの下縁部を突出させて形成される。
［作用］ 絶縁性基板上に導電膜が形成された場合、直流二極型
スパッタ装置において、基板ホルダーは絶縁物を介して
トレイ上に搭載され、基板ホルダー下面の外縁部にター
ゲット材飛着防止用板材がホルダーから間隔を隔てて設
けられているため、基板上に帯電した電子が導電膜を通
して装置本体側に一気に流出する現象はなくなり、膜ハ
ガレが起こらない。
スパッタ装置において、基板ホルダーは絶縁物を介して
トレイ上に搭載され、基板ホルダー下面の外縁部にター
ゲット材飛着防止用板材がホルダーから間隔を隔てて設
けられているため、基板上に帯電した電子が導電膜を通
して装置本体側に一気に流出する現象はなくなり、膜ハ
ガレが起こらない。
［実施例］ 第１図は、本発明の製造法に係るスパッタリング装置
の一例であり、第４図と同じ直流二極型スパッタ装置を
示す。ガラス等からなる基板１はステンレス等からなる
ホルダー２に保持される。３はトレイであり装置本体
（図示しない）を介してアース接続されている。４はタ
ーゲットである。
の一例であり、第４図と同じ直流二極型スパッタ装置を
示す。ガラス等からなる基板１はステンレス等からなる
ホルダー２に保持される。３はトレイであり装置本体
（図示しない）を介してアース接続されている。４はタ
ーゲットである。
５は基板ホルダー２とトレイ３との間を絶縁するセラ
ミックなどの絶縁物である。この絶縁物５によってホル
ダー２とトレイ３の間には5aだけの隙間が開いているが
ターゲット材のまわり込みによって絶縁物５の表面の一
部にも導電薄膜が成膜されるため、より完全に絶縁を行
なうため絶縁物５とホルダー２間の隙間5bおよびトレイ
３による絶縁物５のターゲット材からの防壁として長さ
5cが必要である。これらの隙間および長さ5a〜5cは基
板、およびターゲットサイズ、カソードアノード（Ｃ−
Ａ）間距離、基板ホルダーの平面性および成膜条件など
によって多少異なるが、5aについては0.3〜1.5mm、5bに
ついては0.1〜1.0mm、5cについては10〜40mm程度が適当
である。
ミックなどの絶縁物である。この絶縁物５によってホル
ダー２とトレイ３の間には5aだけの隙間が開いているが
ターゲット材のまわり込みによって絶縁物５の表面の一
部にも導電薄膜が成膜されるため、より完全に絶縁を行
なうため絶縁物５とホルダー２間の隙間5bおよびトレイ
３による絶縁物５のターゲット材からの防壁として長さ
5cが必要である。これらの隙間および長さ5a〜5cは基
板、およびターゲットサイズ、カソードアノード（Ｃ−
Ａ）間距離、基板ホルダーの平面性および成膜条件など
によって多少異なるが、5aについては0.3〜1.5mm、5bに
ついては0.1〜1.0mm、5cについては10〜40mm程度が適当
である。
第１図に示すように、本発明によれば基板１および基
板ホルダー２が装置本体と絶縁されているため、基板１
および基板ホルダー２上に帯電した電子が流出すること
がなく、このため従来技術の問題点である電子の流出に
よる糸状の膜ハガレを防止することが可能となり歩留り
の大幅な向上につながる。
板ホルダー２が装置本体と絶縁されているため、基板１
および基板ホルダー２上に帯電した電子が流出すること
がなく、このため従来技術の問題点である電子の流出に
よる糸状の膜ハガレを防止することが可能となり歩留り
の大幅な向上につながる。
また、図には示さないが基板１と基板ホルダー２の間
に絶縁物を配置しても、同じ効果が得られることはいう
までもない。
に絶縁物を配置しても、同じ効果が得られることはいう
までもない。
尚、本発明の装置を用いる導電性薄膜製造法では基板
あるいは基板ホルダーが帯電したままの状態で成膜完了
するため、塵埃付着等を防ぐため成膜後除電ブロー等で
基板あるいは基板ホルダーを除電することが好ましい。
あるいは基板ホルダーが帯電したままの状態で成膜完了
するため、塵埃付着等を防ぐため成膜後除電ブロー等で
基板あるいは基板ホルダーを除電することが好ましい。
本発明の具体的な実施例を以下に示す。第１図に示す
構成で基板サイズ300×300×t1.0（mm）のガラス基板50
枚に、透明電極（ITO）2000Åを形成した。この時の放
電圧力は3mTorr、電流は2A,C−Ａ間距離は50mmとし、ま
た第１図における絶縁物５としてセラミックを使用し、
5a＝0.5mm、5b＝0.1mm、5c＝30mmとした。この結果成膜
歩留りは100％で電子流出による膜ハガレの発生は見ら
れなかった。さらに、基板サイズを変化させて成膜を行
なった結果を第２図および第３図にグラフで示す。
構成で基板サイズ300×300×t1.0（mm）のガラス基板50
枚に、透明電極（ITO）2000Åを形成した。この時の放
電圧力は3mTorr、電流は2A,C−Ａ間距離は50mmとし、ま
た第１図における絶縁物５としてセラミックを使用し、
5a＝0.5mm、5b＝0.1mm、5c＝30mmとした。この結果成膜
歩留りは100％で電子流出による膜ハガレの発生は見ら
れなかった。さらに、基板サイズを変化させて成膜を行
なった結果を第２図および第３図にグラフで示す。
第２図は本発明の構成で基板サイズを変化させた時の
不良率の結果を示し、参考として、第３図に従来の第４
図に示す構成で成膜した時の不良率の結果を示す。
不良率の結果を示し、参考として、第３図に従来の第４
図に示す構成で成膜した時の不良率の結果を示す。
第３図に示すように従来の製造法では基板サイズが50
0cm2程度以上になると電子の流出による不良が多く発生
し、しかも面積の増加に伴って不良率が急激に高くなっ
た。これに対し第２図に示すように本発明の製造法では
基板サイズが2000cm2程度になっても不良率が１％以下
という結果が得られた。
0cm2程度以上になると電子の流出による不良が多く発生
し、しかも面積の増加に伴って不良率が急激に高くなっ
た。これに対し第２図に示すように本発明の製造法では
基板サイズが2000cm2程度になっても不良率が１％以下
という結果が得られた。
前述した導電性薄膜を形成した絶縁性基板は、液晶セ
ル、例えば強誘電性液晶セルを構成する絶縁性基板とし
て用いることができる。
ル、例えば強誘電性液晶セルを構成する絶縁性基板とし
て用いることができる。
また、本発明では、前述したスパッタリング法の他に
も、rf（高周波）スパッタリングやプラズマCVD、イオ
ンプレーティング法を適用することができる。
も、rf（高周波）スパッタリングやプラズマCVD、イオ
ンプレーティング法を適用することができる。
［発明の効果］ 以上説明したように、本発明によって導電膜形成時の
電子の流出による膜ハガレという従来技術の問題点を解
決し、大面積での導電性薄膜を歩留り良く製造すること
が可能になる。
電子の流出による膜ハガレという従来技術の問題点を解
決し、大面積での導電性薄膜を歩留り良く製造すること
が可能になる。
第１図は本発明に係る直流二極型スパッタ装置の構成
図、第２図は第１図の装置により製造した薄膜の不良率
を表わすグラフ、第３図は従来の直流二極型スパッタ装
置により製造した薄膜の不良率を表わすグラフ、第４図
は従来の直流二極型スパッタ装置の構成図である。 1:基板、2:基板ホルダー、3:トレイ、4:ターゲット、5:
絶縁物。
図、第２図は第１図の装置により製造した薄膜の不良率
を表わすグラフ、第３図は従来の直流二極型スパッタ装
置により製造した薄膜の不良率を表わすグラフ、第４図
は従来の直流二極型スパッタ装置の構成図である。 1:基板、2:基板ホルダー、3:トレイ、4:ターゲット、5:
絶縁物。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉田 明雄 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (72)発明者 内海 俊治 東京都大田区下丸子３丁目30番２号 キ ヤノン株式会社内 (56)参考文献 実開 昭57−158762（ＪＰ，Ｕ) 実開 昭63−73356（ＪＰ，Ｕ) 実開 昭59−112953（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) C23C 14/00 - 14/58 H01J 37/305 H01J 37/20
Claims (2)
- 【請求項１】成膜すべき絶縁性基板を保持する基板ホル
ダーと、該基板ホルダーを成膜装置本体内に装着するた
めのトレイと、該基板を該成膜装置本体から電気的に絶
縁させるための絶縁物とからなる直流二極型スパッタ装
置において、該基板ホルダーは絶縁物を介して該トレイ
上に搭載され、該基板ホルダー下面の外縁部にターゲッ
ト材飛着防止用板材が該ホルダーから間隔を隔てて設け
られたことを特徴とする導電性薄膜製造装置。 - 【請求項２】該ターゲット材飛着防止用板材は、該トレ
イの下縁部を突出させて形成されたことを特徴とする特
許請求の範囲第１項記載の導電性薄膜製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28257288A JP2901984B2 (ja) | 1988-11-10 | 1988-11-10 | 導電性薄膜製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28257288A JP2901984B2 (ja) | 1988-11-10 | 1988-11-10 | 導電性薄膜製造装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02129842A JPH02129842A (ja) | 1990-05-17 |
| JP2901984B2 true JP2901984B2 (ja) | 1999-06-07 |
Family
ID=17654231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28257288A Expired - Fee Related JP2901984B2 (ja) | 1988-11-10 | 1988-11-10 | 導電性薄膜製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2901984B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020204068A (ja) * | 2019-06-17 | 2020-12-24 | 株式会社アルバック | スパッタ用基板支持装置、および、スパッタシステム |
-
1988
- 1988-11-10 JP JP28257288A patent/JP2901984B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02129842A (ja) | 1990-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3661747A (en) | Method for etching thin film materials by direct cathodic back sputtering | |
| US4802968A (en) | RF plasma processing apparatus | |
| JP2901984B2 (ja) | 導電性薄膜製造装置 | |
| JP3083008B2 (ja) | 被膜形成装置および被膜形成方法 | |
| JP2761875B2 (ja) | バイアススパッタリング法による堆積膜形成装置 | |
| JPS62188777A (ja) | バイアススパツタリング装置 | |
| US20170178875A1 (en) | Insulator target | |
| JP3076463B2 (ja) | 薄膜形成装置 | |
| JP2000256846A (ja) | 直流マグネトロンスパッタ装置 | |
| JP3529308B2 (ja) | スパッタ装置及びスパッタ方法 | |
| JPH0867981A (ja) | スパッタ装置 | |
| JPH0758083A (ja) | 半導体製造装置 | |
| JPS6277477A (ja) | 薄膜形成装置 | |
| JPS621471B2 (ja) | ||
| JP2006299362A (ja) | スパッタ成膜装置 | |
| JP3214182B2 (ja) | 成膜装置 | |
| JP2000096224A (ja) | マグネトロンスパッタ装置およびその装置を用いた製膜方法 | |
| JPH0448073A (ja) | スパッタリング装置 | |
| JP2813377B2 (ja) | カソード電極の製造方法 | |
| JPS59116377A (ja) | スパツタリング装置 | |
| JPH09241840A (ja) | マグネトロンスパッタ装置 | |
| KR20020004783A (ko) | Ｒｆ 스퍼터링 장치 | |
| JP2000096226A (ja) | マグネトロンスパッタ装置およびその装置を用いた製膜方法 | |
| JP2828350B2 (ja) | スパッタ放電安定化方法 | |
| JPH0531294B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |