JP2900717B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2900717B2 JP2900717B2 JP4213121A JP21312192A JP2900717B2 JP 2900717 B2 JP2900717 B2 JP 2900717B2 JP 4213121 A JP4213121 A JP 4213121A JP 21312192 A JP21312192 A JP 21312192A JP 2900717 B2 JP2900717 B2 JP 2900717B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor substrate
- contact hole
- storage electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、ダイナミック・ランダ
ム・アクセスメモリのリフレッシュ時間(以下、リフレ
ッシュ時間と略称する)の劣化を防止した半導体装置に
関するものである。BACKGROUND OF THE INVENTION The present invention relates to a refresh time of a dynamic random access memory (hereinafter referred to as "refresh time" ).
And a semiconductor device in which deterioration of the flash time is prevented.
【0002】ダイナミック・ランダム・アクセスメモリ
においては、熱処理を行うことにより多結晶シリコンか
らなるストレージ電極と半導体基板との接触部において
不純物を半導体基板の表面に拡散させているが、この接
触部の界面状態により拡散状態が不安定になり、リフレ
ッシュ時間が劣化するという問題点があった。In a dynamic random access memory, impurities are diffused into the surface of a semiconductor substrate at a contact portion between a storage electrode made of polycrystalline silicon and a semiconductor substrate by performing a heat treatment. There is a problem that the diffusion state becomes unstable depending on the state, and the refresh time deteriorates.
【0003】以上のような状況から、リフレッシュ時間
の劣化を防止することが可能な半導体装置が要望されて
いる。[0005] Under the circumstances described above, there is a demand for a semiconductor device capable of preventing deterioration of the refresh time.
【0004】[0004]
【従来の技術】従来の半導体装置について図4により、
半導体装置の製造方法について図5〜図6により詳細に
説明する。2. Description of the Related Art Referring to FIG.
The method of manufacturing a semiconductor device will be described in detail with reference to FIGS.
【0005】図4は従来の半導体装置を示す側断面図、
図5〜図6は従来の半導体装置の製造方法を工程順に示
す側断面図である。従来の半導体装置を製造するには、
まず図5(a) に示すように半導体基板11の表面にトラン
ジスタの形成領域を画定するフィールド酸化膜12を設
け、ゲート電極13を形成する。FIG. 4 is a side sectional view showing a conventional semiconductor device.
5 to 6 are side sectional views showing a conventional method of manufacturing a semiconductor device in the order of steps. To manufacture a conventional semiconductor device,
First, as shown in FIG. 5A, a field oxide film 12 for defining a transistor formation region is provided on the surface of a semiconductor substrate 11, and a gate electrode 13 is formed.
【0006】つぎに図5(b) に示すように、ゲート電極
13とフィールド酸化膜12の間の半導体基板11に不純物を
導入してソース14とドレイン15を形成する。ついで図5
(c) に示すように全面にシリコン酸化膜16を形成し、図
5(d) に示すようにこのシリコン酸化膜16にコンタクト
ホール16a を形成する。[0006] Next, as shown in FIG.
Impurities are introduced into the semiconductor substrate 11 between the layer 13 and the field oxide film 12 to form a source 14 and a drain 15. Then FIG.
A silicon oxide film 16 is formed on the entire surface as shown in FIG. 5C, and a contact hole 16a is formed in the silicon oxide film 16 as shown in FIG.
【0007】ここでシリコン酸化膜16の全面に不純物を
含有する多結晶シリコン膜を形成してこの多結晶シリコ
ン膜をパターニングして図6(a) に示すようにストレー
ジ電極18を形成した後、加熱処理して半導体基板11に拡
散層17を形成する。Here, a polycrystalline silicon film containing impurities is formed on the entire surface of the silicon oxide film 16, and the polycrystalline silicon film is patterned to form a storage electrode 18 as shown in FIG. Heat treatment forms diffusion layer 17 on semiconductor substrate 11.
【0008】その後図6(b) に示すようにこのストレー
ジ電極18の全面にシリコン窒化膜からなる絶縁膜19を形
成する。最後に図4に示すように、この絶縁膜19の表面
に多結晶シリコン膜を形成し、パターニングして上部電
極20を形成する。Thereafter, as shown in FIG. 6B, an insulating film 19 made of a silicon nitride film is formed on the entire surface of the storage electrode 18. Finally, as shown in FIG. 4, a polycrystalline silicon film is formed on the surface of the insulating film 19 and patterned to form an upper electrode 20.
【0009】[0009]
【発明が解決しようとする課題】以上説明した従来の半
導体装置においては、半導体基板の表面に形成したスト
レージ電極の熱処理を行うことにより、多結晶シリコン
からなるストレージ電極と半導体基板との接触部におい
て不純物を半導体基板の表面に拡散させているが、この
接触部の界面状態により不純物の移動量が異なるので拡
散状態が不安定になり、接合耐圧が変化し、接合リーク
によりリフレッシュ時間が劣化するという問題点があっ
た。In the conventional semiconductor device described above, the storage electrode formed on the surface of the semiconductor substrate is subjected to a heat treatment, so that the contact between the storage electrode made of polycrystalline silicon and the semiconductor substrate is formed. Although the impurities are diffused to the surface of the semiconductor substrate, the amount of movement of the impurities varies depending on the interface state of the contact portion, so that the diffusion state becomes unstable, the junction breakdown voltage changes, and the refresh time deteriorates due to the junction leak. There was a problem.
【0010】この状態は図7に示すように不純物濃度が
4×1019cm-3未満の場合にはリフレッシュ時間が劣化し
ている。本発明は以上のような状況から、簡単且つ容易
にリフレッシュ時間の劣化を防止することが可能となる
半導体装置の提供を目的としたものである。[0010] The state when the impurity concentration is less than 4 × 10 19 cm -3, as shown in FIG. 7 is deteriorated refresh time. The present invention makes it possible to easily and easily prevent the deterioration of the refresh time from the above situation.
It is intended to provide a semiconductor device .
【0011】[0011]
【課題を解決するための手段】本発明の半導体装置は、
ダイナミック・ランダム・アクセスメモリのメモリセル
領域の半導体基板上に形成されたMOSトランジスタ
と、このMOSトランジスタを覆うように形成された絶
縁膜と、このMOSトランジスタの一方のソース・ドレ
イン拡散層上のこの絶縁膜に形成されたコンタクトホー
ルと、このコンタクトホールでこの一方のソース・ドレ
イン拡散層に接続されたストレージ電極と、このストレ
ージ電極上にキャパシタ絶縁膜を介して形成された上部
電極とを有し、このコンタクトホール内のこの半導体基
板の表面に、4×10 19 cm -3 以上の濃度のこの一方のソー
ス・ドレイン拡散層と同導電型の不純物が注入されてな
るように構成する。According to the present invention, there is provided a semiconductor device comprising:
Memory cell of dynamic random access memory
MOS transistor formed on the semiconductor substrate in the region
And an insulator formed to cover this MOS transistor.
An edge film and one source / drain of this MOS transistor
A contact hole formed in this insulating film on the in-diffusion layer
And one of the source / drain
The storage electrode connected to the in-diffusion layer and the storage electrode
Formed on the storage electrode via a capacitor insulating film
An electrode, and the semiconductor substrate in the contact hole.
On the surface of the plate, one of these saws having a concentration of 4 × 10 19 cm -3 or more
Do not implant impurities of the same conductivity type as
Configured to that.
【0012】[0012]
【作用】即ち本発明においては、シリコン酸化膜のコン
タクトホール内の半導体基板の表面に不純物を注入し、
その濃度をリフレッシュ時間を安定させることが可能な
濃度以上にし、ここにストレージ電極を形成してキャパ
シタを形成するので、ダイナミック・ランダム・アクセ
スメモリのリフレッシュ時間を安定させることが可能と
なる。According to the present invention, impurities are implanted into the surface of a semiconductor substrate in a contact hole of a silicon oxide film.
Since the concentration is set to be higher than the concentration at which the refresh time can be stabilized and the storage electrode is formed here to form the capacitor, the refresh time of the dynamic random access memory can be stabilized.
【0013】[0013]
【実施例】以下図1〜図3により本発明の一実施例につ
いて詳細に説明する。図1は本発明による一実施例の半
導体装置を示す側断面図、図2〜図3は本発明による一
実施例の半導体装置の製造方法を工程順に示す側断面図
である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below in detail with reference to FIGS. FIG. 1 is a side sectional view showing a semiconductor device of one embodiment according to the present invention, and FIGS. 2 to 3 are side sectional views showing a method of manufacturing a semiconductor device of one embodiment according to the present invention in the order of steps.
【0014】本発明による一実施例の半導体装置の製造
方法により半導体装置を製造するには、まず図2(a) に
示すようにP型の半導体基板1の表面にトランジスタの
形成領域を画定するフィールド酸化膜2を設け、ゲート
電極3を形成する。In order to manufacture a semiconductor device by the method for manufacturing a semiconductor device according to one embodiment of the present invention, first, as shown in FIG. 2A, a transistor formation region is defined on the surface of a P-type semiconductor substrate 1. A field oxide film 2 is provided, and a gate electrode 3 is formed.
【0015】つぎに図2(b) に示すように、ゲート電極
3とフィールド酸化膜2の間の半導体基板1に下記の条
件にて不純物を導入してソース4とドレイン5を形成す
る。 イオン種────────燐(P+),注入エネルギー─
──────50 keV ドーズ量──────8×1017cm-3 ついで図2(c) に示すように全面にシリコン酸化膜6を
CVD法により形成し、図2(d) に示すようにフォトリ
ソグラフィ法、ドライエッチング法等を用いてこのシリ
コン酸化膜6にコンタクトホール6aを形成する。Next, as shown in FIG. 2B, a source 4 and a drain 5 are formed by introducing impurities into the semiconductor substrate 1 between the gate electrode 3 and the field oxide film 2 under the following conditions. Ion species {phosphorus (P + ), implantation energy}
The silicon oxide film 6 is formed by CVD on the entire surface as shown in ──────50 keV dose ──────8 × 10 17 cm -3 followed Figure 2 (c), FIG. 2 (d As shown in FIG. 1B), a contact hole 6a is formed in the silicon oxide film 6 by using a photolithography method, a dry etching method or the like.
【0016】ここで図3(a) に示すように下記の条件に
てコンタクトホール6a内の半導体基板1の表面にイオン
を注入して拡散層7を形成する。 イオン種────────燐(P+),注入エネルギー─
──────50 keV ドーズ量────────4×1019cm-3以上 ここでシリコン酸化膜6の全面に不純物を含有する多結
晶シリコン膜をCVD法により形成してこの多結晶シリ
コン膜をパターニングして図3(b) に示すようにストレ
ージ電極8を形成する。Here, as shown in FIG. 3A, ions are implanted into the surface of the semiconductor substrate 1 in the contact hole 6a under the following conditions to form a diffusion layer 7. Ion species {phosphorus (P + ), implantation energy}
──────50 keV dose amount────────4 × 10 19 cm -3 or more Here, a polycrystalline silicon film containing impurities is formed on the entire surface of the silicon oxide film 6 by a CVD method. This polycrystalline silicon film is patterned to form a storage electrode 8 as shown in FIG.
【0017】その後図3(c) に示すようにこのストレー
ジ電極8の全面にCVD法によりシリコン窒化膜からな
る絶縁膜9を形成する。最後に図1に示すように、この
絶縁膜9の表面に多結晶シリコン膜を形成し、パターニ
ングして上部電極10を形成する。Thereafter, as shown in FIG. 3C, an insulating film 9 made of a silicon nitride film is formed on the entire surface of the storage electrode 8 by the CVD method. Finally, as shown in FIG. 1, a polycrystalline silicon film is formed on the surface of the insulating film 9 and patterned to form an upper electrode 10.
【0018】このようにストレージ電極8を形成する前
に、コンタクトホール6a内の半導体基板1の表面にリフ
レッシュ時間を安定させることが可能な濃度の不純物を
注入するので、接合耐圧が上昇し、接合リークによるリ
フレッシュ時間の劣化を防止することが可能となる。As described above, before forming the storage electrode 8, an impurity having a concentration capable of stabilizing the refresh time is implanted into the surface of the semiconductor substrate 1 in the contact hole 6a. It is possible to prevent the refresh time from deteriorating due to the leak.
【0019】[0019]
【発明の効果】以上の説明から明らかなように、本発明
によれば極めて簡単な工程の変更により、リフレッシュ
時間の安定した半導体装置を製造することが可能となる
利点があり、著しい経済的及び、信頼性向上の効果が期
待できる半導体装置の提供が可能である。As is apparent from the above description, according to the present invention, there is an advantage that a semiconductor device with a stable refresh time can be manufactured by a very simple process change. In addition, it is possible to provide a semiconductor device that can be expected to improve reliability.
【図1】 本発明による一実施例の半導体装置を示す側
断面図、FIG. 1 is a side sectional view showing a semiconductor device according to one embodiment of the present invention;
【図2】 本発明による一実施例の半導体装置の製造方
法を工程順に示す側断面図(1) 、FIG. 2 is a side sectional view (1) showing a method of manufacturing a semiconductor device according to an embodiment of the present invention in the order of steps;
【図3】 本発明による一実施例の半導体装置の製造方
法を工程順に示す側断面図(2) 、FIG. 3 is a side sectional view (2) showing a method of manufacturing a semiconductor device according to one embodiment of the present invention in the order of steps;
【図4】 従来の半導体装置を示す側断面図、FIG. 4 is a side sectional view showing a conventional semiconductor device.
【図5】 従来の半導体装置の製造方法を工程順に示す
側断面図(1) 、FIG. 5 is a side sectional view (1) showing a conventional method of manufacturing a semiconductor device in the order of steps,
【図6】 従来の半導体装置の製造方法を工程順に示す
側断面図(2) 、FIG. 6 is a side sectional view (2) showing a conventional method of manufacturing a semiconductor device in the order of steps,
【図7】 拡散層の不純物濃度とリフレッシュ時間との
関係を示す図、FIG. 7 is a diagram showing a relationship between an impurity concentration of a diffusion layer and a refresh time;
1は半導体基板、2はフィールド酸化膜、3はゲート電
極、4はソース、5はドレイン、6はシリコン酸化膜、
6aはコンタクトホール、7は拡散層、8はストレージ電
極、9は絶縁膜、10は上部電極、1 is a semiconductor substrate, 2 is a field oxide film, 3 is a gate electrode, 4 is a source, 5 is a drain, 6 is a silicon oxide film,
6a is a contact hole, 7 is a diffusion layer, 8 is a storage electrode, 9 is an insulating film, 10 is an upper electrode,
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 27/108 H01L 21/822 H01L 21/8242 H01L 27/04
Claims (1)
リのメモリセル領域の半導体基板上に形成されたMOS
トランジスタと、 前記MOSトランジスタを覆うように形成された絶縁膜
と、 前記MOSトランジスタの一方のソース・ドレイン拡散
層上の前記絶縁膜に形成されたコンタクトホールと、 前記コンタクトホールで前記一方のソース・ドレイン拡
散層に接続されたストレージ電極と、 前記ストレージ電極上にキャパシタ絶縁膜を介して形成
された上部電極とを有し、 前記コンタクトホール内の前記半導体基板の表面に、4
×10 19 cm -3 以上の濃度の前記一方のソース・ドレイン拡
散層と同導電型の不純物が注入されてなることを特徴と
する半導体装置。 1. A dynamic random access memo
MOS formed on the semiconductor substrate in the memory cell area
Transistor and insulating film formed to cover MOS transistor
And one source-drain diffusion of the MOS transistor
A contact hole formed in the insulating film on the layer, and the one source / drain extension in the contact hole.
A storage electrode connected to a diffused layer, and formed on the storage electrode via a capacitor insulating film
And a surface of the semiconductor substrate in the contact hole.
× 10 19 cm -3 or more of the one source / drain extension
It is characterized by being doped with impurities of the same conductivity type as the diffused layer.
Semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4213121A JP2900717B2 (en) | 1992-08-11 | 1992-08-11 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4213121A JP2900717B2 (en) | 1992-08-11 | 1992-08-11 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0661451A JPH0661451A (en) | 1994-03-04 |
JP2900717B2 true JP2900717B2 (en) | 1999-06-02 |
Family
ID=16633926
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4213121A Expired - Fee Related JP2900717B2 (en) | 1992-08-11 | 1992-08-11 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2900717B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11121710A (en) * | 1997-10-09 | 1999-04-30 | Fujitsu Ltd | Semiconductor device and manufacturing method thereof |
-
1992
- 1992-08-11 JP JP4213121A patent/JP2900717B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0661451A (en) | 1994-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6462374B2 (en) | Semiconductor device and method for fabricating the same | |
JPH02250331A (en) | Semiconductor device and its manufacture | |
JPH0433142B2 (en) | ||
JPH09181307A (en) | Semiconductor device and manufacturing method thereof | |
JPS5826829B2 (en) | Dynamic memory cell manufacturing method | |
US20040232493A1 (en) | Integrated circuits having channel regions with different ion levels | |
KR100486187B1 (en) | Semiconductor device and its manufacturing method | |
US4233616A (en) | Semiconductor non-volatile memory | |
JP2984990B2 (en) | Method for manufacturing semiconductor device | |
US6211545B1 (en) | Device fabricated by a method of controlling outdiffusion from a doped three-dimensional film | |
JP2624709B2 (en) | Method for manufacturing semiconductor device | |
JPH0712058B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2900717B2 (en) | Semiconductor device | |
US6661050B2 (en) | Memory cell structure with trench capacitor and method for fabrication thereof | |
JP2908146B2 (en) | Semiconductor device and manufacturing method thereof | |
JPH04290223A (en) | Semiconductor device having buried contact for penetration prevention and manufacture thereof | |
US4997774A (en) | Method for fabricating a DRAM cell | |
JP2931243B2 (en) | Method for manufacturing semiconductor device | |
JP2904341B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2595058B2 (en) | Manufacturing method of nonvolatile semiconductor memory device | |
JP3405664B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3039475B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3085687B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP3691966B2 (en) | Manufacturing method of semiconductor device | |
JPS61119075A (en) | Manufacture of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990216 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080319 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090319 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100319 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |