JP2995778B2 - 集積回路 - Google Patents
集積回路Info
- Publication number
- JP2995778B2 JP2995778B2 JP2024175A JP2417590A JP2995778B2 JP 2995778 B2 JP2995778 B2 JP 2995778B2 JP 2024175 A JP2024175 A JP 2024175A JP 2417590 A JP2417590 A JP 2417590A JP 2995778 B2 JP2995778 B2 JP 2995778B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- voltage
- power supply
- potential
- circuit block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体集積回路の電子回路形成手法に関す
る。
る。
［従来の技術］ 従来より半導体集積回路の電源供給を少しでも容易に
すべく、半導体集積回路に電源用の電子回路を組み込む
ことは考えられていた。例えば直流電源系の電圧が著し
く異なる集積回路を電子機器に組み込む場合には、電子
機器の他の電子回路用電源と共存が可能となり、かつで
きる限り外付けの部品点数を減らす目的で集積回路の電
源入口に直流安定化電源回路を組むなどの試みがその好
例である。
すべく、半導体集積回路に電源用の電子回路を組み込む
ことは考えられていた。例えば直流電源系の電圧が著し
く異なる集積回路を電子機器に組み込む場合には、電子
機器の他の電子回路用電源と共存が可能となり、かつで
きる限り外付けの部品点数を減らす目的で集積回路の電
源入口に直流安定化電源回路を組むなどの試みがその好
例である。
［発明が解決しようとする課題］ 現在ではチョッパ型電源技術の普及により商用電源か
ら所望の直流電源を作り出すことが容易になっている
が、電子機器への組み込みスペースは極めて大きいとい
わざるをえない。このような問題は軽薄短小化が好まれ
る今日においてはますます無視できない状況にある。
ら所望の直流電源を作り出すことが容易になっている
が、電子機器への組み込みスペースは極めて大きいとい
わざるをえない。このような問題は軽薄短小化が好まれ
る今日においてはますます無視できない状況にある。
本発明は、かかる技術課題を大幅に緩和するための集
積回路のあり方に目を向け、その課題の解決に有効な手
法を提供することを目的としている。
積回路のあり方に目を向け、その課題の解決に有効な手
法を提供することを目的としている。
［課題を解決するための手段］ 本発明の集積回路は、半導体基板と、前記半導体基板
上に形成される絶縁膜と、前記絶縁膜上に形成されるＰ
型の半導体領域と、前記絶縁膜上に形成されかつ前記Ｐ
型の半導体領域と接するように配置されるＮ型の半導体
領域と、前記Ｐ型及びＮ型の半導体領域のそれぞれと接
続される配線層と、を有するダイオードよりなる整流手
段と、前記整流手段の出力電圧を平滑化する安定化電源
と、を備えることを特徴とする。
上に形成される絶縁膜と、前記絶縁膜上に形成されるＰ
型の半導体領域と、前記絶縁膜上に形成されかつ前記Ｐ
型の半導体領域と接するように配置されるＮ型の半導体
領域と、前記Ｐ型及びＮ型の半導体領域のそれぞれと接
続される配線層と、を有するダイオードよりなる整流手
段と、前記整流手段の出力電圧を平滑化する安定化電源
と、を備えることを特徴とする。
［実施例］ 以下具体的実施例をとおして本発明の作用を説明す
る。
る。
第１図は本発明の基本構成図である。図中１は整流手
段、２は集積回路ブロック、3,4は商用電源（交流）入
力端子、５は集積回路ブロックの高電位電源線、６は集
積回路ブロックの低電位電源線、７は電源安定化手段で
ある。
段、２は集積回路ブロック、3,4は商用電源（交流）入
力端子、５は集積回路ブロックの高電位電源線、６は集
積回路ブロックの低電位電源線、７は電源安定化手段で
ある。
商用電源が3,4の入力端子に印加されると、商用電源
は整流手段１によって整流され、商用電源の周波数もし
くはその２倍の周波数の変動を有する準直流電圧（脈
流）に変換される。そしてその準直流電圧は電源安定化
手段７により、平滑化・適正化される。
は整流手段１によって整流され、商用電源の周波数もし
くはその２倍の周波数の変動を有する準直流電圧（脈
流）に変換される。そしてその準直流電圧は電源安定化
手段７により、平滑化・適正化される。
一方集積回路ブロック２は電源安定化手段７によって
平滑化・適正化された電圧が印加され、動作する。
平滑化・適正化された電圧が印加され、動作する。
また電源安定化手段７については例えば集積プロセス
がバイポーラ素子工程なら、安定化回路として電圧制御
素子にバイポーラ素子を、定電圧発生回路としてバンド
ギャップリファレンス回路や、ツエナダイオード回路、
誤差電圧増幅回路として演算増幅器のような差動電圧増
幅回路を形成すればよく、CMOS等のプロセス工程であれ
ば、基準電圧発生回路としてゲート材料の仕事関数差発
生回路、CMOS差動増幅回路を形成すればよく、きわめて
容易に集積化することが可能である。
がバイポーラ素子工程なら、安定化回路として電圧制御
素子にバイポーラ素子を、定電圧発生回路としてバンド
ギャップリファレンス回路や、ツエナダイオード回路、
誤差電圧増幅回路として演算増幅器のような差動電圧増
幅回路を形成すればよく、CMOS等のプロセス工程であれ
ば、基準電圧発生回路としてゲート材料の仕事関数差発
生回路、CMOS差動増幅回路を形成すればよく、きわめて
容易に集積化することが可能である。
以上のように整流手段、電源安定化手段を集積化する
ことにより、集積回路全体に商用電源を印加することが
可能になる。
ことにより、集積回路全体に商用電源を印加することが
可能になる。
第２図は本発明の具体的構成例を示す。１′は整流手
段、２は集積回路ブロック、３′,4′は商用電源入力端
子、５は集積回路ブロック２の高電位電源線、６は集積
回路ブロック２の低電位電源線、７は電源安定化手段、
8,9,10,11は集積回路ブロックと同一基板上に形成され
たpn接合ダイオードである。ここで整流手段１′はpn接
合ダイオード８〜11によって構成され、両波整流、即ち
３′,4′の入力端子に印加された商用電源の電圧極性が
時間と共に正電圧、負電圧に入れ替わる周期に同期して
整流動作を行う。まず商用電源が３′に正電圧、４′に
負電圧という状態で印加された場合を考えると、３′か
ら入った正電圧はダイオード８のアノードに加わる。そ
してダイオード８のカソードから流出した電流は電源安
定化手段７の高電位側電源線５−＞電源安定化手段の内
部−＞電源安定化手段７の低電位側電源線６の経路を経
てダイオード10のアノードに入る。ダイオード10はこの
とき順方向（即ち電流を流す方向）に電圧印加されるた
め、導通し、ダイオード10のカソードから４′の商用電
源（負電圧）へと流れ込む。
段、２は集積回路ブロック、３′,4′は商用電源入力端
子、５は集積回路ブロック２の高電位電源線、６は集積
回路ブロック２の低電位電源線、７は電源安定化手段、
8,9,10,11は集積回路ブロックと同一基板上に形成され
たpn接合ダイオードである。ここで整流手段１′はpn接
合ダイオード８〜11によって構成され、両波整流、即ち
３′,4′の入力端子に印加された商用電源の電圧極性が
時間と共に正電圧、負電圧に入れ替わる周期に同期して
整流動作を行う。まず商用電源が３′に正電圧、４′に
負電圧という状態で印加された場合を考えると、３′か
ら入った正電圧はダイオード８のアノードに加わる。そ
してダイオード８のカソードから流出した電流は電源安
定化手段７の高電位側電源線５−＞電源安定化手段の内
部−＞電源安定化手段７の低電位側電源線６の経路を経
てダイオード10のアノードに入る。ダイオード10はこの
とき順方向（即ち電流を流す方向）に電圧印加されるた
め、導通し、ダイオード10のカソードから４′の商用電
源（負電圧）へと流れ込む。
次に逆の動作を考える。即ち商用電源が４′に正電
圧、３′に負電圧という状態で印加された場合を考える
と、４′から入った正電圧はダイオード９のアノードに
加わる。そしてダイオード９のカソードから流出した電
流は集積回路ブロック２の高電位側電源線５−＞集積回
路ブロック内部−＞集積回路ブロック２の低電位側電源
６の経路を経てダイオード11のアノードに入る。ダイオ
ード11はこのとき順方向（即ち電流を流す方向）に電圧
印加されるため、導通し、ダイオード11のカソードから
３′の商用電源（負電圧）へと流れ込む。以上の説明か
ら明らかなように商用電源の電圧極性の交番動作に合わ
せ、ダイオード８〜11で構成される整流手段が集積回路
ブロック２にかかる電源の極性を一方向に揃えるため、
集積回路ブロック２は正常に動作することが可能にな
る。
圧、３′に負電圧という状態で印加された場合を考える
と、４′から入った正電圧はダイオード９のアノードに
加わる。そしてダイオード９のカソードから流出した電
流は集積回路ブロック２の高電位側電源線５−＞集積回
路ブロック内部−＞集積回路ブロック２の低電位側電源
６の経路を経てダイオード11のアノードに入る。ダイオ
ード11はこのとき順方向（即ち電流を流す方向）に電圧
印加されるため、導通し、ダイオード11のカソードから
３′の商用電源（負電圧）へと流れ込む。以上の説明か
ら明らかなように商用電源の電圧極性の交番動作に合わ
せ、ダイオード８〜11で構成される整流手段が集積回路
ブロック２にかかる電源の極性を一方向に揃えるため、
集積回路ブロック２は正常に動作することが可能にな
る。
第３図は第２図に示した整流手段の集積平面図であ
る。図中３″,4″は商用電源入力用金属配線、５′は集
積回路ブロックの高電位供給用金属配線、６′は集積回
路ブロックの低電位供給用金属配線、31,32は絶縁層上
に形成された半導体領域、33,34,35,36は31,32の半導体
領域に形成されたpn接合境界、37,38,39,40,41,42は電
源用金属配線（３″,4″,5′,6′）と半導体領域31,32
とを電気的に接続するためのコンタクトホール（絶縁層
の穴）である。
る。図中３″,4″は商用電源入力用金属配線、５′は集
積回路ブロックの高電位供給用金属配線、６′は集積回
路ブロックの低電位供給用金属配線、31,32は絶縁層上
に形成された半導体領域、33,34,35,36は31,32の半導体
領域に形成されたpn接合境界、37,38,39,40,41,42は電
源用金属配線（３″,4″,5′,6′）と半導体領域31,32
とを電気的に接続するためのコンタクトホール（絶縁層
の穴）である。
第４図は整流手段集積部の断面図である。図中４″は
商用電源入力用金属層、５′は集積回路ブロックの高電
位供給用金属配線、６′は集積回路ブロックの低電位供
給用金属配線、51は集積回路形成用半導体基板、52はシ
リコン酸化絶縁膜、43,44は絶縁膜52の上に形成された
半導体領域、45,46,47,48は金属配線層との電気的接続
のためのコンタクトホール、49は半導体領域43,44と金
属配線層を電気的に分離するための絶縁膜、50は半導体
集積回路の最終工程で形成される不活性化膜（パシベー
ション膜）である。
商用電源入力用金属層、５′は集積回路ブロックの高電
位供給用金属配線、６′は集積回路ブロックの低電位供
給用金属配線、51は集積回路形成用半導体基板、52はシ
リコン酸化絶縁膜、43,44は絶縁膜52の上に形成された
半導体領域、45,46,47,48は金属配線層との電気的接続
のためのコンタクトホール、49は半導体領域43,44と金
属配線層を電気的に分離するための絶縁膜、50は半導体
集積回路の最終工程で形成される不活性化膜（パシベー
ション膜）である。
このように絶縁層の上に整流手段を形成するのは、整
流用の半導体素子を基板41から完全に絶縁分離し、寄生
ダイオードを排除するためである。従って例えばSOS（s
ilicon on saphire）、SOI（silicon on insulator）、
SIPOX（silicon implanted oxidation）などと呼ばれる
絶縁分離技術においてはさらに簡便な構造で実現するこ
とができる。なぜならそれらはpn接合の逆方向バイアス
による素子分離ではなく、電気的に完全独立した素子群
を絶縁性の基板上に形成できるからである。
流用の半導体素子を基板41から完全に絶縁分離し、寄生
ダイオードを排除するためである。従って例えばSOS（s
ilicon on saphire）、SOI（silicon on insulator）、
SIPOX（silicon implanted oxidation）などと呼ばれる
絶縁分離技術においてはさらに簡便な構造で実現するこ
とができる。なぜならそれらはpn接合の逆方向バイアス
による素子分離ではなく、電気的に完全独立した素子群
を絶縁性の基板上に形成できるからである。
第５図は本発明における電圧安定化手段の一構成例で
ある。図中51は整流手段からの高電位電圧入力端子、52
は整流手段からの低電位電圧入力端子、53は演算増幅
器、54は基準電圧源、55はMOS電界効果トランジスタ、5
6,57は抵抗器、58は安定化された高電位電源出力端子、
59は低電位電源出力端子である。ここでは入力端子51か
ら加えられた不安定な電源電圧がMOS電界効果トランジ
スタ55を介して出力端子58に伝えられるが、出力端子58
に現われる電圧が分割抵抗56,57により定められた電圧
値に比べて高い値である時、分割抵抗57に発生する電圧
降下量が設定値、すなわち基準電圧源54の値より大きく
なる。そのため基準電圧源54の出力電圧と分割抵抗57に
発生する電圧との差分が、演算増幅器53により増幅さ
れ、MOS電界効果トランジスタ55のゲート電圧として印
加される。今の説明の場合、分割抵抗57に発生する電圧
量が基準電圧源54の出力より大きいため、演算増幅器の
反転入力電圧＜非反転入力電圧となり、演算増幅器の出
力電圧は高電位電源を出力するように動作する。従って
MOS電界効果トランジスタ55のゲート電位は高電位、つ
まり不安定な整流手段高電位電圧付近まで近付くため、
ソース電位とゲート電位との落差が小さくなり、電界効
果トランジスタ55は導通抵抗が増加するようになる。そ
の結果58の出力端子の電圧を低く抑えるように作用す
る。仮に入力電圧が設定電圧より低くなると、今までの
説明と正反対に動作し、電界効果トランジスタ55の導通
抵抗が低くなるように作用する。このような動作の繰り
返しにより、整流手段からの出力電圧は安定化され出力
端子58には集積回路の動作にふさわしい安定した電圧が
得られる。
ある。図中51は整流手段からの高電位電圧入力端子、52
は整流手段からの低電位電圧入力端子、53は演算増幅
器、54は基準電圧源、55はMOS電界効果トランジスタ、5
6,57は抵抗器、58は安定化された高電位電源出力端子、
59は低電位電源出力端子である。ここでは入力端子51か
ら加えられた不安定な電源電圧がMOS電界効果トランジ
スタ55を介して出力端子58に伝えられるが、出力端子58
に現われる電圧が分割抵抗56,57により定められた電圧
値に比べて高い値である時、分割抵抗57に発生する電圧
降下量が設定値、すなわち基準電圧源54の値より大きく
なる。そのため基準電圧源54の出力電圧と分割抵抗57に
発生する電圧との差分が、演算増幅器53により増幅さ
れ、MOS電界効果トランジスタ55のゲート電圧として印
加される。今の説明の場合、分割抵抗57に発生する電圧
量が基準電圧源54の出力より大きいため、演算増幅器の
反転入力電圧＜非反転入力電圧となり、演算増幅器の出
力電圧は高電位電源を出力するように動作する。従って
MOS電界効果トランジスタ55のゲート電位は高電位、つ
まり不安定な整流手段高電位電圧付近まで近付くため、
ソース電位とゲート電位との落差が小さくなり、電界効
果トランジスタ55は導通抵抗が増加するようになる。そ
の結果58の出力端子の電圧を低く抑えるように作用す
る。仮に入力電圧が設定電圧より低くなると、今までの
説明と正反対に動作し、電界効果トランジスタ55の導通
抵抗が低くなるように作用する。このような動作の繰り
返しにより、整流手段からの出力電圧は安定化され出力
端子58には集積回路の動作にふさわしい安定した電圧が
得られる。
［発明の効果］ 以上説明してきたように本発明を実施すれば直流電源
を電子機器に組み込む必要性が極めて低くなり、電子機
器の高密度組立が容易になる。
を電子機器に組み込む必要性が極めて低くなり、電子機
器の高密度組立が容易になる。
また本発明によれば従来の集積回路のように、電源の
電圧印加方法を誤って集積回路を破壊させることを防止
することができる。
電圧印加方法を誤って集積回路を破壊させることを防止
することができる。
本発明は広範囲に応用できる。例えば自動車に搭載す
る電子機器ではエンジンの動力で発電された交流電圧を
直接利用することが可能になる。またその他電気釜、電
気掃除機、電気洗濯機等など日常の家庭電化製品につい
てはそのほとんどに応用がきく。また太陽電池駆動式電
子機器に利用すれば太陽電池パネルの出力電圧の安定化
作用と同時に、組み込む場合の太陽電池パネルの電極接
続ミスによる集積回路の破壊を防止でき、かつ逆接続に
よっても支障なく電子機器が動作できるようになる。こ
れはメンテナンス性能を著しく向上させる一例である。
また一部の電子時計にみられる自動巻機構による交流発
電、電子回路駆動のメカニズムをより広くその他の携帯
機器に応用できるようになる。
る電子機器ではエンジンの動力で発電された交流電圧を
直接利用することが可能になる。またその他電気釜、電
気掃除機、電気洗濯機等など日常の家庭電化製品につい
てはそのほとんどに応用がきく。また太陽電池駆動式電
子機器に利用すれば太陽電池パネルの出力電圧の安定化
作用と同時に、組み込む場合の太陽電池パネルの電極接
続ミスによる集積回路の破壊を防止でき、かつ逆接続に
よっても支障なく電子機器が動作できるようになる。こ
れはメンテナンス性能を著しく向上させる一例である。
また一部の電子時計にみられる自動巻機構による交流発
電、電子回路駆動のメカニズムをより広くその他の携帯
機器に応用できるようになる。
第１図は本発明の基本構成図、第２図は本発明の具体的
構成例の図、第３図は本発明の集積回路平面図、第４図
は本発明の集積回路断面図、第５図は本発明の電源安定
化手段の一構成図である。 図中 1,1′……整流手段 2,2′,2″……集積回路ブロック 3,3′,3″……商用電源入力端子 4,4′,4″……商用電源入力端子 5,5′,5″……集積回路ブロック高電位線 6,6′,6″……集積回路ブロック低電位線 ７……電源安定化手段 31,32……絶縁膜上の半導体領域 43,44……絶縁膜上の半導体領域 53……演算増幅器 54……基準電圧源 55……MOS電界効果トランジスタ 56,57……抵抗器
構成例の図、第３図は本発明の集積回路平面図、第４図
は本発明の集積回路断面図、第５図は本発明の電源安定
化手段の一構成図である。 図中 1,1′……整流手段 2,2′,2″……集積回路ブロック 3,3′,3″……商用電源入力端子 4,4′,4″……商用電源入力端子 5,5′,5″……集積回路ブロック高電位線 6,6′,6″……集積回路ブロック低電位線 ７……電源安定化手段 31,32……絶縁膜上の半導体領域 43,44……絶縁膜上の半導体領域 53……演算増幅器 54……基準電圧源 55……MOS電界効果トランジスタ 56,57……抵抗器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/822 H01L 21/8222 H01L 27/04 H01L 27/06 H01L 29/861
Claims (1)
- 【請求項１】半導体基板と、前記半導体基板上に形成さ
れる絶縁膜と、前記絶縁膜上に形成されるＰ型の半導体
領域と、前記絶縁膜上に形成されかつ前記Ｐ型の半導体
領域と接するように配置されるＮ型の半導体領域と、前
記Ｐ型及びＮ型の半導体領域のそれぞれと接続される配
線層と、を有するダイオードよりなる整流手段と、前記
整流手段の出力電圧を平滑化する安定化電源と、を備え
ることを特徴とする集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024175A JP2995778B2 (ja) | 1990-02-02 | 1990-02-02 | 集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2024175A JP2995778B2 (ja) | 1990-02-02 | 1990-02-02 | 集積回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11203624A Division JP2000069755A (ja) | 1999-07-16 | 1999-07-16 | 整流回路及び半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03228366A JPH03228366A (ja) | 1991-10-09 |
| JP2995778B2 true JP2995778B2 (ja) | 1999-12-27 |
Family
ID=12131016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2024175A Expired - Lifetime JP2995778B2 (ja) | 1990-02-02 | 1990-02-02 | 集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2995778B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101055772B1 (ko) | 2005-12-15 | 2011-08-11 | 서울반도체 주식회사 | 발광장치 |
| KR100875443B1 (ko) | 2006-03-31 | 2008-12-23 | 서울반도체 주식회사 | 발광 장치 |
-
1990
- 1990-02-02 JP JP2024175A patent/JP2995778B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03228366A (ja) | 1991-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3863571B2 (ja) | 集積部品を用いた電圧整流装置 | |
| US5991182A (en) | Active rectifier having minimal energy losses | |
| JPH06110567A (ja) | 直流安定化電源装置 | |
| US20190372477A1 (en) | Rectifier device | |
| JPH1050996A (ja) | 過電流検出回路 | |
| JP2995778B2 (ja) | 集積回路 | |
| JPS6057961A (ja) | 相補型金属−酸化物半導体デバイス | |
| JPH05226597A (ja) | 導通電力損失を最適化する大電流ｍｏｓトランジスタ集積ブリッジ構造 | |
| JP2000069755A (ja) | 整流回路及び半導体集積回路 | |
| JP3262515B2 (ja) | 電気回路 | |
| JP3501541B2 (ja) | 全波整流回路 | |
| JPS6348192B2 (ja) | ||
| US6426667B1 (en) | Bidirectional analog switch using two bipolar junction transistors which are both reverse connected or operating in the reverse or inverse mode | |
| JPS59189665A (ja) | 半導体装置 | |
| JP7496083B2 (ja) | 整流作用を有する制御回路 | |
| JP3124757B2 (ja) | 電流検出装置及び整流装置 | |
| JP2024065971A (ja) | 整流作用を有する制御回路 | |
| JP3440216B2 (ja) | 整流装置および電流検出装置 | |
| JPH09321231A (ja) | 半導体回路、ｍｏｓ集積回路およびｉｃカード | |
| JPH0793560B2 (ja) | ラツチング機能を有する無接点リレ− | |
| JPS6141247Y2 (ja) | ||
| JPS5952632B2 (ja) | 整流装置 | |
| JP2775452B2 (ja) | 半導体集積回路装置 | |
| JP2000138229A (ja) | 半導体装置 | |
| JP3471254B2 (ja) | 整流素子および該素子を用いた整流回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |